DE1499720C - Elektronisches Speicherelement - Google Patents

Description

Die Erfindung betrifft ein elektronisches Speicherelement, bestehend aus einem gleichstromgekoppelten, einen bistabilen Schaltkreis .bildenden Transistorpaar.

In der Rechenmaschinentechnik ist es seit langem bekannt, bistabile Schaltkreise als Speicherelemente für Speicher mit wahlfreiem Zugriff zu verwenden. Heutzutage sind derartige Speicher aber in den meisten Fällen mit Ferritkernen aufgebaut, da diese billiger sind und weniger Raum beanspruchen. Bistabile Schaltkreise werden jedoch noch für arithmetische Schaltkreise und Steuerregister der meisten digitalen Computer verwendet. Mit dem Aufkommen des Transistors und später von monolithischen Schaltkreistechriiken wurde aber der bistabile Schaltkreis als Speicherelement wiederum interessant. Der hauptsächlichste Einwand gegen den Vorschlag, monolithische, bistabile Schaltkreise als Speicherelemente für den Hauptspeicher herzustellen, wurde mit der hohen Fehlerrate bei diesen Schaltkreisen begründet.

Das Problem der hohen Fehlerrate kann bis zu einem gewissen Grade überwunden werden, wenn der Speicher aus einer großen Anzahl von Abschnitten zusammengesetzt wird und die Abschnitte mit fehlerhaften Komponenten, ausgeschieden werden. Ein derartiger Speicher wird jedoch hinsichtlich des Preises sehr aufwendig, wenn nicht eine große Menge von • Schaltkreisen, bereits mit den erforderlichen Zwischenverbindungen versehen und geeignet räumlich angeordnet, gleichzeitig.hergestellt werden kann.

Da eine Verringerung der Fehlerrate nur dadurch erreicht werden kann, daß die monolithische Technik verbessert wird, wurde es erstrebenswert, die Zahl der für ein Speicherelement erforderlichen Komponenten auf ein Minimum zu reduzieren. Dies ist auch das Ziel der Erfindung. Weiterhin soll durch die Erfindung die Anzahl der Zwischenverbindungen und die Anforderungen hinsichtlich der Toleranz jedes Elementes verringert werden. Eine Reduzierung der Komponenten bringt nicht nur den Vorteil mit sich, daß weniger möglicherweise fehlerbehaftete Komponenten benötigt werden, sondern daß der Speicher kleiner wird und die Verbindungen zwischen den Speicherelementen kürzer werden. Dies hat zur Folge, daß die bei monolithischen Schaltungsanordnungen gewöhnlich vorhandenen, durch die Schaltkapazitäten und Leitungswiderstände hervorgerufenen störenden Einflüsse vermindert werden.

Gemäß der Erfindung wird ein elektronisches Speicherelement, bestehend aus einem gleichstromgekoppelten, einen bistabilen Schaltkreis bildenden Transistorpaar, vorgeschlagen, das dadurch gekennzeichnet ist, daß zwecks Ausbildung einer an sich bekannten koinzidenten Ansteuerung des Speicherelementes beide Transistoren über jeweils die gleiche Elektrode der Kollektor-Emitter-Strecke mit einer Eingangsleitung (Wortleitung) gekoppelt sind, daß die andere Elektrode der Kollektor-Emitter-Strecke des ersten Transistors an einer Ausgangsleitung (Bit/ Leseleitung) liegt, daß eine der restlichen Elektroden des zweiten Transistors an ein festes Bezugspotential angeschlossen ist und daß über die restlichen Elek-¹ troden des Transistorpaares die Gleichstromkopplung derart erfolgt, daß im einen Schaltzustand mit leitendem erstem Transistor Impulse von der Eingangsleitung zur Ausgangsleitung übertragen werden und im anderen Schaltzustand mit leitendem zweitem Transistor nicht.

Weiterhin wird vorgeschlagen, daß an der Eingangsleitung (Wortleitung) gleichzeitig die Betriebsspannung für den Schaltkreis liegt.

Besondere Vorteile ergaben sich dadurch, daß zum Einstellen der beiden Schaltzustände zunächst die Betriebsspannung auf der Eingangsleitung (Wortleitung) abgeschaltet und dann über die Ausgangsleitung (Bit/Leseleitung) eine Spannung zugeführt wird, die in Abhängigkeit von ihrer Polarität zum ίο Bezugspotential den einen oder den anderen Schaltzustand hervorruft, sobald die Betriebsspannung wieder angeschaltet wird.

Das Speicherelement ist gemäß einer vorteilhaften Ausbildung so aufgebaut, daß die Kollektoren der beiden jeweils vom Kollektor des einen zur Basis des anderen direkt gekoppelten Transistoren über jeweils einen Kollektorwiderstand an die Eingangsleitung (Wortleitung) angeschlossen sind und daß der Emitter . des einen Transistors am Bezugspotential und der 2Q Emitter des anderen Transistors an der Ausgangsleitung (Bit/Leseleitung) liegt.

Das Speicherelement kann auch so ausgebildet sein, daß die Emitter der beiden jeweils vom Kollektor dei ; einen zur Basis des anderen direkt gekoppelten Transistoren an die Eingangsleitung (Wortleitung) angeschlossen sind und daß der Kollektor des einen Transistors über einen Widerstand an Bezugspotential und der Kollektor des anderen Transistors über einen Widerstand an der Ausgangsleitung (Bit/Leseleitung) liegt.

Ein weiteres Ausführungsbeispiel besteht darin, daß die Kollektoren der beiden Transistoren an der Eingangsleitung (Wortleitung) und die Emitter an der Ausgangsleitung (Bit/Leseleitung) liegen und daß die Basis des einen Transistors an einem Bezugspotential liegt und der Kollektor dieses Transistors mit der Basis des anderen Transistors verbunden ist.

Das erfindungsgemäße Speicherelement wird an Hand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 in schematischer Darstellung einen Teil eines Speichers,

Fig. 2 ein Ausführungsbeispiel eines erfindungsgemäßen Speicherelementes,

F i g. 3 a die erforderlichen Impulse, um eine Information in ein Speicherelement, wie es in der F i g. 2 dargestellt ist, einzuschreiben,

Fig. 3b den notwendigen Impuls, um ein entsprechendes Speicherelement auszulesen,

F i g. 4 ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Speicherelementes,

F i g. 5 ein drittes Ausführungsbeispiel eines erfindungsgemäßen Speicherelementes.

Fig. 1 zeigt in schematischer Darstellung einen Teil eines Informationsspeichers, der die Speicherung von drei Worten mit je sechs Bits gestattet. Diese Figur dient lediglich dazu, den Speichertyp zu zeigen, für den sich das erfindungsgemäße Speicherelement am besten eignet; in tatsächlicher Ausführung würde der Speicher eine Kapazität aufweisen, die für die Speicherung vieler tausend Worte mit Längen von beispielsweise 70 Bits ausreichen würde. In der Figur sind drei Wortleitungen 1 dargestellt, die sechs Bit/ Leseleitungen 2 kreuzen. Ein Speicherelement 3, das erfindungsgemäß aus einem bistabilen Schaltkreis besteht, verbindet an jedem Kreuzungspunkt eine Wortleitung 1 mit einer bestimmten Bit/Leseleitung 2. Auf diese Weise erhält man in dem betrachteten Beispiel eine Matrix mit 18 Speicherelementen.

Das Einschreiben eines Wortes in den Speicher erfolgt durch die Auswahl einer bestimmten Wortleitung und die Ansteuerung der Bit/Leseleltungen 2,-so daß die zugeordneten bistabilen Schaltkreise in den der zu speichernden Information zugeordneten Schaltzustand gebracht werden. Das Auslesen des Speichers erfolgt durch Ansteuerung der betreffenden Wortleitung, so daß auf den die gespeicherte Information kennzeichnenden Bit/Leseleitungen 2 entsprechende Signale erzeugt werden.

Im folgenden werden die verschiedenen bistabilen Schaltkreise im einzelnen beschrieben, die die Speicherelemente 3 darstellen. Die Fig. 2 zeigt eine einzelne Speicherstelle eines Informationsspeichers, wie er an Hand der F i g. 1 beschrieben ist. Das mit dem Bezugszeichen 3 versehene Speicherelement besteht aus zwei direkt gekoppelten Transistoren T₁ und T„. Die Kollektoren der beiden Transistoren sind über gleiche Widerstände 4 (typischer Wert 1000 Ohm) mit der Wortleitung 1 verbunden. Der Emitter von T₁ liegt an Erdpotential. Der Emitter von T₂ ist mit der Bit/Leseleitung 2 verbunden. Im Betrieb liegt an den Wortleitungen 1 der Matrix normalerweise ein positives Potential von etwa 1 Volt, während die Bit/Leseleitung auf Erdpotential liegt.

Eine Information wird in das Speicherelement dadurch eingeschrieben, daß in Abhängigkeit davon, ob eine binäre Null oder Eins gespeichert werden soll, eine geringe positive oder negative Spannung an die zugeordnete Bit/Leseleitung 2 angelegt und gleichzeitig das Potential auf der Wortleitung 1 auf Erdpotential gesenkt wird. Die Wortleitung 1 wird ausreichend lange auf Erdpotential gehalten, so daß ein zuvor leitender Transistor in den gesperrten Zustand umgeschaltet wird. Das Potential auf der Wortleitung wird dann auf den normalen Wert angehoben, und in Abhängigkeit von der Spannung auf der Bit'Leseleitung 2 wird der Transistor mit dem negativeren Emitter in dem leitenden Zustand umgeschaltet. Da der Emitter des Transistors T₁ ständig an Erdpotential liegt, genügt ein schwach positiver Impuls auf der Bit/Leseleitung 2, um den Transistor T₁ in den leitenden Zustand zu bringen, was beispielsweise einer binären Null entspricht, und ein schwach negativer Impuls genügt, um den Transistor T„ in den leitenden Zustand zu bringen, was dann einer binären Eins entspricht. Natürlich muß das Schreib-Signal auf der Bit/Leseleitung 2 so lange aufrechterhalten bleiben, bis das Potential auf der Wortleitung 1 sich wieder auf seinem normalen Wert von 1 Volt befindet. Die verschiedenen Spannungen, die für die Schreib-Information benötigt werden, sind in Fig. 3a dargestellt.

In einem eine Information kennzeichnenden Zustand befindet sich der eine Transistor des Speicherelementes im gesperrten und der andere Transistor im leitenden Zustand. Das Speicherelement wird durch einen positiven Impuls auf der Wortleitung 1, wie in F i g. 3 b gezeigt, abgefragt. Ist eine binäre Null gespeichert, ist also der Transistor T₁ leitend und Transistor T₂ gesperrt, fließt zur Bit/Leseleitung 2 kein Strom. In diesem Fall liegt die Basis des Transistors T₂ an Erde, so daß das Speicherelement hohe Frequenzen gut bedämpft. Ist eine binäre Eins gespeichert, ist also Transistor T, leitend und Transistor T₁ gesperrt, dann ist der Kollektorwiderstand des Transistors T₂ mit der Bit/Leseleitung 2 verbunden, und das Lesesignal wird zur Bit/Leseleitung 2 übertragen. Daraus ist ersichtlich, daß in dieser Weise angeordnete Speicherelemente das Verhalten einer Widerstandsmatrix zeigen.

Die Empfindlichkeit des Speicherelementes gegen Störspannungen auf der Bit/Leseleitung hängt vom Unterschied zwischen der Kollektor-Sättigungsspannung V_CE des leitenden Transistors und der Basisspannung ab, bei der der andere Transistor zu leiten beginnt. Typische Werte gebräuchlicher Transistoren sind :■...'...

ν_CE = 0,1 Volt bei 1_E = I_B = 1 mA

und
V_BE = 0,5 Volt bei /_c < \ mA.

Ein Speicherelement mit derartigen Transistoren verträgt Störspannungen von ± 0,4 Volt.

Das Potential der Bit/Leseleitung, das das Einschreiben gewährleistet, entspricht der Abweichung zwischen den V_BE -Charakteristiken der beiden das Speicherelement bildenden Transistoren. Diese Abweichung kann innerhalb ± 0,05 Volt gehalten werden. Aus diesem Grunde stellt die Störempfindlichkeit kein Problem dar, und die Vorschriften für die Transistoren sind nicht sehr streng. Die die Bit/Leseleitung belastende Kapazität ist gleich der Kapazität C_BE bei V_BE=0 in jedem Schaltzustand des Speicherelementes.

Ein bedeutender Vorteil des erfindungsgemäßen

Speicherelementes besteht in der weiten zulässigen Toleranz der Schaltelemente. Die Toleranz des Verhältnisses der beiden Kollektorwiderstände 4 entspricht der Stromverstärkung des Transistors/ Die Toleranz des Absolutwertes des Transistors 4 schlägt sich in Änderungen der Amplitude eines Eins-Signals nieder. Das vorhandene gute Signal-Geräusch-Verhältnis des Speicherelementes bewirkt, daß große Abweichungen des Wertes des Widerstandes 4 zugelassen werden können.

Die Hauptanforderungen an den Transistor bestehen in einer hohen Schältgeschwindigkeit und in niedrigen Ausgangskapazitäten. Die erforderliche geringe Stromverstärkung sollte in dieser Hinsicht Bestwerte zu erreichen gestatten.

Widerstände 4 in der Größe von einem Kiloohm und ein Potential von +1VoIt an der Wortleitung ergeben Verluste im Speicherelement von etwa 1 mW. Für langsame Speicher kann der Kollektorwiderstand vergrößert werden, so daß die Verluste geringer werden.

Es werden nun drei Speicherelemente beschrieben, die nach dem gleichen, erfindungsgemäßen Prinzip arbeiten.

Das in F i g. 2 dargestellte Speicherelement kann in folgender Weise abgewandelt werden. Der Emitter des Transistors T₁ kann statt an Erdpotential auch an eine zweite Bit'Leseleitung angeschlossen werden. Auf diese Weise erhält man ein symmetrisches Lesesystem. Es ist in diesem Falle erforderlich, daß jede Bit/Leseleitung nur eine verhältnismäßig geringe Impedanz nach Erde aufweist. Diese Ausführungsform kann in einigen Anwendungsfallen von besonderem Wert sein.

Fig. 4 zeigt ein weiteres Ausführungsbeispiel, bei dem die Bit/Lescleitung nicht direkt, sondern über einen Widerstand R an eine Transistorelektrode angeschlossen ist. Auf diese Weise kann die kapazitive Belastung der Bit/Leseleitung verringert werden. Die Wortleitung ist direkt mit den beiden Emittern der Transistoren T₁ und T₂ verbunden. Der Kollektor

499ί7'20

von T_t ist über einen Widerstand R an Erdpotential und direkt an die Basis von T_t angeschlossen. Der Kollektor von T₂ liegt über den Widerstand R an der Bit/Leseleitung und über einen Widerstand R₃ an der Basis von T₁. Normalerweise liegt das Potential der Wortleitung etwas unter und das Potential der Bit/Lcscleitung bei Erdpotential. Zum Einschreiben einer Information wird das Potential der Wortleitung auf Erdpotential angehoben, so daß die Transistoren T₁ und T₂ abgeschaltet werden. Abhängig von einer zu speichernden binären Null oder Eins wird an die Bit/Leselcitung eine gering positive oder negative Spannung angelegt. Daraufhin wird das Potential an der Wortleituni; wieder auf den Normalwert gebracht, und es wird der Transistor mit der positiveren Basis »5 leitend. Das Auslesen einer Information erfolgt durch Ansteuerung der Wortleitung wie bereits beschrieben. F i g. 5 zeigt das Speicherelement in einer Zusammensetzung aus einer Basis- und Kollektorstufe. In dieser Zusammensetzung ergibt sich ein guter Signal- *< > Geräuschabstand. Die Bit/Lesclcitung ist durch einen Widerstand R gepuffert. Die Wortleitung ist über einen Widerstand R an den Kollektor des Transistors 7", und direkt an den Kollektor des Transistors 7"j geführt. Der Kollektor von Γ, ist mit der as Basis von 7", gekoppelt, während die Basis von T₁ atjf Erdpotential liegt. Die Emitter von T₁ und T_t sind über einen gemeinsamen Widerstand R mit der Bit/ Lcsclcitung verbunden. Dieses Ausführungsbeispiel erfordert eine ziemlich genaue Abstimmung der Kennwerte der beiden Transistoren. Außerdem ist eine gesonderte Löschoperation vor einer Schreiboperation erforderlich. Zum Zwecke des Löschens wird das Potential an der Wortleitung auf Erdpotential erniedrigt. Durch Wahl des richtigen Potentials an der Bit/Lcselcitung wird Transistor T₁ in den leitenden Zustand gebracht. Zum Einschreiben einer binären Eins wird das Potential der Wortleitung über das Normalpotential angehoben und das der Bit/Leseleitung erniedrigt, so daß der Transistor T_t eingeschaltet wird.

Claims (6)

Patentansprüche:

1. Elektronisches Speicherelement, bestehend aus einem glcichstromgekoppelten, einen bistabilen Schaltkreis bildenden Transistorpaar, dadurch gekennzeichnet, daß zwecks Ausbildung einer an sich bekannten koinzidenten Ansteuerung des Speicherclementes beide Transistorcn über jeweils die gleiche Elektrode der Kollektor-Emittcr-Strecke mit einer Eingancsleitung (Wortleitung) gekoppelt sind, daß die andere Elektrode der Kollektor-Emitter-Strccke des ersten Transistors an einer Ausgangsleitung (Bit/Leseleitung) liegt, daß eine der restlichen !Elektroden des zweiten Transistors an ein festes Bezugspotential angeschlossen ist und daß über die restlichen Elektroden des Transistorpaares die Gleichstromkopplung derart erfolgt, daß im einen Schaltzustand mit leitendem erstem Transistor Impulse von der Eingangsleitung zur Ausgangsleitung übertragen werden und im anderen Schaltzustand mit leitendem zweitem Transistor nicht.

2. Elektronisches Speicherelement nach Anspruch 1, dadurch gekennzeichnet, daß an der Eingangsleitung (Wortleitung) gleichzeitig die Betriebsspannung für den Schaltkreis liegt.

3. Elektronisches Speicherelement nach Anspruch 2, dadurch gekennzeichnet, daß die Vorrichtung zum Einstellen der beiden Schaltzustände so ausgebildet ist, daß zunächst die Betriebsspannung auf der Eingangsleitung (Wortleitung) abgeschaltet und dann über die Ausgangsleitung (Bit/Leseleitung) eine Spannung zugeführt wird, die in Abhängigkeit von ihrer Polarität zum Bezugspotential den einen oder den anderen Schaltzustand hervorruft, sobald die Betriebsspannung wieder angeschaltet wird.

4. Elektronisches Speicherelement nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Kollektoren der beiden jeweils vom Kollektor des einen zur Basis des anderen direkt gekoppelten Transistoren über jeweils einen Kollcktorwiderstand (4) an die Eingangsleitung (Wortleitung 1) angeschlossen sind und daß der Emitter des einen Transistors (T₁) am Bezugspotential und der Emitter des anderen Transistors (7"„) an der Ausgangsleitung (Bit'Leseleitung 2) "liegt (Fig. 2).

5. Elektronisches Speicherelement nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Emitter der beiden jeweils vom Kollektor des einen zur Basis des anderen direkt gekoppelten Transistoren an die Eingangsleitung (Wortleitung) angeschlossen sind und daß der Kollektor des einen Transistors über einen Widerstand (R) an Bezugspotential und der Kollektor des anderen Transistors über einen Widerstand (R) an der Ausgangsleitung (Bit'Leseleitung) liegt (Fig. 4).

6. Elektronisches Speicherelement nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Kollektoren der beiden Transistoren (T₁, T„) an der Eincancsleitung (Wortleitung) und die Emitter an der Äusgangsleitung (Bit/Leseleitung) liegen und daß die Basis des einen Transistors an einem Bezugspotential liegt und der Kollektor dieses Transistors mit der Basis des anderen Transistors verbunden ist (F i g. 5).

Hierzu 1 Blatt Zeichnungen