DE1281488B - Digitale Phasensynchronisierungsschleife zur Auffindung der Bitsynchronisation - Google Patents
Digitale Phasensynchronisierungsschleife zur Auffindung der BitsynchronisationInfo
- Publication number
- DE1281488B DE1281488B DEC43860A DEC0043860A DE1281488B DE 1281488 B DE1281488 B DE 1281488B DE C43860 A DEC43860 A DE C43860A DE C0043860 A DEC0043860 A DE C0043860A DE 1281488 B DE1281488 B DE 1281488B
- Authority
- DE
- Germany
- Prior art keywords
- pulse
- timer
- pulses
- message
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Relay Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
H 03 k
Deutsche Kl.: 21 al - 36/00
Nummer: i 281488
Aktenzeichen: P 12 81 488.9-31 (C 43860)
Anmeldetag: 16. November 1967
Auslegetag: 31. Oktober 1968
Die vorliegende Erfindung betrifft im wesentlichen eine verbesserte Schaltung zur Auffindung der Bitsynchronisation und insbesondere einen digitalen
Phasensynchronisierungskreis zur schnellen Synchronisation der Phase eines örtlichen Zeitgebers mit
einem Strom von Bitsignalen.
Die erfindungsgemäße Vorrichtung ist gekennzeichnet durch eine Impulsverzögerungseinrichtung,
welche einen Eingang zur Aufnahme eines Zeitgeberimpulses und eine Anzahl von Ausgängen aufweist,
mit einer Tor-Einrichtung, welche mit jedem der Ausgänge verbunden ist und welche den Zeitgeberimpuls
nur durch einen ausgewählten Ausgang hindurchtreten läßt, mit einer digitalen Steuereinrichtung,
die einen Eingang für einen Nachrichtenimpuls aufweist und welche auf einen Phasenunterschied
zwischen einem hindurchgetretenen Zeitgeberimpuls und einem Nachrichtenimpuls anspricht, um die
Tor-Einrichtung derart zu betätigen, daß sie einen folgenden Zeitgeberimpuls nur von einem ausgewählten
Ausgang hindurchtreten läßt.
Die Erfindung ist besonders geeignet zur schnellen Auffindung der Bitsynchronisierung und Impulsen,
die von einer umlaufenden Satellitenrelaisstation in einem Teilzeit-Vielfachzutritt-Satellitennachrichtensystem
empfangen werden.
In der erfindungsgemäßen Vorrichtung werden dabei örtliche Zeitgeberimpulse einer Verzögerungsleitung
zugeführt, welche mehrere Anzapfungen besitzt, die durch eine Torschaltung an eine Ausgangsleitung
angeschlossen sind. Eine Vergleichsschaltung vergleicht die Phasen der Zeitgeber- und der Bitimpulse. Besteht ein Phasenunterschied, so betätigt
eine Kontrollvorrichtung die Torschaltung, so daß der nächste Zeitgeberimpuls, der die Ausgangsleitung
erreicht, schrittweise in seiner Phase geändert wird, um den Phasenunterschied zu verkleinern. In weiterer
Ausgestaltung der Erfindung ist ein Unbestimmtheitskreis vorgesehen, um ein Pendeln zu verhindern,
welches auftreten kann, wenn aufeinanderfolgende Bitimpulse sich angenähert 180° außer Phase mit den
Zeitgeberimpulsen befinden.
Die Erfindung wird nachfolgend an Hand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen
erläutert. Es zeigt
Fig. 1 ein allgemeines Blockschaltbild eines digitalen
Nachrichtensystems, in welchem der verbesserte Schaltkreis zur Auffindung der Bitsynchronisierung
mit Vorteil verwendet werden kann,
F i g. 2 eine schematische Darstellung eines Teils eines Zeitrahmens in einem Teilzeit-Vielfachzutritt-System,
Digitale Phasensynchronisierungsschleife zur
Auffindung der Bitsynchronisation
Auffindung der Bitsynchronisation
Anmelder:
Communications Satellite Corporation,
Washington, D. C. (V. St. A.)
Vertreter:
Dr.-Ing. W. Abitz und Dr. D. Morf,
Patentanwälte,
8000 München 27, Pienzenauer Str. 28
Als Erfinder benannt:
John G. Puente, Rockville, Md. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 16. November 1966
(594 829)
V. St. v. Amerika vom 16. November 1966
(594 829)
F i g. 3 ein Zeitdiagramm, welches die Beziehung zwischen örtlichen Zeitgeberimpulsen und den aus
einem Nachrichtenkanal erhaltenen Signalen darstellt, F i g. 4 ein Schaltbild der Komponenten und der
logischen Schaltkreise, welche in einer bevorzugten Ausführungsform der Erfindung verwendet werden,
und
F i g. 5 ein Impuls-Zeit-Diagramm, welches zum Verständnis des Betriebs der Anordnung der F i g. 4
von Nutzen ist.
Bei der Übertragung von Nachrichten in diskreter Form, d. h. in binärer, ternärer oder derartiger Form,
ist es oft erforderlich, die Bitsynchronisierung aufzufinden, entweder um die diskrete Information wiederherzustellen
oder die Information in optimaler Weise zu dekodieren. Um dieses Ergebnis zu erreichen,
muß eine geeignete Anordnung zur Auffindung der Bitsynchronisation vorgesehen werden,
und häufig ist die Auffindung der Bitsynchronisation der schwierigste Vorgang im Empfang von modulierter,
diskreter Information in irgendeiner Form, wie sie beispielsweise durch Phasentastmodulation,
Frequenzumtastung, Amplitudenmodulation u. dgl.
erhalten wird.
Das Problem der Auffindung der Bitsynchronisation ist besonders dringend in einem neuen Teilzeit-
809 629/1322
3 4
Vielfachzutritt-Satellitennachrichtensystem, in wel- des Ausgangs des Demodulators 18 hängt von der
ehern Bitgeschwindigkeiten im Bereich von 6 bis Art der betrachteten Modulation ab. Für den vor-
50 Megabits pro Sekunde verwendet werden. liegenden Zweck betrachten wir lediglich eine zwei-
Die Aufgabe einer Vorrichtung zur Auffindung der phasige kohärente Phasentastmodulation. In diesem
Bitsynchronisation besteht darin, die Bitsynchroni- 5 Falle beträgt, falls das CJN-Verhältnis in einer Bandsation
schnell, genau und mit großer Stabilität für breite gemessen wird» die gleich der Bitgeschwindigjeden
Impulsstoß einer Bodenstation im Zeitrahmen keit ist, das S/N-Verhältnis:
des Teilzeit-Vielfachzutritt-Systems für den Satelliten gw _ £»y _|_ 3 ^. (l)
aufzufinden. Falls es möglich wäre, jeden Impulsstoß
in einem Zeitbereich mit einer Genauigkeit, die dem 10 Übliche Phasentastmodulatoren-Demodulatoren
Bruchteil eines Bits entspricht, anzuordnen, und falls arbeiten mit einem Minimum C(N von 10 db, womit
ein Doppler-Effekt in einem Bereich von Zeitrahmen der S/iV-Ausgang normalerweise 13 db oder größer
zu Zeitrahmen vernachlässigbar wäre und ferner alle wird. Andere Modulationsarten können einen höheren
Zeitgeber im System hohe Stabilität und Genauigkeit S/iV-Wert erfordern, aber der Grundgedanke bleibt
aufweisen würden, könnte die Bitsynchronisierung 15 derselbe, d. h., die Information wird mit einem
auf einer Zeitrahmenbasis durchgeführt werden und Rauschen empfangen, welches den Entscheidungsfür alle Impulsstöße innerhalb des Zeitrahmens ver- kreis 20 veranlaßt, unrichtige Unterscheidungen zwiwendet
werden. sehen Signalen und Rauschen zu treffen. Die Wahr-
Unglücklicherweise müßten bei hohen Bitgeschwin- scheinlichkeit eines Fehlers als Funktion von CjN
digkeiten, beispielsweise bei 50 Megabits pro 20 oder SjN wurde von vielen Autoren untersucht. Bei
Sekunde, die Impulsstöße im Satelliten mit einer ihrer Analyse wird im allgemeinen die Annahme geGenauigkeit
von 1 oder 2 Nanosekunden angeordnet macht, daß Bitsynchronisation ohne Rauschen und
werden, was eine unpraktische Lösung darstellt. Der kohärent mit der eingehenden Nachricht für den
erfindungsgemäße digitale Phasensynchronisierungs- Entscheidungskreis zur Verfügung steht. Diese Ankreis
stellt die Bitsynchronisierung für jeden Impuls- 25 nähme trifft nur zu, falls für den örtlichen Kreis 22
stoß im Zeitrahmen fest und lockert dadurch die zur Auffindung der Bitsynchronisation genügend Zeit
Anforderungen, die an die Genauigkeit der Lage des zur Verfügung steht, um die empfangene Nachricht
Impulsstoßes und an die Zeitgeberstabilität gestellt zu synchronisieren, so daß richtig synchronisierte
werden. Impulse dem Übersetzer 24 und dann der Nachrich-
Der Erfindung liegt allgemein die Aufgabe zu- 30 tensenke26 zugeführt werden.
gründe, eine Vorrichtung, zur Auffindung der Bit- Wird jedoch die Nachricht in Impulsstößen emp-
synchronisation zu schaffen, welche einen örtlichen fangen und sind die Impülsstöße relativ kurz und
Impulsstoß erzeugt, der mit den Übergängen der inkohärent zueinander, so muß der örtliche Zeitgeber
erhaltenen Daten synchronisiert ist. die Bitsynchronisierung so schnell als möglich auf-
Eine bekannte Einheit zur Auffindung der Bit- 35 finden, um einen hohen Wirkungsgrad der Verbinsynchronisation
weist eine analoge Phasensynchroni- dung zu gewährleisten. Fig. 2 stellt ein Blockschaltsierungsschleife
zur Auffindung der Bitsynchroni- bild eines Teils des Zeitrahmens in einem Teilzeitsation
in einem kontinuierlichen Strom von Daten Vielfachzutritt^Satellitennachrichtensystem dar. Drei
aus einer einzigen Quelle auf. Die zur Synchronisie- Impulsstöße A, B und C sind dargestellt. TBT kennrang
des eingehenden Datenstroms erforderliche Zeit 40 zeichnet das Einleitungswort, welches der Informabeträgt
1000 Mikrosekunden, was für einen konti- tionsimpulszeit T1 vorausgeht, und stellt die Zeit dar,
nuierlichen Betrieb eine vernünftige Zeitspanne dar- in der die Auffindung der Bitsynchronisation erfolgen
stellen mag, die jedoch unpraktisch wird, wenn muß. TXi y stellt die Zeit zwischen aufeinanderfolgen-Nachrichten
von verschiedenen Quellen in Impuls- den Impulsstößen dar. Es sei angenommen, daß die
stoßen von 40 Mikrosekunden oder weniger eintref- 45 Zeit 7^, zwischen nebeneinanderliegenden Impulsf
en. Es war daher erforderlich, den erfindungs- stoßen konstant ist und in ihrer Länge vernachlässiggemäßen
digitalen Phasensynchronisierungskreis zu bar und daß die Infonnationsstöße T1 gleiche Länge
entwickeln, um die Bitsynchronisierung in den aufweisen, dann ist der Wirkungsgrad der Übermittimpulsstößen
aufzufinden, welche in einem Teilzeit- lung, welcher als Prozentsatz der Gesamtzeit, in der
Vielfachzutritt-Satellitennachrichtensystem verwendet 50 Nachrichten erhalten werden, definiert ist, durch die
werden. folgende Formel gegeben:
Ein vereinfachtes Blockschaltbild eines diskreten
Übertragungssystems ist in Fig. 1 dargestellt. Die T1
Informationsquelle 10 kann entweder analog oder e ~ "X, , «,— 100. (2)
digital sein. Die Nachricht wird mittels eines Über- 55 ' Bf
setzers 12 in diskrete Form kodiert. Abhängig von
den Kanaldaten des Nachrichtensystems wird die Damit nähert sich, wenn TBV gegen Null geht, der
diskrete Nachricht in einem Modulator 14 entweder Wirkungsgrad der Übertragung 100%. Die Glei-
durch Phasentastmodulation, Frequenzumtastung, chung (2) zeigt, daß Tgf so klein wie möglich sein
Amplitudenmodulation od. dgl. moduliert. Die modu- 60 soll, besonders wenn T1 oder die Nachrichteniffipuls-
lierte, kodierte Nachricht C gelangt durch einen längen kleiner und kleiner werden.
Nachrichtenkanal 16, in welchem Gaußsches weißes Der verbesserte Kreis zur Auffindung def Bitsyn-
Rauschen N hinzugegeben wird. Es sei angenommen, chronisation gemäß der Erfindung ermöglicht eine
daß die Kanalbandbreite ausreicht, um das Signal schnelle und stabile Auffindung der Synchronisation,
ohne zwischen den Symbolen auftretende Verzerrung 65 wie nachstehend näher erläutert wird. Die Vorrich-
zu übertragen. Der Eingang am Demodulator 18 Stellt tung kann auch als digitale Phasensynchronisieruiigs-
die Summe des modulierten Trägers C plus dem schleife gegenüber den üblichen analogen Phasensyß-
RauscheniV dar. Das Signal-Rausch-Verhältnis SfN, chronisierungsschleifen angesehen werden. Def
5 6
Schaltkreis arbeitet derart, daß er die von einem ort- Die Abzapfungen 52 weisen vorzugsweise gleichen
liehen, sehr stabilen Zeitgebergenerator erzeugten Abstand auf, so daß die Zeitvergrößerung zwischen
Zeitgeberimpulse rechtzeitig verschiebt, so daß die den Abzapfungen gleich groß ist. Infolgedessen sind
Zeitgeberimpulse mit den Übergangspunkten der ein- für jeden Zeitgeberimpuls Cp/ sechzehn Impulse an
kommenden Nachricht zusammenfallen. Diese Be- 5 den Abzapf ungen 52 der Verzögerungsleitung verfügziehung
ist aus dem Zeitdiagramm der F i g. 3 ersieht- bar. Jedoch ist nur eine der Anzapfungen mit einem
lieh, in welchem die Kurve α die demodulierte Nach- getriggerten Tor 54 verbunden, und die entsprechenricht
am Ausgang des Demodulators 18 darstellt, die den verzögerten Zeitgeberimpulse treten durch das
Kurve b eine Impulsreihe, welche den Übergängen Tornetzwerk hindurch und gelangen zur Ausgangsoder
Polaritätswechseln in der Kurve α entsprechen, io leitung 58 des Netzwerks als Zeitgeberimpuls Cvg.
und die Kurve c eine Reihe von örtlichen Zeitgeber- Dieser Impuls tritt durch die Verzögerungsleitung 60
impulsen. Das Diagramm zeigt, daß die Zeitgeber- hindurch, welche eine Verzögerung von 80 Nanoimpulse
Cl bis C6 außer Phase mit den Übergangs- Sekunden hervorruft. Der berichtigte Zeitgeberausimpulsen
in der Kurve b sind. Jedoch werden als gangsimpuls Cvo erscheint am Ausgang der Verzöge-Folge
des Betriebs der verbesserten digitalen Phasen- 15 rungsleitung 60. Die eintreffende Signalreihe 62 aus
synchronisierungsschleife gemäß der Erfindung die , dem Demodulator 18 wird einem Nulldurchgangsörtlichen
Zeitgeberimpulse schrittweise versetzt, bis detektor 64 zugeführt, welcher an seinem Ausgang 66
der Zeitgeberimpuls Cl mit einem Übergangsimpuls eine Reihe von Bits liefert, welche den Nulldurchin
der Kurve b zusammenfällt, so daß die folgenden gangen oder Übergängen der Signalreihe 62 entspre-Zeitgeberimpulse
C8, C9... in Phase mit den Über- 20 chen. Diese die Übergänge kennzeichnenden Impulsgangsimpulsen
synchronisiert sind. Dann hat die Auf- bits sind 10 Nanosekunden lang und im Zeitdiafindung
der Bitsynchronisation stattgefunden, und die gramm der F i g. 5 mit 5,- bezeichnet. Jeder Zeitgebereingestellten
Zeitgeberimpulse werden verwendet, um impuls Cn aus dem Tornetzwerk 32 wird über eine
die Zeitgabe der Dekodiereinrichtung der Station zu Leitung 58 und eine Leitung 68 dem Eingang des Resteuern,
um sicherzustellen, daß die gesamte Nach- 35 gionalsignalgenerators 34 zugeführt, welcher sich aus
rieht in der Kurve α erhalten wird. einem Multivibrator 70, einer 80-Nanosekunden-Ver-
F i g. 4 zeigt ein logisches Blockschaltbild einer be- zögerungsleitung 72, einer 60-Nanosekunden-Verzövorzugten
Ausführungsform des verbesserten digita- gerungsleitung 74, einer 40-Nanosekunden-Verzögelen
Kreises zur Auffindung der Bitsynchronisation ge- rungsleitung 76, einer weiteren 60-Nanosekundenmäß
vorliegender Erfindung. 30 Verzögerungsleitung 78 und einem Inverter 80 zu-
F i g. 5 stellt ein Zeitdiagramm dar, welches zum sammensetzt. Ein Zeitgeberimpuls Cpg, der dem Einverständnis
des Betriebs der Schaltung nach F i g. 4 gang des Regionalgenerators 34 zugeführt wird, setzt
von Nutzen ist. den Multivibrator 70 in den »1 «-Zustand und triggert
Die Hauptkomponenten des verbesserten Schalt- das Entscheidungstor 82. 80 Nanosekunden später
kreises der F i g. 4 bestehen aus einer mit Anzapfun- 35 setzt der Ausgang der Verzögerungsleitung 72 den
gen versehenen Verzögerungsleitung 30, einer Tor- Multivibrator 70 in seinen »0«-Zustand und sperrt
schaltung 32, einem örtlichen Signalgenerator 34, Ent- dabei das UND-Tor 82 und triggert das UND-Tor 84.
scheidungstoren 36, einem Speicher 38, einem Un- 140 Nanosekunden nach dem Auftreten des Zeitbestimmtheitskreis
40, einem rückstellbaren Zähler geberimpulses Cm triggert der Ausgang der Verzöge-
42 und einer Dekodiermatrix 44. Ein weiterer Ent- 40 rungsleitung 74 das UND-Tor 86.
scheidungskreis 46 ist ebenfalls eingetragen, welcher Ferner tritt 60 Nanosekunden, nachdem der Imjedoch wahlweise verwendet werden kann. puls Cve dem Eingang des Regionalgenerators 34 zu-
scheidungskreis 46 ist ebenfalls eingetragen, welcher Ferner tritt 60 Nanosekunden, nachdem der Imjedoch wahlweise verwendet werden kann. puls Cve dem Eingang des Regionalgenerators 34 zu-
Die Zeitgeberimpulse Cpi werden dem Eingang 50 geführt wurde, ein Impuls am Ausgang der Verzöge-
der mit Anzapfungen versehenen Verzögerungslei- rungsleitung 78 auf und wird durch den Inverter 80
tung 30 zugeführt. Es sei angenommen, daß die Bit- 45 einem der Eingänge eines UND-Tors 88 zugeführt,
Wiederholungsfrequenz des Satellitennachrichtensy- wodurch das UND-Tor 88 bereits 40 Nanosekunden
stems 6,176 Megabits pro Sekunde beträgt; daher be- gesperrt wird. Das UND-Tor 88 wird normalerweise
trägt die Geschwindigkeit des örtlichen Zeitgebers durch den SFiVC-Ausgang des Inverters 80 während
ebenfalls 6,176 Megabits pro Sekunde. Die Bitperiode des Restes der Zeitgeberperiode getriggert. Daher er-
ist dann 162 Nanosekunden, jedoch soll dieser Wert 50 scheint, wenn ein Impuls 5,- an der Leitung 66 in
auf 160 Nanosekunden im Zusammenhang mit der weniger als 60 Nanosekunden nach dem Erscheinen
vorliegenden Beschreibung abgerundet werden. Die des Zeitgeberimpulses Cpg auftritt, ein Ausgangsim-
Zeitgeberimpulse haben eine Länge von 40 Nanose- puls am Ausgang des Voreilungentscheidungstores 82,
künden. Es sei angenommen, daß die Verzögerungs- um den Multivibrator 90 im Speicher 38 einzustellen,
leitung 30 sechzehn Anzapfungen 52-1, 52-2... 52-16 55 Der SYiVC-Bereich ist definiert als der 40-Nano-
aufweist, obwohl diese Zahl veränderlich ist und von sekunden-Bereich, welcher um jeden Ausgangszeit-
der Feinheit der gewünschten Auflösung abhängt. Die geberimpuls Cn zentriert ist. Der Schaltkreis gemäß
Anzapfungen 52 sind mit entsprechenden UND-Toren der Erfindung arbeitet derart, daß die C„0-Impulse
54-1, 54-2... 54-16 in einem Tornetzwerk 32 ver- versetzt werden, bis sie mit den Nachrichtenimpulsen
blinden. Die UND-Tore 54 werden getriggert, wenn 60 S1 zusammenfallen. Die Cp0- und 5rImpulse werden
entsprechende Ausgänge 56-1, 56-2... 56-16 der De- als synchron betrachtet, wenn sie innerhalb des 40-
kodiermatrix 44 unter Strom gesetzt werden, Ledig- Nanosekunden-SiT/C-Bereichs fallen, der in der vor-
lich ein UND-Tor 54 ist zu jeder Zeit getriggert. Die letzten Kurve des Zeitdiagramms der F i g. 5 darge-
Matrix 44 wird vom Ausgang eines üblichen rück- stellt ist. Tritt ein Nachrichtenimpuls S1 zwischen 60
stellbaren Zählers 42 gesteuert, so daß nur einer der 65 und 100 Nanosekunden nach dem Auftreten eines
Ausgänge 56 für eine gegebene Zählung oder einen Impulses Cvg auf, so verschwindet das SYTVC-Signal,
gegebenen Zustand des Zählers 42 unter Strom ge- um das Tor 88 zu sperren und infolgedessen alle Tore
setzt wird. 82, 84, 86, so daß keine Zeitgeberkorrektur erfolgt.
7 8
Ist jedoch die 40-Nanosekunden-.SYiVC-Periode vor- gegebene Anzahl von aufeinanderfolgenden Nachbei,
d. h. zwischen 120 und 180 Nanosekunden nach richtenimpulsen in die Unbestimmtheitsregion fallen
dem Auftreten von Cpg, so ist der iSYiVC-Ausgang zu lassen, bevor die 80-Nanosekunden-Korrektur gedes
Inverters 80 wieder vorhanden und triggert das macht wird. Ein Unbestimmtheitskreis 40 arbeitet in
Tor 88. Sollte daher ein Nachrichtenbitimpuls in die- 5 einer Weise, um dies zu ermöglichen,
ser späteren Zeitspanne auftreten, so würde der Aus- 140 Mikrosekunden nach dem Auftreten eines
gang vom Nacheilungs-UND-Tor 84 den Multivibra- Zeitgeberimpulses Cpg triggert der Ausgang der Vertor
92 einstellen. zögerungsleitung 74 das UND-Tor 86. Falls ein Nach-In F i g. 5 sind die Nachrichtenimpulse S1 als inner- richtenimpuls S1 in dem folgenden 40-Nanosekundenhalb
des Voreilungsbereichs fallend dargestellt. In io Intervall erscheint, tritt er durch das UND-Tor 88
diesem Falle wird der »1 «-Ausgang des Multivibra- und das UND-Tor 86, um den Multivibrator 108 in
tors 90 einem Eingang eines UND-Tors94 züge- seine »1«-Stellung zu schalten. Der Ausgang des
führt. Der mittlere Eingang 96 wird zum Zeitpunkt T2 Multivibrators 108 triggert ein UND-Tor 110, weldurch
den Ausgang der Verzögerungsleitung 72 ches einen Impuls von der Ausgangsverzögerungslei-80
Nanosekunden nach dem Auftreten des Zeitgeber- 15 tung 76 bei T2 120 Nanosekunden nach dem nächsten
impulses Cpg getriggert. Der untere Eingang 98 wird Impuls Cpg hindurchtreten läßt, um einem zweistufiebenfalls
normalerweise getriggert, wie später be- gen binären Zähler 112 einen Eingang zuzuführen,
schrieben wird. Der Ausgang des Tors 94 gelangt Der Ausgang des UND-Tors 110 wird ferner rückdurch
ein offenes Tor 100 zum Voreilungseingang gekoppelt, um den Multivibrator 108 freizugeben. Die
des Zählers 42, wodurch der Zähler um eine Stufe 20 Ausgangsleitungen 114 und 116 des Zählers 112
weitergeschaltet wird. Der Zustand des Zählers wird werden nach drei aufeinanderfolgenden Eingängen
darauf durch die Matrix 44 dekodiert, um ein ande- vom UND-Tor 110 eingeschaltet. Dies liefert einen
res Tor im Netzwerk 32 zu öffnen. Da im gewählten Ausgang am UND-Tor 118, durch welchen ein ande-Beispiel
der Ausgang des Zeitgebers Cpo vorauseilen res UND-Tor 120 getriggert wird, wobei jedoch die
muß, um ihn in bessere zeitliche Übereinstimmung 25 UND-Tore 94 und 102 durch die Wirkung eines Inmit
dem Nachrichtenimpuls S1 zu bringen, so ist das verters 122 gesperrt werden. Wenn daher ein vierter
durch den Ausgang der Matrix 44 geöffnete Tor jenes aufeinanderfolgender Ausgang am Ausgang des UND-Tor,
welches neben dem vorausgehend geöffneten Tors 110 auftritt, gelangt er durch das UND-Tor 120
Tor in Richtung zum Eingang der Verzögerungslei- zu dem Unbestimmtheitseingang des rückstellbaren
tung liegt. Infolgedessen wird die Impulsreihe Cp0 30 Zählers 102. Der Zähler durchläuft eine Periode,
des örtlichen Zeitgeberausgangs in Phase um eine welche einer halben Periode der Zeitgeberimpulspe-Stufe
vorangeschoben, welche im gewählten Beispiel riode oder 80 Nanosekunden entspricht. Darauf wählt
10 Nanosekunden beträgt. Der Multivibrator 90 wird die Matrix ein Tor, das mit einer Anzapfung verbundurch
den Ausgang vom Tor 94 freigegeben. den ist, die acht Anzapfungen von jener entfernt liegt,
Falls ein Nachrichtenimpuls S1 in der Zeitspanne 35 durch welche der unmittelbar vorausgehende Einzwischen
120 bis 180 Nanosekunden nach dem Auf- gangszeitgeberimpuls hindurchtrat. Daher erfolgt die
treffen eines Impulses Cpg auftritt, so triggert in ahn- Auffindung der Bitsynchronisation in einer Stufe und
licher Weise der »1«-Ausgang des Multivibrators 92 nicht in acht Intervallen. Vier aufeinanderfolgende
den oberen Eingang eines anderen Tores 102, des- Unbestimmtheitssignale werden gezählt, bevor die
sen unterer Eingang durch den folgenden Cpg-Impuls 40 Phasenkorrektion von 180° vorgenommen wird, um
getriggert wird. Der mittlere Eingang des UND-Tores die Möglichkeit auszuschalten, daß drei oder weniger
102 ist normalerweise getriggert, wie später beschrie- Unbestimmtheitssignale durch Rauschen erzeugt werben
wird. Der Ausgang des UND-Tores 102 wird den und daher nicht einen echten 180°-Phasenunterdurch
eine 80-Nanosekunden-Verzögerungsleitung schied zwischen einem Ausgangszeitgeberimpuls Cpo
104 und durch ein UND-Tor 106 geführt, um den 45 und einem Nachrichtenbitimpuls S1 darstellen. Der
Eingang des rückstellbaren Zählers 42 zu verzögern. »0«- oder freigegebene Ausgang des Multivibrators
In diesem Falle, da der Zeitgeberimpuls dem Nach- 108 ist mit einem Eingang eines UND-Tors 111 verrichtenimpuls
vorauseilt, wählt die Matrix ein Tor, bunden, dessen Ausgang den Zähler 112 zurückstellt,
welches mit der Anzapfung der Verzögerungsleitung Falls der Multivibrator 108 bis zum Zeitpunkt T2
an einer Stelle verbunden ist, die in Richtung zum 50 nicht eingestellt wurde, wird der Zähler 112 zurück-Ende
der Verzögerungsleitung neben der vorausge- gestellt.
henden Anzapfung liegt. Die Ausgangsimpulsreihe In dem Alternativ-Entscheidungskreis 46 ist ein
Cp0 wird dann um eine Stufe von 10 Nanosekunden einstufiger binärer Zähler 124 angeordnet. Der Ausverzögert.
Der Ausgang vom Tor 162 gibt den MuI- gang der Verzögerungsleitung 76 ändert den Zustand
tivibrator 192 frei. 55 des Zählers 124 alle 120 Nanosekunden nach jedem
Falls ein Nachrichtenimpuls S1- etwa 180° aus der Zeitgeberimpuls Cpg. Der »1«-Ausgang des Zählers
Phase mit einem Zeitgeberausgangsimpuls Cpo ist, ist mit dem unteren Eingang des Tores 100 verbunkann
eine Schwingung auftreten, da eine Folge von den, so daß das Tor 100 tatsächlich während ababwechselnden
Voreilungs- und Verzögerungskorrek- wechselnder Zeitgeberperioden offen ist. Der untere
türen eintreten kann. Deshalb wird ein Unbestimmt- 60 Eingang des UND-Tores 106 ist mit dem »0«-Ausheitsbereich
als ein 40-Nanosekunden-Zwischenraum gang des Zählers 124 verbunden, aber der dem andein
der Mitte der Periode der Ausgangszeitgeberim- Eingang des UND-Tors 106 zugeführte Impuls wird
pulse Cp0 festgelegt. Falls ein Nachrichtenimpuls S{ durch die Verzögerungsleitung 104 um 80 Nanowährend
dieses Unbestimmtheitsbereichs auftritt, ist Sekunden verzögert, und das Tor 106 wird infolgees
erwünscht, die Zeitgeberimpulsreihe Cpo unmittel- 65 dessen während der gleichen, abwechselnden Zeitbar um 180° oder 80 Nanosekunden zu versetzen. geberperioden getriggert wie das Tor 100.
Da jedoch ein Rauschimpuls oft als Nachrichtenim- Der Alternativ-Entscheidungskreis 46 ist ein wahlpuls
erfaßt werden kann, ist es erwünscht, eine vor- weises Merkmal und arbeitet, um die Eingänge zum
Zähler 42 zu verlangsamen. Einige Zähler können möglicherweise nicht schnell genug arbeiten, um auf
die Befehlsimpulse für Voreilung, Verzögerung oder Unbestimmtheit anzusprechen, die beispielsweise
einem vorausgehenden Steuerimpuls nach 100 Nano-Sekunden folgen. Der Kreis 46 gestattet, daß nur nach
jedem zweiten Zeitgeberimpuls eine Zeitgeberphasenkorrektur vorgenommen wird. Wird jedoch ein Zähler
42 mit ausreichend hoher Geschwindigkeit verwendet, so ist der Alternativ-Entscheidungskreis 46
nicht erforderlich.
Claims (8)
1. Schaltkreis zur Auffindung einer Bitsynchronisation zwecks digitaler Synchronisierung
einer Reihe von Zeitgeberimpulsen mit einer Reihe von Nachrichtenimpulsen, um die Phase
der Zeitgeberimpulse stufenweise zu verändern, bis die Zeitgeberimpulse mit den Nachrichtenimpulsen
synchronisiert sind, gekennzeichnet durch eine Impulsverzögerungseinrichtung (30),
welche einen Eingang zur Aufnahme eines Zeitgeberimpulses und eine Anzahl von Ausgängen
aufweist, mit einer Tor-Einrichtung (32), welche mit jedem der Ausgänge verbunden ist und welche
den Zeitgeberimpuls nur durch einen ausgewählten Ausgang hindurchtreten läßt, mit einer digitalen
Steuereinrichtung (34, 36, 38, 42, 44, 46), die einen Eingang (66) für einen Nachrichtenimpuls
aufweist und welche auf einen Phasenunterschied zwischen einem hindurchgetretenen Zeitgeberimpuls
und einem Nachrichtenimpuls anspricht, um die Tor-Einrichtung derart zu betätigen,
daß sie einen folgenden Zeitgeberimpuls nur von einem ausgewählten Ausgang hindurchtreten
läßt.
2. Schaltkreis nach Anspruch 1, gekennzeichnet durch Schaltkreise (78, 80, 88), welche die digitale
Steuereinrichtung außer Betrieb setzt, wenn die Zeitgeberimpulse und die Nachrichtenimpulse
synchron sind.
3. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungseinrichtung
(30) aus einer Verzögerungsleitung besteht und daß die genannten Ausgänge aus in Abstand angeordneten
Anzapfungen (52) der Verzögerungsleitung bestehen.
4. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Steuereinrichtung eine
Phasenvergleichseinrichtung (34, 36, 38) zur Erzeugung eines Voreilungssignals aufweist, wenn
ein Zeitgeberimpuls einem entsprechenden Nachrichtenimpuls nacheilt, und eines Verzögerungssignals, wenn ein Zeitgeberimpuls einem entsprechenden
Nachrichtenimpuls vorauseilt, mit einem rückstellbaren Zähler (42), welcher zwischen
der Phasenvergleichseinrichtung und der Tor-Einrichtung (32) angeordnet ist, um die Tor-Einrichtung
zu betätigen, wobei jeder Zustand des Zählers einer bestimmten der genannten Anzapfungen
der Verzögerungsleitung entspricht, und mit einer logischen Schaltung (46) zum Antrieb
des Zählers, um dessen Zustand abhängig von den Voreilungs- und Nacheilungssignalen zu
verändern.
5. Schaltkreis nach Anspruch 4, gekennzeichnet durch einen Schaltkreis (124), um die Tätigkeit
der genannten Antriebseinrichtung bei jedem zweiten Zeitgeberimpuls außer Betrieb zu setzen.
6. Schaltkreis nach Anspruch 5, dadurch gekennzeichnet, daß die Anzapfungen der Verzögerungsleitung
(30) gleichen Abstand aufweisen und daß die Tor-Einrichtung derart ausgebildet ist,
daß sie in Abhängigkeit vom Zustand des Zählers aufeinanderfolgende Anzapfungen in beiden Richtungen
auswählt.
7. Schaltkreis nach Anspruch 6, gekennzeichnet durch einen Unbestimmtheitskreis (40) zur Erzeugung
eines Unbestimmtheitssignals, wenn ein Zeitgeberimpuls und ein Nachrichtenimpuls angenähert
180° von einer Synchronisierung abweichen.
8. Schaltkreis nach Anspruch 7, gekennzeichnet durch einen Speicherkreis (112) zur Speicherung
einer vorgegebenen Zahl aufeinanderfolgender Unbestimmtheitssignale und einen Schaltkreis
(118, 120), welcher abhängig von dieser vorgegebenen Zahl von Signalen den Zustand des Zählers
verändert, um die Tor-Einrichtung in Tätigkeit zu setzen, eine Anzapfung auszuwählen, die
folgende, um 180° phasenverschobene Zeitgeberimpulse hindurchtreten läßt.
Hierzu 2 Blatt Zeichnungen
809 629/1322 10.68 O Bundesdruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59482966A | 1966-11-16 | 1966-11-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1281488B true DE1281488B (de) | 1968-10-31 |
Family
ID=24380580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEC43860A Pending DE1281488B (de) | 1966-11-16 | 1967-11-16 | Digitale Phasensynchronisierungsschleife zur Auffindung der Bitsynchronisation |
Country Status (6)
Country | Link |
---|---|
US (1) | US3509471A (de) |
BE (1) | BE706553A (de) |
DE (1) | DE1281488B (de) |
GB (1) | GB1202038A (de) |
NL (1) | NL158670B (de) |
SE (1) | SE336601B (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3626306A (en) * | 1969-10-23 | 1971-12-07 | Gen Electric | Automatic baud synchronizer |
DE2054734C1 (de) * | 1970-11-06 | 1980-10-23 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Synchronisation eines Übertragungssystems |
US3916324A (en) * | 1971-07-01 | 1975-10-28 | Sanders Associates Inc | Method and apparatus for producing a baud timing signal from a modulated carrier signal |
IT1108349B (it) * | 1978-04-04 | 1985-12-09 | Cselt Centro Studi Lab Telecom | Procedimento e dispositivo di sincronizzazione per trasmissione numeriche via satellite |
NL183214C (nl) * | 1980-01-31 | 1988-08-16 | Philips Nv | Inrichting voor het synchroniseren van de fase van een lokaal opgewekt kloksignaal met de fase van een ingangssignaal. |
FR2480048A1 (fr) * | 1980-04-04 | 1981-10-09 | Labo Cent Telecommunicat | Boucle analogique a verrouillage en frequence |
US4450573A (en) * | 1981-12-07 | 1984-05-22 | Motorola Inc. | Bit data operated squelch |
US4455664A (en) * | 1981-12-07 | 1984-06-19 | Motorola Inc. | Carrier data operated squelch |
GB2119188B (en) * | 1982-04-28 | 1986-01-29 | Int Computers Ltd | Digital phase-locked loop |
JPS5986385A (ja) * | 1982-11-09 | 1984-05-18 | Toshiba Corp | サンプリングパルス生成回路 |
US4617679A (en) * | 1983-09-20 | 1986-10-14 | Nec Electronics U.S.A., Inc. | Digital phase lock loop circuit |
IT1212796B (it) * | 1983-12-12 | 1989-11-30 | Ates Componenti Elettron | Sincronizzatore di fase di tipo digitale per segnali isofrequenziali, particolarmente per demodulatore di segnali. |
JPS60182833A (ja) * | 1984-02-10 | 1985-09-18 | プライム・コンピユータ・インコーポレイテツド | リング形式データ通信回路網におけるクロツク回復装置 |
DE3481472D1 (de) * | 1984-12-21 | 1990-04-05 | Ibm | Digitale phasenregelschleife. |
US4847870A (en) * | 1987-11-25 | 1989-07-11 | Siemens Transmission Systems, Inc. | High resolution digital phase-lock loop circuit |
US4789996A (en) * | 1988-01-28 | 1988-12-06 | Siemens Transmission Systems, Inc. | Center frequency high resolution digital phase-lock loop circuit |
US4975930A (en) * | 1988-11-02 | 1990-12-04 | Digital Equipment Corporation | Digital phase locked loop |
JPH0396015A (ja) * | 1989-09-08 | 1991-04-22 | Oki Electric Ind Co Ltd | 高速デジタルpll装置 |
JPH0440030A (ja) * | 1990-06-05 | 1992-02-10 | Mitsubishi Electric Corp | 信号送受信装置 |
EP2472736A1 (de) * | 2003-05-23 | 2012-07-04 | Gilat Satellite Networks Ltd. | Frequenz- und Zeitpunktsynchronisation und Fehlerberichtigung in einem Satellitennetzwerk |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3024417A (en) * | 1960-01-07 | 1962-03-06 | Collins Radio Co | Proportional digital synchronizer |
US3185963A (en) * | 1960-11-25 | 1965-05-25 | Stelma Inc | Synchronizing system having reversible counter means |
US3209265A (en) * | 1963-07-09 | 1965-09-28 | Bell Telephone Labor Inc | Data receiver synchronizer for advancing or retarding phase of output after sampling over period of time |
US3238462A (en) * | 1963-09-18 | 1966-03-01 | Telemetrics Inc | Synchronous clock pulse generator |
US3388216A (en) * | 1965-07-06 | 1968-06-11 | Ibm | Start-stop synchronous data transmission system |
US3363183A (en) * | 1965-07-13 | 1968-01-09 | Ibm | Self-correcting clock for a data transmission system |
US3394355A (en) * | 1966-04-15 | 1968-07-23 | Bell Telephone Labor Inc | Information storage timing arrangement |
-
1966
- 1966-11-16 US US594829A patent/US3509471A/en not_active Expired - Lifetime
-
1967
- 1967-11-10 NL NL6715267.A patent/NL158670B/xx not_active IP Right Cessation
- 1967-11-13 GB GB51499/67A patent/GB1202038A/en not_active Expired
- 1967-11-14 SE SE15601/67A patent/SE336601B/xx unknown
- 1967-11-14 BE BE706553D patent/BE706553A/xx unknown
- 1967-11-16 DE DEC43860A patent/DE1281488B/de active Pending
Also Published As
Publication number | Publication date |
---|---|
BE706553A (de) | 1968-03-18 |
SE336601B (de) | 1971-07-12 |
GB1202038A (en) | 1970-08-12 |
NL158670B (nl) | 1978-11-15 |
NL6715267A (de) | 1968-05-17 |
US3509471A (en) | 1970-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1281488B (de) | Digitale Phasensynchronisierungsschleife zur Auffindung der Bitsynchronisation | |
DE2045794A1 (de) | Datendemodulator mit Verwendung von Vergleichen | |
DE1213882B (de) | Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge | |
DE1166822B (de) | Einrichtung zur Erzeugung eines phasenkodemodulierten Signals bei einem digitalen Datenuebertragungssystem | |
DE2703395B2 (de) | Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation | |
DE2355533A1 (de) | Empfaenger fuer synchrone datensignale mit einem uebertragungsgeschwindigkeitsaenderungsdetektor | |
DE3011554C2 (de) | Verfahren zum Wortsynchronisieren eines Vierphasenempfängers und Wortsynchronisieranordnung zum Durchführen des Verfahrens | |
DE2231992A1 (de) | Datendemodulator unter verwendung mehrfacher korrelationen und filter | |
DE2448683C2 (de) | Verfahren zur Digitaldatensignalisierung und zugehörige Geräte | |
DE2055356B2 (de) | Rastersynchronisierschaltung fuer digitale kommunikationssysteme | |
DE3442613A1 (de) | Synchronisierstufe zur gewinnung eines synchronisiersignals mit geringem jitter aus einer biternaeren datenfolge | |
DE3011439C2 (de) | Anordnung zur Decodierung eines vierphasenkodierten Datensignals | |
DE2719309C3 (de) | Serielle Datenempfangsvorrichtung | |
DE1537127C3 (de) | Anordnung zur Rastersynchronisiening bei der Übertragung digitaler Signale | |
DE1222974B (de) | Verfahren und Schaltungsanordnung zur UEbertragung binaerer Signale in hoeher codierter Form | |
DE2855185A1 (de) | Synchronisierschaltung fuer eine digitale einrichtung | |
DE1762003C3 (de) | Nachrichtenanordnung | |
DE1214727B (de) | Verfahren zur Synchronisierung von PCM-UEbertragungssystemen | |
DE1814618A1 (de) | Zeitmultiplex-Fernsprechuebertragungssystem | |
DE2456178A1 (de) | Schaltungsanordnung fuer eine automatische verstaerkungsreglung fuer codierte daten | |
DE1953801A1 (de) | Einrichtung fuer die Ausfluchtung von Rasterintervallsignalen bezueglich des Wortrasters von empfangenen seriellen Digitaldaten | |
DE2628907A1 (de) | System zur gleichzeitigen uebertragung eines hauptpulses und zweier hiervon abgeleiteter hilfspulsationen | |
DE1297648B (de) | Verfahren und Schaltungsanordnung zur UEbertragung von binaer-kodierten Daten durch Anwendung von Frequenzmodulation | |
DE1762810B2 (de) | Verfahren und schaltungsanordnung zum synchronisieren von empfaengerseitig erzeugten taktimpulsen mit zum empfaenger uebertragenen codierten digitalen signalen unterschiedlicher pegelwerte | |
DE2823709C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 |