DE116863T1 - Interface fuer die bidirektionelle datenuebertragungssteuerung zwischen einem asynchronbus und einem synchronbus. - Google Patents

Interface fuer die bidirektionelle datenuebertragungssteuerung zwischen einem asynchronbus und einem synchronbus.

Info

Publication number
DE116863T1
DE116863T1 DE198484100565T DE84100565T DE116863T1 DE 116863 T1 DE116863 T1 DE 116863T1 DE 198484100565 T DE198484100565 T DE 198484100565T DE 84100565 T DE84100565 T DE 84100565T DE 116863 T1 DE116863 T1 DE 116863T1
Authority
DE
Germany
Prior art keywords
bus
receiver
data transmission
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE198484100565T
Other languages
English (en)
Inventor
Silvano Montafia D'asti Asti Appiano
Paolo Destefanis
Cesare Turin Poggio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telecom Italia SpA
Original Assignee
CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSELT Centro Studi e Laboratori Telecomunicazioni SpA filed Critical CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Publication of DE116863T1 publication Critical patent/DE116863T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Claims (3)

Dipl.-Ing. Anton Freiherr PATENTANWÄLTE Niederer von Paar D-8300 Landshut ni inoro Postfach 2664, Freyung 615 U I I DODO -■-': Landshut (0871)22170 Fax (CCITT 2) manuell Telex 58441 glala d Frhr Riederer v. Paar, Postfach 2664. D-8300 Landshut _ ,. . Partner in München: Centro btudi e Laboratori ^ „ ... »^,^„, Dr. H. O. DIE H L Telecomunicazioni S.p.A. ® München (089) 177061 Turin Italien Fax (089) 177461 (autom.) lurin, Italien Telex 5215145 Zeus d 8Λ 100 565.5 YoCr Ref: Unsere n_£. Our "er: Patentansprüche
1. Parallele Schnittstellenschaltung zur Steuerung des bidirektionalen Datenverkehrs zwischen einer asynchronen Sammelleitung und einer synchronen Sammelleitung, mit der eine Anzahl von Endstellen verbunden sind, von denen jede auf der synchronen Sammelleitung ihr eigenes Synchronismussignal und ein die Richtung des Datenverkehrs bestimmendes Signal sendet, dadurch gekennzeichnet, daß sie Einrichtungen zum Bestimmen wenigstens einer Datenübertragung von oder zu jeder der Endstellen und einer Datenübertragung von der oder zur asynchronen Sammelleitung in einer der kürzesten Periode der Synchronismussignale gleichen Zeitspanne, zur Prioritätszuweisung der Datenübertragungen von der und zur synchronen Sammelleitung im Vergleich zu denen auf der asynchronen Sammelleitung derart, daß sie auf Empfang eines Impulses eines der Synchronismussignale eine gerade von der oder zur asynchronen Sammelleitung ablaufende Datenübertragung unterbricht oder eine gerade von oder zu einer Endstelle, die den Impuls zum Starten einer Datenübertragung von oder zu einer Endstelle ausgegeben hat, ablaufende Datenübertragung beendet, und zur Bedienung der Übertragungen von oder zu einer Mehrzahl von Endstellen, die gleichzeitig einen Impuls ihres eigenen Synchronismussignals abgegeben haben, mit einer durch ein festes Prioritätsgesetz bestimmten Zeitfolge umfaßt.
2. Schnittstellenschaltung nach Anspruch 1, gekennzeichnet durch
- Erkennungs- und Prioritätsschaltungen (CHl, CH2, CH3, CHA), eine je Endstelle, zum Empfangen der Synchronismus- und Richtungsbestimmungs-Signale über die synchrone Sammelleitung (BT) und einen Empfänger (REC) und zum Austauschen der Informationssignale (10, 41) über den logischen Pegel der eingangsseitig empfangenen Signale so, daß sie am Ausgang (Ul, U2) die empfangenen Signale nach dem Gesetz der festgelegten Priorität abgeben;
- einen ersten Datenspeicher (MEMD), der mit einer internen Sammelleitung (BL) verbunden ist;
- einen zweiten Datenspeicher (MMB), der mit einem ersten bidirektionalen Empfänger (TRC2) und mit einem zweiten bidirektionalen Empfänger (TRC3) verbunden ist, von denen wiederum einer mit der internen Sammelleitung (BL) und der andere mit der asynchronen Sammelleitung (BC) verbunden ist;
- eine erste Bus-Schiedsschaltung (ARBl) und eine zweite Bus-Schiedsschaltung (ARB2) zum Liefern eines Einschaltsignals (Al, A2) auf Empfang eines Befehlssignals an den ersten bzw. an den zweiten bidirektionalen Empfänger (TR2, ■ TR3) hin woraufhin diese mit dem zweiten Datenspeicher (MMB) verbunden werden, und zum Austauschen der Steuersignale (über BA), um die Priorität der Verbindung des ersten bidirektionalen Empfängers mit dem zweiten Speicher festzulegen;
- einen dritten bidirektionalen Empfänger (TRCl), der nach Empfang eines Steuersignals (8') die synchrone Sammelleitung (BT) mit der internen Sammelleitung (BL) verbindet;
- wenigstens eine Mikroprozessoreinheit (1OP, BCON, CIS, ADL, MEMP, CG, lOPl), die von den Erkennungs- und Prioritätsschaltungen (CHl, CH2, CH3, CHA) die die Synchronismus- und Richtungsbestimmungs-Signale empfängt und mit der internen Sammelleitung (BL) verbunden ist, und die das Steuersignal an die erste Schiedsschaltung (ARBl) liefert und eine Datenübertragung zwischen dem ersten Datenspeicher (MEMD) und dem zweiten Datenspeicher (MMB) über die interne Sammelleitung (BL) und den ersten bidirektionalen Empfänger (TRC2)
festlegt, und die weiterhin eine Übertragung zwischen dem ersten und dem zweiten Datenspeicher am Ende des gerade ablaufenden Mikrobefehls unterbricht, wenn sie einen Impuls eines Synchronismussignals empfängt, und ein Signal der Endstellenidentifizierung auf die synchrone Sammelleitung (BT) über eine Treiberschaltung (DR), die mit der internen und der synchronen Sammelleitung verbunden ist, sowie die Steuer- und Richtungsbestimmungs-Signale an den dritten bidirektionalen Empfänger (TRCl), um über diesen eine Datenübertragung zwischen dem ersten Speicher (MEMD) und der synchronen Sammelleitung (BT) zu bestimmen, wobei diese Übertragung ohne Unterbrechung zu Ende gebracht wird, sendet.
3. Schnittstellenschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Übertragung zwischen dem ersten Speicher (MEMD) und der synchronen Sammelleitung (BT) unabhängig von einer Datenübertragung zwischen der asynchronen Sammelleitung (BC) und dem zweiten Speicher (MMB) über den zweiten bidirektionalen Empfänger (TRC3), der von der zweiten Bus-Schiedsschaltung (ARB2) eingeschaltet ist, die das Befehlssignal von der asynchronen Sammelleitung empfängt, ist und gleichzeitig mit diesem stattfinden kann.
DE198484100565T 1983-01-21 1984-01-19 Interface fuer die bidirektionelle datenuebertragungssteuerung zwischen einem asynchronbus und einem synchronbus. Pending DE116863T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT67070/83A IT1161467B (it) 1983-01-21 1983-01-21 Interfaccia di tipo parallelo per la gestione del colloquio tra un bus asincrono e un bus sincrono collegato a piu terminali dotati ognuno di un proprio segnale di sincronizzazione

Publications (1)

Publication Number Publication Date
DE116863T1 true DE116863T1 (de) 1985-05-09

Family

ID=11299341

Family Applications (1)

Application Number Title Priority Date Filing Date
DE198484100565T Pending DE116863T1 (de) 1983-01-21 1984-01-19 Interface fuer die bidirektionelle datenuebertragungssteuerung zwischen einem asynchronbus und einem synchronbus.

Country Status (6)

Country Link
US (1) US4639861A (de)
EP (1) EP0116863A1 (de)
JP (1) JPS59140536A (de)
CA (1) CA1203919A (de)
DE (1) DE116863T1 (de)
IT (1) IT1161467B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8502642A (nl) * 1985-09-27 1986-04-01 Oce Nederland Bv Raster-beeld-processor.
JP2749819B2 (ja) * 1987-10-26 1998-05-13 松下電工株式会社 共有メモリ制御方式
DD266436B3 (de) * 1987-12-11 1993-02-04 Jenoptik Jena Gmbh Systembuserweiterung zur kopplung multimasterfaehiger mehrrechnersysteme
US5060139A (en) * 1989-04-07 1991-10-22 Tektronix, Inc. Futurebus interrupt subsystem apparatus
JPH0324677A (ja) * 1989-06-21 1991-02-01 Oki Micro Design Miyazaki:Kk Ｃｐｕコア
CA2039150A1 (en) * 1989-08-18 1991-02-19 Guy Paul Vachon Peripheral i/o bus and programmable bus interface for computerized data acquisition
JPH0753422Y2 (ja) * 1991-03-19 1995-12-06 株式会社安川電機 扁平形直流電動機
US5265216A (en) * 1991-06-28 1993-11-23 Digital Equipment Corporation High performance asynchronous bus interface
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
DE69226150T2 (de) * 1991-11-05 1999-02-18 Hsu Fu Chieh Redundanzarchitektur für Schaltungsmodul
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
JPH05324546A (ja) * 1992-05-18 1993-12-07 Canon Inc 情報処理システム
JPH08500687A (ja) * 1992-08-10 1996-01-23 モノリシック・システム・テクノロジー・インコーポレイテッド ウェハ規模の集積化のためのフォルトトレラントな高速度のバス装置及びバスインタフェース
US5339395A (en) * 1992-09-17 1994-08-16 Delco Electronics Corporation Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode
US5694547A (en) * 1992-10-13 1997-12-02 Bay Networks, Inc. System for registration of clients in an ATM network providing for communication of client registration messages to a central manager
US5715396A (en) * 1992-10-13 1998-02-03 Bay Networks, Inc. Method for providing for automatic topology discovery in an ATM network or the like
US5420853A (en) * 1993-04-05 1995-05-30 Motorola, Inc. Self controlling crossbar switch and method
US6067408A (en) * 1993-05-27 2000-05-23 Advanced Micro Devices, Inc. Full duplex buffer management and apparatus
JPH0779233A (ja) * 1993-06-29 1995-03-20 Synoptics Commun Inc トポロジを確定する装置及びトポロジ情報を通信する方法及び装置
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US6128689A (en) * 1997-04-14 2000-10-03 Hms Fieldbus Systems Ab System for exchanging data through data memory area of common memory in synchronous and asynchronous modes
US6014036A (en) 1997-11-20 2000-01-11 International Business Machines Corporation Bidirectional data transfer path having increased bandwidth
US6578086B1 (en) 1999-09-27 2003-06-10 Nortel Networks Limited Dynamically managing the topology of a data network
KR100453071B1 (ko) * 2003-01-18 2004-10-15 삼성전자주식회사 프로세서 버스 연결 장치 및 방법
US9489009B2 (en) 2014-02-20 2016-11-08 Samsung Electronics Co., Ltd. System on chip, bus interface and method of operating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558811A (en) * 1967-05-25 1971-01-26 Xerox Corp Graphic communication electrical interface system
US3825901A (en) * 1972-11-09 1974-07-23 Ibm Integrated diagnostic tool
US4218740A (en) * 1974-10-30 1980-08-19 Motorola, Inc. Interface adaptor architecture
IT1111606B (it) * 1978-03-03 1986-01-13 Cselt Centro Studi Lab Telecom Sistema elaborativo modulare multiconfigurabile integrato con un sistema di preelaborazione
US4379327A (en) * 1980-07-21 1983-04-05 Motorola, Inc. Universal interface circuit for synchronous and asynchronous buses
GB2099619B (en) * 1981-05-29 1985-09-18 Gen Electric Plc Data processing arrangements

Also Published As

Publication number Publication date
JPS59140536A (ja) 1984-08-11
US4639861A (en) 1987-01-27
EP0116863A1 (de) 1984-08-29
IT8367070A0 (it) 1983-01-21
IT1161467B (it) 1987-03-18
CA1203919A (en) 1986-04-29

Similar Documents

Publication Publication Date Title
DE116863T1 (de) Interface fuer die bidirektionelle datenuebertragungssteuerung zwischen einem asynchronbus und einem synchronbus.
DE3750394T2 (de) Übertragungssteuerungssystem für Unterraten-Multimediadaten.
EP0121188B1 (de) Verfahren und Schaltungsanordnung zum Übertragen von Datensignalen zwischen Teilnehmerstellen eines Datennetzes
DE3232600C2 (de)
DE2165667A1 (de) Zeitmultiplex Übertragungseinrichtung
DE173947T1 (de) Lokales kommunikationssystem fuer integrierte breitbanddienste.
DE2506733A1 (de) Datenspeicher ohne feste zuordnung zwischen adressen und speicherplaetzen
DE3325143C2 (de)
DE2756890A1 (de) Datenverarbeitungssystem
DE2717163A1 (de) Verfahren und vorrichtungen zum hinzufuegen und abnehmen eines zusaetzlichen digitalen informationssignals bei einer mehrpegeligen digitaluebertragung
DE69225535T2 (de) Deterministisches Verfahren zur Zuordnung eines gemeinsamen Betriebsmittels
DE3535436A1 (de) Arbitrationssystem fuer einen datenbus
DE69024641T2 (de) Schnittstelle für Zugang als Sender und Empfänger gestützt auf synchroner Übertragung in einem verteilten Netz
DE69012020T2 (de) Synchroner digitaler Sender.
DE3280423T2 (de) Datenuebertragungssystem.
DE2104427C3 (de) Einrichtung zur Zeitsteuerung von Übertragungsvorgängen
DE2417446A1 (de) Adapter fuer datenverarbeitungsanlagen
DE102019207174A1 (de) Sende-/Empfangseinrichtung und Kommunikationssteuereinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem
DE69125247T2 (de) Zeitmultiplexkoppelanordnung mit verteilter Architektur und einem Verbindungsmodul zur Bildung dieser Anordnung
DE3042105A1 (de) Ripple-registereinrichtung
DE69021873T2 (de) Datenübertragungsanordnung bestehend aus einer Haupteinrichtung angeschlossen an einer Mehrzahl von sekundären Einrichtungen.
DE4134542A1 (de) Datenlaengenerfassungseinrichtung
DE2707800C3 (de) Datenverarbeitungsanlage
DE2360943C3 (de) Zeitmultiplexsystem zum Übertragen binärer Nachrichten
DE1159497B (de) Telegraphiemultiplexverfahren und Einrichtung zur Durchfuehrung dieses Verfahrens, in welchem mehrere arhythmische Kanaele nach einem Zeitmultiplexverfahren auf einen einzigen rhythmischen Kanal gegeben werden