DE1141386B - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents
Verfahren zur Herstellung einer HalbleiteranordnungInfo
- Publication number
- DE1141386B DE1141386B DES73673A DES0073673A DE1141386B DE 1141386 B DE1141386 B DE 1141386B DE S73673 A DES73673 A DE S73673A DE S0073673 A DES0073673 A DE S0073673A DE 1141386 B DE1141386 B DE 1141386B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- insulating layer
- layer
- semiconductor body
- epitaxially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000013078 crystal Substances 0.000 claims description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000004922 lacquer Substances 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- 230000001427 coherent effect Effects 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
- Verfahren zur Herstellung einer Halbleiteranordnung Die Erfindung betrifft die Herstellung von Halbleiteranordnungen, z. B. von Dioden, Transistoren, Mehrschichtdioden od. dgl., mit wenigstens zwei Zonen unterschiedlichen Leitungstyps und den zugehögen Zuleitungselektroden.
- Die Erfindung geht dabei von der Erkenntnis aus, daß Halbleiteranordnungen in erster Linie an den Stellen, an denen die Übergänge zwischen Zonen unterschiedlichen Leitungstyps an die Oberfläche treten, durch die Vielzahl der an den Halbleiteroberflächen auftretenden unerwünschten Effekte in schädlicher Weise beeinflußt werden. Um diese Effekte auszuschließen und damit stabile Bauelemente zu schaffen, sieht die Erfindung vor, daß eine erste metallische Zuleitungselektrode an einem Halbleiterkörper eines ersten Leitungstyps angebracht und ein Teil der Oberfläche des Halbleiterkörpers und der ersten metallischen Zuleitungselektrode mit einer ersten zusammenhängenden Isolierschicht bedeckt wird, daß zumindest auf einem Teil des Halbleiterkörpers angrenzend an die erste Isolierschicht eine erste Halbleiterschicht mit einem vom ersten Leitungstyp abweichenden zweiten Leitungstyp epitaktisch, d. h. in gleicher Kristallorientierung wie, der Halbleiterkörper, aufgebracht wird, daß ferner ein Teil der Oberfläche dieser ersten aufgebrachten Halbleiterschicht von einer zweiten Isolierschicht derart überzogen wird, daß die Nahtstelle zwischen der ersten aufgebrachten Halbleiterschicht und der ersten Isolierschicht von der zweiten Isolierschicht überdeckt wird, und daß zumindest auf einem Teil der Oberfläche der ersten aufgebrachten Halbleiterschicht eine zweite Halbleiterschicht mit einem vom zweiten Leitungstyp abweichenden Leitungstyp epitaktisch aufgebracht wird. Dabei verläuft die Nahtstelle zwischen Halbleiterkörper 1, er-ster Isolierschicht 4 und erster Halbleitersch,icht 5 vollständig (oder wenigstens überwiegend) im Inneren des so entstandenen Körpers und kommt an keiner Stelle an die Oberfläche. Dasselbe gilt auch für die Nahtstelle zwischen der ersten Halbleiterschicht 5, der zweiten Isolierschicht 7 und der zweiten Halbleiterschicht 8.
- Gemäß einer weiteren Entwicklung des Verfahrens nach der Erfindung können die epitaktisch aufzubringenden Halbleiterschichten auch die jeweils zuvor aufgebrachten Isolierschichten wenigstens teilweise überdecken, wobei die Halbleiterschichten unmittelbar mit Zuleitungselektroden versehen werden können.
- Ferner kann die Halbleiterschicht sich bis unmittelbar an die jeweils zuvor aufgebrachte Isolierschicht erstrecken. In diesem Fall ist es zweckmäßig, wenigstens einen Teil der jeweils zu kontaktierenden Halbleiterschicht und die jeweils zuvor aufgebrachte Isolierschicht mit einem zusammenhängenden metallischen Überzug zu versehen, an dem die zugehörige Zuleitungselektrode angebracht werden kann.
- Zum Schutze des letzten Übergangs zwischen Zonen unterschiedlichen Leitungstyps kann wenigstens ein Teil der zuletzt epitaktisch aufgebrachten Halbleiterschicht mit einer zusammenhängenden Isolierschicht überzogen werden, derart, daß mindestens die Nahtstelle zwischen dieser epitaktisch aufgebrachten Halbleiterschicht und der unmittelbar zuvor aufgebrachten Isofierschicht überdeckt wird.
- Das wechselweise Aufbringen von epitaktischen Halbleiterschichten und Isolierschichten kann in analoger Weise durchgeführt werden zur Erzeugung von Halbleiterbauelementen mit mehr als drei Zonen unterschiedlichen Leitungstyps.
- Das Verfahren nach der Erfindung wird an Hand der in den Fig. 1 bis 6 dargestellten Ausführungsbeispiele näher erläutert.
- Als Ausgangskristall wird beispielsweise ein Quaderform besitzender n-leitender Kristall 1 verwendet, der durch entsprechendes Ätzen einen Ansatz 2 hat. An diesen Ansatz kann eine z. B. als Draht 3 ausgebildete Zuleitung, beispielsweise als Emitter, angebracht, z. B. angelötet oder anlegiert, werden. Es kann aber ebenso von einer Kugelfonn des Halbleiterkörpers ausgegangen werden. Eine für das epitaktische Aufbringen von Halbleiterschichten sehr zweckmäßige Form wird erhalten, wenn die Begrenzungsflächen des Halblei,terkörpers wenigstens teilweise die natürlichen Einkristallwachstumsflächen sind. Nach dem Anbringen des Drahtes 3 an den Ansatz 2 des Halbleiterkörpers 1, wie in Fig. 1 dargestellt, wird das Ganze mit einer Isolierschicht 4 überzogen. Diese Isolierschicht kann eine Lackschicht oder eine Oxydschicht sein. Besser als eine Fremdoxydschicht ist eine Schicht aus dem Oxyd des Halbleitermaterials. Die Isollerschicht 4 wird dann bis etwa zum Beginn des Ansatzes 2 des Kristalls 1 abgeätzt, wie dies beispielsweise in Fig. -2 dargestellt worden ist; dies kann z. B. durch Tauchen in eine Ätzflüssigkeit sehr präzise durchgeführt werden. Mit Hilfe des Epitaxialaufwachsverfahrens zur Herstellung epitaktischer Schichten wird dann, wie in, Fig. 3 dargestellt, wenn das herzustellende Halbleiterbauelement ein Transistor sein soll, die im vorliegenden Fall p-leitende Basisschicht 5 aufgebracht, und zwar möglichst noch längs des durch die Isolationsschicht 4 gebildeten Schaftes. Wenn die Schicht 5 auf der Isolierschicht 4 bei den speziell verwendeten Materialien für 4 und 5 nicht aufwächst, so kann sie, wie dies in Fig. 4 dargestellt ist, bis zur Isolierschicht 4 geführt werden. Durch Aufdampfen einer Metallschicht 6 wird der elektrische Anschluß für die Schicht 5 vorgenommen, an dem die Zuführungselekiroden angebracht werden können. Der lediglich als Zuleitung dienende Teil der Halbleiterschicht 5, der nicht den Halbleiterkörper, sondern die Isolierschicht 4 umgibt, braucht nicht mehr einkristallin zu sein.
- In entsprechender Weise werden dann Schaft und Ansatz 2 mit einer zweiten Isolierschicht 7 versehen, und es wird auf dem Halbleiterkörper eine beispielsweise n-leitende epitaktische Schicht 8 aufgebracht. Die Schicht 8 kann entweder, wie in Fig. 5 dargestellt, sich über den Halbleiterkörper und die Oxydschicht 7 erstrecken, sie kann aber auch, wie, in Fig. 6 dargestellt, nur bis zur Isolierschicht 7 geführt sein. In diesem Fall ist zum Kontaktieren das Aufbringen einer Metallschicht 9 zweckmäßig, an der die Zuführungselektrode 10 angebracht werden kann. Der Basisanschluß 11 ist an die Halbleiterschicht 5 oder an die Metallschicht 6 anzubringen. Zum Schutz der Halbleiteroberflächen kann eine weitere Isolierschicht 12 vorgesehen sein.
- Die Kontakte sind relativ leicht herzustellen. Der Ernittei:kontakt ist in Form des Drahtes 3 bereits vorhanden. Der Basiskontakt kann, wie bereits oben dargestellt, als Ring auf den frei liegenden Teil der Halbleiterschicht 5 oder der Metallschicht 6 aufgebracht sein. Der Kollektorkontakt 10 kann an der Halbleiterschicht 8 bzw. der Metallschicht 9 angebracht sein. Statt dessen ist es aber auch möglich, ein Metallplättchen 13, wie in den Fig. 5 und 6 strichliert eingetragen, als Kollektorkontakt zu verwenden.
Claims (2)
- PATENTANSPRÜCHE: 1. Verfahren zur Herstellung einer Halbleiteranordnung, z. B. einer Diode eines Transistors odereiner Mehrschichtdiode, mit wenigstens zwei Zonen unterschiedlichen Leitungstyps und den zugehörigen Zuleitungselektroden, dadurch gekennzeichnet, daß eine erste metallische Zuleitungselektrode an einem Halbleiterkörper eines ersten Leitungstyps angebracht und ein Teil der Oberfläche des Halbleiterkörpers und der ersten metallischen Zuleitungsälektrode mit einer ersten zusammenhängenden Isolierschicht bedeckt wird, daß zumindest auf einem Teil des Halbleiterkörpers angrenzend an die erste Isolierschicht eine erste Halbleiterschicht mit einem vom ersten Leitungstyp abweichenden zweiten Leitungstyp epitaktisch, d. h. in gleicher Kristallorientierung wie der Halbleiterkörper, aufgebracht wird, daß ein Teil der Oberfläche dieser ersten aufgebrachten Halbleiter-schicht von einer zweiten Isolierschicht derart überzogen wird, daß die Nahtstelle zwischen der ersten aufgebrachten Halbleiterschicht und der ersten Isofierschicht von der zweiten Isolierschicht überdeckt wird, und daß zumindest auf einem Teil der Oberfläche der ersten aufgebrachten Halbleiterschicht eine zweite Halbleiterschicht mit einem vom zweiten Leitungstyp abweichenden Leitungstyp epitaktisch aufgebracht wird.
- 2. Verfahren nach Anspruch 1, dadurch ge- kennzeichnet, daß der Halbleiterkörper Kugelform besitzt. 3. Verfahren nach Anspruch 1, dadurch ge- kennzeichnet, daß der Halbleiterkörper Quaderform besitzt. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Begrenzungsffächen des Halbleiterkörpers, wenigstens teilweise, die natürlichen Einkristallwachstumsflächen sind. 5. Verfahren nach wenigstens einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Halbleiterkörper einen Ansatz aufweis4 an dem die erste metallische Zuführungselektrode. angebracht wird. 6. Verfahren nach wenigstens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste metallische Zuführungselektrode aus Wolf-ram oder Molybdän besteht. 7. Verfahren nach Ansprach 1, dadurch gekennzeichnet, daß die aufzubringende Isolierschicht eine Lackschicht ist. 8. Verfahren nach Anspruch 1, dadurch ge- kennzeichnet, daß die aufzubringende Isolierschicht eine Oxydschicht ist. 9. Verfahren nach Ansprach 8, dadurch gekennzeichnet daß die aufzubringende Isolierschicht ein Oxyd des HalbIeitermaterials ist. 10. Verfahren nach wenigstens einem der Anspräche 1 bis 9, dadurch gekennzeichnet, daß die epitaktisch aufgebrachten Halbleiterschichten auch die jeweils zuvor aufgebrachte Isolierschicht, wenigstens teilweise, überdecken. 11. Verfahren nach wenigstens einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die epitaktisch aufgebrachten Halbleiterschichten unmittelbar mit Zuleitungseflektroden versehen worden. 12. Verfahren nach wenigstens einem der Ansprüche 1 bis 9 und 11, dadurch gekennzeichnet, daß wenigstens ein Teil der zu kontaktierenden Halbleiterschicht und der jeweils zuvor aufgebrachten Isolierschicht mit einem zusammenhängenden metallischen überzug versehen wird, an dem die zugehörige Zuleitungselektrode angebracht wird. 13. Verfahren nach wenigstens einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die zuletzt epitaktisch aufgebrachte Halbleiterschicht angrenzend an die vorher aufgebrachte Isolierschicht aufgebracht und wenigstens, ein Teil der dieser Halbleiterschicht mit einer zusammenhängenden Isolierschicht derart überzogen wird, daß mindestens die Nahtstelle zwischen dieser epitaktisch aufgebrachten Häbleiterschicht und der unmittelbar zuvor aufgebrachten Isolierschicht überdeckt wird. In Betracht gezogene Druckschriften: Deutsche Patentschriften Nr. 865 160, 974 772; deutsche Auslegeschriften Nr. 1018 557, 1037 016, 1049 987, 1052 572; deutsche Patentanmeldung St 2498 VIII c / 21 g (be- kanntgemacht am 11. 2.1954).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES73673A DE1141386B (de) | 1961-04-26 | 1961-04-26 | Verfahren zur Herstellung einer Halbleiteranordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DES73673A DE1141386B (de) | 1961-04-26 | 1961-04-26 | Verfahren zur Herstellung einer Halbleiteranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1141386B true DE1141386B (de) | 1962-12-20 |
Family
ID=7504096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DES73673A Pending DE1141386B (de) | 1961-04-26 | 1961-04-26 | Verfahren zur Herstellung einer Halbleiteranordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1141386B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1276825B (de) * | 1963-11-26 | 1968-09-05 | Rca Corp | Verfahren zum Herstellen von Halbleiterbauelementen mit jeweils mindestens einem kleinflaechigen pn-UEbergang |
DE1489081B1 (de) * | 1963-09-12 | 1970-10-22 | Litton Industries Inc | Verfahren zur Herstellung von Halbleiterbauelementen |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE865160C (de) * | 1951-03-07 | 1953-01-29 | Western Electric Co | Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper |
DE1018557B (de) * | 1954-08-26 | 1957-10-31 | Philips Nv | Verfahren zur Herstellung von gleichrichtenden Legierungskontakten auf einem Halbleiterkoerper |
DE1037016B (de) * | 1956-12-06 | 1958-08-21 | Rca Corp | Halbleitereinrichtung, wie Transistor, Legierungsdiode od. dgl. und Verfahren zu deren Herstellung |
DE1049987B (de) * | 1956-11-28 | 1959-02-05 | ||
DE1052572B (de) * | 1953-10-23 | 1959-03-12 | Philips Nv | Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor |
DE974772C (de) * | 1939-01-22 | 1961-04-20 | Int Standard Electric Corp | Selengleichrichter, bei dem eine Druckbeanspruchung der Sperrschicht vermieden ist |
-
1961
- 1961-04-26 DE DES73673A patent/DE1141386B/de active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE974772C (de) * | 1939-01-22 | 1961-04-20 | Int Standard Electric Corp | Selengleichrichter, bei dem eine Druckbeanspruchung der Sperrschicht vermieden ist |
DE865160C (de) * | 1951-03-07 | 1953-01-29 | Western Electric Co | Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper |
DE1052572B (de) * | 1953-10-23 | 1959-03-12 | Philips Nv | Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor |
DE1018557B (de) * | 1954-08-26 | 1957-10-31 | Philips Nv | Verfahren zur Herstellung von gleichrichtenden Legierungskontakten auf einem Halbleiterkoerper |
DE1049987B (de) * | 1956-11-28 | 1959-02-05 | ||
DE1037016B (de) * | 1956-12-06 | 1958-08-21 | Rca Corp | Halbleitereinrichtung, wie Transistor, Legierungsdiode od. dgl. und Verfahren zu deren Herstellung |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1489081B1 (de) * | 1963-09-12 | 1970-10-22 | Litton Industries Inc | Verfahren zur Herstellung von Halbleiterbauelementen |
DE1276825B (de) * | 1963-11-26 | 1968-09-05 | Rca Corp | Verfahren zum Herstellen von Halbleiterbauelementen mit jeweils mindestens einem kleinflaechigen pn-UEbergang |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
DE1614283A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung und durch dieses Verfahren hergestellte Halbleitervorrichtung | |
DE2142146A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung | |
DE1514818B2 (de) | ||
DE2031333C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE1539087A1 (de) | Halbleiterbauelement mit Oberflaechensperrschicht | |
DE1302005B (de) | ||
DE3013563A1 (de) | Bauteil vom isolierstoff-halbleiter- typ, in dem der halbleiter eine iii-v- verbindung und der isolierstoff ein sulfid sind und verfahren zur herstellung eines solchen bauteils | |
DE1912177A1 (de) | Halbleiterbauelement | |
DE2132034A1 (de) | Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern | |
DE1521057B2 (de) | Verfahren zum Kontaktieren einer Halbleiterzone | |
DE1289188B (de) | Metallbasistransistor | |
DE1564534A1 (de) | Transistor und Verfahren zu seiner Herstellung | |
DE2716205B2 (de) | Elektrolumineszenzanzeigevorrichtung und Verfahren zu deren Herstellung | |
DE1141386B (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1564940B1 (de) | Verfahren zur Herstellung einer Halb leiteranordnung sowie danach hergestellte Anordnung, insbesondere Transistor | |
DE1300165B (de) | Mikrominiaturisierte Halbleiterdiodenanordnung | |
DE1002472B (de) | Verfahren zum Anloeten von Elektroden an einen Halbleiter | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1274243B (de) | Verfahren zur herstellung einer tunneldiode | |
AT201114B (de) | Verfahren zur Herstellung von halbleitenden Vorrichtungen | |
DE1489193B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE1911335A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1564860A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE2003423C3 (de) | Verfahren zum Kontaktieren von Halbleiteranordnungen |