DE1489081B1 - Verfahren zur Herstellung von Halbleiterbauelementen - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen

Info

Publication number
DE1489081B1
DE1489081B1 DE19641489081D DE1489081DA DE1489081B1 DE 1489081 B1 DE1489081 B1 DE 1489081B1 DE 19641489081 D DE19641489081 D DE 19641489081D DE 1489081D A DE1489081D A DE 1489081DA DE 1489081 B1 DE1489081 B1 DE 1489081B1
Authority
DE
Germany
Prior art keywords
layer
diffusion
semiconductor
conductivity type
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19641489081D
Other languages
English (en)
Inventor
C Bartels Frederick T
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Litton Industries Inc
Original Assignee
Litton Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Litton Industries Inc filed Critical Litton Industries Inc
Publication of DE1489081B1 publication Critical patent/DE1489081B1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1022—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterelementen, insbesondere in einer integrierten Schaltung mit gemeinsamer Unterlage.
An Transistoren und Dioden für Schalt- oder Rechnerzwecke wird häufig die Anforderung gestellt, gleichzeitig einen geringen Sättigungswiderstand und eine hohe Grenzschicht-Durchbruchsspannung zu zeigen. Obwohl diese beiden Eigenschaften sich eigentlich gegenseitig ausschließen, da z. B. in einem Transistor die erste Eigenschaft einen niedrigen Kollektorwiderstand erfordert, während die zweite Eigenschaft einen hohen Kollektorwiderstand voraussetzt, sind sie dadurch verwirklicht worden, daß eine einzige Zone eines bestimmten Leitfähigkeitstyps mit zwei Schichten verschiedenen Widerstandes ausgebildet wurde. So läßt sich erreichen, daß eine erste dünne Schicht hohen spezifischen Widerstandes, die sich unmittelbar an die Grenzfläche mit Halb-Ieitermaterial entgegengesetzten Leitungstyps anschließt, die gewünschte hohe Durchbruchsspannung liefert, während eine zweite Schicht geringen Wider-Standes, welche die übrige Zone bildet, den mittleren Zonenwiderstand gering hält. Da die Leitfähigkeit eines Halbleitermaterials unmittelbar mit dem Fremdstoffgehalt verknüpft ist, können die gewünschten Eigenschaften dadurch erzielt werden, daß ein Transistor hergestellt wird, der eine Zone mit zwei Schichten verschiedener Konzentration des gleichen Fremdstoffs aufweist.
Transistoren und Dioden mit den gewünschten Eigenschaften sind unter Verwendung des Epitaxial-Verfahrens hergestellt worden. Die Diffusionstechnik ist ausprobiert worden, hat sich aber bei der Her-Stellung solcher aus zwei Schichten bestehenden Zonen im allgemeinen als erfolglos erwiesen, weil das Ausmaß der Diffusion in größeren Tiefen schwer zu kontrollieren ist, das Verfahren sehr zeitraubend ist und die Diffusion im allgemeinen nicht verwendet werden kann, um nur die Störstellendichte einer Schichi zu verringern, ohne den Leitungstyp ganz zu verändern.
Es ist bekannt, zur Herstellung von Halbleiterelementen nach dem Epitaxial-Verfahren eine mit Fenstern versehene Abdeckung auf eine Halbleiterscheibe aufzulegen und eine epitaktische Schicht durch die Fenster auf der Scheibe aufwachsen zu lassen. Hierbei können durch passende Konzentrationsänderungen von Beimischungen des Gases, aus dem die epitaktische Ablagerung erfolgt, pn-Übergänge entweder an der Grenzfläche zwischen der Halbleiterscheibe und den epitaktischen Schichten oder innerhalb der epitaktischen Schichten ausgebildet werden. Entfernt man anschließend die Halbleiterscheibe, so bleiben in den Fenstern der Abdeckung einzelne getrennte Halbleiteranordnungen (Dioden) zurück, die mit entsprechenden An-Schlüssen versehen werden können. Entfernt man andererseits die Abdeckung, so bleiben auf der Halbleiterscheibe tafelförmige Erhebungen (Mesa) des epitaktisch aufgewachsenen Materials zurück. Die Anschlüsse an die hierdurch gebildeten Halbleiterelemente werden einerseits an den Stirnflächen der Mesa und andererseits an der Rückseite der als Unterlage dienenden Halbleiterscheibe angebracht. Diese Anordnung ist allerdings als integrierte Halbleiteranordnung kaum brauchbar, denn die Unterlage muß eine hohe Leitfähigkeit besitzen, um den Sättigungswiderstand nicht zu groß werden zu lassen; dadurch tritt aber ein Nebenschluß zwischen benachbarten Halbleiterelementen auf.
Aus diesem Grunde sind integrierte Schaltungen bisher im allgemeinen durch Diffusion aller aktiven Bereiche von einer Seite her in eine Halbleiterscheibe gebildet worden. Die Scheibe kann dann so elektrisch vorgespannt werden, daß sie die gewünschte elektrische Isolation zwischen den einzelnen Bauelementen bewirkt.
Nach einem anderen Vorschlag werden zur Herstellung von Halbleiterelementen in einer integrierten Halbleiterschaltungsanordnung auf einer halbleitenden Unterlage mindestens zwei aneinandergrenzende Halbleiterschichten vom gleichen Leitungstyp, aber mit verschiedener Fremdstoff-Konzentration, und mindestens eine weitere angrenzende Schicht vom entgegengesetzten Leitungstyp ausgebildet, wobei die eine Schicht des ersten Leitungstyps durch Eindiffusion eines Fremdstoffes in die Unterlage und die andere Schicht desselben Leitungstyps durch epitaktische Ablagerung von Halbleitermaterial des gleichen Leitungstyps, jedoch mit abweichender Fremdstoff- ύ Konzentration, gebildet wird. Die zuerst eindiffundierte Schicht hat eine hohe Leitfähigkeit und soll zur Verringerung des Sättigungswiderstandes des betreffenden Bauelementes dienen, während die Unterlage eine geringe Leitfähigkeit aufweist und so benachbarte Bauelemente ausreichend voneinander isoliert. Die epitaktische Schicht bedeckt aber zusammenhängend die ganze Unterlage, so daß die Schicht hoher Leitfähigkeit nicht unmittelbar zur Kontaktierung zugänglich ist. Deshalb ergibt sich nicht der geringstmögliche Sättigungswiderstand für einen gegebenen Aufbau.
Die Erfindung geht aus von dem soeben genannten, früher vorgeschlagenen Verfahren und dient zur Lösung der Aufgabe, eine Kontaktierung der Diffusionsschicht in zuverlässiger Weise zu ermöglichen. Zu diesem Zweck ist das erfindungsgemäße Verfahren dadurch gekennzeichnet, daß die epitaktische Schicht durch ein in einer vollständigen Abdeckung der Diffusionsschicht ausgebildetes Fenster von geringerer Ausdehnung als die Diffusionsschicht aufge- j bracht wird, daß hierauf die Abdeckung entfernt " wird, so daß sich eine tafelförmige Erhebung (Mesa) ergibt, und daß nach dem Entfernen der Abdeckung am frei liegenden Teil der Diffusionsschicht eine Anschlußelektrode angebracht wird.
Die Diffusionsschicht, der ohne weiteres eine hohe Leitfähigkeit erteilt werden kann, läßt sich also unmittelbar zur Kontaktierung der anschließenden epitaktischen Schicht vom gleichen Leitungstyp heranziehen. Die Leitfähigkeit der epitaktischen Schicht wird dabei unter Berücksichtigung der funktionellen Aufgaben des betreffenden Bauelementes gewählt, während die Diffusionsschicht wie gesagt ausschließlich zur Kontaktierung dient. In der tafelförmigen epitaktischen Schicht lassen sich dann in bekannter Weise weitere Zonen und pn-Übergänge (vorzugsweise durch Diffusion) ausbilden.
Die Erfindung wird nachstehend an Hand der Zeichnungen näher erläutert. Hierin ist
F i g. 1 ein Schnitt eines idealisierten npn-Transistors bekannter Art,
F i g. 2 ein Schnitt eines idealisierten npn-Transistors, der nach der Epitaxial-Methode hergestellt wurde, zur Erläuterung einer bekannten Lösung der
3 4
bei der Herstellung von Transistoren nach Fig. 1 hohen Konzentration von Donatoratomen gezüchtet
auftretenden Schwierigkeiten, wurde. Dieses Ausgangsmaterial 21 ist mit N + be-
F i g. 3 ein Ausschnitt einer integrierten Schaltung zeichnet. Nun wird eine epitaktische Schicht 22 mit
mit zwei Transistoren bekannter Art, geringerer Donatorkonzentration auf die Oberseite
Fig. 4 (a) bis 4 (i) Darstellungen verschiedener 5 der Schicht21 aufgebracht. Dann werden eine Basis-Stufen des erfindungsgemäßen Verfahrens, zone 23 und eine Emitterzone 24 auf entsprechende
F i g. 5 ein Schnitt einer idealisierten integrierten Tiefen in die epitaktische Schicht eindiffundiert, um
Schaltung mit einer Anzahl erfindungsgemäß herge- so die Dicke der Schicht 22 mit hohem Widerstand
stellter Transistoren, zu verringern und damit einen Transistor 20 mit den
F i g. 6 eine Draufsicht der Anordnung nach F i g. 5 io gewünschten Eigenschaften herzustellen. Da bekannt-
und lieh das Ausmaß der Dotierung die Leitfähigkeit des
Fig. 7 eine Schrägansicht einer erfindungsgemäßen Halbleitermaterials bestimmt, enthält der Transistor
integrierten Schaltung. 20 eine dicke Schicht 21 von hoher Leitfähigkeit und
Nachstehend wird das erfindungsgemäße Verfah- eine dünne Schicht 22 von geringer Leitfähigkeit, die
ren der Einfachheit halber an Hand der Herstellung 15 zusammen die Kollektorzone bilden. Da der Ab-
von Transistoren erläutert. Es ist aber genausogut stand d' innerhalb der Kollektorzone hauptsächlich
auf Dioden und andere Halbleiterelemente anwend- von einem Stoff hoher Leitfähigkeit bestritten wird,
bar. ist der Sättigungswiderstand des Transistors 20 ge-
Fig. 1 zeigt einen npn-Transistor 10 bekannter ring. Andererseits ergibt die Schicht22 hohen Wider-Art. Er enthält eine Emitterzone 11 mit einem 20 Standes unmittelbar anschließend an die Grenzfläche Donator vom η-Typ, eine Basiszone 12 mit einem zur Basiszone 23 die gewünschte hohe Durchbruchs-Akzeptor vom p-Typ und eine Kollektorzone 13 mit spannung am Kollektor-Basis-Übergang,
einem Donator. Die Grundsubstanz ist in allen Fällen In F i g, 3 ist eine typische integrierte Schaltung 30 ein Halbleitermaterial, z. B. Silizium. Die Anschlüsse mit zwei Transistoren 31 und 32 dargestellt. Jeder 14, 15 und 16 bilden ohmsche Verbindungen mit 25 Transistor besitzt eine Emitterzone 33, eine Basis-Emitter, Basis und Kollektor an den schraffierten zone 34 und eine Kollektorzone 35, die in einem ge-Stellen. Die Leistung des Transistors 10 ist durch den meinEameii Halbleitersubstrat 36 ausgebildet sind. Widerstand des Strompfades in der Kollektorzone 13 Die bekannten integrierten Transistoren werden im zwischen dem Anschluß 16 und der Grenzfläche zur allgemeinen durch aufeinanderfolgende Diffusion der Basis begrenzt. Die Länge dieses Strompfades ist in 30 drei Zonen 35, 34 und 33 in eine Oberfläche des F i g. 1 mit d bezeichnet. Um eine hohe Durchbruchs- Substrates 36 gebildet. Die Diffusion wird nur auf spannung an der Kollektor-Basis-Sperrschicht zu er- einer Oberfläche ausgeführt, weil die Scheibe 36 zielen, muß der Widerstand des Kollektormaterials ziemlich dick im Vergleich zur Dicke der einzelnen in der Nähe der Grenzfläche hoch sein. Um aber Transistoren 31 und 32 ist, so daß das Eindiffuneinen niedrigen Sättigungswiderstand des Kollektors 35 dieren von einer Seite schneller geht. Außerdem ist zu erzielen, muß der Gesamtwiderstand des Halb- es unwahrscheinlich, daß bei Diffusion von einer leiters auf der Entfernung d möglichst klein sein. Der Seite her bis zu einer verhältnismäßig geringen Tiefe Transistor 10 erfüllt offenbar diese beiden Erforder- Kurzschlüsse zwischen den einzelnen Schaltungsnisse nicht, da die Zone 13 eine konstante Donator- elementen auftreten. Um die elektrische Isolierung dichte aufweist. 40 zwischen den einzelnen Bauelementen zu erhöhen,
Um eine Kollektorzone mit höherem Widerstand kann man das Substrat 36 aus einem Stoff herstellen, in der Nähe der Grenzfläche zwischen den Zonen 12 der einen Fremdstoff vom entgegengesetzten Lei- und 13 zu erzeugen, könnte man daran denken, einen tungstyp wie die Kollektorzone 35 enthält, und der-Akzeptor in die Oberseite des Halbleiterscheibchens art vorspannen, daß sich eine Grenzfläche hohen eindiffundieren zu lassen, um so die Konzentration 45 Widerstandes gegen die Kollektorzone 35 bildet. Statt des Donators im oberen Teil der Zone 13 zu ver- dessen kann auch ein Material hohen Widerstandes, ringern. Selbst bei sorgfältigster Kontrolle wird aber also mit reiner Eigenleitung, verwendet werden,
durch die Diffusion einer solchen Verunreinigung Die Transistoren 31 und 32 haben jedoch die nicht nur die Donatorkonzentration verringert, son- gleichen Mängel wie der Transistor 10 in Fig. 1. dem auch ein weiterer pn-übergang zwischen dem 50 Wie bei Besprechung der Fig. 1 erläutert wurde, eindiffundierten Akzeptormaterial und dem vorhan- kann das Problem nicht durch eine weitere Diffusion denen Donatormaterial gebildet. Es ist auch schon gelöst werden, weil Diffusion von oben keine Zone versucht worden, zusätzliche Donatoratome von der mit zwei verschiedenen Konzentrationen ergeben Unterseite der Kollektorzone einzudiffundieren, um würde und die Diffusion von unten zu langsam und so eine Schicht hoher Leitfähigkeit auf dem größten 55 zu schwer zu kontrollieren ist. Außerdem würde eine Teil der Strecke d zu bilden. Dies hat sich als un- solche Diffusion von unten in vielen Fällen die elekpraktisch erwiesen, weil die Diffusionstiefe so groß irische Isolation zwischen den einzelnen Schaltungsist, daß die Diffusionszeiten zu lang werden. Auch elementen zerstören. Diese Schwierigkeit ist durch ist die Diffusion sehr schwer zu kontrollieren, wenn die Erfindung überwunden worden. Sie wird an Hand die Diffusionstiefe groß im Vergleich zum verblei- 60 der F i g. 4 erläutert.
benden Abstand von der Grenzfläche ist, so daß Fig. 4(a) zeigt, daß das Verfahren seinen Auseine Schicht hohen Widerstandes nicht genau einge- gang von einem als Substrat dienenden Siliziumgrenzt werden kann. scheibchen 40 nimmt, auf dem die verschiedenen Eine Verbesserung der Eigenschaften des Transi- Schaltungselemente der integrierten Schaltung angestors 10 nach F i g. 1 ist aber mittels des Epitaxial- 65 ordnet werden sollen. Beispielsweise hat das Scheib-Verfahrens gelungen. So ergibt sich der bekannte chen einen Durchmesser von 20 mm, ist etwa Transistor 20 nach Fig. 2. Der Transistor 20 wird 0,15mm dick und enthält eine gewisse Menge eines aus einem Scheibchen gebildet, das bereits mit einer Akzeptors. Die Abmessungen und die Dotierung sind
aber unwesentlich, und ein Material mit Eigenleitung genügt für bestimmte Transistoren. In bekannter Weise wird das Scheibchen 40 gereinigt und zugerichtet, um Oberflächenverunreinigungen zu entfernen und die gewünschten Abmessungen zu erzielen. Beispielsweise kann das Scheibchen 40 mit einer Schleifscheibe geläppt und anschließend bei Zimmertemperatur in einem Bad geätzt und poliert werden, das ein Gemisch von Salpetersäure und Flußsäure enthält.
Das ganze Scheibchen 40 wird nun mit einem Film 41 aus Siliciumdioxyd überzogen, so daß sich die Anordnung nach Fig. 4(b) ergibt. Drei bekannte Verfahren zur Herstellung des Siliciumdioxydüberzuges sind: (1) Einwirkung von Sauerstoff auf das Scheibchen bei einer Temperatur von etwa 1250° C; (2) Einwirkung von Wasserdampf auf das Scheibchen bei einer Temperatur von etwa HOO0C; und (3) Einwirkung der Dämpfe von Äthylsilikat (C2H5O)4Si und Sauerstoff auf das Scheibchen bei einer Temperatur zwischen 700 und 900° C. Nach dem letzteren Verfahren wird ein Überzug von etwa 1 Mikron Dicke gebildet, während bei den beiden ersteren langsameren Verfahren man sich im allgemeinen mit einem Überzug von 0,2 bis 0,3 Mikron begnügt. Dann werden Fenster 42 im Überzug 41 an einer Oberfläche des Scheibchens 40 [F i g. 4 (c)] mittels eines Photoabdeckverfahrens geätzt. Die Mittelpunkte der Fenster 42 haben z. B. einen Abstand von 0,5 mm, um so die richtige Verteilung der auszubildenden Halbleiterelemente zu erzielen. Die Durchmesser der Fenster sind so gewählt, daß sich eine geeignete Fläche für die Kollektorzone ergibt. Selbstverständlich können weit mehr als die drei Fenster 42 in F i g. 4 (c) gleichzeitig hergestellt werden.
Für das Ätzen mit photographischer Abdeckung besteht eine Anzahl bekannter Verfahren, die alle auf den gleichen Grundgedanken beruhen. Beispielsweise wird das zu ätzende Material (hier die mit Siliciumdioxyd überzogene Scheibe) zuerst mit einem lichtempfindlichen Material überzogen. Der Überzug wird getrocknet und kann gebrannt werden, um eine bestimmte Härte zu erzielen. Dann wird der Überzug durch eine Schablone belichtet, die im vorliegenden Falle das Bild der Fenster 42 auf der Oberseite des Filmes 41 entwirft. Das Bild wird dann entwickelt und der nicht erwünschte Teil des Überzuges, hier die Stellen der Fenster, chemisch entfernt. Schließlich wird das ganze Scheibchen in einer Lösung (z. B. Ammoniumwasserstoffchlorid) NH4HF2) geätzt, welche das Siliciumdioxyd an den nicht abgedeckten Stellen entfernt, das Material unter der gehärteten Abdeckung aber nicht angreift.
Nun wird das Scheibchen 40 kurz in eine Phosphor oder einen anderen Donator enthaltende Atmosphäre gebracht. Die Verunreinigung diffundiert durch die frei liegenden Fenster 42 in das Scheibchen 40 und bildet dort gemäß F i g. 4 (d) selektiv Schichten 43 der gewünschten Dicke vom Typ N + innerhalb des Substrats. Beispielsweise wird hierzu das Scheibchen der entsprechenden Atmosphäre in einer Diffusionskammer bei einer Temperatur von etwa 1000° C etwa 1 Stunde lang ausgesetzt.
Um verstreute Fremdstoffatome zu entfernen, die in den Überzug 41 eingebettet sein können, wird das Scheibchen durch Baden in Flußsäure von diesem Überzug befreit und dann abermals gemäß F i g. 4 (e) durch Bildung einer Siliciumdioxydschicht 46 abgedeckt. An den gleichen Stellen wie vorher werden wieder Fenster eingeätzt. Es hat sich als günstig erwiesen, bei der Bildung dieser zweiten Siliciumdioxydabdeckung eine kleine Menge einer organischen Borverbindung der oxydierenden Atmosphäre beizufügen, so daß der Siliciumdioxydüberzug 46 etwas Boroxyd enthält. Das Boroxyd im Überzug 46 gleicht etwaige Streuverunreinigungen des Donators aus, die während des vorhergehenden Diffusionsvorganges das Scheibchen 40 erreicht haben könnten.
Wie Fig. 4(e) zeigt, sind die Fenster47, die in den Überzug 46 eingeätzt sind, kleiner als die darunterliegenden Diffusionsschichten. So ergibt sich nach Fertigstellung eine frei liegende Fläche der Diffusionsschicht, an der Anschlüsse angebracht werden können. Diese stellen in der fertigen integrierten Schaltung (Fig. 5 und 6) den Kollektoranschluß 59 für jeden Transistor dar. Diese Anordnung des Kollektoranschlusses ergibt einen KoIIektorstrompfad, der nur über eine sehr kurze Strecke hohen Widerstandes unmittelbar in der Nähe der Kollektor-Basis-Grenzschicht führt und so einen ä außerordentlich kleinen Widerstand aufweist. ™
Es wurde gefunden, daß ein Siliciumdioxydfilm zur Begrenzung des Epitaxial-Wachstums von Halbleitermaterial verwendet werden kann. Das Scheibchen wird also nun in eine Epitaxial-Kammer gebracht, und auf den frei liegenden Stellen wird ein Donator enthaltendes Silicium abgelagert, das gemäß Fig. 4(f) einkristallische Fortsetzungen 48 des Scheibchens 40 an den frei liegenden Stellen 47 bildet. Die Ablagerung kann in bekannter Weise vor sich gehen. Beispielsweise wird Silicium durch Reduktion einer Verbindung wie Siliciumtetrachlorid SiCl4 oder Trichlorsilan SiHCl3 durch Wasserstoff erzeugt. Obwohl Silicium bei Temperaturen zwischen etwa 1000 und 1400° C sich an dem Kristall anlagert, wurde gefunden, daß keine Ablagerung an den abgedeckten Stellen auftritt, wenn eine verhältnismäßig niedrige Scheibchentemperatur von z.B. 11500C oder weniger und eine Wachstumsgeschwindigkeit von etwa 20 Mikron je Stunde eingehalten werden. Bei Temperaturen, die 1150° C erheblich überschreiten, kann sich polykristallines Siliciummaterial auf der Silicium- f dioxydmaske bilden. Obwohl dieses polykristalline Material bei der nachfolgenden Reinigung entfernt werden kann, führt es gegebenenfalls zu unerwünschten mechanischen Beanspruchungen des einkristallischen Materials. Deswegen soll die Temperatur so niedrig wie möglich gehalten werden.
Nach der Epitaxial-Ablagerung kann das Scheibchen 40 mit einer Ätzlösung von Ammoniumchlorwasserstoff behandelt werden, wobei das Bad vorzugsweise mit Ultraschall aufgerührt wird, um die Entfernung der Siliciumdioxydschicht und etwa daran haftenden abgelagerten Materials zu fördern. Die Ultraschallbehandlung ist unnötig, wenn sich keine Siliciumablagerungen auf der Siliciumdioxydschicht gebildet haben; die Maske wird dann einfach in der üblichen Weise entfernt. Nach dem Ätzbad bleiben die mesaartigen Ablagerungen 48 in Fig. 4(g) zurück.
Das Scheibchen 40 wird nun abermals mit einem Siliciumdioxydüberzug versehen, und es werden Fenster 49 an der Stirnseite der Vorsprünge gemäß F i g. 4 (h) eingeätzt, um die Diffusion eines Akzeptors zu ermöglichen, der die Basiszone 50 der Transistoren bilden soll. Dies geschieht beispielsweise
durch Behandlung des abgedeckten Scheibchens mit einer Boroxyd enthaltenden Atmosphäre für etwa zwanzig Minuten bei etwa 900"C und nachfolgende Diffusion in einer Wasserdampf enthaltenden Atmosphäre bei etwa HO(F C während etwa acht Stunden. Wenn Dioden statt Transistoren das gewünschte Endprodukt sind, bildet die Basiszone 50 den letzten Diffusionsbereich. Bei Transistoren wird dagegen das Material nochmals in Flußsäurelösung geätzt, mit einen: Siliciumdioxydüberzug versehen, an den entsprechenden Stellen der mit dem Akzeptor dotierten Flächen geätzt und mit einem Donator behandelt, um gemäß F i g. 4 (i) eine als Emitterzone dienende Diffusionsschicht 51 zu erzeugen.
Danach sind die Transistoren der integrierten Schaltung im wesentlichen fertig, abgesehen von den elektrischen Anschlüssen an die verschiedenen Halbleiterzonen. Vor der Befestigung der Anschlüsse können andere Elemente auf dem Scheibchen 40 in bekannter Weise ausgebildet werden. Danach kann die ganze Anordnung unter Anwendung einer photographischen Maske geätzt werden, um die Verbindungsleitungen für die Basis-, Emitter- und Kollektorzonen vorzubereiten. Nun kann ein Metall z. B. Aluminium, aufgedampft werden, woraufhin eine erneute selektive Ätzung zur Herstellung der Verbindungen zwischen den entsprechenden Anschlüssen der integrierten Schaltungsanordnung erfolgt. Statt dessen können auch einzelne Anschlüsse durch Herstellung ohmscher Kontakte, z. B. unter Druck und Wärme, an den Transistoren oder Dioden angebracht werden. Schließlich wird die ganze integrierte Schaltung in eine gemeinsame Kapsel eingeschlossen.
Fig. 5 und 6 zeigen ein Beispiel einer solchen fertigen Mikroschaltung mit drei Transistoren 52, 53 und 54. wobei jedoch der Deutlichkeit halber die bleibende, sehr dünne Siliciumdioxydschicht weggelassen ist. Jeder Transistor besitzt eine Kollektorschicht 55 hoher Leitfähigkeit, die teilweise frei liegt und dort mit einem Anschluß 59 verbunden ist, ferner eine zweite Koliektorschicht 56 niedriger Leitfähigkeit, eine Basiszone 57, die in den epitaxial aufgewachsenen Vorsprung, dessen Untergrenze durch die Grenzfläche zwischen den Schichten 55 und 56 definiert ist, eindiffundiert ist, und eine in die Oberseite dieses Vorsprungs eindifTundierte Emitterzone 58. Wie bei Besprechung der F i g. 3 erläutert wurde, kann die elektrische Isolation zwischen den einzelnen Bauelementen im Betrieb dadurch verbessert werden, daß das Trägerscheibchen derart vorgespannt ist, daß sich eine Sperrschicht hohen Widerstandes gegen die Kollektorschicht 55 er<jibt.
Ein erfindungsgemäß hergestellter Transistor hatte die folgenden Abmessungen und Kennwerte:
Dicke der Schicht 55 6 Mikron
Breite der Schicht 55 0.33 mm
Länge der Schicht 55 0,40 mm
Dicke der Schicht 56 zwischen den
Schichten 55 und 57 6 Mikron
Länge und Breite der Schicht 56 .. 0.33 mm
Dicke der Schicht 57 1 Mikron
Dicke der Schicht 58 3 Mikron
Durchbruchsspannung an der
Kollektor-Basis-Grenzschicht ... 80 Volt
Sättigungswiderstand etwa 5 Ohm
Fig. 7 zeigt eine integrierte Schaltung mit einer Anzahl fertiger Transistoren gemäß der Erfindung. Wie man sieht, hat jeder der dargestellten Transistoren eigene Anschlüsse an Emitter. Basis und Kollektor. Der Kollektoranschluß befindet sich an der Schicht niedrigen Widerstandes, so daß ein geringer Sättigungswiderstand erzielt wird.

Claims (1)

  1. Patentanspruch:
    Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere in einer integrierten Halbleiterschaltungsanordnung, bei dem auf einer halbleitenden Unterlage mindestens zwei aneinandergrenzende Haibleiterschichten vom gleichen Leitungstyp, aber mit verschiedener Fremdstoffkonzentration, und mindestens eine weitere angrenzende Schicht vom entgegengesetzten Leitungstyp ausgebildet werden, wobei die eine Schicht des ersten Leitungstyps durch Eindiffusion eines Fremdsloß'es in die Unterlage und die andere Schicht desselben Leitungstyps durch epitaktische Ablagerung von Halbleitermaterial des gleichen Leitungstyps, jedoch mit abweichender Fremdstoffkonzentration, gebildet wird, dadurch gekennzeichnet, daß die epitaktische Schicht (48) durch ein in einer vollständigen Abdeckung (46) der Diffusionsschicht (43) ausgebildetes Fenster (47) von geringerer Ausdehnung als die Diffusionsschicht (43) aufgebracht wird, daß hierauf die Abdeckung entfernt wird, so daß sich eine tafelförmige Erhebung (Mesa 48) ergibt, und daß nach dem Entfernen der Abdeckung am frei liegenden Teil der Diffusionsschicht eine Anschlußelektrode (49) angebracht wird.
    Hierzu 1 Blatt Zeichnungen CCPY
    009 543/232
DE19641489081D 1963-09-12 1964-08-31 Verfahren zur Herstellung von Halbleiterbauelementen Pending DE1489081B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US30851963A 1963-09-12 1963-09-12

Publications (1)

Publication Number Publication Date
DE1489081B1 true DE1489081B1 (de) 1970-10-22

Family

ID=23194294

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19641489081D Pending DE1489081B1 (de) 1963-09-12 1964-08-31 Verfahren zur Herstellung von Halbleiterbauelementen

Country Status (4)

Country Link
JP (1) JPS499267B1 (de)
DE (1) DE1489081B1 (de)
FR (1) FR1413980A (de)
GB (1) GB1029767A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3659160A (en) * 1970-02-13 1972-04-25 Texas Instruments Inc Integrated circuit process utilizing orientation dependent silicon etch
US3768150A (en) * 1970-02-13 1973-10-30 B Sloan Integrated circuit process utilizing orientation dependent silicon etch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1141386B (de) * 1961-04-26 1962-12-20 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung
DE1178518B (de) * 1961-10-06 1964-09-24 Ibm Verfahren zur Herstellung von Halbleiter-bauelementen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1141386B (de) * 1961-04-26 1962-12-20 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung
DE1178518B (de) * 1961-10-06 1964-09-24 Ibm Verfahren zur Herstellung von Halbleiter-bauelementen

Also Published As

Publication number Publication date
FR1413980A (fr) 1965-10-15
GB1029767A (en) 1966-05-18
JPS499267B1 (de) 1974-03-02

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19608504A1 (de) Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür
DE2904480A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrem herstellen
DE2658304C2 (de) Halbleitervorrichtung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE1489081B1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE19626787A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE2732582A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1564958C3 (de) Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung