DE3013563A1 - Bauteil vom isolierstoff-halbleiter- typ, in dem der halbleiter eine iii-v- verbindung und der isolierstoff ein sulfid sind und verfahren zur herstellung eines solchen bauteils - Google Patents
Bauteil vom isolierstoff-halbleiter- typ, in dem der halbleiter eine iii-v- verbindung und der isolierstoff ein sulfid sind und verfahren zur herstellung eines solchen bauteilsInfo
- Publication number
- DE3013563A1 DE3013563A1 DE19803013563 DE3013563A DE3013563A1 DE 3013563 A1 DE3013563 A1 DE 3013563A1 DE 19803013563 DE19803013563 DE 19803013563 DE 3013563 A DE3013563 A DE 3013563A DE 3013563 A1 DE3013563 A1 DE 3013563A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating material
- semiconductor
- component
- substrate
- ampoule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000011810 insulating material Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 title claims description 10
- 238000000034 method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 18
- 239000003708 ampul Substances 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 claims description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 239000011593 sulfur Substances 0.000 claims description 2
- 229910052717 sulfur Inorganic materials 0.000 claims description 2
- 238000012423 maintenance Methods 0.000 claims 1
- 230000005693 optoelectronics Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000037 hydrogen sulfide Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Lasers (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
_ 3 —
1. Daniel CHEMLA, 50,Avenue Jean Jaures, 92290 CHATENAY MALABRY
2. Louis COT, Residence Les Pins No.3, Ciapiers,
34170 CASTELNAU LE LEZ
3. Jean JERPHAGNON, 38, rue de Kerrazion, 22560 TREBEURDEN
4. Jean DURAND, Mas Drevon H3 Rue J.R. de Conuninges
34100 MONTPELLIER
(Prankreich)
Bauteil vom Isolierstoff-Halbleiter-Typ, in
dem der Halbleiter eine Ill-V-Verbindung und der Isolierstoff ein Sulfid sind, und Verfahren
zur Herstellung eines solchen Bauteils
Die Erfindung bezieht sich auf ein Bauteil des Isolierstoff-Halbleiter-Typs,
in dem der Halbleiter eine Ill-V-Verbindung ist, und auf Verfahren zur Herstellung dieses Bauteil. Sie
findet eine Anwendung einerseits in der Mikroelektronik, wo sie es ermöglicht, Bauelemente vom MIS-Typ (Metall-Isolierstoff -Halbleiter) mit hohen Leistungen (Geschwindigkeit,
Integrationsgrad usw. ·..) herzustellen, und andererseits in der Optoelektronik, wo sie es ermöglicht, eine Passivierung
der Flächen von optoelektronischen Bauelementen, z. B. Halbleiterlasern, herzustellen.
Q30043/08U
Seit bereits einigen Jahren zeigt sich ein wachsendes Interesse
an den Halbleiterverbindungen des Typs III-V (z. B.
GaAs oder InP). Diese Materialien zeigen tatsächlich bemerkenswerte
Eigenschaften, die sie ganz besonders zur Herstellung von integrierten elektronischen Bauelementen des
MIS-Typs bestimmen, deren Eigenschaften sie im Vergleich
mit den herkömmlichen Bauelementen auf Silicium- und Germaniumbasis beträchtlich verbessern sollten. Unter diesen
Eigenschaften kann man die Elektronenbeweglichkeit, die groß ist (in der Größenordnung von 1OOOO cm/s für GaAs
und 5000 cm/s für InP gegenüber nur 120Ö/fur Si und 3500 cm/s
für Ge), die Breite des verbotenen Energiebandes (in der Größenordnung von 1,4· eV gegenüber 1,1 eV für Si· und 0,7 eV
für Ge) und den Widerstand, der hoch ist (in der Größenordnung von 10 -CLcm^ erwähnen.
Jedoch wurden die in diese III-V-Verbindungen gesetzten Hoffnungen nicht von Erfolg gekrönt, was insbesondere darauf
zurückzuführen ist, daß sich die Herstellung einer geeigneten Isolierstoff-Halbleiter-Grenzfläche zufällig als sehr schwierig
erwiesen hat. Man hat versucht, Isolierstoffe, wie z. B. SiOp, AIqO^, Si7JuL, Ge^N, GaN usw. ... abzuscheiden, doch
weisen die bei diesen Isolierstoff-Halbleiter-Grenzflächen erhaltenen elektrischen Eigenschaften (Strom-Spannung,
Kapazität-Spannung, Grenzflächenladungen) nicht die zur Herstellung von MIS-Bauelementen erforderliche Qualität
auf.
Der Erfindung liegt die Aufgabe zugrunde, einen Isolierstoff-Halbleiter-Aufbau
zu entwickeln, der eine Grenzfläche mit den zur Herstellung von MIS-Bauelementen erforderlichen
elektrischen Eigenschaften aufweist/ und entsprechende Herstellungsverfahren anzugeben.
Gegenstand der Erfindung, womit diese Aufgabe gelöst wird,
030043/084*
_ CZ _
ist ein Bauteil vom Isolierstoff-Halbleiter-Typ, das aus einem aus einer III-V-Verbindung der iOrme]J(A B ) gebildeten
kristallinen Halbleitersubstrat bestellt, das mit einer Isolier st off schicht überzogen ist, mit dem Kennzeichen, daß
das Substrat eine besondere Kristallorientierung aufweist und daß der Isolierstoff der einzigen Formel (A B) S^,
entspricht.
Nach einer ersten Variante wird die Erfindung zunächst auf übliche Verbindungen dieser Familie, nämlich GaAs und InP,
aber auch auf die abgeleiteten Verbindungen,ζ. B. auf
GaAs. P angewendet, wo χ unter 1 ist.
Sowohl die theoretischen als auch die experimentellen Arbeiten der Erfinder ermöglichen, eine Interpretation des
Ursprungs der bemerkenswerten, durch den besonderen Aufbau gemäß der Erfindung erhaltenen Eigenschaften zu versuchen.
Die Erfinder stellten fest, daß das Sulfid (AI:EIBV) S^ bei
der Herstellung von Isolierstoff-Halbleiter-Grenzflächen eine besondere Rolle gegenüber den Isolierstoffen des Standes
der Technik spielt, da der Molekularaufbau dieses Materials dem des Substrats analog ist. Zufällig handelt es
sich um ein tetraedrisches Gefüge. Die dem Substrat eigene Umgebung wird daher bei dessen Passivierung bewahrt.
Die nach dem Stand der Technik verwendeten Isolierstoffe weisen dagegen dieses tetraedrische Gefüge nicht auf, und
ihre Verwendung verursacht unvermeidlich einen "Bruch"in der Grenzfläche und damit das Auftreten von elektrischen
Ladungen, die die Unregelmäßigkeiten der chemischen Zusammensetzung kompensieren.
Die Kontinuität des mit dem erfindungsgemäß vorgeschlagenen
030043/0844
Sulfid (A B) Sm erhaltenen Aufbaus führt im Gegensatz
dazu zu einer Restladungsdichte an der Grenzfläche, die sehr viel geringer ist, was bei der Anwendung in der
Mikroelektronik sehr günstig ist.
Somit ist die Wahl des Sulfids (A B ) S^ zum Passivieren
eines Halbleitersubstrats (A B) nicht einfach eine Frage der chemischen Zusammensetzung. Diese Wahl wird durch viel
komplexere Überlegungen diktiert, die die innere Funktion der Halbleiterbauteile des Isolierstoff-Halbleiter-Typs berühren.
Natürlich ist die vorstehende Interpretation hier nur zur Erklärung gegeben, und der Schutzumfang der Erfindung würde
in keiner Weise davon abhängen.
Man bemerkt außerdem, daß die Verwendung des Sulfids, das erfindungsgemäß vorgeschlagen wird, in der Optoelektronik
zu einem zusätzlichen Vorteil gegenüber den Oxid-Halbleiter-Strukturen führt, da im letzteren Fall das beim Passivierungsverfahren
auftretende Oxid eine sehr aktive Falle im Halbleiter darstellt, die dem Wirkungsgrad der Anordnung
schadet.
Gegenstand der Erfindung sind außerdem Verfahren zur Herstellung des erfindungsgemäßen Bauteils.
Das erste Verfahren gemäß der Erfindung kennzeichnet sich dadurch, daß man ein kristallines Halbleitersubstrat der
Formel AB mit einer besonderen Kristallorientierung herstellt, dieses Substrat in einer Schwefel oder Schwefelwasserstoff
enthaltenden Ampulle anordnet, diese Ampulle in einen Ofen einführt, die Ampulle auf eine Temperatur in
der Größenordnung von 400 0 bringt, diese Temperatur während
030043/0844
3Q13563
der zum Erhalten einer gewünschten Sulfiddicke erforderlichen Zeit beibehält, die Temperatur auf die Raumtemperatur herunterkommen
läßt und das Substrat aus der Ampulle entnimmt.
Das zweite Verfahren gemäß der Erfindung kennzeichnet sich dadurch, daß man ein kristallines Halbleitersubstrat der
Formel (A B) mit einer besonderen Kristallorientierung herstellt, dieses Substrat in einer das Sulfid (A B) S^ enthaltenden
Ampulle anordnet und einen Wärmegradienten an die Ampulle anlegt, um einen Transport von (A B) S^ in der Gasphase
auf (A B) zu bewirken.
In allem Vorstehenden kann die Kristallorientierung z. B. die (110)-0rientierung sein.
030043/08U
Claims (7)
1. Bauteil vom Isolierstoff-Halbleiter-Typ, das aus einem
aus einer Ill-V-Verbindung der Formel (A B) gebildeten kristallinen Halbleitersubstrat besteht, das mit einer
Isolierstoffschicht überzogen ist, dadurch gekennzeichnet,
daß das Substrat eine besondere Kristallorientierung aufweist und daß der Isolierstoff der einzigen Formel
) S4 entspricht.
2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiter aus der Verbindung GaAs besteht.
3. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiter aus der Verbindung InP besteht.
4. Bauteil nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet,
daß die Kristallorientierung die (110)-Orientierung ist.
5. Verfahren zur Herstellung des Bauteils nach einem der An sprüche 1 bis 4,
dadurch gekennzeichnet,
410-(B 6613)-TWa
0300U/08U
daß man ein kristallines Halbleitersubstrat der Formel A B mit einer besonderen Kristallorientierung herstellt,
dieses Substrat in einer Schwefel oder Schwefelwasserstoff
enthaltenden Ampulle anordnet, diese Ampulle in einen Ofen einführt, die Ampulle auf eine Temperatur
von etwa 4000C bringt, diese Temperatur während der zum Erhalten einer gewünschten Sulfiddicke erforderlichen
Zeit beibehält, die Temperatur auf die Raumtemperatur herunterkommen läßt und das Substrat aus der Ampulle entnimmt
.
6. Verfahren zur Herstellung des Bauteils nach einem der Ansprüche 1 bis 4,
da durch gekennzeichnet, daß man ein kristallines Halbleitersubstrat der lOrmel
(A B) mit einer besonderen Kristallorientierung herstellt, dieses Substrat in einer das Sulfid (A B ) S^, enthaltenden
Ampulle anordnet und einen Wärmegradienten an die Ampulle
anlegt, um einen Transport von (A B ) S^ in der Gasphase auf (A B ) zu bewirken.
7. Verfahren nach Anspruch 5 oder 6,
dadurch gekennzeichnet,
dadurch gekennzeichnet,
daß man ein kristallines Halbleitersubstrat mit der Krxstallorientierung (110) herstellt.
030043/08U
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7909044A FR2454184A1 (fr) | 1979-04-10 | 1979-04-10 | Structure de type isolant-semi-conducteur dans laquelle le semi-conducteur est un compose iii-v et l'isolant un sulfure, et procedes de fabrication de cette structure |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3013563A1 true DE3013563A1 (de) | 1980-10-23 |
DE3013563C2 DE3013563C2 (de) | 1989-04-13 |
Family
ID=9224170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803013563 Granted DE3013563A1 (de) | 1979-04-10 | 1980-04-09 | Bauteil vom isolierstoff-halbleiter- typ, in dem der halbleiter eine iii-v- verbindung und der isolierstoff ein sulfid sind und verfahren zur herstellung eines solchen bauteils |
Country Status (6)
Country | Link |
---|---|
US (1) | US4320178A (de) |
JP (1) | JPS55140235A (de) |
DE (1) | DE3013563A1 (de) |
FR (1) | FR2454184A1 (de) |
GB (1) | GB2046994B (de) |
NL (1) | NL8002043A (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4447469A (en) * | 1982-06-10 | 1984-05-08 | Hughes Aircraft Company | Process for forming sulfide layers by photochemical vapor deposition |
US4513057A (en) * | 1982-06-10 | 1985-04-23 | Hughes Aircraft Company | Process for forming sulfide layers |
DE3375590D1 (en) * | 1982-06-22 | 1988-03-10 | Hughes Aircraft Co | Low temperature process for depositing epitaxial layers |
GB2133928B (en) * | 1982-12-04 | 1986-07-30 | Plessey Co Plc | Coatings for semiconductor devices |
US4590130A (en) * | 1984-03-26 | 1986-05-20 | General Electric Company | Solid state zone recrystallization of semiconductor material on an insulator |
US4632886A (en) * | 1984-09-28 | 1986-12-30 | Texas Instruments Incorporated | Sulfidization of compound semiconductor surfaces and passivated mercury cadmium telluride substrates |
JPS61275191A (ja) * | 1985-05-29 | 1986-12-05 | Furukawa Electric Co Ltd:The | GaAs薄膜の気相成長法 |
FR2604826B1 (fr) * | 1986-10-06 | 1989-01-20 | France Etat | Procede de formation d'une couche isolante comportant du sulfure, derives sulfures obtenus et appareillage pour la mise en oeuvre du procede |
US4751200A (en) * | 1987-03-04 | 1988-06-14 | Bell Communications Research, Inc. | Passivation of gallium arsenide surfaces with sodium sulfide |
US4811077A (en) * | 1987-06-18 | 1989-03-07 | International Business Machines Corporation | Compound semiconductor surface termination |
US4843037A (en) * | 1987-08-21 | 1989-06-27 | Bell Communications Research, Inc. | Passivation of indium gallium arsenide surfaces |
JP2659830B2 (ja) * | 1989-11-06 | 1997-09-30 | シャープ株式会社 | 半導体レーザ素子及びその製造方法 |
JP2650769B2 (ja) * | 1989-02-03 | 1997-09-03 | シャープ株式会社 | 半導体レーザ装置の製造方法 |
US5393680A (en) * | 1990-08-01 | 1995-02-28 | Sumitomo Electric Industries, Ltd. | MIS electrode forming process |
AU4695096A (en) * | 1995-01-06 | 1996-07-24 | National Aeronautics And Space Administration - Nasa | Minority carrier device |
US5760462A (en) * | 1995-01-06 | 1998-06-02 | President And Fellows Of Harvard College | Metal, passivating layer, semiconductor, field-effect transistor |
US6793906B2 (en) | 2002-04-04 | 2004-09-21 | Robert W. Shelton | Methods of making manganese sulfide |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1589922A1 (de) * | 1967-01-26 | 1970-04-09 | Ibm Deutschland | Verfahren zur Herstellung von Halbleiterbauelementen |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1273484B (de) * | 1963-08-01 | 1968-07-25 | Siemens Ag | Verfahren zum Herstellen von reinem, gegebenenfalls dotiertem Halbleitermaterial mittels Transportreaktionen |
US3519492A (en) * | 1967-12-21 | 1970-07-07 | Dow Chemical Co | Process for the production of pure semiconductor materials |
US3914784A (en) * | 1973-12-10 | 1975-10-21 | Hughes Aircraft Co | Ion Implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates |
JPS5120154A (ja) * | 1974-08-09 | 1976-02-18 | Takeshi Kawai | Jidoshikikansosochi |
-
1979
- 1979-04-10 FR FR7909044A patent/FR2454184A1/fr active Granted
-
1980
- 1980-04-02 US US06/136,568 patent/US4320178A/en not_active Expired - Lifetime
- 1980-04-08 GB GB8011537A patent/GB2046994B/en not_active Expired
- 1980-04-08 NL NL8002043A patent/NL8002043A/nl not_active Application Discontinuation
- 1980-04-09 DE DE19803013563 patent/DE3013563A1/de active Granted
- 1980-04-10 JP JP4745680A patent/JPS55140235A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1589922A1 (de) * | 1967-01-26 | 1970-04-09 | Ibm Deutschland | Verfahren zur Herstellung von Halbleiterbauelementen |
Also Published As
Publication number | Publication date |
---|---|
NL8002043A (nl) | 1980-10-14 |
FR2454184A1 (fr) | 1980-11-07 |
GB2046994B (en) | 1983-05-25 |
FR2454184B1 (de) | 1982-09-24 |
US4320178A (en) | 1982-03-16 |
DE3013563C2 (de) | 1989-04-13 |
JPS55140235A (en) | 1980-11-01 |
GB2046994A (en) | 1980-11-19 |
JPS6328339B2 (de) | 1988-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3013563A1 (de) | Bauteil vom isolierstoff-halbleiter- typ, in dem der halbleiter eine iii-v- verbindung und der isolierstoff ein sulfid sind und verfahren zur herstellung eines solchen bauteils | |
DE1614540C3 (de) | Halbleiteranordnung sowie Verfahren zu ihrer Herstellung | |
DE2655341C2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung | |
DE3880019T2 (de) | Oberflächenabschluss eines Verbindungshalbleiters. | |
WO2002013275A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
DE1444496A1 (de) | Epitaxialer Wachstumsprozess | |
DE2513945A1 (de) | Verfahren zum passivieren der oberflaechen von halbleiterbauteilen | |
DE2031333C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2730566C3 (de) | Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung | |
DE1514018C3 (de) | Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen | |
DE2547304A1 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
DE2115455A1 (de) | Halbleiterbauteil | |
DE1961634B2 (de) | Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors | |
DE1817354A1 (de) | Halbleitervorrichtung | |
DE1296266B (de) | Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung | |
DE2737150A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE2211709B2 (de) | Verfahren zum Dotieren von Halbleitermaterial | |
DE2460682A1 (de) | Halbleitervorrichtung | |
DE1521503A1 (de) | Halbleiteranordnung mit Siliciumnitridschichten und Herstellungsverfahren hierfuer | |
DE2602705A1 (de) | Elektronenroehre mit einer photokathode, photokathode fuer eine solche roehre und verfahren zur herstellung einer derartigen roehre | |
DE2422970C3 (de) | Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase | |
DE2216032A1 (de) | Schottky-Sperrschichtdiode und Verfahren zu deren Herstellung | |
DE2013625A1 (de) | Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche | |
DE3334236C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2856692C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: BEETZ SEN., R., DIPL.-ING. BEETZ JUN., R., DIPL.-I |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |