DE1564860A1 - Verfahren zur Herstellung von Halbleitervorrichtungen - Google Patents
Verfahren zur Herstellung von HalbleitervorrichtungenInfo
- Publication number
- DE1564860A1 DE1564860A1 DE19661564860 DE1564860A DE1564860A1 DE 1564860 A1 DE1564860 A1 DE 1564860A1 DE 19661564860 DE19661564860 DE 19661564860 DE 1564860 A DE1564860 A DE 1564860A DE 1564860 A1 DE1564860 A1 DE 1564860A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor body
- switching elements
- permanent
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4821—Bridge structure with air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Verfahren zur Herstellung von Halbleitervorriohtungen
Die Erfindung betrifft integrierte Schaltungen und insbesondere
miniaturisierte elektronische Schaltungen, bei welchen alle, erforderlichen Schaltkomponenten auf
einem gemeinsamen Substrat vereinigt sind, jedoch voneinander elektrisch isoliert gehalten werden.
Die starke Zunahme des Interesses an der Mikrominiaturisierung
und insbesondere auf dem Gebiet der Elektronik, welche allgemein als1 Mikroelektronik bezeichnet wird,
spiegelt sich bei den Halbleitern in der raschen Entwicklung integrierter Schaltungen wider. Unter integrierter
Schaltung ist die Bildung einzelner aktiver und/oder passiver Schaltkomponenten für eine elektronische
Schaltung auf einem einzigen Stück aus Halbleiter-
Dr.Ha/Ma
909842/0855
material,
material, vorzugsweise aus einem Einkristall, zu verstehen, wobei die einzelnen Komponenten unter Bildung
der gewünschten SohaLtfunktion miteinander verbunden
sind. Wenn indessen eine Anzahl von Transistoren und Widerständen in einem einzigen Substrat gebildet werden
soll, wobei das Substrat die Kollektorzone jedes Transistors bildet, müssen für viele Schaltzwecke die Transistoren
voneinander isoliert gehalten werdea, um zu vermeiden, dass die Kollektoren zusammengeschaltet sind;
auch müssen die Transistoren von den Widern fänden Isoliert
sein. Die Erzielung einer ausreichenden Isolierung zwischen diesen Komponenten bildete eine der Hauptaufgaben
in der Entwicklung integrierter schaltungen.
Zur Lösung dieses Problems wurden viele Methoden entwickelt, die jedoch alle gev/isse Nachteile besitzen.
Bei einem solchen Verfahren, welches als P-N Übergangsisolierung bezeichnet wird, wird eine Reihe von Inseln
aus einem HalbleitermateriaL von bestimmtem Leitfähigkeitstyp
in einem Substrat aus einem Material von dem entgegengesetzten Leitfähigkeitstyp gebildet und das
Substrat wird in Bezug auf den Rest der Schaltung so vorgespannt, dass der die Inseln von dem Substrat trennende
Übergang nie in Durchlassrichtung vorgespannt ist. Die Inseln bilden die Kollektorzonen, von Transistoren und
909842/0 855 anschliesgend
anschliessend werden in diese Inseln Diffusionen unter
Bildung der Basis- und Emitterzonen vorgenommen. Das
Hauptproblem bei dieser Methode besteht jedoch darin,
dass die Eigenkapazität der Isolierungsübergänge bei hohen Frequenzen eine unerwünschte Kopplung erzeugt.
Auch müssen die Schaltungen und die Vorspannungswerte so ausgelegt werden, dass mit Sicherheit die Isolierübergänge
unter normalen Betriebsbedingungen nie in Durchlassrichtung vorgespannt sind. Selbst wenn die
Übergänge in Sperrichtung vorgespannt sind, können durch Kriechströme und durch Ansammlung von Ladungsträgern an
dem Isolierübergang unerwünschte Effekte auftreten.
Bei einer anderen zur Isolierung vorgeschlagenen Methode bestehen die Isolierinseln, in welche die Komponenten
anschliessend eingebaut werden, aus dem ursprünglichen Plattchenmaterial. Die Isolierung erfolgt dann durch
selektive Eindiffusion von Material vom entgegengesetzten Leitfähigkeitstyp von jeder Seite des Plättchens aus und
vollständig durch das Plättchen hindurch, so dass sich die Diffusionsfronten schneiden. Ein Nachteil bei diesem
Verfahren besteht darin, dass die Diffusionen durch das Plättchen hindurch dünne Plättchen und lange Diffusionszeiten bei hohen Oberflächenkonzentrationen erfordern,
was eine hohe Isolationskapazität ergibt.
909842/0855 Bei
Bei einer weiteren, in der USA-Patentschrift 3 158 788
beschriebenen Methode wird an der Seite des Halbleiterkörpers neben den Schaltelementen und Zwischenverbindungen
ein Halter angebracht und zur Isolierung der Schaltelemente wird Halbleitermaterial entfernt. Bei einer
solchen Anordnung sind die Zwischenverbindungen jedoch in der Regel den Anschlussdrähten nicht zugänglich, da
sie von dem Halter überdeckt werden, und die Zuführungen müssen verhältnismässig dick sein, um an dem Halter
vorbei zu verlaufen.
Unter Berücksichtigung dieser Schwierigkeiten betrifft die vorliegende Erfindung die Schaffung einer verbesserten
Isoliermethode, wobei alle erforderlichen Schaltkomponenten einer integrierten Schaltung durch ein gemeinsames
Substrat vereinigt und doch elektrisch isoliert voneinander sind. Eine weitere Aufgabe der Erfindung ist
die Schaffung einer integrierten Schaltung, bei welcher die Schaltkomponenten durch das Substrat, auf welchem
sie gebildet sind, elektrisch voneinander isoliert sind? die Isoliermittel besitzen dabei keine hohe Eigenkapazität,
so dass die jeweilige integrierte Schaltung bei sehr hohen Frequenzen verwendet und sehr schnell geschaltet
werden kann. Eine weitere Aufgabe ist die Schaffung einer Halbleitervorrichtung, bei welcher eine Einkristallzone
oder sehr kleine Zonen in oder auf einem Halbleitersubstrat,
909842/0855
.ledooh
jedoch isoliert davon, in einfacher Weise gebildet
werden können; insbesondere betrifft die Erfindung die Herstellung einer solchen Vorrichtung, bei welcher
leitende Zuführungen über die Oberfläche des Substrats in Form eines zusammenhängenden Films ausgebreitet
werden können.
Zur Durchführung der Erfindung werden zunächst alle erforderlichen Schaltkomponenten in einem einkristallinen
Halbleiterplättchen gebildet, welches auf einem isolierenden Substrat auf bekannte Weise montiert
ist; danach werden zwischen den verschiedenen Schaltkomponenten unter Bildung der gewünschten Schaltfunktion
Zuführungen und Zwischenverbindungen erzeugt, worauf man zwischen all den verschiedenen, miteinander verbundenen
Schaltkomponenten Kanäle oder Wälle ätzt, um das Halbleitermaterial rund um und unterhalb der Zuführungen
und Zwischenverbindungen bis herunter zu dem isolierenden Substrat zu entfernen. Infolgedessen sind
alle einzelnen, miteinander verbundenen Komponenten durch die geätzten Wälle oder Kanäle und durch das isolierende
Substrat voneinander isoliert. Obwohl diese Methode besonders bräuchbar zur Herstellung integrierter
Schaltungen ist, eignet sie sich doch auch zur Herstellung einzelner Transistoren oder dergleichen, die bei sehr
hohen Frequenzen betrieben werden können. 9098 42/08 5 5
Die
1564880
Die Erfindung wird durch die folgende Beschreibung in Verbindung mit der Zeichnung näher erläutert. In
der Zeichnung zeigen:
fig. 1 bis 4- schaubildliche Schnittansichten eines Halbleiterplättchens in den ersten Stadien der
erfindungsgemässen Herstellung einer integrierten
Schaltung,
Fig. 5 eine schaubildliche Darstellung eines kleinen Ausschnitts aus dem Plättchen von Pig. 1 bis 4,
Fig. 6 und 7 Schnittansiehten eines Teils des Ausschnitts
von Fig. 5 entlang der Linie 6-6, woraus spätere Stadien des erfindungsgemässen Verfahrens zu ersehen
sind,
Fig. 8 eine sohaubildliche Barstellung der fertigen Vorrichtung
von Fig. 1 bis 7 vor der elektrischen Isolierung der einzelnen, miteinander verbundenen
Schaltkomponenten voneinander,
Fig. 9 eine schaubildliche Barstellung der fertigen Vorrichtung von Fig. 8 nach Burchführung der erfindungsgeraässen
Isolierung,
909842/0855 ***■ 10
Fig» 10 eine Schnittansicht eines Teils der fertigen
Schaltung von Fig. 9 entlang der Linie 10-10,
Fig. 1t ein Sehaltdiagramm der in dem in Fig. 8 gezeigten
Ausschnitt enthaltenen integrierten Schaltung, und
Fig. 12 eine schaubildliche Darstellung im Schnitt, welche
die erfindungsgemässe Herstellung eines einzigen
Hochfrequenztransistors zeigt.
Fig. 1 erläutert die erste Stufe des erfindungsgemässen
Verfahrens. Als Ausgangsmaterial dient ein Plättchen 10 aus einem einkristallinen N+ Halbleitermaterial mit geringem
spezifischem Widerstand, z.B. Silicium, dessen Widerstand etwa 0,010 bis 0,025 Ohm.cm beträgt. Dieses Plättchen
kann einen Durchmesser von etwa 25 mm und eine Dicke von etwa 0,25 mm besitzen. Die Ober- und Unterseite des
Plättchens 10 sind mit Isolierüberzügen 11 bzw. 12, z.B. aus Siliciumoxyd, versehen; diese Überzüge sind auf übliche
Weise erhalten und besitzen eine Dicke von vielleicht 10 000 Ä· Die Oxydüberzüge 11 und 12 können z.B. thermisch
gewachsen sein, indem man das Plättchen 10 lange genug bei etwa 12000C Wasserdampf aussetzte. Eine andere Methode
zur Bildung der Oxydschichten 11 und 12 besteht in der
909842/0855 »oxydativen»
"oxydativen" Technik, wobei Sauerstoff und Tetraäthoxysilan
in Dampfform bei 250 bis 5000C in Anwesenheit des
Plättohens 10 miteinander umgesetzt werden. Die Reaktionsmisohung erhält man, indem man Sauerstoff bei Raumtemperatur
durch flüssiges Tetraäthoxysilan perlen lässt, dann die Gasmisohung mit überschüssigem Sauerstoff vereinigt
und in einen das Plättchen 10 enthaltenden Röhrenofen leitet, wo die Oxydation erfolgt. Das dabei gebildete
Siliciumoxyd schlägt sich auf der Ober- und Unterseite des Plättchens 10 nieder. Der Vorteil dieses letzteren
Verfahrens liegt in den verhältnismässig niedrigen Temperaturen, bei welchen gleichmässige Oxydüberzüge gebildet
werden können.
Die nächste, in Pig. 2 dargestellte Stufe der Erfindung besteht darin, dass das mit Oxyd überzogene Plättchen 10
in einen epitaktischen Reaktor kommt, wo die oberste Schicht 13>erzeugt wird, welche gegebenenfalls später
das Substrat bildet. In dem Reaktor wird eine Schicht 13 aus Halbleitermaterial auf die Oberseite des mit Oxyd
überzogenen Plättchens 10 aus dem Dampfzustand niedergeschlagen. Die gebräuchlichste Methode zur Dampfniederschlagung
ist die Wasserstoffreduktion von Silioiumtetrachlorid, welche dem Fachmann bekannt ist und keiner näheren
Erläuterung bedarf. Die Schicht 13 kann K-leitend, P-leitend
oder eigenleitend sein und die tatsächliche Kristallorien-
909842/0855
tisrang
' tierung der Halbleiterschicht 13 ist nicht wichtig,
da ihre primäre Punktion darin besteht, einen Träger oder eine Basia zu bilden, auf welcher die verschiedenen
Komponenten der integrierten Schaltung gebildet werden. Da die Schicht 13 auf dem Oxydüberzug 11 niedergeschlagen
wird, ist sie jedoch höchstwahrscheinlioh entweder polykristallin oder amorph und nicht einkristallin.
Die Dicke der Schicht 13 soll zur Erleichterung der Handhabung ohne Bruch etwa 0,175 bis 0,2 mm betragen.
Das Gebilde von Fig. 2 wird dann einer Iiäpp- und Polierbehandlung
unterworfen, um die Oxydschioht 12 und fast
das gesamte N+leitende Halbleitermaterial 10 mit geringem
Widerstand mit Ausnahme eines dünnen, etwa 0,025 mm dicken Anteils zu entfernen. Das geläppte und polierte
Gebilde wird dann um 180° gedreht} dieses Gebilde ist in Fig. 3 dargestellt, wobei die Schicht 13 jetzt das
Substrat bildet und das Halbleitermaterial 10 mit geringem spezifischem Widerstand von diesem Substrat duroh die
Oxydsohioht 11 getrennt ist.
Als nächste Verfahrensstufe wird das Gebilde von Fig. einer epitaktisohen Niederschlagung unterworfen, wobei,
wie dies Fig. 4 zeigt, eine Schicht 14 aus N-leitendem
Halbleitermaterial mit hohem spezifischem Widerstand auf der Sohioht 10 mit niedrigem spezifischem Widerstand
niedergeschlagen wird. Die Sohioht 14 mit hohem Widerstand
909842/0855
dient
dient jetzt als eine Zone, in welcher zur Herstellung
verschiedener Komponenten einer integrierten Schaltung anschliessend Diffusionen vorgenommen werden oder auf
weloher epitaktisohe Niederschlagungen gemacht werden
können.
In diesem Zusammenhang wird auf Fig. 5 verwiesen, wo ein kleiner Ausschnitt aus dem in Pig. 4 dargestellten
Plättchen mit 20 bezeichnet ist? dieser Ausschnitt oder dieses Plättchen 20 wird von einer integrierten Schaltung
besetzt. Bas ursprüngliche Plättchen würde in ungeteilter Form dutzende oder sogar hunderte von Ausschnitten, wie
der Ausschnitt 20, enthalten. Eine Oxydschioht 15, z.B. aus Silioiumoxyd, wird auf der Oberseite des Plättchenaussohnitts
20 gebildet, so dass sie vollständig die Schicht 14 mit hohem Widerstand deckt· Unter Anwendung
photographisoher Maskierungs- und Ätztechniken, die dem
Fachmann bekannt sind, werden bestimmte Teile der Oxydschicht 15 in Form der Muster 30 bis 34 (s· Fig· 5) entfernt,
so dass entsprechende Teile der Schicht 14 mit hohem Widerstand unterhalb der Oxydschicht 15 freiliegen.
Eine Querschnittsansioht durch einen Teil des Plättchens 20 ist in Fig. 6 gezeigt. Es sei bemerkt, dass die freigelegten
Teile des Jubstrats 14 mit hohem Widerstand die Bereiohe bilden, in welche jetzt anschliesaende Diffusionen
zur Erzeugung der verschiedenen Komponenten einer integrierten Sftha^ftinfc vorgenommen werden.
Jig. 7
Fig. 7 zeigt eine Schnittansicht eines Teils einer fertigen
integrierten Schaltung mit einem NPN-Transistor T-.
und einem Widerstand H^, welche durch Diffusion in der
N-leitenden Schicht gebildet wurden. Eine P-leitende,
diffundierte Zone bildet die Basis des Transistors, während eine längliche P-leitende, gleichzeitig mit der
Basis gebildete Zone den Widerstand R1 bildet. Eine
N-leitende, diffundierte Zone bildet die Emitterzone
des Transistors T... Für die Diffusion wird eine Siliciumoxydmaskierung
verwendet, so dass die Oxydsohicht 15 in der fertigen Vorrichtung eine abgestufte Form aufweist.
Wo ein Anschluss erforderlich ist, werden in dem Oxyd Öffnungen angebracht, über dem Oxyd wird dann ein Metallfilm
niedergeschlagen und unter Bildung der gewünschten Anschlüsse und Zwischenverbindungen selektiv entfernt.
Die Zwischenverbindung 21 verbindet so die Basis des Transistors T.. mit einem Ende des Widerstands R- und
die metallischen Bereiche 25 und 26 bilden den Emitterbzw. Kollektoranschluss. Zur Erzielung eines Kontakts
mit geringem Widerstand mit der Kollektorzone des Transistors Τ., mag es zweckmässig sein, zuerst eine N+-Zone
mit geringem Widerstand durch Diffusion an der Stelle
zu bilden, wo die Zuführung 26 einen Ohm'sehen Kontakt
t
ergeben soll*
Die
9 0 984 2/08 5 5
Die Bildung von Zuführungen oder Zwischenverbindungen, beispielsweise 21, 25 und 26, kann auf übliche bekannte
Weise, z.B. durch Vakuumaufdampfung, erfolgen und die
Zuführungen selbst können aus jedem geeigneten Material bestehen. Gemäss einer bevorzugten Ausführung verwendet
man jedoch für die Zuführungen oder Zwischenverbindungen ein Material, welches durch seine Anwesenheit die Halbleitervorrichtung
nicht verschlechtert, sich in die anderen Behandlungen, denen die Vorrichtung unterworfen wird, gut
einfügt und ein Arbeiten mit sehr kleinen geometrischen Abmessungen erlaubt. In dem spezifischen Fall von Siliciumhalbleitervorrichtungen
müssen Kontakte und Zwischenverbindungen gefunden werden, welche gut an Silicium und
den Siliciumoxydoberflachen haften, ohne jedoch damit
ungünstig zu reagieren, welche mit den gebräuchlichen Photomaskierungsmaterialien und Ätzmethoden zusammen verwendet
werden können, welche einen Ohm1sehen elektrischen
Anschluss mit geringem Widerstand mit Silicium ergeben, welche leicht durch Metallaufdampfung angebracht werden
können, welche eine hohe Leitfähigkeit besitzen und mit Golddrähten verbunden werden können. Eine Metallkombination,
welche in nahezu einzigartiger Weise alle vorstehenden Aufgaben erfüllt, ist Molybdän und Gold. Demgemäes
wird zunächst ein dünner Molybdänfilm auf die ganze Oberfläche des Siliciumplättchens 20 mit dem Silioiumoxydüberzug
15 und den eingeätzten Kontaktstellen aufge-
909842/0855
bracht.
• bracht. Dann wird das Molybdän mit einem dünnen Goldfilm bedeckt und anschliessend werden das Gold und das
Molybdän an den unerwünschten Stellen weggeätzt, so dass
das gewünschte Anschluss- und Verbindungsmuster 21, 25 und 26 auf der Siliciumoberfläohe und auf dem Oxyd zurückbleibt.
Fig. 8 zeigt eine Draufsioht auf das Plättchen 20 nach
Bildung der einzelnen Schaltkomponenten und nach Niederschlagung
der Zuführungen und Zwischenverbindungen an den gewünschten Stellen. In diesem Verfahrensstadium
sind die einzelnen Schaltkomponenten in dem Plättchen 20
gebildet, Jedooh noch nicht voneinander elektrisch isoliert.
Die elektrische Isolierung jeder der Schaltkomponenten
von der anderen erfolgt, indem man eine Reihe von Kanälen oder Wällen bildet, welche jede Komponente vollständig
umgeben, wie dies fig. 9 zeigt. Die verschiedenen Zuführungen
zwischen den Komponenten überqueren dann die Kanäle unter Bildung der gewünschten Zwischenverbindungen.
Die Bildung von Wällen oder Kanälen erfolgt nach der
nachstehend in Bezug auf Pig. 10 beschriebenen photographisohen
Maskierungs- und XtzmethodeV Pig. 10 stellt
eine Teilsohnittansioht durch das Plättchen 20 durch die
909842/0855
Kanäle
Kanäle 35 und 36 dar. Eine Schicht aus eine» JPhotöätzachutzmaterial
der in den USA-Patentschriften 2 670 285, 2 670 286 und 2 670 287 beschriebenen Art oder der Art,
wie es von der Eastman Kodak Company unter der Handelsbezeichnung "KMBR" oder "KTFR" beschrieben wird, wird
auf die Oberseite des Plättchens 20 aufgebracht, wobei 11KTFR" bevorzugt wird. Bann bringt man auf diee© lichtempfindliche
Ätzschutzschicht eine Photomaskiersing auf,
welche die Bereiche, wo die Kanäle oder Wälle gebildet werden sollen, abdeckt; die nicht-maskierten Teile der
Photoätzschutzschicht werden dann belichtet und photographisoh
entwickelt. Die Oberseite des Plättchens 20 behandelt man dann mit Ätzmitteln, welche selektiv die
Oxydschioht 15 und die darunter befindlichen Silieium-3ohichten
14 und 10 in den maskierten Bereichen bis herab zu der Oxydschicht 11 entfernen, wobei die Zuführungen
und Zwischenverbindungen intakt bleiben und wobei sich die z.B. in Fig. 10 gezeigten Kanäle 35 und 36 bilden.
Das jeweils verwendete Ätzmittel soll die Zuführungen und Zwisohenverbindungen nicht angreifen. So wurde beispielsweise
eine integrierte Schaltung auf die beschriebene Weise mit aus Molybdän und Gold bestehenden Zuführungen
oder Zwischenverbindungen hergestellt. JTaehd©« das Plättchen
mit dem darin gebildeten Sohaltkomponenten mit der
909 8 42/0855 Photoätzsehutzachicht
Photoätzschutzschicht und der Maskierung auf die beschriebene
Art überzogen worden war, wurde die Oberseite des Plättchens 20 mit einem aus saurem Ammoniumbifluorid
(NR-HFp) bestehenden chemischen Ätzmittel behandelt,
welches selektiv Teile der SiIiciumoxydschicht 15 unterhalb
den Zuführungen 21 und 26 entfernte (das Ausmass der Entfernung ist durch die gestrichelte Linie 15A dargestellt),
Jedoch das darunter befindliche Silicium im wesentlichen nicht angriff. Die maskierte Oberfläche
des Plättchens wurde dann mit einem aus einer Mischung von Salpetersäure, Fluorwasserstoffsäure und Essigsäure
bestehenden chemischen Ätzmittel behandelt, welches selektiv Teile der Silieiumschichten 14 und 10 unterhalb
der gestrichelten Linien 15A entfernte, während der verbliebene Teil der Siliciumoxydschicht 15 und der
Siliciumoxydschicht 11 nicht angegriffen wurde.
Das erhaltene Gebilde ist in Fig. 10 dargestellt, wo e.B.
die Komponenten T1 und R1 voneinander durch den Wall oder
Kanal 36 und die Oxydschicht elektrisch isoliert sind und die Zuführung oder Zwischenverbindung 21 den Spalt zwischen
diesen Schaltkomponenten überbrückt. Bei Anwendung der üblichen Metallniederschlagungsmethoden wird die Zwischenverbindung
21 durch das Ätzen nicht angegriffen und bleibt sehr fest, obwohl sie den Kanal 36 überbrückt. Die brücken-
909842/085:5*· bildenden
- IO - ·
bildenden Zuführungen hielten auch die weitere Bearbeitung aus, z.B. das Besprühen des Gebildes mit Alkohol
unter hohem Druck zur Entfernung des verwendeten Photoätzschutzmaterials,
ohne dass die freitragenden oder brückenbildenden Teile brachen. Gegebenenfalls kann
man die Stärke der freitragenden Zuführungen noöh dadurch
vergrössern, dass man durch eine geeignete Maskierung, z.B. aus KMER, elektrolytisch Gold aufplattiert, wodurch
die Festigkeit vergrössert wird. Fig. 9 eeigt als als
Erzeugnis des vorstehend beschriebenen Verfahren» erhaltene fertige Vorrichtung, wobei die Transistoren T. und Tg
und die Widerstände R1, R3 und Rt vollständig voneinander
durch das Plättchen 20isoliert sind und die aus einem Metallfilm bestehenden Zwisohenverbindungen eine logische
Schaltung ergeben, wie dies sohematisch in Fig. 11 dargestellt ist.
Obwohl die Erfindung vorstehend unter Bezugnahme auf eine spezifische Methode und Ausführungsform beschrieben
wurde, ist sie natürlich nicht darauf beschränkt* Das Grundprinzip der Erfindung besteht in der Isolierung einzelner,
durch Zwischenverbindungen verbundener Sohaltkomponenten
durch das Substrat, in welchem diese Komponenten durch Wegätzen bestimmter Teile des Materials zwischen
ihnen mit chemischen Ätzmitteln gebildet wurden,
909842/0855 welche
ORIGINAL INSPECTED
welche die Zwisohenverbindungen nicht angreifsn>
Jede Methods oder Jedes Ätzmittel, welches diese Aufgabe- erfüllt, fällt ausser den beschriebenen in den Rahmen
der Erfindung.
Ausser zu der be schrieb en en Herstellung bestimmter integrierter
Schaltungp$cann das erfindungsgemässe Verfahren
natürlich auch zur Herstellung einer Vielzahl Ton Schaltelementen
in einem einzigen Substrat Anwendung finden.
Zum Beispiel können ausser Transistoren» Dioden und Widerständen andere Komponenten^ z.B. Metall csyclli&J.li-leitervorrichtungen,
Feldeffekttransistoren und dielektrische
Oxydkondensatoren erzeugt werden, welche unter Leistung der gewünschten Schaltfunktionen miteinander verbunden
und dann gemäss der Erfindung vcaeinanäer elektrisch
isoliert werden. Obwohl das als lusgangsmaterial
dienende Plättchen in der beschriebene*! AusiuJirungsfcrm
aus N+ Halbleitermaterial mit niedrigemspezifischen*
Widerstand bestand, können doch auch P-Isitends Materialien
und/oder solche mit hohem spezifischem Widerstand' Terwendet
werden.
Obwohl sich das vorstehend beschriebene Verfahren 'besonders
für integrierte Schaltungen als geeignet erwiesen hat, eignet es sich doch auch zur Herstellung von einzsl-
neiLt auf einem isolierenden Substrat angeordneten Vorrich-
909842/0 855
tunken.
tungen. In Bezug auf diese letztere AusfUhrungsform der
Erfindung wird auf flg.12 verwiesen, welche einen SPH-Transistor
4-0 zeigt, der aus einer N-leitenden Kollektorsohioht
44, einer P-leitenden, diffundierten Basiszone 45 und einer N-leitenden diffundierten Smitterasone 46 'besteht.
Der Transistor 40 ist auf dem Halbleitersubstrat 41 gebildet, von welohem er duroh die Oxydsohicht 42 in
etwa der gleichen Weise getrennt ist, wie es vorstehend unter Bezug auf den Transistor 9?- von Pig. 1 bis 11 besohrieben
wurde. Dieses Verfahren hinterlässt einen Oxydüberzug 57 auf der Oberseite des Plättchen©, welcher wegen
der aufeinanderfolgenden Diffusionsbehandlungen allgestuft ist. Für Anwendungen bei hohen Frequenzen sind die geometrischen
Abmessungen des aktiven Teils des Transistors 40 extrem klein; die Emitterzone 46 beträgt in einigen Fällen
nur einige Hundertstel mil .
Die Kollektor-, Basis- und BmitteransohlÜsse dieses Transistors
werden durch Metallstreifen 51 bzw. 56 bzw. 48 gebildet, welche in in den Oxydüberzug 57 eingeätzte öffnungen
ragan und mit den entsprechenden Zonen einen Ohm'sehen
Kontakt ergeben. Die Streifen enden jeweils in verbreiterte Auflagen 52, 55 und 49·
Diese verbreiterte Kontaktanordnung ist für Hochfrequenzvorrichtungen
wegen der vorstehend erwähnten extremen 909842/0855
Kleinheit
ORIGINAL INSPECTED
Kleinheit der aktiven Zonen des Transistors 40 notwendig.
Wenn die Kontakte nicht breiter sind als die aktiven Zonen, ist et$ nämlich unmöglich, diese Kontakte mit
äusseren Zuführungsdrähten zu verbinden, weshalb die verbreiterten dünnen Streifen (welche mit den aktiven
Zonen Kontakt haben) mit den verbreiterten Auflagen (welche die äuaseren Anschlüsse ergeben) erforderlich
sind. Mit dieser verbreiterten Kontaktanordnung ist indessen ein kapazitiver Blindwiderstand verbunden, da
die verbreiterten Kontakte über die Oxydschioht 57 verlaufen (welche als dielektrische Schicht wirkt); dieser
kapazitive Blindwiderstand verursacht eine unerwünschte Kopplung bei hohen Frequenzen.
TJm diese kapazitiven Effekte zu verringern, wird der Kanal oder der Wall 47 vollständig rund um die aktiven
Teile des Transistors 40 geätzt, wie dies Fig. 12 zeigt, wodurch diese aktiven Zonen von den verbreiterten Auflagen
und von wesentlichen Teilen der länglichen Metallstreifen isoliert werden. Die Bildung des Kanals 47 erfolgt
auf die gleiche Weise wie vorstehend in Bezug auf Fig. 9 und 10 beschrieben. Man erhält infolgedessen einen
Hochfrequenztransistor 40 mit kleinen geometrischen Abmessungen, bei welchem dünne, filmförmige, fortlaufende
metallische Zuführungen von verschiedenen aktiven Zonen zu den jeweiligen Verbindungsstellen verlaufen, während
909842/0 85 5
gleichzeitig
gleichzeitig der mit einer solchen Anordnung veiläiihdene
kapazitive Blindwiderstand auf einem Minimum geh&Iten
wird. Um jede Kopplungskapazität nooh weiter im verringern,
können in gleicher Weise auch Kanäle oder Wälle gebildet werden, welche vollständig jede der di© Verbindungsoder
Anschlussstellen bildenden Auflagen umgeben und diese so voneinander isolieren.
Die Erfindung kann weitgehende Abänderungen erfahren, ohne dass dadurch ihr Rahmen verlassen wird.
909842/0855
mSPECTED
Claims (7)
1) Verfahren zur Heratellung einer Halbleitervorrichtung
mit mehreren P- und N-leitenden Zonen auf
einer Oberfläche eines Halbleiterkörpers mit mindestens einem an dieser Oberfläche endenden PN-Übergang
dazwischen, einem Isolator auf dieser Oberfläche mit mindestens einer Öffnung darin, durch welche die
von dem PN-Übergang eingeschlossene Zone freigelegt wird, dadurch gekennzeichnet, dass auf der gegenüberliegenden
Seite des Halbleiterkörpers ein bleibender Halter befestigt wird, dass die erste Oberfläche
selektiv maskiert und Halbleitermaterial aus dem Halbleiterkörper entfernt wird.
2) Verfahren nach Anspruch 1, wobei die Halbleitervorrichtung ein Halbleiterkreis mit mehreren Schaltelementen
dicht an der einen Oberfläche des Halbleiterkörpers ist, welche durch das leitende Material
auf dem Isolator elektrisch miteinander verbunden sind, dadurch gekennzeichnet, dass Halbleitermaterial aus
dem Halbleiterkörper zwischen bestimmten Schaltelementen entfernt wird, um diese Schaltelemente elektrisch
voneinander zu isolieren.
Il
909842/0855
' ORIGINAL !WSPECTEO
' ORIGINAL !WSPECTEO
3) Verfahren naoh Anspruch 2, dadurch gekennzeiohnet,
dass der Halbleiterkörper zuerst auf dem bleibenden !rager befestigt wird, worauf man die Schaltelemente
erzeugt und elektrisch miteinander verbindet.
4) Verfahren nach einem der vorhergehenden AnsprÜohe,
dadurch gekennzeichnet, dass der bleibende Träger aus einer an den Halbleiterkörper angrenzenden Oxydschicht
besteht.
5) Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der bleibende Träger angrenzend an die Oxydschicht
eine niedergeschlagene Halbleiterschicht enthält.
6) Verfahren nach einem der vorhergehenden Ansprüohe,
dadurch gekennzeichnet, dass Halbleitermaterial mittels eines den Isolator, das leitende Material
und den bleibenden Träger nicht angreifenden Ätzmittels entfernt wird.
7) Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der unterhalb des leitenden
Materials befindliche Teil des Halbleiter-
körpers 909842/0855
ORIGUNAL INSPECTED
körpers entfernt wird» während ein anderer Teil des Halbleiterkörpers, auf welchem das leitende
Material endet, zurückbleibt*
909842/0855 „_
BNAt INSPECTED .
- I
Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US46819665A | 1965-06-30 | 1965-06-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1564860A1 true DE1564860A1 (de) | 1969-10-16 |
Family
ID=23858806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661564860 Pending DE1564860A1 (de) | 1965-06-30 | 1966-06-25 | Verfahren zur Herstellung von Halbleitervorrichtungen |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS503627B1 (de) |
DE (1) | DE1564860A1 (de) |
GB (2) | GB1153052A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS555273B2 (de) * | 1973-11-09 | 1980-02-05 | ||
JPS5542573U (de) * | 1978-09-14 | 1980-03-19 | ||
JPS5764877U (de) * | 1980-10-06 | 1982-04-17 | ||
US4918505A (en) * | 1988-07-19 | 1990-04-17 | Tektronix, Inc. | Method of treating an integrated circuit to provide a temperature sensor that is integral therewith |
DE69831075D1 (de) | 1998-10-21 | 2005-09-08 | St Microelectronics Srl | Herstellungsverfahren von integrierten Vorrichtungen, die Mikrostrukturen mit elektrischen schwebenden Zwischenverbindungen enthalten |
-
1966
- 1966-06-23 GB GB53245/68A patent/GB1153052A/en not_active Expired
- 1966-06-23 GB GB28061/66A patent/GB1153051A/en not_active Expired
- 1966-06-25 DE DE19661564860 patent/DE1564860A1/de active Pending
- 1966-06-30 JP JP41042168A patent/JPS503627B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB1153052A (en) | 1969-05-21 |
GB1153051A (en) | 1969-05-21 |
JPS503627B1 (de) | 1975-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
DE1514818C3 (de) | ||
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1439935A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE1903961A1 (de) | Integrierte Halbleiteranordnung | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2031333C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2546314A1 (de) | Feldeffekt-transistorstruktur und verfahren zur herstellung | |
DE1944793A1 (de) | Halbleiterbauelement | |
EP0101000A2 (de) | Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung | |
DE1564191A1 (de) | Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat | |
EP0001574A1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE2149766A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
DE1564860A1 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE2458410C2 (de) | Herstellungsverfahren für eine Halbleiteranordnung | |
DE3851991T2 (de) | Bipolartransistoren. | |
DE10318422A1 (de) | Hochfrequenz-Bipolartransistor und Verfahren zur Herstellung desselben | |
DE69215956T2 (de) | Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2657822C2 (de) | ||
DE2133977C3 (de) | Halbleiterbauelement | |
DE2001468A1 (de) | Verfahren zur Herstellung von Halbleiterbauelementen | |
DE2460653A1 (de) | Verfahren zum aetzen von silicium |