DE112015004947T5

DE112015004947T5 - Chip-Widerstand

Info

Publication number: DE112015004947T5
Application number: DE112015004947.9T
Authority: DE
Inventors: Kentaro Matsumoto
Original assignee: Koa Corp
Current assignee: Koa Corp
Priority date: 2014-10-31
Filing date: 2015-08-25
Publication date: 2017-08-17
Also published as: JP2016092127A; US10043602B2; WO2016067726A1; JP6373723B2; US20170316853A1; CN107148657B; CN107148657A

Abstract

Um einen Chip-Widerstand bereitzustellen, in dem ein Widerstands-Element sicher gegenüber der Außenumgebung geschützt werden kann und der auch hinsichtlich seiner Korrosionsbeständigkeit exzellent ist, ist ein Chip-Widerstand 1 so konfiguriert, dass er einschließt: ein isolierendes Substrat 2; ein Paar Front-Elektroden 3, die an einander gegenüberliegenden End-Bereichen einer vorderen Fläche des isolierenden Substrats 2 vorgesehen sind; ein Paar Rück-Elektroden 7, die an einander gegenüberliegenden End-Bereichen einer hinteren Fläche des isolierenden Substrats 2 vorgesehen sind; ein Widerstands-Element 4, das derart vorgesehen ist, dass es sich auf die beiden Front-Elektroden 3 erstreckt; eine erste isolierende Schicht 5, die das Widerstands-Element 4 bedeckt; eine zweite isolierende Schicht 6, die aus einem Harz-Material hergestellt ist und die erste isolierende Schicht 5 bedeckt; Endflächen-Elektroden 8, die elektrischen Kontakt zwischen den Front-Elektroden 3 und den Rück-Elektroden 4 herstellen; Überzugs-Schichten 9, die die Endflächen-Elektroden bedecken; usw.. Raue Flächen-Bereiche 6a, die hinsichtlich ihrer Oberflächen-Rauheit rauer gemacht wurden als irgendein anderer Bereich der zweiten isolierenden Schicht 6, sind an einander gegenüberliegenden End-Bereichen der zweiten isolierenden Schicht 6 gebildet. End-Bereiche der Endflächen-Elektroden 8 und der Überzugs-Schichten 9 werden jeweils in engen Kontakt mit den rauen Flächen-Bereichen 6a gebracht.

Description

Technischer Bereich
Die vorliegende Erfindung betrifft einen Chip-Widerstand des Oberflächen-montierbaren Typs.
Stand der Technik
Allgemein ist ein Chip-Widerstand aufgebaut hauptsächlich aus einem quaderartig geformten isolierenden Substrat, einem Paar Front-Elektroden, einem Paar Rück-Elektroden, Endflächen-Elektroden, Überzugs-Schichten, einem Widerstands-Element, einer Schutzschicht usw.. Das Paar Front-Elektroden ist auf einer vorderen Fläche des isolierenden Substrats angeordnet, und die Elektroden sind einander gegenüberliegend mit einem vorbestimmten Abstand zwischen ihnen angeordnet. Das Paar Rück-Elektroden ist auf einer hinteren Fläche des isolierenden Substrats angeordnet, und die Elektroden sind einander gegenüberliegend mit einem vorbestimmten Abstand zwischen ihnen angeordnet. Die Endflächen-Elektroden stellen einen elektrischen Kontakt jeweils zwischen den Front-Elektroden und den Rück-Elektroden her. Die Überzugs-Schichten bedecken die Elektroden. Das Widerstands-Element überbrückt die miteinander gepaarten Front-Elektroden. Die Schutzschicht bedeckt das Widerstands-Element. Die Schutzschicht hat eine Zwei-Schichten-Struktur, die aus einer ersten isolierenden Schicht – genannt „Grundierungs-Schicht“ – und einer zweiten isolierenden Schicht – genannt „Überzugs-Schicht“ – besteht.
In derart konfigurierten Chip-Widerständen wird Laserlicht auf Widerstands-Elemente aufgebracht, um Abgleichungs-Rillen darin zu bilden. Auf diese Weise werden anfängliche Widerstands-Werte, die bei den Widerstands-Elementen in der Stufe der Produktion schwanken, auf einen gewünschten Ziel-Widerstands-Wert eingestellt. Um zu verhindern, dass bei dieser Gelegenheit die nahe Umgebung der Abgleichungs-Rillen jedes der Widerstands-Elemente durch die Hitze des Laser-Lichts beschädigt wird, wird das Widerstands-Element mit einer ersten Schutzschicht bedeckt, die aus einem Glas-Material hergestellt ist, so dass das Widerstands-Element mit dem Laserlicht durch die erste Schutzschicht bestrahlt werden kann. Zusätzlich wird das Widerstands-Element, in dem die Abgleichungs-Rille gebildet wurde, gegenüber der Außenumgebung durch eine zweite Schutzschicht geschützt. Wenn die zweite Schutzschicht aus einem Glas-Material gebildet wird, dessen Feuchtigkeitsbeständigkeit exzellent ist, ist es erforderlich, dass das Glas bei einer hohen Temperatur von etwa 600 °C gesintert wird. Daher besteht ein Nachteil dahingehend, dass sich der eingestellte Widerstands-Wert ändert und so verhindert wird, dass das Widerstands-Element mit hoher Präzision hergestellt wird. Um den Nachteil zu lösen, wurde in jüngerer Zeit ein Verfahren zum Sintern eines Harz-Materials wie eines Epoxy-Harzes bei einer relativ niedrigen Temperatur von etwa 200 °C unter Bildung einer zweiten Schutzschicht der allgemeine Trend. Es wurde auch eine Erfindung wie folgt gemacht: Ein Epoxy-Harz, ein Polyimid-Harz oder dergleichen, das exzellent hinsichtlich seiner Feuchtigkeitsbeständigkeit ist, wird als Harz-Material zum Bilden der zweiten Schutzschicht verwendet, die so dicht ist, dass sie irgendwelche Gasblasen oder irgendwelche Luftlöcher nicht enthält.
Weiter hat dieser Typ eines Chip-Widerstandes eine Konfiguration, in der ein Metall-Material auf Silber-Basis normalerweise verwendet wird, wenn Front-Elektroden und Überzugs-Schichten zum Bedecken der Front-Elektroden gebildet werden. Jedoch tritt ein Sulfid-Gas usw., das eine hohe Korrosivität aufweist, leicht in Spalte wie Grenzbereiche zwischen den Überzugs-Schichten und einer zweiten Schutzschicht ein. Aus diesem Grund besteht eine Befürchtung, dass die Front-Elektroden durch das Sulfid-Gas usw. usw. korrodiert werden können und so Probleme bezüglich einer Änderung des Widerstands-Werts, über eine Leitungsunterbrechung usw. verursacht werden.
Um die Probleme zu lösen, wurde vorher der folgende Chip-Widerstand vorgeschlagen, wie in der Patent-Literatur-Druckschrift (1) offenbart wurde: Endflächen-Elektroden werden nämlich so gebildet, dass sie sich bis zu End-Bereichen einer zweiten Schutzschicht erstrecken, und Überzugs-Schichten, die auf den Endflächen-Elektroden gebildet waren, werden in engen Kontakt mit den End-Bereichen der zweiten Schutzschicht gebracht. So können Spalte zwischen der zweiten Schutzschicht und den Endflächen-Elektroden eliminiert werden, so dass die Korrosionsbeständigkeit (insbesondere die Sulfurierungs-Beständigkeit) verbessert wird.
Zitaten-Liste Patent-Literatur

Patentliteratur 1: JP 2009-158,721 A

Zusammenfassung der Erfindung
Technisches Problem
Jedoch ist dann, wenn die zweite Schutzschicht zu einer dichten Struktur ausgebildet wird, um die Feuchtigkeitsbeständigkeit zu verbessern, die Vorderfläche der zweiten Schutzschicht glatt mit einer Oberflächen-Rauheit, die keine Gasblasen oder Luftlöcher aufweist. Dementsprechend werden die engen Kontakt-Eigenschaften der Endflächen-Elektroden oder der Überzugsschichten mit der zweiten Schutzschichtverschlechtert, was dazu führt, dass sich die Endflächen-Elektroden oder die Überzugsschichten leicht von der zweiten Schutzschicht abschälen. Als Ergebnis dessen tritt das Problem auf, dass die Korrosionsbeständigkeit der Front-Elektroden verschlechtert werden kann.
Die Erfindung wurde vollendet in Berücksichtigung der tatsächlichen Umstände der Technik des vorgenannten Standes der Technik. Eine Aufgabe der Erfindung ist, einen Chip-Widerstand bereitzustellen, bei dem ein Widerstands-Element sicher vor der Außenumgebung geschützt werden kann und der auch eine ausgezeichnete Korrosionsbeständigkeit aufweist.
Lösung des Problems
Um die obige Aufgabe zu erreichen, stellt die Erfindung einen Chip-Widerstand bereit, der einschließt: ein quaderartiges isolierendes Substrat; ein Paar Front-Elektroden, die an einander gegenüberliegenden End-Bereichen einer vorderen Fläche des isolierenden Substrats vorgesehen sind; ein Paar Rück-Elektroden, die an einander gegenüberliegenden End-Bereichen einer hinteren Fläche des isolierenden Substrats vorgesehen sind; ein Widerstands-Element, das vorgesehen ist, sich zu dem Paar Front-Elektroden zu erstrecken; eine erste isolierende Schicht, die aus einem Glas-Material hergestellt ist, um das Widerstands-Element zu bedecken; eine zweite isolierende Schicht, die aus einem Harz-Material hergestellt ist, um Bereiche der Front-Elektroden und der ersten isolierenden Schicht zu bedecken; Endflächen-Elektroden, die vorgesehen sind, einen elektrischen Kontakt zwischen den Front-Elektroden und den Rück-Elektroden herzustellen, und die sich über Grenz-Positionen zwischen den Front-Elektroden und der zweiten isolierenden Schicht hinaus und bis zu End-Bereichen der zweiten isolierenden Schicht erstrecken; und Überzugs-Schichten, die vorgesehen sind, um die Endflächen-Elektroden zu bedecken und die sich über die Grenz-Positionen zwischen den Endflächen-Elektroden und der zweiten isolierenden Schicht hinaus und bis zu den End-Bereichen der zweiten isolierenden Schicht erstrecken; wobei eine Abgleichungs-Rille in dem Widerstands-Element und in der ersten isolierenden Schicht gebildet ist, so dass ein Widerstands-Wert des Chip-Widerstands eingestellt werden kann; wobei
raue Flächen-Bereiche, die hinsichtlich der Oberflächen-Rauheit rauer als irgendein anderer Bereich der zweiten isolierenden Schicht gemacht wurden, an einander gegenüberliegenden End-Bereichen der zweiten isolierenden Schicht und an äußeren Seiten der ABgeichungs-Rille positioniert vorgesehen sind und End-Bereiche der Endflächen-Elektroden und der Überzugs-Schichten in engem Kontakt mit den jeweiligen rauen Flächen-Bereichen sind.
In dem so konfigurierten Chip-Widerstand hat die vordere Fläche der zweiten isolierenden Schicht, die den Bereich bedeckt, in dem die Abgleichungs-Rille zugegen ist, eine dichtere Oberflächen-Rauheit als die einander gegenüberliegenden End-Bereiche der zweiten isolierenden Schicht. Dementsprechend kann Feuchtigkeits-Beständigkeit sichergestellt werden, so dass das Widerstands-Element sicher gegenüber der Außenumgebung geschützt werden kann. Darüber hinaus dienen die einander gegenüberliegenden End-Bereiche der zweiten isolierenden Schicht, die die Bereiche bedeckt, an denen die Abgleichungs-Rille nicht vorhanden ist, als die rauen Oberflächen-Bereiche, deren Flächen aufgeraut sind. Die End-Bereiche der Endflächen-Elektroden, und die Überzugs-Schichten erreichen die rauen Oberflächen-Bereiche. Dementsprechend sind die engen Kontakt-Eigenschaften der Endflächen-Elektroden und der Überzugs-Schichten mit der zweiten isolierenden Schicht so ausgezeichnet, dass sicher verhindert werden kann, dass sich die Korrosionsbeständigkeit der Front-Elektroden verschlechtert.
In der vorstehend beschriebenen Konfiguration können die rauen Oberflächen-Bereiche gebildet werden durch Druckgebläse-Behandlung, die auf die zweite isolierende Schicht aufgebracht wird. So können die rauen Oberflächen-Bereiche und der andere Bereich in der zweiten isolierenden Schicht gebildet werden, die aus ein und demselben Material hergestellt sind.
Alternativ dazu können isolierende Hilfs-Schichten, deren Oberflächen-Rauheit rauer gemacht ist als die zweite isolierende Schicht, auf den einander gegenüberliegenden End-Bereichen der zweiten isolierenden Schicht vorgesehen werden, und die isolierenden Hilfs-Schichten können als die rauen Oberflächen-Bereiche ausgebildet werden. In diesem Fall können die isolierenden Hilfs-Schichten durch Drucken in einem einfacheren Produktionsprozess gebildet werden als durch die Druckgebläse-Behandlung.
In diesem Fall kann das Harz-Material der isolierenden Hilfs-Schichten dasselbe Material enthalten wie das Material, das für die Endflächen-Elektroden verwendet wird. So können die engen Kontakt-Eigenschaften zwischen den Endflächen-Elektroden und den isolierenden Hilfs-Schichten (raue Oberflächen-Bereiche) vorzugsweise mehr verstärkt werden.
Darüber hinaus können in der vorstehend beschriebenen Konfiguration die Überzugs-Schichten aus demselben Material gebildet werden wie das Material, das in den Endflächen-Elektroden und den isolierenden Hilfs-Schichten enthalten ist. So können nicht nur die engen Kontakt-Eigenschaften zwischen den Endflächen-Elektroden und den isolierenden Hilfs-Schichten, sondern auch die engen Kontakt-Eigenschaften zwischen den Überzugs-Schichten und den isolierenden Hilfs-Schichten vorzugsweise verstärkt werden.
Vorteilhafte Wirkungen der Erfindung
Gemäß der Erfindung werden die einander gegenüberliegenden End-Bereiche der zweiten isolierenden Schicht, die die Bereiche bedecken, in denen die Abgleichungs-Rille fehlt, als die rauen Oberflächen-Bereiche gebildet, so dass enge Kontakt-Eigenschaften der Endflächen-Elektroden oder der Überzugs-Schichten mit der zweiten isolierenden Schicht ausgezeichnet sein können. Folglich ist es möglich, einen Chip-Widerstand bereitzustellen, in dem ein Widerstands-Element sicher gegenüber der Außenumgebung geschützt werden kann und das auch ausgezeichnet hinsichtlich seiner Korrosionsbeständigkeit ist.
Kurze Beschreibung der Figuren
[1] Eine Schnittansicht eines Chip-Widerstands gemäß einer ersten Ausführungsform der Erfindung.
[2] Schnittansichten, die Herstellungsschritte des Chip-Widerstands zeigen.
[3] Schnittansichten, die Herstellungsschritte des Chip-Widerstands zeigen.
[4] Eine Schnittansicht eines Chip-Widerstands gemäß einer zweiten Ausführungsform der Erfindung.
[5] Schnittansichten, die Herstellungsschritte des Chip-Widerstands zeigen.
Beschreibung von Ausführungsformen
Ausführungsformen der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnungen beschrieben. Wie in 1 gezeigt, besteht ein Chip-Widerstand 1 gemäß einer ersten Ausführungsform der Erfindung hauptsächlich aus einem quaderartig geformten isolierenden Substrat 2, einem Paar Front-Elektroden 3, einem Widerstands-Element 4, einer ersten isolierenden Schicht 5, einer zweiten isolierenden Schicht 6, einem Paar Rück-Elektroden 7, einem Paar Endflächen-Elektroden 8, Überzugs-Schichten 9, usw.. Das Paar Front-Elektroden 3 ist auf in Längsrichtung einander gegenüberliegenden Endbereichen an einer oberen Fläche des isolierenden Substrats 2 vorgesehen. Das wie ein Rechteck geformte Widerstands-Elemement 4 ist derart vorgesehen, dass es sich auf die Front-Elektroden 3 erstreckt. Die erste isolierende Schicht 5 bedeckt das Widerstands-Element 4. Die zweite isolierende Schicht 6 bedeckt die erste isolierende Schicht 5. Das Paar Rück-Elektroden 7 ist auf in Längsrichtung einander gegenüberliegenden Endbereichen an einer unteren Fläche des isolierenden Substrats 2 vorgesehen. Das Paar Endflächen-Elektroden 8 ist an seitlichen Flächen des isolierenden Substrats 2 vorgesehen und stellt so entsprechend einen elektrischen Kontakt zwischen den jeweiligen Front-Elektroden 3 und den jeweiligen Rück-Elektroden 7 her. Die Überzugsschichten 9 bedecken die Endflächen-Elektroden 8. Eine Abgleichungs-Rille 10 ist in dem Widerstands-Element 4 und der ersten isolierenden Schicht 5 gebildet. Ein Widerstands-Wert des Widerstands-Elements 4 wird durch die Abgleichungs-Rille 10 eingestellt.
Das isolierende Substrat 2 ist aus keramischem Material hergestellt. Wenn ein Substrat aus einem großteiligen Aggregat-Material, das weiter unten beschrieben wird, entlang primären Teilungsrillen und sekundären Teilungsrillen geteilt wird, die sich vertikal und horizontal erstrecken, kann eine Zahl der isolierenden Substrate 2 erhalten werden.
Die Front-Elektroden 3 werden erhalten durch Siebdrucken, Trocknen und Sintern eines Pasten-Materials auf Ag-(Silber-)Basis, das 1 bis 5 Gew.-% Pd (Palladium) enthält.
Das Widerstands-Element 4 wird erhalten durch Siebdrucken, Trocknen und Sintern einer Resistiv-Paste aus Rutheniumoxid usw.. In Längsrichtung einander gegenüberliegende Endbereiche des Widerstands-Elements 4 überlappen mit den Front-Elektroden 3.
Die erste isolierende Schicht 5 und die zweite isolierende Schicht 6 bilden eine Schutzschicht, die eine Zwei-Schichten-Struktur aufweist. Von der Schutzschicht ist die erste isolierende Schicht 5 eine Grundierungs-Schicht, die das Widerstands-Element 4 bedeckt, bevor die Abgeichungs-Rille 10 gebildet wird, und ist die zweite isolierende Schicht 6 eine Überzugs-Schicht, die die erste isolierende Schicht 5 bedeckt, nachdem die Abgleichungs-Rille 10 gebildet wurde. Übrigens ist die Abgleichungs-Rille 10 ein Spalt, der durch Einstrahlen von Laserlicht in L-Form, in linearer Form oder dergleichen gebildet wird. Der Spalt wird in einem Bereich des Widerstands-Elements 4 gebildet, der zwischen dem Paar Front-Elektroden 3 liegt.
Die erste isolierende Schicht 5 wird erhalten durch Siebdrucken, Trocknen und Sintern einer Glas-Paste. Die erste isolierende Schicht 5 bedeckt eine obere Fläche des Widerstands-Elements 4 und überlappt mit den Endbereichen der Front-Elektroden 3.
Die zweite isolierende Schicht 6 wird erhalten durch Siebdrucken und thermisches Härten (Brennen) einer Epoxy-Harz-Paste oder einer Polyimid enthaltenden Paste auf Epoxy-Harz-Basis, die eine ausgezeichnete Feuchtigkeitsbeständigkeit aufweist. Die zweite isolierende Schicht 6 bedeckt die erste isolierende Schicht 5 und überlappt mit den Endbereichen der Front-Elektroden 3. Einander gegenüberliegende Endbereiche der zweiten isolierenden Schicht 6 dienen als raue Oberflächen-Bereiche 6a. Die rauen Oberflächen-Bereiche 6a sind so eingestellt, dass sie eine rauere Oberflächen-Rauheit aufweisen als irgendein anderer Bereich der zweiten isolierenden Schicht 6. Mit anderen Worten: Der Bereich der zweiten isolierenden Schicht 6, der die rauen Oberflächen-Bereiche 6a ausschließt, hat eine glatte Oberflächen-Rauheit ohne Gasblasen oder Luftlöcher. Der Bereich wird als glatter Oberflächen-Bereich 6b bezeichnet. Der Wert Ra (arithmetisches Mittel der Rauheit) jedes der rauen Oberflächen-Bereiche 6a wird auf einen Wert des 1,5- oder Mehr-Fachen des Werts des glatten Oberflächen-Bereichs 6b festgesetzt. Übrigens wird – wie später im Einzelnen beschrieben wird – der raue Oberflächen-Bereich 6a gebildet durch Druckstrahlen wie beispielsweise Sandstrahlen, das auf eine Vorderfläche der zweiten isolierenden Schicht 6 aufgebracht wird.
Die Rück-Elektroden werden erhalten durch Siebdrucken, Trocknen und Sintern einer Ag-Paste oder einer eine kleine Menge Pd enthaltenden Ag-Pd-Paste.
Die Endflächen-Elektroden 8 werden gebildet durch Sputtern von Nickel (Ni) / Chrom (Cr) usw.. Die meisten Teile der Front-Elektroden 3 und der Rück-Elektroden 7, die außerhalb der zweiten isolierenden Schicht 6 angeordnet sind, sind mit den Endflächen-Elektroden 8 bedeckt. Die Endflächen-Elektroden 8 erstrecken sich über die Grenz-Bereiche zwischen den Front-Elektroden 3 und der zweiten isolierenden Schicht 6 und bis hin zu den rauen Oberflächen-Bereichen 6a. Die meisten Teile der rauen Oberflächen-Bereiche 6a ausschließlich ihrer oberen Bereichs-Seiten sind in engem Kontakt mit End-Bereichen der Endflächen-Elektroden 8.
Die Überzugs-Schichten sind hergestellt aus einem Ni-Überzug, einem Sn-Überzug, usw.. Die Überzugs-Schichten 9 bedecken die Endflächen-Elektroden 8, die Front-Elektroden 3 und die Rück-Elektroden 7.
Als nächstes wird ein Verfahren zum Herstellen des Chip-Widerstands 1, der wie oben beschrieben konfiguriert ist, unter Bezugnahme auf die 2 und die 3 beschrieben.
Als erstes wird ein Aggregat-Substrat 2A hergestellt, in dem sich in einem gitterartigen Muster erstreckende primäre Teilungs-Rillen und sekundäre Teilungsrillen gebildet wurden. Vordere und hintere Flächen des Aggregat-Substrats 2A werden in eine Zahl von Chip-Bildungs-Bereichen durch die primären Teilungsrillen und die sekundären Teilungsrillen unterteilt. Jeder der Chip-Bildungs-Bereiche dient als ein isolierendes Substrat 2 entsprechend einem Chip-Widerstand. Obwohl ein Chip-Bildungs-Bereich beispielhaft in den 2 und in den 3 gezeigt ist, ist tatsächlich eine Zahl solcher Chip-Bildungs-Bereiche in dem gitterartigen Muster angeordnet.
Eine Ag-Paste wird im Siebdruck-Verfahren auf die Rück-Fläche des Aggregat-Substrats 2A gedruckt und dann getrocknet. So wird – wie in 2(a) gezeigt – ein Paar Rück-Elektroden 7, die einander gegenüberliegend mit einem vorbestimmten Abstand zwischen ihnen angeordnet sind, auf in Längsrichtung einander gegenüber angeordneten End-Bereichen jedes Chip-Bildungs-Bereichs gebildet.
Als nächstes wird eine Ag-Paste im Siebdruck-Verfahren auf die vordere Fläche des Aggregat-Substrats 2A gedruckt und dann getrocknet. So wird – wie in 2(b) gezeigt – ein Paar Front-Elektroden 3, die einander gegenüberliegend mit einem vorbestimmten Abstand zwischen ihnen angeordnet sind, auf in Längsrichtung einander gegenüber angeordneten End-Bereichen jedes Chip-Bildungs-Bereichs gebildet. Dann werden die Front-Elektroden 3 und die Rück-Elektroden 7 gleichzeitig bei einer hohen Temperatur von etwa 850 °C gesintert. Übrigens können die Front-Elektroden 3 und die Rück-Elektroden 7 getrennt voneinander gesintert werden, oder eine Bildungs-Sequenz der Front-Elektroden 3 und der Rück-Elektroden 7 kann umgekehrt werden, um so die Front-Elektroden 3 vor den Rück-Elektroden 7 zu bilden.
Als nächstes wird eine Resistiv-Paste, die Rutheniumoxid usw. enthält, im Siebdruck-Verfahren auf die Vorderfläche des Aggregat-Substrats 2A gedruckt und dann getrocknet. So wird ein Widerstands-Element 4 gebildet, dessen End-Bereiche auf den Front-Elektroden 3 angeordnet sind, wie dies in 2(c) gezeigt ist, und dieses wird dann bei einer hohen Temperatur von etwa 850 °C gesintert.
Als nächstes wird eine Glas-Paste im Siebdruck-Verfahren auf einen Bereich gedruckt, der das Widerstands-Element 4 bedeckt, und wird dann getrocknet. So wird eine erste isolierende Schicht 5 gebildet, die das Widerstands-Element 4 und End-Bereiche der Front-Elektroden 3 bedeckt, wie in 2(d) gezeigt ist, und wird dann bei einer Temperatur von etwa 600 °C gesintert.
Als nächstes wird Laser-Licht auf das Widerstands-Element 4 durch die erste isolierende Schicht 5 aufgebracht, während Messfühler (nicht gezeigt) jeweils in Kontakt mit dem Paar Hilfs-Elektroden 5 gebracht werden, um einen Widerstands-Wert des Widerstands-Elements 4 zu messen. So wird – wie in 2(e) gezeigt – eine Abgleichungs-Rille 10 in der ersten isolierenden Schicht 5 und dem Widerstands-Element 4 gebildet, um den Widerstands-Wert des Widerstands-Elements 4 anzupassen.
Als nächstes wird eine Epoxy-Polyimid-Harz-Paste im Siebdruck-Verfahren aufgedruckt, um die erste isolierende Schicht 5 zu bedecken, und wird dann bei einer Temperatur von etwa 200 °C thermisch gehärtet (gebrannt). So wird – wie in 2(f) gezeigt – eine zweite isolierende Schicht 6 gebildet, die die gesamte erste isolierende Schicht 5, die in dem Widerstands-Element 4 gebildete Abgleichungs-Rille 10 und die End-Bereiche der Front-Elektroden 3 bedeckt.
Als nächstes wird eine maskierende Paste, die durch Wasser usw. weggewaschen werden kann, im Siebdruck-Verfahren auf eine vordere Fläche der zweiten isolierenden Schicht 6 gedruckt und dann getrocknet. So wird – wie in 3(a) gezeigt – eine Maskierung 11 auf der zweiten isolierenden Schicht 6 ausschließlich ihrer einander gegenüberliegenden End-Bereiche gebildet, das heißt einem Bereich, der die Abgleichungs-Rille 10 bedeckt.
Als nächstes wird – wie in 3(b) gezeigt – ein abrasives Mittel durch Druckluft aufgesprüht, um einen Sandstrahl auf die zweite isolierende Schicht 6 aufzubringen und so die vordere Fläche der zweiten isolierenden Schicht 6 aufzurauen, die nicht mit der Maskierung 11 bedeckt ist. Danach wird die Maskierung 11 gereinigt und entfernt, wie dies in 3(c) gezeigt ist. So werden raue Oberflächen-Bereiche 6a, deren Oberfläche aufgeraut wurde, auf einander gegenüberliegenden End-Bereichen der zweiten isolierenden Schicht 6 gebildet. Eine obere Fläche der zweiten isolierenden Schicht 6, die mit der Maskierung 11 bedeckt wurde, wird ein glatter Oberflächen-Bereich 6b, der glatt ist, mit einer dichten Struktur.
Die bis dahin durchgeführten Schritte sind Batch-Verarbeitungsschritte an dem Aggregat-Substrat 2A. In einem nächsten Schritt, wird das Aggregat-Substrat 2A primär entlang der primären Teilungs-Rillen in Streifen geteilt, um so streifenförmige Substrate 2B zu erhalten, von denen jedes eine Breite in der Längsrichtung des Chip-Bildungs-Bereichs aufweist.
Ni/Cr wird auf geteilte Flächen jedes der streifenförmigen Substrate 2B aufgesputtert. So wird – wie in 3(d) gezeigt – ein Paar Endflächen-Elektroden 8 gebildet, die elektrische Leitung zwischen den Front-Elektroden 3 und den Rück-Elektroden 7 herstellen. Bei dieser Gelegenheit werden die Endflächen-Elektroden 8 derart gebildet, dass sie sich über Grenz-Bereiche zwischen den Front-Elektroden 3 und der zweiten isolierenden Schicht 6 hinaus und bis zu den rauen Flächen-Bereichen 6a der zweiten isolierenden Schicht 6 erstrecken. Jedoch haben die vorderen Flächen der rauen Flächen-Bereiche 6a, die einer Sandstrahl-Behandlung unterzogen wurden, eine ungleiche Oberflächen-Rauheit. Dementsprechend können enge Kontakt-Eigenschaften zwischen den Endflächen-Elektroden 8 und den rauen Flächen-Bereichen 6a verstärkt werden, obwohl das Harz-Material, das ausgezeichnete Feuchtigkeits-Beständigkeit aufweist, zur Bildung der zweiten isolierenden Schicht 6 verwendet wird.
Als nächstes wird das streifenförmige Substrat 2B entlang der sekundären Teilungs-Rillen sekundär geteilt, um so einzelne Chips (einzelne Teile) zu erhalten, von denen jeder/jedes eine dem Chip-Widerstand 1 gleiche Größe hat. Danach werden ein Ni-Überzug und ein Sn-Überzug aufeinanderfolgend auf die gesamten Endflächen-Elektroden 8 und Bereiche der Rück-Elektroden 7 bei jedem einzelnen Chip aufgebracht. So werden – wie in 3(e) gezeigt – Überzugs-Schichten 9 mit einer Schichten-Struktur unter Bedecken der Endflächen-Elektroden 8 und der Rück-Elektroden 7 gebildet. Folglich wird der Chip-Widerstand 1 fertiggestellt.
Wie oben beschrieben, dient in dem Chip-Widerstand 1 gemäß der Ausführungsform die vordere Fläche der zweiten isolierenden Schicht 6, die den Bereich bedeckt, in dem die Abgleichungs-Rille 10 zugegen ist, als glatter Flächen-Bereich 6b, der eine dichte Oberflächen-Rauheit aufweist. Dementsprechend kann die Feuchtigkeits-Beständigkeit sichergestellt werden, so dass das Widerstands-Element 4 sicher gegenüber der Außenumgebung geschützt werden kann. Darüber hinaus dienen die einander gegenüberliegenden End-Bereiche der zweiten isolierenden Schicht 6, die die Bereiche bedecken, in denen die Abgleichungs-Rille 10 fehlt, als die rauen Flächen-Bereiche 6a, deren Oberflächen aufgeraut wurden. Die End-Bereiche der Endflächen-Elektroden 8 und die Überzugs-Schichten 9, die die Front-Elektroden 3 bedecken, erstrecken sich bis zu den rauen Oberflächen-Bereichen 6a. Dementsprechend sind die engen Kontakt-Eigenschaften der Endflächen-Elektroden 8 und der Überzugs-Schichten 9 mit der zweiten isolierenden Schicht 6 so ausgezeichnet, dass sicher verhindert werden kann, dass sich die Korrosions-Beständigkeit der Front-Elektroden 3 verschlechtert, obwohl das hinsichtlich seiner Feuchtigkeits-Beständigkeit ausgezeichnete Harz-Material zur Bildung der zweiten isolierenden Schicht 6 verwendet wird.
4 ist eine Schnitt-Ansicht eines Chip-Widerstands 20 gemäß einer zweiten Ausführungsform der Erfindung. Bereiche, die denen von 1 entsprechen, sind jeweils durch die gleichen Bezugszeichen bezeichnet.
Der Chip-Widerstand 20 gemäß der zweiten Ausführungsform ist von dem Chip-Widerstand gemäß der ersten Ausführungsform in dem Punkt verschieden, dass isolierende Hilfs-Schichten 21 an einander gegenüberliegenden End-Bereichen einer zweiten isolierenden Schicht 6 vorgesehen sind und dass die isolierenden Hilfs-Schichten 21 als raue Flächen-Bereiche ausgebildet sind. Die verbleibende Konfiguration des Chip-Widerstands 20 gemäß der zweiten Ausführungsform ist grundsätzlich dieselbe wie diejenige des Chip-Widerstands 1 gemäß der ersten Ausführungsform.
Mit anderen Worten: Wie in 4 gezeigt, wird die zweite isolierende Schicht 6 erhalten durch Siebdrucken und thermisches Härten einer Epoxy-Harz-Paste oder einer Polyimid enthaltenden Paste auf Epoxy-Harz-Basis, die ausgezeichnet hinsichtlich ihrer Feuchtigkeits-Beständigkeit ist. Die zweite isolierende Schicht 6 bedeckt eine erste isolierende Schicht 5 und überlappt mit End-Bereichen der Front-Elektroden 3. Die isolierenden Hilfs-Schichten 21 sind vorgesehen auf den einander gegenüberliegenden End-Bereichen der zweiten isolierenden Schicht 6. Die Oberflächen-Rauheit Ra der isolierenden Hilfs-Schichten 21 wird derart festgesetzt, dass sie 1,5-fach oder mehr der Höhe der Oberflächen-Rauheit der zweiten isolierenden Schicht 6 ist. Die isolierenden Hilfs-Schichten 21 werden erhalten durch Siebdrucken und thermisches Härten einer Epoxy-Harz-Paste, die eine Oberflächen-Rauheit aufweist, die rauer als die der zweiten isolierenden Schicht 6 ist, oder einer Epoxy-Harz-Paste, der elektrisch leitfähige Teilchen aus Ni, Cu, usw. zugesetzt wurden und deren Menge so klein ist, dass die isolierende Hilfs-Schichten 21 nicht elektrisch leitfähig sind.
Endflächen-Elektroden 8 werden durch Sputtern von Ni/Cu usw. gebildet. Die Endflächen-Elektroden 8 erstrecken sich über die Front-Elektroden 3 hinaus und bis zu der Mitte der isolierenden Hilfs-Schichten 21. In diesem Fall können, solange das in dem Harz-Material der isolierenden Hilfs-Schichten 21 enthaltene Additiv dasselbe ist wie das Material, das für die Endflächen-Elektroden 8 verwendet wird, beispielsweise solange das Harz-Material der isolierenden Hilfs-Schichten 21 wenigstens ein Material aus der Gruppe Ni und Cu enthält, wenn die Endflächen-Elektroden 8 durch Sputtern von Ni/Cu bzw. Ni/Cr gebildet werden, die engen Kontakt-Eigenschaften zwischen den Endflächen-Elektroden 8 und die isolierenden Hilfs-Schichten 21 extrem ausgezeichnet sein.
Überzugs-Schichten 9 werden hergestellt aus einem Ni-Überzug, einem Sn-Überzug usw., die auf den Endflächen-Elektroden 8 und auf Bereichen der Rück-Elektroden 7 abgeschieden werden. End-Bereiche der Überzugs-Schichten 9 erstrecken sich über die Endflächen-Elektroden 8 hinaus und bis zu den isolierenden Hilfs-Schichten 21. In diesem Fall können, solange die Überzugs-Schichten 9 aus demselben Material gebildet sind wie das Material, das in den Endflächen-Elektroden 8 und den isolierenden Hilfs-Schichten 21 enthalten ist, beispielsweise solange wenigstens ein Ni-Überzug zum Bilden der Ni-Überzugs-Schichten 9 aufgebracht ist, wenn Ni sowohl in den Endflächen-Elektroden 8 als auch in den isolierenden Hilfs-Schichten 21 enthalten ist, nicht nur die engen Kontakt-Eigenschaften zwischen den Endflächen-Elektroden 8 und den isolierenden Hilfs-Schichten 21 verbessert werden, sondern können auch die engen Kontakt-Eigenschaften zwischen den Überzugs-Schichten 9 und den isolierenden Hilfs-Schichten 21 extrem ausgezeichnet sein.
Als nächstes wird ein Verfahren zum Herstellen des Chip-Widerstands 20, der wie oben beschrieben konfiguriert ist, unter Bezugnahme auf die 5 beschrieben. Übrigens sind in dem Verfahren zum Herstellen des Chip-Widerstands 20 die Schritte bis zur Bildung einer zweiten isolierenden Schicht 6, wie sie in den 2(a) bis 2(f) gezeigt sind, dieselben wie diejenigen in der ersten Ausführungsform. 5 zeigt Schritte, die dem folgen.
Mit anderen Worten: In dem Verfahren zum Herstellen des Chip-Widerstands 20 gemäß der zweiten Ausführungsform wird eine Epoxy-Harz-Paste, die eine kleine Menge Ni enthält, im Siebdruck-Verfahren aufgedruckt und bei einer Temperatur von etwa 200 °C thermisch gehärtet (gebrannt), statt dass ein Sandstrahl-Verfahren auf einander gegenüberliegende End-Bereiche der zweiten isolierenden Schicht 6 aufgebracht wird. So werden – wie in 5(a) gezeigt – isolierende Hilfs-Schichten (raue Oberflächen-Bereiche) 21, die hinsichtlich der Oberflächen-Rauheit rauer gemacht wurden als die zweite isolierende Schicht 6, auf den einander gegenüberliegenden End-Bereichen der zweiten isolierenden Schicht 6 gebildet.
Als nächstes wird ein Aggregat-Substrat 2A primär geteilt, und so werden streifenförmige Substrate 2B erhalten. Danach wird Ni/Cr auf geteilte Flächen jedes der streifenförmigen Substrate 2B aufgesputtert. So wird – wie in 5(b) gezeigt – ein Paar Endflächen-Elektroden 8 gebildet, die elektrische Leitung zwischen den Front-Elektroden 3 und den Rück-Elektroden 7 herstellen. Bei dieser Gelegenheit werden die Endflächen-Elektroden 8 so gebildet, dass sie sich über die Front-Elektroden 3 hinaus und bis zu den isolierenden Hilfs-Schichten 21 erstrecken. Jedoch dienen die isolierenden Hilfs-Schichten 21 als raue Flächen-Bereiche, die in ihrer Oberflächen-Rauheit rau sind. Dementsprechend können die engen Kontakt-Eigenschaften zwischen den Endflächen-Elektroden 8 und den isolierenden Hilfs-Schichten 21 verstärkt werden, obwohl das hinsichtlich seiner Feuchtigkeits-Beständigkeit ausgezeichnete Harz-Material zur Bildung der zweiten isolierenden Schicht 6 verwendet wird.
Als nächstes wird das streifenförmige Substrat 2B sekundär unterteilt, und man erhält so einzelne Chips. Danach werden ein Ni-Überzug und ein Sn-Überzug aufeinanderfolgend auf die gesamten Endflächen-Elektroden 8 und Bereiche der Rück-Elektroden 7 an jedem einzelnen Chip aufgebracht. So werden – wie in 5(c) gezeigt – Überzugs-Schichten 9 gebildet, die eine Schichten-Struktur aufweisen und die Endflächen-Elektroden 8 und die Rück-Elektroden 7 bedecken. Folglich ist der Chip-Widerstand 20 fertiggestellt.
Wie oben beschrieben, werden in dem Chip-Widerstand 20 gemäß der Ausführungsform die isolierenden Hilfs-Schichten 21, die hinsichtlich ihrer Oberflächen-Rauheit rauer gemacht werden als die zweite isolierende Schicht 6, an den einander gegenüberliegenden End-Bereichen der zweiten isolierenden Schicht 6 vorgesehen, und Endbereiche der Endflächen-Elektroden 8 und der Überzugs-Schichten 9 werden in engen Kontakt mit den isolierenden Hilfs-Schichten 21 gebracht. Dementsprechend sind die engen Kontakt-Eigenschaften der Endflächen-Elektroden 8 und der Überzugs-Schichten 9 mit den isolierenden Hilfs-Schichten 21 so ausgezeichnet, dass sicher verhindert werden kann, dass sich die Korrosions-Beständigkeit der Front-Elektroden 3 verschlechtert, obwohl das hinsichtlich seiner Feuchtigkeitsbeständigkeit ausgezeichnete Harz-Material zur Bildung der zweiten isolierenden Schicht 6 verwendet wird.
Zusätzlich können die isolierenden Hilfs-Schichten 21, die als die rauen Flächen-Bereiche dienen, durch Drucken hergestellt werden. Außerdem können deswegen, weil das Harz-Material der isolierenden Hilfs-Schichten 21 dasselbe Material enthält wie das Material (z. B. Ni), das für die Endflächen-Elektroden 8 verwendet wird, enge Kontakt-Eigenschaften zwischen den Endflächen-Elektroden 8 und den isolierenden Hilfs-Schichten 21 extrem ausgezeichnet gemacht werden. Weiter können deswegen, weil die Überzugs-Schichten 9 aus demselben Material gebildet werden wie das Material (z. B. Ni), das in den Endflächen-Elektroden 8 und in den isolierenden Hilfs-Schichten 21 enthalten ist, nicht nur enge Kontakt-Eigenschaften zwischen den Endflächen-Elektroden 8 und den isolierenden Hilfs-Schichten 21 verbessert werden, sondern können auch enge Kontakt-Eigenschaften zwischen den Überzugs-Schichten 9 und den isolierenden Hilfs-Schichten 21 extrem ausgezeichnet gemacht werden.
Bezugszeichenliste

1, 20: Chip-Widerstand
2: Isolierendes Substrat
2A: Aggregat-Substrat
2B: Streifenförmiges Substrat
3: Front-Elektrode
4: Widerstands-Element
5: Erste isolierende Schicht
6: Zweite isolierende Schicht
6a: Rauer Oberflächen-Bereich
6b: Glatter Oberflächen-Bereich
7: Rück-Elektrode
8: Endflächen-Elektrode
9: Überzugs-Schicht
10: Abgleichungs-Rille
11: Maskierung
21: Isolierende Hilfs-Schicht (Bereich mit rauer Oberfläche)

Claims

Chip-Widerstand, umfassend: ein quaderartig geformtes isolierendes Substrat; ein Paar Front-Elektroden, die an einander gegenüberliegenden End-Bereichen einer vorderen Fläche des isolierenden Substrats vorgesehen sind; ein Paar Rück-Elektroden, die an einander gegenüberliegenden End-Bereichen einer hinteren Fläche des isolierenden Substrats vorgesehen sind; ein Widerstands-Element, das vorgesehen ist, sich zu dem Paar Front-Elektroden zu erstrecken; eine erste isolierende Schicht, die aus einem Glas-Material hergestellt ist, um das Widerstands-Element zu bedecken; eine zweite isolierende Schicht, die aus einem Harz-Material hergestellt ist, um Teile der Front-Elektroden und die erste isolierende Schicht zu bedecken; Endflächen-Elektroden, die vorgesehen sind, einen elektrischen Kontakt zwischen den Front-Elektroden und den Rück-Elektroden herzustellen, und die sich über Grenz-Positionen zwischen den Front-Elektroden und der zweiten isolierenden Schicht hinaus und bis zu den End-Bereichen der zweiten isolierenden Schicht erstrecken; und Überzugs-Schichten, die vorgesehen sind, um die Endflächen-Elektroden zu bedecken und die sich über die Grenz-Positionen zwischen den Endflächen-Elektroden und der zweiten isolierenden Schicht hinaus und bis zu den End-Bereichen der zweiten isolierenden Schicht erstrecken; wobei eine Abgleichungs-Rille in dem Widerstands-Element und in der ersten isolierenden Schicht gebildet ist, so dass ein Widerstands-Wert des Chip-Widerstands eingestellt werden kann; wobei raue Flächen-Bereiche, die hinsichtlich der Oberflächen-Rauheit rauer als irgendein anderer Bereich der zweiten isolierenden Schicht gemacht wurden, an einander gegenüberliegenden End-Bereichen der zweiten isolierenden Schicht und an äußeren Seiten der Abgleichungs-Rille positioniert vorgesehen sind; und End-Bereiche der Endflächen-Elektroden und der Überzugs-Schichten in engem Kontakt mit den jeweiligen rauen Flächen-Bereichen sind.
Chip-Widerstand nach Patentanspruch 1, wobei die rauen Flächen-Bereiche gebildet sind durch Druckgebläse-Behandlung, die auf die zweite isolierende Schicht aufgebracht wird.
Chip-Widerstand nach Patentanspruch 1, wobei isolierende Hilfs-Schichten, die hinsichtlich der Oberflächen-Rauheit rauer als die zweite isolierende Schicht gemacht wurden, an den einander gegenüberliegenden End-Bereichen der zweiten isolierenden Schicht vorgesehen sind und die rauen Flächen-Bereiche durch die isolierenden Hilfs-Schichten gebildet sind.
Chip-Widerstand nach Patentanspruch 3, wobei ein Harz-Material der isolierenden Hilfs-Schichten dasselbe Material enthält wie das Material, das für die Endflächen-Elektroden verwendet wird.
Chip-Widerstand nach Patentanspruch 4, wobei die Überzugs-Schichten aus demselben Material gebildet sind wie das Material, das in den Endflächen-Elektroden und in den isolierenden Hilfs-Schichten enthalten ist.