DE112013003954T5 - Siliziumcarbidhalbleitervorrichtung und Herstellungsverfahren hierfür - Google Patents

Siliziumcarbidhalbleitervorrichtung und Herstellungsverfahren hierfür Download PDF

Info

Publication number
DE112013003954T5
DE112013003954T5 DE201311003954 DE112013003954T DE112013003954T5 DE 112013003954 T5 DE112013003954 T5 DE 112013003954T5 DE 201311003954 DE201311003954 DE 201311003954 DE 112013003954 T DE112013003954 T DE 112013003954T DE 112013003954 T5 DE112013003954 T5 DE 112013003954T5
Authority
DE
Germany
Prior art keywords
trench
plane
silicon carbide
substrate
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201311003954
Other languages
English (en)
Inventor
c/o DENSO CORPORATION Yamamoto Toshimasa
c/o DENSO CORPORATION Miyahara Shinichiro
c/o TOYOTA JIDOSHA KABUSHIKI KAIS Morimoto Jun
c/o KABUSHIKI KAISHA TOYOTA Soejima Narumasa
c/o KABUSHIKI KAISHA TOYOTA CH Watanabe Yukihiko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE112013003954T5 publication Critical patent/DE112013003954T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Bei einem Verfahren zur Herstellung einer Siliziumcarbidhalbleitervorrichtung mit einem vertikalen Schaltelement mit einer Grabengatestruktur (9) unter Verwendung eines Substrats (1) mit einem Off-Winkel bezüglich einer (0001)-Ebene oder einer (000-1) wird ein Graben (6) von einer Oberfläche eines Sourcebereichs (4) durch einen Basisbereich (3) hindurch bis zu einer Tiefe gebildet, welche eine Driftschicht (2) erreicht, so dass eine Seitenwandfläche des Grabens zu einer (11-20)-Ebene oder einer (1-100)-Ebene weist, und ein Gateoxidfilm (7) wird ausgebildet, ohne dass nach Ausbildung des Grabens (6) eine Opferoxidation durchgeführt wird.

Description

  • QUERVERWEIS AUF ZUGEHÖRIGE ANMELDUNGEN
  • Die vorliegende Erfindung basiert auf der japanischen Patentanmeldung Nr. 2012-174948 , angemeldet am 7. August 2012, und der japanischen Patentanmeldung Nr. 2013-156393 , angemeldet am 29. Juli 2013; auf die dortigen Offenbarungsgehalte wird vollinhaltlich Bezug genommen.
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Siliciumcarbid-(nachfolgend als „SiC” bezeichnet)Halbleitervorrichtung mit einem vertikalen Schaltelement mit einer Grabengatestruktur sowie ein Herstellungsverfahren hierfür.
  • STAND DER TECHNIK
  • Als eine SiC-Halbleitervorrichtung, welche ein Schaltelement verwendet, wurde bereits ein vertikaler Leistungs-MOSFET mit einer Grabengatestruktur vorgeschlagen, bei der eine Gateelektrode innerhalb eines Grabens durch einen Isolationsfilm ausgebildet ist (siehe beispielsweise PTL 1). In dem vertikalen Leistungs-MOSFET wird eine Gatespannung an eine Gateelektrode angelegt, welche innerhalb eines Grabens durch einen Gateisolationsfilm ausgebildet ist, um einen Kanal vom Inversionstyp in einem Basisbereich vom p-Typ zu bilden, der an einer grabenseitigen Oberfläche liegt, und ein Strom kann zwischen einer Sourceelektrode und einer Drainelektrode fließen.
  • Die Grabengatestruktur in einem vertikalen Leistungs-MOSFET mit einer derartigen Ausgestaltung wird wie folgt gebildet. Nachdem ein Basisbereich vom p-Typ und ein Sourcebereich vom n+-Typ auf einer Driftschicht vom n–-Typ gebildet worden sind, wird ein Graben, der den Basisbereich vom p-Typ und den Sourcebereich vom n+-Typ durchtritt, durch Ätzen gebildet. Als ein Vorgang zum Entfernen eines Schadens beim Grabenätzen wird nach Durchführung eines Opferoxidationsprozesses zum Entfernen eines Oxidopferfilms nach Ausbilden des Oxidopferfilms ein Gateoxidfilm durch thermisches Oxidieren einer Innenwandfläche des Grabens gebildet. Nach Ausbildung von Polysilizium auf einer Oberfläche des Gateoxidfilms in dem Graben wird eine Gateelektrode durch Mustern gebildet. Durch das obige Verfahren wird eine Grabengatestruktur hergestellt.
  • Die vorliegenden Erfinder haben jedoch herausgefunden, dass, wenn die Grabengatestruktur durch das obige Verfahren gebildet wird, die Zuverlässigkeit des Gateoxidfilms schlecht ist. Insbesondere ließ sich bestätigen, dass am Grabenende ein Leckstrom zunimmt.
  • DRUCKSCHRIFTENLISTE
  • PATENTLITERATUR
    • PTL 1: JP-A-2005-328013
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine SiC-Halbleitervorrichtung zu schaffen, bei der das Auftreten eines Leckstroms unterdrückt ist und welche eine höhere Zuverlässigkeit des Gateoxidfilms hat, sowie ein Herstellungsverfahren einer SiC-Halbleitervorrichtung bereitzustellen.
  • Ein Herstellungsverfahren für eine Siliziumcarbidhalbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Siliziumcarbidhalbleitervorrichtung mit einem vertikalen Schaltelement vom Inversionstyp mit Grabengatestruktur. Die Siliziumcarbidhalbleitervorrichtung enthält ein Substrat, eine Driftschicht, einen Basisbereich, einen Sourcebereich, einen Graben, einen Gateisolationsfilm, eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode.
  • Das Substrat ist aus Siliziumcarbid eines ersten oder zweiten Leitfähigkeitstyps, dessen Hauptoberfläche eine (0001)-Ebene oder eine (000-1)-Ebene ist oder einen Off-Winkel bezüglich der (0001)-Ebene oder der (000-1)-Ebene hat. Die Driftschicht ist auf dem Substrat ausgebildet und ist aus einem Siliziumcarbid des ersten Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als der des Substrats. Der Basisbereich ist auf der Driftschicht ausgebildet und ist aus Siliziumcarbid des zweiten Leitfähigkeitstyps. Der Sourcebereich ist an einem oberen Abschnitt des Basisbereichs ausgebildet und ist aus einem Siliziumcarbid des ersten Leitfähigkeitstyps mit höherer Konzentration als der der Driftschicht. Der Graben ist von einer Oberfläche des Sourcebereichs aus zu einer Tiefe ausgebildet, welche durch den Basisbereich hindurch die Driftschicht erreicht, und eine Seitenwandfläche hiervon ist in Richtung einer (11-20)-Ebene oder einer (1-100)-Ebene ausgebildet. Der Gateisolationsfilm ist an einer Innenwandfläche des Grabens ausgebildet. Die Gateelektrode ist auf dem Gateisolationsfilm innerhalb des Grabens ausgebildet. Die Sourceelektrode ist elektrisch mit dem Sourcebereich und dem Basisbereich verbunden. Die Drainelektrode ist an einer Rückseitenfläche des Substrats ausgebildet.
  • In der Siliziumcarbidhalbleitervorrichtung ist eine an die Gateelektrode angelegte Spannung gesteuert, um einen Kanalbereich des Inversionstyps an einem Oberflächenabschnitt des Basisbereichs zu bilden, der an einer Seitenfläche des Grabens liegt, und ein Strom kann zwischen der Sourceelektrode und der Drainelektrode durch den Sourcebereich und die Driftschicht fließen.
  • Bei dem Verfahren zur Herstellung der Siliziumcarbidhalbleitervorrichtung wird der Graben durch Ätzen gebildet, und der Gateisolationsfilm wird auf der Oberfläche des Grabens ohne Durchführung einer Opferoxidation nach Ausbildung des Grabens gebildet.
  • Beim Verfahren zur Herstellung der Siliziumcarbidhalbleitervorrichtung wird der Gateisolationsfilm ohne Durchführung einer Opferoxidation nach Ausbildung des Grabens gebildet. Aus diesem Grund kann die Siliziumcarbidhalbleitervorrichtung ohne Beeinflussung durch die Opferoxidation hergestellt werden, die teilweise Erzeugung von Leckstrom in der Grabengatestruktur kann unterdrückt werden und die Zuverlässigkeit des Gateisolationsfilms ist höher.
  • Ein Herstellungsverfahren für eine Siliziumcarbidhalbleitervorrichtung gemäß einem anderen Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Siliziumcarbidhalbleitervorrichtung mit einem vertikalen Schaltelement vom Inversionstyp mit einer Grabengatestruktur. Die Siliziumcarbidhalbleitervorrichtung enthält ein Substrat, eine Driftschicht, einen Basisbereich, einen Sourcebereich, einen Graben, einen Gateisolationsfilm, eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode.
  • Das Substrat ist aus Siliziumcarbid eines ersten oder eines zweiten Leitfähigkeitstyps, dessen Hauptoberfläche eine (0001)-Ebene oder eine (000-1)-Ebene ist oder einen Off-Winkel bezüglich der (0001)-Ebene oder der (000-1)-Ebene hat. Die Driftschicht ist auf dem Substrat ausgebildet und ist aus einem Siliziumcarbid des ersten Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als der des Substrats. Der Basisbereich ist auf der Driftschicht ausgebildet und ist aus einem Siliziumcarbid des zweiten Leitfähigkeitstyps. Der Sourcebereich ist an einem oberen Abschnitt des Basisbereichs ausgebildet und ist aus einem Siliziumcarbid des ersten Leitfähigkeitstyps mit einer höheren Konzentration als der der Driftschicht. Der Graben ist von einer Oberfläche des Sourcebereichs aus zu einer Tiefe ausgebildet, welche durch den Basisbereich hindurch die Driftschicht erreicht, und eine Seitenwandfläche hiervon ist in Richtung einer (11-10)-Ebene oder einer (1-100)-Ebene gebildet. Der Gateisolationsfilm ist an einer Innenwandfläche des Grabens gebildet. Die Gateelektrode ist auf dem Gateisolationsfilm innerhalb des Grabens gebildet. Die Sourceelektrode ist elektrisch mit dem Sourcebereich und dem Basisbereich verbunden. Die Drainelektrode ist an einer Rückseitenfläche des Substrats ausgebildet.
  • In der Siliziumcarbidhalbleitervorrichtung wird eine an die Gateelektrode angelegte Spannung gesteuert, um einen Kanalbereich des Inversionstyps an einem Oberflächenabschnitt des Basisbereichs zu bilden, der an einer Seitenfläche des Grabens liegt, und ein Strom kann zwischen der Sourceelektrode und der Drainelektrode durch den Sourcebereich und die Driftschicht fließen.
  • Beim Verfahren zur Herstellung der Siliziumcarbidhalbleitervorrichtung wird der Graben durch Ätzen gebildet, ein chemisches Trockenätzen unter Verwendung eines Gases, welches CF4 und O2 enthält, wird durchgeführt, um jegliche Schäden nach Ausbildung des Grabens zu entfernen, und der Gateisolationsfilm wird auf der Oberfläche des Grabens ausgebildet, ohne dass nach Entfernung des Schadens eine Opferoxidation durchgeführt wird.
  • Beim Verfahren zur Herstellung der Siliziumcarbidhalbleitervorrichtung wird der Gateisolationsfilm an der Oberfläche des Grabens ohne Durchführung einer Opferoxidation nach Entfernung des Schadens durch das chemische Trockenätzen gebildet. Aus diesem Grund kann die Siliziumcarbidhalbleitervorrichtung ohne Beeinflussung durch die Opferoxidation hergestellt werden, die teilweise Erzeugung von Leckstrom in der Grabengatestruktur kann unterdrückt werden und die Zuverlässigkeit des Gateisolationsfilms ist höher.
  • Eine Siliziumcarbidhalbleitervorrichtung gemäß einem anderen Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtung mit einem vertikalen Schaltelement vom Inversionstyp mit einer Grabengatestruktur und enthält ein Substrat, eine Driftschicht, einen Basisbereich, einen Sourcebereich, einen Graben, einen Gateisolationsfilm, eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode. Das Substrat ist aus einem Siliziumcarbid eines ersten oder zweiten Leitfähigkeitstyps, dessen Hauptoberfläche eine (0001)-Ebene oder eine (000-1)-Ebene ist oder einen Off-Winkel bezüglich der (0001)-Ebene oder der (000-1)-Ebene hat. Die Driftschicht ist auf dem Substrat ausgebildet und ist aus einem Siliziumcarbid des ersten Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als der des Substrats. Der Basisbereich ist auf der Driftschicht ausgebildet und ist aus einem Siliziumcarbid des zweiten Leitfähigkeitstyps. Der Sourcebereich ist an einem oberen Abschnitt des Basisbereichs ausgebildet und ist aus einem Siliziumcarbid des ersten Leitfähigkeitstyps mit einer höheren Konzentration als der der Driftschicht. Der Graben ist von einer Oberfläche des Sourcebereichs aus durch den Basisbereich hindurch bis zu einer Tiefe ausgebildet, welche die Driftschicht erreicht. Eine Seitenwandfläche des Grabens ist in Richtung einer (11-20)-Ebene oder einer (1-100)-Ebene ausgebildet. In der Seitenwandfläche hat zumindest die Seitenwandfläche, auf der ein Kanalbereich ausgebildet ist, einen Winkel von 84° oder mehr bezüglich der (0001)-Ebene oder (000-1)-Ebene. Der Gateisolationsfilm ist an einer Innenwandfläche des Grabens ausgebildet. Die Gateelektrode ist auf dem Gateisolationsfilm innerhalb des Grabens ausgebildet. Die Sourceelektrode ist elektrisch mit dem Sourcebereich und dem Basisbereich verbunden. Die Drainelektrode ist an einer Rückseitenfläche des Substrats ausgebildet.
  • In der Siliziumcarbidhalbleitervorrichtung wird eine an die Gateelektrode angelegte Spannung gesteuert, um den Kanalbereich des Inversionstyps auf einem Oberflächenabschnitt des Basisbereichs zu bilden, der an einer Seitenfläche des Grabens liegt, und ein Strom kann zwischen der Sourceelektrode und der Drainelektrode durch den Sourcebereich und die Driftschicht fließen.
  • Da wie oben beschrieben die Seitenwandfläche, auf der zumindest der Kanalbereich ausgebildet ist, in einem Winkel von 84° oder mehr bezüglich der (0001)-Ebene oder der (000-1)-Ebene ist, kann ein Leckstrom unterdrückt werden. Aus diesem Grund kann eine Siliziumcarbidhalbleitervorrichtung geschaffen werden, welche eine höhere Zuverlässigkeit des Gateisolationsfilms hat.
  • Eine Siliziumcarbidhalbleitervorrichtung gemäß einem anderen Aspekt der vorliegenden Erfindung ist eine Siliziumcarbidhalbleitervorrichtung mit einem vertikalen Schaltelement vom Inversionstyp mit einer Grabengatestruktur und enthält ein Substrat, eine Driftschicht, einen Basisbereich, einen Sourcebereich, einen Graben, einen Gateisolationsfilm, eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode. Das Substrat ist aus einem Siliziumcarbid eines ersten oder zweiten Leitfähigkeitstyps, dessen Hauptoberfläche eine (0001)-Ebene oder eine (000-1)-Ebene ist oder einen Off-Winkel bezüglich der (0001)-Ebene oder der (000-1)-Ebene hat. Die Driftschicht ist auf dem Substrat ausgebildet und ist aus einem Siliziumcarbid des ersten Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als der des Substrats. Der Basisbereich ist auf der Driftschicht ausgebildet und ist aus einem Siliziumcarbid des zweiten Leitfähigkeitstyps. Der Sourcebereich ist an einem oberen Abschnitt des Basisbereichs ausgebildet und ist aus einem Siliziumcarbid des ersten Leitfähigkeitstyps mit höherer Konzentration als der der Driftschicht. Der Graben ist ausgehend von einer Oberfläche des Sourcebereichs durch den Basisbereich hindurch bis zu einer Tiefe ausgebildet, welche die Driftschicht erreicht. Eine Seitenwandfläche des Grabens ist in Richtung einer (11-20)-Ebene oder einer (1-100)-Ebene ausgebildet, und eine Stufe an einer Grenzposition zwischen dem Sourcebereich und dem Basisbereich in der Seitenwandfläche beträgt 10 nm oder weniger. Der Gateisolationsfilm ist an einer Innenwandfläche des Grabens ausgebildet. Die Gateelektrode wird innerhalb des Grabens auf dem Gateisolationsfilm ausgebildet. Die Sourceelektrode ist elektrisch mit dem Sourcebereich und dem Basisbereich verbunden. Die Drainelektrode ist an einer Rückflächenseite des Substrats ausgebildet.
  • In der Siliziumcarbidhalbleitervorrichtung wird eine an die Gateelektrode angelegte Spannung gesteuert, um einen Kanalbereich des Inversionstyps an einem Oberflächenabschnitt des Basisbereichs zu bilden, der an einer Seitenfläche des Grabens liegt, und ein Strom kann zwischen der Sourceelektrode und der Drainelektrode durch den Sourcebereich und die Driftschicht fließen.
  • Im Fall des Ausbildens des Gateisolationsfilms ohne Durchführung eines Opferoxidationsprozesses beträgt die Stufe an der Grenzposition zwischen dem Sourcebereich und dem Basisbereich in der Seitenwandfläche des Grabens 10 nm oder weniger. Der obige Aufbau erlaubt die Unterdrückung eines Leckstroms. Aus diesem Grund kann eine Siliziumcarbidhalbleitervorrichtung geschaffen werden, welche den Leckstrom unterdrücken kann und welche eine höhere Zuverlässigkeit des Gateisolationsfilms hat.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die obigen und weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügte Zeichnung. In der Zeichnung ist:
  • 1 eine perspektivische Schnittansicht einer SIC-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2A eine perspektivische Schnittansicht, welche im Ausschnitt einen Prozess der Herstellung der SiC-Halbleitervorrichtung von 1 zeigt;
  • 2B eine perspektivische Schnittansicht, welche im Ausschnitt einen Prozess der Herstellung der SiC-Halbleitervorrichtung von 1 zeigt;
  • 2C eine perspektivische Schnittansicht, welche im Ausschnitt einen Prozess der Herstellung der SiC-Halbleitervorrichtung von 1 zeigt;
  • 2D eine perspektivische Schnittansicht, welche im Ausschnitt einen Prozess der Herstellung der SiC-Halbleitervorrichtung von 1 zeigt;
  • 2E eine perspektivische Schnittansicht, welche im Ausschnitt einen Prozess der Herstellung der SiC-Halbleitervorrichtung von 1 zeigt;
  • 3 eine schematische Darstellung, welche Untersuchungsergebnisse eines Emissionsbilds zeigt, wenn nach Ausbildung eines Grabens nur ein chemisches Trockenätzen durchgeführt wird;
  • 4 eine Draufsicht auf einen vertikalen MOSFET mit dem Layout einer Grabengatestruktur, verwendet zur Untersuchung von Leckstromcharakteristika;
  • 5 eine Darstellung von Untersuchungsergebnissen des Emissionsfelds, wenn ein Gateisolationsfilm nach Durchführung eines Opferoxidationsprozesses nach Ausbildung des Grabens gebildet wird;
  • 6A eine Draufsicht auf den vertikalen MOSFET zur Veranschaulichung einer Beziehung zwischen der Grabengatestruktur und dem Ort des Auftretens eines Lecks;
  • 6B eine Darstellung einer Winkelbeziehung einer Seitenwandfläche des Grabens in einem Schnitt VIB-VIB in 6A;
  • 6C eine Darstellung einer Winkelbeziehung einer Seitenwandfläche des Grabens in einem Schnitt VIC-VIC in 6A;
  • 6D eine Darstellung einer Winkelbeziehung einer Seitenwandfläche des Grabens in einem Schnitt VID-VID in 6A; und
  • 7 eine Draufsicht auf den vertikalen MOSFET zur Veranschaulichung einer Beziehung zwischen der Grabengatestruktur und der Position des Auftritts eines Lecks.
  • AUSFÜHRUNGSFORMEN ZUR DURCHFÜHRUNG DER ERFINDUNG
  • Die vorliegenden Erfinder haben den Grund für die obigen Probleme ausführlich untersucht. Im Ergebnis konnte geklärt werden, dass die obigen Probleme aufgrund des Oxidationsprozesses auftreten, der vor Ausbildung eines Gateoxidfilms durchgeführt wird. Die Details des Mechanismus, nach dem die obigen Probleme durch Durchführung eines Opferoxidationsprozesses auftreten, sind nicht abschließend geklärt. Es ist jedoch eine Tatsache, dass, wenn der Opferoxidationsprozess als ein Prozess unmittelbar vor Ausbildung des Gateisolationsfilms durchgeführt wird, dann ein Leck an dem Grabenende zunimmt. Wenn der Gateisolationsfilm gebildet wird, ohne den Opferoxidationsprozess durchzuführen oder wenn, obgleich der Opferoxidationsprozess durchgeführt wird, danach ein chemisches Trockenätzen (nachfolgend als „CDE” bezeichnet) durchgeführt wird und dann der Gateisolationsfilm gebildet wird, kann ein Anstieg des Lecks an den Grabenenden unterdrückt werden.
  • Genauer gesagt wird gemäß 4 zur Untersuchung der Leckcharakteristika eine ovale Grabengatestruktur J1 in eine Mehrzahl von Streifen unter Verwendung eines SiC-Substrats gebildet, das bezüglich einer (0001)-Ebene einen Off-Winkel hat. Die ovale Grabengatestruktur J1 ist von einer Struktur, bei der geradlinige Grabengatestrukturen J1 mit jeweils einer Richtung als Längsrichtung einander benachbart paarweise zusammengefasst werden, und die beiden Enden der jeweiligen gepaarten Grabengatestrukturen J1 werden miteinander verbunden, um eine Bogenform zu erhalten. Um die Charakteristika eines Langseitenabschnitts der Grabengatestruktur J1 zu vergleichmäßigen, wird eine Off-Achsenrichtung des SiC-Substrats (d. h. eine Richtung parallel zu einer Linie, in welche die (0001)-Ebene eine flache Oberfläche senkrecht zu der Ebene schneidet) von oben auf das SiC-Substrat gesehen an den Langseitenabschnitt der Grabengatestruktur J1 angepasst.
  • In einem vertikalen MOSFET der Grabengatestruktur J1 wird eine positive Vorspannung (beispielsweise ungefähr 40 V) an eine Gateelektrode angelegt, eine Sourceelektrode und eine Drainelektrode werden mit GND verbunden, und ein Emissionsbild wird festgestellt, um die Leckcharakteristika zu bestätigen. Im Ergebnis wird ein Emissionsbild gemäß 5 erhalten.
  • Da aufgrund des Emissionsbilds Licht an Positionen der beiden Vorderkanten der Grabengatestruktur J1 abgegeben wird. wurde herausgefunden, dass das Leck an den beiden Vorderenden der Grabengatestruktur J1 zunimmt. Wenn die Größe der Lichtemission des Emissionsbilds festgestellt wird, zeigt sich, dass das eine Ende (rechtes Ende in der Zeichenebene von 5) der Grabengatestruktur J1 größer als das andere Ende hiervon (linkes Ende in der Zeichenebene von 5) ist und der Leckstrom größer ist.
  • Um den Grund des Leckstroms zu untersuchen, wird eine Beziehung zwischen einer Form der Grabengatestruktur J1 und Winkeln untersucht, welche zwischen den jeweiligen Innenwandflächen eines Grabens J2 und einer Substratebenenrichtung oder der (0001)-Ebene und den Positionen des Auftretens eines Lecks gebildet sind. Im Ergebnis ist gemäß den 6A und 6B in dem Langseitenabschnitt der Grabengatestruktur J1 ein Winkel, der zwischen der (0001)-Ebene und einer Seitenwandfläche des Grabens J2 gebildet wird, 87°, da der Langseitenabschnitt und die Off-Achsenrichtung von oberhalb des SiC-Substrats gesehen zusammenfallen. Im Gegensatz hierzu hat gemäß 6C an einem (dem rechten Ende in der Zeichenebene der Figur) der beiden Bogenenden der Grabengatestruktur J1 eine Seitenwandfläche an einer Innenumfangsseite einen Winkel von 91° bezüglich der (0001)-Ebene, und eine Seitenwandfläche einer anderen Umfangsseite hat einen Winkel von 83° bezüglich der (0001)-Ebene. Wie weiterhin in 6D gezeigt, hat am anderen Ende (linkes Ende in der Zeichenebene der Figur) der Grabengatestruktur J1 eine Seitenwandfläche an einer inneren Umfangsseite einen Winkel von 83° bezüglich der (0001)-Ebene, und eine Seitenwandfläche einer äußeren Umfangsseite hat einen Winkel von 91° bezüglich der (0001)-Ebene.
  • Auf der Grundlage der Ergebnisse von 5 kann abgeschätzt werden, dass ein Leck auf der rechten Seite der Zeichenebene in der Figur der Grabengatestruktur J1 in einem weiteren Bereich als am linken Ende in der Zeichenebene auftritt. Wenn weiterhin die Ergebnisse der 6A bis 6D berücksichtigt werden, kann abgeschätzt werden, dass das Leck an der Position auftritt, welche einen Winkel von 83° bezüglich der (0001)-Ebene bildet, d. h. gemäß 7 an der äußeren Umfangsseite am rechten Ende in der Zeichenebene der Grabengatestruktur J1 und der inneren Umfangsseite an dem linken Ende der Zeichenebene. Die Details dieses Mechanismus sind nicht abschließend geklärt. Wenn jedoch der Opferoxidationsprozess als ein Prozess unmittelbar vor Ausbildung des Gateoxidfilms durchgeführt wird, nimmt das Leck am Ende des Grabens J2 zu. Wenn der Gateoxidfilm ohne Durchführung des Opferoxidationsprozesses durchgeführt wird, nimmt das Leck am Ende des Grabens J2 zu. Wenn der Gateoxidfilm ohne Durchführung des Opferoxidationsprozesses gebildet wird oder selbst dann, wenn der Opferoxidationsprozess durchgeführt wird, und danach CDE durchgeführt wird, um den Gateoxidfilm zu bilden, lässt sich ein Anstieg des Lecks an dem Ende des Grabens J2 unterdrücken.
  • Im Ergebnis wird an einem Ort der Seitenwandfläche des Grabens J2, wo der Winkel zu der (0001)-Ebene 83° oder weniger beträgt, ein Leckstrom erzeugt, wenn der Opferoxidationsprozess unmittelbar vor Ausbildung des Gateoxidfilms durchgeführt wird, und an einem Ort, wo der Winkel 83° übersteigt, wird kein Leckstrom erzeugt.
  • Die obigen jeweiligen Winkel werden in einem Beispiel erhalten, wo Grabenätzen so durchgeführt wird, dass die von den jeweiligen Seitenwandflächen des Grabens J2 zu einer Bodenfläche des Grabens J2 gebildeten Winkel ungefähr 87° einnehmen. Die Winkel, welche von den jeweiligen Seitenwandflächen des Grabens J2 zur Bodenfläche des Grabens J2 gebildet werden, können auf 90° gesetzt werden, wenn jedoch die Winkel 90° übersteigen, kann der Nachteil auftreten, dass die Charakteristikschwankungen des MOSFET groß werden. Aus diesem Grund wird der obige Winkel auf 87° gesetzt, um die 90° nicht zu übersteigen, auch wenn ein Ätzfehler auftritt. Jedoch kann das Grabenätzen so durchgeführt werden, dass die von den jeweiligen Seitenwandflächen des Grabens J2 zur Bodenfläche des Grabens J2 gebildeten Winkel auf 90° oder einen anderen Winkel nahe 90° gesetzt werden.
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung beschrieben. In den folgenden jeweiligen Ausführungsformen sind zueinander identische oder äquivalente Teile in der Zeichnung mit gleichen Bezugszeichen versehen.
  • (Erste Ausführungsform)
  • Eine erste Ausführungsform der vorliegenden Erfindung wird beschrieben. In diesem Beispiel wird ein vertikales Schaltelement mit einer Grabengatestruktur beispielhaft durch eine SiC-Halbleitervorrichtung ausgeführt, in welcher ein MOSFET vom Inversionstyp ausgebildet ist.
  • Wie in 1 gezeigt, ist in der SiC-Halbleitervorrichtung ein MOSFET des Inversionstyps vom n-Kanal-Typ gebildet. MOSFETs mit gleichem Aufbau wie demjenigen des MOSFET in der Figur sind in einer Mehrzahl von Reihen einander benachbart angeordnet, um die MOSFETs einer Mehrzahl von Zellen zu bilden. Insbesondere ist ein Halbleitersubstrat aus einem Substrat 1 vom n+-Typ aus SiC gebildet, und die jeweiligen Bestandteile des MOSFET sind über dem Substrat 1 vom n+-Typ ausgebildet, um den MOSFET zu konfigurieren.
  • Das Substrat 1 vom n+-Typ ist aus einem SiC-Substrat gebildet, das einen Off-Winkel von beispielsweise 4° bezüglich der (0001)-Ebene hat, eine Verunreinigungskonzentration vom n-Typ, beispielsweise Stickstoff, von beispielsweise 1.0 × 1019/cm3 hat und eine Dicke von ungefähr 300 μm hat. Eine Driftschicht 2 vom n–-Typ aus SiC hat beispielsweise eine Verunreinigungskonzentration vom n-Typ, beispielsweise Stickstoff, von beispielsweise 3.0 × 1015 bis 2.0 × 1016/cm3 und eine Dicke von ungefähr 10 bis 15 μm und ist auf einer Oberfläche des Substrats 1 vom n+-Typ ausgebildet. Da die Kristallinität der Driftschicht 2 vom n–-Typ gleich derjenigen vom Substrat 1 vom n+-Typ ist, ist die Oberfläche der Driftschicht 2 vom n–-Typ ebenfalls mit einem Off-Winkel von 4° bezüglich der (0001)-Ebene versehen.
  • Ein Basisbereich vom p-Typ ist auf einem Oberflächenschichtabschnitt der Driftschicht 2 vom n–-Typ ausgebildet, und ein Sourcebereich 4 vom n+-Typ und Kontaktschichten 5 vom p+-Typ sind auf einem oberen Schichtabschnitt des Basisbereichs 3 vom p-Typ ausgebildet
  • Der Basisbereich 3 vom p-Typ hat beispielsweise eine Verunreinigungskonzentration vom p-Typ wie Bor oder Aluminium von 1.0 × 1016 bis 2.0 × 1019/cm3 und eine Dicke von ungefähr 2.0 μm. Der Sourcebereich 4 vom n+-Typ hat eine Verunreinigungskonzentration (Oberflächenkonzentration) vom n-Typ wie Stickstoff im Oberflächenschichtabschnitt von beispielsweise 1.0 × 1021/cm3 und eine Dicke von 0.3 μm. Jede der Kontaktschichten 5 vom p+-Typ hat eine Verunreinigungskonzentration vom p-Typ (Oberflächenkonzentration) wie Bor oder Aluminium im Oberflächenschichtabschnitt von beispielsweise 1.0 × 1021/cm3 und eine Dicke von ungefähr 0.3 μm. Der Sourcebereich 4 vom n+-Typ ist an beiden Seiten einer Grabengatestruktur 9 angeordnet, welche später beschrieben wird, und die Kontaktschicht 5 vom p+-Typ liegt an einer Seite des Sourcebereichs 4 vom n+-Typ gegenüberliegend der Grabengatestruktur 9.
  • Weiterhin reicht eine Struktur, welche den Basisbereich vom p-Typ und den Sourcebereich 4 vom n+-Typ durchdringt, zur Driftschicht 2 vom n–-Typ und hat einen Boden einer bestimmten Breite, so dass der Graben 6 mit einer Breite von beispielsweise 0.5 bis 2.0 μm und einer Tiefe von 2.0 μm oder mehr (beispielsweise 2.4 μm) gebildet ist. Der Basisbereich 3 vom p-Typ und der Sourcebereich 4 vom n+-Typ gemäß obiger Beschreibung sind in Kontakt mit der Seitenfläche des Grabens 6 angeordnet.
  • Der Graben 6 ist gemäß 1 mit einer x-Richtung als Breitenrichtung, einer y-Richtung als Längsrichtung und einer z-Richtung als Tiefenrichtung ausgebildet, und eine Mehrzahl der Gräben 6 ist in 1 in x-Richtung aneinandergereiht, wobei die jeweiligen Gräben 6 parallel zueinander angeordnet sind. Die jeweiligen Gräben 6 können in einer ovalen Form gebildet sein, wo die beiden Vorderenden der jeweiligen Gräben 6 miteinander in Bogenform zu zwei benachbarten gepaarten Gräben verbunden sind, oder sie können in Streifenform ausgebildet sein, wo die jeweiligen Gräben 6 in Streifen angeordnet sind.
  • Weiterhin ist die Innenwandfläche des Grabens 6 mit einem Gateoxidfilm 7 bedeckt, und in das Innere des Grabens 6 ist eine Gateelektrode 8 eingebettet, die auf einer Oberfläche des Gateoxidfilms 7 ausgebildet und aus dotiertem Poly-Si ist. Der Gateoxidfilm 7 wird durch thermisches Oxidieren der Innenwandfläche des Grabens 6 gebildet, und eine Dicke des Gateoxidfilms 7 beträgt an beiden Seiten der Seitenfläche und des Boden des Grabens ungefähr 100 nm. Die Grabengatestruktur 9 hat den oben beschriebenen Aufbau.
  • Eine Sourceelektrode 11 und eine Gateleitung (nicht gezeigt) sind über dem Sourcebereich 4 vom n+-Typ und einer Oberfläche der Kontaktschichten 5 vom p+-Typ und einer Oberfläche der Gateelektrode 8 über einen Isolationszwischenschichtfilm 10 ausgebildet. Die Sourceelektrode 11 und die Gateleitung sind aus einer Mehrzahl von Metallen (beispielsweise Ni/Al), und ein Teil der Sourceelektrode 11 und der Gateleitung in Kontakt mit wenigstens dem SiC vom n-Typ (insbesondere dem Sourcebereich 4 vom n+-Typ oder der n-dotierten Gateelektrode 8) ist aus einem Metall, welches ohmschen Kontakt mit dem SiC vom n-Typ machen kann. Ein Teil der Sourceelektrode 11 und der Gateleitung in Kontakt mit wenigstens dem SiC vom p-Typ (insbesondere der Kontaktschicht 5 vom p+-Typ oder der p-dotierten Gateelektrode 8) ist aus einem Metall, welches ohmschen Kontakt mit dem SiC vom p-Typ machen kann. Die Sourceelektrode 11 und die Gateleitung sind auf dem Isolationszwischenschichtfilm 10 so ausgebildet, dass sie voneinander elektrisch isoliert sind. Die Sourceelektrode 11 gelangt in elektrischen Kontakt mit dem Sourcebereich 4 vom n+-Typ und der Kontaktschicht 5 vom p+-Typ über Kontaktlöcher, die im Isolationszwischenschichtfilm 10 ausgebildet sind, und die Gateleitung ist in elektrischem Kontakt mit der Gateelektrode 8.
  • Eine Drainelektrode 12 in elektrischer Verbindung mit dem Substrat 1 vom n+-Typ ist an einer Rückseite vom Substrat 1 vom n+-Typ ausgebildet. Mit dem obigen Aufbau wird ein MOSFET mit der Grabengatestruktur 9 vom Inversionstyp des n-Kanal-Typs gebildet.
  • In dem MOSFET mit der Grabengatestruktur 9 vom Inversionstyp wird der Kanal vom Inversionstyp nicht im Basisbereich 3 vom p-Typ in einem Zustand gebildet, bevor eine Gatespannung an die Gateelektrode 8 angelegt wird. Selbst wenn daher eine positive Spannung an die Drainelektrode 12 angelegt wird, können Elektronen den Basisbereich 3 vom p-Typ ausgehend vom Sourcebereich 4 vom n-Typ nicht erreichen, und zwischen Sourceelektrode 11 und Drainelektrode 12 fließt kein Strom.
  • Wenn eine gewünschte Gatespannung an die Gateelektrode 8 angelegt wird, wird der Kanal vom Inversionstyp an einer Oberfläche des Basisbereichs 3 vom p-Typ gebildet, der in Kontakt mit dem Graben 6 gelangt. Aus diesem Grund erreichen von der Sourceelektrode 11 implantierte Elektronen die Driftschicht 2 vom n–-Typ, nachdem sie durch den Kanal gelaufen sind, der vom Sourcebereich 4 vom n+-Typ zum Basisbereich 3 vom p-Typ gebildet worden ist. Mit obigem Aufbau kann ein Strom zwischen Sourceelektrode 11 und Drainelektrode 12 fließen.
  • Nachfolgend wird ein Verfahren zur Herstellung des MOSFET mit der Grabengatestruktur gemäß 1 anhand der 2A bis 2E beschrieben.
  • In einem in 2A dargestellten Prozess wird das Substrat 1 vom n+-Typ aus einem SiC-Substrat gebildet, welches bezüglich der (0001)-Ebene einen Off-Winkel hat, wobei die Verunreinigungskonzentration vom n-Typ, beispielsweise Stickstoff, beispielsweise 1.0 × 1019/cm3 beträgt und die Dicke ungefähr 300 μm beträgt. Eine Driftschicht 2 vom n–-Typ aus SiC hat beispielsweise eine Verunreinigungskonzentration vom n-Typ, beispielsweise Stickstoff, von beispielsweise 3.0 × 1015 bis 2.0 × 1016/cm3 und eine Dicke von ungefähr 15 μm und kann epitaxial auf einer Oberfläche des Substrats 1 vom n+-Typ aufwachsen, um ein Epitaxialsubstrat zu bilden. Dann wird der Basisbereich 3 vom p-Typ, der eine Verunreinigungskonzentration vom p-Typ wie Bor oder Aluminium von beispielsweise 1.0 × 1016 bis 2.0 × 1019/cm3 und eine Dicke vom ungefähr 2.0 μm hat, auf dem Oberflächenschichtabschnitt der Driftschicht 2 vom n–-Typ durch Ionenimplantation der Verunreinigungen vom p-Typ, beispielsweise Bor oder Aluminium, gebildet.
  • In einem in 2B gezeigten Prozess wird eine Maske (nicht gezeigt) aus beispielsweise einem Niedertemperaturoxidfilm (LTO) auf dem Basisbereich 3 vom p-Typ gebildet, und danach wird die Maske in einem Bereich geöffnet, wo der Sourcebereich 4 vom n+-Typ durch einen Fotolithografieprozess zu bilden ist. Danach werden Verunreinigungen vom n-Typ (beispielsweise Stickstoff) ionenimplantiert.
  • Weiterhin wird, nachdem die vorher verwendete Maske entfernt worden ist, erneut eine andere Maske (nicht gezeigt) gebildet, und die Maske wird in einem Bereich geöffnet, wo die Kontaktschicht 5 vom n+-Typ durch den Fotolithografieprozess zu bilden ist. Danach werden Verunreinigungen vom p-Typ (beispielsweise Bor oder Aluminium) ionenimplantiert.
  • Dann werden die implantierten Ionen aktiviert. Der Sourcebereich 4 vom n+-Typ, der beispielsweise eine Verunreinigungskonzentration (Oberflächenkonzentration) vom n-Typ, beispielsweise Stickstoff, von 1.0 × 1021/cm3 und eine Dicke von ungefähr 0.3 μm hat, wird gebildet. Die Kontaktschicht 5 vom p+-Typ, welche eine Verunreinigungskonzentration (Oberflächenkonzentration) vom p-Typ, beispielsweise Bor oder Aluminium, von 1.0 × 1021/cm3 und eine Dicke von ungefähr 0.3 μm hat, wird gebildet. Danach wird die Maske entfernt.
  • In einem in 2C gezeigten Prozess wird, nachdem eine nicht gezeigte Ätzmaske auf dem Basisbereich 3 vom p-Typ, dem Sourcebereich 4 vom n+-Typ und der Kontaktschicht 5 vom p+-Typ gebildet worden ist, die Ätzmaske in einem Bereich geöffnet, wo der Graben 6 auszubilden ist. Dann wird ein Grabenätzprozess unter Verwendung der Ätzmaske durchgeführt, um den Graben 6 zu bilden. Im Ergebnis wird der Graben 6 gebildet, bei dem die Längsrichtung mit der Off-Achsenrichtung übereinstimmt.
  • Zu diesem Zeitpunkt wird der Graben 6 in Richtung der (11-20)-Ebene oder der (1-100)-Ebene so gebildet, dass jede der Seitenwandflächen des Grabens 6 im Wesentlichen die (11-20)-Ebene oder die (1-100)-Ebene bildet, und eine Grabenätzbedingung wird so gesetzt, dass der von der Seitenwandfläche bezüglich der Bodenfläche des Grabens 6 gebildete Winkel beispielsweise 87° beträgt. Aus diesem Grund wird, wenn die jeweiligen Gräben 6 in einer ovalen Form gebildet werden, bei der die beiden Vorderenden der jeweiligen Gräben 6 miteinander verbunden sind, in dem Vorderende des einen Grabens 9 der zwischen der (0001)-Ebene und der Seitenwandfläche der äußeren Umfangsseite gebildete Winkel 83°, und der zwischen der (0001)-Ebene und der Seitenwandfläche der inneren Umfangsseite gebildete Winkel wird 91° (siehe 6C). Weiterhin wird in dem Vorderende eines anderen Grabens 9 der Winkel zwischen der (0001)-Ebene und der Seitenwandfläche der äußeren Umfangsseite 91°, und der Winkel zwischen der (0001)-Ebene und der Seitenwandfläche der inneren Umfangsseite wird 83°. Danach wird die Ätzmaske entfernt.
  • In einem in 2D gezeigten Prozess wird der Gateoxidfilm 7 durch Abscheidung und ohne Durchführung des Opferoxidationsprozesses gebildet, nachdem nach der Ausbildung des Grabens 6 der Schadenentfernungsprozess durch CDE unter Verwendung eines Gases durchgeführt worden ist, welches beispielsweise CF4 und O2 enthält. Wenn in dieser Situation eine Opferoxidation durchgeführt wird, wird eine beschleunigte Oxidation durchgeführt, da der Sourcebereich 4 vom n+-Typ eine höhere Verunreinigungskonzentration als der Basisbereich 3 vom p-Typ hat. Da jedoch der Opferoxidationsprozess nicht durchgeführt wird, erfolgt keine beschleunigte Oxidation. Aus diesem Grund wird die Stufe an der Grenzstelle zwischen dem Sourcebereich 4 vom n+-Typ und dem Basisbereich 3 vom p-Typ in der Seitenwandfläche des Grabens 6 10 nm klein oder kleiner.
  • In einem in 2E dargestellten Prozess wird eine Polysiliziumschicht, welche mit Verunreinigungen vom n-Typ dotiert ist, mit ungefähr 440 nm auf der Oberfläche des Gateisolationsfilms 8 beispielsweise bei einer Temperatur von 600°C gebildet, und danach wird ein Rückätzvorgang oder dergleichen durchgeführt, um somit den Gateisolationsfilm 8 und die Gateelektrode 9 innerhalb des Grabens 6 zu belassen.
  • Weiterhin wird, nachdem der Isolationszwischenschichtfilm 10 gebildet worden ist, der Isolationszwischenschichtfilm 10 gemustert, um die Kontaktlöcher in Verbindung mit dem Sourcebereich 4 vom n+-Typ und der Kontaktschicht 5 vom p+-Typ zu bilden. Weiterhin wird die mit der Gateelektrode 9 verbundene Kontaktöffnung in einem anderen Querschnitt gebildet. Nachfolgend wird, nachdem ein Elektrodenmaterialfilm ausgebildet wurde, um innerhalb der Kontaktöffnungen eingebettet zu sein, das Elektrodenmaterial gemustert, um die Sourceelektrode 11 und die Gateleitung zu bilden. Danach wird, obgleich nicht gezeigt, die Drainelektrode 12 an einer Rückseitenfläche des Substrats 1 vom n+-Typ gebildet, um den MOSFET gemäß 1 fertigzustellen.
  • Wie oben beschrieben, wird bei dieser Ausführungsform der Gateoxidfilm 7 gebildet, ohne dass nach Ausbildung des Grabens 6 der Opferoxidationsprozess durchgeführt wird. Aus diesem Grund kann die SiC-Halbleitervorrichtung geschaffen werden, ohne dass sie von dem Opferoxidationsprozess beeinflusst ist, was die teilweise Erzeugung von Leckstrom in der Grabengatestruktur 9 unterdrückt und dem Gateoxidfilm 7 höhere Zuverlässigkeit verleiht. Weiterhin wird im Fall der derartigen Ausbildung der Grabengatestruktur 9 ohne Durchführung des Opferoxidationsprozesses die Barrierenhöhe ϕB an allen Innenwandoberflächen des Grabens 6 zu 2.7 eV, und die Barrierenhöhe ϕB, welche das Auftreten von Leckstrom an den beiden Enden des Grabens 6 unterdrücken kann, lässt sich erhalten.
  • Die Leckcharakteristika, wenn nur CDE durchgeführt wird und der Opferoxidationsprozess nicht durchgeführt wird, nachdem der Graben 6 ausgebildet worden ist, werden zur Veranschaulichung untersucht, indem das Emissionsbild ausgewertet wird, während die Gatespannung allmählich erhöht wird, wobei die Sourceelektrode 11 und die Drainelektrode 12 mit GND verbunden sind. Genauer gesagt, die Grabengatestruktur 9 wird zur Durchführung der Untersuchung wie in 4 ausgelegt. Im Ergebnis lässt sich gemäß 3 bestätigen, dass der Leckstrom erzeugt wird, wenn die Gatespannung auf einen bestimmten Betrag ansteigt, und dass der Leckstrom über den gesamten Bereich der Grabengatestruktur 9 hinweg erzeugt wird. Die Gatespannung, bei der der Leckstrom auftritt, ist größer als in einem Fall, bei dem der Gateoxidfilm 7 unmittelbar nach dem Opferoxidationsprozess ausgebildet wird. Aus diesem Grund kann die Erzeugung des Leckstroms nur auf die beiden Enden des Grabens 6 begrenzt werden, und es zeigt sich, dass eine gleichförmige Durchbruchspannung über den gesamten Bereich des Grabens 6 hinweg erhalten wird.
  • (Andere Ausführungsformen)
  • In der obigen Ausführungsform wird als Substrat 1 vom n+-Typ ein SiC-Substrat verwendet, dessen Hauptoberfläche einen Off-Winkel bezüglich der (0001)-Ebene hat. Alternativ kann ein SiC-Substrat verwendet werden, dessen Hauptoberfläche einen Off-Winkel bezüglich der (000-1)-Ebene hat. Als ein Beispiel wird der Fall beschrieben, bei dem der Off-Winkel 4° beträgt. Alternativ kann ein anderer Winkel verwendet werden, beispielsweise von 2°. Weiterhin kann als das Substrat 1 vom n+-Typ ein SiC-Substrat verwendet werden, welches als Hauptoberfläche eine Ebene der (0001)-Ebene oder der (000-1)-Ebene hat.
  • Das heißt, wenn der Gateoxidfilm 7 innerhalb des Grabens 6 nach Durchführung des Opferoxidationsprozesses gebildet wird, wird der Winkel, der von der Seitenwandfläche, in welcher der Kanalbereich in der Seitenwandfläche des Grabens 6 gebildet ist, bezüglich der (0001)-Ebene (oder der (000-1)-Ebene) gebildet wird, 83° oder weniger und der Leckstrom nimmt zu. Im Gegensatz hierzu kann bestätigt werden, dass die Erzeugung von Leckstrom unterdrückt werden kann, wenn der Winkel der Seitenwandfläche des Grabens 6 auf 84° oder größer gesetzt wird, und bevorzugt, wenn der Winkel auf 87° gesetzt wird, und die Erzeugung eines Leckstroms lässt sich weiter unterdrücken.
  • Wenn daher der Opferoxidationsprozess nicht durchgeführt wird, kann die Erzeugung eines Leckstroms unterdrückt werden, auch wenn der Winkel bezüglich der (0001)-Ebene (oder der (000-1)-Ebene) 83° oder kleiner wird, ungeachtet des Off-Winkels. Auch wenn der Opferoxidationsprozess durchgeführt wird, wenn in der Seitenwandfläche des Grabens 6 wenigstens die Seitenwandfläche, an der der Kanalbereich ausgebildet ist, einen Winkel von 84° oder größer hat, kann die Erzeugung eines Leckstroms unterdrückt werden. Aus diesem Grund ist die Ausbildung des Gateoxidfilms 7 ohne Durchführung des Opferoxidationsprozesses effektiv in einem Fall, bei dem in der Seitenwandfläche des Grabens 6 wenigstens die Seitenwandfläche, an der der Kanalbereich ausgebildet ist, einen Winkel von kleiner als 84° bezüglich der (0001)-Ebene (oder der (000-1)-Ebene) hat. Auch wenn der Opferoxidationsprozess durchgeführt wird, kann, wenn in der Seitenwandfläche des Grabens 6 wenigstens die Seitenwandfläche, an welcher der Kanalbereich ausgebildet ist, einen Winkel von 84° oder mehr hat, die Erzeugung des Leckstroms unterdrückt werden. Im Ergebnis kann der Graben 6 für diesen Winkel gebildet werden. Insbesondere im Fall der Verwendung eines SiC-Substrats mit einem Off-Winkel von 4° kann der Winkel der Seitenwandfläche, an der ein Kanalbereich ausgebildet ist, bezüglich der Bodenfläche des Grabens 6 auf 88° oder mehr gesetzt werden. Auch kann im Fall der Verwendung eines SiC-Substrats mit einem Off-Winkel von 2° der Winkel der Seitenwandfläche, an der ein Kanalbereich ausgebildet ist, bezüglich der Bodenfläche des Grabens 6 auf 86° oder mehr gesetzt werden. Im Fall der Verwendung eines SiC-Substrats mit einem Off-Winkel von 0°, d. h. einer Ebene der (0001)-Ebene oder (000-1)-Ebene als Hauptoberfläche, kann der Winkel wenigstens der Seitenwandfläche, an welcher der Kanalbereich ausgebildet ist, bezüglich der Bodenfläche des Grabens 6 auf 84° oder mehr gesetzt werden.
  • Zusätzlich kann, selbst wenn der Opferoxidationsprozess durchgeführt wird, wenn der Gateoxidfilm 7 nicht unmittelbar danach gebildet wird, sondern der Gateoxidfilm 7 nach dem durch CDE durchgeführten Schadenentfernungsprozess gebildet wird, die Erzeugung von Leckstrom unterdrückt werden. Aus diesem Grund wird, selbst wenn der Opferoxidationsprozess durchgeführt wird, der Prozess der Ausbildung des Gateoxidfilms 7 daran gehindert, unmittelbar nach dem Opferoxidationsprozess durchgeführt zu werden, und im Ergebnis kann die Erzeugung von Leckstrom unterdrückt werden.
  • In obiger Ausführungsform wird die Grabengatestruktur 9 mit einer Richtung als der Längsrichtung ausgelegt. Dies zeigt jedoch nur ein Beispiel der Grabengatestruktur 9, und die Grabengatestruktur 9 kann in einem rechteckförmigen oder sechseckförmigen Layout gestaltet werden. Auch in diesem Fall wird, wenn der von der Seitenwandfläche des Grabens 6 bezüglich der (0001)-Ebene oder (000-1)-Ebene gebildete Winkel kleiner als 84° ist, der Opferoxidationsprozess nicht durchgeführt, oder der Opferoxidationsprozess wird nicht unmittelbar vor Ausbildung des Gateisolationsfilms 7 durchgeführt, wenn ein solcher Prozess durchgeführt wird. Im Ergebnis können sich die Leckstromunterdrückungseffekte erhalten lassen. Weiterhin werden die Leckstromunterdrückungseffekte erhalten, wenn in der Seitenwandfläche des Grabens 6 wenigstens die Seitenwandfläche, an welcher der Kanalbereich ausgebildet ist, einen Winkel von 84° oder mehr bezüglich der (0001)-Ebene oder der (000-1)-Ebene hat, auch wenn der Opferoxidationsprozess durchgeführt wird.
  • In der obigen Ausführungsform wird der MOSFET vom n-Kanal-Typ als ein Beispiel beschrieben, bei dem der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist. Alternativ kann die vorliegende Erfindung bei einem MOS-FET vom p-Kanal-Typ angewendet werden, bei dem der Leitähigkeitstyp der jeweiligen Bestandteile umgekehrt ist. Weiterhin wurde in obiger Beschreibung ein MOSFET der Grabengatestruktur als ein Beispiel beschrieben, wobei die vorliegende Erfindung auch bei einem IGBT mit der gleichen Grabengatestruktur angewendet werden kann. Der IGBT ändert den Leitfähigkeitstyp des Substrats 1 vom n-Typ zum p-Typ in der Ausführungsform, und die anderen Aufbauten und das Herstellungsverfahren sind identisch zu der obigen Ausführungsform.
  • In obiger Ausführungsform wurde ein Beispiel beschrieben, bei dem die vorliegende Erfindung angewendet wird. Die Ausgestaltung kann jedoch geeignet geändert werden. Beispielsweise ist in obiger Ausführungsform der Gateoxidfilm 7, der durch Abscheiden des Oxidfilms erhalten wird, als ein Beispiel eines Gateisolationsfilms dargestellt. Alternativ kann der Gateoxidfilm 7 durch thermische Oxidation gebildet werden oder er kann einen Nitridfilm beinhalten. Wenn der Gateoxidfilm 7 durch thermische Oxidation gebildet wird, wird eine beschleunigte Oxidation des Sourcebereichs 4 vom n+-Typ durchgeführt. Es wurde jedoch bestätigt, dass, wenn der Opferoxidationsprozess nicht unmittelbar vor Ausbildung des Gateoxidfilms 7 durchgeführt wird, der Leckstromunterdrückungseffekt erhalten wird. Aus diesem Grund kann der Gateoxidfilm 8 durch thermische Oxidation gebildet werden. In diesem Fall wird jedoch die Stufe an der Grenzstelle zwischen dem Sourcebereich 4 vom n+-Typ und dem Basisbereich 3 vom p-Typ nicht 10 nm oder kleiner, sondern wird in der Seitenwandfläche des Grabens 6 etwas größer als 10 nm.
  • Im Fall der Angabe der Kristallausrichtung sollte der Bindestrich (–) eigentlich oberhalb der gewünschten Zahl angeordnet sein; da jedoch auf der Grundlage von Computeranwendungen eine eingeschränkte Aussagemöglichkeit vorliegt, wird der Bindestrich in der vorliegenden Beschreibung vor der gewünschten Zahl angegeben. In dieser Beschreibung werden in den Darlegungen, dass der Prozess der Ausbildung des Gateoxidfilms 7 nicht unmittelbar nach dem Opferoxidationsprozess durchgeführt wird oder der Opferoxidationsprozess nicht unmittelbar vor dem Gateoxidfilm 7 durchgeführt wird, Ausdrücke wie „unmittelbar nach” oder „unmittelbar vor” verwendet. In der vorliegenden Beschreibung ist „unmittelbar nach” und „unmittelbar vor” nicht allein zeitlich zu verstehen, sondern bedeutet, dass kein anderer Prozess zwischen den jeweiligen Prozessen eingefügt ist. Aus diesem Grund bedeutet „unmittelbar nach dem Opferoxidationsprozess”, dass der Prozess der Ausbildung des Gateoxidfilms 7 dem Opferoxidationsprozess folgt, ohne dass ein weiterer Prozess zwischengeschaltet ist, aber der Fall, dass dazwischen der Schadenentfernungsprozess durch CDE eintritt, ist ausgeschlossen.

Claims (7)

  1. Ein Verfahren zur Herstellung einer Siliziumcarbidhalbleitervorrichtung mit einem vertikalen Schaltelement vom Inversionstyp mit einer Grabengatestruktur (9), wobei die Siliziumcarbid halbleitervorrichtung aufweist: ein Substrat (1) aus einem ersten oder zweiten Leitfähigkeitstyp, hergestellt aus Siliziumcarbid, wobei eine Hauptoberfläche hiervon eine (0001)-Ebene oder eine (000-1)-Ebene ist oder einen Off-Winkel bezüglich der (0001)-Ebene oder der (000-1)-Ebene hat; eine Driftschicht (2), die auf dem Substrat (1) ausgebildet ist und aus Siliziumcarbid des ersten Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als der des Substrats (1) ist; einen Basisbereich (3), der auf der Driftschicht (2) ausgebildet ist und aus Siliziumcarbid des zweiten Leitfähigkeitstyps ist; einen Sourcebereich (4), der in einem oberen Abschnitt des Basisbereichs (3) ausgebildet ist und aus Siliziumcarbid des ersten Leitfähigkeitstyps mit einer höheren Konzentration als der der Driftschicht (2) ist; einen Graben (6), der ausgehend von einer Oberfläche des Sourcebereichs (4) durch den Basisbereich (3) hindurch bis zu einer Tiefe ausgebildet ist, welche die Driftschicht (2) erreicht, wobei eine Seitenwandfläche hiervon in Richtung einer (11-20)-Ebene oder einer (1-100)-Ebene ausgebildet ist; einen Gateisolationsfilm (7), der an einer Innenwandfläche des Grabens (6) ausgebildet ist; eine Gateelektrode (8), die auf dem Gateisolationsfilm (7) in dem Graben (6) ausgebildet ist; eine Sourceelektrode (11), die elektrisch mit dem Sourcebereich (4) und dem Basisbereich (3) verbunden ist; und eine Drainelektrode (12), die an einer Rückflächenseite des Substrats (1) ausgebildet ist, wobei eine an die Gateelektrode (8) angelegte Spannung gesteuert ist, um einen Kanalbereich vom Inversionstyp an einem Oberflächenabschnitt des Basisbereichs (3) zu bilden, der an einer Seitenfläche des Grabens (6) liegt, wobei ein Strom zwischen der Sourceelektrode (8) und der Drainelektrode (12) durch den Sourcebereich (4) und die Driftschicht (2) fließen kann, wobei das Verfahren zur Herstellung der Siliziumcarbidhalbleitervorrichtung aufweist: Ausbilden des Grabens (6) durch Ätzen; und Ausbilden des Gateisolationsfilms (7) auf der Oberfläche des Grabens (6) ohne Durchführung einer Opferoxidation nach Ausbildung des Grabens (6).
  2. Ein Verfahren zur Herstellung einer Siliziumcarbidhalbleitervorrichtung mit einem vertikalen Schaltelement vom Inversionstyp mit einer Grabengatestruktur (9), wobei die Siliziumcarbidhalbleitervorrichtung aufweist: ein Substrat (1) aus einem ersten oder zweiten Leitfähigkeitstyp, hergestellt aus Siliziumcarbid, wobei eine Hauptoberfläche hiervon eine (0001)-Ebene oder eine (000-1)-Ebene ist oder einen Off-Winkel bezüglich der (0001)-Ebene oder der (000-1)-Ebene hat; eine Driftschicht (2), die auf dem Substrat (1) ausgebildet ist und aus Siliziumcarbid des ersten Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als der des Substrats (1) ist; einen Basisbereich (3), der auf der Driftschicht (2) ausgebildet ist und aus Siliziumcarbid des zweiten Leitfähigkeitstyps ist; einen Sourcebereich (4), der in einem oberen Abschnitt des Basisbereichs (3) ausgebildet ist und aus Siliziumcarbid des ersten Leitfähigkeitstyps mit einer höheren Konzentration als der der Driftschicht (2) ist; einen Graben (6), der ausgehend von einer Oberfläche des Sourcebereichs (4) durch den Basisbereich (3) hindurch bis zu einer Tiefe ausgebildet ist, welche die Driftschicht (2) erreicht, wobei eine Seitenwandfläche hiervon in Richtung einer (11-20)-Ebene oder einer (1-100)-Ebene ausgebildet ist; einen Gateisolationsfilm (7), der an einer Innenwandfläche des Grabens (6) ausgebildet ist; eine Gateelektrode (8), die auf dem Gateisolationsfilm (7) in dem Graben (6) ausgebildet ist; eine Sourceelektrode (11), die elektrisch mit dem Sourcebereich (4) und dem Basisbereich (3) verbunden ist; und eine Drainelektrode (12), die an einer Rückflächenseite des Substrats (1) ausgebildet ist, wobei eine an die Gateelektrode (8) angelegte Spannung gesteuert ist, um einen Kanalbereich vom Inversionstyp an einem Oberflächenabschnitt des Basisbereichs (3) zu bilden, der an einer Seitenfläche des Grabens (6) liegt, wobei ein Strom zwischen der Sourceelektrode (8) und der Drainelektrode (12) durch den Sourcebereich (4) und die Driftschicht (2) fließen kann, wobei das Verfahren zur Herstellung der Siliziumcarbidhalbleitervorrichtung aufweist: Ausbilden des Grabens (6) durch Ätzen; Durchführen eines chemischen Trockenätzens unter Verwendung eines Gases, das CF4 und O2 enthält, um nach Ausbildung des Grabens jegliche Schäden zu entfernen, und Ausbilden des Gateisolationsfilms (7) auf der Oberfläche des Grabens (6) ohne Durchführung einer Opferoxidation nach Entfernung des Schadens.
  3. Das Verfahren zur Herstellung einer Siliziumcarbidhalbleitervorrichtung nach Anspruch 2, weiterhin aufweisend: Durchführen der Opferoxidation nach Ausbildung des Grabens und vor Entfernung des Schadens.
  4. Eine Siliziumcarbidhalbleitervorrichtung mit einem vertikalen Schaltelement vom Inversionstyp mit einer Grabengatestruktur (9), aufweisend: ein Substrat (1) aus einem ersten oder zweiten Leitfähigkeitstyp, hergestellt aus Siliziumcarbid, wobei eine Hauptoberfläche hiervon eine (0001)-Ebene oder eine (000-1)-Ebene ist oder einen Off-Winkel bezüglich der (0001)-Ebene oder der (000-1)-Ebene hat; eine Driftschicht (2), die auf dem Substrat (1) ausgebildet ist und aus Siliziumcarbid des ersten Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als der des Substrats (1) ist; einen Basisbereich (3), der auf der Driftschicht (2) ausgebildet ist und aus Siliziumcarbid des zweiten Leitfähigkeitstyps ist; einen Sourcebereich (4), der in einem oberen Abschnitt des Basisbereichs (3) ausgebildet ist und aus Siliziumcarbid des ersten Leitfähigkeitstyps mit einer höheren Konzentration als der der Driftschicht (2) ist; einen Graben (6), der ausgehend von einer Oberfläche des Sourcebereichs (4) durch den Basisbereich (3) hindurch bis zu einer Tiefe ausgebildet ist, welche die Driftschicht (2) erreicht, wobei eine Seitenwandfläche hiervon in Richtung einer (11-20)-Ebene oder einer (1-100)-Ebene ausgebildet ist und in der Seitenwandfläche wenigstens die Seitenwandfläche, an welcher ein Kanalbereich ausgebildet ist, bezüglich der (0001)-Ebene oder der (000-1)-Ebene einen Winkel von 84 Grad oder mehr hat; einen Gateisolationsfilm (7), der an einer Innenwandfläche des Grabens (6) ausgebildet ist; eine Gateelektrode (8), die auf dem Gateisolationsfilm (7) in dem Graben (6) ausgebildet ist; eine Sourceelektrode (11), die elektrisch mit dem Sourcebereich (4) und dem Basisbereich (3) verbunden ist; und eine Drainelektrode (12), die an einer Rückflächenseite des Substrats (1) ausgebildet ist, wobei eine an die Gateelektrode (8) angelegte Spannung gesteuert ist, um den Kanalbereich vom Inversionstyp an einem Oberflächenabschnitt des Basisbereichs (3) zu bilden, der an einer Seitenfläche des Grabens (6) liegt, wobei ein Strom zwischen der Sourceelektrode (8) und der Drainelektrode (12) durch den Sourcebereich (4) und die Driftschicht (2) fließen kann.
  5. Eine Siliziumcarbidhalbleitervorrichtung mit einem vertikalen Schaltelement vom Inversionstyp mit einer Grabengatestruktur (9), aufweisend: ein Substrat (1) aus einem ersten oder zweiten Leitfähigkeitstyp, hergestellt aus Siliziumcarbid, wobei eine Hauptoberfläche hiervon eine (0001)-Ebene oder eine (000-1)-Ebene ist oder einen Off-Winkel bezüglich der (0001)-Ebene oder der (000-1)-Ebene hat; eine Driftschicht (2), die auf dem Substrat (1) ausgebildet ist und aus Siliziumcarbid des ersten Leitfähigkeitstyps mit geringerer Verunreinigungskonzentration als der des Substrats (1) ist; einen Basisbereich (3), der auf der Driftschicht (2) ausgebildet ist und aus Siliziumcarbid des zweiten Leitfähigkeitstyps ist; einen Sourcebereich (4), der in einem oberen Abschnitt des Basisbereichs (3) ausgebildet ist und aus Siliziumcarbid des ersten Leitfähigkeitstyps mit einer höheren Konzentration als der der Driftschicht (2) ist; einen Graben (6), der ausgehend von einer Oberfläche des Sourcebereichs (4) durch den Basisbereich (3) hindurch bis zu einer Tiefe ausgebildet ist, welche die Driftschicht (2) erreicht, wobei eine Seitenwandfläche hiervon in Richtung einer (11-20)-Ebene oder einer (1-100)-Ebene ausgebildet ist und eine Stufe an einer Grenzposition zwischen Sourcebereich (4) und Basisbereich (3) in der Seitenwandfläche 10 nm oder kleiner ist; einen Gateisolationsfilm (7), der an einer Innenwandfläche des Grabens (6) ausgebildet ist; eine Gateelektrode (8), die auf dem Gateisolationsfilm (7) in dem Graben (6) ausgebildet ist; eine Sourceelektrode (11), die elektrisch mit dem Sourcebereich (4) und dem Basisbereich (3) verbunden ist; und eine Drainelektrode (12), die an einer Rückflächenseite des Substrats (1) ausgebildet ist, wobei eine an die Gateelektrode (8) angelegte Spannung gesteuert ist, um einen Kanalbereich vom Inversionstyp an einem Oberflächenabschnitt des Basisbereichs (3) zu bilden, der an einer Seitenfläche des Grabens (6) liegt, wobei ein Strom zwischen der Sourceelektrode (8) und der Drainelektrode (12) durch den Sourcebereich (4) und die Driftschicht (2) fließen kann.
  6. Die Siliziumcarbid halbleitervorrichtung mit dem vertikalen Schaltelement vom Inversionstyp nach Anspruch 5, wobei der Graben (6) als wenigstens einen Teil der Seitenwandfläche einen Abschnitt aufweist, in welchem der Winkel bezüglich der (0001)-Ebene oder der (000-1)-Ebene kleiner als 84° ist.
  7. Die Siliziumcarbidhalbleitervorrichtung mit einem vertikalen Schaltelement vom Inversionstyp nach einem der Ansprüche 4 bis 6, wobei das Substrat (1) ein Substrat ist, welches den Off-Winkel hat, und der Graben (6) mit einer Richtung als einer Längsrichtung ausgebildet ist, wobei die Längsrichtung in Übereinstimmung mit der Off-Achsenrichtung des Substrats (1) ist.
DE201311003954 2012-08-07 2013-08-06 Siliziumcarbidhalbleitervorrichtung und Herstellungsverfahren hierfür Pending DE112013003954T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012174948 2012-08-07
JP2012-174948 2012-08-07
JP2013156393A JP6299102B2 (ja) 2012-08-07 2013-07-29 炭化珪素半導体装置およびその製造方法
JP2013-156393 2013-07-29
PCT/JP2013/004735 WO2014024469A1 (ja) 2012-08-07 2013-08-06 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE112013003954T5 true DE112013003954T5 (de) 2015-04-23

Family

ID=50067722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201311003954 Pending DE112013003954T5 (de) 2012-08-07 2013-08-06 Siliziumcarbidhalbleitervorrichtung und Herstellungsverfahren hierfür

Country Status (5)

Country Link
US (1) US9793376B2 (de)
JP (1) JP6299102B2 (de)
CN (1) CN104718624B (de)
DE (1) DE112013003954T5 (de)
WO (1) WO2014024469A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6256148B2 (ja) * 2014-03-27 2018-01-10 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE102014206361A1 (de) * 2014-04-03 2015-10-08 Robert Bosch Gmbh Verfahren zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats, nach dem Verfahren erhältliches Substrat und Leistungstransistor mit einem solchen Substrat
JP2016082197A (ja) * 2014-10-22 2016-05-16 新日鐵住金株式会社 トレンチ型金属酸化膜半導体電界効果トランジスタ
JP6453634B2 (ja) 2014-12-10 2019-01-16 トヨタ自動車株式会社 半導体装置
DE112015005397B4 (de) * 2015-01-19 2022-06-09 Hitachi, Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben, Leistungsumsetzer, Dreiphasenmotorsystem, Kraftfahrzeug und Eisenbahnfahrzeug
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
JP6623772B2 (ja) 2016-01-13 2019-12-25 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6708954B2 (ja) 2016-03-31 2020-06-10 住友電気工業株式会社 炭化珪素半導体装置
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6928336B2 (ja) * 2016-12-28 2021-09-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN107658340B (zh) * 2017-09-02 2019-05-21 西安交通大学 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
DE102017128633A1 (de) 2017-12-01 2019-06-06 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
JP7196463B2 (ja) * 2018-08-23 2022-12-27 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP7075876B2 (ja) * 2018-12-25 2022-05-26 株式会社日立製作所 炭化ケイ素半導体装置、電力変換装置、３相モータシステム、自動車および鉄道車両

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200355A (en) * 1990-12-10 1993-04-06 Samsung Electronics Co., Ltd. Method for manufacturing a mask read only memory device
JP3461274B2 (ja) * 1996-10-16 2003-10-27 株式会社東芝 半導体装置
US6797323B1 (en) 1996-11-29 2004-09-28 Sony Corporation Method of forming silicon oxide layer
JPH11186248A (ja) 1997-12-22 1999-07-09 Sony Corp シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JPH11204517A (ja) 1998-01-12 1999-07-30 Sony Corp シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
JP2000068266A (ja) 1998-08-26 2000-03-03 Sony Corp 酸化膜の形成方法
JP4843854B2 (ja) 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
GB0117949D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
SE527205C2 (sv) 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP2007066944A (ja) 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US7700441B2 (en) * 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
JP5100329B2 (ja) 2007-11-22 2012-12-19 三菱電機株式会社 半導体装置
JP2009302436A (ja) * 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP2010238725A (ja) 2009-03-30 2010-10-21 Toshiba Corp 半導体装置及びその製造方法
JP5510309B2 (ja) 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2014024469A1 (ja) 2014-02-13
JP6299102B2 (ja) 2018-03-28
US20150236127A1 (en) 2015-08-20
JP2014053595A (ja) 2014-03-20
CN104718624A (zh) 2015-06-17
US9793376B2 (en) 2017-10-17
CN104718624B (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
DE112013003954T5 (de) Siliziumcarbidhalbleitervorrichtung und Herstellungsverfahren hierfür
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102011088867B4 (de) Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102009016681B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
DE112013006558B4 (de) Siliziumcarbidhalbleitervorrichtung
DE112006003742B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung dergleichen
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102011086500A1 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102006040818A1 (de) Siliziumkarbidhalbleitervorrichtung mit hoher Kanalbeweglichkeit und Verfahren zu deren Fertigung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102011082289A1 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102011079268A1 (de) SIC-Halbleitervorrichtung
DE112013006262T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009021718A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE102011080841A1 (de) Verfahren zur Fertigung einer Siliciumcarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021336000

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication