DE112013006558B4 - Siliziumcarbidhalbleitervorrichtung - Google Patents

Siliziumcarbidhalbleitervorrichtung Download PDF

Info

Publication number
DE112013006558B4
DE112013006558B4 DE112013006558.4T DE112013006558T DE112013006558B4 DE 112013006558 B4 DE112013006558 B4 DE 112013006558B4 DE 112013006558 T DE112013006558 T DE 112013006558T DE 112013006558 B4 DE112013006558 B4 DE 112013006558B4
Authority
DE
Germany
Prior art keywords
layer
region
electric field
field relaxation
cell region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013006558.4T
Other languages
English (en)
Other versions
DE112013006558T5 (de
Inventor
Tomoo MORINO
Shoji Mizuno
Yuichi Takeuchi
Akitaka SOENO
Yukihiko Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE112013006558T5 publication Critical patent/DE112013006558T5/de
Application granted granted Critical
Publication of DE112013006558B4 publication Critical patent/DE112013006558B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Siliziumcarbidhalbleitervorrichtung, aufweisend:eine Mehrzahl von MOSFETs, welche in einem Hauptzellenbereich (Rm) bzw. einem Erfassungszellenbereich (Rs) angeordnet sind, wobei jeder der MOSFETs enthält: ein Halbleitersubstrat (1, 2), das eine Schicht (1) hoher Verunreinigungskonzentration an einer Rückseitenfläche des Substrats und eine Driftschicht (2) mit einer Verunreinigungskonzentration niedriger als diejenige der Schicht hoher Verunreinigungskonzentration an einer Vorderflächenseite des Substrats beinhaltet und aus Siliziumcarbid eines ersten Leitfähigkeitstyps ist; einen Basisbereich (3), der auf der Driftschicht (2) angeordnet ist und aus Siliziumcarbid eines zweiten Leitfähigkeitstyps ist; einen Sourcebereich (4), der in einem oberen Schichtteil des Basisbereichs angeordnet ist und aus Siliziumcarbid eines ersten Leitfähigkeitstyps mit einer Verunreinigungskonzentration höher als diejenige der Driftschicht ist; einen Gateisolationsfilm (7), der auf einer Oberfläche eines Kanalbereichs angeordnet ist, der in einem Oberflächenschichtteil oder in einer Oberfläche eines Abschnitts der Basisbereichs zwischen dem Sourcebereich und der Driftschicht liegend angeordnet ist; eine Gateelektrode (8), die an einer Oberfläche des Gateisolationsfilms angeordnet ist; eine Sourceelektrode (10), welche elektrisch mit dem Sourcebereich verbunden ist; und eine Drainelektrode (12), die elektrisch mit der Schicht hoher Verunreinigungskonzentration an der Rückflächenseite des Halbleitersubstrats verbunden ist;eine Elementisolationsschicht (14), welche von der Oberfläche des Basisbereichs aus tiefer als der Basisbereich zwischen dem Hauptzellenbereich und dem Erfassungszellenbereich angeordnet ist und den Hauptzellenbereich von dem Erfassungszellenbereich isoliert; undeine elektrische Feldrelaxationsschicht (15), welche den zweiten Leitfähigkeitstyp hat und von einem Boden des Basisbereichs aus tiefer als die Elementisolationsschicht angeordnet ist,wobei die elektrische Feldrelaxationsschicht in einen Hauptzellenbereichsabschnitt und einen Erfassungszellenbereichsabschnitt unterteilt ist,wobei wenigstens ein Teil der Elementisolationsschicht innerhalb eines Teilabschnitts der elektrischen Feldrelaxationsschicht angeordnet ist, undwobei ein Teil der elektrischen Feldrelaxationsschicht (15) auf einer Seite eines Hauptzellenbereichs (Rm) und ein Teil der elektrischen Feldrelaxationsschicht (15) auf einer Seite eines Erfassungszellenbereichs (Rs) unterhalb der Elementisolationsschicht (14) angeordnet sind.

Description

  • QUERVERWEIS AUF ZUGEHÖRIGE ANMELDUNG
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Siliziumcarbidhalbleitervorrichtung (Siliziumcarbid nachfolgend als „SiC“ abgekürzt), welche einen in einer Hauptzelle fließenden Strom durch eine Erfassungszelle erkennt.
  • STAND DER TECHNIK
  • Patentliteratur 1 beschreibt eine SiC-Halbleitervorrichtung, welche ein Halbleiterelement in eine Hauptzelle und eine Erfassungszelle unterteilt und einen in der Hauptzelle fließenden Strom durch die Erfassungszelle erkennt. In der SiC-Halbleitervorrichtung ist eine Punch-through-Stopperschicht vom n+-Typ, in welche Verunreinigungen vom n-Typ ionenimplantiert sind, zwischen der Hauptzelle, in der ein vertikaler Feldeffekttransistor ausgebildet ist, und der Erfassungszelle ausgebildet, in der eine Heterojunction-Diode ausgebildet ist. Eine Elementisolation erfolgt zwischen der Hauptzelle und der Erfassungszelle aufgrund der Punch-through-Stopperschicht vom n+-Typ.
  • DRUCKSCHRIFTLICHER STAND DER TECHNIK
  • PATENTLITERATUR
  • Patentliteratur 1: JP-2006-093382 A (entsprechend der US 7 307 313 B2 )
  • Weiterer relevanter Stand der Technik ist bekannt aus der US 2010/0 219 785 A1 und der WO 2010/137 167 A1 .
  • KURZFASSUNG DER ERFINDUNG
  • ZU LÖSENDE AUFGABE
  • Wenn eine SiC-Halbleitervorrichtung konfiguriert ist, bei der ein vertikaler MOSFET mit n-Kanal sowohl in der Hauptzelle als auch der Erfassungszelle ausgebildet ist, ist es vorstellbar, dass die Elementisolation zwischen der Hauptzelle und der Erfassungszelle durch einen Aufbau gemäß 7A erfolgt. Das heißt, ein Aufbau wird angenommen, bei dem ein Basisbereich J3 vom p-Typ auf einer Oberfläche oder einem oberen Schichtteil einer Driftschicht J2 vom n--Typ oder einem SiC-Substrat J1 vom n+-Typ ausgebildet ist und eine Elementisolationsschicht J4 tiefer als der Basisbereich J3 vom p-Typ so ausgebildet ist, dass der Basisbereich vom p-Typ isoliert ist, um damit die Elementisolation zu erhalten.
  • Es kann jedoch das Problem auftreten, dass die elektrische Feldkonzentration an einem Boden der Elementisolationsschicht J4 erzeugt wird und die Durchbruchspannungsstruktur nicht ausreichend ist. Aus diesem Grund haben die vorliegenden Erfinder vorgeschlagen, dass eine Feldrelaxationsschicht J5 vom p-Typ in einer unteren Schicht des Basisbereichs J3 vom p-Typ gebildet wird, um den Boden der Elementisolationsschicht J4 zu bedecken, und die elektrische Feldkonzentration am Boden der Elementisolationsschicht J4 wird entspannt, um eine ausreichende Durchbruchspannungsstruktur zu erhalten, wie in 7B gezeigt. Wenn jedoch die Feldrelaxationsschicht J5 vom p-Typ unterhalb der Elementisolationsschicht J4 gebildet wird, werden die Hauptzelle und die Erfassungszelle über die Feldrelaxationsschicht J5 vom p-Typ leitfähig und es erfolgt keine Elementisolation zwischen diesen Zellen.
  • Mit Blick auf die obigen Umstände will die vorliegende Erfindung eine Siliziumcarbidhalbleitervorrichtung schaffen, die in der Lage ist, die elektrische Feldkonzentration unterhalb der Elementisolationsschicht zu entspannen, wobei eine Elementisolation zwischen der Hauptzelle und der Erfassungszelle mit der Ausbildung einer Elementisolationsschicht zwischen diesen Zellen korrekt durchgeführt wird und verhindert ist, dass Hauptzelle und Erfassungszelle leitfähig werden.
  • MITTEL ZUR LÖSUNG DER AUFGABE
  • Die Lösung der Aufgabe erfolgt durch die Merkmale des Anspruchs 1.
  • Gemäß einem Aspekt der vorliegenden Erfindung weist eine Siliziumcarbidhalbleitervorrichtung auf: eine Mehrzahl von MOSFETs, welche entsprechend in einem Hauptzellenbereich und einem Erfassungszellenbereich angeordnet sind; eine Elementisolationsschicht; und eine elektrische Feldrelaxationsschicht. Jeder der MOSFETs weist auf: ein Halbleitersubstrat; einen Basisbereich; einen Sourcebereich; einen Gateisolationsfilm; eine Gateelektrode; eine Sourceelektrode; und eine Drainelektrode.
  • Das Halbleitersubstrat enthält eine Schicht hoher Verunreinigungskonzentration an einer Rückflächenseite des Substrats und eine Driftschicht mit einer Verunreinigungskonzentration niedriger als die der Schicht mit hoher Verunreinigungskonzentration an einer Vorderflächenseite des Substrats und ist aus Siliziumcarbid mit einem ersten Leitfähigkeitstyp. Der Basisbereich befindet sich auf der Driftschicht und ist aus Siliziumcarbid eines zweiten Leitfähigkeitstyps. Der Sourcebereich ist in einem oberen Schichtteil des Basisbereichs angeordnet und ist aus Siliziumcarbid des ersten Leitfähigkeitstyps mit höherer Verunreinigungskonzentration als die Driftschicht. Der Gateisolationsfilm ist auf einer Oberfläche eines Kanalbereichs angeordnet, der in einem Oberflächenschichtteil oder auf einer Oberfläche eines Abschnitts des Basisbereichs zwischen dem Sourcebereich und der Driftschicht liegt. Die Gateelektrode befindet sich auf einer Oberfläche des Gateisolationsfilms. Die Sourceelektrode ist elektrisch mit dem Sourcebereich verbunden. Die Drainelektrode ist elektrisch mit der Schicht hoher Verunreinigungskonzentration an einer Rückflächenseite des Halbleitersubstrats verbunden.
  • Die Elementisolationsschicht befindet sich von der Oberfläche des Basisbereichs aus gesehen tiefer als der Basisbereich zwischen dem Hauptzellenbereich und dem Erfassungszellenbereich und isoliert den Hauptzellenbereich vom Erfassungszellenbereich. Die elektrische Feldrelaxationsschicht hat den zweiten Leitfähigkeitstyp und ist von einem Boden des Basisbereichs aus tiefer als die Elementisolationsschicht angeordnet. Die elektrische Feldrelaxationsschicht ist in einen Hauptzellenbereichsabschnitt und einen Erfassungszellenbereichsabschnitt unterteilt. Wenigstens ein Teil der Elementisolationsschicht befindet sich innerhalb eines Teilabschnitts der elektrischen Feldrelaxationsschicht.
  • In der Siliziumcarbidhalbleitervorrichtung kann die elektrische Feldkonzentration unterhalb der Elementisolationsschicht durch die elektrische Feldrelaxationsschicht entspannt werden, wobei genau eine Elementisolation zwischen dem Hauptzellenbereich und dem Erfassungszellenbereich durch die Elementisolationsschicht durchgeführt wird. Weiterhin können der Hauptzellenbereich und der Erfassungszellenbereich durch die elektrische Feldrelaxationsschicht daran gehindert werden, leitfähig zu werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die obigen und weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der folgenden detaillierten Beschreibung in Zusammenschau mit der beigefügten Zeichnung. In der Zeichnung ist:
    • [1] 1 eine Schnittansicht einer SiC-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
    • [2A] 2A eine Darstellung eines Beispiels einer Beziehung zwischen einer Elementisolationsschicht und einer elektrischen Feldrelaxationsschicht in der SiC-Halbleitervorrichtung von 1;
    • [2B] 2B eine Darstellung eines Beispiels der Beziehung zwischen der Elementisolationsschicht und der elektrischen Feldrelaxationsschicht in der SiC-Halbleitervorrichtung von 1;
    • [2C] 2C eine Darstellung eines Beispiels der Beziehung zwischen der Elementisolationsschicht und der elektrischen Feldrelaxationsschicht in der SiC-Halbleitervorrichtung von 1;
    • [3A] 3A eine Schnittansicht, welche einen Herstellungsvorgang nahe der Elementisolationsschicht in der SiC-Halbleitervorrichtung von 1 zeigt;
    • [3B] 3B eine Schnittansicht, welche einen Herstellungsvorgang nahe der Elementisolationsschicht in der SiC-Halbleitervorrichtung von 1 zeigt;
    • [3C] 3C eine Schnittansicht, welche einen Herstellungsvorgang nahe der Elementisolationsschicht in der SiC-Halbleitervorrichtung von 1 zeigt;
    • [3D] 3D eine Schnittansicht, welche einen Herstellungsvorgang nahe der Elementisolationsschicht in der SiC-Halbleitervorrichtung von 1 zeigt;
    • [3E] 3E eine Schnittansicht, welche einen Herstellungsvorgang nahe der Elementisolationsschicht in der SiC-Halbleitervorrichtung von 1 zeigt;
    • [4A] 4A eine Darstellung, welche die Abweichung einer Ausrichtungsmarkierung zeigt, wenn ein Substrat vom n+-Typ auf ein Off-Substrat gesetzt wird;
    • [4B] 4B eine Darstellung, welche die Abweichung der Ausrichtungsmarkierung zeigt, wenn das Substrat vom n+-Typ auf das Off-Substrat gesetzt wird;
    • [4C] 4C eine Darstellung, welche die Abweichung der Ausrichtungsmarkierung zeigt, wenn das Substrat vom n+-Typ auf das Off-Substrat gesetzt wird;
    • [5] 5 eine Schnittdarstellung einer Beziehung zwischen der Abweichung der Ausrichtungsmarkierung und Ausbildungspositionen der Elementisolationsschicht und der elektrischen Feldrelaxationsschicht;
    • [6A] 6A eine Schnittansicht, welche einen Herstellungsprozess nahe einer Elementisolationsschicht in einer SiC-Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • [6B] 6B eine Schnittansicht, welche einen Herstellungsprozess nahe einer Elementisolationsschicht in einer SiC-Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • [6C] 6C eine Schnittansicht, welche einen Herstellungsprozess nahe einer Elementisolationsschicht in einer SiC-Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • [6D] 6D eine Schnittansicht, welche einen Herstellungsprozess nahe einer Elementisolationsschicht in einer SiC-Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • [7A] 7A eine Schnittdarstellung eines Beispiels einer Halbleitervorrichtung mit einem Aufbau, bei dem eine Hauptzelle und eine Erfassungszelle voneinander elementisoliert sind; und
    • [7B] 7B eine Schnittdarstellung der Halbleitervorrichtung mit einer elektrischen Feldrelaxationsschicht vom p-Typ unter Elementisolation von Hauptzelle und Erfassungszelle.
  • AUSFÜHRUNGSFORMEN ZUR DURCHFÜHRUNG DER ERFINDUNG
  • Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung beschrieben. In den folgenden jeweiligen Ausführungsformen sind einander identische oder zueinander äquivalente Teile mit gleichen Bezugszeichen versehen.
  • <Erste Ausführungsform>
  • Eine erste Ausführungsform der vorliegenden Erfindung wird beschrieben. In diesem Beispiel wird als Halbleiterelement eine SiC-Halbleitervorrichtung mit MOSFETs einer Inversionstyp-Grabengatestruktur beschrieben.
  • Wie in 1 gezeigt, hat die SiC-Halbleitervorrichtung gemäß dieser Ausführungsform eine Konfiguration mit einem Bereich (nachfolgend als „Hauptzellenbereich“ bezeichnet) Rm, der eine Hauptzelle bildet, und einem Bereich (nachfolgend als „Erfassungszellenbereich“ bezeichnet) Rs, der eine Erfassungszelle bildet. Diese Bereiche Rm und Rs sind jeweils mit einem MOSFET mit Inversionsgrabengatestruktur mit gleichem Aufbau versehen, und die jeweiligen Bereiche Rm und Rs sind voneinander elementisoliert und elektrisch isoliert.
  • Genauer gesagt, die SiC-Halbleitervorrichtung gemäß dieser Ausführungsform ist aus einem Halbleitersubstrat gebildet, bei dem eine Driftschicht 2 vom n--Typ aus SiC mit geringerer Verunreinigungskonzentration als die eines Substrats 1 vom n+-Typ auf einer Oberflächenseite des Substrats 1 vom n+-Typ ausgebildet ist und eine Schicht aus SiC mit hoher Verunreinigungskonzentration bildet. Ein Basisbereich 3 vom p-Typ aus SiC mit höherer Verunreinigungskonzentration als die der Driftschicht 2 vom n--Typ ist an einem oberen Schichtteil der Driftschicht 2 vom n--Typ ausgebildet. Weiterhin sind Sourcebereiche 4 vom n+-Typ und Kontaktbereiche 5 vom p+-Typ in einem oberen Schichtabschnitt des Basisbereichs 3 vom p-Typ ausgebildet. Der Sourcebereich 4 vom n+-Typ wird gemäß späterer Beschreibung an beiden Seiten einer Grabengatestruktur ausgebildet, und die Kontaktbereiche 5 vom p+-Typ befinden sich an einander entgegengesetzten Seiten der Grabengatestruktur mit den Sourcebereichen 4 vom n+-Typ dazwischen.
  • Gräben 6 sind ausgebildet, um die Driftschicht 2 vom n--Typ durch den Basisbereich 3 vom p-Typ und die Sourcebereiche 4 vom n+-Typ in einer Richtung senkrecht zur Zeichenebene als Längsrichtung hiervon zu erreichen. Der Basisbereich 3 vom p-Typ und die Sourcebereiche 4 vom n+-Typ gemäß obiger Beschreibung sind so angeordnet, dass sie in Kontakt mit Seitenflächen der Gräben 6 sind.
  • Weiterhin ist mit einem Oberflächenschichtteil eines Abschnitts des Basisbereichs 3 vom p-Typ zwischen den jeweiligen Sourcebereichen 4 vom n+-Typ und der Driftschicht 2 vom n--Typ als Kanalbereich ein Gateisolationsfilm 7 an einer Innenwandfläche des Grabens 6 gebildet. Eine Gateelektrode 8 aus dotiertem Polysilizium ist an einer Oberfläche des Gateisolationsfilms 7 ausgebildet, und jeder der Gräben 6 bettet einen Gateisolationsfilm 7 und eine Gateelektrode 8 ein.
  • Die Grabengatestruktur ist wie oben beschrieben ausgebildet. Die Grabengatestruktur erstreckt sich in einer Richtung senkrecht zur Zeichenebene von 1 als Längsrichtung, und die Mehrzahl von Grabengatestrukturen ist in Streifenform in 1 in seitlicher Richtung angeordnet. Die Sourcebereiche vom n+-Typ und die Kontaktbereiche 5 vom p+-Typ gemäß obiger Beschreibung haben eine Aufbau, bei dem sie sich entlang der Längsrichtung der Grabengatestrukturen erstrecken.
  • Weiterhin sind Tiefenschichten 9 vom p-Typ parallel ausgerichtet zur Längsrichtung der Gräben 6 zwischen den Gräben 6 in den Grabengatestrukturen an Positionen der Driftschicht 2 vom n--Typ tiefer als der Basisbereich 3 vom p-Typ angeordnet. Die Tiefenschichten 9 vom p-Typ sind so gebildet, dass sie tiefer als die Böden der Gräben 6 liegen, und eine Verunreinigungskonzentration vom p-Typ, beispielsweise Bor oder Aluminium, wird auf beispielsweise 1.0 × 1017/cm3 bis 1.0 × 1019/cm3 gesetzt.
  • Eine Sourceelektrode 10 und Gateleitungen (nicht gezeigt) sind auf Oberflächen der Sourcebereiche 4 vom n+-Typ und der Kontaktbereiche 5 vom p+-Typ und der Oberfläche der Gateelektrode 8 ausgebildet. Die Sourceelektrode 10 und die Gateleitungen sind aus einer Mehrzahl von Metallen (beispielsweise Ni/Al etc.). Abschnitte der Sourceelektrode 10 und der Gateleitungen, welche in Kontakt mit wenigstens SiC vom n-Typ gelangen (insbesondere den Sourcebereichen 4 vom n+-Typ und der Gateelektrode 8 mit der Dotierung vom n-Typ) sind aus Metall, welches ohmschen Kontakt mit dem SiC vom n-Typ machen kann. Abschnitt der Sourceelektrode 10 und der Gateleitungen, welche in Kontakt mit wenigstens SiC vom p-Typ gelangen (insbesondere den Kontaktbereichen 5 vom p+-Typ und der Gateelektrode 8 mit der Dotierung vom p-Typ) sind aus Metall, welches ohmschen Kontakt mit dem SiC vom p-Typ machen kann. Die Sourceelektrode 10 und die Gateleitungen sind auf einem Zwischenschichtisolationsfilm 11 ausgebildet und elektrisch voneinander isoliert. Die Sourceelektrode 10 ist elektrisch mit den Sourcebereichen 4 vom n+-Typ und den Kontaktbereichen 5 vom p+-Typ über Kontaktöffnungen in Verbindung, welche in dem Zwischenschichtisolationsfilm 11 ausgebildet sind, und die Gateleitungen werden in elektrischen Kontakt mit den Gateelektroden 8 gebracht.
  • Eine Drainelektrode 12, die elektrisch mit dem Substrat 1 vom n+-Typ verbunden ist, ist an der Rückseite des Substrats 1 vom n+-Typ gebildet. Mit der obigen Konfiguration ist ein MOSFET mit einer invertierten Grabengatestruktur vom n-Kanal-Typ konfiguriert, wobei der MOSFET mit gleichem Aufbau sowohl in dem Hauptzellenbereich Rm als auch dem Erfassungszellenbereich Rs gebildet ist. Eine Zellenfläche (die Anzahl von Zellen) der invertierten MOSFETs im Hauptzellenbereich Rm und dem Erfassungszellenbereich Rs ist auf ein bestimmtes Verhältnis gesetzt.
  • Eine Elementisolationsschicht 14 ist an einer Position tiefer als der Basisbereich 3 vom p-Typ von der Oberfläche des Basisbereichs 3 vom p-Typ aus zwischen dem Hauptzellenbereich Rm und dem Erfassungszellenbereich Rs gebildet. Die Elementisolationsschicht 14 führt eine Elementisolation durch, d. h. eine elektrische Isolation zwischen dem Hauptzellenbereich Rm und dem Erfassungszellenbereich Rs, und ist aus einem isolierenden Film wie beispielsweise einem Oxidfilm oder einer Schicht vom n-Typ mit entgegengesetztem Leitfähigkeitstyp zum Basisbereich 3 vom p-Typ.
  • Weiterhin befinden sich nahe dem Erfassungszellenbereich Rs in dem Hauptzellenbereich Rm und nahe dem Hauptzellenbereich Rm in dem Erfassungszellenbereich Rs Abschnitte, wo kein MOSFET ausgebildet ist. Eine elektrische Feldrelaxationsschicht 15 in Form einer Schicht vom p-Typ ist in diesen Bereichen unterhalb des Basisbereichs 3 vom p-Typ gebildet. Die elektrische Feldrelaxationsschicht 15 liegt in einer Position tiefer als die Elementisolationsschicht 14, und ein Boden der Elementisolationsschicht 14 liegt zwischen einem Boden des Basisbereichs 3 vom p-Typ und dem Boden der elektrischen Feldrelaxationsschicht 15. Aus diesem Grund kann eine elektrische Feldkonzentration am Boden der Elementisolationsschicht 14 von der elektrischen Feldrelaxationsschicht 15 entspannt werden, um eine ausreichende Durchbruchspannungsstruktur zu erhalten.
  • Die elektrische Feldrelaxationsschicht 15 ist auf dem Boden der Elementisolationsschicht 14 isoliert. Aus diesem Grund ist die elektrische Feldrelaxationsschicht 15 auf Seiten des Hauptzellenbereichs Rm elektrisch von der elektrischen Feldrelaxationsschicht 15 auf Seiten des Erfassungszellenbereichs Rs isoliert, und der Hauptzellenbereich Rm und der Erfassungszellenbereich Rs sind aufgrund der elektrischen Feldrelaxationsschicht 15 daran gehindert, leitfähig zu werden.
  • Tiefe und Verunreinigungskonzentration der elektrischen Feldrelaxationsschicht 15 sind beliebig, und es ist bevorzugt, dass die Tiefe etwas tiefer und die Verunreinigungskonzentration höher ist, um den Zweck der Entspannung der elektrischen Feldkonzentration zu erreichen. In dieser Ausführungsform hat die elektrische Feldrelaxationsschicht 15 die gleiche Tiefe und die gleiche Verunreinigungskonzentration wie die Tiefenschichten 9 vom p-Typ.
  • Der Zwischenschichtisolationsfilm 11 ist über einen Feldoxidfilm 16 auf der Elementisolationsschicht 14 ausgebildet. Die jeweiligen Sourceelektroden 10 des Hauptzellenbereichs Rm und des Erfassungszellenbereichs Rs sind beispielsweise oberhalb der Elementisolationsschicht 14 voneinander isoliert und separat nach außen geführt.
  • Nahe dem Erfassungszellenbereich Rs in dem Hauptzellenbereich Rm und nahe dem Hauptzellenbereich Rm in dem Erfassungszellenbereich Rs sind die Kontaktbereiche 5 vom p+-Typ in einem oberen Schichtteil des Basisbereichs 3 vom p-Typ ausgebildet. In den Kontaktbereichen 5 vom p+-Typ sind Kontaktöffnungen in dem Zwischenschichtisolationsfilm 11 ausgebildet, und die Kanalbereiche 5 vom p+-Typ sind über die Kontaktöffnungen mit der Sourceelektrode 10 verbunden. Mit dieser Konfiguration ist der Basisbereich 3 vom p-Typ auf Sourcepotenzial festgelegt.
  • Mit obiger Konfiguration ist eine SiC-Halbleitervorrichtung gebildet, bei der der MOSFET der gleichen invertierten Grabengatestruktur sowohl im Hauptzellenbereich Rm als auch im Erfassungszellenbereich Rs angeordnet ist. Im MOSFET mit der invertierten Grabengatestruktur der so gebildeten SiC-Halbleitervorrichtung wird, wenn eine Gatespannung an die Gateelektrode 8 angelegt wird, ein Kanal auf einer Oberfläche des Basisbereichs 3 vom p-Typ gebildet, der in Kontakt mit jedem der Gräben 6 gelangt. Bei dieser Konfiguration erreichen, nachdem Elektronen von der Sourceelektrode 10 durch einen Kanal gelaufen sind, der sich von den Sourcebereichen 4 vom n+-Typ zum Basisbereich 3 vom p-Typ erstreckt, die Elektronen die Driftschicht 2 vom n--Typ, und ein Strom fließt zwischen der Sourceelektrode 10 und der Drainelektrode 12.
  • Der invertierte MOSFET gemäß obiger Beschreibung ist sowohl in dem Hauptzellenbereich Rm als auch dem Erfassungszellenbereich Rs ausgebildet, und eine Zellenfläche (die Anzahl von Zellen) der MOSFETs im Hauptzellenbereich Rm und im Erfassungszellenbereich Rs wird auf ein bestimmtes Verhältnis gesetzt. Aus diesem Grund kann ein Strom in den Erfassungszellenbereich Rs fließen, der erhalten wird durch Verringerung des Stroms, der in den Hauptzellenbereich Rm fließt, um eine bestimmte Rate. Somit wird ein in den Erfassungszellenbereich Rs fließender Strom nach außen ausgegeben, um es zu ermöglichen, dass ein in dem Hauptzellenbereich Rm fließender Strom erfasst wird.
  • Bei der SiC-Halbleitervorrichtung mit obigem Aufbau ist die Elementisolationsschicht 14 vorgesehen, um den Hauptzellenbereich Rm elektrisch vom Erfassungszellenbereich Rs zu isolieren, und die elektrische Feldrelaxationsschicht 15 ist vorgesehen, um die elektrische Feldkonzentration am Boden der Elementisolationsschicht 14 zu entspannen. Weiterhin liegt wenigstens ein Teil der Elementisolationsschicht 14 innerhalb des Isolationsabschnitts der elektrischen Feldrelaxationsschicht 15, und die elektrische Feldrelaxationsschicht 15 ist auf Seiten des Hauptzellenbereichs Rm und auf Seiten des Erfassungszellenbereichs Rs isoliert.
  • Im Ergebnis kann die elektrische Feldkonzentration unterhalb der Elementisolationsschicht 14 von der elektrischen Feldrelaxationsschicht 15 entspannt werden, während die Elementisolationsschicht 14 zwischen dem Hauptzellenbereich Rm und dem Erfassungszellenbereich Rs ausgebildet wird, um eine passende Elementisolation zwischen diesen Bereichen durchzuführen. Weiterhin können der Hauptzellenbereich Rm und der Erfassungszellenbereich Rs von der elektrischen Feldrelaxationsschicht 15 daran gehindert werden, leitfähig zu werden.
  • Wie oben beschrieben, ist die elektrische Feldrelaxationsschicht 15 auf dem Boden der Elementisolationsschicht 14 isoliert. Alternativ können die Elementisolationsschicht 14 und die elektrische Feldrelaxationsschicht 15 jegliche Beziehung zueinander haben, wie in den 2A bis 2C gezeigt. Genauer gesagt, die SiC-Halbleitervorrichtung gemäß 2A hat einen Aufbau, bei dem der Isolationsabschnitt der elektrischen Feldrelaxationsschicht 15 innerhalb einer Breite der Elementisolationsschicht 14 angeordnet ist, und die Gesamtfläche des Isolationsabschnitts der elektrischen Feldrelaxationsschicht 15 ist mit der Elementisolationsschicht 14 vernetzt. In obiger Konfiguration muss zumindest die Breite der Elementisolationsschicht 14 größer gemacht werden als eine Breite des Isolationsabschnitts der elektrischen Feldrelaxationsschicht 15. Da jedoch ein Gesamtbereich des Isolationsabschnitts der elektrischen Feldrelaxationsschicht 15 mit der Elementisolationsschicht 14 vernetzt ist, kann der Gesamtbereich des Isolationsabschnitts eine Isolationsstruktur haben, was bevorzugt ist. Bei der SiC-Halbleitervorrichtung gemäß 2B liegt ein Teil des Bodens der Elementisolationsschicht 14 innerhalb des Isolationsabschnitts der elektrischen Feldrelaxationsschicht 15, und eine Ecke der Elementisolationsschicht 14 ist von der elektrischen Feldrelaxationsschicht 15 umgeben. Die SiC-Halbleitervorrichtung gemäß 2C hat einen Aufbau, bei dem die Elementisolationsschicht 14 innerhalb des Isolationsabschnitts der elektrischen Feldrelaxationsschicht 15 liegt. Auch in jedem dieser Fälle sind, da die elektrische Feldrelaxationsschicht 15 nicht über den gesamten Boden der Elementisolationsschicht 14 ausgebildet ist, der Hauptzellenbereich Rm und der Erfassungszellenbereich Rs nicht durch die elektrische Feldrelaxationsschicht 15 leitfähig. Wie oben beschrieben, kann wenigstens ein Teil der Elementisolationsschicht 14 innerhalb des Isolationsabschnitts der elektrischen Feldrelaxationsschicht 15 angeordnet sein, und die Elementisolationsschicht 14 und die elektrische Feldrelaxationsschicht 15 können jeden der obigen Aufbauten gemäß den 2A bis 2C haben.
  • Nachfolgend wird anhand der 3A bis 3E ein Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß dieser Ausführungsform beschrieben. Bei einem Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß dieser Ausführungsform sind Prozesse anders als ein Prozess zur Ausbildung der Elementisolationsschicht 14 identisch zu denjenigen im Stand der Technik. Daher wird im Wesentlichen nur der Prozess zur Ausbildung der Elementisolationsschicht 14 beschrieben.
  • In einem Prozess gemäß 3A wird das Substrat 1 vom n+-Typ bereitgestellt, und eine Driftschicht 2 vom n--Typ aus SiC kann epitaxial auf der Oberfläche des Substrats 1 vom n+-Typ aufwachsen. Alternativ wird ein sogenanntes Epitaxialsubstrat bereitgestellt, bei dem die Driftschicht 2 aus SiC vom n--Typ epitaxial auf der Oberfläche des Substrats 1 vom n+-Typ aufgewachsen ist. Auf diese Weise wird das Halbleitersubstrat bereitgestellt. Im Halbleitersubstrat wird die Rückflächenseite durch eine Schicht hoher Verunreinigungskonzentration, gebildet aus dem Substrat 1 vom n+-Typ, gebildet und die Vorderflächenseite wird von der Driftschicht 2 vom n--Typ mit geringerer Verunreinigungskonzentration als die der Schicht hoher Verunreinigungskonzentration gebildet.
  • In einem Prozess gemäß 3B wird, nachdem eine Maske 20 aus LTO auf der Oberfläche der Driftschicht 2 vom n--Typ gebildet worden ist, die Maske 20 in einem Bereich geöffnet, wo die Tiefenschichten 9 vom p-Typ und die elektrische Feldrelaxationsschicht 15 fotolithografisch zu bilden sind. Dann werden Verunreinigungen vom p-Typ (beispielsweise Bor oder Aluminium) über die Maske 20 ionenimplantiert, und danach erfolgt eine Aktivierung durch eine Wärmebehandlung, um die Tiefenschichten 9 vom p-Typ und die elektrische Feldrelaxationsschicht 15 zu bilden. Danach wird die Maske 20 entfernt.
  • In einem Prozess gemäß 3C wird eine Verunreinigungsschicht vom p-Typ epitaxial auf der Oberfläche der Driftschicht 2 vom n--Typ einschließlich der Oberflächen der Tiefenschichten 9 vom p-Typ und der elektrischen Feldrelaxationsschicht 15 gebildet, um den Basisbereich 3 vom p-Typ zu bilden. Obgleich nicht gezeigt, wird eine Maske aus beispielsweise LTO auf dem Basisbereich 3 vom p-Typ ausgebildet, und die Maske wird in dem Bereich geöffnet, wo die Sourcebereiche 4 vom n+-Typ fotolithografisch zu bilden sind. Danach werden Verunreinigungen vom n-Typ (beispielsweise Stickstoff) ionenimplantiert. Nachfolgend wird, nachdem die vorher verwendete Maske entfernt worden ist, erneut eine Maske ausgebildet, und die Maske wird in einem Bereich geöffnet, wo die Kontaktbereiche 5 vom p+-Typ fotolithografisch zu bilden sind. Danach werden Verunreinigungen vom p-Typ (beispielsweise Bor oder Aluminium) ionenimplantiert. Danach werden, nachdem die Maske entfernt worden ist, die implantierten Ionen aktiviert, um die Sourcebereiche 4 vom n+-Typ und die Kontaktbereiche 5 vom p+-Typ zu bilden.
  • In einem Prozess gemäß 3D wird, nachdem eine nicht gezeigte Ätzmaske auf der Oberfläche des Basisbereichs 3 vom p-Typ einschließlich der Oberflächen der Sourcebereiche 4 vom n+-Typ und der Kontaktbereiche 5 vom p+-Typ gebildet worden ist, die Ätzmaske in einem Bereich geöffnet, wo die Elementisolationsschicht 14 zu bilden ist. Obgleich nicht gezeigt, wird gleichzeitig die Ätzmaske auch in einem Bereich geöffnet, wo die Gräben 6 innerhalb des Hauptzellenbereichs Rm und des Erfassungszellenbereichs Rs zu bilden sind. Nachdem anisotropes Ätzen unter Verwendung einer Ätzmaske durchgeführt worden ist, erfolgt isotropes Ätzen und ein Opferoxidationsprozess nach Bedarf, um die Gräben 6 zu bilden. Gleichzeitig wird ein Graben 21 auch an einer Position gebildet, wo die Elementisolationsschicht 14 zu bilden ist. Danach wird die Ätzmaske entfernt.
  • In einem Prozess gemäß 3E werden ein Prozess zur Ausbildung des Gateisolationsfilms 7 und ein Prozess zur Ausbildung der Elementisolationsschicht 14 gleichzeitig durchgeführt. Insbesondere wird, nachdem Hitzeoxidation über ein pyrogenes Verfahren in Nassatmosphäre durchgeführt wurde, ein Oxidfilm mittels einer CVD-Technik zur Einbettung in den Gräben 6 und 21 gebildet. Eine nicht gezeigte Maske wird angeordnet und ein Abschnitt der Maske entsprechend einem jeden Graben 6 wird fotolithografisch geöffnet. Danach erfolgt anisotropes Ätzen unter Verwendung der Maske, um den Oxidfilm im Graben 6 teilweise zu entfernen. Im Ergebnis verbleibt ein Oxidfilm einer gewünschten Dicke an Seitenflächen und einem Boden des Grabens 6, um den Gateisolationsfilm 7 zu bilden. Da hierbei der Oxidfilm, der im Graben 21 gebildet worden ist, von der Maske bedeckt ist, verbleibt der Oxidfilm im Graben 21, auch wenn der Oxidfilm im Graben 6 teilweise entfernt wird, und die Elementisolationsschicht 14 wird von dem Oxidfilm gebildet.
  • Da die nachfolgenden Prozesse identisch zu denjenigen im Stand der Technik sind, sind diese Prozesse nicht gezeigt, aber die nachfolgenden Prozesse werden durchgeführt. Genauer gesagt, nachdem eine Polysiliziumschicht, die mit Verunreinigungen vom n-Typ dotiert ist, auf der Oberfläche des Gateisolationsfilms 7 ausgebildet worden ist, erfolgt ein Rückätzprozess, um damit die Gateelektrode 8 auf der Oberfläche des Gateisolationsfilms 7 im Graben 6 zu bilden. Nachfolgend wird, nachdem der Feldoxidfilm 16 und der Zwischenschichtisolationsfilm 11 gebildet worden sind, der Zwischenschichtisolationsfilm 11 gemustert, um Kontaktöffnungen in Verbindung mit dem Sourcebereich 4 vom n+-Typ und dem Kontaktbereich 5 vom p+-Typ zu bilden. Weiterhin wird in einem anderen Querschnitt eine Kontaktöffnung in Verbindung mit der Gateelektrode 8 gebildet. Nachfolgend wird, nachdem ein Elektrodenmaterialfilm zur Einbettung in den Kontaktöffnungen gebildet worden ist, das Elektrodenmaterial gemustert, um die Sourceelektrode 10 und die Gateleitung zu bilden. Die Drainelektrode 12 wird auf der Rückflächenseite des Substrats 1 vom n+-Typ gebildet. Mit obigen Prozessen ist die SiC-Halbleitervorrichtung mit dem invertierten MOSFET gemäß 1 vollständig.
  • Wie oben beschrieben, ist bei dieser Ausführungsform die Elementisolationsschicht 14 so angeordnet, dass sie den Hauptzellenbereich Rm elektrisch vom Erfassungszellenbereich Rs isoliert. Wenn die elektrische Feldrelaxationsschicht 15 vorgesehen wird, um die elektrische Feldkonzentration am Boden der Elementisolationsschicht 14 zu entspannen, wird die elektrische Feldrelaxationsschicht 15 in die Seite des Hauptzellenbereichs Rm und die Seite des Erfassungszellenbereichs Rs in der Elementisolationsschicht 14 isoliert.
  • Im Ergebnis kann die elektrische Feldkonzentration unter der Elementisolationsschicht 14 von der elektrischen Feldrelaxationsschicht 15 entspannt werden, während die Elementisolationsschicht 14 zwischen Hauptzellenbereich Rm und Erfassungszellenbereich Rs ausgebildet ist, um eine passende Elementisolation zwischen diesen Bereichen durchzuführen. Weiterhin können der Hauptzellenbereich Rm und der Erfassungszellenbereich Rs daran gehindert werden, durch die elektrische Feldrelaxationsschicht 15 leitfähig zu werden.
  • Bei dem obigen Herstellungsverfahren wird der Prozess zur Ausbildung der elektrischen Feldrelaxationsschicht 15 zusammen mit dem Prozess zur Ausbildung der Tiefenschichten 9 vom p-Typ durchgeführt, und der Prozess zur Ausbildung der Elementisolationsschicht 14 wird zusammen mit dem Prozess zur Ausbildung der Gräben 6 und dem Prozess zur Ausbildung des Gateisolationsfilms 7 durchgeführt. Aus diesem Grund kann der Herstellungsprozess vereinfacht werden, und sowohl die Prozesse zur Ausbildung der elektrischen Feldrelaxationsschicht 15 als auch der Elementisolationsschicht 14 dienen als Teil des Herstellungsprozesses für den MOSFET, was dazu führt, dass keine Notwendigkeit besteht, einen Prozess hinzuzufügen, der allein zur Ausbildung dieser Schichten notwendig ist. Somit kann die Elementisolationsstruktur zwischen dem Hauptzellenbereich Rm und dem Erfassungszellenbereich Rs ohne Hinzufügung von Herstellungsprozessen durchgeführt werden.
  • <Zweite Ausführungsform>
  • Eine zweite Ausführungsform der vorliegenden Erfindung wird beschrieben. Diese Ausführungsform berücksichtigt bei der ersten Ausführungsform das Verfahren zur Ausbildung der Elementisolationsschicht 13, wenn ein Off-Substrat verwendet wird. Da der Grundaufbau identisch zu demjenigen der ersten Ausführungsform ist, werden nur unterschiedliche Abschnitte zur ersten Ausführungsform beschrieben.
  • In der SiC-Halbleitervorrichtung wird die Elementausbildung mit dem Off-Substrat durchgeführt, um ein Stufenflusswachstum zu erleichtern. Wenn ein Off-Substrat als Substrat 1 vom n+-Typ verwendet wird, bei dem eine Hauptoberfläche einen Off-Winkel eines bestimmten Winkelbetrags (beispielsweise 4 Grad) hat, ist der Zustand der Oberfläche um den Off-Winkel geneigt, und dies wird weitergegeben, wenn die Driftschicht vom n--Typ und der Basisbereich vom p-Typ epitaxial auf dem Substrat 1 vom n+-Typ aufwachsen. Das heißt, der Zustand der Oberfläche wird in einer Richtung senkrecht zu einer Ebene des Substrats 1 vom n+-Typ weitergegeben, jedoch nicht in einer Richtung senkrecht zur Hauptoberfläche des Substrats 1 vom n+-Typ. Aus diesem Grund weicht, wenn eine Ausrichtungsmarkierung zur Maskenanpassung zum Zeitpunkt der Ionenimplantation beispielsweise durch einen konkaven Abschnitt gebildet wird, die Ausrichtungsmarkierung zusammen mit diesem epitaxialen Wachstum ab.
  • Wenn beispielsweise die SiC-Halbleitervorrichtung durch das Herstellungsverfahren gemäß der obigen ersten Ausführungsform gebildet wird, wird die Ausrichtungsmarkierung bei der Ausbildung der Tiefenschicht 9 vom p-Typ und der elektrischen Feldrelaxationsschicht 15 gemäß 4A bei der Ausbildung des Basisbereichs 3 vom p-Typ abweichen, wie in 4B gezeigt. Aus diesem Grund weicht gemäß 4C, wenn die Elementisolationsschicht 14 unter Bezugnahme auf die Ausrichtungsmarkierung gebildet wird, eine Ausbildungsposition des Grabens 21 aufgrund der Abweichung der Ausrichtungsmarkierung ebenfalls ab. Da bei diesem Zustand die Ausbildungspositionen der Elementisolationsschicht 14 und der elektrischen Feldrelaxationsschicht 15 voneinander abweichen, besteht die Wahrscheinlichkeit, dass die obigen Beziehungen der 2A bis 2C nicht erfüllt sind. Daher werden bei dieser Ausführungsform die Abmessungen der jeweiligen Teile so gesetzt, dass eine Beziehung der Ausbildungspositionen der Elementisolationsschicht 14 und der elektrischen Feldrelaxationsschicht 15 die Beziehung der 2A oder 2B erfüllt, auch wenn die Ausrichtungsmarkierung abweicht. Dieser Vorgang wird anhand von 5 beschrieben.
  • Wenn gemäß 5 angenommen wird, dass der Abweichungsbetrag der Ausrichtungsmarkierung x ist, eine Dicke des Basisbereichs 3 vom p-Typ Te ist und ein Off-Winkel θ ist, wird der Abweichungsbetrag x durch die folgende Gleichung dargestellt, wobei angenommen wird, dass 0° < θ < 90°.
    x = Te/tan θ
    Figure DE112013006558B4_0001
  • Damit die Beziehung in der Ausbildungsposition zwischen der Elementisolationsschicht 4 und der elektrischen Feldrelaxationsschicht 15 die Beziehung der 2A oder 2B erfüllt, ist der Abweichungsbetrag x kleiner als die Summe der Abstände zwischen einer Mitte der Elementisolationsschicht 14 und einer Mitte zwischen den isolierten elektrischen Feldrelaxationsschichten 15. Wenn aus diesem Grund angenommen wird, dass ein Abstand der elektrischen Feldrelaxationsschichten 15, welche zwischen dem Hauptzellenbereich Rm und dem Erfassungszellenbereich Rs isoliert sind, Wp beträgt und eine Breite der Elementisolationsschicht 14 Wi beträgt, muss der folgende Ausdruck erfüllt werden.
    Wi/ 2 > x − Wp/ 2 > 0
    Figure DE112013006558B4_0002
  • Wenn daher die Breite Wi der Elementisolationsschicht 14 den nachfolgenden Ausdruck aufgrund der obigen Gleichungen 1 und 2 erfüllt, kann eine Beziehung in der Ausbildungsposition zwischen der Elementisolationsschicht 14 und der elektrischen Feldrelaxationsschicht 15 die Beziehung der 2A oder 2B erfüllen.
    Wi > 2 Te/tan θ− Wp > 0
    Figure DE112013006558B4_0003
  • Wie oben beschrieben, wird die Breite Wi der Elementisolationsschicht 14 und die Breite Wp des Isolationsabschnitts der elektrischen Feldrelaxationsschicht 15 so gesetzt, dass Gleichung 3 erfüllt ist, wodurch wenigstens ein Teil der Elementisolationsschicht 14 innerhalb des Isolationsabschnitts der elektrischen Feldrelaxationsschicht 15 angeordnet werden kann. Selbst wenn daher bei obiger Konfiguration die SiC-Halbleitervorrichtung mit dem Off-Substrat hergestellt wird, kann die elektrische Feldrelaxationsschicht 15 mit Sicherheit in die Seite des Hauptzellenbereichs Rm und die Seite des Erfassungszellenbereichs Rs innerhalb der Breite der Elementisolationsschicht 14 isoliert werden, und die in der ersten Ausführungsform beschriebenen Vorteile lassen sich erreichen.
  • <Dritte Ausführungsform>
  • Eine dritte Ausführungsform der vorliegenden Erfindung wird beschrieben. Bei dieser Ausführungsform ist der Prozess zur Ausbildung der Elementisolationsschicht 14 gegenüber der ersten Ausführungsform geändert, und die verbleibenden Konfigurationen sind identisch zur ersten Ausführungsform. Daher werden nur Abschnitte unterschiedlich zu denjenigen der ersten Ausführungsform beschrieben.
  • Ein Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß dieser Ausführungsform wird anhand der 6A bis 6D beschrieben. Prozesse anders als die Prozesse zur Ausbildung der Elementisolationsschicht 14 im Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß dieser Ausführungsform sind identisch zu denjenigen der ersten Ausführungsform. Daher werden gleiche Abschnitte wie bei der ersten Ausführungsform unter Bezugnahme auf die 3A bis 3C hier weggelassen.
  • Zunächst erfolgen in den Prozessen der 6A bis 6C die gleichen Prozesse der 3A bis 3C, die Tiefenschichten 9 vom p-Typ und die elektrische Feldrelaxationsschicht 15 werden gebildet, nachdem die Driftschicht 2 vom n--Typ auf dem Substrat 1 vom n+-Typ ausgebildet worden ist und der Basisbereich 3 vom p-Typ ausgebildet wurde. Danach wird in einem Prozess gemäß 6D eine nicht gezeigte Maske auf dem Basisbereich 3 vom p-Typ angeordnet, und eine Stelle der Maske, wo die Elementisolationsschicht 14 auszubilden ist, wird durch Fotolithografie geöffnet. Danach werden Verunreinigungen vom n-Typ von der Maske her implantiert. Bei diesem Vorgang wird ein Dosierungsbetrag der Verunreinigungen vom n-Typ so festgesetzt, dass ein Bereich, in welchen die Verunreinigungen vom p-Typ, welche im Basisbereich 3 vom p-Typ enthalten sind, zurückkehren und ionenimplantiert werden, ein i-Typ oder ein n-Typ wird. Im Ergebnis wird der ionenimplantierte Bereich teilweise zu einem Leitfähigkeitstyp, der unterschiedlich ist zu demjenigen des Basisbereichs 3 vom p-Typ, um die Elementisolationsschicht 14 zu bilden.
  • Wie oben beschrieben, kann die Elementisolationsschicht 14 durch die Ionenimplantation gebildet werde. Die Elementisolationsschicht 14 ist nicht durch einen Isolationsfilm konfiguriert, sondern durch die Halbleiterschicht vom i-Typ oder n-Typ, was ein Leitfähigkeitstyp unterschiedlich zu demjenigen des Basisbereichs 3 vom p-Typ ist. Damit kann eine Isolation zwischen dem Hauptzellenbereich Rm und dem Erfassungszellenbereich Rs erfolgen.
  • Beispielsweise wurde in den obigen Ausführungsformen eine SiC-Halbleitervorrichtung beschrieben, in welcher der MOSFET mit der invertierten Grabengatestruktur als Element ausgebildet ist; es besteht keine Einschränkung auf diese Ausgestaltung. Beispielsweise kann der MOSFET ein planarer MOSFET oder ein MOSFET vom Sammeltyp sein, bei dem ein Kanalbereich in einer Kanalschicht vom n-Typ ausgebildet ist, welche auf einer Oberfläche eines Abschnitts des Basisbereichs 3 vom p-Typ zwischen der Driftschicht 2 vom n--Typ und den Sourcebereichen 4 vom n+-Typ gebildet ist. Der Fall wurde beschrieben, bei dem der Basisbereich 3 vom p-Typ epitaxial auf der Driftschicht 2 vom n--Typ aufwachsen kann. Alternativ kann der Basisbereich 3 vom p-Typ durch Ionenimplantation gebildet werden.
  • Weiterhin wurde in obiger Ausführungsform ein Aufbau, bei dem die Driftschicht 2 vom n--Typ auf dem Substrat 1 vom n+-Typ gebildet worden ist, als Beispiel eines Halbleitersubstrats angegeben, bei dem die Rückflächenseite die Verunreinigungsschicht hoher Konzentration ist und die Vorderflächenseite eine Driftschicht ist, welche eine Verunreinigungskonzentration niedriger als diejenige der Schicht hoher Verunreinigungskonzentration hat. Diese Konfiguration ist jedoch nur ein Beispiel für ein Halbleitersubstrat. Beispielsweise kann das Halbleitersubstrat die Schicht hoher Verunreinigungskonzentration durch Ionenimplantation von Verunreinigungen vom n-Typ auf der Rückflächenseite des Substrats bilden, welches von der Driftschicht 2 vom n--Typ gebildet ist, oder durch epitaxiales Wachstum.
  • Weiterhin ist in den obigen jeweiligen Ausführungsformen der MOSFET vom n-Kanal-Typ, bei dem der erste Leitfähigkeitstyp der n-Typ ist und der zweite Leitfähigkeitstyp der p-Typ ist; dies wurde als Beispiel beschrieben. Alternativ kann die Erfindung bei einem MOSFET vom p-Kanal-Typ angewendet werden, bei dem der Leitfähigkeitstyp der jeweiligen Bestandteile umgekehrt ist.

Claims (7)

  1. Siliziumcarbidhalbleitervorrichtung, aufweisend: eine Mehrzahl von MOSFETs, welche in einem Hauptzellenbereich (Rm) bzw. einem Erfassungszellenbereich (Rs) angeordnet sind, wobei jeder der MOSFETs enthält: ein Halbleitersubstrat (1, 2), das eine Schicht (1) hoher Verunreinigungskonzentration an einer Rückseitenfläche des Substrats und eine Driftschicht (2) mit einer Verunreinigungskonzentration niedriger als diejenige der Schicht hoher Verunreinigungskonzentration an einer Vorderflächenseite des Substrats beinhaltet und aus Siliziumcarbid eines ersten Leitfähigkeitstyps ist; einen Basisbereich (3), der auf der Driftschicht (2) angeordnet ist und aus Siliziumcarbid eines zweiten Leitfähigkeitstyps ist; einen Sourcebereich (4), der in einem oberen Schichtteil des Basisbereichs angeordnet ist und aus Siliziumcarbid eines ersten Leitfähigkeitstyps mit einer Verunreinigungskonzentration höher als diejenige der Driftschicht ist; einen Gateisolationsfilm (7), der auf einer Oberfläche eines Kanalbereichs angeordnet ist, der in einem Oberflächenschichtteil oder in einer Oberfläche eines Abschnitts der Basisbereichs zwischen dem Sourcebereich und der Driftschicht liegend angeordnet ist; eine Gateelektrode (8), die an einer Oberfläche des Gateisolationsfilms angeordnet ist; eine Sourceelektrode (10), welche elektrisch mit dem Sourcebereich verbunden ist; und eine Drainelektrode (12), die elektrisch mit der Schicht hoher Verunreinigungskonzentration an der Rückflächenseite des Halbleitersubstrats verbunden ist; eine Elementisolationsschicht (14), welche von der Oberfläche des Basisbereichs aus tiefer als der Basisbereich zwischen dem Hauptzellenbereich und dem Erfassungszellenbereich angeordnet ist und den Hauptzellenbereich von dem Erfassungszellenbereich isoliert; und eine elektrische Feldrelaxationsschicht (15), welche den zweiten Leitfähigkeitstyp hat und von einem Boden des Basisbereichs aus tiefer als die Elementisolationsschicht angeordnet ist, wobei die elektrische Feldrelaxationsschicht in einen Hauptzellenbereichsabschnitt und einen Erfassungszellenbereichsabschnitt unterteilt ist, wobei wenigstens ein Teil der Elementisolationsschicht innerhalb eines Teilabschnitts der elektrischen Feldrelaxationsschicht angeordnet ist, und wobei ein Teil der elektrischen Feldrelaxationsschicht (15) auf einer Seite eines Hauptzellenbereichs (Rm) und ein Teil der elektrischen Feldrelaxationsschicht (15) auf einer Seite eines Erfassungszellenbereichs (Rs) unterhalb der Elementisolationsschicht (14) angeordnet sind.
  2. Siliziumcarbidhalbleitervorrichtung nach Anspruch 1, wobei die Schicht hoher Verunreinigungskonzentration in dem Halbleitersubstrat eine Offset-Schicht mit einem Offset-Winkel hat, wobei die Driftschicht und der Basisbereich epitaxial auf der Oberfläche der Schicht hoher Verunreinigungskonzentration aufgewachsen sind und den Offset-Winkel weitergeben, wobei eine Breite der Elementisolationsschicht als Wi definiert ist, eine Breite des Teilabschnitts der elektrischen Feldrelaxationsschicht als Wp definiert ist, eine Dicke des Basisbereichs als Te definiert ist und der Offset-Winkel als θ definiert ist, und wobei die Breite als Wi der Elementisolationsschicht und die Breite als Wp des Teilabschnitts der elektrischen Feldrelaxationsschicht Abmessungen haben, welche die folgende Beziehung erfüllen: Wi > 2 Te/tan θ− Wp > 0
    Figure DE112013006558B4_0004
  3. Siliziumcarbidhalbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Breite der Elementisolationsschicht größer als eine Breite der elektrischen Feldrelaxationsschicht ist, der Teilabschnitt der elektrischen Feldrelaxationsschicht innerhalb der Elementisolationsschicht angeordnet ist und ein gesamter Bereich des Teilabschnitts der elektrischen Feldrelaxationsschicht mit der Elementisolationsschicht vernetzt ist.
  4. Siliziumcarbidhalbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Teil eines Bodens der Elementisolationsschicht innerhalb des Teilabschnitts der elektrischen Feldrelaxationsschicht angeordnet ist und eine Ecke der Elementisolationsschicht von der elektrischen Feldrelaxationsschicht umgeben ist.
  5. Siliziumcarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Elementisolationsschicht aus einem Isolationsfilm gemacht ist.
  6. Siliziumcarbidhalbleitervorrichtung nach Anspruch 5, wobei ein Graben (6) von einer Oberfläche des Sourcebereichs aus tiefer als der Basisbereich angeordnet ist, der Gateisolationsfilm an einer Innenwand des einen Grabens (6) angeordnet ist und die Gateelektrode an einer Oberfläche des Gateisolationsfilms in dem einen Graben (6) angeordnet ist, und wobei die Elementisolationsschicht gebildet ist durch Anordnen des Isolationsfilms in einem weiteren Graben (21), welcher die gleiche Tiefe wie der eine Graben (6) aufweist.
  7. Siliziumcarbidhalbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Elementisolationsschicht gebildet ist durch Ionenimplantieren einer Verunreinigung mit einem Leitfähigkeitstyp unterschiedlich von demjenigen des Basisbereichs in einen Teil des Basisbereichs.
DE112013006558.4T 2013-01-31 2013-12-19 Siliziumcarbidhalbleitervorrichtung Active DE112013006558B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-017147 2013-01-31
JP2013017147A JP5772842B2 (ja) 2013-01-31 2013-01-31 炭化珪素半導体装置
PCT/JP2013/007458 WO2014118859A1 (ja) 2013-01-31 2013-12-19 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
DE112013006558T5 DE112013006558T5 (de) 2015-10-15
DE112013006558B4 true DE112013006558B4 (de) 2023-10-12

Family

ID=51261609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013006558.4T Active DE112013006558B4 (de) 2013-01-31 2013-12-19 Siliziumcarbidhalbleitervorrichtung

Country Status (7)

Country Link
US (1) US10446649B2 (de)
JP (1) JP5772842B2 (de)
KR (1) KR101750387B1 (de)
CN (1) CN104969348B (de)
DE (1) DE112013006558B4 (de)
TW (1) TWI523236B (de)
WO (1) WO2014118859A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置
FR3019937A1 (fr) * 2014-04-11 2015-10-16 St Microelectronics Crolles 2 Procede de formation de tranchees d'isolement
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックＩｐマネジメント株式会社 半導体素子
JP6696450B2 (ja) * 2017-01-27 2020-05-20 株式会社デンソー 炭化珪素半導体装置
JP7247514B2 (ja) * 2017-11-09 2023-03-29 富士電機株式会社 半導体装置及びその製造方法
WO2019106948A1 (ja) 2017-11-30 2019-06-06 住友電気工業株式会社 ゲート絶縁型トランジスタ
JP7223543B2 (ja) * 2018-10-05 2023-02-16 ローム株式会社 半導体装置
JP7346855B2 (ja) * 2019-03-13 2023-09-20 富士電機株式会社 半導体装置
JP7346902B2 (ja) * 2019-05-14 2023-09-20 富士電機株式会社 半導体装置
JP7257927B2 (ja) * 2019-09-19 2023-04-14 三菱電機株式会社 半導体装置
JP7425943B2 (ja) * 2019-12-12 2024-02-01 株式会社デンソー 炭化珪素半導体装置
JP2022018931A (ja) 2020-07-16 2022-01-27 富士電機株式会社 半導体装置
US20240194780A1 (en) * 2021-05-27 2024-06-13 Mitsubishi Electric Corporation Semiconductor device and power conversion apparatus
EP4181212A1 (de) * 2021-11-11 2023-05-17 Infineon Technologies Dresden GmbH & Co . KG Halbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307313B2 (en) 2004-09-24 2007-12-11 Hitachi, Ltd. Semiconductor device including a vertical field effect transistor, having trenches, and a diode
US20100219785A1 (en) 2007-06-12 2010-09-02 Toyota Jidosha Kabushiki Kaisha Power semiconductor device, method for manufacturing power semiconductor device, and motor drive apparatus
WO2010137167A1 (ja) 2009-05-29 2010-12-02 トヨタ自動車株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146722A (ja) 1993-10-01 1995-06-06 Fuji Electric Co Ltd トランジスタ用過電流保護装置
US6831331B2 (en) * 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP3914328B2 (ja) * 1997-03-25 2007-05-16 株式会社ルネサステクノロジ 電流検出セル付トレンチゲート半導体装置および電力変換装置
JP2002246459A (ja) 2001-02-16 2002-08-30 Sony Corp 半導体装置及び半導体装置の製造方法
US6855981B2 (en) 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4538211B2 (ja) * 2003-10-08 2010-09-08 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
EP1671374B1 (de) * 2003-10-08 2018-05-09 Toyota Jidosha Kabushiki Kaisha Halbleiteranordnung mit isoliertem gate und verfahren zu deren herstellung
KR100688552B1 (ko) 2005-06-08 2007-03-02 삼성전자주식회사 두꺼운 에지 게이트절연막 패턴을 갖는 모스 전계효과트랜지스터 및 그 제조방법
US8704295B1 (en) * 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
JP4877337B2 (ja) * 2009-02-17 2012-02-15 トヨタ自動車株式会社 半導体装置
WO2011027540A1 (ja) * 2009-09-02 2011-03-10 パナソニック株式会社 半導体素子およびその製造方法
JP5361788B2 (ja) 2010-04-20 2013-12-04 三菱電機株式会社 パワーモジュール
JP2012209422A (ja) 2011-03-30 2012-10-25 Sumitomo Electric Ind Ltd Ｉｇｂｔ
JP2012253293A (ja) 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置
US9219138B2 (en) * 2012-10-05 2015-12-22 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307313B2 (en) 2004-09-24 2007-12-11 Hitachi, Ltd. Semiconductor device including a vertical field effect transistor, having trenches, and a diode
US20100219785A1 (en) 2007-06-12 2010-09-02 Toyota Jidosha Kabushiki Kaisha Power semiconductor device, method for manufacturing power semiconductor device, and motor drive apparatus
WO2010137167A1 (ja) 2009-05-29 2010-12-02 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP5772842B2 (ja) 2015-09-02
TWI523236B (zh) 2016-02-21
US20150333127A1 (en) 2015-11-19
CN104969348B (zh) 2017-09-12
TW201448212A (zh) 2014-12-16
KR20150097610A (ko) 2015-08-26
WO2014118859A1 (ja) 2014-08-07
DE112013006558T5 (de) 2015-10-15
KR101750387B1 (ko) 2017-06-23
JP2014150126A (ja) 2014-08-21
US10446649B2 (en) 2019-10-15
CN104969348A (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
DE112013006558B4 (de) Siliziumcarbidhalbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE112006003742B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung dergleichen
DE112013007772B3 (de) Halbleitervorrichtung
DE102012204420B4 (de) Halbleitervorrichtung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005059534B4 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
EP1114466B1 (de) Hochspannungs-halbleiterbauelement
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE112013006303B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112014001838T5 (de) Halbleitervorrichtung
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112011101442T5 (de) Halbleitervorrichtung
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102014114312B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112014006030T5 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027040000

Ipc: H01L0029060000

R016 Response to examination communication
R018 Grant decision by examination section/examining division