DE112012006163T5

DE112012006163T5 - Steuerung des Energieverbrauchs in Mehrkernumgebungen

Info

Publication number: DE112012006163T5
Application number: DE112012006163.2T
Authority: DE
Inventors: Anil K. Kumar
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2012-03-31
Filing date: 2012-03-31
Publication date: 2015-01-08
Also published as: US20150019891A1; GB2514972A; TWI483101B; GB2514972B; TW201403301A; GB201417066D0; KR101677115B1; CN104185827B; WO2013147906A1; US9846475B2; CN104185827A; KR20140133883A

Abstract

Systeme und Verfahren der Ermöglichung der Modulation einer Frequenz eines ersten Kerns in einer Mehrkernumgebung beinhalten Logik zur Bestimmung einer Leistungsgrenze, die einem ersten Kern zugewiesen ist, Logik zur Bestimmung einer Blockierzahl des ersten Kerns und Logik zur Modulation der Frequenz des ersten Kerns auf Basis von zumindest der Leistungsgrenze, die dem ersten Kern zugewiesen wurde, und der Blockierzahl des ersten Kerns. Der erste Kern ist in einer ersten Kachel eines Steckplatzes in der Mehrkern-Computerumgebung enthalten.

Description

HINTERGRUND
High Performance Computing(HPC)- und Supercomputing-Umgebungen können die Integration mehrerer Kerne erfordern. Der Stromverbrauch in diesen Umgebungen kann jedoch erheblich sein.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die verschiedenen Vorteile der erfindungsgemäßen Ausführungsformen sind für den Fachmann beim Durchlesen der folgenden Beschreibung und der anhängenden Ansprüche sowie unter Bezugnahme auf die folgenden Zeichnungen offensichtlich, in denen:
1 ein Blockdiagramm ist, das ein beispielhaftes Computersystem gemäß einigen Ausführungsformen veranschaulicht,
2 ein Blockdiagramm ist, das ein Beispiel eines Mehrkernprozessors gemäß einigen Ausführungsformen veranschaulicht,
3 ein Blockdiagramm ist, das ein Beispiel einer Steckplatzleistungssteuereinheit (power control unit, PCU) gemäß einigen Ausführungsformen veranschaulicht,
4 ein Blockdiagramm ist, das ein Beispiel einer lokalen Kernleistungseinheit (core local power unit, CLPU) ist, die verwendet werden kann, um die Frequenz eines Kerns zu steuern, gemäß einigen Ausführungsformen veranschaulicht und
5 ein Ablaufdiagramm eines beispielhaften Verfahrens der Modulation der Frequenz eines Kerns in einer Kachel gemäß einigen Ausführungsformen ist.
AUSFÜHRLICHE BESCHREIBUNG
Ausführungsformen können eine Vorrichtung umfassen, die die Modulation einer Frequenz eines ersten Kerns in einer Mehrkernumgebung ermöglicht, wobei die Vorrichtung Logik zur Bestimmung der Leistungsgrenze beinhalten kann, die einem ersten Kern zugewiesen ist, Logik zur Bestimmung einer Blockierzahl des ersten Kerns und Logik zur Modulation der Frequenz des ersten Kerns auf Basis von zumindest der Leistungsgrenze, die dem ersten Kern zugewiesen wurde, und der Blockierzahl des ersten Kerns. Der erste Kern kann in einer ersten Kachel eines Steckplatzes in der Mehrkerncomputerumgebung enthalten sein.
Ausführungsformen können ein System umfassen, in dem eine Phasenregelschleife (phase locked loop, PLL) so konfiguriert ist, dass sie mit einem Taktsignal in einer Mehrkernumgebung verbunden ist. Das System kann einen Steckplatz umfassen, der mit der PLL gekoppelt und so konfiguriert ist, dass er mehrere Kacheln umfasst. Mindestens eine der Kacheln kann einen ersten Kern und einen zweiten Kern enthalten. Der ersten Kerns kann so konfiguriert sein, dass er eine Logik zur Bestimmung der Leistungsgrenze beinhaltet, die einem ersten Kern zugewiesen ist, zur Bestimmung einer Blockierzahl des ersten Kerns und zur Modulation der Frequenz des ersten Kerns auf Basis von zumindest der Leistungsgrenze, die dem ersten Kern zugewiesen wurde, und der Blockierzahl des ersten Kerns. Die Modulation der Frequenz des ersten Kerns kann unabhängig von einer Frequenz der Kacheln durchgeführt werden, die nicht mit dem ersten Kern verbunden sind.
Ausführungsformen können ein computerimplementiertes Verfahren umfassen, das die Modulation einer Frequenz eines ersten Kerns in einer ersten Kachel einer Mehrkernumgebung zumindest unabhängig von Kernen in anderen Kacheln auf Basis zumindest einer geschätzten Leistungsanforderung des Kerns, einer Leistungsgrenze, die dem Kern zugewiesen ist, und einer Blockierzahl des Kerns bereitstellt. Die erste Kachel und die zweite Kachel können mit einer Phasenregelschleife (phase locked loop, PLL) eines Steckplatzes verbunden sein.
In 1 ist ein Blockdiagramm, das ein beispielhaftes Computersystem 100 veranschaulicht, gemäß einigen Ausführungsformen dargestellt. Computersystem 100 kann eine Zentraleinheit (CPU) 105, einen Grafik- und Speichercontroller-Hub (GMCH) 110 und einen Eingabe/Ausgabe-Controller-Hub (ICH) 125 beinhalten. GMCH 110 kann mit CPU 105 über einen Bus 107 gekoppelt sein. ICH 125 kann mit GMCH 110 über einen Bus 122 gekoppelt sein. GMCH 110 kann außerdem mit Speichergeräten 115 und Anzeigegeräten 120 gekoppelt sein. ICH 125 kann mit E/A-Geräten 130 gekoppelt sein. GMCH 110 kann ein Grafiksystem 200 (nicht dargestellt) umfassen. Auch wenn CPU 105, GMCH 110 und ICH 125 als getrennte Komponenten veranschaulicht sein können, können die Funktionen von ein oder mehreren dieser Komponenten kombiniert werden. Eine Stromversorgung 150 kann verwendet werden, um Computersystem 100 mit Strom zu versorgen. Stromversorgung 150 kann eine Batterie oder eine externe Stromquelle sein.
In einigen Ausführungsformen kann CPU 105 ein Mehrkernprozessor sein. Die Mehrkernarchitektur kann beispielsweise auf der Many Integrated Core(MIC)-Architektur der Intel Corporation aus Santa Clara, Kalifornien, basieren und sie kann als PCI Express(Peripheral Component Interconnect Express)-Karte implementiert sein. Computersystem 100 kann außerdem viele anderen Komponenten enthalten, die jedoch aus Gründen der Vereinfachung nicht dargestellt sind. In einigen Ausführungsformen kann Computersystem 100 ein Servercomputersystem sein.
In 2 ist ein Blockdiagramm, das einen beispielhaften Mehrkernprozessor veranschaulicht, gemäß einigen Ausführungsformen dargestellt. Mehrkernprozessor 200 kann mehrere Kerne 240, 242, 250, 252, 260, 262, 270 und 272 und mehrere Kacheln 205, 215, 225 und 235 umfassen. Jede Kachel kann zwei Kerne umfassen. Kachel 205 kann beispielsweise Kerne 240 und 242 umfassen. Es sollte beachtet werden, dass die Anzahl der Kacheln und Kerne im Mehrkernprozessor 200 um viele höher liegen kann. Es können zum Beispiel fünfzig (50) Kernen in fünfundzwanzig (25) Kacheln enthalten sein. Die Kerne 240–272 und die Kacheln 205–235 können mit einem Steckplatz verbunden sein.
Im Allgemeinen kann Mehrkernprozessor 200 mit einer einzelnen Phasenregelschleife (phase locked loop, PLL) 280 implementiert sein, die ein gemeinsames Referenzsignal und damit dieselbe Frequenz für alle Kacheln 205–235 und Kerne 240–272 bereitstellt. Dies kann alle Kerne 240–272 auf eine einzige Frequenz und damit auf einen einzigen Leistungszustand (P) begrenzen. Eine mögliche Lösung, diese Begrenzung zu überwinden, ist die Implementierung einer PLL pro Kern oder Kachel. Dies kann es ermöglichen, Kern 240 von Kachel 205 in einen Zustand P zu versetzen (z. B. P0) und Kern 250 von Kachel 215 in einen anderen Zustand P zu versetzen (z. B. P1). Diese Lösung kann jedoch bei Design- oder Leistungsbeschränkungen möglicherweise nicht praktikabel sein.
In 3 ist ein Blockdiagramm, das eine beispielhafte Steckplatzleistungssteuereinheit (power control unit, PCU) veranschaulicht, gemäß einigen Ausführungsformen dargestellt. PCU 305 kann so konfiguriert sein, dass sie eine Leistungsgrenze 310 zuweist, der jede der Kacheln im Steckplatz zugewiesen wird. PCU 305 kann der Kachel außerdem eine thermische Grenze 315 zuweisen. PCU 305 kann ein Steckplatzmessgerät 325 enthalten, das so konfiguriert sein kann, dass es eine Leistungsschätzung 320 von jeder der Kacheln empfängt. In einigen Ausführungsformen kann Leistungsgrenze 310, die einer Kachel zugewiesen ist, proportional zu einer Leistungsschätzung 320 der Kachel sein. PCU 305 kann außerdem mit einer Steckplatzleistungsgrenze (auch als running average power limit, RAPL) bezeichnet) 330 verbunden sein.
PCU 305 kann regelmäßig (z. B. alle paar Millisekunden) die Kachelleistungsgrenze 310 auf Basis von RAPL 330 neu bewerten. PCU 305 kann so konfiguriert sein, dass sie Leistungsschätzung 320, die von der Kachel kommt, mit der zugewiesenen Leistungsgrenze 310 vergleicht. In einigen Ausführungsformen kann, wenn Leistungsschätzung 320 weniger als Leistungsgrenze 310 ist, PCU 305 Leistungsgrenze 310 verringern. In einigen Ausführungsformen kann, wenn Leistungsschätzung 320 in der Nähe von Leistungsgrenze 310 innerhalb eines vorher festgelegten Bereichs ist, PCU 305 Leistungsgrenze 310 erhöhen.
In 4 ist ein Diagramm einer lokalen Kernleistungseinheit, die verwendet werden kann, um die Frequenz eines Kerns zu steuern, gemäß einigen Ausführungsformen veranschaulicht. Da die auf den einzelnen Kernen ausgeführten Arbeitslasten unterschiedlich sein können, kann dies vorteilhaft sein, um den P-Zustand für jeden Kern oder jede Kachel unabhängig von anderen Kernen oder Kacheln im selben Steckplatz kontrollieren zu können, und gleichzeitig dieselbe PLL für den Steckplatz zu verwenden. In diesem Beispiel kann lokale Kernleistungseinheit (CLPU) 400 mit Kern 240 (3) verbunden sein und CLPU 401 kann mit Kern 242 (3) verbunden sein.
CLPU 400 kann einen Kernenergiemonitor 405 umfassen. In einigen Ausführungsformen kann Leistungsschätzung 320 (in 3 dargestellt) durch Kernenergiemonitor 405 von CLPU 400 und Kernenergiemonitor (nicht dargestellt) von CLPU 401 bestimmt werden. CLPU 400 kann eine Performance/Throttle(P/T)-Auswahllogik 410 umfassen. P/T-Auswahllogik 410 kann so konfiguriert sein, dass sie den Energieverbrauch von Kern 240 kontrolliert. Dies kann das Setzen von Kern 240 in verschiedenen Leistungszustände (P) oder Drosselzustände (T) umfassen.
P/T-Auswahllogik 410 kann so konfiguriert sein, dass sie die Taktrate oder Frequenz ändert, bei der Kern 240 betrieben werden kann. P/T-Auswahllogik 410 kann außerdem einen Spannungsbetriebspunkt für Kern 240 kontrollieren. Kern 240 kann beispielsweise, wenn er in einen P0-Zustand gesetzt ist, bei einem relativ hohen Frequenz- und Leistungsniveau mit mehr Stromverbrauch betrieben werden, wenn er in einen P1-Zustand gesetzt ist, kann die Frequenz und Leistung von Kern 240 geringer und der Energieverbrauch niedriger sein, wenn er in den T- oder gedrosselten Zustand gesetzt ist, kann Kern 240 durch Modulation der Frequenz gedrosselt sein und der Energieverbrauch kann am niedrigsten sein. Der Betrieb von Kern 240 bei einem niedrigen Frequenzniveau kann außerdem die thermische Last und die Kühlanforderungen verringern, die mit Kern 240 verbunden sind.
Kernenergiemonitor 405 kann so konfiguriert sein, dass er einen Aktivitätszähler 407 von Kern 240 empfängt, um Kernenergie 420 zu bestimmen. Aktivitätszähler 407 kann Informationen in Verbindung damit enthalten, wie oft Kern 240 in den C0-Zustand gesetzt wird, die Zahl der zurückgezogenen Befehle, die Zahl der Kernblockierungen usw.
P/T-Auswahllogik 410 kann so konfiguriert sein, dass Informationen bezüglich Kernenergie 420 von Kernenergiemonitor 405, Kernblockierzahl 409 von Kern 240, thermische Grenze 315 von PCU 305 und Leistungsgrenze 310 von PCU 305 empfangen werden. In einigen Ausführungsformen kann, wenn Leistungsschätzung 320 als größer als die zugewiesene Leistungsgrenze 310 bestimmt wird, CLPU 400 die Modulation der Frequenz des Kerns mit den höheren Kernblockierungen veranlassen. Ein Schwellenwert kann verwendet werden, um zu bestimmen, ob Kernblockierzahl 409 auf einem Niveau liegt, das die Modulation der Frequenz von Kern 240 beeinflussen kann. Wenn der Kern zum Beispiel blockiert, kann er keine Befehle ausführen. Daher kann es sein, dass die Modulation des Kerns bei einer niedrigeren Frequenz seine Leistung nicht beeinflusst, aber seinen Energieverbrauch verringert. Die Modulation der Frequenz kann proportional zum Kernblockierverhältnis (z. B. Blockierung vs. keine Blockierung) sein und sie kann durch die Leistungsgrenze gebunden sein. Die Modulation der Frequenz des Kerns kann von Kerntaktmodulationsmodul 420 durchgeführt werden. Kerntaktmodulationsmodul 410 kann mit Kerntakt-Gating-Steuerung 415 gekoppelt sein. Kerntakt-Gating-Steuerung 415 kann mit PLL 280 (in 2 dargestellt) gekoppelt sein. Durch Modulation der Frequenz der Kerne im Steckplatz auf Basis der geschätzten Leistung 320 und Leistungsgrenze 310 können die Leistung und der Energieverbrauch der einzelnen Kerne optimiert werden. In einigen Ausführungsformen kann die Modulation der Frequenz des Kerns des Weiteren auf der zugewiesenen thermischen Grenze 315 basieren. Wenn zum Beispiel bestimmt wird, dass eine Temperatur des Kerns in der Nähe der zugewiesenen thermischen Grenze 315 liegt, kann P/T-Auswahllogik 410 die Frequenz des Kerns verringern. P/T-Auswahllogik 410 kann außerdem Benutzeranforderung 490 und Betriebssystem(OS)-Anforderung 495 erhalten und diese Anforderungen verwenden, um zu bestimmen, wie die Frequenz moduliert wird.
In 5 veranschaulicht ein beispielhaftes Ablaufdiagramm einen Prozess, der von einer lokalen Kernleistungseinheit (core local power unit, CLPU) gemäß einigen Ausführungsformen durchgeführt wird. Der Prozess kann CLPU 400 entsprechen, die den Energieverbrauch von Kern 240 kontrolliert. Bei Block 505 kann die CLPU eine Leistungsgrenze bestimmen, die einem Kern zugewiesen ist. Die Leistungsgrenze kann von einer PCU 305 (in 4 dargestellt) zugewiesen werden. Bei Block 510 kann die geschätzte Leistung bestimmt werden, die vom Kern benötigt wird. Die geschätzte Leistungsanforderung kann von Kernenergiemonitor 405 (in 4 und 5 dargestellt) bestimmt werden. Am veranschaulichten Block 515 wird die Leistungsgrenze mit der geschätzten Leistungsanforderung verglichen, um zu bestimmen, ob die dem Kern von PCU 305 zugewiesene Leistung angemessen ist. Wenn die geschätzte Leistungsanforderung z. B. viel geringer als die von PCU 305 zugewiesene Leistungsgrenze ist, kann die Leistungsgrenze verringert werden. Bei Block 520 kann eine Reihe von Kernblockierungen bestimmt werden. Bei Block 525 kann die Frequenz des Kerns auf Basis eines Ergebnisses des Vergleichs zwischen der geschätzten Leistungsanforderung und der Leistungsgrenze und auf Basis der Anzahl der Kernblockierungen moduliert werden. Die Frequenz kann zum Beispiel verringert werden, wenn die Anzahl der Kernblockierungen höher als ein vorher festgelegter Schwellenwert ist und die geschätzte Leistungsanforderungen geringer als die Leistungsgrenze ist. Auch wenn in 5 nicht dargestellt, kann die Frequenz des Kerns auch auf Basis der thermischen Grenze moduliert werden, die dem Kern von PCU 305 zugewiesen ist.
Verschiedene Ausführungsformen können unter Verwendung von Hardware-Elementen, Software-Elementen oder einer Kombination beider implementiert werden. Beispiele von Hardware-Elementen können Prozessoren, Mikroprozessoren, Schaltungen, Schaltungselemente (z. B. Transistoren, Widerstände, Kondensatoren, Induktionsspulen und so weiter), integrierte Schaltungen, anwendungsspezifische integrierte Schaltungen (application specific integrated circuits, ASIC), programmierbare Logikeinheiten (programmable logic devices, PLD), digitale Signalprozessoren (digital signal processors, DSP), Field Programmable Gate Array (FPGA), Logikgatter, Register, ein Halbleitergerät, Chips, Mikrochips, Chipsätze und so weiter beinhalten. Beispiele von Software können Softwarekomponenten, Programme, Anwendungen, Computerprogramme, Anwendungsprogramme, Systemprogramme, Maschinenprogramme, Betriebssystemsoftware, Middleware, Firmware, Softwaremodule, Hilfsprogramme, Unterprogramme, Funktionen, Verfahren, Prozeduren, Softwareschnittstellen, Programmierschnittstellen (application program interfaces, API), Befehlssätze, EDV-Code, Computercode, Codesegmente, Computercodesegmente, Worte, Werte, Symbole oder jede Kombination davon beinhalten. Die Bestimmung, ob eine Ausführungsform unter Verwendung von Hardware-Elementen und/oder Software-Elementen implementiert wird, kann in Übereinstimmung mit einer beliebigen Anzahl an Faktoren variieren, wie beispielsweise gewünschte Rechengeschwindigkeit, Energieniveaus, Wärmetoleranzen, Budget der Verarbeitungszyklen, Eingabedatengeschwindigkeiten, Ausgabedatengeschwindigkeiten, Speicherressourcen, Datenbusgeschwindigkeiten und andere Beschränkungen bezüglich Design oder Leistung.
Ein oder mehrere Aspekte mindestens einer Ausführungsform können durch repräsentative Befehle implementiert werden, die auf einem maschinenlesbaren Medium gespeichert sind, das verschiedene Logiken innerhalb des Prozessors repräsentiert, die beim Lesen durch eine Maschine die Maschine veranlassen, Logik zum Ausführen der hierin beschriebenen Techniken zu erzeugen. Solche Repräsentationen, auch als „IP-Kerne” bekannt, können auf einem konkreten maschinenlesbaren Medium gespeichert und an verschiedene Kunden oder Fertigungsanlagen geliefert werden, wo sie in Fertigungsmaschinen geladen werden, welche die Logik oder den Prozessor herstellen.
Größen/Modelle/Werte/Bereiche sind als Beispiele angegeben, obgleich Ausführungsformen der vorliegenden Erfindung nicht auf diese beschränkt sind. Mit der Ausreifung von Fertigungstechniken (z. B. Fotolithografie) im Laufe der Zeit ist zu erwarten, dass immer kleinere Geräte hergestellt werden können. Außerdem ist es möglich, dass wohl bekannte Strom-/Masseverbindungen mit den IC-Chips und anderen Komponenten in den Figuren gezeigt bzw. nicht gezeigt werden, was aus Gründen der Vereinfachung der Veranschaulichung und Erörterung geschieht, und um bestimmte Aspekte der erfindungsgemäßen Ausführungsformen nicht in den Hintergrund rücken zu lassen. Des Weiteren können Anordnungen im Blockdiagrammformat gezeigt werden, um Ausführungsformen der Erfindung nicht in den Hintergrund rücken zu lassen, und auch um aufzuzeigen, dass bestimmte Details in Bezug auf die Implementierung solcher Blockdiagrammanordnungen in hohem Maß von der Plattform abhängen, in die die Erfindung implementiert werden soll, d. h., dass der Fachmann mit solchen spezifischen Details vertraut sein sollte. Wo spezifische Details (z. B. Schaltungen) angeführt werden, um beispielhafte Ausführungsformen der Erfindung zu beschreiben, sollte der Fachmann erkennen, dass erfindungsgemäße Ausführungsformen mit oder ohne Variationen dieser spezifischen Details realisiert werden können. Die Beschreibung soll somit als veranschaulichend anstatt einschränkend angesehen werden.
Der Begriff „gekoppelt” kann hierin verwendet sein, um auf jede Art von Beziehung, direkt oder indirekt, zwischen den betreffenden Komponenten zu verweisen, und kann sich auf elektrische, mechanische, fluidtechnische, optische, elektromagnetische, elektromechanische oder andere Verbindungen beziehen. Außerdem können die Begriffe „erste/r/s”, „zweite/r/s”, etc. hierin nur verwendet sein, um die Erörterung zu vereinfachen, und tragen keine besondere temporäre oder chronologische Bedeutung, außer anderweitig angegeben.
Für den Fachmann ist es anhand der vorhergegangenen Beschreibung selbstverständlich, dass die breit gefächerten Techniken der erfindungsgemäßen Ausführungsformen in einer Vielfalt von Formen implementiert werden können. Deshalb soll, während die erfindungsgemäßen Ausführungsformen in Verbindung mit besonderen Beispielen davon beschrieben worden sind, der wahre Umfang der erfindungsgemäßen Ausführungsformen nicht darauf beschränkt werden, da andere Modifikationen für den Fachmann auf diesem Gebiet bei Durchsicht der Zeichnungen, der Beschreibung und der folgenden Ansprüche offensichtlich sind.

Claims

Vorrichtung, umfassend: Logik zur Bestimmung einer Leistungsgrenze, die einem ersten Kern zugewiesen ist, Logik zur Bestimmung einer Blockierzahl des ersten Kerns und Logik zur Modulation einer Frequenz des ersten Kerns basierend zumindest auf der Leistungsgrenze, die dem ersten Kern zugewiesen ist, und der Blockierzahl des ersten Kerns, wobei der erste Kern in einer Kachel eines Steckplatzes in einer Mehrkerncomputerumgebung enthalten sein muss.
Vorrichtung nach Anspruch 1, des Weiteren umfassend: Logik zur Bestimmung einer geschätzten Leistungsanforderung des ersten Kerns, wobei die Frequenz des ersten Kerns auf Basis der geschätzten Leistungsanforderung des ersten Kerns weiter moduliert werden muss.
Vorrichtung nach Anspruch 2, wobei die Leistungsgrenze dem ersten Kern von einer Leistungssteuereinheit (power control unit, PCU) zugewiesen werden muss, die mit dem Steckplatz verbunden ist.
Vorrichtung nach Anspruch 1, wobei die Logik zur Modulation der Frequenz des ersten Kerns mit einer Phasenregelschleife (phase locked loop, PLL) gekoppelt ist, die mit dem Steckplatz verbunden ist.
Vorrichtung nach Anspruch 4, wobei der Steckplatz so konfiguriert sein muss, dass er die erste Kachel und eine zweite Kachel enthält, und wobei die erste Kachel und die zweite Kachel mit der PLL verbunden sein müssen.
Vorrichtung nach Anspruch 5, wobei die Frequenz des ersten Kerns unabhängig von einer Frequenz moduliert werden muss, die mit der zweiten Kachel verbunden ist.
Vorrichtung nach einem der Ansprüche 1 bis 6, wobei die erste Kachel den ersten Kern und einen zweiten Kern enthalten muss, und wobei die Frequenz des ersten Kerns unabhängig von einer Frequenz moduliert werden muss, die mit dem zweiten Kern verbunden ist.
Vorrichtung nach Anspruch 3, des Weiteren umfassend Logik zur Bestimmung einer thermischen Grenze, die dem ersten Kern von der PCU zugewiesen ist.
Vorrichtung nach Anspruch 8, wobei die Frequenz des ersten Kerns auf Basis der thermischen Grenze moduliert werden muss.
Vorrichtung nach Anspruch 2, wobei die Frequenz des ersten Kerns verringert wird, wenn die Blockierzahl höher als ein Schwellenwert ist und die geschätzte Leistungsanforderung niedriger als die Leistungsgrenze ist.
Vorrichtung nach Anspruch 2, wobei die Frequenz des ersten Kerns proportional zu einem Kernblockierverhältnis moduliert wird.
Vorrichtung nach einem der Ansprüche 1 bis 11, wobei die Frequenz des ersten Kerns innerhalb einer Grenze der Leistungsgrenze moduliert wird.
Vorrichtung nach Anspruch 2, wobei die geschätzte Leistungsanforderung des ersten Kerns von einem Kernenergiemonitor einer lokalen Kernleistungseinheit (core local power unit, CLPU) bestimmt wird, die mit dem ersten Kern verbunden ist.
Computerimplementiertes Verfahren, umfassend: Modulation der Frequenz eines Kerns in einer ersten Kachel einer Mehrkernumgebung zumindest unabhängig von den Kernen in anderen Kacheln auf Basis zumindest einer geschätzten Leistungsanforderung des Kerns, einer Leistungsgrenze, die mit dem Kern verbunden ist, und einer Blockierzahl des Kerns, wobei die erste Kachel und die anderen Kacheln mit einer Phasenregelschleife (phase locked loop, PLL) eines Steckplatzes verbunden ist.
Verfahren nach Anspruch 14, des Weiteren umfassend: Bestimmung der geschätzten Leistungsanforderung des Kerns, Bestimmung der Leistungsgrenze, die dem Kern zugewiesen ist, und Bestimmung der Blockierzahl des Kerns.
Verfahren nach Anspruch 15, wobei die Modulation der Frequenz des Kerns in der ersten Kachel die Verringerung der Frequenz des Kerns umfasst, wenn die Zahl der Kernblockierungen höher als ein Schwellenwert ist und die geschätzte Leistungsanforderung niedriger als die Leistungsgrenze ist.
Verfahren nach Anspruch 15, wobei die Frequenz des ersten Kerns proportional zu einem Kernblockierverhältnis moduliert wird.
Verfahren nach Anspruch 17, wobei die Frequenz des Kerns innerhalb einer Grenze der Leistungsgrenze moduliert wird.
Verfahren nach Anspruch 14, wobei die geschätzte Leistungsanforderung des Kerns von einem Kernenergiemonitor einer lokalen Kernleistungseinheit (core local power unit, CLPU) bestimmt wird, die mit dem Kern verbunden ist.
Verfahren nach Anspruch 14, wobei die Frequenz des Kerns in der ersten Kachel unabhängig vom anderen Kern in der ersten Kachel moduliert wird.
Verfahren nach Anspruch 14, wobei die Frequenz des Kerns in der ersten Kachel verringert wird, wenn die Blockierzahl höher als ein Schwellenwert ist und die geschätzte Leistungsanforderung niedriger als die Leistungsgrenze ist.
Verfahren nach einem der Ansprüche 14 bis 21, wobei die Frequenz des ersten proportional zu einem Kernblockierverhältnis moduliert wird.
Verfahren nach einem der Ansprüche 14 bis 21, wobei die Frequenz des Kerns innerhalb einer Grenze der Leistungsgrenze moduliert wird.
System umfassend: eine Phasenregelschleife (phase locked loop, PLL), die so konfiguriert ist, dass sie mit einem Taktsignal in einer Mehrkernumgebung verbunden ist. ein Steckplatz, der mit der PLL gekoppelt und so konfiguriert ist, dass er mehrere Kacheln umfasst, wobei mindestens eine der Kacheln einen ersten Kern und einen zweiten Kern enthält, wobei der erste Kern so konfiguriert ist, dass er Logik umfasst, um: eine Leistungsgrenze zu bestimmen, die einem ersten Kern zugewiesen ist, eine Blockierzahl des ersten Kerns zu bestimmen und eine Frequenz des ersten Kerns basierend zumindest auf der Leistungsgrenze zu modulieren, die dem ersten Kern zugewiesen ist, und der Blockierzahl des ersten Kerns, unabhängig von der Frequenz der Kacheln, die nicht mit dem ersten Kern verbunden sind.
System nach Anspruch 24, wobei der erste Kern des Weiteren so konfiguriert ist, dass er Logik zur Bestimmung einer geschätzten Leistungsanforderung des ersten Kerns enthält.
System nach Anspruch 25, wobei die Frequenz des ersten Kerns auf Basis der geschätzten Leistungsanforderung des ersten Kerns moduliert werden muss.
System nach Anspruch 25, wobei die Frequenz des ersten Kerns auf Basis eines Vergleichs zwischen der Leistungsgrenze, die dem ersten Kern zugewiesen ist, und den geschätzten Leistungsanforderung des ersten Kerns moduliert werden muss.
System nach einem der Ansprüche 24 bis 27, wobei die Frequenz des ersten Kerns unabhängig von einer Frequenz des zweiten Kerns moduliert werden muss.