KR101108397B1 - 멀티-코어 프로세서의 전원 제어 장치 및 방법 - Google Patents

멀티-코어 프로세서의 전원 제어 장치 및 방법 Download PDF

Info

Publication number
KR101108397B1
KR101108397B1 KR1020050049957A KR20050049957A KR101108397B1 KR 101108397 B1 KR101108397 B1 KR 101108397B1 KR 1020050049957 A KR1020050049957 A KR 1020050049957A KR 20050049957 A KR20050049957 A KR 20050049957A KR 101108397 B1 KR101108397 B1 KR 101108397B1
Authority
KR
South Korea
Prior art keywords
core
processor
power
vid
supply voltage
Prior art date
Application number
KR1020050049957A
Other languages
English (en)
Other versions
KR20060128469A (ko
Inventor
오장근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36648601&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101108397(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050049957A priority Critical patent/KR101108397B1/ko
Priority to CNB2006100819418A priority patent/CN100461072C/zh
Priority to EP06011371A priority patent/EP1736851A3/en
Priority to US11/422,516 priority patent/US7664971B2/en
Publication of KR20060128469A publication Critical patent/KR20060128469A/ko
Application granted granted Critical
Publication of KR101108397B1 publication Critical patent/KR101108397B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 멀티-코어 프로세서의 전원 제어 장치 및 방법에 관한 것으로, 본 발명은 두 개 이상의 코어를 구비하는 프로세서 및 상기 프로세서 내의 각각의 코어에 연결되어, 각 코어의 사용량에 따라 각 코어에 대한 공급전압을 독립적으로 조절하는 복수의 전원변환부를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치 및 방법에 관계한다. 본 발명의 멀티-코어 프로세서의 전원 제어 장치 및 방법은 누설 전류에 의한 불필요한 전력 낭비를 최소화하고 프로세서의 성능을 최적의 상태로 제어할 수 있는 효과를 제공한다.
멀티-코어 프로세서, CPU, 사용량, 전압 ID(VID), 전원변환부, PLL, PMU

Description

멀티-코어 프로세서의 전원 제어 장치 및 방법 {APPARATUS AND METHOD FOR CONTROLLING POWER SUPPLY IN A MULTI-CORE PROCESSOR}
도 1은 종래 기술에 의한 멀티-코어 프로세서의 전원 제어장치의 기능블록도,
도 2는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 전원제어장치의 기능블록도,
도 3은 본 발명에 의한 멀티-코어 프로세서의 전원 제어 방법을 나타낸 흐름도,
도 4는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 전원 제어 방법의 상세 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
101 : DC/DC 컨트롤러 102, 102' : DC/DC 컨버터
103 : 제 1 코어 103' : 제 2 코어
105 : 프로세서
303 : 운영체제 (OS) 350 : 프로세서
300 : 제 1 전원변환부 301 : 제 2 전원변환부
310 : 제 1 코어 320 : 제 2 코어
313, 323 : PLL 340 : 클락발생기
330 : PMU (Power Management Unit)
본 발명은 멀티-코어 프로세서의 전원 제어 장치 및 방법에 관한 것으로, 더욱 상세하게는 복수의 코어를 구비하는 프로세서에서 각 코어의 사용량에 따라 각 코어에 대한 공급전압을 독립적으로 조절할 수 있는 멀티-코어 프로세서의 전원 제어 장치 및 방법에 관계한다.
오늘날 고속 프로세서에 대한 요구가 증가하고 있기 때문에 프로세서는 싱글 코어 프로세서에서 멀티-코어 프로세서(multi-core processor)로 진화하고 있다. 멀티-코어 프로세서는 하나의 프로세서 내에 복수의 코어를 구비하는 것으로, 작업을 복수의 코어들이 분담하여 처리하므로 처리 성능을 향상시킬 수 있다. 또한 여러 개의 프로세서들을 부가하여 사용하는 것에 비해 코어 이외의 부분을 공용할 수 있기 때문에 제조 비용이 저렴하고 크기를 소형화할 수 있는 이점을 가진다.
이러한 멀티-코어 프로세서는 복수의 코어들이 동작되므로 싱글-코어 프로세서에 비해 전력 소모가 증가될 것으로 예상된다. 전력 소모의 증가는 휴대용 컴 퓨터의 경우 배터리의 연속 동작 시간을 단축시키고, 고정형 시스템에서도 발열로 인해 프로세서의 수명을 단축시키고 기능을 열화시킬 수 있다. 따라서 멀티-코어 프로세서의 전력 소모를 줄이기 위한 기술의 개발이 요구되고 있다.
종래 기술에 의한 멀티-코어 프로세서의 일례를 도 1에 도시하였다. 도 1에 도시된 바와 같이, 기존의 프로세서(105)는 제 1 코어(103) 및 제 2 코어(103'), 배터리 등으로부터 입력 받은 전원을 코어가 사용하는 전압에 맞게 변환하는 복수의 DC/DC 컨버터(102, 102') 및 DC/DC 컨버터를 제어하여 각각의 코어에 대한 전압 인가를 제어하는 DC/DC 컨트롤러(101)를 포함하여 구성된다.
이러한 기존의 멀티-코어 프로세서에서는 DC/DC 컨버터의 갯수에 관계 없이 모든 DC/DC 컨버터의 출력이 하나로 프로세서에 입력되어 각 코어에 대한 전압 인가를 개별적으로 제어할 수 없다. 예를 들어 제 2 코어(103')가 사용되지 않는 경우에도 제 1 코어(103)가 고속으로 동작하고 있다면 제 1 코어(103)와 동일한 전압이 제 2 코어(103')에 인가되므로, 불필요한 누설 전류가 발생되어 제한된 용량의 배터리 전원이 비효율적으로 낭비되는 문제점이 발생할 수 있다.
한편, 프로세서의 저전력 프로세서 관련 기술로서 사용자가 자기의 환경에 맞게 선택할 수 있는 여러 가지 CPU 전원 관리 모드를 지원하고, 각 모드에 따라 프로세서의 공급전압과 코어 주파수를 동적으로 조절함으로써 전원 소비를 줄이는 기술이 제안되었다.
이러한 기술에서 각 코어는 고주파 모드 (High Frequency Mode)와 저주파 모드 (Low Frequency Mode) 사이의 여러 단계의 동작 속도 모드를 가진다. 이 때 각 코어의 공급 전압은 모드에 따라 달라지는데, 고주파 모드에서는 높은 전압을 저주파 모드에서는 낮은 전압을 인가한다.
그러나 이러한 기술을 멀티-코어 프로세서에 적용하는 경우에도 하나의 VID만을 사용한다. 제 1 코어가 고주파 모드(High Frequency Mode)로 동작하다가 저주파 모드(Low Frequency Mode)로 진입했음에도 불구하고, 제 2 코어가 업무를 수행하고 있다면, 제 1 코어는 여전히 고주파 모드의 전압을 인가 받게 되므로 제 1 코어에서 많은 누설 전력이 발생한다. 이러한 종래 기술에서도 각 코어에 대해서 독립적으로 공급전압을 제어하는 것이 불가능하므로, 불필요한 누설 전력의 낭비가 발생하는 문제점이 발생한다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위해 안출된 것으로, 본 발명의 하나의 목적은 불필요한 누설 전류에 의한 전력 낭비를 방지할 수 있고, 프로세서의 성능을 최적의 상태로 관리할 수 있는 멀티-코어 프로세서의 전원 제어 장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 두 개 이상의 코어를 포함하는 프로세서에서 각 코어의 사용량에 따라 지능적으로 전력을 분배함으로써, 각 코어에 발생하는 전력 소모를 최소화할 수 있는 전원 제어 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 멀티-코어 프로세서 내의 각 코어에 대한 공급전압을 소프트웨어적으로 제어할 수 있는 멀티-코어 프로세서의 전원 제어 장치 및 방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 하나의 양상은
두 개 이상의 코어를 구비하는 프로세서; 및
상기 프로세서 내의 각각의 코어에 연결되어, 각 코어의 사용량에 따라 각 코어에 대한 공급전압을 독립적으로 조절하는 복수의 전원변환부를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치를 특징으로 한다.
상기 전원변환부는 각 코어로부터 서로 상이한 전압 ID(Voltage Identification Signal: 이하에서 "VID"라 한다)를 수신하고, 각각의 VID에 따라 각 코어에 맞는 공급전압을 독립적으로 인가한다. 본 발명에서 각 코어의 사용량은 각 코어의 점유율 또는 스레드니스 (threadness)에 의해 판단될 수 있다.
상술한 목적을 달성하기 위한 본 발명의 다른 양상에 의한 멀티-코어 프로세서의 전원 제어 장치는
두 개 이상의 코어를 구비하는 프로세서; 및
상기 프로세서 내의 각각의 코어에 연결되어 각 코어에 대한 공급전압을 독립적으로 조절하는 복수의 전원변환부를 포함하고,
상기 프로세서는 동작 속도가 상이한 여러 가지 모드로 동작하고, 각각의 동작 모드에 맞는 VID를 생성하여 전원변환부로 전송하고,
상기 전원변환부는 상기 프로세서내의 각각의 코어로부터 독립적으로 VID를 수신하여, 수신한 VID에 따라 각 코어에 대한 공급전압을 독립적으로 조절하는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 또 다른 양상에 의한 멀티-코어 프로세서의 전원 제어 방법은
각 코어의 사용량에 대한 정보를 수득하는 단계 ; 및
각 코어의 사용량에 기초하여 공급전압 조정의 필요성이 있는지 판단하는 단계; 및
공급전압 조정이 필요한 하나 이상의 코어의 공급전압을 해당 코어의 사용량에 따라 독립적으로 조절하는 단계를 포함하는 것을 특징으로 한다.
상기 코어의 사용량 판단 단계에서는 코어의 사용량을 코어의 점유율 또는 스레드니스에 의해 평가한다. 상기 전압 조절 단계는 각 코어로부터 서로 상이한VID를 수신하고, 각각의 VID에 따라 상이한 전압을 각 코어에 공급한다.
본 발명의 방법에서는 각 코어의 사용량에 따라 각 코어에 대한 공급전압과 함께 각 코어의 주파수도 함께 조정하는 것이 바람직하다.
이하에서 첨부 도면을 참고하여 본 발명에 관하여 더욱 상세하게 설명한다.
본 발명에서 "멀티-코어 프로세서"란 하나의 칩에 두 개 이상의 복수의 프로세싱 코어가 포함되어 있는 데이터 처리 능력이 있는 시스템이나 장치를 의미한다. 이러한 멀티-코어 프로세서는 전형적으로는 컴퓨터의 중앙처리장치를 의미하나, 보조처리기, 입출력처리기 등과 같은 프로세서도 모두 포함할 수 있다.
본 발명의 멀티-코어 프로세서의 전원 제어 장치는 각 코어의 사용량을 평가하여 각각의 코어에 대해서 독립적으로 공급전압을 제어하는 복수의 전원변환부를 포함하는 것을 특징으로 한다. 구체적으로, 본 발명의 전원변환부는 각 코어로부터 서로 상이한 VID(Voltage Identification Signal)를 입력 받아, 이에 따라 각 코어에 서로 상이한 공급전압을 제공한다.
프로세서의 각 코어는 자신의 사용량에 따라 서로 다른 VID를 생성하고, 이와 같은 상이한 VID는 전원을 인가하는 각 코어에 연결된 각각의 전원변환부에 인가된다. 각 코어는 서로 상이한 공급 전원을 인가 받고 개별적으로 동작하게 되므로 불필요한 누설 전력 낭비를 감소시켜 효율적으로 전력 소모를 줄일 수 있다.
종래 기술에서와 같이 하나의 VID로 관리하면, 제 1 코어는 저주파 모드로 동작하고 제 2 코어는 고주파 모드로 동작하는 경우에, 제 1 코어도 고주파 모드의 전압을 인가 받게 되므로 제 1 코어에서 많은 누설 전력이 발생한다. 그러나 본 발명에 의하면 각 코어로부터의 개별적인 VID에 따라서 각 코어에 대한 공급전압이 독립적으로 조정되므로, 제 1 코어는 저주파 모드에 맞는 낮은 공급전압을 인가 받게 되어 제 1 코어에서의 누설 전력을 상당히 줄일 수 있다.
도 2는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 전원제어장치의 기능블록도이다. 도 2를 참조하면, 본 발명의 멀티-코어 프로세서의 전원 제어 장치는 제 1 코어 (310) 및 제 2 코어 (320)를 구비하는 프로세서(350)와 상기 프로 세서(350) 내의 제 1 코어 (310) 및 제 2 코어(320)에 연결되어, 각각의 코어의 사용량에 따라 각 코어에 상이한 공급전압을 공급하는 제 1 전원변환부(300) 및 제 2 전원변환부(301)를 포함한다.
상기 제 1 및 제 2 전원변환부(300, 301)는 임의의 하나의 코어의 동작 속도를 높여야 하는 경우에는, 해당 코어로부터 VID를 수신하여 그에 따라 해당 코어의 공급전압을 상향 조정한다. 한편, 임의의 하나의 코어의 동작 속도를 낮추어야 하는 경우에는, 해당 코어로부터 VID를 수신하여 그에 따라 해당 코어의 공급전압을 하향 조정한다.
프로세서(350)의 제 1 코어(310) 및 제 2 코어(320)는 동작 속도(코어의 클락 주파수)에 따라 여러 가지 모드로 동작할 수 있다. 일례로 코어의 동작 주파수는 0.8 GHz, 1 GHz, 1.2 GHz, 1.4 GHz, 1.6 GHz의 다섯 단계로 나누어 조절될 수 있다. 각각의 코어는 각각의 동작 주파수에 따라서 서로 상이한 공급전압을 갖게 되는데, 각 주파수로 변화할 때 전압이 따라서 변경된다. 예를 들어, 0.8 GHz (1.0V), 1 GHz (1.05V), 1.2 GHz (1.1V), 1.4 GHz (1.15V), 1.6 GHz (1.2V)와 같이 변경할 수 있다. VID (Voltage Identification Signal)는 이와 같이 다양한 모드로 동작하는 코어에서 각각의 모드의 공급 전압을 구분하는 신호이다.
배터리 또는 AC 전원과 같은 전원(power supply)으로부터 전력이 공급되면 제 1 전원변환부(300) 및 제 2 전원변환부(301)는 적당한 공급 전압(operating voltage)을 제 1 코어(310) 및 제 2 코어(320)에 독립적으로 공급한다.
멀티-코어 프로세서를 포함하는 시스템의 운영체제(303)가 제 1 코어(310) 및 제 2 코어(320)의 각각의 사용량을 체크한 후에, 그 결과를 PMU (Power Management Unit: 330)에 전달한다. PMU(330)는 프로세서 내의 각각의 코어를 제어하는데, 일반적으로 컴퓨터 시스템의 사우스 브릿지 또는 노스 브릿지에 내장될 수 있다.
제 1 코어(310) 및 제 2 코어(320)는 PMU의 제어를 받아 각각 해당되는 전압을 생성하도록 하는 VID1 및 VID2를 생성한 후에, 이들을 각각 제 1 전원변환부(300) 및 제 2 전원변환부(301)에 개별적으로 제공하여 각 코어에 어느 정도의 공급전압이 필요한지 알린다. 이렇게 되면 제 1 전원변환부(300) 및 제 2 전원변환부(301)는 각 코어의 VID에 따라서 각 코어에 대한 공급전압을 개별적으로 조정할 수 있다.
본 발명에서 각 코어의 사용량은 각 코어의 점유율 또는 스레드니스(threadness)에 의해 판단될 수 있으나, 이들 이외의 다른 방법에 의해서도 평가될 수 있다. 상기 코어의 사용량은 국내 특허출원 제 출원 번호 2000-0050037호와과 같은 CPU 사용량 체크 방법과 유사한 방법을 사용하여 측정할 수 있다. 또한 마이크로소프트사의 Microsoft 사의 윈도우 톄 (Windows XP)에서 사용되는 CPU 사용량을 체크하는 방법을 이용하여 상기 코어들의 개별적인 사용량을 쉽게 얻을 수 있다.
제 1 전원변환부(300) 및 제 2 전원변환부(301)는 DC/DC 컨버터를 포함하거나 전원관리부(Power Regulator)의 형태로 구현될 수 있다. DC/DC 컨버터는 각 코어에 직류 성분의 공급전원을 인가한다.
제 1 코어(310)는 제 1 전원변환부(300)로부터 공급 전압(Vcore1)을 인가 받고, 제 2 코어(320)는 제 2 전원변환부(301)로부터 공급 전압(Vcore2)을 인가 받는다.
제 1 코어(310) 및 제 2 코어(320)의 내에는 각각 PLL1 (313) 및 PLL2 (323)가 내장되는데, 이들은 외부 클락 (예컨대, 100 MHz 또는 133 MHz)을 인가 받아서 각 코어의 사용량에 따라 높은 주파수, 중간 주파수, 낮은 주파수 등으로 주파수를 자체적으로 조정하여 코어 내부의 로직에 해당 주파수를 공급해 준다. 클락발생기(340)는 제 1 코어(310) PLL1 (313) 및 제 2 코어(320)의 PLL2 (323)에 클락 신호(clock signal)를 공급한다.
본 발명의 전원 제어 장치에서 상기 제 1 전원변환부(300) 및 제 2 전원변환부(301)는 하드웨어 블록, 소프트웨어 블록 또는 하드웨어 블록과 소프트웨어 블록의 중간 형태로 구현될 수 있다. 상기 제 1 전원변환부(300) 및 제 2 전원변환부(301)의 다른 실시 예로써, 인텔사의 Intel 사의 IMVP(Intel Mobile Voltage Positioning) 기술을 따르는 전압 조절 제어기(Voltage Regulator Controller)와 같은 것을 포함 할 수도 있다.
이하에서 상술한 구성을 갖는 본 발명의 멀티-코어 프로세서의 전원 제어 동작에 대해서 상세하게 설명한다.
PMU (Ppower Mmanagement Uunit)는 운영체제(303)로부터 제 1 코어(310) 및 제 2 코어(320)의 사용량에 관한 정보를 수신하여 제 1 코어(310) 및 제 2 코어(320)를 제어한다. 제 1 코어(310)는 PMU의 제어 하에 제 1 코어의 사용량에 따른 VID (VID1)를 생성해서 제 1 전원변환부(300)로 전송하고, 제 2 코어(320)는 PMU의 제어 하에 제 2 코어의 사용량에 따른 VID (VID2)를 생성해서 제 2 전원변환부(301)로 전송한다.
여기서 상기 PMU(power management unit)는 MicroSoft 사의 Windows XP 같은 OS(operating system)내에 포함되어 구현될 수도 있다.
제 1 전원변환부(300)는 전원(power source)으로부터 입력 받은 전원을 제 1 코어(310)가 사용하는 전압에 맞게 변환하는데, 구체적으로 제 1 코어(310)로부터 수신한 VID1에 따라 제 1 코어에 적합한 공급전압을 생성하여 공급한다. 한편, 제 2 전원변환부(301)는 제 2 코어(320)로부터 수신한 VID2에 따라 제 2 코어에 적합한 공급전압을 생성하여 공급한다. 하나의 실시예로 상기 제 1 코어(310)의 사용량이 95% 이상이면, 그 코어는 최대 동작 속도 모드로 동작한다. 즉, 일례로 코어의 동작 주파수는 0.8 GHz (1.0V), 1 GHz (1.05V), 1.2 GHz (1.1V), 1.4 GHz (1.15V), 1.6 GHz (1.2V)의 다섯 단계로 나누어 조절될 수 있고, 각각의 코어는 각각의 동작 주파수에 따라서 서로 상이한 공급전압을 갖게 된다고 가정하여 설명한다. 상기 최대 동작 속도 모드에서는 1.6 GHz (1.2V)로 동작되도록 해당 VID 생성과 해당 주파수(1.6Ghz)로 변환되는 동작을 수행한다. 그리고, 만약 그 제 1 코어(310)의 사용량이 75%이하이면, 다음 단계인 1.4 GHz (1.15V)로 천이되어 동작되게 할 수 있다. 또는 즉시 최소 속도 동작 모드인 0.8 GHz (1.0V)로 천이 될 수도 있다. 상기 제 1 코어(310) 및 제 2 코어(320)의 사용량에 따른 각각의 코어들의 전압 및 동작 주파수는 위의 일 실시예 이외에도 다른 방법으로 변형하여 사용될 수 있다.
예를 들어, 제 1 코어(310)가 저주파 모드(Low Frequency Mode)로 동작해야 한다면, 제 1 코어에 대한 공급전압은 가능한 낮게 조정되어야 하고 아울러 제 1 코어의 클락 주파수도 낮게 조정되어야 한다. 제 1 코어(310)는 이러한 저주파 모드에 매칭되는 VID를 생성해서 제 1 전원변환부(300)로 전송한다. 제 1 전원변환부(300)는 제 1 코어에 대한 공급전압을 현재의 코어의 공급전압 보다 한 단계 낮은 공급전압을 생성하여 제 1 코어(310)에 공급한다.
한편, 제 1 코어(310)의 사용량으로 보아 고주파 모드(High Frequency Mode)로 동작해야 한다면, 제 1 코어에 대한 공급전압은 가능한 높게 유지되어야 하고, 그에 따라 클락 주파수도 높게 유지되어야 한다. 제 1 코어(310)는 고주파 모드에 매칭되는 VID를 생성해서 제 1 전원변환부(300)로 전송한다. 제 1 전원변환부(300)는 현재의 제 1 코어의 공급전압 보다 한 단계 높은 공급전압을 생성하여 제 1 코어(310)에 공급한다.
공급전압 조정이 완료된 후, 제 1 코어에 대한 공급전압이 목표로 하는 수준까지 조정되었는지 판단하고, 만약 목표 수준까지 조정되지 않은 경우에는 적정수준에 도달할 때까지 공급전압을 단계적으로 조정할 수 있다.
본 발명의 다른 실시예에 의한 멀티-코어 프로세서의 전압 제어 장치는 두 개 이상의 코어를 구비하는 프로세서와 상기 프로세서 내의 각각의 코어에 연결되어 각 코어에 대한 공급전압을 조절하는 복수의 전원변환부를 포함하고, 상기 프로세서내의 각각의 코어는 동작 속도가 상이한 여러 가지 모드로 동작하고, 각 코어의 사용량을 측정하여 각 코어의 사용량에 맞는 VID를 생성하여 복수의 전원변환부로 독립적으로 전송하며, 상기 전원변환부는 상기 프로세서내의 각각의 코어로부터 독립적으로 VID를 수신하여, 수신한 VID에 따라 각 코어에 대한 공급전압을 독립적으로 조절하는 것을 특징으로 한다.
이러한 실시예의 멀티-코어 프레세서의 전원 제어 장치에서는 임의의 하나의 코어가 현재 보다 빠른 동작 속도로 동작되어야 한다면, 그에 해당하는 VID가 해당 코어에 연결된 전원변환부로 전송된다. 전원변환부는 이러한 VID에 따라 그러한 코어의 동작 주파수를 현 단계 보다 한 단계 높이기 위해 해당 코어의 공급전압을 조정한다. 공급전압의 조정이 완료되면, 코어에 대한 공급전압이 목표로 하는 수준까지 조정되었는지 판단하고, 만약 목표 수준까지 조정되지 않은 경우에는 목표에 도달할 때까지 공급전압을 한 단계씩 단계적으로 높일 수 있다.
이상과 같이 본원 발명의 멀티-코어 프로세서의 전원 제어 장치에서는 복수의 코어에 대해 하나의 VID가 생성되는 것이 아니고, 각 코어에 대해 개별적으로 VID가 생성되기 때문에 불필요한 전력 낭비를 최소화할 수 있다.
상기 장치는 각 코어의 사용량에 따라 각 코어의 주파수를 독립적으로 조절하는 복수의 주파수 제어수단을 더 포함할 수 있다. 따라서 각 코어의 사용량에 따라 각 코어의 주파수와 공급전압이 연계되어 조정될 수 있다.
본 발명의 또 다른 실시예는 멀티-코어 프로세서의 전원 제어 방법에 관계한다. 본 발명에 의한 멀티-코어 프로세서의 전원 제어 방법에 관해서 설명하면 다음과 같다.
도 3은 본 발명에 의한 멀티-코어 프로세서의 전원 제어 방법을 나타낸 흐름도이고, 도 4는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 전원 제어 방법의 상세 흐름도이다.
도 3을 참고하면, 본 발명의 방법에 의해 멀티-코어 프로세서의 전원을 제어하는 경우에는 먼저 각 코어의 사용량에 대한 정보를 수득하고나서(S401, S402), 각 코어의 사용량에 기초하여 공급전압 조정의 필요성이 있는지 판단한다(S403, S404). 그 다음으로는 공급전압 조정이 필요한 하나 이상의 코어의 공급전압을 해당 코어의 사용량에 따라 독립적으로 조절한다(S405, S406). 본 발명에서는 각 코어에 대한 공급전압을 조정함과 동시에, 각 코어의 사용량에 따라 각 코어의 동작 주파수도 함께 제어할 수 있다.
이하에서 본 발명에 의한 멀티-코어 프로세서의 전압제어방법을 두 개의 코어를 포함하는 듀얼-코어 프로세서를 예로 들어 더욱 상세하게 설명한다. 본 발명의 방법에서는 제 1 코어 및 제 2 코어의 공급전압은 개별적으로 제어되고, 아울러 각 코어의 주파수도 각 코어의 사용량에 따라 개별적으로 제어된다. 즉, 본 발명의 하나의 실시예에서는 VID와 코어의 동작 주파수가 동시에 변경될 수 있다.
먼저 제 1 코어에서의 공급전압 조정 과정을 살펴 보면, 제 1 코어의 사용량 에 대한 정보는 운영체제로부터 수득한다(S501). 여기서 각 코어의 사용량은 각 코어의 점유율 또는 스레드니스로 판단할 수 있다.
제 1 코어의 사용량에 대한 정보를 수득한 후에는 제 1 코어에 대한 공급전압의 조정이 필요한지 판단한다(S502). 이 단계에서는 현재 상태에서 제 1 코어에 공급되는 전압과 제 1 코어의 사용량을 고려하여, 제 1 코어에 대한 공급전압의 조정이 필요한지 판단한다.
만약 제 1 코어의 사용량이 많아서 제 1 코어의 동작 주파수를 현 단계 보다 상향 조정해야 된다고 판단되면, 제 1 코어로부터 새로운 VID (VID#1)를 수신한다(S503). 이와 같이 코어의 주파수를 상향 조정하는 경우에는, 공급전압을 우선 변경하고 주파수를 변경한다. 즉, 수신한 VID#1에 따라 제 1 코어에 대한 공급전압을 조정하고(S504), 이어서 제 1 코어에 대한 동작 주파수를 조정한다(S505).
한편, 제 1 코어의 사용량이 적어서 제 1 코어의 동작 주파수를 현 단계 보다 하향 조정해야 된다고 판단되는 경우에는, 주파수를 조정한 후에 공급전압을 조정한다. 구체적으로, 제 1 코어의 동작 주파수를 조정하고(S506), 제 1 코어로부터 새로운 VID (VID#1')를 수신한다(S507). 수신한 VID#1'에 따라 제 1 코어에 대한 공급전압을 조정한다(S508).
제 2 코어에 대한 공급전압의 조정은 제 1 코어에 대한 공급전압의 조정 과정에 대해 독립적으로 진행된다. 제 2 코어의 사용량에 대한 정보를 수득한 후(S510)에는 제 2 코어에 대한 공급전압의 조정이 필요한지, 즉 제 2 코어의 주파수를 상향 조정해야 되는지 판단한다(S512).
만약 제 2 코어의 사용량이 많아서 제 2 코어의 동작 주파수를 현 단계 보다 상향 조정해야 된다고 판단되면, 제 2 코어로부터 VID (VID#2)를 수신한다(S513). 수신한 VID#2에 따라 제 2 코어에 대한 공급전압을 조정하고(S514), 이어서 제 2 코어에 대한 동작 주파수를 조정한다(S515).
한편, 제 2 코어의 사용량이 적어서 제 2 코어의 동작 주파수를 현 단계 보다 하향 조정해야 된다고 판단되는 경우에는, 주파수를 조정한 후에 공급전압을 조정한다. 구체적으로, 제 2 코어의 동작 주파수를 조정하고(S516), 제 2 코어로부터 새로운 VID (VID#2')를 수신한다(S517). 수신한 VID#2'에 따라 제 2 코어에 대한 공급전압을 조정한다(S518).
본 발명에 의한 멀티-코어 프로세서의 전원 제어 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, EEPROM, 플래시 EEPROM, 플로피 디스크, CD-ROM, 광데이터 저장장치 등이 있다.
본 발명에 의한 컴퓨터가 읽을 수 있는 기록매체는 제 1 코어의 사용량에 대한 정보를 수득하는 단계, 제 1 코어로부터 제 1 코어의 사용량에 따른 VID를 수신하는 단계, 제 1 코어에서 수신한 VID에 따라서 제 1 코어에 대한 공급전압을 조정하는 단계, 제 2 코어의 사용량에 대한 정보를 수득하는 단계, 제 2 코어로부터 제 2 코어의 사용량에 따른 VID를 수신하는 단계, 제 2 코어에서 수신한 VID에 따라서 제 2 코어에 대한 공급전압을 조정하는 단계를 포함하는 멀티-코어 프로세서의 전원 제어 방법을 수행하기 위한 컴퓨터에 의해 실행가능한 프로그램 코드를 포함한다.
본 발명의 방법을 구현하기 위한 프로그램이 컴퓨터 시스템 내의 메모리에 저장되는 경우에는 반도체 제조 공정 중에 기록될 수 있다. 상기 프로그램이 별도의 저장 매체에 저장되어 있거나 네트워크 등을 통해서 다운받게 되는 경우에는, 기존의 프로그램을 삭제하고 새로 설치되거나 업데이트 되는 방식으로 컴퓨터에 설치될 수 있다.
이상에서 본 발명의 구체적인 실시예를 예로 들어 설명하였으나, 이들은 단지 설명의 목적을 위한 것으로 본 발명의 보호 범위를 제한하고자 하는 것은 아니다. 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다는 것은 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.
예를 들어, 본 발명의 멀티-코어 프로세서의 전압 제어 장치 및 방법은 데스크탑 컴퓨터 또는 서버 이외에 노트북 컴퓨터, 스마트폰, 핸드폰, PDA 등과 같은 각종 모바일 기기에도 적용될 수 있다.
또한 설명의 편의를 위해 두 개의 코어를 구비하는 듀얼-코어 프로세서를 중심으로 설명하였으나, 본 발명은 반드시 이들로 국한되는 것이 아니고 더 많은 수 의 코어를 포함하는 프로세서에도 그대로 적용될 수 있음은 물론이다.
본 발명의 멀티-코어 프로세서의 전원 제어 장치 및 방법은 두 개 이상의 코어를 포함하는 프로세서에서 각 코어의 사용량에 따라 지능적으로 전력을 분배함으로써, 각 코어에 발생하는 부하를 효율적으로 관리하고 전력 소모를 최소화하는 이점을 가진다.
또한 본 발명의 장치 및 방법에 의하면 불필요한 누설 전류에 의한 배터리 전력 낭비를 방지할 수 있고, 프로세서의 성능을 최적의 상태로 관리할 수 있게 된다.
더욱이 프로세서의 소모 전력은 배터리의 구동시간과 직결되므로, 본 발명의 전원 제어 장치를 포함하는 프로세서는 배터리의 공간을 줄이고 발열 문제도 해결하여 휴대용 컴퓨터의 소형박형화를 가능하게 한다.
본 발명에서는 멀티-코어 프로세서에서 각 코어에 공급되는 전압을 순수하게 소프트웨어적으로 제어함으로써 비용을 절감할 수 있다.

Claims (18)

  1. 두 개 이상의 코어를 구비하는 프로세서; 및
    상기 프로세서 내의 각각의 코어에 연결되어, 각 코어의 사용량에 따라 각 코어에 대한 공급전압을 독립적으로 조절하는 복수의 전원변환부를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치.
  2. 제 1항에 있어서, 상기 전원변환부가 각 코어로부터 서로 상이한 전압 ID(Voltage Identification: VID)를 수신하고, 각각의 VID에 따라 상이한 전압을 각 코어에 인가하도록 되어 있는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치.
  3. 제 1항에 있어서, 상기 전원변환부가 상기 프로세서 내의 각각의 코어에 연결되어, 각 코어에 직류 성분의 공급 전원을 인가하는 복수의 DC/DC 컨버터를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치.
  4. 제 1항에 있어서, 상기 장치가 코어의 점유율 또는 스레드니스(threadness)에 의해 코어의 사용량을 판단하도록 되어 있는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치.
  5. 제 1항에 있어서, 상기 전원변환부는 임의의 하나의 코어의 동작 속도를 높여야 하는 경우에는, 해당 코어로부터 VID를 수신하여 그에 따라 해당 코어의 공급전압을 상향 조정하도록 되어 있는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치.
  6. 제 1항에 있어서, 상기 전원변환부는 임의의 하나의 코어의 동작 속도를 낮추어야 하는 경우에는, 해당 코어로부터 VID를 수신하여 그에 따라 해당 코어의 공급전압을 하향 조정하도록 되어 있는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치.
  7. 제 1항에 있어서, 상기 장치가 각 코어의 사용량에 따라 각 코어의 주파수를 독립적으로 조절하는 복수의 주파수 제어수단을 더 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치.
  8. 복수의 코어를 구비하는 멀티-코어 프로세서에서 전원을 제어함에 있어서,
    각 코어의 사용량에 대한 정보를 수득하는 단계 ; 및
    각 코어의 사용량에 기초하여 공급전압 조정 필요성이 있는지 판단하는 단계; 및
    공급전압 조정이 필요한 하나 이상의 코어의 공급전압을 해당 코어의 사용량에 따라 독립적으로 조절하는 단계를 포함하는 것을 특징으로 멀티-코어 프로세서 의 전원 제어 방법.
  9. 제 8항에 있어서, 상기 코어의 사용량 정보 수득 단계가 운영체제로부터 각 코어의 점유율 또는 스레드니스에 관한 정보를 수득하는 단계임을 특징으로 하는 멀티-코어 프로세서의 전원 제어 방법.
  10. 제 8항에 있어서, 상기 공급전압 조정 필요성 판단 단계가
    각각의 코어의 사용량에 비추어 공급전압의 조정이 필요한 경우에 각 코어로부터 서로 상이한 VID (Voltage Identification)를 입력 받는 단계를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전압 제어 방법.
  11. 제 10항에 있어서, 상기 방법이 상기 VID에 따라 서로 상이한 공급전압을 각 코어에 인가하는 단계를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 방법.
  12. 제 10항에 있어서, 상기 방법이 각 코어의 사용량에 따라 각 코어의 동작 주파수를 변경하는 단계를 더 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 방법.
  13. 제 8항에 있어서, 상기 방법이 임의의 하나의 코어의 동작 속도를 높여야 하 는 것으로 판단되는 경우에는, 해당 코어로부터 VID를 수신하여 그에 따라 해당 코어의 공급전압을 상향 조정하는 단계를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 방법.
  14. 제 8항에 있어서, 상기 방법이 임의의 하나의 코어의 동작 속도를 낮추어야 하는 것으로 판단되는 경우에는, 해당 코어로부터 VID를 수신하여 그에 따라 해당 코어의 공급전압을 하향 조정하는 단계를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 방법.
  15. 두 개 이상의 코어를 구비하는 프로세서; 및
    상기 프로세서 내의 각각의 코어에 연결되어 각 코어에 대한 공급전압을 조절하는 복수의 전원변환부를 포함하고,
    상기 프로세서는 동작 속도가 상이한 여러 가지 모드로 동작하고, 각각의 코어는 각각의 동작 모드에 맞는 VID를 생성하여 전원변환부로 전송하고,
    상기 전원변환부들은 상기 프로세서내의 각각의 코어로부터 독립적으로 VID를 수신하여, 수신한 VID에 따라 각 코어에 대한 공급전압을 독립적으로 조절하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치.
  16. 제 15항에 있어서, 상기 전원변환부가 직류 성분의 공급 전원을 인가하는 복수의 DC/DC 컨버터를 포함하는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제 어 장치.
  17. 제 15항에 있어서, 상기 장치가 코어의 점유율 또는 스레드니스 (threadness)에 의해 코어의 사용량을 판단하도록 되어 있는 것을 특징으로 하는 멀티-코어 프로세서의 전원 제어 장치.
  18. 제 1 코어의 사용량에 대한 정보를 수득하는 단계;
    제 1 코어로부터 제 1 코어의 사용량에 따른 VID를 수신하는 단계;
    제 1 코어에서 수신한 VID에 따라서 제 1 코어에 대한 공급전압을 조정하는 단계;
    제 2 코어의 사용량에 대한 정보를 수득하는 단계;
    제 2 코어로부터 제 2 코어의 사용량에 따른 VID를 수신하는 단계; 및
    제 2 코어에서 수신한 VID에 따라서 제 2 코어에 대한 공급전압을 조정하는 단계를 포함하는 멀티-코어 프로세서의 전원 제어 방법을 수행하기 위한 컴퓨터에 의해 실행가능한 프로그램 코드를 저장하고 있는 컴퓨터가 읽을 수 있는 기록매체.
KR1020050049957A 2005-06-10 2005-06-10 멀티-코어 프로세서의 전원 제어 장치 및 방법 KR101108397B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050049957A KR101108397B1 (ko) 2005-06-10 2005-06-10 멀티-코어 프로세서의 전원 제어 장치 및 방법
CNB2006100819418A CN100461072C (zh) 2005-06-10 2006-05-11 多核处理器的电源控制装置及其方法
EP06011371A EP1736851A3 (en) 2005-06-10 2006-06-01 Controlling power supply in a multi-core processor
US11/422,516 US7664971B2 (en) 2005-06-10 2006-06-06 Controlling power supply in a multi-core processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050049957A KR101108397B1 (ko) 2005-06-10 2005-06-10 멀티-코어 프로세서의 전원 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060128469A KR20060128469A (ko) 2006-12-14
KR101108397B1 true KR101108397B1 (ko) 2012-01-30

Family

ID=36648601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050049957A KR101108397B1 (ko) 2005-06-10 2005-06-10 멀티-코어 프로세서의 전원 제어 장치 및 방법

Country Status (4)

Country Link
US (1) US7664971B2 (ko)
EP (1) EP1736851A3 (ko)
KR (1) KR101108397B1 (ko)
CN (1) CN100461072C (ko)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895520B1 (en) 2001-03-02 2005-05-17 Advanced Micro Devices, Inc. Performance and power optimization via block oriented performance measurement and control
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7568115B2 (en) * 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US8108863B2 (en) * 2005-12-30 2012-01-31 Intel Corporation Load balancing for multi-threaded applications via asymmetric power throttling
US7420378B2 (en) * 2006-07-11 2008-09-02 International Business Machines Corporation Power grid structure to optimize performance of a multiple core processor
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US8397090B2 (en) * 2006-12-08 2013-03-12 Intel Corporation Operating integrated circuit logic blocks at independent voltages with single voltage supply
WO2008087160A1 (en) * 2007-01-18 2008-07-24 International Business Machines Corporation Independent processor voltage supply and testing method for multiple-core processor structures
US7853808B2 (en) 2007-01-18 2010-12-14 International Business Machines Corporation Independent processor voltage supply
CN101241390B (zh) * 2007-02-07 2011-04-13 华硕电脑股份有限公司 多核心处理器的效能调整方法
US7917799B2 (en) * 2007-04-12 2011-03-29 International Business Machines Corporation Method and system for digital frequency clocking in processor cores
US8108708B2 (en) * 2007-05-03 2012-01-31 Microchip Technology Incorporated Power optimization when using external clock sources
US7945804B2 (en) * 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
US7501865B1 (en) 2007-10-17 2009-03-10 International Business Machines Corporation Methods and systems for a digital frequency locked loop for multi-frequency clocking of a multi-core processor
US8578193B2 (en) * 2007-11-28 2013-11-05 International Business Machines Corporation Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors
WO2009105103A1 (en) * 2008-02-21 2009-08-27 Hewlett-Packard Development Company, L.P. Systems and methods of component voltage adjustment
KR100950874B1 (ko) * 2008-03-06 2010-04-06 주식회사 텔레칩스 동적 전압 제어 시스템 및 그 제어 방법
US20090235108A1 (en) * 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking
US8122270B2 (en) * 2008-09-29 2012-02-21 Intel Corporation Voltage stabilization for clock signal frequency locking
US8707060B2 (en) 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
US8402290B2 (en) 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US9043795B2 (en) * 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
US20100207669A1 (en) * 2009-02-19 2010-08-19 Ideacom Technology Corporation (Taiwan) Freqeuncy adjusting apparatus and the method therefor
US8064197B2 (en) 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8587595B2 (en) 2009-10-01 2013-11-19 Hand Held Products, Inc. Low power multi-core decoder system and method
US8635606B2 (en) 2009-10-13 2014-01-21 Empire Technology Development Llc Dynamic optimization using a resource cost registry
US8627300B2 (en) 2009-10-13 2014-01-07 Empire Technology Development Llc Parallel dynamic optimization
US8856794B2 (en) 2009-10-13 2014-10-07 Empire Technology Development Llc Multicore runtime management using process affinity graphs
US8892931B2 (en) * 2009-10-20 2014-11-18 Empire Technology Development Llc Power channel monitor for a multicore processor
TW201122753A (en) * 2009-12-29 2011-07-01 Ind Tech Res Inst Voltage scaling systems
TW201123732A (en) * 2009-12-31 2011-07-01 Ind Tech Res Inst Processing devices
US8700926B2 (en) * 2010-01-11 2014-04-15 Qualcomm Incorporated System and method of tuning a dynamic clock and voltage switching algorithm based on workload requests
JP5432749B2 (ja) * 2010-02-01 2014-03-05 トヨタ自動車株式会社 マルチコアプロセッサを備える車載電子制御装置
US8549339B2 (en) * 2010-02-26 2013-10-01 Empire Technology Development Llc Processor core communication in multi-core processor
TWI423017B (zh) 2010-06-21 2014-01-11 Ind Tech Res Inst 效能調整裝置、具有此效能調整裝置的處理器及其效能調整方法
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US8484498B2 (en) 2010-08-26 2013-07-09 Advanced Micro Devices Method and apparatus for demand-based control of processing node performance
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US9317082B2 (en) 2010-10-13 2016-04-19 Advanced Micro Devices, Inc. Controlling operation of temperature sensors
GB2484903B (en) * 2010-10-21 2014-06-18 Bluwireless Tech Ltd Data processing units
WO2012052774A2 (en) 2010-10-21 2012-04-26 Bluwireless Technology Limited Data processing units
KR101661111B1 (ko) * 2010-11-23 2016-09-30 한국전자통신연구원 멀티 코어 프로세서의 전력 제어 장치 및 방법
CN103229123B (zh) * 2010-11-25 2016-08-31 飞思卡尔半导体公司 在多核处理器内管理功率的方法及装置
US9063730B2 (en) * 2010-12-20 2015-06-23 Intel Corporation Performing variation-aware profiling and dynamic core allocation for a many-core processor
US8972707B2 (en) 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
US9460038B2 (en) 2010-12-22 2016-10-04 Via Technologies, Inc. Multi-core microprocessor internal bypass bus
US8631256B2 (en) * 2010-12-22 2014-01-14 Via Technologies, Inc. Distributed management of a shared power source to a multi-core microprocessor
US8635476B2 (en) 2010-12-22 2014-01-21 Via Technologies, Inc. Decentralized power management distributed among multiple processor cores
US8637212B2 (en) 2010-12-22 2014-01-28 Via Technologies, Inc. Reticle set modification to produce multi-core dies
US8930676B2 (en) 2010-12-22 2015-01-06 Via Technologies, Inc. Master core discovering enabled cores in microprocessor comprising plural multi-core dies
US8782451B2 (en) 2010-12-22 2014-07-15 Via Technologies, Inc. Power state synchronization in a multi-core processor
CN102780563A (zh) * 2011-05-12 2012-11-14 国基电子（上海）有限公司 多核网络设备及其省电方法
US8943340B2 (en) * 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9347836B2 (en) 2011-11-15 2016-05-24 Ati Technologies Ulc Dynamic voltage reference for sampling delta based temperature sensor
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US9563254B2 (en) * 2011-12-22 2017-02-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9569278B2 (en) * 2011-12-22 2017-02-14 Intel Corporation Asymmetric performance multicore architecture with same instruction set architecture
US9417676B2 (en) 2011-12-29 2016-08-16 Intel Corporation Individual core voltage margining
EP3483771A1 (en) 2011-12-30 2019-05-15 Intel Corporation Multi-level cpu high current protection
US9619240B2 (en) 2012-02-04 2017-04-11 Empire Technology Development Llc Core-level dynamic voltage and frequency scaling in a chip multiprocessor
CN102609075A (zh) * 2012-02-21 2012-07-25 李�一 多核处理器电源管理电路
WO2013137865A1 (en) * 2012-03-13 2013-09-19 Intel Corporation Method and apparatus for per core performance states
CN104246645B (zh) * 2012-03-28 2017-03-29 英特尔公司 用于原子频率和电压改变的方法和装置
KR101677115B1 (ko) * 2012-03-31 2016-11-18 인텔 코포레이션 멀티-코어 환경들에서의 전력 소비 제어
US9360909B2 (en) 2012-04-19 2016-06-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
CN103376874B (zh) * 2012-04-24 2017-03-08 深圳市中兴微电子技术有限公司 一种多核处理器设备及其实现时钟控制的方法
US8904211B2 (en) * 2012-04-27 2014-12-02 Qualcomm Innovation Center, Inc. Frequency reduction of mobile device cores based on application processing requirements
CN102789301A (zh) * 2012-05-17 2012-11-21 江苏中科梦兰电子科技有限公司 一种计算机的电源管理方法
US9122632B2 (en) 2012-06-30 2015-09-01 Intel Corporation Programmable power performance optimization for graphics cores
US9218045B2 (en) 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9360918B2 (en) 2012-12-21 2016-06-07 Advanced Micro Devices, Inc. Power control for multi-core data processor
US9075556B2 (en) * 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
US9223383B2 (en) 2012-12-21 2015-12-29 Advanced Micro Devices, Inc. Guardband reduction for multi-core data processor
US9250682B2 (en) 2012-12-31 2016-02-02 Intel Corporation Distributed power management for multi-core processors
US9766678B2 (en) 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
WO2014185906A1 (en) 2013-05-15 2014-11-20 Empire Technology Development, Llc Core affinity bitmask translation
US9348407B2 (en) 2013-06-27 2016-05-24 Intel Corporation Method and apparatus for atomic frequency and voltage changes
US8884683B1 (en) * 2013-07-08 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit and operating method of semiconductor integrated circuit
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
KR102189115B1 (ko) 2013-11-11 2020-12-09 삼성전자주식회사 대칭형 다중 프로세서를 구비한 시스템 온-칩 및 이를 위한 최대 동작 클럭 주파수 결정 방법
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
KR102190453B1 (ko) 2014-02-17 2020-12-11 삼성전자주식회사 전력 관리 장치 및 이를 포함하는 시스템 온 칩
CN104866379B (zh) * 2014-02-24 2019-06-14 中兴通讯股份有限公司 一种多核处理器调度方法、装置及终端
US9582012B2 (en) * 2014-04-08 2017-02-28 Qualcomm Incorporated Energy efficiency aware thermal management in a multi-processor system on a chip
US10928882B2 (en) 2014-10-16 2021-02-23 Futurewei Technologies, Inc. Low cost, low power high performance SMP/ASMP multiple-processor system
US9952650B2 (en) 2014-10-16 2018-04-24 Futurewei Technologies, Inc. Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
US10248180B2 (en) * 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
EP3238006A4 (en) * 2014-12-23 2018-07-25 Intel Corporation Adjustment of voltage regulator based on power state
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
US20170185128A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Method and apparatus to control number of cores to transition operational states
KR102578648B1 (ko) 2016-03-14 2023-09-13 삼성전자주식회사 모뎀 데이터에 따라 코어 스위칭이 수행되는 애플리케이션 프로세서 및 이를 포함하는 시스템 온 칩
US10146287B2 (en) * 2016-04-01 2018-12-04 Intel Corporation Processor power monitoring and control with dynamic load balancing
US9848515B1 (en) 2016-05-27 2017-12-19 Advanced Micro Devices, Inc. Multi-compartment computing device with shared cooling device
CN107844152B (zh) * 2016-09-20 2020-06-02 华为技术有限公司 负载监控器、基于多核心架构的供电***和电压调整方法
US10503238B2 (en) 2016-11-01 2019-12-10 Microsoft Technology Licensing, Llc Thread importance based processor core parking and frequency selection
US10372494B2 (en) 2016-11-04 2019-08-06 Microsoft Technology Licensing, Llc Thread importance based processor core partitioning
WO2018171063A1 (zh) 2017-03-24 2018-09-27 华为技术有限公司 一种移动终端
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
US10775424B2 (en) * 2018-08-31 2020-09-15 Micron Technology, Inc. Capacitive voltage divider for monitoring multiple memory components
KR102214153B1 (ko) * 2020-10-14 2021-02-10 주식회사 다나와컴퓨터 Vid를 이용한 컴퓨터 시스템의 에너지 절감 방법
WO2022110199A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 一种功耗控制装置、处理器及功耗控制方法
US20210311537A1 (en) * 2021-06-18 2021-10-07 Intel Corporation Supply Voltage Control Systems And Methods For Integrated Circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272629A (ja) 1998-03-19 1999-10-08 Hitachi Ltd データ処理装置
WO2005010737A2 (en) 2003-07-15 2005-02-03 Intel Corporation A method, system, and apparatus for improving multi-core processor performance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795927B1 (en) * 2001-05-01 2004-09-21 Advanced Micro Devices, Inc. Power state resynchronization
US7111178B2 (en) * 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7313706B2 (en) * 2002-09-17 2007-12-25 Hewlett-Packard Development Company, L.P. System and method for managing power consumption for a plurality of processors based on a supply voltage to each processor, temperature, total power consumption and individual processor power consumption
JP2004127169A (ja) * 2002-10-07 2004-04-22 Matsushita Electric Ind Co Ltd 半導体装置
US6711447B1 (en) * 2003-01-22 2004-03-23 Intel Corporation Modulating CPU frequency and voltage in a multi-core CPU architecture
GB2403561A (en) * 2003-07-02 2005-01-05 Advanced Risc Mach Ltd Power control within a coherent multi-processor system
US7146514B2 (en) * 2003-07-23 2006-12-05 Intel Corporation Determining target operating frequencies for a multiprocessor system
US7174469B2 (en) * 2003-09-30 2007-02-06 International Business Machines Corporation Processor power and energy management
EP1555595A3 (en) * 2004-01-13 2011-11-23 LG Electronics, Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same
US7698576B2 (en) * 2004-09-30 2010-04-13 Intel Corporation CPU power delivery system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272629A (ja) 1998-03-19 1999-10-08 Hitachi Ltd データ処理装置
WO2005010737A2 (en) 2003-07-15 2005-02-03 Intel Corporation A method, system, and apparatus for improving multi-core processor performance

Also Published As

Publication number Publication date
EP1736851A3 (en) 2009-10-07
CN1877492A (zh) 2006-12-13
KR20060128469A (ko) 2006-12-14
EP1736851A2 (en) 2006-12-27
CN100461072C (zh) 2009-02-11
US7664971B2 (en) 2010-02-16
US20060282692A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
KR101108397B1 (ko) 멀티-코어 프로세서의 전원 제어 장치 및 방법
US11822409B2 (en) Controlling operating frequency of a processor
US11157052B2 (en) Controlling power delivery to a processor via a bypass
KR101476568B1 (ko) 코어 마다의 전압 및 주파수 제어 제공
US8694811B2 (en) Power management for digital devices
KR100663864B1 (ko) 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
KR101748747B1 (ko) 프로세서의 구성가능한 피크 성능 제한들의 제어
EP2843561B1 (en) Adaptively controlling low power mode operation for a cache memory
US20090158061A1 (en) Method and apparatus for on-demand power management
US20140173311A1 (en) Methods and Systems for Operating Multi-Core Processors
US9335803B2 (en) Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US7984310B2 (en) Controller, information processing apparatus and supply voltage control method
US20200042065A1 (en) Processor To Pre-Empt Voltage Ramps For Exit Latency Reductions
US9141167B2 (en) Apparatus and method to manage energy usage of a processor
KR101263579B1 (ko) 전자 장치, 전력 제어 방법 및 전력 관리 장치
US10860083B2 (en) System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
KR20070013631A (ko) 멀티-코어 프로세서의 전원 제어 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 9