TWI483101B - 用以致能多核心環境中第一核心之頻率調變的設備及系統，和電腦實施之方法 - Google Patents

用以致能多核心環境中第一核心之頻率調變的設備及系統，和電腦實施之方法 Download PDF

Info

Publication number
TWI483101B
TWI483101B TW102107669A TW102107669A TWI483101B TW I483101 B TWI483101 B TW I483101B TW 102107669 A TW102107669 A TW 102107669A TW 102107669 A TW102107669 A TW 102107669A TW I483101 B TWI483101 B TW I483101B
Authority
TW
Taiwan
Prior art keywords
core
frequency
block
modulated
power
Prior art date
Application number
TW102107669A
Other languages
English (en)
Other versions
TW201403301A (zh
Inventor
Anil K Kumar
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201403301A publication Critical patent/TW201403301A/zh
Application granted granted Critical
Publication of TWI483101B publication Critical patent/TWI483101B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)

Description

用以致能多核心環境中第一核心之頻率調變的設備及系統，和電腦實施之方法
本發明係有關多核心環境中之功率耗損的控制技術。
高效能計算(HPC)及超級計算環境可需要多核心之整合。然而，這些環境中之功率耗損可為顯著的。
實施例可涉及一設備，其能夠調變多核心環境中之第一核心的頻率，其中，該設備可包含決定被分派給第一核心之功率限制的邏輯；決定該第一核心的停滯計數之邏輯；及以至少基於被分派給該第一核心之功率限制及該第一核心的停滯計數來調變該第一核心之頻率的邏輯。該第一核心可被包含於多核心電腦環境中之通訊端的第一區塊中。
實施例可涉及一系統，其中，鎖相迴路(PLL)被建 構成與多核心環境中之時脈信號有關聯。該系統可包含一通訊端，其與該PLL耦接，且被建構成包含多個區塊。該等區塊之至少一者包含第一核心及第二核心。該第一核心被建構成包含邏輯，以決定被分派至第一核心之功率限制；決定該第一核心之停滯計數；及至少基於被分派至該第一核心的功率限制與該第一核心之停滯計數來調變該第一核心之頻率。該第一核心之頻率的調變可為和與該第一核心無關聯之區塊的頻率獨立地施行。
實施例可涉及一電腦實施之方法，該方法提供用以至少基於該核心之估算功率需求、分派給該核心的功率限制、及該核心之停滯計數，而至少與其他區塊中之核心獨立地調變多核心環境的第一區塊中之核心的頻率。該第一區塊及該其他區塊可與通訊端之鎖相迴路(PLL)相關聯。
100‧‧‧電腦系統
105‧‧‧中央處理單元
107‧‧‧匯流排
110‧‧‧繪圖與記憶體控制器集線器
115‧‧‧記憶體裝置
120‧‧‧顯示裝置
122‧‧‧匯流排
125‧‧‧輸入/輸出控制器集線器
130‧‧‧輸入/輸出裝置
150‧‧‧電源供應器
200‧‧‧繪圖系統
205‧‧‧區塊
215‧‧‧區塊
225‧‧‧區塊
235‧‧‧區塊
240‧‧‧核心
242‧‧‧核心
250‧‧‧核心
252‧‧‧核心
260‧‧‧核心
262‧‧‧核心
270‧‧‧核心
272‧‧‧核心
280‧‧‧鎖相迴路
305‧‧‧功率控制單元
310‧‧‧功率限制
315‧‧‧熱限制
320‧‧‧功率估算
325‧‧‧通訊端儀錶
330‧‧‧執行平均功耗限制
400‧‧‧核心局部功率單元
401‧‧‧核心局部功率單元
405‧‧‧核心能量監視器
407‧‧‧活動計數
409‧‧‧核心停滯計數
410‧‧‧效能/節能選擇邏輯
415‧‧‧核心時脈閘控
420‧‧‧核心能量
490‧‧‧需求
495‧‧‧需求
對於熟諳此技藝者藉由閱讀以下說明書及所附申請專利範圍、及藉由參考以下之圖面，本發明之實施例的各種優點將變得明顯，其中：圖1係方塊圖，其繪示按照一些實施例的示範電腦系統；圖2係方塊圖，其繪示按照一些實施例的多核心處理器之範例；圖3係方塊圖，其繪示按照一些實施例的通訊端功率 控制單元(PCU)之範例；圖4係方塊圖，其繪示按照一些實施例的核心局部功率單元(CLPU)之範例，該CLPU可被用來控制一核心之頻率；及圖5係按照一些實施例調變一區塊中之核心的頻率之示範方法的流程圖。
參照圖1，按照一些實施例以說明一示範電腦系統100的方塊圖被顯示出。該電腦系統100可包含中央處理單元(CPU)105、繪圖與記憶體控制器集線器(GMCH)110、及輸入/輸出控制器集線器(ICH)125。該GMCH 110可經由匯流排107而被耦接至該CPU 105。該ICH 125可經由匯流排122而被耦接至該GMCH 110。該GMCH 110亦可被耦接至記憶體裝置115及顯示裝置120。該ICH 125可被耦接至I/O裝置130。該GMCH 110可包含繪圖系統(未示出)。雖然該CPU 105、該GMCH 110、及該ICH 125可被說明為分開之組件，這些組件的二或更多者的功能可被組合。電源供應器150可被使用來將電力提供給該電腦系統100。該電源供應器150可為電池或外部電源。
對於一些實施例而言，該CPU 105可為多核心處理器。譬如，該多核心處理器可為基於加州聖塔克拉拉市之英特爾公司的多重整合核心(MIC)架構，並可被實施為 PCI Express(周邊元件互連快速)卡。該電腦系統100亦可包含許多其他組件；然而，為求簡化，它們不被顯示出。對於一些實施例，該電腦系統100可為伺服器電腦系統。
參照圖2，按照一些實施例以說明一示範多核心處理器的方塊圖被顯示出。該多核心處理器200可包含多個核心240、242、250、252、260、262、270及272及多個區塊205、215、225及235。每一個區塊可包含二個核心。譬如，區塊205可包含核心240及242。應注意的是，該多核心處理器200中的區塊及核心之數目可為更多。譬如，可有五十(50)個核心被包含於二十五(25)個區塊中。核心240-272及區塊205-235可為與通訊端(socket)相關聯。
通常，該多核心處理器200可以單一鎖相迴路(PLL)280來予以實施，該PLL為所有的該等區塊205-235及核心240-272提供共用之參考信號且因此而提供相同的頻率。這可將所有的該等核心240-272限制於單一頻率、且因此限制於單一效能(P)狀態。克服此限制的一個可能之解決方法為每核心或區塊實施一個PLL。此可致能使該區塊205的核心240進入一個P狀態(例如，P0)，並使該區塊215之核心250進入不同的P狀態(例如，P1)。然而，當有設計或功率限制時，此解決方法可能不切實際。
參照圖3，按照一些實施例以說明一示範通訊端功率 控制單元(PCU)的方塊圖被顯示出。該PCU 305可被建構成分派一功率限制310，而該功率限制可被分派給該通訊端中之區塊的每一者。該PCU 305亦可將一熱限制315分派給該區塊。該PCU 305可包含通訊端儀錶325，其可被建構成接收該等區塊的每一者之功率估算320。對於一些實施例而言，被分派給一區塊的功率限制310可為與該區塊之功率估算320成比例的。該PCU 305可為與通訊端功率限制(亦被稱為執行平均功耗限制(RAPL))330相關聯。
該PCU 305可基於該RAPL 330而定期地(例如，每隔數毫秒)重新評估該區塊功率限制310。該PCU 305可被建構成比較由該區塊所接收到之功率估算320與該所分派的功率限制310。對於一些實施例而言，當該功率估算320係少於該功率限制310時，該PCU 305可減少該功率限制310。對於一些實施例而言，當該功率估算320係在預定範圍內接近該功率限制310時，該PCU 305可增加該功率限制310。
參照圖4，按照一些實施例可被用來控制核心之頻率的核心局部功率單元之概要圖被顯示出。因為在該等個別核心上所執行之工作量可為不同，能夠與相同通訊端中之其他核心或區塊獨立地控制用於每一核心或區塊的P狀態，且同時對於該通訊端使用相同的PLL會是有利的。在此範例中，核心局部功率單元(CLPU)400可為與該核心240相關聯(圖3)，且該CLPU 401可為與該核心 242相關聯(圖3)。
該CLPU 400可包含一核心能量監視器405。對於一些實施例而言，該功率估算320(圖3中所示者)可藉由該CLPU 400的核心能量監視器405、及該CLPU 401之核心能量監視器(未示出)來予以決定。該CLPU 400可包含效能/節流(P/T)選擇邏輯410。該P/T選擇邏輯410可被建構成控制該核心240之功率耗損。這可包含使該核心240進入不同的效能(P)狀態或節能(T)狀態。
該P/T選擇邏輯410可被建構成修改該核心240可為正在操作時之時脈速率或頻率。該P/T選擇邏輯410亦可控制該核心240之電壓操作點。譬如，當處於P0狀態中時，該核心240可操作於一相當高頻率高效能位準，且可具有更多的功率耗損；當處於P1狀態中時，該核心240之頻率及效能可為較低，且該功率耗損可為更少；當處於該T或節能狀態中時，該核心240可藉由調變該頻率而被節能，且該功率耗損可為在其最低處。使該核心240正操作於低頻位準亦可減少與該核心240相關聯之熱負載及冷卻需求。
該核心能量監視器405可被建構成接收來自該核心240之活動計數407，以決定該核心能量。該活動計數407可包含與該核心240係處於C0狀態中的次數、休止之指令的數目、核心停滯之數目等有關的資訊。
該P/T選擇邏輯410可被建構成接收有關來自該核心能量監視器405之核心能量、來自該核心240之核心停滯 計數409、來自該PCU 305之熱限制315、及來自該PCU 305之功率限制310的資訊。對於一些實施例而言，當該功率估算320被決定為大於所分派之功率限制310時，該CLPU 400可致使具有該較高核心停滯的核心之頻率將要被調變。一閾值可被用來決定該核心停滯計數409是否在一可影響該核心240之頻率的調變之位準。譬如，當該核心停滯時，其不能施行任何指令。就此而論，將該核心之頻率調變至較低頻率可能不會影響其效能，但可減少其功率耗損。該頻率之調變可為與該核心停滯比率(例如，停滯對不停滯)成比例，並可藉由該功率限制來予以約束。該核心之頻率的調變可藉由該核心時脈調變模組420來予以施行。該核心時脈調變模組420可與該核心時脈閘控415相耦接。該核心時脈閘控415可與該PLL 280相耦接(顯示於圖2中)。藉由基於該功率估算320及該功率限制310來調變該通訊端中之核心的頻率，該等個別核心之效能及功率耗損可被最佳化。對於一些實施例而言，該核心之頻率的調變可進一步基於所分派之熱限制315。譬如，當決定為該核心之溫度係接近所分派的熱限制315時，該P/T選擇邏輯410可減少該核心之頻率。該P/T選擇邏輯410亦可接收使用者需求490及作業系統(OS)需求495，並使用這些需求來決定如何調變該頻率。
換到圖5，按照一些實施例來說明藉由核心局部功率單元(CLPU)所施行之程序的示範流程圖。該程序可對應於該CLPU 400管理該核心240之功率耗損。在方塊 505，該CLPU可決定被分派給一核心的功率限制。該功率限制可被PCU 305所分派(圖4中所示)。在方塊510，由該核心所需要之估算的功率可被決定。該估算的功率要求可藉由該核心能量監視器405來予以決定(圖4及5中所示)。在說明方塊515，該功率限制係與該估算的功率需求做比較，以決定由該PCU 305所分派給該核心之功率是否為適當的。譬如，當該估算的功率需求遠少於由該PCU 305所分派之功率限制遠時，該功率限制可被減少。在方塊520，許多核心停滯可被決定。在方塊525，該核心之頻率可基於該估算的功率需求與該功率限制間之比較結果及基於核心停滯之數目而被調變。譬如，當核心停滯之數目係高於一預定閾值且該估算的功率需求係少於該功率限制時，該頻率可被減少。雖然在圖5中未示出，該核心之頻率亦可基於由該PCU 305所分派給該核心之熱限制而被調變。
各種的實施例可使用硬體元件、軟體元件、或兩者之組合來予以實施。硬體元件之範例可包含處理器、微處理器、電路、電路元件(例如，電晶體、電阻器、電容器、電感器等)、積體電路、特定應用積體電路(ASIC)、可程式化邏輯裝置(PLD)、數位信號處理器(DSP)、現場可程式閘陣列(FPGA)、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組等。軟體的範例可包含軟體組件、程式、應用、電腦程式、應用程式、系統程式、機械程式、作業系統軟體、中間軟體、韌體、軟體模組、常 駐程式、子常駐程式、函數、方法、程序、軟體介面、應用程式介面(API)、指令集、計算碼、電腦碼、碼段、電腦碼段、字、值、符號、或其任何組合。決定一實施例是否使用硬體元件及/或軟體元件來予以實施可按照任何數目之因素而變，諸如想要之計算速率、功率位準、熱容差、處理週期預算、輸入資料率、輸出資料率、記憶體資源、資料匯流排速率、及其他設計或效能限制。
至少一實施例之一或更多個態樣可藉由儲存在機器可讀取媒體上之代表性指令來予以實施，其代表在該處理器內之各種邏輯，且當被一機器所讀取時，致使該機器製造邏輯，以施行在此文中所敘述之技術。此等代表者、已知為“IP核心”可被儲存在一有實體的、機器可讀取媒體上，且被供給給各種顧客或製造設備，以載入真正地做成該邏輯或處理器的製造機器。
示範尺寸/模型/值/範圍可能已被提供，雖然本發明之實施例不被限制於此。當製造技術(例如，微影術)隨著時間之消逝而成熟時，其係預期更小尺寸之裝置可被製成。此外，為了簡化說明及討論之故，至積體電路(IC)晶片及其他零組件之熟知的電力/接地連接可或不可被顯示在該等圖示內，且以便不會使本發明之實施例的某些態樣不清楚。再者，配置可被以方塊圖形式來予以顯示，以便避免使本發明之實施例不清楚，且亦鑑於對於實施此方塊圖配置的細節係高度視該實施例將被實施的平臺內而定之事實、亦即此等細節應很好地在熟諳此技藝者視界內。 在此特定之細節(例如，電路)被提出，以便敘述本發明之示範實施例，對於一熟諳此技藝者應變得明顯的是本發明之實施例能被實踐，而沒有或有這些特定細節之變動。該敘述係如此將被視為說明性而非限制性的。
該“被耦接”一詞在此中被使用於意指所討論零組件間之任何型式、直接或間接的關係，並可應用至電力、機械、流體、光學、電磁、電機或其他連接。此外，該“第一”、“第二”等詞在本文中可僅只被使用於有利於討論，且不帶有特別之暫時的或依時間前後排列而記載的重大意義，除非以別的方式指示。
那些熟諳此技藝者將由該前面之敘述了解本發明之實施例的寬廣技術能被以各種形式實施。因此，雖然本發明之實施例已關於其特別之範例被敘述，本發明之實施例的真實範圍如此將不被限制，因為其他修改對於該熟練之從事者在研究該等圖面、說明書、及以下申請專利範圍時將變得明顯。
100‧‧‧電腦系統
105‧‧‧中央處理單元
107‧‧‧匯流排
110‧‧‧繪圖與記憶體控制器集線器
115‧‧‧記憶體裝置
120‧‧‧顯示裝置
122‧‧‧匯流排
125‧‧‧輸入/輸出控制器集線器
130‧‧‧輸入/輸出裝置
150‧‧‧電源供應器

Claims (29)

  1. 一種致能多核心環境中第一核心之頻率調變的設備，包括：決定被分派給第一核心之功率限制的邏輯；決定該第一核心之停滯計數的邏輯；及至少基於該被分派給該第一核心之該功率限制及該第一核心的該停滯計數來調變該第一核心之頻率的邏輯，其中，該第一核心被包含於多核心電腦環境中之通訊端的第一區塊中。
  2. 如申請專利範圍第1項之設備，另包括：決定該第一核心之估算的功率需求的邏輯，其中，該第一核心之頻率係要進一步基於該第一核心之該估算的功率需求而被調變。
  3. 如申請專利範圍第2項之設備，其中，該功率限制藉由與該通訊端相關聯之功率控制單元(PCU)而被分派給該第一核心。
  4. 如申請專利範圍第1項之設備，其中，調變該第一核心之頻率的該邏輯係和與該通訊端相關聯之鎖相迴路(PLL)相耦接。
  5. 如申請專利範圍第4項之設備，其中，該通訊端係要被建構成包含該第一區塊及第二區塊，且其中，該第一區塊及該第二區塊係要與該PLL相關聯。
  6. 如申請專利範圍第5項之設備，其中，該第一核心之頻率係要和與該第二區塊相關聯之頻率獨立地被調變。
  7. 如申請專利範圍第1至6項中任一項之設備，其中，該第一區塊係要包含該第一核心及第二核心，且其中，該第一核心之頻率係要和與該第二核心相關聯之頻率獨立地被調變。
  8. 如申請專利範圍第3項之設備，另包括決定由該PCU所分派給該第一核心之熱限制的邏輯。
  9. 如申請專利範圍第8項之設備，其中，該第一核心之頻率係要基於該熱量限制而被調變。
  10. 如申請專利範圍第2項之設備，其中，當該停滯計數係高於一閾值及該估算的功率需求係少於該功率限制時，該第一核心之頻率被減少。
  11. 如申請專利範圍第2項之設備，其中，該第一核心之頻率係與核心停滯比成比例地被調變。
  12. 如申請專利範圍第7項之設備，其中，該第一核心之頻率係在該功率限制之界限內被調變。
  13. 如申請專利範圍第1至6及8至11項中任一項之設備，其中，該第一核心之頻率係在該功率限制之界限內被調變。
  14. 如申請專利範圍第2項之設備，其中，該第一核心之該估算的功率需求係藉由與該第一核心相關聯之核心局部功率單元(CLPU)的核心能量監視器來予以決定的。
  15. 一種電腦實施之方法，包括：至少基於該核心之估算的功率需求、分派給該核心的 功率限制、及該核心之停滯計數，而至少與其他區塊中之核心獨立地調變多核心環境的第一區塊中之核心的頻率，其中，該第一區塊及該其他區塊係與通訊端之鎖相迴路(PLL)相關聯。
  16. 如申請專利範圍第15項的電腦實施之方法，另包括：決定該核心之估算功率需求；決定被分派給該核心之功率限制；及決定該核心的停滯計數。
  17. 如申請專利範圍第16項的電腦實施之方法，其中，當核心停滯之次數係高於一閾值且該估算的功率需求係少於該功率限制時，調變該第一區塊中之核心的頻率包含減少該核心之頻率。
  18. 如申請專利範圍第16項的電腦實施之方法，其中，該核心之頻率係與核心停滯比成比例地被調變。
  19. 如申請專利範圍第18項的電腦實施之方法，其中，該核心之頻率係在該功率限制之界限內被調變。
  20. 如申請專利範圍第15項的電腦實施之方法，其中，該核心之估算的功率需求係藉由與該第一核心相關聯之核心局部功率單元(CLPU)的核心能量監視器來予以決定的。
  21. 如申請專利範圍第15項的電腦實施之方法，其中，該第一區塊中之核心的頻率係與該第一區塊中之另一核心獨立地調變。
  22. 如申請專利範圍第15項的電腦實施之方法，其中，當該停滯計數係高於一閾值且該估算的功率需求係少於該功率限制時，該第一區塊中之核心的頻率被減少。
  23. 如申請專利範圍第15至22項中任一項的電腦實施之方法，其中，該核心之頻率係與核心停滯比成比例地被調變。
  24. 如申請專利範圍第15至22項中任一項的電腦實施之方法，其中，該核心之頻率係在該功率限制之界限內被調變。
  25. 一種致能多核心環境中第一核心之頻率調變的系統，包括：鎖相迴路(PLL)，係建構成與多核心環境中之時脈信號相關聯；通訊端，與該PLL相耦接，且被建構成包含多個區塊，該等區塊之至少其中一者包含第一核心及第二核心，其中，該第一核心被建構成包含邏輯，以：決定被分派給第一核心之功率限制；決定該第一核心之停滯計數；及至少基於被分派給該第一核心的功率限制與該第一核心之停滯計數，而和與該第一核心無關聯之區塊的頻率獨立地調變該第一核心的頻率。
  26. 如申請專利範圍第25項之系統，其中，該第一核心被另建構成包含決定該第一核心之估算的功率需求的邏輯。
  27. 如申請專利範圍第26項之系統，其中，該第一核 心之頻率係要基於該第一核心之估算的功率需求而被調變。
  28. 如申請專利範圍第26項之系統，其中，該第一核心之頻率係要基於被分派給該第一核心之功率限制及該第一核心之估算的功率需求間之比較而被調變。
  29. 如申請專利範圍第25至28項中任一項之系統，其中，該第一核心之頻率係要與該第二核心之頻率獨立地被調變。
TW102107669A 2012-03-31 2013-03-05 用以致能多核心環境中第一核心之頻率調變的設備及系統，和電腦實施之方法 TWI483101B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/031751 WO2013147906A1 (en) 2012-03-31 2012-03-31 Controlling power consumption in multi-core environments

Publications (2)

Publication Number Publication Date
TW201403301A TW201403301A (zh) 2014-01-16
TWI483101B true TWI483101B (zh) 2015-05-01

Family

ID=49260959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107669A TWI483101B (zh) 2012-03-31 2013-03-05 用以致能多核心環境中第一核心之頻率調變的設備及系統，和電腦實施之方法

Country Status (7)

Country Link
US (1) US9846475B2 (zh)
KR (1) KR101677115B1 (zh)
CN (1) CN104185827B (zh)
DE (1) DE112012006163T5 (zh)
GB (1) GB2514972B (zh)
TW (1) TWI483101B (zh)
WO (1) WO2013147906A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9846475B2 (en) 2012-03-31 2017-12-19 Intel Corporation Controlling power consumption in multi-core environments

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10114649B2 (en) 2015-05-26 2018-10-30 International Business Machines Corporation Thermal availability based instruction assignment for execution
US20170212581A1 (en) * 2016-01-25 2017-07-27 Qualcomm Incorporated Systems and methods for providing power efficiency via memory latency control
WO2019117962A1 (en) * 2017-12-15 2019-06-20 Intel Corporation Power control circuitry
US11709748B2 (en) * 2019-11-21 2023-07-25 Apple Inc. Adaptive memory performance control by thread group
US11106267B2 (en) * 2019-11-27 2021-08-31 Amazon Technologies, Inc. Dynamic processor core frequency adjustment
US20240004444A1 (en) * 2022-06-30 2024-01-04 Advanced Micro Devices, Inc. Rest-of-chip power optimization through data fabric performance state management

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060282692A1 (en) * 2005-06-10 2006-12-14 Lg Electronics Inc. Controlling power supply in a multi-core processor
TW200719217A (en) * 2005-08-02 2007-05-16 Advanced Micro Devices Inc Increasing workload performance of one or more cores on multiple core processors
TW200805149A (en) * 2005-10-21 2008-01-16 Intel Corp A method, apparatus, and a system for a software configurable prefetcher
US20110022865A1 (en) * 2006-11-01 2011-01-27 Gunther Stephen H Independent power control of processing cores

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849332B1 (en) * 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US8086884B2 (en) * 2002-12-16 2011-12-27 Hewlett-Packard Development Company, L.P. System and method for implementing an integrated circuit having dynamically variable power limit
US20050050310A1 (en) 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
US7430672B2 (en) 2004-10-27 2008-09-30 Intel Corporation Method and apparatus to monitor power consumption of processor
US8117478B2 (en) * 2006-12-29 2012-02-14 Intel Corporation Optimizing power usage by processor cores based on architectural events
US7730340B2 (en) * 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
US8443209B2 (en) * 2009-07-24 2013-05-14 Advanced Micro Devices, Inc. Throttling computational units according to performance sensitivity
JP2011089950A (ja) 2009-10-26 2011-05-06 Renesas Electronics Corp 半導体集積回路およびその動作方法
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US8631256B2 (en) * 2010-12-22 2014-01-14 Via Technologies, Inc. Distributed management of a shared power source to a multi-core microprocessor
US9292070B2 (en) * 2012-03-05 2016-03-22 Advanced Micro Devices, Inc. Method and apparatus with stochastic control based power saving operation
WO2013137859A1 (en) * 2012-03-13 2013-09-19 Intel Corporation Providing energy efficient turbo operation of a processor
CN104185827B (zh) 2012-03-31 2017-03-15 英特尔公司 控制多核环境中的功率消耗

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060282692A1 (en) * 2005-06-10 2006-12-14 Lg Electronics Inc. Controlling power supply in a multi-core processor
TW200719217A (en) * 2005-08-02 2007-05-16 Advanced Micro Devices Inc Increasing workload performance of one or more cores on multiple core processors
TW200805149A (en) * 2005-10-21 2008-01-16 Intel Corp A method, apparatus, and a system for a software configurable prefetcher
US20110022865A1 (en) * 2006-11-01 2011-01-27 Gunther Stephen H Independent power control of processing cores

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9846475B2 (en) 2012-03-31 2017-12-19 Intel Corporation Controlling power consumption in multi-core environments

Also Published As

Publication number Publication date
KR20140133883A (ko) 2014-11-20
DE112012006163T5 (de) 2015-01-08
GB2514972B (en) 2020-10-21
TW201403301A (zh) 2014-01-16
CN104185827A (zh) 2014-12-03
KR101677115B1 (ko) 2016-11-18
US9846475B2 (en) 2017-12-19
GB2514972A (en) 2014-12-10
GB201417066D0 (en) 2014-11-12
CN104185827B (zh) 2017-03-15
US20150019891A1 (en) 2015-01-15
WO2013147906A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
TWI483101B (zh) 用以致能多核心環境中第一核心之頻率調變的設備及系統，和電腦實施之方法
TWI518586B (zh) 協同處理器與系統效能及電力管理技術
US10025361B2 (en) Power management across heterogeneous processing units
JP5770300B2 (ja) 処理ノードの熱制御のための方法および装置
CN108885483B (zh) 确定多管芯处理器中的热余量
KR102425341B1 (ko) 시스템 최대 전류 보호
TWI653527B (zh) 當計算元件運作時致能系統低電力狀態之技術
US10642340B2 (en) Rotational graphics sub-slice and execution unit power down to improve power performance efficiency
TW200903243A (en) Dynamic power reduction
KR20150063543A (ko) 프로세서의 구성가능한 피크 성능 제한들의 제어
US8780121B2 (en) Graphics render clock throttling and gating mechanism for power saving
Qian et al. Cyber-physical thermal management of 3D multi-core cache-processor system with microfluidic cooling
US20160378551A1 (en) Adaptive hardware acceleration based on runtime power efficiency determinations
CN113381748A (zh) 低功率单边缘触发触发器、以及借时间内部拼接触发器
US10860083B2 (en) System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US9864423B2 (en) Mitigating component performance variation
JP2023508841A (ja) 寄生容量が低減された低電力フリップフロップ
TWI647468B (zh) 測試電源轉用系統、電源轉用電路及測試電源轉用方法
CN107924331B (zh) 用于灵活和动态频率相关遥测的技术
TW201428469A (zh) 基於優先順序之智慧型平台被動熱管理技術
JP2022548483A (ja) 低オーバーヘッド広帯域幅再構成可能な相互接続装置及び方法
Soni Clock Gated Low Power 64-Bit Register Design
One Intel® Atom™ Processor D400 and D500 Series
TW201441969A (zh) 外接式獨立顯卡裝置