DE112011106101B3

DE112011106101B3 - Impulssignal-Ausgangsschaltung und Schieberegister

Info

Publication number: DE112011106101B3
Application number: DE112011106101.3T
Authority: DE
Inventors: Koji KUSUNOKI; Aya Miyazaki; Hiroyuki Miyake; Seiko AMANO; Kouhei Toyotaka; Hideaki Shishido
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-03-02
Filing date: 2011-02-25
Publication date: 2022-03-24
Anticipated expiration: 2031-02-26
Also published as: JP2015043574A; JP2019012585A; US20160314851A1; JP2015035810A; KR101828960B1; TW201724751A; KR101570853B1; TW201220689A; TW201631895A; JP2012253789A; US11942170B2; CN102783030B; US9396812B2; JP6961760B2; US20220284976A1; JP5873160B2; DE112011106202B4; KR101706292B1; JP2017147018A; US10340021B2

Abstract

Halbleitervorrichtung, die umfasst:einen ersten Transistor (101), einen zweiten Transistor (102), einen dritten Transistor (105), einen vierten Transistor (106), einen fünften Transistor (107) und einen sechsten Transistor (108);wobei Polaritäten des ersten Transistors (101), des zweiten Transistors (102), des dritten Transistors (105), des vierten Transistors (106), des fünften Transistors (107) und des sechsten Transistors (108) gleich sind,wobei einer von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) direkt mit einem von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) verbunden ist,wobei einer von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) direkt mit einem von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) verbunden ist,wobei ein Gate des vierten Transistors (106) direkt mit einem Gate des zweiten Transistors (102) verbunden ist,wobei einer von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) direkt mit dem einen von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) verbunden ist,wobei der andere von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) direkt mit einem Gate des ersten Transistors (101) verbunden ist,wobei einer von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) direkt mit dem Gate des zweiten Transistors (102) verbunden ist,wobei der andere von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) direkt mit einer ersten Verdrahtung verbunden ist,wobei der andere von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) direkt mit der ersten Verdrahtung verbunden ist,wobei ein Gate des fünften Transistors (107) direkt mit einer zweiten Verdrahtung verbunden ist,wobei der andere von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) direkt mit der zweiten Verdrahtung verbunden ist,wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des dritten Transistors (105) ungefähr gleich ist wie ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des fünften Transistors (107),wobei ein erstes Taktsignal in den anderen von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) eingegeben wird,wobei ein zweites Taktsignal in ein Gate des sechsten Transistors (108) eingegeben wird, undwobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des ersten Transistors (101) größer ist als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des vierten Transistors (106).

Description

TECHNISCHES GEBIET
Die offenbarte Erfindung bezieht sich auf eine Impulssignal-Ausgangsschaltung und auf ein Schieberegister.
STAND DER TECHNIK
Transistoren, die über ebenen Bildschirmen wie etwa Glassubstraten ausgebildet sind und die typisch in Flüssigkristallanzeigevorrichtungen verwendet werden, enthalten allgemein Halbleitermaterialien wie etwa amorphes Silicium oder polykristallines Silicium. Obwohl Transistoren, die amorphes Silicium enthalten, eine niedrige Feldeffektmobilität aufweisen, können sie über größeren Glassubstraten ausgebildet werden. Obwohl Transistoren, die polykristallines Silicium enthalten, eine hohe Feldeffektmobilität aufweisen, benötigen sie im Gegensatz dazu einen Kristallisationsprozess wie etwa Lasertempern und sind für größere Glassubstrate nicht immer geeignet.
Andererseits haben Transistoren, die Oxidhalbleiter als Halbleitermaterialien enthalten, die Aufmerksamkeit auf sich gezogen. Zum Beispiel offenbaren die Patentdokumente 1 und 2 eine Technik, durch die ein Transistor unter Verwendung von Zinkoxid oder eines Oxidhalbleiters auf In-Ga-Zn-O-Grundlage als ein Halbleitermaterial ausgebildet wird und als ein Schaltelement einer Bildanzeigevorrichtung verwendet wird.
Transistoren, die Oxidhalbleiter in Kanalgebieten enthalten, weisen eine höhere Feldeffektmobilität als Transistoren, die amorphes Silicium enthalten, auf. Ferner können Oxidhalbleiterlagen bei einer Temperatur von 300 °C oder niedriger durch Zerstäuben oder dergleichen ausgebildet werden, wobei der Herstellungsprozess davon einfacher als der der Transistoren, die polykristallines Silicium enthalten, ist.
Von solchen Transistoren, die Oxidhalbleiter enthalten, wird erwartet, dass sie als Schaltelemente verwendet werden, die in Pixelabschnitten und Treiberschaltungen von Halbleitervorrichtungen wie etwa Flüssigkristallanzeigen, Elektrolumineszenzanzeigen und elektronischen Papieren enthalten sind. Zum Beispiel offenbart das Nicht-Patent-Dokument 1 eine Technik, durch die ein Pixelabschnitt und eine Treiberschaltung einer Anzeigevorrichtung die Transistoren, die Oxidhalbleiter enthalten, enthalten.
Es wird angemerkt, dass die Transistoren, die Oxidhalbleiter enthalten, alle n-Kanal-Transistoren sind. Somit enthält die Treiberschaltung im Fall einer Treiberschaltung, die Transistoren enthält, die Oxidhalbleiter enthalten, nur n-Kanal-Transistoren.
[Literaturhinweis]
[Patentdokument]

[Patentdokument 1] JP 2007-123861 A
[Patentdokument 2] JP 2007-096055 A
[Patentdokument 3] US 2004/0 140 839 A1
[Patentdokument 4] US 2011/0 216 875 A1
[Patentdokument 5] US 2006/0 125 518 A1

[Nicht-Patent-Dokument]
[Nicht-Patent-Dokument 1] T. Osada u. a., „Development of Driver-Integrated Panel using Amorphous In-Ga-Zn-Oxide TFT“, Proc. SID'09 Digest, 2009, S. 184-187.
OFFENBARUNG DER ERFINDUNG
Die Erfindung betrifft Halbleitervorrichtungen gemäß den unabhängigen Ansprüchen. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen wiedergegeben. Im Folgenden sind „Ausführungsformen“, die nicht unter die beanspruchte Erfindung fallen als erläuternde Beispiele zu betrachten.
Die Treiberschaltung, die in einer Anzeigevorrichtung oder dergleichen verwendet ist, enthält ein Schieberegister, das z. B. eine Impulssignal-Ausgangsschaltung aufweist. Falls das Schieberegister Transistoren mit demselben Leitfähigkeitstyp enthält, könnte das Schieberegister z. B. ein Problem des instabilen Betriebs besitzen.
Angesichts des obigen Problems ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung die Schaffung einer Impulssignal-Ausgangsschaltung, die stabil arbeiten kann, und eines Schieberegisters, das die Impulssignal-Ausgangsschaltung enthält.
Eine Ausführungsform der vorliegenden Erfindung ist eine Impulssignal-Ausgangsschaltung, die einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor, einen vierten Transistor, einen fünften Transistor, einen sechsten Transistor, einen siebenten Transistor, einen achten Transistor, einen neunten Transistor und einen zehnten Transistor enthält. Ein erster Anschluss des ersten Transistors, ein erster Anschluss des zweiten Transistors und ein erster Ausgangsanschluss sind elektrisch miteinander verbunden. Ein erster Anschluss des dritten Transistors, ein erster Anschluss des vierten Transistors und ein zweiter Ausgangsanschluss sind elektrisch miteinander verbunden. Ein erster Anschluss des fünften Transistors, ein erster Anschluss des sechsten Transistors und ein erster Anschluss des siebenten Transistors sind elektrisch miteinander verbunden. Ein Gate-Anschluss des ersten Transistors, ein Gate-Anschluss des dritten Transistors und ein zweiter Anschluss des siebenten Transistors sind elektrisch miteinander verbunden. Ein Gate-Anschluss des zweiten Transistors, ein Gate-Anschluss des vierten Transistors, ein Gate-Anschluss des sechsten Transistors, ein erster Anschluss des achten Transistors und ein erster Anschluss des neunten Transistors sind elektrisch miteinander verbunden. Ein zweiter Anschluss des achten Transistors und ein erster Anschluss des zehnten Transistors sind elektrisch miteinander verbunden. Das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des ersten Transistors und das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des dritten Transistors sind jeweils größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des sechsten Transistors. Das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors ist größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des sechsten Transistors. Das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors ist gleich dem Verhältnis W/L der Kanalbreite W zu der Kanallänge L des siebenten Transistors. Das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des dritten Transistors ist größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des vierten Transistors.
In der obigen Impulssignal-Ausgangsschaltung wird in einigen Fällen ein erstes Taktsignal in einen zweiten Anschluss des ersten Transistors und in einen zweiten Anschluss des dritten Transistors eingegeben; wird ein zweites Taktsignal in einen Gate-Anschluss des achten Transistors eingegeben; wird ein drittes Taktsignal in einen Gate-Anschluss des zehnten Transistors eingegeben; wird ein erstes Potential einem zweiten Anschluss des zweiten Transistors, einem zweiten Anschluss des vierten Transistors, einem zweiten Anschluss des sechsten Transistors und einem zweiten Anschluss des neunten Transistors zugeführt; wird ein zweites Potential, das höher als das erste Potential ist, einem zweiten Anschluss des fünften Transistors, einem Gate-Anschluss des siebenten Transistors und einem zweiten Anschluss des zehnten Transistors zugeführt; wird ein erstes Impulssignal in einen Gate-Anschluss des fünften Transistors und in einen Gate-Anschluss des neunten Transistors eingegeben; und wird ein zweites Impulssignal von dem ersten Ausgangsanschluss oder von dem zweiten Ausgangsanschluss ausgegeben.
Ferner ist in einigen Fällen ein Kondensator bereitgestellt, der mit dem Gate-Anschluss des zweiten Transistors, mit dem Gate-Anschluss des vierten Transistors, mit dem Gate-Anschluss des sechsten Transistors, mit dem ersten Anschluss des achten Transistors und mit dem ersten Anschluss des neunten Transistors elektrisch verbunden ist.
In der obigen Impulssignal-Ausgangsschaltung ist in einigen Fällen ein elfter Transistor bereitgestellt; ist ein erster Anschluss des elften Transistors mit dem Gate-Anschluss des zweiten Transistors, mit dem Gate-Anschluss des vierten Transistors, mit dem Gate-Anschluss des sechsten Transistors, mit dem ersten Anschluss des achten Transistors und mit dem ersten Anschluss des neunten Transistors elektrisch verbunden; ist ein zweiter Anschluss des elften Transistors mit dem zweiten Anschluss des achten Transistors, mit dem ersten Anschluss des neunten Transistors und mit dem Kondensator elektrisch verbunden; und sind die Kanalbreite W des achten Transistors und die Kanalbreite W des zehnten Transistors jeweils kleiner als die Kanalbreite W des elften Transistors.
In der obigen Impulssignal-Ausgangsschaltung wird in einigen Fällen das zweite Potential dem zweiten Anschluss des elften Transistors zugeführt; und wird ein drittes Impulssignal in einen Gate-Anschluss des elften Transistors eingegeben.
Ein Schieberegister kann mehrere der obigen Impulssignal-Ausgangsschaltungen enthalten. Genauer enthält ein n-Stufen-Schieberegister in einigen Fällen zwei Impulssignal-Ausgangsschaltungen, die jeweils nicht mit dem elften Transistor versehen sind, und n (n: natürliche Zahl) Impulssignal-Ausgangsschaltungen, die jeweils mit dem elften Transistor versehen sind; und ist jede der Kanalbreiten W der achten Transistoren in den Impulssignal-Ausgangsschaltungen, die nicht mit den elften Transistoren versehen sind, größer als jede der Kanalbreiten W der achten Transistoren in den Impulssignal-Ausgangsschaltungen, die mit den elften Transistoren versehenen sind, oder ist jede der Kanalbreiten W der zehnten Transistoren in den Impulssignal-Ausgangsschaltungen, die nicht mit den elften Transistoren versehen ist, größer als jede der Kanalbreiten W der zehnten Transistoren in den Impulssignal-Ausgangsschaltungen, die mit den elften Transistoren versehen sind.
Vorzugsweise ist für jeden der in der Impulssignal-Ausgangsschaltung oder in dem Schieberegister enthaltenen Transistoren ein Oxidhalbleiter verwendet. Das Schieberegister kann mehrere Impulssignal-Ausgangsschaltungen enthalten.
Es wird angemerkt, dass der Transistor in der obigen Impulssignal-Ausgangsschaltung in einigen Fällen einen Oxidhalbleiter enthält; allerdings ist die offenbarte Erfindung darauf nicht beschränkt. Es kann ein Material, dessen Sperrstromeigenschaften äquivalent jenen des Oxidhalbleiters sind, z. B. ein Material mit breiter Bandlücke wie etwa Siliciumcarbid (genauer z. B. ein Halbleitermaterial, dessen Energielücke Eg größer als 3 eV ist), verwendet werden.
Es wird angemerkt, dass in dieser Patentschrift und dergleichen ein Begriff wie etwa „über“ oder „unter“ nicht notwendig bedeutet, dass eine Komponente „direkt auf“ oder „direkt unter“ einer anderen Komponente angeordnet ist. Zum Beispiel schließt der Ausdruck „eine Gate-Elektrode über einer Gate-Isolierschicht“ den Fall, dass zwischen der Gate-Isolierschicht und der Gate-Elektrode eine weitere Komponente angeordnet ist, nicht aus.
Außerdem begrenzen in dieser Patentschrift und dergleichen Begriffe wie etwa „Elektrode“ und „Verdrahtung“ die Funktionen von Komponenten nicht. Zum Beispiel kann eine „Elektrode“ als Teil einer „Verdrahtung“ verwendet werden und kann die „Verdrahtung“ als Teil der „Elektrode“ verwendet werden. Die Begriffe wie etwa „Elektrode“ und „Verdrahtung“ können ebenfalls z. B. eine Kombination mehrerer „Elektroden“ und „Verdrahtungen“ bedeuten.
Die Funktionen einer „Source“ und eines „Drains“ können sich vertauschen, wenn ein Transistor mit entgegengesetzter Polarität verwendet wird oder wenn z. B. die Richtung des Stromflusses im Schaltungsbetrieb geändert wird. Somit können die Begriffe „Source“ und „Drain“ in dieser Patentschrift vertauscht werden.
Es wird angemerkt, dass der Begriff „elektrisch verbunden“ in dieser Patentschrift und dergleichen den Fall enthält, in dem Komponenten über ein Objekt mit irgendeiner elektrischen Funktion miteinander verbunden sind. Solange zwischen den Komponenten, die über das Objekt miteinander verbunden sind, elektrische Signale gesendet und empfangen werden können, gibt es hier keine bestimmte Beschränkung eines Objekts mit irgendeiner elektrischen Funktion.
Beispiele eines „Objekts mit irgendeiner elektrischen Funktion“ sind ein Schaltelement wie etwa ein Transistor, ein Widerstand, eine Induktionsspule, ein Kondensator und ein Element mit einer Vielzahl von Funktionen außer einer Elektrode und einer Verdrahtung.
Es können eine Impulssignal-Ausgangsschaltung, die stabil arbeiten kann, und ein Schieberegister, das die Impulssignal-Ausgangsschaltung enthält, geschaffen werden.
Figurenliste

1A bis 1C zeigen Konfigurationsbeispiele einer Impulssignal-Ausgangsschaltung und eines Schieberegisters.
2 ist ein Zeitablaufplan eines Schieberegisters.
3A bis 3C zeigen eine Operation einer Impulssignal-Ausgangsschaltung.
4A bis 4C zeigen eine Operation einer Impulssignal-Ausgangsschaltung.
5A bis 5C zeigen Konfigurationsbeispiele einer Impulssignal-Ausgangsschaltung und eines Schieberegisters.
6 ist ein Zeitablaufplan eines Schieberegisters.
7A bis 7C zeigen eine Operation einer Impulssignal-Ausgangsschaltung.
8A und 8B zeigen eine Operation einer Impulssignal-Ausgangsschaltung.
9A bis 9C zeigen Konfigurationsbeispiele einer Impulssignal-Ausgangsschaltung und eines Schieberegisters.
10A bis 10D zeigen jeweils ein Strukturbeispiel eines Transistors.
11A bis 11E zeigen ein Beispiel eines Verfahrens zur Herstellung eines Transistors.
12A bis 12C zeigen jeweils eine Betriebsart einer Halbleitervorrichtung.
13A bis 13F zeigen jeweils eine elektronische Vorrichtung.
14 ist ein Zeitablaufplan eines Schieberegisters.

BESTE AUSFÜHRUNGSART DER ERFINDUNG
Im Folgenden werden anhand der Zeichnungen Beispiele von Ausführungsformen der vorliegenden Erfindung beschrieben. Es wird angemerkt, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt ist. Der Fachmann auf dem Gebiet wird leicht würdigen, dass die Betriebsarten und Einzelheiten der vorliegenden Erfindung auf verschiedene Arten geändert werden können, ohne von dem Erfindungsgedanken und Umfang der vorliegenden Erfindung abzuweichen. Somit soll die vorliegende Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen beschränkt verstanden werden.
Es wird angemerkt, dass die Position, die Größe, der Bereich oder dergleichen jeder in den Zeichnungen und dergleichen dargestellten Komponente in einigen Fällen zum leichten Verständnis nicht genau dargestellt sind. Somit ist die offenbarte Erfindung nicht notwendig auf die Position, auf die Größe, auf den Bereich oder dergleichen, die in den Zeichnungen und dergleichen offenbart sind, beschränkt.
Es wird angemerkt, dass in dieser Patentschrift und dergleichen Ordnungszahlen wie „erstes“, „zweites“ und „drittes“ verwendet sind, um eine Verwechslung zwischen Komponenten zu vermeiden, und die Zahl nicht einschränken.
[Ausführungsform 1]
In dieser Ausführungsform werden anhand von 1A bis 1C, 2, 3A bis 3C und 4A bis 4C Konfigurationsbeispiele einer Impulssignal-Ausgangsschaltung und eines Schieberegisters, das die Impulssignal-Ausgangsschaltung enthält, beschrieben.
<Schaltungskonfiguration>
Zunächst werden anhand von 1A bis 1C Konfigurationsbeispiele einer Impulssignal-Ausgangsschaltung und eines Schieberegisters, das die Impulssignal-Ausgangsschaltung enthält, beschrieben.
Ein in dieser Ausführungsform beschriebenes Schieberegister enthält eine erste bis n-te Impulssignal-Ausgangsschaltung 10_₁ bis 10__n (wobei n eine natürliche Zahl größer oder gleich 2 ist) und eine erste bis vierte Signalleitung 11 bis 14, die Taktsignale übertragen (siehe 1A). Der ersten Signalleitung 11 wird ein erstes Taktsignal CLK1 zugeführt. Der zweiten Signalleitung 12 wird ein zweites Taktsignal CLK2 zugeführt. Der dritten Signalleitung 13 wird ein drittes Taktsignal CLK3 zugeführt. Der vierten Signalleitung 14 wird ein viertes Taktsignal CLK4 zugeführt.
Das Taktsignal ist ein Signal, das in regelmäßigen Intervallen zwischen einem H-Pegel-Signal (hohen Potential) und einem L-Pegel-Signal (tiefen Potential) wechselt. Das erste bis vierte Taktsignal CLK1 bis CLK4 werden hier nacheinander um 1/4 Periode verzögert. In dieser Ausführungsform wird unter Verwendung der Taktsignale eine Steuerung oder dergleichen der Impulssignal-Ausgangsschaltung ausgeführt.
Jede der ersten bis n-ten Impulssignal-Ausgangsschaltungen 10_₁ bis 10__n enthält einen ersten Eingangseinschluss 21, einen zweiten Eingangsanschluss 22, einen dritten Eingangsanschluss 23, einen vierten Eingangsanschluss 24, einen fünften Eingangsanschluss 25, einen ersten Ausgangsanschluss 26 und einen zweiten Ausgangsanschluss 27 (siehe 1B).
Der erste Eingangsanschluss 21, der zweite Eingangsanschluss 22 und der dritte Eingangsanschluss 23 sind mit irgendeiner der ersten bis vierten Signalleitung 11 bis 14 elektrisch verbunden. Zum Beispiel ist der erste Eingangsanschluss 21 in der ersten Impulssignal-Ausgangsschaltung 10_₁ mit der ersten Signalleitung 11 elektrisch verbunden, ist der zweite Eingangsanschluss 22 in der ersten Impulssignal-Ausgangsschaltung 10_₁ mit der zweiten Signalleitung 12 elektrisch verbunden und ist der dritte Eingangsanschluss 23 in der ersten Impulssignal-Ausgangsschaltung 10_₁ mit der dritten Signalleitung 13 elektrisch verbunden. Außerdem ist der erste Eingangsanschluss 21 in der zweiten Impulssignal-Ausgangsschaltung 10_₂ mit der zweiten Signalleitung 12 elektrisch verbunden, ist der zweite Eingangsanschluss 22 in der zweiten Impulssignal-Ausgangsschaltung 10_₂ mit der dritten Signalleitung 13 elektrisch verbunden und ist der dritte Eingangsanschluss 23 in der zweiten Impulssignal-Ausgangsschaltung 10_₂ mit der vierten Signalleitung 14 elektrisch verbunden. Es wird angemerkt, dass hier der Fall beschrieben ist, dass die zweite bis vierte Signalleitung 12 bis 14 mit der n-ten Impulssignal-Ausgangsschaltung 10__n verbunden sind. Allerdings wird die Signalleitung, die mit der n-ten Impulssignal-Ausgangsschaltung 10__n verbunden ist, in Abhängigkeit von dem Wert von n geändert. Das heißt, es wird angemerkt, dass die hier beschriebene Konfiguration nur ein Beispiel ist.
In der m-ten Impulssignal-Ausgangsschaltung (m ist eine natürliche Zahl größer oder gleich 2) des in dieser Ausführungsform beschriebenen Schieberegisters ist der vierte Impulsanschluss 24 in der m-ten Impulssignal-Ausgangsschaltung mit dem ersten Ausgangsanschluss 26 in der (m-1)-ten Impulssignal-Ausgangsschaltung elektrisch verbunden. Der fünfte Eingangsanschluss 25 in der m-ten Impulssignal-Ausgangsschaltung ist mit dem ersten Ausgangsanschluss 26 in der (m+2)-ten Impulssignal-Ausgangsschaltung elektrisch verbunden. Der erste Eingangsanschluss 26 in der m-ten Impulssignal-Ausgangsschaltung ist mit dem vierten Eingangsanschluss 24 in der (m+1)-ten Impulssignal-Ausgangsschaltung elektrisch verbunden. Der zweite Ausgangsanschluss 27 in der m-ten Impulssignal-Ausgangsschaltung gibt ein Signal an OUT(m) aus.
Zum Beispiel ist der vierte Eingangsanschluss 24 in der dritten Impulssignal-Ausgangsschaltung 10_₃ mit dem ersten Ausgangsanschluss 26 in der zweiten Impulssignal-Ausgangsschaltung 10_₂ elektrisch verbunden. Der fünfte Eingangsanschluss 25 in der dritten Impulssignal-Ausgangsschaltung 10_₃ ist mit dem ersten Ausgangsanschluss 26 in der fünften Impulssignal-Ausgangsschaltung 10_₅ elektrisch verbunden. Der erste Eingangsanschluss 26 in der dritten Impulssignal-Ausgangsschaltung 10_₃ ist mit dem vierten Eingangsanschluss 24 in der vierten Impulssignal-Ausgangsschaltung 10_₄ und mit dem fünften Eingangsanschluss 25 in der ersten Impulssignal-Ausgangsschaltung 10_₁ elektrisch verbunden.
Außerdem wird ein erster Anfangsimpuls (SP1) von der fünften Verdrahtung 15 in den vierten Eingangsanschluss 24 in der ersten Impulssignalausgangschaltung 10_₁ eingegeben. Eine Impulsausgabe von der vorhergehenden Stufe wird in den vierten Eingangsanschluss 24 in der k-ten Impulssignal-Ausgangsschaltung 10__k (k ist eine natürliche Zahl größer oder gleich 2 und kleiner oder gleich n) eingegeben. Ein zweiter Anfangsimpuls (SP2) wird in den fünften Eingangsanschluss 25 in der (n-1)-ten Impulssignal-Ausgangsschaltung 10__n-1 eingegeben. Ein dritter Anfangsimpuls (SP3) wird in den fünften Eingangsanschluss 25 in der n-ten Impulssignal-Ausgangsschaltung 10__n eingegeben. Der zweite Anfangsimpuls (SP2) und der dritte Anfangsimpuls (SP3) können von außen eingegeben oder innerhalb der Schaltung erzeugt werden.
Nachfolgend werden spezifische Konfigurationen der ersten bis n-ten Impulssignal-Ausgangsschaltung 10_₁ bis 10__n beschrieben.
Jede der ersten bis n-ten Impulssignal-Ausgangsschaltungen 10_₁ bis 10__n enthält eine Impulssignal-Erzeugungsschaltung 200, die einen ersten bis vierten Transistor 101 bis 104 enthält; eine erste Eingangssignal-Erzeugungsschaltung 201, die einen fünften bis siebenten Transistor 105 bis 107 enthält; und eine zweite Eingangssignal-Erzeugungsschaltung 202, die einen achten bis elften Transistor 108 bis 111 enthält (siehe 1C). Ferner werden Signale dem ersten bis elften Transistor 101 bis 111 außer von dem ersten bis fünften Eingangsanschluss 21 bis 25 von einer ersten Leistungsversorgungsleitung 31 und von einer zweiten Leistungsversorgungsleitung 32 zugeführt.
Ein spezifisches Beispiel einer Konfiguration der Impulssignal-Erzeugungsschaltung ist wie folgt.
Ein erster Anschluss (im Folgenden bedeutet „erster Anschluss“ einen Source-Anschluss und einen Drain-Anschluss) des ersten Transistors 101, ein erster Anschluss des zweiten Transistors 102 und ein erster Ausgangsanschluss 26 sind elektrisch miteinander verbunden. Ähnlich sind ein erster Anschluss des dritten Transistors 103, ein erster Anschluss des vierten Transistors 104 und ein zweiter Ausgangsanschluss 27 elektrisch miteinander verbunden. Ein Gate-Anschluss des ersten Transistors 101, ein Gate-Anschluss des dritten Transistors 103 und ein Ausgangsanschluss der ersten Eingangssignal-Erzeugungsschaltung sind elektrisch miteinander verbunden. Ein Gate-Anschluss des zweiten Transistors 102, ein Gate-Anschluss des vierten Transistors 104 und ein Ausgangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung sind elektrisch miteinander verbunden.
Ein zweiter Anschluss (im Folgenden bedeutet „zweiter Anschluss“ den Anderen des Source-Anschlusses und des Drain-Anschlusses) des ersten Transistors 101 und ein zweiter Anschluss des dritten Transistors sind elektrisch miteinander verbunden und das erste Taktsignal CLK1 wird in einen Knoten eingegeben, wo sie miteinander verbunden sind. Der zweite Anschluss des ersten Transistors 101 und der zweite Anschluss des dritten Transistors fungieren als der erste Eingangsanschluss 21 der Impulssignal-Ausgangsschaltung. Einem zweiten Anschluss des zweiten Transistors 102 wird über die erste Leistungsversorgungsleitung 31 ein erstes Potential (z. B. ein tiefes Potential V_ss) zugeführt. Einem zweiten Anschluss des vierten Transistors 104 wird über die erste Leistungsversorgungsleitung 31 das erste Potential zugeführt.
Ein spezifisches Beispiel einer Konfiguration der ersten Eingangssignal-Erzeugungsschaltung ist wie folgt.
Ein erster Anschluss des fünften Transistors 105, ein erster Anschluss des sechsten Transistors 106 und ein erster Anschluss des siebenten Transistors 107 sind elektrisch miteinander verbunden. Ferner fungiert ein zweiter Anschluss des siebenten Transistors 107 als der Ausgangsanschluss der ersten Eingangssignal-Erzeugungsschaltung. Der Gate-Anschluss des fünften Transistors 105 fungiert als ein erster Eingangsanschluss der ersten Eingangssignal-Erzeugungsschaltung und außerdem als der vierte Eingangsanschluss 24 der Impulssignal-Ausgangsschaltung.
Einem zweiten Anschluss des fünften Transistors 105 wird über die zweite Leistungsversorgungsleitung 32 ein zweites Potential zugeführt. Einem zweiten Anschluss des sechsten Transistors 106 wird über die erste Leistungsversorgungsleitung 31 das erste Potential zugeführt. Ein Impulssignal von der vorhergehenden Stufe (in der ersten Impulssignal-Ausgangsschaltung ist das Impulssignal ein Anfangsimpulssignal) wird in einen Gate-Anschluss des fünften Transistors 105 eingegeben. Ein Ausgangssignal der zweiten Eingangssignal-Erzeugungsschaltung wird in einen Gate-Anschluss des sechsten Transistors 106 eingegeben. Der Gate-Anschluss des sechsten Transistors 106 fungiert als ein zweiter Eingangsanschluss der ersten Eingangssignal-Erzeugungsschaltung. Das zweite Potential wird dem Gate-Anschluss des siebenten Transistors 107 über die zweite Leistungsversorgungsleitung 32 zugeführt.
Obwohl in dieser Ausführungsform der siebente Transistor 107 bereitgestellt ist, kann eine Konfiguration ohne den siebenten Transistor 107 genutzt werden. Mit dem siebenten Transistor 107 kann eine Zunahme des Potentials des ersten Anschlusses des fünften Transistors 105, die durch eine Bootstrap-Operation verursacht werden könnte, unterdrückt werden. Das heißt, das Anlegen einer hohen Spannung an ein Gebiet zwischen dem Gate und der Source (oder zwischen dem Gate und dem Drain) des fünften Transistors 105 kann verhindert werden; somit kann eine Verschlechterung des fünften Transistors 105 unterdrückt werden.
Ein spezifisches Beispiel einer Konfiguration der zweiten Eingangssignal-Erzeugungsschaltung ist wie folgt.
Ein zweiter Anschluss des zehnten Transistors 110 und ein erster Anschluss des achten Transistors 108 sind elektrisch miteinander verbunden. Ein zweiter Anschluss des achten Transistors, ein zweiter Anschluss des elften Transistors und ein erster Anschluss des neunten Transistors sind elektrisch miteinander verbunden und fungieren als der Ausgangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung.
Das zweite Potential wird über die zweite Leistungsversorgungsleitung 32 einem ersten Anschluss des elften Transistors 111 und einem ersten Anschluss des zehnten Transistors 110 zugeführt. Das erste Potential wird über die erste Leistungsversorgungsleitung 31 einem zweiten Anschluss des neunten Transistors 109 zugeführt. Ein Impulssignal von der auf die nächste Stufe folgenden Stufe wird in einen Gate-Anschluss des elften Transistors 111 eingegeben. Der Gate-Anschluss des elften Transistors 111 fungiert als der erste Eingangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung und außerdem als der fünfte Eingangsanschluss 25 der Impulssignal-Ausgangsschaltung. Das zweite Taktsignal CLK2 wird in einen Gate-Anschluss des achten Transistors 108 eingegeben. Der Gate-Anschluss des achten Transistors 108 fungiert als ein zweiter Eingangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung und außerdem als der zweite Eingangsanschluss 22 der Impulssignal-Ausgangsschaltung. Ein Impulssignal von der vorhergehenden Stufe (in der ersten Impulssignal-Ausgangsschaltung ist das Impulssignal ein Anfangsimpulssignal) wird in einen Gate-Anschluss des neunten Transistors 109 eingegeben. Der Gate-Anschluss des neunten Transistors 109 fungiert als ein dritter Eingangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung und außerdem als der vierte Eingangsanschluss 24 der Impulssignal-Ausgangsschaltung. Das dritte Taktsignal CLK3 wird in einen Gate-Anschluss des zehnten Transistors 110 eingegeben. Der Gate-Anschluss des zehnten Transistors 110 fungiert als ein vierter Eingangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung und außerdem als der dritte Eingangsanschluss 23 der Impulssignal-Ausgangsschaltung.
Es wird angemerkt, dass die Komponenten der Impulssignal-Ausgangsschaltung (z. B. die Konfigurationsbeispiele der Impulssignal-Erzeugungsschaltung, der ersten Eingangssignal-Erzeugungsschaltung und der zweiten Eingangssignal-Erzeugungsschaltung) nur Beispiele sind und dass die offenbarte Erfindung darauf nicht beschränkt ist.
In der folgenden Beschreibung dieser Ausführungsform ist ein Knoten, bei dem der Gate-Anschluss des ersten Transistors 101, der Gate-Anschluss des dritten Transistors 103 und der Ausgangsanschluss der ersten Eingangssignal-Erzeugungsschaltung in der Impulssignal-Ausgangsschaltung in 1C miteinander verbunden sind, als ein Knoten A bezeichnet. Außerdem ist ein Knoten, bei dem der Gate-Anschluss des zweiten Transistors 102, der Gate-Anschluss des vierten Transistors 104 und der Ausgangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung miteinander verbunden sind, als ein Knoten B bezeichnet.
Zwischen dem Knoten A und dem ersten Ausgangsanschluss 26 kann ein Kondensator bereitgestellt sein, um vorteilhaft eine Bootstrap-Operation auszuführen. Darüber hinaus kann ein Kondensator bereitgestellt sein, der mit dem Knoten B elektrisch verbunden ist, um das Potential des Knotens B zu halten.
In 1C sind das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des ersten Transistors 101 und das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des dritten Transistors 103 jeweils vorzugsweise größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des sechsten Transistors 106.
In 1C ist das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 vorzugsweise größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des sechsten Transistors 106. Das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 ist vorzugsweise gleich dem Verhältnis W/L der Kanalbreite W zu der Kanallänge L des siebenten Transistors 107. Alternativ ist das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 vorzugsweise größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des siebenten Transistors 107.
In 1C ist das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des dritten Transistors 103 vorzugsweise größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des vierten Transistors 104.
In 1C sind die Kanalbreite W des achten Transistors 108 und die Kanalbreite W des zehnten Transistors 110 jeweils vorzugsweise kleiner als die Kanalbreite W des elften Transistors 111.
Vorzugsweise ist für den ersten bis elften Transistor 101 bis 111 ein Oxidhalbleiter verwendet. Unter Verwendung eines Oxidhalbleiters kann der Sperrstrom der Transistoren verringert sein. Ferner können der Durchlassstrom und die Feldeffektmobilität im Vergleich zu jenen des Falls, dass amorphes Silicium oder dergleichen verwendet ist, erhöht sein. Darüber hinaus kann die Verschlechterung der Transistoren unterdrückt sein. Folglich wird eine elektronische Schaltung verwirklicht, die wenig Leistung verbraucht, mit hoher Geschwindigkeit arbeiten kann und mit höherer Genauigkeit arbeitet. Es wird angemerkt, dass die Beschreibung des Transistors, der einen Oxidhalbleiter enthält, hier weggelassen ist, da er in einer folgenden Ausführungsform ausführlich beschrieben ist.
<Betrieb>
Nachfolgend ist anhand von 2, 3A bis 3C, 4A bis 4C und 14 der Betrieb des Schieberegisters in 1A bis 1C beschrieben. Genauer ist anhand von 3A bis 3C und 4A bis 4C der Betrieb in jeder der ersten bis sechsten Periode 51 bis 56 in einem Zeitablaufplan in 2 beschrieben. In dem Zeitablaufplan bezeichnen CLK1 bis CLK4 Taktsignale; bezeichnet SP1 einen ersten Anfangsimpuls; bezeichnen OUT1 bis OUT4 Ausgaben von den zweiten Ausgangsanschlüssen der ersten bis vierten Impulssignal-Ausgangsschaltung 10_₁ bis 10_{_4}; bezeichnen der Knoten A und der Knoten B Potentiale des Knotens A und des Knotens B; und bezeichnen SROUT1 bis SROUT4 Ausgaben von dem ersten Ausgangsanschluss der ersten bis vierten Impulssignal-Ausgangsschaltung 10_₁ bis 10_{_4}.
Es wird angemerkt, dass der erste bis elfte Transistor 101 bis 111 in der folgenden Beschreibung alle n-Kanal-Transistoren sind. Ferner bedeuten in 3A bis 3C und in 4A bis 4C Transistoren, die in durchgezogenen Linien angegeben sind, dass die Transistoren in einem leitenden Zustand (eingeschaltet) sind, und bedeuten Transistoren, die durch Strichlinien angegeben sind, dass die Transistoren in einem nichtleitenden Zustand (ausgeschaltet) sind.
Es wird typisch der Betrieb der ersten Impulssignal-Ausgangsschaltung 10_₁ beschrieben. Die Konfiguration der ersten Impulssignal-Ausgangsschaltung 10_₁ ist wie oben beschrieben. Ferner ist die Beziehung zwischen den Eingangssignalen und den zugeführten Potentialen ebenfalls wie oben beschrieben. Es wird angemerkt, dass in der folgenden Beschreibung VDD für alle hohen Potentiale (auch als H-Pegel, H-Pegel-Signale oder dergleichen bezeichnet) verwendet ist, die Eingangsanschlüssen und Leistungsversorgungsleitungen zugeführt werden sollen, und V_SS für alle tiefen Potentiale (auch als L-Pegel, L-Pegel-Signale oder dergleichen bezeichnet) verwendet ist, die Eingangsanschlüssen und Leistungsversorgungsleitungen zugeführt werden sollen.
In der ersten Periode 51 ist SP1 auf dem H-Pegel, so dass dem Gate-Anschluss des fünften Transistors 105 und dem Gate-Anschluss des neunten Transistors 109, die als der vierte Eingangsanschluss 24 in die erste Impulssignal-Ausgangsschaltung 10_₁ fungieren, ein hohes Potential zugeführt wird. Somit werden der fünfte Transistor 105 und der neunte Transistor 109 eingeschaltet. In der ersten Periode 51 ist CLK3 ebenfalls auf dem H-Pegel, so dass der zehnte Transistor 110 ebenfalls eingeschaltet wird. Da dem Gate-Anschluss des siebenten Transistors 107 außerdem ein hohes Potential zugeführt wird, wird der siebente Transistor 107 ebenfalls eingeschaltet (siehe 3A).
Wenn der fünfte Transistor 105 und der siebente Transistor 107 eingeschaltet werden, wird das Potential des Knotens A erhöht. Wenn der neunte Transistor 109 eingeschaltet wird, wird das Potential des Knotens B verringert. Das Potential des zweiten Anschlusses des fünften Transistors 105 ist V_DD. Somit wird das Potential des ersten Anschlusses des fünften Transistors 105 zu VDD - V_th105, d. h. zu einem Potential, das durch Subtrahieren der Schwellenspannung des fünften Transistors 105 von dem Potential des zweiten Anschlusses erhalten wird. Das Potential des Gate-Anschlusses des siebenten Transistors 107 ist V_DD. Somit wird das Potential des Knotens A zu V_DD - V_th107, falls V_th107, d. h. die Schwellenspannung des siebenten Transistors 107, größer oder gleich V_th105 ist, wodurch der siebente Transistor 107 ausgeschaltet wird. Falls andererseits V_th107 niedriger als V_th105 ist, wird das Potential des Knotens A auf V_DD - V_th105 erhöht, während der siebente Transistor 107 eingeschaltet gehalten wird. Im Folgenden ist eine Marke (das höchste Potential) des Knotens A in der ersten Periode 51 durch V_AH bezeichnet.
Wenn das Potential des Knotens A zu V_AH wird, werden der erste Transistor 101 und der dritte Transistor 103 eingeschaltet. Da hier CLK1 auf dem L-Pegel ist, wird von dem ersten Ausgangsanschluss 26 und von dem zweiten Ausgangsanschluss 27 ein L-Pegel-Signal ausgegeben.
In der zweiten Periode 52 wird das Potential von CLK1 vom L-Pegel auf den H-Pegel geändert. Da der erste Transistor 101 und der dritte Transistor 103 eingeschaltet sind, werden das Potential des ersten Ausgangsanschlusses 26 und das Potential des zweiten Ausgangsanschlusses 27 erhöht. Ferner wird zwischen dem Gate-Anschluss und dem Source-Anschluss (oder dem Drain-Anschluss) des ersten Transistors 101 eine Kapazität erzeugt; mit der Kapazität sind der Gate-Anschluss und der Source-Anschluss (oder der Drain-Anschluss) davon kapazitiv gekoppelt. Ähnlich wird zwischen dem Gate-Anschluss und dem Source-Anschluss (oder dem Drain-Anschluss) des dritten Transistors 103 eine Kapazität erzeugt; mit der Kapazität werden der Gate-Anschluss und der Source-Anschluss (oder der Drain-Anschluss) davon kapazitiv gekoppelt. Somit wird das Potential des Knotens A in einem erdfreien Zustand erhöht, da das Potential des ersten Ausgangsanschlusses 26 und das Potential des zweiten Ausgangsanschlusses 27 erhöht werden (Bootstrap-Operation). Schließlich wird das Potential des Knotens A höher als V_DD + V_th101, wobei sowohl das Potential des ersten Ausgangsanschlusses 26 als auch das Potential des zweiten Ausgangsanschlusses 27 zu VDD (H-Pegel) werden (siehe 2 und 3B).
In der zweiten Periode 52 ist der neunte Transistor 109 in einem eingeschalteten Zustand; somit wird der Knoten B auf dem L-Pegel gehalten. Somit kann die Änderung des Potentials des Knotens B wegen kapazitiver Kopplung, die auftritt, wenn das Potential des ersten Ausgangsanschlusses 26 vom L-Pegel auf den H-Pegel geändert wird, unterdrückt werden, so dass eine Störung wegen der Änderung des Potentials verhindert werden kann.
Wie oben beschrieben wurde, muss in der zweiten Periode 52 eine Gate-Spannung (V_gs) des dritten Transistors 103 ausreichend hoch sein, um den dritten Transistor 103 einzuschalten, um das Potential des zweiten Ausgangsanschlusses 27 sicher auf VDD (H-Pegel) zu erhöhen, falls das Potential des zweiten Ausgangsanschlusses 27 auf dem H-Pegel ist. Falls V_gs des dritten Transistors 103 tief ist, ist ein Drain-Strom des dritten Transistors 103 klein, so dass es lange Zeit dauert, das Potential des zweiten Ausgangsanschlusses 27 in der spezifizierten Periode (hier in der zweiten Periode) auf V_DD (H-Pegel) zu erhöhen. Dementsprechend wird der Anstieg einer Signalform des zweiten Ausgangsanschlusses 27 schwach, was zu einer Störung führt.
Es wird angemerkt, dass V_gs des dritten Transistors 103 in der zweiten Periode 52 von dem Potential des Knotens A in der ersten Periode 51 abhängt. Somit sollte das Potential des Knotens A in der ersten Periode 51 so hoch wie möglich sein (angesichts des Schaltungsentwurfs ist der Maximalwert V_DD - V_th105 oder V_DD - V_th107) , um V_gs des dritten Transistors 103 zu erhöhen. Dasselbe kann ebenfalls für den ersten Ausgangsanschluss 26 und für V_gg des ersten Transistors 101 gesagt werden.
Somit ist das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 vorzugsweise größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des sechsten Transistors 106. Wenn das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des sechsten Transistors 106 ist, kann das Potential des Knotens A in der ersten Periode 51 in kürzerer Zeit auf VDD - V_th105 oder auf VDD - V_th107 erhöht werden. Es wird angemerkt, dass der sechste Transistor 106 in der ersten Periode 51 in einem ausgeschalteten Zustand ist. Wenn das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des sechsten Transistors 106 gemacht wird, kann ein Leckstrom (I_off) in dem sechsten Transistor 106 klein gemacht werden, so dass das Potential des Knotens A in kürzerer Zeit auf V_DD - V_th105 erhöht werden kann.
Wenn die Kanallänge L wegen Miniaturisierung des Transistors kurz wird, verschiebt sich die Schwellenspannung und fungiert der sechste Transistor 106 in einigen Fällen als ein selbstleitender Transistor. Selbst in diesem Fall kann der Betriebswiderstand des sechsten Transistors 106 größer als der Betriebswiderstand des fünften Transistors 105 sein, wenn das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des sechsten Transistors 106 kleiner als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 gemacht worden ist. Dementsprechend kann das Potential des Knotens A zu einem Potential nahe V_DD - V_th105 oder V_DD - V_th107 gemacht werden.
Vorzugsweise ist das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 nahezu gleich dem Verhältnis W/L der Kanalbreite W zu der Kanallänge L des siebenten Transistors 107. Der Ausdruck „nahezu gleich“ kann verwendet werden, falls selbstverständlich ist, dass zwei Objekte angesichts einer kleinen Differenz wegen eines Herstellungsfehlers oder einer Schwankung denselben Wert hatten. Wenn das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 und das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des siebenten Transistors 107 einander gleich sind, können die Stromzuführungsfähigkeit des fünften Transistors 105 und die des siebenten Transistors 107 einander gleich sein; somit kann das Potential des Knotens A effizient erhöht sein. Es wird angemerkt, dass die Schwellenspannung Vth des fünften Transistors 105 und die des siebenten Transistors 107 vorzugsweise nahezu einander gleich sind.
Es wird angemerkt, dass das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors 105 in Abhängigkeit von den Transistoreigenschaften, der Taktfrequenz, der Gate-Kapazität des ersten Transistors 101, der Gate-Kapazität des dritten Transistors 103, der Betriebsspannung des Schieberegisters oder dergleichen bestimmt werden kann.
Wenn die Kanalbreite W des sechsten Transistors 106 hoch ist, wird ein Leckstrom erhöht, falls der sechste Transistor 106 als ein selbstleitender Transistor fungiert; dementsprechend wird das Potential des Knotens A verringert. Ferner wird die Ladung des Knotens A durch den fünften Transistor 105 verhindert. Falls ein Hochgeschwindigkeitsbetrieb erforderlich ist, muss das Potential des Knotens B in kurzer Zeit verringert werden, um den Knoten A zu laden. In diesem Fall muss das Potential des sechsten Transistors in kurzer Zeit verringert werden.
Somit kann eine Änderung des Potentials des Knotens A verhindert werden, wenn die Kanalbreite W des sechsten Transistors kleiner als die des fünften Transistors ist. Ferner kann eine Last des Knotens B verringert sein. Auf diese Weise werden die Größen des fünften Transistors 105, des sechsten Transistors 106 und des siebenten Transistors 107 unter Berücksichtigung der Transistoreigenschaften und der Ansteuerspezifikation bestimmt, wodurch ein Schieberegister mit hoher Effizienz verwirklicht werden kann.
In der dritten Periode 53 wird SP1 zum L-Pegel, so dass der fünfte Transistor 105 und der neunte Transistor 109 ausgeschaltet werden. Ferner wird CLK1 auf dem H-Pegel gehalten und wird das Potential des Knotens A nicht geändert; somit wird von dem ersten Ausgangsanschluss 26 und von dem zweiten Ausgangsanschluss 27 (siehe 3C) VDD (ein H-Pegel-Signal) ausgegeben. Es wird angemerkt, dass das Potential des ersten Ausgangsanschlusses 26 in der dritten Periode 53 nicht geändert wird, obwohl der Knoten B in einem erdfreien Zustand ist; somit ist eine Störung wegen der kapazitiven Kopplung vernachlässigbar.
Da in der vierten Periode 54 sowohl CLK2 als auch CLK3 auf dem H-Pegel sind, wird das Potential des Knotens B in kurzer Zeit erhöht. Ferner wird CLK1 zum L-Pegel. Folglich werden der zweite Transistor 102 und der vierte Transistor 104 eingeschaltet, so dass die Potentiale des ersten Ausgangsanschlusses 26 und des zweiten Ausgangsanschlusses 27 in kurzer Zeit verringert werden (siehe 4A). Ferner wird der sechste Transistor 106 eingeschaltet, so dass das Potential des Knotens A zum L-Pegel wird. Somit werden der erste Transistor 101 und der dritte Transistor 103 ausgeschaltet, wodurch das Potential des ersten Ausgangsanschlusses 26 und das des zweiten Ausgangsanschlusses 27 zum L-Pegel werden.
In der vierten Periode 54 sollte das Potential des Knotens A auf Vss verringert werden, bevor CLK1 in der sechsten Periode zum H-Pegel wird (d. h. während der vierten Periode 54 und der fünften Periode 55). Wenn das Potential des Knotens A während der fünften Periode 55 nicht auf Vss verringert wird, wird das Potential des Knotens A wegen der kapazitiven Kopplung zwischen dem Gate und der Source des dritten Transistors 103 wieder erhöht; somit werden der erste Transistor 101 und der dritte Transistor 103 eingeschaltet und fließt Ladung über den ersten Ausgangsanschluss 26 und den zweiten Ausgangsanschluss 27, so dass eine Störung auftreten könnte.
Somit wird eine Beziehung zwischen dem ersten Transistor 101, dem dritten Transistor 103 und dem sechsten Transistor 106 gemäß den folgenden Formeln (1) bis (7) bestimmt, wodurch die Betriebsstörung wegen einer Last verringert wird und eine Stabilisation des Betriebs erzielt werden kann. $i_{106} = \frac{(C_{101} + C_{103}) \times V_{ƒ}}{t_{o f f}}$
$i_{106} = \frac{W_{106}}{2 L_{106}} \times μ \times C o x \times {(V g s_{106} - V t h_{106})}^{2}$
$\frac{1}{ƒ_{c l k}} = T = t_{C K H} + t_{C K L}$
$t_{o f f} = t_{C K L} - t_{α}$
$C_{101} = L_{101} \times W_{101} \times C o x$
$\begin{matrix} C_{103} = L_{103} \times W_{103} \times C o x & (C o x = \frac{ε_{o} \times ε_{r}}{t o x}) \end{matrix}$
$V_{ƒ} = (V d d - V t h_{105}) + V d d$
In den obigen Formeln entspricht t_CKH einer Periode, während der CLK1 auf dem H-Pegel ist, d. h. der zweiten Periode 52 und der dritten Periode 53; entspricht t_CKL einer Periode, während der CLK1 auf dem L-Pegel ist, d. h. der vierten Periode 54 und der fünften Periode 55; und entspricht t_off einer Zeitdauer, die zum Verringern des Potentials des Knotens A auf V_SS erforderlich ist. Das heißt, in t_CKL wird das Potential des Knotens A in t_off auf V_SS verringert. Die Zeitdauer t_off ist nicht besonders beschränkt, solange sie in einer Periode von der vierten Periode 54 bis zur fünften Periode 55 verbracht wird; z. B. kann t_off in einer vierten Periode 54_1, in einer Periode von der vierten Periode 54_1 bis zu einer vierten Periode 54_3 oder in einer Periode von der vierten Periode 54_1 bis zu einer vierten Periode 54_5 verbracht werden (siehe 14). Insbesondere ist die Periode von der vierten Periode 54_1 bis zu der vierten Periode 54_3, die 1/2 der Periode von der vierten Periode 54 bis zu der fünften Periode 55 entspricht, bevorzugt. Der Grund dafür ist wie folgt: Wenn t_off in Bezug auf t_CKL zu kurz eingestellt ist, muss die Kanalbreite W des sechsten Transistors 106 groß eingestellt werden, um das Potential des Knotens A schnell zu verringern, und kann demgegenüber das Potential des Knotens A nicht bis zu dem Zeitpunkt, zu dem ein nächstes H-Pegel-Taktsignal eingegeben wird, auf V_SS verringert werden, so dass eine Störung auftreten könnte, wenn t_off lang eingestellt ist. Das heißt, t_off muss unter Berücksichtigung der Frequenz des Taktsignals oder dergleichen bestimmt werden. Es wird angemerkt, dass in einem Zeitablaufplan in 14 Teile der Perioden (z. B. die Periode von der vierten Periode 54_1 bis zu der vierten Periode 54_5) überhöht sind; allerdings unterscheidet sich dieser Zeitablaufplan nicht wesentlich von dem Zeitablaufplan in 2.
C₁₀₁ und C₁₀₃ bezeichnen die Gate-Kapazität des ersten Transistors 101 bzw. die Gate-Kapazität des dritten Transistors 103. V_f bezeichnet das Potential des Knotens A in der dritten Periode 53.
i₁₀₆ in der Formel (2) bezeichnet den Drain-Strom des sechsten Transistors 106. Unter dessen Verwendung kann die Größe (z. B. W/L) des sechsten Transistors 106 bestimmt werden. Mit anderen Worten, die Größe des sechsten Transistors 106 kann unter Berücksichtigung der Betriebsfrequenz von CLK1, der Größe des ersten Transistors 101, der Größe des dritten Transistors 103 und des Potentials des Knotens A bestimmt werden.
Falls z. B. die Betriebsfrequenz von CLK1 hoch ist, muss das Potential des Knotens A schnell verringert werden; wie aus Formel (1) zu sehen ist, sollte t_off somit kurz sein. Somit muss i₁₀₆ groß sein. W₁₀₆ wird gemäß i₁₀₆ aus der Formel (2) berechnet und kann bestimmt werden.
Falls andererseits die Größe des ersten Transistors 101 und die Größe des dritten Transistors 103 klein sind, kann i₁₀₆ klein sein; somit wird W₁₀₆ aus der Formel (2) klein. Es wird angemerkt, dass durch Erhöhen der Größe des dritten Transistors zur Zeit der Entladung nicht nur der vierte Transistor 104, sondern auch der dritte Transistor 103 entladen werden kann, da der dritte Transistor 103 zum Laden und zum Entladen einer Ausgangslast verwendet wird. Dementsprechend kann das Ausgangspotential in kurzer Zeit verringert werden. Somit kann das Ausgangspotential im Vergleich zu dem Fall, dass nur der vierte Transistor 104 entladen wird, in kurzer Zeit verringert werden, wenn das Potential des Knotens A schrittweise verringert wird, da der dritte Transistor 103 in einem eingeschalteten Zustand ist. Auf diese Weise wird die Größe des sechsten Transistors 106 unter Berücksichtigung der Transistoreigenschaften und der Ansteuerspezifikation bestimmt, wodurch ein Schieberegister mit hoher Effizienz verwirklicht werden kann.
In der vierten Periode 54 wird das Potential von CLK1 vom H-Pegel auf den L-Pegel geändert und wird gleichzeitig ein Impulssignal (SROUT3) in den fünften Eingangsanschluss 25 eingegeben. Dementsprechend wird der elfte Transistor 111 eingeschaltet. Da der elfte Transistor 111 eingeschaltet wird, wird das Potential des Knotens B auf VDD - V_th111 erhöht. Somit werden der zweite Transistor 102, der vierte Transistor 104 und der sechste Transistor 106 eingeschaltet. Wenn der zweite Transistor 102 und der vierte Transistor 104 eingeschaltet werden, werden das Potential des ersten Ausgangsanschlusses 26 und das des zweiten Ausgangsanschlusses 27 zu V_SS. Es wird angemerkt, dass der erste Transistor 101 und der dritte Transistor 103 ausgeschaltet sind.
Gleichzeitig wird der Knoten B außer über den elften Transistor 111 über den zehnten Transistor 110 und über den achten Transistor 108 geladen. Das Gate des zehnten Transistors 110 und das Gate des achten Transistors 108 sind mit dem dritten Eingangsanschluss 23 bzw. mit dem zweiten Eingangsanschluss 22 verbunden, wobei die Gate-Kapazität des zehnten Transistors 110 und die Gate-Kapazität des achten Transistors 108 der Last des dritten Eingangsanschlusses 23 bzw. der Last des zweiten Eingangsanschlusses 22 entsprechen.
Es wird angemerkt, dass die Lasten der mit einer Taktleitung verbundenen Transistoren in dem in dieser Ausführungsform beschriebenen Schieberegister als „die Gesamtzahl der Stufen des Schieberegisters + 4 × (L_ov des dritten Transistors 103 + L_ov des ersten Transistors 101 + die Gate-Kapazität des zehnten Transistors 110 + die Gate-Kapazität des achten Transistors 108)“ ausgedrückt sind. Es wird angemerkt, dass die Gate-Kapazität als „ε₀ × ε × (L × W) /tox“ ausgedrückt ist. Es wird angemerkt, dass L_ov die Länge eines Gebiets repräsentiert, in dem sich eine Source-Elektrodenschicht oder eine Drain-Elektrodenschicht eines Transistors mit einer Halbleiterschicht in einer Kanallängenrichtung überlappt.
Um die mit der Taktleitung verbundene Gate-Kapazität zu verringern, sind die Kanalbreite W des achten Transistors 108 und die Kanalbreite W des zehnten Transistors 110 jeweils vorzugsweise kleiner als die Kanalbreite W des elften Transistors 111. Mit einer solchen Struktur kann die Last der Taktleitung verringert werden, wodurch der Hochgeschwindigkeitsbetrieb verwirklicht werden kann. Wenn die Kanalbreite W des zehnten Transistors 110 und die des achten Transistors 108 verringert werden, kann eine Verringerung der Anordnungsfläche erzielt werden.
In der fünften Periode 55 wird das Potential des fünften Eingangsanschlusses 25 (d. h. SROUT3) auf dem H-Pegel gehalten, wodurch das Potential des Knotens B gehalten wird. Somit werden der zweite Transistor 102, der vierte Transistor 104 und der sechste Transistor 106 eingeschaltet gehalten, so dass die Potentiale des ersten Ausgangsanschlusses 26 und des zweiten Ausgangsanschlusses 27 auf dem L-Pegel gehalten werden (siehe 4B).
In der sechsten Periode 56 wird der fünfte Eingangsanschluss 25 (d. h. SROUT3) zu dem L-Pegel, so dass der elfte Transistor 111 ausgeschaltet wird. Zu dieser Zeit wird veranlasst, dass der Knoten B in einem erdfreien Zustand ist, während er das Potential hält. Somit werden der zweite Transistor 102, der vierte Transistor 104 und der sechste Transistor 106 eingeschaltet gehalten (siehe 4C). Es wird angemerkt, dass das Potential des Knotens B im Allgemeinen, z. B. wegen des Sperrstroms eines Transistors, verringert wird. Allerdings besitzt ein Transistor mit einem ausreichend niedrigen Sperrstrom (z. B. ein Transistor, der einen Oxidhalbleiter enthält) kein solches Problem. Es wird angemerkt, dass ein Kondensator bereitgestellt sein kann, um eine Abnahme des Potentials des Knotens B zu verringern.
Falls in einer nachfolgenden Periode sowohl CLK2 als auch CLK3 zum H-Pegel werden, werden der achte Transistor 108 und der zehnte Transistor 110 eingeschaltet und wird dem Knoten B periodisch ein Potential zugeführt. Somit kann eine Störung der Impulssignal-Ausgangsschaltung selbst dann verhindert werden, wenn ein Transistor verwendet wird, dessen Sperrstrom verhältnismäßig hoch ist.
Es wird angemerkt, dass es wie für die Ausgaben (wie etwa OUT1 bis OUT4) von dem Schieberegister den Fall, in dem der Wert der Zeit, in der das Potential erhöht wird, bestimmt wird, und den Fall, in dem der Wert der Zeit, in der das Potential verringert wird, bestimmt wird, gibt. Zum Beispiel wird in dem Fall, in dem die Daten durch eine Potentialzunahme bestimmt werden (z. B. wenn Daten geschrieben werden), der Wert der Zeit, zu der das Potential erhöht wird, bestimmt. Falls die Daten durch eine Potentialverringerung bestimmt werden, wird der Wert der Zeit, in der das Potential verringert wird, bestimmt.
Falls Daten durch die Potentialzunahme bestimmt werden, braucht die Zeitdauer, die zum Erhöhen des Potentials erforderlich ist, nicht kurz zu sein. Für diesen Zweck ist das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des dritten Transistors 103 vorzugsweise größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des vierten Transistors 104.
Falls Daten durch die Potentialverringerung bestimmt werden, muss die Zeit, die zum Verringern des Potentials erforderlich ist, kurz sein. Zu diesem Zweck ist das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des dritten Transistors 103 vorzugsweise größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des vierten Transistors 104.
Es wird angemerkt, dass das Potential des Knotens A in einer Ausführungsform der offenbarten Erfindung durch eine Bootstrap-Operation, die die kapazitive Kopplung zwischen dem Gate und der Source des dritten Transistors 103 nutzt, auf ein vorgegebenes Potential erhöht wird. Dementsprechend wird der dritte Transistor 103 eingeschaltet und ein H-Pegel-Signal ausgegeben. Somit könnte ein Problem entstehen, dass ein von dem Schieberegister ausgegebenes H-Pegel-Potential nicht auf VDD erhöht wird, wenn das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des dritten Transistors 103 nicht ausreichend groß ist. Somit ist es bevorzugt, dass das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des dritten Transistors 103 ausreichend groß ist.
Außerdem wird das Schieberegister dieser Ausführungsform durch ein Ansteuerverfahren angesteuert, in dem sich eine Impulsausgabe von der m-ten Impulssignal-Ausgangsschaltung mit der Hälfte einer Impulsausgabe von der (m+1)-ten Impulssignal-Ausgangsschaltung überschneidet. Somit kann eine Verdrahtung im Vergleich zu dem Fall, in dem das Ansteuerverfahren nicht verwendet wird, für eine längere Zeitdauer geladen werden. Das heißt, mit dem Ansteuerverfahren wird eine Impulssignal-Ausgangsschaltung geschaffen, die eine starke Last aushält und bei hoher Frequenz arbeitet.
[Ausführungsform 2]
In dieser Ausführungsform werden anhand von 5A bis 5C, 6, 7A bis 7C und 8A bis 8B Konfigurationsbeispiele einer Impulssignal-Ausgangsschaltung und eines Schieberegisters, die andere Arten als die Impulssignal-Ausgangsschaltung und das Schieberegister, die in der obigen Ausführungsform beschrieben worden sind, sind, und deren Betrieb beschrieben.
<Schaltungskonfiguration>
Zunächst werden anhand von 5A bis 5C Konfigurationsbeispiele einer Impulssignal-Ausgangsschaltung und eines Schieberegisters, das die Impulssignal-Ausgangsschaltung enthält, beschrieben.
Die Konfiguration des in dieser Ausführungsform beschriebenen Schieberegisters ist ähnlich der des in der obigen Ausführungsform beschriebenen Schieberegisters. Einer der Unterschiede zwischen ihnen ist, dass der dritte Eingangsanschluss 23 in der ersten bis n-ten Impulssignal-Ausgangsschaltung 10_₁ bis 10_{_n} nicht bereitgestellt ist (siehe 5A bis 5C) . Das heißt, in eine Impulssignal-Ausgangsschaltung werden zwei Arten von Taktsignalen eingegeben. Die anderen Strukturen sind ähnlich jenen in der obigen Ausführungsform.
Da der dritte Eingangsanschluss 23 in der ersten bis n-ten Impulssignal-Ausgangsschaltung 10_{_1} bis 10__n nicht bereitgestellt ist, ist der zehnte Transistor, der mit dem dritten Eingangsanschluss 23 verbunden ist, nicht bereitgestellt (siehe 5C). Dementsprechend sind die Verbindungsbeziehung der zweiten Eingangssignal-Erzeugungsschaltung 202 in 1C und die Verbindungsbeziehung einer zweiten Eingangssignal-Erzeugungsschaltung 203 in 5C teilweise voneinander verschieden.
Genauer enthält jede der ersten bis n-ten Impulssignal-Ausgangsschaltung 10_{_1} bis 10_{_n} die Impulssignal-Erzeugungsschaltung 200, die den ersten bis vierten Transistor 101 bis 104 enthält; die erste Eingangssignal-Erzeugungsschaltung 201, die den fünften bis siebenten Transistor 105 bis 107 enthält; und die zweite Eingangssignal-Erzeugungsschaltung 203, die den achten Transistor 108, den neunten Transistor 109 und den elften Transistor 111 enthält. Dem ersten bis elften Transistor 101 bis 111 werden außer von dem ersten bis fünften Eingangsanschluss 21 bis 25 Signale von der ersten Leistungsversorgungsleitung 31 und von der zweiten Leistungsversorgungsleitung 32 zugeführt.
Ein spezifisches Beispiel einer Konfiguration der zweiten Eingangssignal-Erzeugungsschaltung 203 ist wie folgt.
Der zweite Anschluss des achten Transistors 108, der zweite Anschluss des elften Transistors 111 und der erste Anschluss des neunten Transistors 109 sind elektrisch miteinander verbunden und fungieren als der Ausgangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung.
Über die zweite Leistungsversorgungsleitung 32 wird dem ersten Anschluss des elften Transistors 111 und dem ersten Anschluss des achten Transistors 108 das zweite Potential zugeführt. Über die erste Leistungsversorgungsleitung 31 wird dem zweiten Anschluss des neunten Transistors 109 das erste Potential zugeführt. In den Gate-Anschluss des elften Transistors 111 wird ein Impulssignal eingegeben. Der Gate-Anschluss des elften Transistors 111 fungiert als der erste Eingangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung und außerdem als der fünfte Eingangsanschluss 25 der Impulssignal-Ausgangsschaltung. Das zweite Taktsignal CLK2 wird in den Gate-Anschluss des achten Transistors 108 eingegeben. Der Gate-Anschluss des achten Transistors 108 fungiert als der zweite Eingangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung und außerdem als der zweite Eingangsanschluss 22 der Impulssignal-Ausgangsschaltung. In den Gate-Anschluss des neunten Transistors 109 wird ein Impulssignal eingegeben. Der Gate-Anschluss des neunten Transistors 109 fungiert als der dritte Eingangsanschluss der zweiten Eingangssignal-Erzeugungsschaltung und außerdem als der vierte Eingangsanschluss 24 der Impulssignal-Ausgangsschaltung.
Es wird angemerkt, dass die obige Konfiguration lediglich ein Beispiel ist und dass die offenbarte Erfindung darauf nicht beschränkt ist.
In der folgenden Beschreibung dieser Ausführungsform ist ein Knoten, bei dem der Gate-Anschluss des ersten Transistors 101, der Gate-Anschluss des dritten Transistors 103 und der Ausgangsanschluss der ersten Eingangssignal-Erzeugungsschaltung in der Impulssignal-Ausgangsschaltung in 5C miteinander verbunden sind, wie in der obigen Ausführungsform als der Knoten A bezeichnet. Außerdem ist ein Knoten, bei dem der Gate-Anschluss des zweiten Transistors 102, der Gate-Anschluss des vierten Transistors 104, der zweite Anschluss des achten Transistors 108, der zweite Anschluss des elften Transistors 111 und der erste Anschluss des neunten Transistors 109 miteinander verbunden sind, als der Knoten B bezeichnet.
Zwischen dem Knoten A und dem ersten Ausgangsanschluss 26 kann ein Kondensator bereitgestellt sein, um zweckmäßig eine Bootstrap-Operation auszuführen. Darüber hinaus kann ein Kondensator bereitgestellt sein, der mit dem Knoten B elektrisch verbunden ist, um das Potential des Knotens B zu halten.
Für den ersten bis neunten Transistor 101 bis 109 und für den elften Transistor 111 wird vorzugsweise ein Oxidhalbleiter verwendet. Bei Verwendung eines Oxidhalbleiters kann der Sperrstrom der Transistoren verringert sein. Ferner können der Durchlassstrom und die Feldeffektmobilität im Vergleich zu jenen des Falls, dass amorphes Silicium oder dergleichen verwendet sind, erhöht sein. Darüber hinaus kann die Verschlechterung der Transistoren unterdrückt werden. Folglich kann eine elektronische Schaltung verwirklicht werden, die wenig Leistung verbraucht, mit hoher Geschwindigkeit arbeiten kann und mit höherer Genauigkeit arbeitet. Es wird angemerkt, dass die Beschreibung des Transistors, der einen Oxidhalbleiter enthält, hier weggelassen ist, da er in einer folgenden Ausführungsform ausführlich beschrieben ist.
<Betrieb>
Nachfolgend wird anhand von 6, 7A bis 7C und 8A bis 8B der Betrieb des Schieberegisters in 5A bis 5C beschrieben. Genauer ist anhand von 7A bis 7C und 8A bis 8B der Betrieb in jeder der ersten bis fünften Periode 51 bis 55 in einem Zeitablaufplan in 6 beschrieben. In dem Zeitablaufplan bezeichnen CLK1 bis CLK4 Taktsignale; bezeichnet SP1 einen ersten Anfangsimpuls; bezeichnen OUT1 bis OUT4 Ausgaben von den zweiten Ausgangsanschlüssen der ersten bis vierten Impulssignal-Ausgangsschaltung 10_₁ bis 10_{_4}; bezeichnen Knoten A und Knoten B Potentiale des Knotens A und des Knotens B; und bezeichnen SROUT1 bis SROUT4 Ausgaben von den ersten Ausgangsanschlüssen der ersten bis vierten Impulssignal-Ausgangsschaltung 10_{_1} bis 10_{_4}.
Es wird angemerkt, dass der erste bis neunte Transistor 101 bis 109 und der elfte Transistor 111 in der folgenden Beschreibung alle n-Kanal-Transistoren sind. Ferner bedeuten in 7A bis 7C und in 8A bis 8B Transistoren, die durch durchgezogene Linien angegeben sind, dass die Transistoren in einem leitenden Zustand (eingeschaltet) sind, und bedeuten Transistoren, die durch Strichlinien angegeben sind, dass die Transistoren in einem nichtleitenden Zustand (ausgeschaltet) sind.
Es wird typisch der Betrieb der ersten Impulssignal-Ausgangsschaltung 10_₁ beschrieben. Die Konfiguration der ersten Impulssignal-Ausgangsschaltung 10_₁ ist wie oben beschrieben. Ferner ist die Beziehung zwischen den Eingangssignalen und den zugeführten Potentialen ebenfalls wie oben beschrieben. Es wird angemerkt, dass in der folgenden Beschreibung VDD für alle hohen Potentiale (auch als H-Potentiale, H-Pegel-Signale oder dergleichen bezeichnet) verwendet ist, die Eingangsanschlüssen und Leistungsversorgungsleitungen zugeführt werden sollen, und Vss für alle tiefen Potentiale (auch als L-Pegel, L-Pegel-Signale oder dergleichen bezeichnet) verwendet ist, die Eingangsanschlüssen und Leistungsversorgungsleitungen zugeführt werden sollen.
In der ersten Periode 51 ist SP1 auf dem H-Pegel, so dass dem Gate-Anschluss des fünften Transistors 105 und dem Gate-Anschluss des neunten Transistors 109, die als der vierte Eingangsanschluss 24 in der ersten Impulssignal-Ausgangsschaltung 10_₁ fungieren, ein hohes Potential zugeführt wird. Somit werden der fünfte Transistor 105 und der neunte Transistor 109 eingeschaltet. Da dem Gate-Anschluss des siebenten Transistors 107 ein hohes Potential zugeführt wird, wird der siebente Transistor 107 ebenfalls eingeschaltet (siehe 7A).
Der fünfte Transistor 105 und der siebente Transistor 107 werden eingeschaltet, wodurch das Potential des Knotens A erhöht wird. Der neunte Transistor 109 wird eingeschaltet, wodurch das Potential des Knotens B verringert wird. Wenn das Potential des Knotens A V_AH (V_AH = V_DD - V_th105 - V_th107) erreicht, werden der fünfte Transistor 105 und der siebente Transistor 107 ausgeschaltet und wird der Knoten A in einen erdfreien Zustand gebracht, während sein Potential auf V_AH gehalten wird.
Wenn das Potential des Knotens A zu V_AH wird, werden der erste Transistor 101 und der dritte Transistor 103 eingeschaltet. Da hier CLK1 auf dem L-Pegel ist, wird von dem ersten Ausgangsanschluss 26 und von dem zweiten Ausgangsanschluss 27 ein L-Pegel-Signal ausgegeben.
In der zweiten Periode 52 wird das Potential von CLK1 vom L-Pegel auf den H-Pegel geändert. Da der erste Transistor 101 und der dritte Transistor 103 eingeschaltet sind, werden das Potential des ersten Ausgangsanschlusses 26 und das Potential des zweiten Ausgangsanschlusses 27 erhöht. Ferner wird zwischen dem Gate-Anschluss und dem Source-Anschluss (oder dem Drain-Anschluss) des ersten Transistors 101 eine Kapazität erzeugt; mit der Kapazität werden der Gate-Anschluss und der Source-Anschluss (oder der Drain-Anschluss) davon kapazitiv gekoppelt. Ähnlich wird zwischen dem Gate-Anschluss und dem Source-Anschluss (oder dem Drain-Anschluss) des dritten Transistors 103 eine Kapazität erzeugt; mit der Kapazität werden der Gate-Anschluss und der Source-Anschluss (oder der Drain-Anschluss) kapazitiv gekoppelt. Somit wird das Potential des Knotens A in einem erdfreien Zustand erhöht, während das Potential des ersten Ausgangsanschlusses 26 und das Potential des zweiten Ausgangsanschlusses 27 erhöht werden (Bootstrap-Operation). Schließlich wird das Potential des Knotens A höher als V_DD + V_th101 und wird sowohl das Potential des ersten Ausgangsanschlusses 26 als auch das Potential des zweiten Ausgangsanschlusses 27 zu VDD (H-Pegel) (siehe 6 und 7B).
In der dritten Periode 53 wird das Potential von CLK2 zum H-Pegel und wird der achte Transistor 108 eingeschaltet. Dementsprechend wird das Potential des Knotens B erhöht. Wenn das Potential des Knotens B erhöht wird, werden der zweite Transistor 102, der vierte Transistor 104 und der sechste Transistor 106 eingeschaltet und wird das Potential des Knotens A verringert. Somit wird das Potential des ersten Ausgangsanschlusses 26 und das Potential des zweiten Ausgangsanschlusses 27 zum L-Pegel (siehe 7C).
In der vierten Periode 54 wird das Potential von CLK2 zum L-Pegel und wird der achte Transistor 108 ausgeschaltet. Das Potential des fünften Eingangsanschlusses 25 (d. h. SROUT3) wird zum H-Pegel und der elfte Transistor 111 wird eingeschaltet. Somit werden das Potential des Knotens A und das Potential des Knotens B in der dritten Periode 53 gehalten und werden das Potential des ersten Ausgangsanschlusses 26 und das Potential des zweiten Ausgangsanschlusses 27 auf dem L-Pegel gehalten (siehe 8A).
In der fünften Periode 55 wird das Potential des fünften Eingangsanschlusses 25 (d. h. SROUT3) zum L-Pegel und wird das Potential des Knotens B gehalten. Das heißt, der zweite Transistor 102, der vierte Transistor 104 und der sechste Transistor 106 werden eingeschaltet gehalten, so dass die Potentiale des ersten Ausgangsanschlusses 26 und des zweiten Ausgangsanschlusses 27 auf dem L-Pegel gehalten werden (siehe 8B).
Es wird angemerkt, dass das Potential des Knotens B im Allgemeinen z. B. wegen des Sperrstroms eines Transistors verringert wird. Allerdings besitzt ein Transistor mit einem ausreichend niedrigen Sperrstrom (z. B. ein Transistor, der einen Oxidhalbleiter enthält) kein solches Problem. Um eine Abnahme des Potentials des Knotens B zu verringern, kann ein Kondensator bereitgestellt sein. Der bereitgestellte Kondensator ist in diesem Fall mit dem Gate-Anschluss des zweiten Transistors 102, mit dem Gate-Anschluss des vierten Transistors 104, mit dem Gate-Anschluss des sechsten Transistors 106, mit dem ersten Anschluss des achten Transistors 108 und mit dem ersten Anschluss des neunten Transistors 109 elektrisch verbunden.
Falls das Potential von CLK2 in einer nachfolgenden Periode zum H-Pegel wird, wird der achte Transistor 108 eingeschaltet und wird dem Knoten B periodisch ein Potential zugeführt. Somit kann eine Störung der Impulssignal-Ausgangsschaltung selbst dann verhindert werden, wenn ein Transistor genutzt wird, dessen Sperrstrom verhältnismäßig hoch ist.
Die in dieser Ausführungsform beschriebenen Strukturen, Verfahren und dergleichen können soweit erforderlich mit irgendwelchen der in den anderen Ausführungsformen beschriebenen Strukturen, Verfahren und dergleichen kombiniert werden.
[Ausführungsform 3]
In dieser Ausführungsform werden anhand von 9A bis 9C Konfigurationsbeispiele einer Impulssignal-Ausgangsschaltung und eines Schieberegisters, die andere Arten als die Impulssignal-Ausgangsschaltung und das Schieberegister, die in einer der obigen Ausführungsformen beschrieben worden sind, sind, beschrieben.
Die Konfiguration des in dieser Ausführungsform beschriebenen Schieberegisters ist ähnlich der des in der obigen Ausführungsform beschriebenen Schieberegisters. Einer der Unterschiede zwischen ihnen ist, dass mit einer nachfolgenden Stufe der n-ten Impulssignal-Ausgangsschaltung 10__n eine erste Blind-Impulssignal-Ausgangsschaltung 10_{_D1} und eine zweite Blind-Impulssignal-Ausgangsschaltung 10_{_D2} verbunden sind (siehe 9A). Die erste Blind-Impulssignal-Ausgangsschaltung 10_{_D1}und die zweite Blind-Impulssignal-Ausgangsschaltung 10_{_D2} besitzen eine Funktion zum Zuführen eines Impulssignals zu den fünften Eingangsanschlüssen 25 der (n-1)-ten und der n-ten Impulssignal-Ausgangsschaltung 10_{_n-1} und 10_{_n}.
In nachfolgenden Stufen der ersten Blind-Impulssignal-Ausgangsschaltung 10_{_D1}und der zweiten Blind-Impulssignal-Ausgangsschaltung 10_{_D2} ist keine Impulssignal-Ausgangsschaltung bereitgestellt. Das heißt, in die erste Blind-Impulssignal-Ausgangsschaltung 10_{_D1}und in die zweite Blind-Impulssignal-Ausgangsschaltung 10_{_D2} wird kein Impulssignal von ihren nachfolgenden Stufen (in diesem Fall von den Stufen, die auf ihre jeweils nächsten Stufen folgen) eingegeben, was von der ersten bis n-ten Impulssignal-Ausgangsschaltung verschieden ist. Somit ist kein Anschluss bereitgestellt, der dem fünften Eingangsanschluss 25 der ersten bis n-ten Impulssignal-Ausgangsschaltung entspricht (siehe 9B und 9C). Ferner ist der elfte Transistor 111, der sich auf den fünften Eingangsanschluss 25 bezieht, ebenfalls nicht bereitgestellt (siehe 9C).
Die Funktion der Blind-Impulssignal-Ausgangsschaltungen (der ersten und der zweiten Blind-Impulssignal-Ausgangsschaltung) ist es, an die Impulssignal-Ausgangsschaltungen in den normalen Stufen (die (n-1)-te und die n-te Impulssignal-Ausgangsschaltung) ein geeignetes Impulssignal auszugeben; somit brauchen die Blind-Impulssignal-Ausgangsschaltungen nicht die Fähigkeit zu besitzen, den Knoten B ausreichend zu laden. In der ersten bis n-ten Impulssignal-Ausgangsschaltung sind hier die Größen des achten Transistors 108 und des zehnten Transistors 110 klein hergestellt (wobei z. B. die Kanalbreite W klein hergestellt ist oder das Verhältnis W/L der Kanalbreite W zu der Kanallänge L klein hergestellt ist), so dass die Ladefähigkeit durch den elften Transistor 111 sichergestellt ist, um den Leistungsverbrauch wegen einer Eingabe des Taktsignals zu verringern. Andererseits ist der elfte Transistor 111 in den Blind-Impulssignal-Ausgangsschaltungen nicht bereitgestellt; somit müssen die Größen des achten Transistors 108 und des zehnten Transistors 110 groß sein, so dass die Ladefähigkeit des elften Transistors 111 kompensiert werden kann.
Genauer kann z. B. jede der Kanalbreiten W (oder können die Verhältnisse W/L der Kanalbreiten W zu den Kanallängen L) der achten Transistoren in der ersten und in der zweiten Blind-Impulssignal-Ausgangsschaltung größer als jede der Kanalbreiten W (oder als die Verhältnisse W/L der Kanalbreiten W zu den Kanallängen L) der achten Transistoren in der ersten bis n-ten Impulssignal-Ausgangsschaltung hergestellt sein oder kann jede der Kanalbreiten W (oder können die Verhältnisse W/L der Kanalbreiten W zu den Kanallängen L) der zehnten Transistoren in der ersten und in der zweiten Blind-Impulssignal-Ausgangsschaltung größer als jede der Kanalbreiten W (oder als die Verhältnisse W/L der Kanalbreiten W zu den Kanallängen L) der zehnten Transistoren in der ersten bis n-ten Impulssignal-Ausgangsschaltung hergestellt sein.
Mit einer solchen Struktur kann der Leistungsverbrauch in den Impulssignal-Ausgangsschaltungen in den normalen Stufen (der (n-1)-ten und der n-ten Impulssignal-Ausgangsschaltung) verringert sein und kann ein Schieberegister verwirklicht werden, das richtig arbeitet.
Es wird angemerkt, dass die Grundkonfiguration der Blind-Impulssignal-Ausgangsschaltungen bis auf den obigen Unterschied ähnlich jener der in der obigen Ausführungsform beschriebenen Impulssignal-Ausgangsschaltung ist. Genauer enthält jede der ersten bis n-ten Impulssignal-Ausgangsschaltungen 10_₁ bis 10__n eine Blind-Impulssignal-Erzeugungsschaltung 204, die den ersten bis vierten Transistor 101 bis 104 enthält; eine erste Eingangssignal-Erzeugungsschaltung 205, die den fünften bis siebenten Transistor 105 bis 107 enthält; und eine zweite Eingangssignal-Erzeugungsschaltung 206, die den achten bis zehnten Transistor 108 bis 110 enthält. Dem ersten bis zehnten Transistor 101 bis 110 werden Signale von der ersten Leistungsversorgungsleitung 31 und von der zweiten Leistungsversorgungsleitung 32 zugeführt.
Der Betrieb der Blind-Impulssignal-Ausgangsschaltungen ist bis auf den Punkt, dass eine Ausgabe von ihren nachfolgenden Stufen nicht eingegeben wird, ebenfalls ähnlich dem der in der obigen Ausführungsform beschriebenen Impulssignal-Ausgangsschaltung. Somit kann für eine ausführliche Beschreibung davon auf die obige Ausführungsform Bezug genommen werden. Es wird angemerkt, dass der zehnte Transistor 110 nicht notwendig bereitgestellt ist. Ferner muss in den Blind-Impulssignal-Ausgangsschaltungen wenigstens eine Ausgabe an die Impulssignal-Ausgangsschaltungen in den normalen Stufen (an die (n-1)-te und an die n-te Impulssignal-Ausgangsschaltung) sichergestellt werden; somit ist die Anzahl der Systeme der Ausgangsanschlüsse nicht auf zwei begrenzt und kann sie eins sein. Das heißt, der erste Ausgangsanschluss 26 oder der zweite Ausgangsanschluss 27 kann weggelassen sein. Es wird angemerkt, dass in diesem Fall ein an dem Ausgangsanschluss, der weggelassen werden soll, angeschlossener Transistor (z. B., falls der zweite Ausgangsanschluss 27 weggelassen ist, der dritte Transistor 103 und der vierte Transistor 104) soweit erforderlich weggelassen sein kann.
Die Strukturen, Verfahren und dergleichen, die in dieser Ausführungsform beschrieben sind, können soweit erforderlich mit irgendwelchen der Strukturen, Verfahren und dergleichen, die in den anderen Ausführungsformen beschrieben sind, kombiniert werden.
[Ausführungsform 4]
In dieser Ausführungsform sind anhand von 10A bis 10D Beispiele für Transistoren beschrieben, die in der Impulssignal-Ausgangsschaltung und in dem Schieberegister, die in der obigen Ausführungsform beschrieben sind, verwendet werden können. Es gibt keine besondere Beschränkung an die Struktur des Transistors. Zum Beispiel können ein gestapelter Typ oder ein planarer Typ mit einer obenliegenden Gate-Struktur oder mit einer untenliegenden Gate-Struktur genutzt werden. Alternativ kann der Transistor eine Ein-Gate-Struktur, in der ein Kanalausbildungsgebiet ausgebildet ist, oder eine Mehr-Gate-Struktur, in der zwei oder mehr Kanalausbildungsgebiete ausgebildet sind, aufweisen. Alternativ kann der Transistor eine Struktur aufweisen, in der zwei Gate-ElektrodenSchichten über und unter einem Kanalgebiet ausgebildet sind, wobei dazwischen eine Gate-Isolierschicht bereitgestellt ist.
10A bis 10D veranschaulichen Beispiele der Querschnittsstrukturen der Transistoren. Die in 10A bis 10D dargestellten Transistoren enthalten jeweils einen Oxidhalbleiter als einen Halbleiter. Ein Vorteil der Verwendung eines Oxidhalbleiters ist die hohe Mobilität und der niedrige Sperrstrom, die durch einen einfachen Niedertemperaturprozess erhalten werden können.
Ein in 10A dargestellter Transistor 410 ist ein Beispiel für einen Transistor mit untenliegendem Gate und wird auch als ein invertiert gestapelter Transistor bezeichnet.
Der Transistor 410 enthält eine Gate-Elektrodenschicht 401, eine Gate-Isolierschicht 402, eine Oxidhalbleiterschicht 403, eine Source-Elektrodenschicht 405a und eine Drain-Elektrodenschicht 405b, die über einem Substrat 400 mit einer isolierenden Oberfläche bereitgestellt sind. Ferner ist eine Isolierschicht 407 bereitgestellt, die mit der Oxidhalbleiterschicht 403 in Kontakt steht. Über der Isolierschicht 407 ist eine Schutzisolierschicht 409 ausgebildet.
Ein in 10B dargestellter Transistor 420 ist ein Beispiel eines Transistors mit untenliegendem Gate, der als ein Kanalschutztransistor (Kanalstopptransistor) bezeichnet wird und ebenfalls als ein invertiert gestapelter Transistor bezeichnet wird.
Der Transistor 420 enthält die Gate-Elektrodenschicht 401, die Gate-Isolierschicht 402, die Oxidhalbleiterschicht 403, eine Isolierschicht 427, die als eine Kanalschutzschicht fungiert, die Source-Elektrodenschicht 405a und die Drain-Elektrodenschicht 405b, die über dem Substrat 400 mit einer isolierenden Oberfläche bereitgestellt sind. Ferner ist die Schutzisolierschicht 409 bereitgestellt.
Ein in 10C dargestellter Transistor 430 ist ein Beispiel eines Transistors mit untenliegendem Gate. Der Transistor 430 enthält die Gate-Elektrodenschicht 401, die Gate-Isolierschicht 402, die Source-Elektrodenschicht 405a, die Drain-Elektrodenschicht 405b und die Oxidhalbleiterschicht 403, die über dem Substrat 400 mit einer isolierenden Oberfläche bereitgestellt sind. Ferner ist die Isolierschicht 407 bereitgestellt, die mit der Oxidhalbleiterschicht 403 in Kontakt steht. Darüber hinaus ist über der Isolierschicht 407 die Schutzisolierschicht 409 ausgebildet.
In dem Transistor 430 ist die Gate-Isolierschicht 402 auf und in Kontakt mit dem Substrat 400 und der Gate-Elektrodenschicht 401 bereitgestellt und sind die Source-Elektrodenschicht 405a und die Drain-Elektrodenschicht 405b auf und in Kontakt mit der Gate-Isolierschicht 402 bereitgestellt. Ferner ist die Oxidhalbleiterschicht 403 über der Gate-Isolierschicht 402, der Source-Elektrodenschicht 405a und der Drain-Elektrodenschicht 405b bereitgestellt.
Ein in 10D dargestellter Transistor 440 ist ein Beispiel eines Transistors mit obenliegendem Gate. Der Transistor 440 enthält eine Isolierschicht 437, die Oxidhalbleiterschicht 403, die Source-Elektrodenschicht 405a, die Drain-Elektrodenschicht 405b, die Gate-Isolierschicht 402 und die Gate-Elektrodenschicht 401, die über dem Substrat 400 mit einer isolierenden Oberfläche bereitgestellt sind. In Kontakt mit der Source-Elektrodenschicht 405a und mit der Drain-Elektrodenschicht 405b sind eine Verdrahtungsschicht 436a bzw. eine Verdrahtungsschicht 436b bereitgestellt.
Wie oben beschrieben ist, wird in dieser Ausführungsform die Oxidhalbleiterschicht 403 als eine Halbleiterschicht verwendet. Als ein für die Oxidhalbleiterschicht 403 verwendeter Oxidhalbleiter kann ein Vierkomponentenmetalloxid wie etwa ein Oxidhalbleiter auf In-Sn-Ga-Zn-O-Grundlage, ein Dreikomponentenmetalloxid wie etwa ein Oxidhalbleiter auf In-Ga-Zn-O-Grundlage, ein Oxidhalbleiter auf In-Sn-Zn-O-Grundlage, ein Oxidhalbleiter auf In-Al-Zn-O-Grundlage, ein Oxidhalbleiter auf Sn-Ga-Zn-O-Grundlage, ein Oxidhalbleiter auf Al-Ga-Zn-O-Grundlage oder ein Oxidhalbleiter auf Sn-Al-Zn-O-Grundlage; ein Zweikomponentenmetalloxid wie etwa ein Oxidhalbleiter auf In-Zn-O-Grundlage, ein Oxidhalbleiter auf In-Ga-O-Grundlage, ein Oxidhalbleiter auf Sn-Zn-O-Grundlage, ein Oxidhalbleiter auf Al-Zn-O-Grundlage, ein Oxidhalbleiter auf Zn-Mg-O-Grundlage, ein Oxidhalbleiter auf Sn-Mg-O-Grundlage oder ein Oxidhalbleiter auf In-Mg-O-Grundlage; oder ein Einkomponentenmetalloxid wie etwa ein Oxidhalbleiter auf In-O-Grundlage, ein Oxidhalbleiter auf Sn-O-Grundlage oder ein Oxidhalbleiter auf Zn-O-Grundlage verwendet werden. Ferner kann zu dem Oxidhalbleiter SiO₂ zugegeben sein. Hier ist z. B. ein Oxidhalbleiter auf In-Ga-Zn-O-Grundlage ein Oxid, das wenigstens In, Ga und Zn enthält, wobei es keine bestimmte Beschränkung an sein Zusammensetzungsverhältnis gibt. Darüber hinaus kann der Oxidhalbleiter auf In-Ga-Zn-O-Grundlage ein anderes Element als In, Ga und Zn enthalten.
Für die Oxidhalbleiterschicht 403 kann ein Oxidhalbleiter verwendet werden, der durch eine chemische Formel InMO₃(ZnO)_m (m > 0 und m ist keine natürliche Zahl) ausgedrückt ist. M repräsentiert hier eines oder mehrere Metallelemente, die aus Gallium (Ga), Aluminium (Al), Mangan (Mn) und Kobalt (Co) ausgewählt sind. Ferner kann M Ga, Ga und Al, Ga und Mn, Ga und Co oder dergleichen sein.
Der Sperrstrom des Transistors 410, des Transistors 420, des Transistors 430 und des Transistors 440, die die Oxidhalbleiterschicht 403 enthalten, kann wesentlich verringert sein. Somit kann das Potential jedes Knotens leicht gehalten werden, wenn diese Transistoren in der Impulssignal-Ausgangsschaltung und in dem Schieberegister verwendet werden, so dass die Möglichkeit von Störungen der Impulssignal-Ausgangsschaltung und des Schieberegisters wesentlich verringert sein kann.
An ein Substrat, das als das Substrat 400 mit einer isolierenden Oberfläche verwendet werden kann, gibt es keine besondere Beschränkung. Zum Beispiel können ein Glassubstrat, ein Quarzsubstrat oder dergleichen, die für eine Flüssigkristallanzeigevorrichtung oder dergleichen verwendet werden, verwendet werden. Alternativ kann z. B. ein Substrat verwendet werden, bei dem eine Isolierschicht über einem Siliciumwafer ausgebildet ist.
In jedem der Transistoren 410, 420 und 430 mit untenliegendem Gate kann zwischen dem Substrat und der Gate-Elektrodenschicht eine Isolierschicht bereitgestellt sein, die als eine Basis dient. Die Isolierschicht besitzt eine Funktion, die Diffusion eines Störstellenelements aus dem Substrat zu verhindern, und kann so ausgebildet sein, dass sie eine Einschichtstruktur oder eine gestapelte Struktur, die eine oder mehrere Lagen enthält, die aus einer Siliciumnitridlage, aus einer Siliciumoxidlage, aus einer Siliciumnitridoxidlage und aus einer Siliciumoxynitridlage ausgewählt sind, aufweist.
Die Gate-Elektrodenschicht 401 kann unter Verwendung eines Metallmaterials wie etwa Molybdän, Titan, Chrom, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Scandium oder eines Legierungsmaterials, das irgendeines dieser Materialien als eine Hauptkomponente enthält, ausgebildet werden. Die Gate-Elektrodenschicht 401 kann eine Einschichtstruktur oder eine gestapelte Struktur aufweisen.
Die Gate-Isolierschicht 402 kann durch Plasma-CVD, Zerstäuben oder dergleichen unter Verwendung einer oder mehrerer Lagen, die aus einer Siliciumoxidlage, aus einer Siliciumnitridlage, aus einer Siliciumoxynitridlage, aus einer Siliciumnitridoxidlage, aus einer Aluminiumoxidlage, aus einer Aluminiumnitridlage, aus einer Aluminiumoxynitridlage, aus einer Aluminiumnitridoxidlage, aus einer Hafniumoxidlage und dergleichen ausgewählt werden, ausgebildet werden. Zum Beispiel kann eine Gate-Isolierlage mit einer Gesamtdicke von etwa 300 nm in der Weise ausgebildet werden, dass durch Plasma-CVD eine Siliciumnitridlage (SiN_y (y > 0)) mit einer Dicke von 50 nm bis 200 nm als eine erste Gate-Isolierschicht ausgebildet wird und über der ersten Gate-Isolierlage durch Zerstäuben eine Siliciumoxidlage (SiO_x (x > 0) ) mit einer Dicke von 5 nm bis 300 nm als eine zweite Gate-Isolierlage gestapelt wird.
Die Source-Elektrodenschicht 405a und die Drain-Elektrodenschicht 405b können unter Verwendung eines Metallmaterials wie etwa Molybdän, Titan, Chrom, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Scandium oder eines Legierungsmaterials, das eines dieser Materialien als eine Hauptkomponente enthält, ausgebildet werden. Zum Beispiel können die Source-Elektrodenschicht 405a und die Drain-Elektrodenschicht 405b eine gestapelte Struktur einer Metallschicht, die Aluminium, Kupfer oder dergleichen enthält, und einer Schicht aus einem hochschmelzenden Metall, die Titan, Molybdän, Wolfram oder dergleichen enthält, aufweisen. Die Wärmebeständigkeit kann unter Verwendung eines Aluminiummaterials, dem ein Element zum Verhindern der Erzeugung von Ätzhügeln und Nadelkristallen (z. B. Silicium, Neodym oder Scandium) zugesetzt worden ist, verbessert werden.
Alternativ kann eine leitende Metalloxidlage als eine leitende Lage verwendet werden, die als die Source-Elektrodenschicht 405a und als die Drain-Elektrodenschicht 405b (einschließlich einer Verdrahtungsschicht, die aus derselben Schicht wie die Source-Elektrodenschicht 405a und die Drain-Elektrodenschicht 405b ausgebildet ist) dient. Als ein leitendes Metalloxid können Indiumoxid (In₂O₃), Zinnoxid (SnO₂), Zinkoxid (ZnO), eine Legierung aus Indiumoxid und Zinnoxid (In₂O₃-SnO₂, das in einigen Fällen als ITO abgekürzt wird), eine Legierung aus Indiumoxid und Zinkoxid (In₂O₃-ZnO), irgendeines dieser Metalloxidmaterialien, das Siliciumoxid enthält, oder dergleichen verwendet werden.
Die Verdrahtungsschicht 436a und die Verdrahtungsschicht 436b, die mit der Source-Elektrodenschicht 405a bzw. mit der Drain-Elektrodenschicht 405b in Kontakt stehen, können unter Verwendung eines Materials ausgebildet werden, das ähnlich dem der Source-Elekrodenschicht 405a und der Drain-Elektrodenschicht 405b ist.
Für jede der Isolierschichten 407, 427 und 437 kann typisch eine anorganische Isolierlage wie etwa eine Siliciumoxidlage, eine Siliciumoxynitridlage, eine Aluminiumoxidlage oder eine Aluminiumoxynitridlage verwendet werden.
Für die Schutzisolierschicht 409 kann eine anorganische Isolierlage wie etwa eine Siliciumnitridlage, eine Aluminiumnitridlage, eine Siliciumnitridoxidlage oder eine Aluminiumnitridoxidlage verwendet werden.
Außerdem kann über der Schutzisolierschicht 409 eine Planarisierungsisolierlage ausgebildet werden, um die Oberflächenunebenheit wegen des Transistors zu verringern. Für die Planarisierungsisolierlage kann ein organisches Material wie etwa Polyimid, Acryl oder Benzocyclobuten verwendet werden. Als eine Alternative zu einem solchen organischen Material kann ein Material mit niedriger Dielektrizitätskonstante (ein Material mit niedrigem k) oder dergleichen verwendet werden. Es wird angemerkt, dass die Planarisierungsisolierlage durch Stapeln mehrerer Isolierlagen, die diese Materialien enthalten, ausgebildet werden kann.
Die Strukturen, Verfahren und dergleichen, die in dieser Ausführungsform beschrieben sind, können soweit erforderlich mit irgendwelchen der Strukturen, Verfahren und dergleichen, die in den anderen Ausführungsformen beschrieben sind, kombiniert werden.
[Ausführungsform 5]
In dieser Ausführungsform wird ein Beispiel eines Transistors, der eine Oxidhalbleiterschicht enthält, und ein Beispiel eines Herstellungsverfahrens dafür anhand von 11A bis 11E ausführlich beschrieben.
11A bis 11E sind Querschnittsansichten, die einen Herstellungsprozess eines Transistors darstellen. Ein hier dargestellter Transistor 510 ist ähnlich dem in 10A dargestellten Transistor 410 ein invertiert gestapelter Transistor.
Ein Oxidhalbleiter, der für eine Halbleiterschicht dieser Ausführungsform verwendet wird, ist ein i-Oxidhalbleiter (Oxideigenhalbleiter) oder im Wesentlichen ein i-Oxidhalbleiter (Oxideigenhalbleiter). Der i-Oxidhalbleiter (Oxideigenhalbleiter) oder im Wesentlichen i-Oxidhalbleiter (Oxideigenhalbleiter) wird in einer Weise erhalten, dass Wasserstoff, was n-Störstellen sind, aus einem Oxidhalbleiter entfernt wird und der Oxidhalbleiter gereinigt wird, damit er nach Möglichkeit wenige Störstellen enthält, die keine Hauptkomponenten des Oxidhalbleiters sind.
Es wird angemerkt, dass der gereinigte Oxidhalbleiter äußerst wenige Ladungsträger enthält und dass die Ladungsträgerkonzentration niedriger als 1 · 10¹⁴ cm^-3, vorzugsweise niedriger als 1 · 10¹² cm^-3, weiter bevorzugt niedriger als 1 · 10¹¹ cm^-3, ist. Solche wenigen Ladungsträger ermöglichen, dass ein Strom in einem ausgeschalteten Zustand (Sperrstrom) klein genug ist.
Genauer kann in dem Transistor, der die oben beschriebene Oxidhalbleiterschicht enthält, die Sperrstromdichte pro Kanalbreite von 1 µm bei Raumtemperatur (25 °C) unter Bedingungen, unter denen die Kanallänge L des Transistors 10 µm ist und die Source-Drain-Spannung 3 V ist, 100 zA · µm^-1 (1 · 10^-19 A · µm^-1) oder niedriger sein oder ferner 10 zA · µm^-1 (1 · 10^-20A · µm^-1) oder niedriger sein.
Ein Transistor 510, der eine gereinigte Oxidhalbleiterschicht enthält, besitzt kaum eine Temperaturabhängigkeit des Durchlassstroms und besitzt einen äußerst kleinen Sperrstrom.
Anhand von 11A bis 11E wird ein Prozess zur Herstellung des Transistors 510 über einem Substrat 505 beschrieben.
Zunächst wird über dem Substrat 505 mit einer isolierenden Oberfläche eine leitende Lage ausgebildet und daraufhin wird durch einen ersten Photolithographieprozess eine Gate-Elektrodenschicht 511 ausgebildet. Es wird angemerkt, dass eine in dem Photolithographieprozess verwendete Resistmaske durch ein Tintenstrahlverfahren ausgebildet werden kann. Die Ausbildung der Resistmaske durch ein Tintenstrahlverfahren benötigt keine Photomaske; somit können die Herstellungskosten verringert werden.
Als das Substrat 505 mit einer isolierenden Oberfläche kann ein ähnliches Substrat wie das in der obigen Ausführungsform beschriebene Substrat 400 verwendet werden. In dieser Ausführungsform wird als das Substrat 505 ein Glassubstrat verwendet.
Zwischen dem Substrat 505 und der Gate-Elektrodenschicht 511 kann eine Isolierschicht bereitgestellt werden, die als eine Basis dient. Die Isolierschicht besitzt eine Funktion, die Diffusion eines Störstellenelements aus dem Substrat 505 zu verhindern, und kann aus einer oder aus mehreren Lagen ausgebildet werden, die aus einer Siliciumnitridlage, aus einer Siliciumoxidlage, aus einer Siliciumnitridoxidlage, aus einer Siliciumoxynitridlage und dergleichen ausgewählt werden.
Die Gate-Elektrodenschicht 511 kann unter Verwendung eines Metallmaterials wie etwa Molybdän, Titan, Chrom, Tantal, Wolfram, Aluminium, Kupfer, Neodym oder Scandium oder eines Legierungsmaterials, das irgendeines dieser Metallmaterialien als eine Hauptkomponente enthält, ausgebildet werden. Die Gate-Elektrodenschicht 511 kann eine Einschichtstruktur oder eine gestapelte Struktur aufweisen.
Nachfolgend wird über der Gate-Elektrodenschicht 511 eine Gate-Isolierschicht 507 ausgebildet. Die Gate-Isolierschicht 507 kann durch ein Plasma-CVD-Verfahren, durch ein Zerstäubungsverfahren oder dergleichen ausgebildet werden. Die Gate-Isolierschicht 507 kann aus einer oder aus mehreren Lagen ausgebildet werden, die aus einer Siliciumoxidlage, aus einer Siliciumnitridlage, aus einer Siliciumoxynitridlage, aus einer Siliciumnitridoxidlage, aus einer Aluminiumoxidlage, aus einer Aluminiumnitridlage, aus einer Aluminiumoxynitridlage, aus einer Aluminiumnitridoxidlage, aus einer Hafniumoxidlage und dergleichen ausgewählt werden.
Damit in der Gate-Isolierlage 507 und in einer Oxidhalbleiterlage 530 so wenig wie möglich Wasserstoff, Hydroxyl und Feuchtigkeit enthalten sind, ist es ferner bevorzugt, das Substrat 505, über dem die Gate-Elektrodenlage 511 ausgebildet wird, oder das Substrat 505, über dem die Gate-Elektrodenlage 511 und die Gate-Isolierlage 507 ausgebildet werden, in einer Vorheizkammer einer Zerstäubungsvorrichtung als Vorbehandlung für die Ausbildung der Oxidhalbleiterlage 530 vorzuheizen, so dass Störstellen wie etwa Wasserstoff und Feuchtigkeit, die in dem Substrat 505 adsorbiert sind, beseitigt werden. Als eine Entleerungseinheit für die Vorheizkammer ist vorzugsweise eine Kryopumpe bereitgestellt. Dieser Vorheizschritt kann vorzugsweise an dem Substrat 505 ausgeführt werden, über dem Schichten bis zu und einschließlich einer Source-Elektrodenschicht 515a und einer Drain-Elektrodenschicht 515b ausgebildet werden. Es wird angemerkt, dass diese Vorheizbehandlung weggelassen werden kann.
Nachfolgend wird über der Gate-Isolierschicht 507 die Oxidhalbleiterlage 530 mit einer Dicke größer oder gleich 2 nm und kleiner oder gleich 200 nm, vorzugsweise größer oder gleich 5 nm und kleiner oder gleich 30 nm, ausgebildet (siehe 11A).
Für die Oxidhalbleiterlage 530 kann irgendeines des Vierkomponentenmetalloxids, der Dreikomponentenmetalloxide, der Zweikomponentenmetalloxide, eines Oxidhalbleiters auf In-O-Grundlage, eines Oxidhalbleiters auf Sn-O-Grundlage, eines Oxidhalbleiters auf Zn-O-Grundlage und dergleichen, die in der obigen Ausführungsform beschrieben sind, verwendet werden.
Es ist besonders bevorzugt, als ein Target zum Ausbilden der Oxidhalbleiterlage 530 durch ein Zerstäubungsverfahren ein Target mit einem Zusammensetzungsverhältnis von In:Ga:Zn = 1:x:y (x ist größer oder gleich 0 und y ist größer oder gleich 0,5 und kleiner oder gleich 5) zu verwenden. Zum Beispiel kann ein Target mit einem Zusammensetzungsverhältnis von In₂O₃:Ga₂O₃:ZnO = 1:1:2 [Molverhältnis] verwendet werden. Alternativ kann ein Target mit einem Zusammensetzungsverhältnis von In₂O₃:Ga₂O₃:ZnO = 1:1:1 [Molverhältnis] , ein Target mit einem Zusammensetzungsverhältnis von In₂O₃ : Ga₂O₃ : ZnO = 1:1:4 [Molverhältnis] oder ein Target mit einem Zusammensetzungsverhältnis von In₂O₃:Ga₂O₃:ZnO = 1:0:2 [Molverhältnis] verwendet werden.
In dieser Ausführungsform wird eine Oxidhalbleiterschicht mit einer amorphen Struktur durch ein Zerstäubungsverfahren unter Verwendung eines Metalloxidtargets auf In-Ga-Zn-O-Grundlage ausgebildet.
Die relative Dichte eines Metalloxids in dem Metalloxidtarget ist größer oder gleich 80 %, vorzugsweise größer oder gleich 95 % und ferner vorzugsweise größer oder gleich 99,9 %. Die Verwendung eines Metalloxidtargets mit einer hohen relativen Dichte ermöglicht es, eine Oxidhalbleiterschicht mit einer dichten Struktur auszubilden.
Die Atmosphäre, in der die Oxidhalbleiterlage 530 ausgebildet wird, ist vorzugsweise eine Edelgasatmosphäre (typisch eine Argonatmosphäre), eine Sauerstoffatmosphäre oder eine gemischte Atmosphäre, die ein Edelgas (typisch Argon) und Sauerstoff enthält. Genauer wird vorzugsweise z. B. eine Atmosphäre eines hochreinen Gases verwendet, aus dem Störstellen wie etwa Wasserstoff, Wasser, Hydroxyl oder Hydrid entfernt worden sind, so dass die Störstellenkonzentration 1 ppm oder niedriger ist (so dass die Störstellenkonzentration vorzugsweise 10 ppb oder niedriger ist).
Bei der Ausbildung der Oxidhalbleiterlage 530 wird z. B. ein Prozessobjekt in einer Behandlungskammer gehalten, die unter einem Unterdruck gehalten wird, und kann das Prozessobjekt in der Weise erwärmt werden, dass die Temperatur des Prozessobjekts größer oder gleich 100 °C und niedriger als 550 °C, vorzugsweise größer oder gleich 200 °C und kleiner oder gleich 400 °C, ist. Alternativ kann die Temperatur des Prozessobjekts bei der Ausbildung der Oxidhalbleiterlage 530 Raumtemperatur (25 °C + 10 °C (größer oder gleich 15 °C und kleiner oder gleich 35 °C)) sein. Daraufhin wird ein Zerstäubungsgas eingeleitet, aus dem Wasserstoff, Wasser oder dergleichen entfernt worden sind, während Feuchtigkeit in der Behandlungskammer entfernt wird, und wird das obenerwähnte Target verwendet, wodurch die Oxidhalbleiterlage 530 ausgebildet wird. Die Oxidhalbleiterlage 530 wird ausgebildet, während das Prozessobjekt erwärmt wird, so dass in der Oxidhalbleiterschicht enthaltene Störstellen verringert werden können. Ferner kann eine Beschädigung durch Zerstäuben verringert werden. Um Feuchtigkeit in der Behandlungskammer zu entfernen, wird vorzugsweise eine Gettervakuumpumpe verwendet. Zum Beispiel können eine Kryopumpe, eine Ionenpumpe, eine Titansublimationspumpe oder dergleichen verwendet werden. Alternativ kann eine Turbopumpe verwendet werden, die mit einer Kühlfalle versehen ist. Durch Entleerung mit der Kryopumpe oder dergleichen können Wasserstoff, Wasser und dergleichen aus der Behandlungskammer entfernt werden, wodurch die Störstellenkonzentration in der Oxidhalbleiterlage 530 verringert werden kann.
Die Oxidhalbleiterlage 530 kann z. B. unter den folgenden Bedingungen ausgebildet werden: Die Entfernung zwischen dem Prozessobjekt und dem Target ist 170 mm, der Druck ist 0,4 Pa, die Gleichstromleistung (DC-Leistung) ist 0,5 kW und die Atmosphäre ist eine Sauerstoffatmosphäre (der Anteil von Sauerstoff ist 100 %), eine Argonatmosphäre (der Anteil von Argon ist 100 %) oder ist eine gemischte Atmosphäre, die Sauerstoff und Argon enthält. Da bei der Lagenausbildung erzeugte Pulversubstanzen (auch als Partikel oder Staub bezeichnet) verringert werden können und die Lagendicke gleichförmig werden kann, wird vorzugsweise eine Impulsgleichstromleistungsquelle (Impuls-DC-Leistungsquelle) verwendet. Die Dicke der Oxidhalbleiterlage 530 ist größer oder gleich 1 nm und kleiner oder gleich 50 nm, vorzugsweise größer oder gleich 1 nm und kleiner oder gleich 30 nm, bevorzugter größer oder gleich 1 nm und kleiner oder gleich 10 nm. Bei der Oxidhalbleiterlage 530 mit einer solchen Dicke kann ein Kurzkanaleffekt wegen Miniaturisierung unterdrückt werden. Es wird angemerkt, dass sich die geeignete Dicke je nach dem zu verwendenden Oxidhalbleitermaterial, der beabsichtigten Verwendung der Halbleitervorrichtung und dergleichen unterscheidet; so dass die Dicke in Übereinstimmung mit dem Material, mit der beabsichtigten Verwendung und dergleichen bestimmt werden kann.
Es wird angemerkt, dass vorzugsweise eine Substanz, die an einer Oberfläche befestigt ist, auf der die Oxidhalbleiterlage 530 ausgebildet werden soll (z. B. an einer Oberfläche der Gate-Isolierschicht 507), durch umgekehrtes Zerstäuben, in dem ein Argongas eingeleitet wird und ein Plasma erzeugt wird, entfernt wird, bevor die Oxidhalbleiterlage 530 durch ein Zerstäubungsverfahren ausgebildet wird. Im Gegensatz zum normalen Zerstäuben, in dem Ionen mit einem Zerstäubungstarget kollidieren, ist das umgekehrte Zerstäuben ein Verfahren, in dem Ionen mit einer Prozessoberfläche kollidieren, so dass die Oberfläche geändert wird. Als ein Beispiel eines Verfahrens, um zu veranlassen, dass Ionen mit einer Prozessoberfläche kollidieren, gibt es ein Verfahren, in dem an die Prozessoberfläche in einer Argonatmosphäre eine Hochfrequenzspannung angelegt wird, so dass in der Nähe des Prozessobjekts ein Plasma erzeugt wird. Es wird angemerkt, dass anstelle einer Argonatmosphäre eine Atmosphäre aus Stickstoff, Helium, Sauerstoff oder dergleichen verwendet werden kann.
Nachfolgend wird die Oxidhalbleiterlage 530 durch einen zweiten Photolithographieprozess zu einer inselförmigen Oxidhalbleiterschicht verarbeitet. Es wird angemerkt, dass eine in dem Photolithographieprozess verwendete Resistmaske durch ein Tintenstrahlverfahren ausgebildet werden kann. Die Ausbildung der Resistmaske durch ein Tintenstrahlverfahren benötigt keine Photomaske; somit können die Herstellungskosten gesenkt werden.
Falls in der Gate-Isolierschicht 507 ein Kontaktloch ausgebildet wird, kann ein Schritt zum Ausbilden des Kontaktlochs gleichzeitig mit dem Verarbeiten der Oxidhalbleiterlage 530 ausgeführt werden.
Als das Ätzen der Oxidhalbleiterlage 530 kann entweder Nassätzen oder Trockenätzen oder beides genutzt werden. Als ein Ätzmittel, das zum Nassätzen der Oxidhalbleiterlage 530 verwendet wird, kann eine Lösung verwendet werden, die durch Mischen von Phosphorsäure, Essigsäure und Salpetersäure oder dergleichen erhalten wird. Ein Ätzmittel wie etwa ITO-07N (hergestellt von der KANTO CHEMICAL CO., INC.) kann ebenfalls verwendet werden.
Daraufhin wird auf der Oxidhalbleiterschicht eine Wärmebehandlung (erste Wärmebehandlung) ausgeführt, so dass eine Oxidhalbleiterschicht 531 ausgebildet wird (siehe 11B). Durch die erste Wärmebehandlung wird überschüssiger Wasserstoff (einschließlich Wasser und Hydroxyl) in der Oxidhalbleiterschicht entfernt und eine Struktur der Oxidhalbleiterschicht verbessert, so dass Störstellenniveaus in der Energielücke verringert werden können. Die Temperatur der ersten Wärmebehandlung ist z. B. größer oder gleich 300 °C und kleiner als 550 °C oder größer oder gleich 400 °C und kleiner oder gleich 500 °C.
Die Wärmebehandlung kann in der Weise ausgeführt werden, dass ein Prozessobjekt in einen Elektroofen eingeführt wird, in dem ein Widerstandsheizelement oder dergleichen verwendet wird, und unter einer Stickstoffatmosphäre eine Stunde lang bei 450 °C erwärmt wird. Während der Wärmebehandlung ist die Oxidhalbleiterschicht nicht der Luft ausgesetzt, um den Eintritt von Wasser und Wasserstoff zu verhindern.
Die Wärmebehandlungsvorrichtung ist nicht auf einen Elektroofen beschränkt; die Wärmebehandlungsvorrichtung kann eine Vorrichtung sein, die ein Prozessobjekt unter Verwendung thermischer Bedingungen oder von Wärmestrahlung von einem Medium wie etwa erwärmtem Gas oder dergleichen erwärmt. Zum Beispiel kann eine RTA-Vorrichtung (Vorrichtung zum schnellen thermischen Tempern) wie etwa eine LRTA-Vorrichtung (Vorrichtung zum schnellen thermischen Lampentempern) oder eine GRTA-Vorrichtung (Vorrichtung zum schnellen thermischen Gastempern) verwendet werden. Eine LRTA-Vorrichtung ist eine Vorrichtung zum Erwärmen eines Prozessobjekts unter Verwendung von Lichtstrahlung (elektromagnetischer Wellen), die von einer Lampe wie etwa einer Halogenlampe, einer Halogenmetalldampflampe, einer Xenonbogenlampe, einer Kohlenstoffbogenlampe, einer Hochdrucknatriumlampe oder einer Hochdruckquecksilberlampe emittiert wird. Eine GRTA-Vorrichtung ist eine Vorrichtung für die Wärmebehandlung unter Verwendung eines Hochtemperaturgases. Als das Gas wird ein Inertgas, das nicht mit einem Prozessobjekt durch Wärmebehandlung reagiert, wie etwa Stickstoff oder ein Edelgas wie etwa Argon verwendet.
Zum Beispiel kann als die erste Wärmebehandlung eine GRTA-Behandlung auf die folgende Weise ausgeführt werden. Das Prozessobjekt wird in eine Inertgasatmosphäre gebracht, die erwärmt worden ist, mehrere Minuten erwärmt und daraufhin aus der Inertgasatmosphäre entnommen. Die GRTA-Behandlung ermöglicht eine Hochtemperaturwärmebehandlung in kurzer Zeit. Darüber hinaus können in der GRTA-Behandlung selbst Bedingungen, in denen die Temperatur den oberen Temperaturgrenzwert des Prozessobjekts übersteigt, genutzt werden. Es wird angemerkt, dass das Inertgas während des Prozesses zu einem Gas, das Sauerstoff enthält, geändert werden kann. Dies ist so, da Störstellenniveaus in der Energielücke wegen Sauerstoffmangel durch Ausführen der ersten Wärmebehandlung in einer Atmosphäre, die Sauerstoff enthält, verringert werden können.
Es wird angemerkt, dass als eine Inertgasatmosphäre vorzugsweise eine Atmosphäre verwendet wird, die Stickstoff oder ein Edelgas (z. B. Helium, Neon oder Argon) als ihre Hauptkomponente enthält und die kein Wasser, keinen Wasserstoff oder dergleichen enthält. Zum Beispiel wird die Reinheit des Stickstoffs oder eines Edelgases wie etwa Helium, Neon oder Argon, das in eine Wärmebehandlungsvorrichtung eingeleitet wird, auf 6N (99,9999 %) oder mehr, vorzugsweise auf 7N (99,99999 %) oder mehr eingestellt (d. h., die Störstellenkonzentration ist 1 ppm oder kleiner, vorzugsweise 0,1 ppm oder kleiner).
Auf jeden Fall werden die Störstellen durch die erste Wärmebehandlung in der Weise verringert, dass die i-Oxidhalbleiterschicht (Oxideigenhalbleiterschicht) oder im Wesentlichen i-Oxidhalbleiterschicht erhalten wird. Dementsprechend kann ein Transistor mit im Wesentlichen ausgezeichneten Eigenschaften verwirklicht werden.
Die obige Wärmebehandlung (erste Wärmebehandlung) bewirkt das Entfernen von Wasserstoff, Wasser und dergleichen und kann somit als eine Dehydratationsbehandlung, Dehydrierungsbehandlung oder dergleichen bezeichnet werden. Die Dehydratationsbehandlung oder Dehydrierungsbehandlung kann nach der Ausbildung der Oxidhalbleiterlage 530 und bevor die Oxidhalbleiterlage 530 zu der inselförmigen Oxidhalbleiterschicht verarbeitet wird, ausgeführt werden. Diese Dehydratationsbehandlung oder Dehydrierungsbehandlung kann einmal oder mehrmals ausgeführt werden.
Die erste Wärmebehandlung kann anstelle des obigen Zeitpunkts zu einem der folgenden Zeitpunkte ausgeführt werden: nach Ausbildung einer Source-Elektrodenschicht und einer Drain-Elektrodenschicht, nach Ausbildung einer Isolierschicht über der Source-Elektrodenschicht und der Drain-Elektrodenschicht und dergleichen.
Nachfolgend wird über der Gate-Isolierschicht 507 und über der Oxidhalbleiterschicht 531 eine leitende Lage ausgebildet, die zu einer Source-Elektrodenschicht und zu einer Drain-Elektrodenschicht (einschließlich einer aus derselben Schicht wie die Source-Elektrodenschicht und die Drain-Elektrodenschicht ausgebildeten Verdrahtung) werden soll. Die leitende Lage, die zum Ausbilden der Source-Elektrodenschicht und der Drain-Elektrodenschicht verwendet wird, kann unter Verwendung irgendeines der in der obigen Ausführungsform beschriebenen Materialien ausgebildet werden.
In einem dritten Photolithographieprozess wird über der leitenden Lage eine Resistmaske ausgebildet und werden durch selektives Ätzen die Source-Elektrodenschicht 515a und die Drain-Elektrodenschicht 515b ausgebildet, woraufhin die Resistmaske entfernt wird (siehe 11C).
Das Belichten zur Zeit der Ausbildung der Resistmaske in dem dritten Photolithographieprozess kann unter Verwendung von Ultraviolettlicht, KrF-Laserlicht oder ArF-Laserlicht ausgeführt werden. Es wird angemerkt, dass die Kanallänge (L) des Transistors durch die Entfernung zwischen der Source-Elektrodenschicht und der Drain-Elektrodenschicht bestimmt ist. Somit ist es bei der Belichtung zum Ausbilden einer Maske für einen Transistor mit einer Kanallänge (L) kleiner als 25 nm bevorzugt, extremes Ultraviolettlicht zu verwenden, dessen Wellenlänge nicht länger als mehrere Nanometer bis mehrere zehn Nanometer ist. Beim Belichten unter Verwendung von extremem Ultraviolettlicht ist die Auflösung hoch und die Tiefenschärfe groß. Aus diesen Gründen kann die Kanallänge (L) des später fertiggestellten Transistors größer oder gleich 10 nm und kleiner oder gleich 1000 nm (1 µm) sein und kann die Schaltung mit hoher Geschwindigkeit arbeiten. Darüber hinaus kann der Leistungsverbrauch der Halbleitervorrichtung durch Miniaturisierung verringert sein.
Um die Anzahl der Photomasken und die Anzahl der Photolithographieprozesse zu verringern, kann der Ätzschritt unter Verwendung einer Resistmaske ausgeführt werden, die mit einer Mehrtonmaske ausgebildet wird. Da eine mit einer Mehrtonmaske ausgebildete Resistmaske Gebiete mehrerer Dicken enthält und ihre Form durch Ausführen von Ätzen weiter geändert werden kann, kann die Resistmaske in mehreren Ätzschritten verwendet werden, um verschiedene Muster bereitzustellen. Somit kann mit einer Mehrtonmaske eine Resistmaske ausgebildet werden, die wenigstens zwei Arten unterschiedlicher Muster entspricht. Somit kann die Anzahl der Belichtungsmasken verringert werden und kann die Anzahl entsprechender Photolithographieprozesse ebenfalls verringert werden, wodurch eine Vereinfachung des Prozesses verwirklicht werden kann.
Es wird angemerkt, dass die Ätzbedingungen vorzugsweise in der Weise optimiert werden, dass die Oxidhalbleiterschicht 531 nicht geätzt und geteilt wird, wenn die leitende Lage geätzt wird. Allerdings ist es schwierig, Ätzbedingungen zu erhalten, in denen nur die leitende Lage geätzt wird und die Oxidhalbleiterschicht 531 überhaupt nicht geätzt wird. In einigen Fällen wird ein Teil der Oxidhalbleiterschicht 531 geätzt, wenn die leitende Lage geätzt wird, wodurch die Oxidhalbleiterschicht 531 mit einem Nutabschnitt (einem ausgesparten Abschnitt) ausgebildet wird.
Für das Ätzen der leitenden Lage kann entweder Nassätzen oder Trockenätzen verwendet werden. Es wird angemerkt, dass hinsichtlich der Miniaturisierung von Elementen vorzugsweise Trockenätzen verwendet wird. Soweit erforderlich können ein Ätzgas und ein Ätzmittel in Übereinstimmung mit einem zu ätzenden Material ausgewählt werden. In dieser Ausführungsform wird eine Titanlage als die leitende Lage verwendet und wird für die Oxidhalbleiterlage 531 ein Material auf In-Ga-Zn-O-Grundlage verwendet; dementsprechend kann im Fall der Nutzung von Nassätzen eine Ammoniak-Wasserstoffperoxid-Lösung (31 Gew.-% Wasserstoffperoxidlösung : 28 Gew.-% Ammoniakwasser : Wasser = 5:2:2) als ein Ätzmittel verwendet werden.
Nachfolgend wird vorzugsweise eine Plasmabehandlung unter Verwendung eines Gases wie etwa Distickstoffmonoxid (N₂O) , Stickstoff (N₂) oder Argon (Ar) ausgeführt, so dass Wasser, Wasserstoff oder dergleichen, die an einer Oberfläche eines freiliegenden Abschnitts der Oxidhalbleiterschicht befestigt sind, entfernt werden können.
Falls eine Plasmabehandlung ausgeführt wird, wird nach der Plasmabehandlung eine Isolierschicht 516, die als eine Schutzisolierlage dient, ausgebildet, ohne dass sie der Luft ausgesetzt wird.
Die Isolierschicht 516 wird vorzugsweise durch ein Verfahren, durch das Störstellen wie etwa Wasser oder Stickstoff nicht in die Isolierschicht 516 eingeführt werden, wie etwa ein Zerstäubungsverfahren, auf eine Dicke von wenigstens 1 nm ausgebildet. Wenn Wasserstoff in der Isolierschicht 516 enthalten ist, wird durch den Wasserstoff eine Eingabe von Wasserstoff in die Oxidhalbleiterschicht oder eine Extraktion von Sauerstoff in der Oxidhalbleiterschicht verursacht, wodurch veranlasst wird, dass der Rückkanal der Oxidhalbleiterschicht einen niedrigeren Widerstand (und damit eine n-Leitfähigkeit) besitzt, so dass ein parasitärer Kanal ausgebildet werden kann. Als die Isolierschicht 516 wird vorzugsweise eine Siliciumoxidlage, eine Siliciumoxynitridlage, eine Aluminiumoxidlage, eine Aluminiumoxynitridlage oder dergleichen verwendet.
In dieser Ausführungsform wird durch ein Zerstäubungsverfahren eine Siliciumoxidlage auf eine Dicke von 200 nm als die Isolierschicht 516 ausgebildet. Die Substrattemperatur bei der Ablagerung kann größer oder gleich der Raumtemperatur (25 °C) und kleiner oder gleich 300 °C sein und beträgt in dieser Ausführungsform 100 °C. Die Siliciumoxidlage kann durch ein Zerstäubungsverfahren in einer Edelgasatmosphäre (typisch eine Argonatmosphäre), einer Sauerstoffatmosphäre oder einer gemischten Atmosphäre, die ein Edelgas und Sauerstoff enthält, abgelagert werden. Als ein Target kann ein Siliciumoxidtarget oder ein Siliciumtarget verwendet werden.
Um in der Ablagerungskammer der Isolierschicht 516 gleichzeitig mit der Ablagerung der Oxidhalbleiterlage 530 verbleibende Feuchtigkeit zu entfernen, wird vorzugsweise eine Gettervakuumpumpe (wie etwa eine Kryopumpe) verwendet. Wenn die Isolierschicht 516 in der Ablagerungskammer, die unter Verwendung einer Kryopumpe entleert wird, abgelagert wird, kann die Störstellenkonzentration in der Isolierschicht 516 verringert werden. Als eine Entleerungseinheit zum Entfernen von Feuchtigkeit, die in der zum Ausbilden der Isolierschicht 516 verwendeten Ablagerungskammer verbleibt, kann eine Turbopumpe verwendet werden, die mit einer Kühlfalle versehen ist.
Ein zum Ausbilden der Isolierschicht 516 verwendetes Zerstäubungsgas ist vorzugsweise ein hochreines Gas, aus dem Störstellen wie etwa Wasserstoff oder Wasser entfernt worden sind.
Nachfolgend wird in einer Inertgasatmosphäre oder in einer Sauerstoffgasatmosphäre eine zweite Wärmebehandlung ausgeführt. Die zweite Wärmebehandlung wird bei einer Temperatur größer oder gleich 200 °C und kleiner oder gleich 450 °C, vorzugsweise größer oder gleich 250 °C und kleiner oder gleich 350 °C, ausgeführt. Zum Beispiel kann die Wärmebehandlung 1 Stunde lang in einer Stickstoffatmosphäre bei 250 °C ausgeführt werden. Die zweite Wärmebehandlung kann die Schwankung elektrischer Eigenschaften des Transistors verringern. Durch Zuführen von Sauerstoff von der Isolierschicht 516 zu der Oxidhalbleiterschicht 531 werden Sauerstofffehlstellen in der Oxidhalbleiterschicht 531 verringert, wodurch eine i-Oxidhalbleiterschicht (Oxideigenhalbleiterschicht) oder im Wesentlichen i-Oxidhalbleiterschicht ausgebildet werden kann.
In dieser Ausführungsform wird die zweite Wärmebehandlung nach Ausbildung der Isolierschicht 516 ausgeführt; allerdings ist der Zeitpunkt der zweiten Wärmebehandlung darauf nicht beschränkt. Zum Beispiel können die erste Wärmebehandlung und die zweite Wärmebehandlung aufeinanderfolgend ausgeführt werden oder kann die erste Wärmebehandlung auch als die zweite Wärmebehandlung fungieren.
In der oben beschriebenen Weise wird die Oxidhalbleiterschicht 531 durch die erste Wärmebehandlung und durch die zweite Wärmebehandlung gereinigt, so dass sie so wenige Störstellen wie möglich enthält, die keine Hauptkomponenten der Oxidhalbleiterschicht sind, wodurch die Oxidhalbleiterschicht 531 zu einer i-Oxidhalbleiterschicht (Oxideigenhalbleiterschicht) werden kann.
Durch den oben beschriebenen Prozess wird der Transistor 510 ausgebildet (siehe 11D).
Es ist bevorzugt, über der Isolierschicht 516 ferner eine Schutzisolierschicht 506 auszubilden (siehe 11E). Die Schutzisolierschicht 506 verhindert den Eintrag von Wasserstoff, Wasser und dergleichen von außen. Als die Schutzisolierschicht 506 kann z. B. eine Siliciumnitridlage, eine Aluminiumnitridlage oder dergleichen verwendet werden. Das Ausbildungsverfahren der Schutzisolierschicht 506 ist nicht besonders beschränkt; allerdings ist ein HF-Zerstäubungsverfahren zum Ausbilden der Schutzisolierschicht 506 geeignet, da es eine hohe Produktivität erzielt.
Nach der Ausbildung der Schutzisolierschicht 506 kann 1 Stunde bis 30 Stunden lang in der Luft eine weitere Wärmebehandlung bei einer Temperatur größer oder gleich 100 °C und kleiner oder gleich 200 °C ausgeführt werden.
Ein Transistor, der eine gereinigte Oxidhalbleiterschicht enthält und der gemäß dieser wie oben beschriebenen Ausführungsform hergestellt worden ist, besitzt eine Eigenschaft eines merklich kleinen Sperrstroms. Somit kann das Potential eines Knotens unter Verwendung des Transistors leicht gehalten werden. Die Verwendung eines solchen Transistors für eine Impulssignal-Ausgangsschaltung und für ein Schieberegister kann die Wahrscheinlichkeit, dass eine Störung der Impulssignal-Ausgangsschaltung und des Schieberegisters verursacht wird, merklich verringern.
Die Strukturen, Verfahren und dergleichen, die in dieser Ausführungsform beschrieben sind, können soweit erforderlich mit irgendwelchen der Strukturen, Verfahren und dergleichen, die in den anderen Ausführungsformen beschrieben sind, kombiniert werden.
[Ausführungsform 6]
Unter Verwendung des Schieberegisters, dessen Beispiel in einer der Ausführungsformen 1 bis 3 beschrieben ist, kann eine Halbleitervorrichtung mit einer Anzeigefunktion (auch als eine Anzeigevorrichtung bezeichnet) hergestellt werden. Ferner kann ein Teil einer Treiberschaltung oder eine gesamte Treiberschaltung über demselben Substrat wie ein Pixelabschnitt ausgebildet sein, wodurch ein System auf dem Bildschirm erhalten werden kann.
Als ein Anzeigeelement, das für die Anzeigevorrichtung verwendet wird, kann ein Flüssigkristallelement (auch als Flüssigkristallanzeigeelement bezeichnet) oder ein Lichtemitterelement (auch als Lichtemitteranzeigeelement bezeichnet) verwendet werden. Ein Lichtemitterelement enthält in seiner Kategorie ein Element, dessen Helligkeit durch einen Strom oder durch eine Spannung gesteuert wird, und enthält in seiner Kategorie spezifisch ein anorganisches Elektrolumineszenzelement (EL-Element), ein organisches EL-Element und dergleichen. Darüber hinaus kann ein Anzeigemedium, dessen Kontrast durch einen elektrischen Effekt geändert wird, wie etwa eine elektronische Tinte, verwendet werden.
In 12A ist ein Dichtungsmittel 4005 in der Weise bereitgestellt, dass es einen über einem ersten Substrat 4001 bereitgestellten Pixelabschnitt 4002 umgibt, wobei der Pixelabschnitt 4002 zwischen dem ersten Substrat 4001 und einem zweiten Substrat 4006 abgedichtet ist. In 12A sind in einem Gebiet, das von einem von dem Dichtungsmittel 4005 umgebenen Gebiet verschieden ist, über dem ersten Substrat 4001 eine Abtastleitungs-Treiberschaltung 4004 und eine Signalleitungs-Treiberschaltung 4003 angebracht, die über einem Substrat getrennt vorbereitet ausgebildet sind. Ferner werden der Signalleitungs-Treiberschaltung 4003, die getrennt ausgebildet ist, und der Abtastleitungs-Treiberschaltung 4004 oder dem Pixelabschnitt 4002 von flexiblen gedruckten Schaltungen (FPCs) 4018a und 4018b eine Vielzahl von Signalen und Potentialen zugeführt.
In 12B und 12C ist das Dichtungsmittel 4005 in der Weise bereitgestellt, dass es den Pixelabschnitt 4002 und die Abtastleitungs-Treiberschaltung 4004, die über dem ersten Substrat 4001 bereitgestellt sind, umgibt. Das zweite Substrat 4006 ist über dem Pixelabschnitt 4002 und der Abtastleitungs-Treiberschaltung 4004 bereitgestellt. Folglich sind der Pixelabschnitt 4002 und die Abtastleitungs-Treiberschaltung 4004 durch das erste Substrat 4001, durch das Dichtungsmittel 4005 und durch das zweite Substrat 4006 zusammen mit dem Anzeigeelement abgedichtet. In 12B und 12C ist die Signalleitungs-Treiberschaltung 4003, die über einem getrennt vorbereiteten Substrat ausgebildet ist, in einem Gebiet angebracht, das von einem von dem Dichtungsmittel 4005 umgebenen Gebiet über dem ersten Substrat 4001 verschieden ist. In 12B und 12C werden der Signalleitungs-Treiberschaltung 4003, die getrennt ausgebildet ist, und der Abtastleitungs-Treiberschaltung 4004 oder dem Pixelabschnitt 4002 von einer FPC 4018 eine Vielzahl von Signalen und Potentialen zugeführt.
Obwohl 12B und 12C jeweils ein Beispiel veranschaulichen, in dem die Signalleitungs-Treiberschaltung 4003 getrennt ausgebildet und auf dem ersten Substrat 4001 angebracht worden ist, ist die vorliegende Erfindung nicht auf diese Struktur beschränkt. Die Abtastleitungs-Treiberschaltung kann getrennt ausgebildet und daraufhin angebracht werden, oder nur ein Teil der Signalleitungs-Treiberschaltung oder ein Teil der Abtastleitungs-Treiberschaltung kann getrennt ausgebildet und daraufhin angebracht werden.
Es wird angemerkt, dass ein Verbindungsverfahren einer getrennt ausgebildeten Treiberschaltung nicht besonders beschränkt ist und dass ein Chip-auf-Glas-Verfahren (COG-Verfahren), ein Drahtkontaktierungsverfahren, ein automatisches Folienkontaktierungsverfahren (TAB-Verfahren) oder dergleichen verwendet werden können. 12A veranschaulicht ein Beispiel, in dem die Signalleitungs-Treiberschaltung 4003 und die Abtastleitungs-Treiberschaltung 4004 durch ein COG-Verfahren angebracht sind. 12B veranschaulicht ein Beispiel, in dem die Signalleitungs-Treiberschaltung 4003 durch ein COG-Verfahren angebracht ist. 12C veranschaulicht ein Beispiel, in dem die Signalleitungs-Treiberschaltung 4003 durch ein TAB-Verfahren angebracht ist.
Außerdem enthält die Anzeigevorrichtung einen Bildschirm, in dem das Anzeigeelement abgedichtet ist, und ein Modul, in dem eine IC oder dergleichen, die einen Controller enthält, an dem Bildschirm angebracht ist.
Es wird angemerkt, dass eine Anzeigevorrichtung in dieser Patentschrift eine Bildanzeigevorrichtung, eine Anzeigevorrichtung oder eine Lichtquelle (einschließlich einer Beleuchtungsvorrichtung) bedeutet. Darüber hinaus enthält die Anzeigevorrichtung in ihrer Kategorie außerdem die folgenden Module: ein Modul, an dem ein Verbinder wie etwa eine FPC, eine TAB-Folie oder ein TCP befestigt ist; ein Modul, das eine TAB-Folie oder einen TCP an der Spitze aufweist, von der eine Leiterplatte bereitgestellt ist; und ein Modul, in dem eine integrierte Schaltung (IC) durch ein COG-Verfahren direkt an einem Anzeigeelement angebracht ist.
Ferner enthält der über dem ersten Substrat bereitgestellte Pixelabschnitt mehrere Transistoren, wobei für die Transistoren die Transistoren verwendet werden können, die in der obenerwähnten Ausführungsform als ein Beispiel veranschaulicht sind.
Falls als das Anzeigeelement ein Flüssigkristallelement verwendet wird, wird ein thermotroper Flüssigkristall, ein niedermolekularer Flüssigkristall, ein hochmolekularer Flüssigkristall, ein in einem Polymer dispergierter Flüssigkristall, ein ferroelektrischer Flüssigkristall, ein antiferroelektrischer Flüssigkristall oder dergleichen verwendet. Diese Flüssigkristallmaterialien zeigen je nach den Bedingungen eine cholesterische Phase, eine smektische Phase, eine kubische Phase, eine chirale nematische Phase, eine isotrope Phase oder dergleichen.
Alternativ kann ein Flüssigkristall verwendet werden, der eine blaue Phase zeigt, für den eine Ausrichtungslage unnötig ist. Eine blaue Phase ist eine der Flüssigkristallphasen, die erzeugt wird, kurz bevor sich eine cholesterische Phase in eine isotrope Phase ändert, während die Temperatur eines cholesterischen Flüssigkristalls erhöht wird. Da die blaue Phase nur in einem schmalen Temperaturbereich erscheint, wird für eine Flüssigkristallschicht eine Flüssigkristallzusammensetzung verwendet, die ein chirales Mittel mit 5 Gew.-% oder mehr enthält, um den Temperaturbereich zu verbessern. Die Flüssigkristallzusammensetzung, die einen Flüssigkristall, der eine blaue Phase zeigt, und ein chirales Mittel enthält, besitzt eine kurze Ansprechzeit von 1 ms oder weniger, besitzt optische Isotropie, was den Ausrichtungsprozess unnötig macht, und eine geringe Betrachtungswinkelabhängigkeit. Außerdem braucht keine Ausrichtungslage bereitgestellt zu werden und ist somit keine Polierbehandlung notwendig. Somit kann die Beschädigung durch elektrostatische Entladung, die durch die Polierbehandlung verursacht wird, verhindert werden, und können Fehler und Beschädigung der Flüssigkristallanzeigevorrichtung in dem Herstellungsprozess verringert werden. Somit können Flüssigkristallanzeigevorrichtungen mit verbesserter Produktivität hergestellt werden.
Der spezifische Widerstand des Flüssigkristallmaterials ist größer oder gleich 1 - 10⁹ Ω · cm, vorzugsweise größer oder gleich 1 · 10¹¹ Ω · cm, noch bevorzugter größer oder gleich 1 · 10¹² Ω · cm. Es wird angemerkt, dass der spezifische Widerstand in dieser Beschreibung bei 20 °C gemessen ist.
Die Größe eines in der Flüssigkristallanzeigevorrichtung ausgebildeten Speicherkondensators wird unter Berücksichtigung des Leckstroms des in dem Pixelabschnitt bereitgestellten Transistors oder dergleichen in der Weise eingestellt, dass die Ladung für eine vorgegebene Periode gehalten werden kann. Die Größe des Speicherkondensators kann unter Berücksichtigung des Sperrstroms eines Transistors oder dergleichen eingestellt werden.
Für die Flüssigkristallanzeigevorrichtung wird eine Twisted-Nematic-Betriebsart (TN-Betriebsart), eine Betriebsart des Schaltens in der Ebene (IPS-Betriebsart), eine Streufeldschaltbetriebsart (FFS-Betriebsart), eine Betriebsart mit axial symmetrisch ausgerichteter Mikrozelle (ASM-Betriebsart), eine Betriebsart mit optisch kompensierter Doppelbrechung (OCB-Betriebsart), eine Betriebsart mit ferroelektrischem Flüssigkristall (FLC-Betriebsart), eine Betriebsart mit antiferroelektrischem Flüssigkristall (AFLC-Betriebsart) oder dergleichen verwendet.
Eine normalerweise schwarze Flüssigkristallanzeigevorrichtung wie etwa eine Durchsichtflüssigkristallanzeigevorrichtung, die eine Betriebsart mit vertikaler Ausrichtung (VA-Betriebsart) nutzt, ist bevorzugt. Die VA-Flüssigkristallanzeigevorrichtung weist eine Art Form auf, in der die Ausrichtung von Flüssigkristallmolekülen eines Flüssigkristallanzeigebildschirms gesteuert wird. In der VA-Flüssigkristallanzeigevorrichtung sind Flüssigkristallmoleküle in Bezug auf eine Bildschirmoberfläche in einer vertikalen Richtung ausgerichtet, wenn keine Spannung angelegt ist. Es werden einige Beispiele der Betriebsart mit vertikaler Ausrichtung gegeben. Zum Beispiel können eine Betriebsart mit vertikaler Mehrdomänenausrichtung (MVA-Betriebsart), eine Betriebsart mit gemusterter vertikaler Ausrichtung (PVA-Betriebsart), eine ASV-Betriebsart oder dergleichen verwendet werden. Darüber hinaus ist es möglich, ein Domänenmultiplikation oder Mehrdomänenentwurf genanntes Verfahren zu verwenden, in dem ein Pixel in einige Gebiete (Subpixel) geteilt ist und die Moleküle in ihren jeweiligen Gebieten in verschiedenen Richtungen ausgerichtet sind.
In der Anzeigevorrichtung sind soweit erforderlich eine schwarze Matrix (eine Lichtsperrschicht), ein optisches Element (ein optisches Substrat) wie etwa ein Polarisationselement, ein Verzögerungselement oder ein Antireflexelement und dergleichen bereitgestellt. Zum Beispiel kann unter Verwendung eines Polarisationssubstrats und eines Verzögerungssubstrats eine zirkulare Polarisation erhalten werden. Außerdem können eine Hintergrundbeleuchtung, eine Seitenbeleuchtung oder dergleichen als eine Lichtquelle verwendet werden.
Als ein Anzeigeverfahren in dem Pixelabschnitt können ein progressives Verfahren, ein Zeilensprungverfahren oder dergleichen genutzt werden. Ferner sind die Farbelemente, die in einem Pixel zur Zeit der Farbanzeige gesteuert werden, nicht auf drei Farben: R, G und B (wobei R, G und B in dieser Reihenfolge Rot, Grün und Blau entsprechen) beschränkt. Zum Beispiel können R, G, B und W (wobei W Weiß entspricht); R, G, B und eine oder mehrere von Gelb, Cyan, Magenta und dergleichen verwendet werden; oder kann dergleichen verwendet werden. Ferner können sich die Größen der Anzeigegebiete zwischen jeweiligen Punkten von Farbelementen unterscheiden. Es wird angemerkt, dass die offenbarte Erfindung nicht auf die Anwendung auf eine Anzeigevorrichtung für die Farbanzeige beschränkt ist; die offenbarte Erfindung kann ebenfalls auf eine Anzeigevorrichtung für eine einfarbige Anzeige angewendet werden.
Alternativ kann als das in der Anzeigevorrichtung enthaltene Anzeigeelement ein Lichtemitterelement verwendet werden, das Elektrolumineszenz nutzt. Lichtemitterelemente, die Elektrolumineszenz nutzen, werden in Übereinstimmung damit klassifiziert, ob ein Lichtemittermaterial eine organische Verbindung oder eine anorganische Verbindung ist. Im Allgemeinen wird das Erstere als ein organisches EL-Element bezeichnet und wird das Letztere als ein anorganisches EL-Element bezeichnet.
In einem organischen EL-Element werden durch Anlegen einer Spannung an ein Lichtemitterelement Elektronen und Löcher von einem Paar Elektroden getrennt in eine Schicht, die eine organische Lichtemitterverbindung enthält, injiziert, wobei ein Strom fließt. Die Ladungsträger (Elektronen und Löcher) werden rekombinieren gelassen, so dass die organische Lichtemitterverbindung angeregt wird. Die organische Lichtemitterverbindung kehrt aus dem angeregten Zustand in einen Grundzustand zurück und emittiert dadurch Licht. Wegen eines solchen Mechanismus wird das Lichtemitterelement ein Stromerregungs-Lichtemitterelement genannt.
Die anorganischen EL-Elemente werden gemäß ihren Elementstrukturen in ein anorganisches EL-Element vom Dispersionstyp und in ein anorganisches Dünnlagen-EL-Element klassifiziert. Ein anorganisches EL-Element vom Dispersionstyp weist eine Lichtemitterschicht auf, in der Partikel aus einem Lichtemittermaterial in einem Bindemittel verteilt sind, wobei ihr Lichtemissionsmechanismus eine Lichtemission vom Donator-Akzeptor-Rekombinationstyp ist, die ein Donatorniveau und ein Akzeptorniveau nutzt. Ein anorganisches Dünnlagen-EL-Element weist eine Struktur auf, bei der eine Lichtemitterschicht zwischen dielektrischen Schichten liegt, die weiter zwischen Elektroden liegen, wobei ihr Lichtemissionsmechanismus eine Lichtemission vom lokalisierten Typ ist, die den Elektronenübergang zwischen inneren Schalten von Metallionen nutzt.
Darüber hinaus kann als die Anzeigevorrichtung ein elektronisches Papier bereitgestellt werden, in dem elektronische Tinte angesteuert wird. Das elektronische Papier wird auch eine elektrophoretische Anzeigevorrichtung (elektrophoretische Anzeige) genannt und besitzt Vorteile, da es denselben Grad von Lesbarkeit wie normales Papier besitzt, weniger Leistungsverbrauch als andere Anzeigevorrichtungen besitzt und so eingestellt werden kann, dass es eine dünne und leichte Form besitzt.
Eine elektrophoretische Anzeigevorrichtung kann verschiedene Betriebsarten besitzen. Eine elektrophoretische Anzeigevorrichtung enthält mehrere Mikrokapseln, die in einem Lösungsmittel oder in einem gelösten Stoff verteilt sind, wobei jede Mikrokapsel erste Partikel, die positiv geladen sind, und zweite Partikel, die negativ geladen sind, enthält. Durch Anlegen eines elektrischen Felds an die Mikrokapseln bewegen sich die Partikel in den Mikrokapseln in zueinander entgegengesetzten Richtungen, wobei nur die Farbe der Partikel angezeigt wird, die sich auf einer Seite ansammeln. Es wird angemerkt, dass die ersten Partikel und die zweiten Partikel jeweils ein Pigment enthalten und sich ohne ein elektrisches Feld nicht bewegen. Darüber hinaus besitzen die ersten Partikel und die zweiten Partikel unterschiedliche Farben (die farblos sein können).
Somit ist eine elektrophoretische Anzeigevorrichtung eine Anzeigevorrichtung, die einen sogenannten dielektrophoretischen Effekt nutzt, durch den sich eine Substanz mit einer hohen Dielektrizitätskonstante zu einem Gebiet mit hohem elektrischen Feld bewegt.
Eine Lösung, in der die obigen Mikrokapseln in einem Lösungsmittel dispergiert sind, wird als elektronische Tinte bezeichnet. Diese elektronische Tinte kann auf eine Oberfläche aus Glas, Kunststoff, Gewebe, Papier oder dergleichen gedruckt werden. Darüber hinaus kann unter Verwendung eines Farbfilters oder von Partikeln, die ein Pigment besitzen, ebenfalls eine Farbanzeige erzielt werden.
Es wird angemerkt, dass die ersten Partikel und die zweiten Partikel in den Mikrokapseln jeweils unter Verwendung eines einzelnen Materials ausgebildet sein können, das aus einem leitenden Material, aus einem isolierenden Material, aus einem Halbleitermaterial, aus einem magnetischen Material, aus einem Flüssigkristallmaterial, aus einem ferroelektrischen Material, aus einem Elektrolumineszenzmaterial, aus einem elektrochromen Material oder aus einem magnetophoretischen Material ausgewählt ist, oder unter Verwendung eines Verbundmaterials irgendwelcher von diesen ausgebildet sein können.
Als das elektronische Papier kann eine Anzeigevorrichtung verwendet werden, die ein Twisting-Ball-Anzeigesystem verwendet. Das Twisting-Ball-Anzeigesystem bezieht sich auf ein Verfahren, in dem zwischen einer ersten Elektrodenschicht und einer zweiten Elektrodenschicht, die Elektrodenschichten sind, die für ein Anzeigeelement verwendet sind, kugelförmige Partikel angeordnet sind, die jeweils schwarz und weiß gefärbt sind, und wobei zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht eine Potentialdifferenz erzeugt wird, um die Ausrichtung der kugelförmigen Partikel in der Weise zu steuern, dass eine Anzeige ausgeführt wird.
Die in Ausführungsform 1 oder in Ausführungsform 2 beschriebene Impulssignal-Ausgangsschaltung wird für die Anzeigevorrichtung verwendet, deren Beispiel oben beschrieben ist, wobei die Anzeigevorrichtung eine Vielzahl von Funktionen aufweisen kann.
Die Strukturen, Verfahren und dergleichen, die in dieser Ausführungsform beschrieben sind, können soweit erforderlich mit irgendwelchen der Strukturen, Verfahren und dergleichen, die in den anderen Ausführungsformen beschrieben sind, kombiniert werden.
[Ausführungsform 7]
Eine Halbleitervorrichtung, die in dieser Beschreibung offenbart ist, kann in einer Vielzahl elektronischer Vorrichtungen (einschließlich Spielemaschinen) verwendet werden. Beispiele elektronischer Vorrichtungen sind ein Fernsehgerät (auch als Fernseher oder Fernsehempfänger bezeichnet), ein Monitor eines Computers oder dergleichen, eine Kamera wie etwa eine Digitalkamera oder eine digitale Videokamera, ein digitaler Photorahmen, ein Mobiltelephon-Kopfsprechhörer (auch als ein Mobiltelephon oder als eine Mobiltelephonvorrichtung bezeichnet), eine tragbare Spielemaschine, ein Personal Digital Assistant, eine Audiowiedergabevorrichtung, eine Großspielemaschine wie etwa eine Flippermaschine und dergleichen.
13A veranschaulicht einen Laptop-Personal-Computer, der wenigstens die in dieser Patentschrift offenbarte Halbleitervorrichtung als eine Komponente enthält. Der Laptop-Personal-Computer enthält einen Hauptkörper 3001, ein Gehäuse 3002, einen Anzeigeabschnitt 3003, eine Tastatur 3004 und dergleichen.
13B veranschaulicht einen Personal Digital Assistant (PDA), der wenigstens die in dieser Patentschrift offenbarte Halbleitervorrichtung als eine Komponente enthält. Ein Hauptkörper 3021 ist mit einem Anzeigeabschnitt 3023, mit einer externen Schnittstelle 3025, mit Bedienknöpfen 3024 und dergleichen versehen. Ein Eingabestift 3022 ist als ein Zubehör für die Bedienung enthalten.
Die in dieser Patentschrift offenbarte Halbleitervorrichtung kann als ein elektronisches Papier verwendet werden. 13C veranschaulicht ein E-Book-Lesegerät, das das elektronische Papier als eine Komponente enthält. 13C veranschaulicht ein Beispiel des E-Book-Lesegeräts. Zum Beispiel enthält ein E-Book-Lesegerät 2700 zwei Gehäuse 2701 und 2703. Die Gehäuse 2701 und 2703 sind mit einem Scharnier 2711 in der Weise miteinander kombiniert, dass das E-Book-Lesegerät 2700 geöffnet und geschlossen werden kann, wobei das Scharnier 2711 als eine Achse verwendet wird. Mit einer solchen Struktur kann das E-Book-Lesegerät 2700 wie ein Papierbuch arbeiten.
In dem Gehäuse 2701 und in dem Gehäuse 2703 sind ein Anzeigeabschnitt 2705 bzw. ein Anzeigeabschnitt 2707 enthalten. Der Anzeigeabschnitt 2705 und der Anzeigeabschnitt 2707 können ein Bild oder verschiedene Bilder anzeigen. Falls der Anzeigeabschnitt 2705 und der Anzeigeabschnitt 2707 verschiedene Bilder anzeigen, kann z. B. ein Anzeigeabschnitt auf der rechten Seite (der Anzeigeabschnitt 2705 in 13C) Text anzeigen und kann ein Anzeigeabschnitt auf der linken Seite (der Anzeigeabschnitt 2707 in 13C) Bilder anzeigen.
13C veranschaulicht ein Beispiel, in dem das Gehäuse 2701 einen Betriebsabschnitt und dergleichen enthält. Zum Beispiel enthält das Gehäuse 2701 einen Leistungsschalter 2721, Bedientasten 2723, einen Lautsprecher 2725 und dergleichen. Mit den Bedientasten 2723 können Seiten umgeblättert werden. Es wird angemerkt, dass auf derselben Oberfläche wie der Anzeigeabschnitt des Gehäuses eine Tastatur, eine Zeigevorrichtung oder dergleichen bereitgestellt sein können. Darüber hinaus können auf der Rückfläche oder auf einer Seitenfläche des Gehäuses ein Anschluss für externe Verbindungen (z. B. ein Ohrhöreranschluss oder ein USB-Anschluss), ein Aufzeichnungsmedium-Einführungsabschnitt und dergleichen bereitgestellt sein. Darüber hinaus kann das E-Book-Lesegerät 2700 als ein elektronisches Wörterbuch fungieren.
Ferner kann das E-Book-Lesegerät 2700 Daten drahtlos senden und empfangen. Durch drahtlose Kommunikation können gewünschte Buchdaten oder dergleichen gekauft und von einem Server für elektronische Bücher heruntergeladen werden.
13D veranschaulicht ein Mobiltelephon, das wenigstens die in dieser Patentschrift offenbarte Halbleitervorrichtung als eine Komponente enthält. Das Mobiltelephon enthält zwei Gehäuse 2800 und 2801. Das Gehäuse 2801 enthält einen Anzeigebildschirm 2802, einen Lautsprecher 2803, ein Mikrophon 2804, eine Zeigevorrichtung 2806, eine Kameralinse 2807, einen Anschluss 2808 für externe Verbindungen und dergleichen. Außerdem enthält das Gehäuse 2800 eine Solarzelle 2810 zum Speichern von Elektrizität in einem Personal Digital Assistant, einen Schacht 2811 für externen Speicher und dergleichen. Ferner ist eine Antenne in das Gehäuse 2801 eingebaut.
Ferner enthält der Anzeigebildschirm 2802 ein Berührungsfeld. In 13D sind mehrere Bedienungstasten 2805, die als Bilder angezeigt werden, durch Strichlinien angegeben. Es wird angemerkt, dass das Mobiltelephon eine Spannungserhöhungsschaltung zum Anheben einer Spannungsausgabe von der Solarzelle 2810 auf eine für jede Schaltung notwendige Spannung enthält.
Die Anzeigerichtung des Anzeigebildschirms 2802 wird soweit erforderlich je nach einem Nutzungsmuster geändert. Da das Mobiltelephon auf derselben Oberfläche wie der Anzeigebildschirm 2802 die Kameralinse 2807 enthält, kann es ferner als ein Videotelephon verwendet werden. Der Lautsprecher 2803 und das Mikrophon 2804 können für Videophonanrufe, Aufzeichnung, Wiedergabe und dergleichen sowie für Sprachanrufe verwendet werden. Darüber hinaus können sich die Gehäuse 2800 und 2801, die wie in 13D dargestellt entwickelt sind, durch Schieben überlappen; somit kann die Größe des Mobiltelephons verringert werden, was das Mobiltelephon dafür geeignet macht getragen zu werden.
Der Anschluss 2808 für externe Verbindungen kann mit einem AC-Adapter und mit einer Vielzahl von Kabeln wie etwa einem USB-Kabel verbunden werden, wobei Laden und Datenkommunikation mit einem Personal Computer oder dergleichen möglich sind. Ferner kann durch Einführung eines Ablagemediums in den Schacht 2811 für externen Speicher eine große Menge Daten gespeichert und verschoben werden.
Ferner kann das Mobiltelephon zusätzlich zu den obigen Funktionen eine Infrarotkommunikationsfunktion, eine Fernsehempfangsfunktion oder dergleichen besitzen.
13E veranschaulicht eine digitale Videokamera, die wenigstens die in dieser Patentschrift offenbarte Halbleitervorrichtung als eine Komponente enthält. Die digitale Videokamera enthält einen Hauptkörper 3051, einen ersten Anzeigeabschnitt 3057, einen Sucherabschnitt 3053, Bedienschalter 3054, einen zweiten Anzeigeabschnitt 3055, eine Batterie 3056 und dergleichen.
13F veranschaulicht ein Beispiel eines Fernsehgeräts, das wenigstens die in dieser Beschreibung offenbarte Halbleitervorrichtung als eine Komponente enthält. In einem Fernsehgerät 9600 ist ein Anzeigeabschnitt 9603 in ein Gehäuse 9601 eingebaut. Der Anzeigeabschnitt 9603 kann Bilder anzeigen. Das Gehäuse 9601 ist hier durch einen Fuß 9605 gestützt.
Das Fernsehgerät 9600 kann durch einen Bedienschalter des Gehäuses 9601 oder durch eine Fernbedienung bedient werden. Ferner kann die Fernbedienung einen Anzeigeabschnitt zum Anzeigen von der Fernbedienung ausgegebener Daten enthalten.
Es wird angemerkt, dass das Fernsehgerät 9600 einen Empfänger, ein Modem und dergleichen enthält. Mit dem Empfänger können allgemeine Fernsehsendungen empfangen werden. Ferner können eine Einwegdatenkommunikation (von einem Sender zu einem Empfänger) oder eine Zweiwegedatenkommunikation (zwischen einem Sender und einem Empfänger oder zwischen Empfängern) ausgeführt werden, wenn das Fernsehgerät mit Drähten oder ohne Drähte über ein Modem mit einem Kommunikationsnetz verbunden ist.
Die Strukturen, Verfahren und dergleichen, die in dieser Ausführungsform beschrieben sind, können soweit erforderlich mit irgendwelchen der Strukturen, Verfahren und dergleichen, die in den anderen Ausführungsformen beschrieben sind, kombiniert werden.
Diese Anmeldung beruht auf der japanischen Patentanmeldung lfd. Nr. 2010-045884, eingereicht beim Japanischen Patentamt am 2. März 2010, deren gesamter Inhalt hier durch Literaturhinweis eingefügt ist.
Die Erfindung stellt weiterhin die folgenden Ausführungsforment bereit:

1. Impulssignal-Ausgangsschaltung, die umfasst:
- einen ersten Transistor;
- einen zweiten Transistor;
- einen dritten Transistor;
- einen vierten Transistor;
- einen fünften Transistor;
- einen sechsten Transistor;
- einen siebenten Transistor;
- einen achten Transistor;
- einen neunten Transistor; und
- einen zehnten Transistor,
- wobei ein erster Anschluss des ersten Transistors, ein erster Anschluss des zweiten Transistors und ein erster Ausgangsanschluss elektrisch miteinander verbunden sind,
- wobei ein erster Anschluss des dritten Transistors, ein erster Anschluss des vierten Transistors und ein zweiter Ausgangsanschluss elektrisch miteinander verbunden sind,
- wobei ein erster Anschluss des fünften Transistors, ein erster Anschluss des sechsten Transistors und ein erster Anschluss des siebenten Transistors elektrisch miteinander verbunden sind,
- wobei ein Gate-Anschluss des ersten Transistors, ein Gate-Anschluss des dritten Transistors und ein zweiter Anschluss des siebenten Transistors elektrisch miteinander verbunden sind,
- wobei ein Gate-Anschluss des zweiten Transistors, ein Gate-Anschluss des vierten Transistors, ein Gate-Anschluss des sechsten Transistors, ein erster Anschluss des achten Transistors und ein erster Anschluss des neunten Transistors elektrisch miteinander verbunden sind,
- wobei ein zweiter Anschluss des achten Transistors und ein erster Anschluss des zehnten Transistors elektrisch miteinander verbunden sind,
- wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des ersten Transistors und ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des dritten Transistors jeweils größer als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des sechsten Transistors sind,
- wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des fünften Transistors größer als das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des sechsten Transistors ist,
- wobei das Verhältnis W/L der Kanalbreite W zu der Kanallänge L des fünften Transistors gleich einem Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des siebenten Transistors ist, und
- wobei ein Verhältnis W/L der Kanalbreite W zu der Kanallänge L des dritten Transistors größer als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des vierten Transistors ist.
2. Impulssignal-Ausgangsschaltung nach Ausführungsform 1, wobei in einen zweiten Anschluss des ersten Transistors und in einen zweiten Anschluss des dritten Transistors ein erstes Taktsignal eingegeben wird, wobei in einen Gate-Anschluss des achten Transistors ein zweites Taktsignal eingegeben wird, wobei in einen Gate-Anschluss des zehnten Transistors ein drittes Taktsignal eingegeben wird, wobei einem zweiten Anschluss des zweiten Transistors, einem zweiten Anschluss des vierten Transistors, einem zweiten Anschluss des sechsten Transistors und einem zweiten Anschluss des neunten Transistors ein erstes Potential zugeführt wird, wobei einem zweiten Anschluss des fünften Transistors, einem Gate-Anschluss des siebenten Transistors und einem zweiten Anschluss des zehnten Transistors ein zweites Potential zugeführt wird, das höher als das erste Potential ist, wobei in einen Gate-Anschluss des fünften Transistors und in einen Gate-Anschluss des neunten Transistors ein erstes Impulssignal eingegeben wird, und wobei von dem ersten Ausgangsanschluss oder von dem zweiten Ausgangsanschluss ein zweites Impulssignal ausgegeben wird.
3. Impulssignal-Ausgangsschaltung nach Ausführungsform 1, die ferner einen Kondensator umfasst, wobei der Kondensator mit dem Gate-Anschluss des zweiten Transistors, mit dem Gate-Anschluss des vierten Transistors, mit dem Gate-Anschluss des sechsten Transistors, mit dem ersten Anschluss des achten Transistors und mit dem ersten Anschluss des neunten Transistors elektrisch verbunden ist.
4. Impulssignal-Ausgangsschaltung nach Ausführungsform 1, die ferner einen elften Transistor umfasst, wobei ein erster Anschluss des elften Transistors mit dem Gate-Anschluss des zweiten Transistors, mit dem Gate-Anschluss des vierten Transistors, mit dem Gate-Anschluss des sechsten Transistors, mit dem ersten Anschluss des achten Transistors und mit dem ersten Anschluss des neunten Transistors elektrisch verbunden ist, und wobei eine Kanalbreite W des achten Transistors und eine Kanalbreite W des zehnten Transistors jeweils kleiner als eine Kanalbreite W des elften Transistors sind.
5. Impulssignal-Ausgangsschaltung nach Ausführungsform 4, wobei dem zweiten Anschluss des elften Transistors ein zweites Potential zugeführt wird, und wobei in einen Gate-Anschluss des elften Transistors ein drittes Impulssignal eingegeben wird.
6. Schieberegister, das mehrere Impulssignal-Ausgangsschaltungen nach Ausführungsform 1 umfasst.
7. n-Stufen-Schieberegister, das umfasst: zwei Impulssignal-Ausgangsschaltungen, wobei jede der zwei Impulssignal-Ausgangsschaltungen die Impulssignal-Ausgangsschaltung nach Ausführungsform 1 ist; und n Impulssignal-Ausgangsschaltungen, wobei jede der n Impulssignal-Ausgangsschaltungen einen elften Transistor umfasst, wobei ein erster Anschluss des elften Transistors mit dem Gate-Anschluss des zweiten Transistors, mit dem Gate-Anschluss des vierten Transistors, mit dem Gate-Anschluss des sechsten Transistors, mit dem ersten Anschluss des achten Transistors und mit dem ersten Anschluss des neunten Transistors elektrisch verbunden ist, und wobei eine Kanalbreite W des achten Transistors und eine Kanalbreite W des zehnten Transistors jeweils kleiner als eine Kanalbreite W des elften Transistors sind, wobei eine Kanalbreite W des achten Transistors in der Impulssignal-Ausgangsschaltung nach Ausführungsform 1 größer als eine Kanalbreite W des achten Transistors in einer der n Impulssignal-Ausgangsschaltungen ist.
8. n-Stufen-Schieberegister, das umfasst:
- zwei Impulssignal-Ausgangsschaltungen, wobei jede der zwei Impulssignal-Ausgangsschaltungen die Impulssignal-Ausgangsschaltung nach Ausführungsform 1 ist; und
- n Impulssignal-Ausgangsschaltungen, wobei jede der n Impulssignal-Ausgangsschaltungen einen elften Transistor umfasst,
- wobei ein erster Anschluss des elften Transistors mit dem Gate-Anschluss des zweiten Transistors, mit dem Gate-Anschluss des vierten Transistors, mit dem Gate-Anschluss des sechsten Transistors, mit dem ersten Anschluss des achten Transistors und mit dem ersten Anschluss des neunten Transistors elektrisch verbunden ist, und
- wobei eine Kanalbreite W des achten Transistors und eine Kanalbreite W des zehnten Transistors jeweils kleiner als eine Kanalbreite W des elften Transistors sind,
- wobei eine Kanalbreite W des zehnten Transistors in der Impulssignal-Ausgangsschaltung nach Ausführungsform 1 größer als eine Kanalbreite W des zehnten Transistors in einer der n Impulssignal-Ausgangsschaltungen ist.
9. Impulssignal-Ausgangsschaltung nach Ausführungsform 1, wobei der erste oder der zweite oder der dritte oder der vierte oder der fünfte oder der sechste oder der siebente oder der achte oder der neunte oder der zehnte Transistor eine Oxidhalbleiterschicht umfasst.
10. Schieberegister nach Ausführungsform 6, wobei der erste oder der zweite oder der dritte oder der vierte oder der fünfte oder der sechste oder der siebente oder der achte oder der neunte oder der zehnte Transistor eine Oxidhalbleiterschicht umfasst.

Bezugszeichenliste

11: Signalleitung,
12: Signalleitung,
13: Signalleitung,
14: Signalleitung,
15: Verdrahtung,
21: Eingangsanschluss,
22: Eingangsanschluss:
23: Eingangsanschluss,
24: Eingangsanschluss,
25: Eingangsanschluss,
26: Ausgangsanschluss,
27: Ausgangsanschluss,
31: Leistungsversorgungsleitung,
32: Leistungsversorgungsleitung,
51: Periode,
52: Periode,
53: Periode,
54: Periode,
55: Periode,
56: Periode,
101: Transistor,
102: Transistor,
103: Transistor,
104: Transistor,
105: Transistor,
106: Transistor,
107: Transistor,
108: Transistor,
109: Transistor,
110: Transistor,
111: Transistor,
200: Impulssignal-Erzeugungsschaltung,
201: erste Eingangssignal-Erzeugungsschaltung,
202: zweite Eingangssignal-Erzeugungsschaltung,
203: zweite Eingangssignal-Erzeugungsschaltung,
204: Blind-Impulssignal-Erzeugungsschaltung,
205: erste Eingangssignal-Erzeugungsschaltung,
206: zweite Eingangssignal-Erzeugungsschaltung,
400: Substrat,
401: Gate-Elekrodenschicht,
402: Gate-Isolierschicht,
403: Oxidhalbleiterschicht,
405a: Source-Elektrodenschicht,
405b: Drain-Elektrodenschicht,
407: Isolierschicht,
409: Schutzisolierschicht,
410: Transistor,
420: Transistor,
427: Isolierschicht,
430: Transistor,
436a: Verdrahtungsschicht,
436b: Verdrahtungsschicht,
437: Isolierschicht,
440: Transistor,
505: Substrat,
506: Schutzisolierschicht,
507: Gate-Isolierschicht,
510: Transistor,
511: Gate-Elektrodenschicht,
515a: Source-Elektrodenschicht,
515b: Drain-Elektrodenschicht,
516: Isolierschicht,
530: Oxidhalbleiterlage,
531: Oxidhalbleiterschicht,
2700: E-Book-Lesegerät,
2701: Gehäuse,
2703: Gehäuse,
2705: Anzeigeabschnitt,
2707: Anzeigeabschnitt,
2711: Scharnier,
2721: Leistungsschalter,
2723: Bedientaste,
2725: Lautsprecher,
2800: Gehäuse,
2801: Gehäuse,
2802: Anzeigebildschirm,
2803: Lautsprecher,
2804: Mikrophon,
2805: Bedientaste,
2806: Zeigevorrichtung,
2807: Kamera-linse,
2808: Anschluss für externe Verbindungen,
2810: Solarzelle,
2811: Schacht für externen Speicher,
3001: Hauptkörper,
3002: Gehäuse,
3003: Anzeigeabschnitt,
3004: Tastatur,
3021: Hauptkörper,
3022: Eingabestift,
3023: Anzeigeabschnitt,
3024: Bedienknopf,
3025: externe Schnittstelle,
3051: Hauptkörper,
3053: Sucherabschnitt,
3054: Bedienschalter,
3055: Anzeigeabschnitt,
3056: Batterie,
3057: Anzeige-abschnitt,
4001: Substrat,
4002: Pixelabschnitt,
4003: Signalleitungs-Treiberschaltung,
4004: Abtastleitungs-Treiberschaltung,
4005: Dichtungsmittel,
4006: Substrat,
4018: FPC,
4018a: FPC,
4018b: FPC,
9600: Fernsehgerät,
9601: Gehäuse,
9603: Anzeigeabschnitt und
9605: Fuß

Claims

Halbleitervorrichtung, die umfasst: einen ersten Transistor (101), einen zweiten Transistor (102), einen dritten Transistor (105), einen vierten Transistor (106), einen fünften Transistor (107) und einen sechsten Transistor (108); wobei Polaritäten des ersten Transistors (101), des zweiten Transistors (102), des dritten Transistors (105), des vierten Transistors (106), des fünften Transistors (107) und des sechsten Transistors (108) gleich sind, wobei einer von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) direkt mit einem von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) direkt mit einem von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) verbunden ist, wobei ein Gate des vierten Transistors (106) direkt mit einem Gate des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) direkt mit dem einen von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) direkt mit einem Gate des ersten Transistors (101) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) direkt mit dem Gate des zweiten Transistors (102) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) direkt mit einer ersten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) direkt mit der ersten Verdrahtung verbunden ist, wobei ein Gate des fünften Transistors (107) direkt mit einer zweiten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) direkt mit der zweiten Verdrahtung verbunden ist, wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des dritten Transistors (105) ungefähr gleich ist wie ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des fünften Transistors (107), wobei ein erstes Taktsignal in den anderen von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) eingegeben wird, wobei ein zweites Taktsignal in ein Gate des sechsten Transistors (108) eingegeben wird, und wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des ersten Transistors (101) größer ist als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des vierten Transistors (106).
Halbleitervorrichtung, die umfasst: einen ersten Transistor (101), einen zweiten Transistor (102), einen dritten Transistor (105), einen vierten Transistor (106), einen fünften Transistor (107) und einen sechsten Transistor (108); wobei Polaritäten des ersten Transistors (101), des zweiten Transistors (102), des dritten Transistors (105), des vierten Transistors (106), des fünften Transistors (107) und des sechsten Transistors (108) gleich sind, wobei einer von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) direkt mit einem von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) direkt mit einem von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) verbunden ist, wobei ein Gate des vierten Transistors (106) direkt mit einem Gate des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) direkt mit dem einen von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) direkt mit einem Gate des ersten Transistors (101) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) direkt mit dem Gate des zweiten Transistors (102) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) direkt mit einer ersten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) direkt mit der ersten Verdrahtung verbunden ist, wobei ein Gate des fünften Transistors (107) direkt mit einer zweiten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) direkt mit der zweiten Verdrahtung verbunden ist, wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des ersten Transistors (101) größer ist als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des vierten Transistors (106), und wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des dritten Transistors (105) ungefähr gleich ist wie ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des fünften Transistors (107).
Halbleitervorrichtung, die umfasst: einen ersten Transistor (101), einen zweiten Transistor (102), einen dritten Transistor (105), einen vierten Transistor (106), einen fünften Transistor (107), einen sechsten Transistor (108), einen siebenten Transistor (101), einen achten Transistor (102), einen neunten Transistor (105), einen zehnten Transistor (106), einen elften Transistor (107) und einen zwölften Transistor (108); wobei Polaritäten des ersten Transistors (101), des zweiten Transistors (102), des dritten Transistors (105), des vierten Transistors (106), des fünften Transistors (107), des sechsten Transistors (108), des siebenten Transistors (101), des achten Transistors (102), des neunten Transistors (105), des zehnten Transistors (106), des elften Transistors (107) und des zwölften Transistors (108) gleich sind, wobei einer von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) elektrisch mit einem von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) elektrisch mit einem von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) verbunden ist, wobei ein Gate des vierten Transistors (106) elektrisch mit einem Gate des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) elektrisch mit dem einen von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) elektrisch mit einem Gate des ersten Transistors (101) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) elektrisch mit dem Gate des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des siebenten Transistors (101) elektrisch mit einem von Source-Anschluss und Drain-Anschluss des achten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des neunten Transistors (105) elektrisch mit einem von Source-Anschluss und Drain-Anschluss des zehnten Transistors (106) verbunden ist, wobei ein Gate des zehnten Transistors (106) elektrisch mit einem Gate des achten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des elften Transistors (107) elektrisch mit dem einen von Source-Anschluss und Drain-Anschluss des neunten Transistors (105) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des elften Transistors (107) elektrisch mit einem Gate des siebenten Transistors (101) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des zwölften Transistors (108) elektrisch mit einem Gate des achten Transistors (102) verbunden ist, wobei ein Gate des neunten Transistors (105) elektrisch mit dem einen von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) elektrisch mit einer ersten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) elektrisch mit der ersten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des achten Transistors (102) elektrisch mit der ersten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des zehnten Transistors (106) elektrisch mit der ersten Verdrahtung verbunden ist, wobei ein Gate des fünften Transistors (107) elektrisch mit einer zweiten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) elektrisch mit der zweiten Verdrahtung verbunden ist, wobei ein Gate des elften Transistors (107) elektrisch mit der zweiten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des zwölften Transistors (108) elektrisch mit der zweiten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) elektrisch mit einer dritten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des siebenten Transistors (101) elektrisch mit einer vierten Verdrahtung verbunden ist, wobei ein Gate des sechsten Transistors (108) elektrisch mit der vierten Verdrahtung verbunden ist, wobei ein Gate des zwölften Transistors (108) elektrisch mit einer fünften Verdrahtung verbunden ist, wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des ersten Transistors (101) größer ist als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des vierten Transistors (106), und wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des siebenten Transistors (101) größer ist als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des zehnten Transistors (106).
Halbleitervorrichtung nach Anspruch 3, wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des dritten Transistors (105) ungefähr gleich ist wie ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des fünften Transistors (107), und wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des neunten Transistors (105) ungefähr gleich ist wie ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des elften Transistors (107).
Halbleitervorrichtung, die umfasst: einen ersten Transistor (101), einen zweiten Transistor (102), einen dritten Transistor (105), einen vierten Transistor (106), einen fünften Transistor (107), einen sechsten Transistor (108), einen siebenten Transistor (101), einen achten Transistor (102), einen neunten Transistor (105), einen zehnten Transistor (106), einen elften Transistor (107) und einen zwölften Transistor (108); wobei Polaritäten des ersten Transistors (101), des zweiten Transistors (102), des dritten Transistors (105), des vierten Transistors (106), des fünften Transistors (107), des sechsten Transistors (108), des siebenten Transistors (101), des achten Transistors (102), des neunten Transistors (105), des zehnten Transistors (106), des elften Transistors (107) und des zwölften Transistors (108) gleich sind, wobei einer von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) direkt mit einem von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) direkt mit einem von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) verbunden ist, wobei ein Gate des vierten Transistors (106) direkt mit einem Gate des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) direkt mit dem einen von Source-Anschluss und Drain-Anschluss des dritten Transistors (105) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des fünften Transistors (107) direkt mit einem Gate des ersten Transistors (101) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) direkt mit dem Gate des zweiten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des siebenten Transistors (101) direkt mit einem von Source-Anschluss und Drain-Anschluss des achten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des neunten Transistors (105) direkt mit einem von Source-Anschluss und Drain-Anschluss des zehnten Transistors (106) verbunden ist, wobei ein Gate des zehnten Transistors (106) direkt mit einem Gate des achten Transistors (102) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des elften Transistors (107) direkt mit dem einen von Source-Anschluss und Drain-Anschluss des neunten Transistors (105) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des elften Transistors (107) direkt mit einem Gate des siebenten Transistors (101) verbunden ist, wobei einer von Source-Anschluss und Drain-Anschluss des zwölften Transistors (108) direkt mit einem Gate des achten Transistors (102) verbunden ist, wobei ein Gate des neunten Transistors (105) direkt mit dem einen von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des zweiten Transistors (102) direkt mit einer ersten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des vierten Transistors (106) direkt mit der ersten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des achten Transistors (102) direkt mit der ersten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des zehnten Transistors (106) direkt mit der ersten Verdrahtung verbunden ist, wobei ein Gate des fünften Transistors (107) direkt mit einer zweiten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des sechsten Transistors (108) direkt mit der zweiten Verdrahtung verbunden ist, wobei ein Gate des elften Transistors (107) direkt mit der zweiten Verdrahtung verbunden ist, wobei der andere von Source-Anschluss und Drain-Anschluss des zwölften Transistors (108) direkt mit der zweiten Verdrahtung verbunden ist, wobei ein erstes Signal in den anderen von Source-Anschluss und Drain-Anschluss des ersten Transistors (101) eingegeben wird, wobei ein zweites Signal in den anderen von Source-Anschluss und Drain-Anschluss des siebenten Transistors (101) eingegeben wird, wobei das zweite Signal in ein Gate des sechsten Transistors (108) eingegeben wird, und wobei ein drittes Signal in ein Gate des zwölften Transistors (108) eingegeben wird.
Halbleitervorrichtung nach Anspruch 5, wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des ersten Transistors (101) größer ist als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des vierten Transistors (106), und wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des siebenten Transistors (101) größer ist als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des zehnten Transistors (106).
Halbleitervorrichtung nach Anspruch 5, wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des dritten Transistors (105) ungefähr gleich ist wie ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des fünften Transistors (107), und wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des neunten Transistors (105) ungefähr gleich ist wie ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des elften Transistors (107).
Halbleitervorrichtung nach Anspruch 5, wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des ersten Transistors (101) größer ist als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des vierten Transistors (106), wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des siebenten Transistors (101) größer ist als ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des zehnten Transistors (106), wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des dritten Transistors (105) ungefähr gleich ist wie ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des fünften Transistors (107), und wobei ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des neunten Transistors (105) ungefähr gleich ist wie ein Verhältnis W/L einer Kanalbreite W zu einer Kanallänge L des elften Transistors (107).
Anzeigevorrichtung, die die Halbleitervorrichtung nach Anspruch 1 umfasst.