DE10346307B3 - Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements - Google Patents

Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements Download PDF

Info

Publication number
DE10346307B3
DE10346307B3 DE10346307A DE10346307A DE10346307B3 DE 10346307 B3 DE10346307 B3 DE 10346307B3 DE 10346307 A DE10346307 A DE 10346307A DE 10346307 A DE10346307 A DE 10346307A DE 10346307 B3 DE10346307 B3 DE 10346307B3
Authority
DE
Germany
Prior art keywords
time
switching
tid
control
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10346307A
Other languages
English (en)
Inventor
Martin Feldtkeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10346307A priority Critical patent/DE10346307B3/de
Priority to CNB2004100120245A priority patent/CN100433554C/zh
Priority to US10/959,901 priority patent/US7180337B2/en
Application granted granted Critical
Publication of DE10346307B3 publication Critical patent/DE10346307B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Ansteuerung eines Halbleiterschaltelements, dessen Schaltzustand von einer auf einer Ansteuerelektrode gespeicherten Ladung abhängt und das die Verfahrensschritte umfasst: DOLLAR A - Anlegen eines Ansteuersignals zum Schalten des Halbleiterschaltelements, das so gewählt ist, dass eine Änderung der auf der Ansteuerelektrode gespeicherten Ladung über der Zeit auftritt, wobei Signalparameter, die den zeitlichen Verlauf des Ansteuersignals festlegen, für den Schaltvorgang fest vorgegeben sind, DOLLAR A - Festlegen eines idealen Schaltzeitpunktes des Halbleiterschaltelements, bezogen auf den zeitlichen Verlauf des Ansteuersignals oder eines davon abhängigen Signals, DOLLAR A - Ermitteln, ob der tatsächliche Schaltzeitpunkt des Halbleiterschaltelements, bezogen auf den zeitlichen Verlauf des Ansteuersignals oder des davon abhängigen Signals, von dem idealen Schaltzeitpunkt abweicht, und Ändern wenigstens eines Parameters des Ansteuersignals für einen nächsten Schaltvorgang, wenn eine Abweichung ermittelt wurde.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum schaltenden Ansteuern eines Halbleiterschalters.
  • Halbleiterschalter, wie beispielsweise MOSFET oder IGBT, werden vielfach als elektronische Schalter zum Schalten von Lasten eingesetzt. Beispiele hierfür sind Halbbrücken- oder Brückenschaltungen, insbesondere Brückenschaltungen zum Ansteuern von Elektromotoren, oder Schaltnetzteile, bei denen ein die Leistungsaufnahme regelnder, in Reihe zu einem induktiven Speicherelement geschalteter Schalter vorhanden ist.
  • Bei den Schaltvorgängen besteht zum Einen das Ziel, eine möglichst kurze Einschaltzeit, die die Zeitdauer eines Übergangs vom vollständig sperrenden in den vollständig leitenden Zustand des Halbleiterschalters bezeichnet, und eine möglichst kurze Ausschaltzeit, die die Zeitdauer eines Übergangs vom vollständig leitenden in den vollständig sperrenden Zustand des Halbleiterschalters bezeichnet, zu erreichen, um auftretende Schaltverluste zu minimieren. Zum Anderen gilt es jedoch, die auftretenden Schaltflanken des Laststromes bzw. der über der Last und dem Halbleiterschalter anliegenden Spannungen geeignet abzuflachen, um das Frequenzspektrum der elektromagnetische Störstrahlung zu begrenzen. Dies trifft insbesondere auf Schaltungsanwendungen zu, bei denen die Schaltung nicht durch elektromagnetische Abschirmmaßnahmen, wie beispielsweise einen Metallkäfig, abgeschirmt ist. Angestrebt werden hierbei insbesondere Flankendauern zwischen 50ns und 100ns. Die hierbei entstehenden Störstrahlungen liegen dann bezüglich ihrer Frequenz überwiegend unterhalb von 30MHz und breiten sich somit leitungsgebunden aus. Derartige Störstrahlungen können durch Filterschaltungen ausgefiltert werden, so dass keine teuren mechanischen Abschirmmaßnahmen erforderlich sind.
  • Aus der DE 197 25 837 C2 ist eine Ansteuerschaltung für einen MOS-Transistor bekannt, die ein Ansteuersignal für den MOS-Transistor bereitstellt, das drei Abschnitte aufweist, wobei das Ansteuersignal während eines zweiten Abschnitts verlangsamt gegenüber einem ersten und dritten Abschnitt verläuft. Man macht sich hierbei zu Nutze, dass bis zu einem bestimmten, bauteilabhängigen Wert des Ansteuersignals – also der Gate-Source-Spannung bei einem MOSFET – der MOS-Transistor sperrt, so dass das Ansteuersignal bis zu diesem Wert rasch ansteigen kann, ohne dass hieraus eine Änderung des Schaltzustandes, und damit eine Änderung der Laststreckenspannung oder des Laststromes resultiert. Während einer sich anschließenden zweiten Phase geht das Bauteil vom sperrenden in den leitenden Zustand über, so dass während dieser Phase der Anstieg des Ansteuersignals verlangsamt verläuft, um die Steilheit einer während der zweiten Phase auftretenden Schaltflanke zu reduzieren. Während eines anschließenden dritten Abschnitts der Ansteuerphase leitet das Bauelement bereits, so dass das Ansteuersignal während dieser Phase rasch bis zu seinem Maximalwert ansteigen kann. Insgesamt kann durch eine solche dreistufige Ansteuerung eine Optimierung des Schaltverhaltens bezüglich Steilheit der Schaltflanken und Schaltgeschwindigkeit erreicht werden.
  • In der DE 198 55 604 C1 ist es zur Durchführung eines solchen dreistufigen Ansteuerverfahrens vorgeschlagen, zur leitenden Ansteuerung eines Leistungs-MOSFET während einer ersten Ansteuerphase einen ersten Ladestrom an die Ansteuerelektrode des MOSFET zu liefern, bis dessen Drain-Strom einen Stromschwellenwert übersteigt, während einer anschließenden zweiten Phase einen zweiten kleineren Ladestrom an die Ansteuerelektrode zu liefern, bis die Drain-Spannung des MOSFET einen vorgegebenen Schwellenwert unterschreitet, der ein Einschalten des MOSFET signalisiert. Während einer anschließenden dritten Phase wird nochmals für eine vorgegebene Zeitdauer der erste größere Ladestrom an die Ansteuerelektrode des MOSFET geliefert. Beim Abschalten des MOSFET erfolgt das Verfahren in umgekehrter Reihenfolge.
  • Den bekannten Verfahren ist gemeinsam, dass die Kriterien, bei denen ein Übergang von einer Ansteuerphase auf eine nächste Ansteuerphase stattfindet, fest auf das jeweilige Bauteil abgestimmt sind, so dass eine Ansteuerschaltung, die auf die Ansteuerung eines bestimmten Halbleiterschaltertyps abgestimmt ist, für einen anderen Typ, der beispielsweise eine andere Schwellenspannung besitzt, nicht mehr einsetzbar ist. Schon herstellungsbedingte Schwankungen der Bauteilparameter eines Halbleiterschalters können dazu führen, dass die vorgegebenen Schwellen für den Übergang auf eine andere Ansteuerphase nicht mehr zu einem optimalen Ansteuervorgang des Halbleiterschalters führen.
  • Ziel der vorliegenden Erfindung ist es, ein optimiertes Verfahren zur Ansteuerung eines Halbleiterschalters zur Verfügung zu stellen, bei dem insbesondere die oben genannten Nachteile nicht auftreten. Dieses Ziel wird durch Verfahren gemäß der Merkmale der Ansprüche 1 und 18 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Das Verfahren zum Ansteuern eines Halbleiterschalters, dessen Schaltzustand von einer auf einer Ansteuerelektrode gespeicherten Ladung abhängt und der einen Ansteueranschluss zum Anlegen eines Ansteuersignals sowie eine Laststrecke aufweist, umfasst das Anlegen eines Ansteuersignals, das so gewählt ist, dass eine Änderung der auf der Ansteuerelektrode gespeicherten Ladung über der Zeit auftritt, wobei Signalparameter, die den zeitlichen Verlauf des Ansteuersignals festlegen, für einen Schaltvorgang fest vorgegeben sind. Das Verfahren sieht außerdem vor, einen idealen Schaltzeitpunkt des Halbleiterschalters bezogen auf den zeitlichen Verlauf des Ansteuersignals oder eines davon abhängigen Signals festzulegen und zu ermitteln, ob der tatsächliche Schaltzeitpunkt des Halbleiterschalters bezogen auf den zeitlichen Verlauf des Ansteuersignals von dem idealen Schaltzeitpunkt abweicht. Wird eine solche Abweichung des vorgegebenen Schaltzeitpunktes von dem idealen Schaltzeitpunkt ermittelt, wird wenigstens einer der Parameter des Ansteuersignals für den nachfolgenden Schaltvorgang geändert.
  • Vorzugsweise erfolgt eine Nachregelung des Ansteuersignals nur dann, wenn der tatsächliche Schaltzeitpunkt um mehr als eine vorgegebene Referenzzeitdauer von dem tatsächlichen Schaltzeitpunkt abweicht.
  • Bei dem erfindungsgemäßen Verfahren wird der Verlauf des Ansteuersignals von Schaltvorgang zu Schaltvorgang iterativ angepasst, bis der tatsächliche Schaltzeitpunkt bezogen auf den zeitlichen Verlauf des Ansteuersignals nicht mehr oder um weniger als die vorgegebene Zeitdauer von dem idealen Schaltzeitpunkt abweicht.
  • Zur Ermittlung des Schaltzeitpunktes wird beispielsweise eine Spannung über der Laststrecke des Halbleiterschalters ausgewertet, wobei der Schaltzeitpunkt einem Zeitpunkt entspricht, zu dem die Laststreckenspannung einen vorgegebenen Wert bezogen auf eine maximale Laststreckenspannung, beispielsweise 50% der maximalen Laststreckenspannung, erreicht. Weiterhin besteht die Möglichkeit, den Verlauf des Laststromes durch das Halbleiterschaltelement zur Ermittlung des Schaltzeitpunktes auszuwerten.
  • Zur leitenden oder sperrenden Ansteuerung eines eine Ansteuerelektrode aufweisenden Halbleiterschalters, insbesondere eines MOSFET oder IGBT, dient als Ansteuersignal ein Ansteuerstrom, der die Ansteuerelektrode zur leitenden Ansteuerung des Halbleiterschalters auflädt und zur sperrenden Ansteuerung entlädt. Der ideale Schaltzeitpunkt kann dabei sowohl in Bezug auf diesen Ansteuerstrom als auch in Bezug auf den zeitlichen Verlauf eines von diesem Ansteuerstrom abhängigen Signals, beispielsweise der an dem Ansteueranschluss anliegende Ansteuerspannung oder der Ladung auf der Ansteuerelektrode, festgelegt bzw. ermittelt werden.
  • Bei einer Ausführungsform ist vorgesehen dass ein Ansteuerstrom zur schaltenden Ansteuerung des Halbleiterschalters zeitlich aufeinanderfolgend wenigstens einen ersten Abschnitt einer ersten Zeitdauer mit einer ersten Amplitude und einen zweiten Abschnitt einer zweiten Zeitdauer mit einer zweiten Amplitude aufweist. Die jeweiligen Amplituden und die jeweiligen Zeitdauern der Abschnitte sind dabei einstellbare Parameter des Ansteuersignals, die zur Nachführung des tatsächlichen Schaltzeitpunktes an den idealen Schaltzeitpunkt variiert werden können.
  • Ein solches Verfahren eignet sich grundsätzlich sowohl zum Einschalten als auch zum Ausschalten eines Halbleiterschalters, wobei sich die Stromrichtungen des Ansteuerstromes für den Einschalt- und den Ausschaltvorgang selbstverständlich unterscheiden.
  • Der ideale Schaltzeitpunkt kann abhängig von den jeweiligen Erfordernissen beliebig in Bezug auf den zeitlichen Verlauf des Ansteuersignals gewählt werden. Soll die Ansteuerelektrode während des Einschaltvorgangs beispielsweise während der ersten Ansteuerphase zunächst langsam aufgeladen werden, bis ein Einschalten erfolgt ist, und danach schnell aufgeladen werden, so wird der ideale Schaltzeitpunkt so gewählt, dass er innerhalb der ersten Ansteuerphase, beispielsweise eine vorgegebene Zeitdauer nach dem Beginn oder vor dem Ende der ersten Ansteuerphase, liegt. Liegt während eines Ansteuervorgangs der tatsächliche Schaltzeitpunkt jedoch innerhalb der zweiten Phase, so wird beispielsweise die erste Zeitdauer verlängert, um den tatsächlichen Schaltzeitpunkt in die erste Ansteuerphase zu verschieben.
  • Soll die Ansteuerelektrode beim Ausschalten hingegen zunächst schnell und danach langsamer entladen werden, so wir der ideale Schaltzeitpunkt zur Verringerung der EMV-Störstrahlung so gewählt, dass er innerhalb des zweiten Ansteuerabschnittes liegt. Liegt während eines Ansteuervorgangs der tatsächliche Schaltzeitpunkt jedoch innerhalb der ersten Phase, so wird beispielsweise die erste Zeitdauer verringert, um den tatsächlichen Schaltzeitpunkt in die zweite Ansteuerphase zu verschieben.
  • Vorzugsweise umfasst der zeitliche Verlauf des Ansteuerstromes drei Abschnitte, wobei sich je zwei aufeinanderfolgende Abschnitte in ihrer Amplitude unterscheiden und der zweite Abschnitt eine geringere Amplitude als der erste und dritte Abschnitt aufweist. Der ideale Schaltzeitpunkt liegt zeitlich dabei vorzugsweise innerhalb des zweiten Abschnitts dieses zeitlichen Verlaufs, während dem die Ansteuerelektrode zum Einschalten des Schaltelements mit einem geringeren Ladestrom als während des ersten oder dritten Abschnitts geladen wird und während dem die Ansteuerelektrode zum Ausschalten des Schaltelements mit einem geringeren Entladestrom als während des ersten und dritten Abschnitts entladen wird. Liegt der tatsächliche Schaltzeitpunkt innerhalb dieses zweiten Abschnitts, so wird eine abgeflachte Schaltflanke des Halbleiterschaltelements erreicht, wohingegen in dem ersten und dritten Abschnitt ein schnelles Aufladen bzw. Entladen der Ansteuerelektrode erreicht wird, um eine möglichst kurze Gesamtschaltdauer zu erreichen.
  • Auch bei diesem Verfahren besteht die Möglichkeit als Parameter die Zeitdauer oder die Amplitude des Ansteuerstromes im ersten Abschnitt zu variieren, wenn der tatsächliche Schaltzeitpunkt von dem idealen Schaltzeitpunkt abweicht.
  • Bei einer anderen Ausführungsform ist vorgesehen, dass das Ansteuersignal so gewählt ist, dass der zeitliche Verlauf der Ansteuerspannung für einen Schaltvorgang wenigstens zwei Abschnitte unterschiedlicher Steigung aufweist, wobei die Zeitdauer des ersten und zweiten Abschnittes und/oder die Steigung der Abschnitte über das Ansteuersignal einstellbare Parameter sind.
  • Weicht der tatsächliche Schaltzeitpunkt bei diesem Verfahren um mehr als die vorgegebene Zeitdauer von dem idealen Schaltzeitpunkt ab, so wird bei diesem Verfahren beispielsweise die Zeitdauer des ersten Abschnittes variiert. Zur Einstellung der Zeitdauer des ersten und wenigstens eines zweiten Abschnittes der Ansteuerspannung wird die Ansteuerspannung vorzugsweise mit einem ersten und zweiten Referenzwert verglichen, wobei wenigstens einer der beiden Referenzwerte abhängig von einem zeitlichen Abstand zwischen dem tatsächlichen Schaltzeitpunkt und dem idealen Schaltzeitpunkt variiert wird.
  • Vorzugsweise umfasst der zeitliche Verlauf der Ansteuerspannung wenigstens drei Abschnitte, von denen jeweils aufeinanderfolgende Abschnitte unterschiedliche Steigung besitzen, wobei vorzugsweise der zweite Abschnitt eine geringere Steigung als der erste und dritte Abschnitt aufweist. Der ideale Schaltzeitpunkt ist bei diesem Verfahren vorzugsweise so gewählt, dass er in dem zweiten Abschnitt liegt, um dadurch eine abgeflachte Schaltflanke zu erhalten, den Schaltvorgang hinsichtlich seiner Gesamtdauer jedoch zu optimieren.
  • Bei dem bislang erläuterten Verfahren wurde davon ausgegangen, dass ein zeitlicher Abstand zwischen dem tatsächlichen Schaltzeitpunkt zu einem jeweiligen idealen Schaltzeitpunkt ermittelt wird, wobei abhängig von diesem zeitlichen Abstand wenigstens einer der Parameter des Ansteuersignals variiert wird. Anstelle einer solchen Zeitdifferenzmessung besteht bei einer vereinfachten Ausführungsform auch die Möglichkeit, zu einem vorgegebenen Zeitpunkt, beispielsweise jeweils am Ende der zweiten Ansteuerperiode, zu ermitteln, ob bereits ein Schaltvorgang, also ein Einschalten oder ein Ausschalten, stattgefunden hat, um abhängig davon die jeweiligen Parameter des Ansteuerstromes oder der Ansteuerspannung zu variieren.
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert.
  • 1 zeigt eine Schaltungsanordnung mit einem als MOSFET ausgebildeten Halbleiterschaltelement zum Schalten einer in Reihe zu seiner Laststrecke geschalteten Last und mit einer Ansteuerschaltung.
  • 2 veranschaulicht für ein Ausführungsbeispiel des Verfahrens einen bezüglich der Verringerung von EMV-Störstrahlung angestrebten zeitlichen dreistufigen Verlauf der Ansteuerspannung und des daraus resultierenden zeitlichen Verlaufs der Laststreckenspannung des MOSFET.
  • 3 veranschaulicht das bei dem erfindungsgemäßen Verfahren angewendete iterative Vorgehen zur Einstellung dieses gewünschten Zeitverlaufes nach 2 für den Einschaltvorgang.
  • 4 veranschaulicht das bei dem erfindungsgemäßen Verfahren angewendete iterative Vorgehen zur Einstellung des gewünschten Zeitverlaufes nach 2 für den Ausschaltvorgang.
  • 5 veranschaulicht den Verlauf der Ansteuerspannung (5a) und eines Ladestromes (5b) für ein zweistufiges Ansteuerverfahren zum Einschalten des Halbleiterschalters.
  • 6 veranschaulicht den Verlauf der Ansteuerspannung (6a) und eines Ladestromes (6b) für ein zweistufiges Ansteuerverfahren zum Ausschalten des Halbleiterschalters.
  • Zum besseren Verständnis des nachfolgend erläuterten Ansteuerverfahrens zeigt 1 eine Schaltungsanordnung mit einem als MOSFET ausgebildeten Halbleiterschaltelement M, dessen Laststrecke bzw. Drain-Source-Strecke D-S in Reihe zu einer Last Z zwischen eine Klemme für ein positives Versorgungspotential V+ und eine Klemme für negatives Versorgungspotential bzw. Bezugspotential GND geschaltet ist. Der dargestellte MOSFET ist als Low-Side-Schalter verschaltet, dessen Laststrecke D-S liegt also zwischen der Last Z und Bezugspotential GND.
  • Der MOSFET M weist eine Gate-Elektrode G auf, die dessen Ansteuerelektrode bildet. Der MOSFET M leitet und sperrt in hinlänglich bekannter Weise abhängig von einer Ansteuerspannung Vgs zwischen dessen Gate-Elektrode G und dessen Source-Anschluss S, der einen der Lastanschlüsse des MOSFET bildet, wobei diese Ansteuerspannung Vgs abhängig ist von einer auf einer Gate-Source-Kapazität Cgs bzw. der Gate-Elektrode G gespeicherten des MOSFET gespeicherten Ladung.
  • Zur Ansteuerung des MOSFET M ist eine Ansteuerschaltung 10 vorgesehen, die nach Maßgabe eines an einer Eingangsklemme IN anliegenden Eingangssignal Sin den MOSFET M leitend oder sperrend ansteuert.
  • 2b veranschaulicht beispielhaft einen zur Erzielung eines EMV-optimierten Schaltverhaltens erwünschten zeitlichen Verlauf der Ansteuerspannung Vgs abhängig von dem in 2a dargestellten Eingangssignal Sin. Der aus dieser Ansteuerspannung Vgs resultierende zeitliche Verlauf der Drain-Source-Spannung Vds, die den Schaltverlauf wiedergibt, ist in 2c dargestellt.
  • Die Ansteuerspannung Vgs weist für den Einschaltvorgang, der in dem dargestellten Ausführungsbeispiel zum Zeitpunkt t1 beginnt, einen dreistufigen Verlauf auf. Die Ansteuerspannung Vgs steigt zu Beginn des Einschaltvorganges zunächst mit einer ersten Steigung an, bis die Ansteuerspannung Vgs einen ersten Spannungswert V1 erreicht, steigt danach mit einer zweiten Steigung, die kleiner als die erste Steigung ist, weiter an, bis die Ansteuerspannung Vgs einen zweiten Referenzwert V2 erreicht, und steigt anschließend mit einer dritten Steigung bis zu einem dritten Referenzwert V3 an, der beispielsweise dem positiven Versorgungspotential V+ entspricht.
  • Die zwischen einzelnen Einschaltvorgängen stattfindenden Ausschaltvorgänge verlaufen bezugnehmend auf 2b Idealerweise ebenfalls dreistufig, indem die Ansteuerspannung Vgs ausgehend von dem dritten Referenzwert V3 zunächst mit einer vierten Steigung bis zum Erreichen eines vierten Referenzwertes V4 abnimmt, anschließend mit einer fünften Steigung, die kleiner als die vierte Steigung ist, bis zu einem fünften Referenzwert V5 abnimmt, und anschließend mit einer sechsten Steigung, die beispielsweise identisch zu der vierten Steigung ist, bis zu einem Endwert, der in dem Beispiel einer Ansteuerspannung Vgs = 0 entspricht, abnimmt. Der ideale Schaltzeitpunkt während dieses Ausschaltvorganges liegt innerhalb des zweiten Ansteuerabschnittes während des Ausschaltvorganges, wobei der Einschaltzeitpunkt dem Zeitpunkt entspricht, zu dem die Laststreckenspannung Vds bis auf den Wert der Schwellenspannung Vt, die vorzugsweise 50% der maximalen Laststreckenspannung entspricht, angestiegen ist.
  • Die Steigung der Ansteuerspannung Vgs über der Zeit ist abhängig von der Eingangskapazität des MOSFET, die die Gate-Source-Kapazität und die Drain-Gate-Kapazität umfasst. Im dritten Abschnitt des Einschaltvorgangs und im ersten Abschnitt des Ausschaltvorgangs ist diese Eingangskapazität üblicher MOSFETs größer als im ersten Abschnitt des Einschalt vorgangs und im dritten Abschnitt des Ausschaltvorgangs, weil die Drain-Gate-Kapazität abhängig von der anliegenden Spannung ist. Hieraus resultiert, dass bei gleichem Ladestrom in dem ersten und dritten Abschnitt des Einschaltvorgangs die Ansteuerspannung in dem ersten Abschnitt wegen der kleineren Eingangskapazität steiler als in dem dritten Abschnitt ansteigt. Der Ladestrom für den ersten Abschnitt ist vorzugsweise so gewählt, dass eine vorgegebene Zeitdauer für diesen Abschnitt nicht unterschritten wird, dass die Ansteuerspannung Vgs also nicht zu steil ansteigt, um das Erreichen der ersten Referenzspannung V1 möglichst genau detektieren zu können. Bei gleichem Entladestrom in dem ersten und dritten Abschnitt des Ausschaltvorgangs resultiert im dritten Abschnitt wegen der dann kleineren Eingangskapazität eine größere Steigung als in dem ersten Abschnitt.
  • Der Einschaltzeitpunkt des MOSFET M, der in dem Ausführungsbeispiel dadurch definiert ist, dass die Drain-Source-Spannung Vds auf einen Schwellenwert Vt abgesunken ist, liegt zeitlich im Bereich des zweiten Ansteuerabschnittes der Ansteuerspannung Vgs während des Einschaltvorganges. Der Schwellenwert Vt, entspricht vorzugsweise 50% der maximal über der Laststrecke des MOSFET M anliegenden Spannung, im vorliegenden Fall 50% des positiven Versorgungspotentials V+. Eine Einschaltdauer te ist definiert als Zeitdauer zwischen dem Beginn des Einschaltvorgangs zum Zeitpunkt t1 und dem über die Schwellenspannung Vt definierten tatsächlichen Einschaltzeitpunkt Tson.
  • Der dargestellte dreistufige zeitliche Verlauf der Ansteuerspannung Vgs mit steiler ansteigenden ersten und dritten Abschnitten der Ansteuerspannung Vgs und einem flacher ansteigenden zweiten Abschnitt, in dem der Einschaltzeitpunkt Tson liegt, gewährleistet einen Einschaltvorgang, der zum Einen hinsichtlich der Steilheit der daraus resultierenden Schaltflanke des Laststromes Id oder der Laststreckenspannung Vds optimiert ist, und bei dem zum Anderen eine ausreichend hohe Schaltgeschwindigkeit gewährleistet ist. Diese Schaltgeschwindigkeit wird dadurch erreicht, dass die Ansteuerspannung vor und nach dem Schaltzeitpunkt Tson steil ansteigt, bzw. dadurch, dass die Gate-Source-Kapazität Cgs während des ersten und dritten Abschnitts schneller als im zweiten Abschnitt aufgeladen wird.
  • Bezogen auf die Ansteuerspannung Vgs ist der Einschaltzeitpunkt in dem dargestellten Ausführungsbeispiel erreicht, wenn die Ansteuerspannung Vgs auf einen Wert Von angestiegen ist.
  • Um diesen idealen Einschaltverlauf zu erhalten, sind die erste und zweite Referenzspannung V1, V2 auf diese Einschaltspannung Von des MOSFET M abzustimmen. Diese Abstimmung der Referenzwerte erfolgt beim dem erfindungsgemäßen Verfahren iterativ von Einschaltvorgang zu Ausschaltvorgang, wie nachfolgend zunächst für den Einschaltvorgang anhand von 3 dargestellt ist.
  • 3a zeigt drei zeitliche Verläufe der Ansteuerspannung Vgs für drei zeitlich aufeinander folgende Einschaltvorgänge des MOSFET M, wobei diese zeitlichen Verläufe zum besseren Verständnis des erfindungsgemäßen Verfahrens übereinander dargestellt sind. Die durchgezogene mit (1) bezeichnete Kurve zeigt den Verlauf der Ansteuerspannung Vgs für einen ersten Einschaltvorgang, die strichpunktierte, mit (2) bezeichnete Kurve den Verlauf der Ansteuerspannung Vgs für einen zweiten Einschaltvorgang, und die gestrichelte mit (3) bezeichnete Kurve, den Verlauf der Ansteuerspannung Vgs für einen dritten Einschaltvorgang.
  • Während des ersten Einschaltvorgangs steigt die Ansteuerspannung Vgs mit einer ersten Steigung bis zu dem ersten Referenzwert V1(1) an, steigt anschließend mit einer zweiten kleineren Steigung bis zu dem zweiten Referenzwert V2(1) und anschließend mit einer dritten Steigung, die vorzugsweise identisch zu der ersten Steigung ist, bis zu dem dritten Refe renzwert V3 an. Die Einschaltspannung Von ist zunächst größer als die zweite Referenzspannung V2(1), so dass der tatsächliche Einschaltzeitpunkt Tson bezogen auf den zeitlichen Verlauf der Ansteuerspannung Vgs im dritten Abschnitt dieser Ansteuerspannung Vgs liegt. Für die weitere Erläuterung sei angenommen, dass der ideale Einschaltzeitpunkt des MOSFET M bezogen auf den zeitlichen Verlauf der Ansteuerspannung Vgs im zweiten Ansteuerabschnitt liegt, um eine abgeflachte Schaltflanke zu erreichen. Dieser ideale Schaltzeitpunkt ist für den ersten Einschaltvorgang in 3a mit Tid(1) bezeichnet. Dieser ideale Einschaltzeitpunkt Tid(1) ist in dem dargestellten Ausführungsbeispiel bezogen auf das Ende des zweiten Ansteuerabschnittes definiert und liegt eine vorgegebene Zeitdauer Δt vor dem Ende dieses zweiten Ansteuerabschnittes bzw. dem Beginn des dritten Ansteuerabschnittes.
  • Der MOSFET schaltet ein, wenn die Ansteuerspannung bis auf einen Wert Von angestiegen ist. Dieser Wert wird für den ersten Einschaltvorgang zum Einschaltzeitpunkt Tson(1) erreicht. Das erfindungsgemäße Verfahren sieht nun vor, den zeitlichen Abstand zwischen dem tatsächlichen Einschaltzeitpunkt Tson(1) und dem idealen Einschaltzeitpunkt Tid(1) zu ermitteln, der in 3a mit ΔT(1) bezeichnet ist, und diese Zeitdifferenz mit einem Referenzwert zu vergleichen, um die Parameter des zeitlichen Verlaufs des Ansteuersignals Vgs während eines nächsten Einschaltvorgangs zu verändern, wenn dieser zeitliche Abstand größer als der vorgegebene Referenzwert ist.
  • Bei dem in 3a dargestellten Verfahren ist dabei vorgesehen, als Parameter des zeitlichen Verlaufs der Ansteuerspannung Vgs die Dauer des ersten Ansteuerabschnitts zu variieren, was durch Vergrößern oder Verkleinern der ersten Referenzspannung erreicht wird, wobei die Dauer des zweiten Ansteuerabschnittes vorzugsweise konstant bleibt. Um die Dauer diese zweiten Ansteuerabschnitts konstant zu lassen, wird im Beispiel der zweite Referenzwert im gleichen Maße wie der erste Referenzwert vergrößert oder verkleinert.
  • In dem Beispiel ist der zeitliche Abstand zwischen dem tatsächlichen Schaltzeitpunkt Tson(1) und dem idealen Schaltzeitpunkt Tid(1) während des ersten Einschaltvorgangs größer als der nicht näher dargestellte Zeitreferenzwert, der beispielsweise dem Wert Δt entspricht, und liegt zeitlich nach dem idealen Schaltzeitpunkt Tid(1). Der erste Referenzwert wird deshalb für den nächsten Einschaltvorgang vergrößert, wie die Kurve (2) zeigt. Während dieses Einschaltvorgangs steigt die Ansteuerspannung Vgs während des ersten Abschnittes bis zu einem vergrößerten ersten Referenzwert V1(2) an. Während des nachfolgenden zweiten Abschnittes steigt die Ansteuerspannung Vgs bis zu einem vergrößerten zweiten Referenzwert V2(2) und während des dritten nachfolgenden dritten Abschnittes bis zu dem dritten Referenzwert V3 an. Gegenüber dem ersten Einschaltvorgang ist die Dauer des ersten Abschnitts zeitlich verlängert, die Dauer des zweiten Abschnitts gleich, und die Dauer des dritten Abschnitts verkürzt. Der ideale Schaltzeitpunkt Tid(2), der wiederum bezogen auf das Ende des zweiten Ansteuerabschnittes definiert ist, ist gegenüber dem idealen Schaltzeitpunkt Tid(1) während des ersten Einschaltvorganges zeitlich gegenüber dem Beginn des Einschaltvorganges nach hinten verschoben und liegt damit näher an dem tatsächlichen Schaltzeitpunkt Tson(2), der vorliegt, wenn die Ansteuerspannung Vgs die Einschaltspannung Von erreicht. Auch während dieses in 3a dargestellten Einschaltvorganges liegt der Einschaltzeitpunkt Tson(2) in dem dritten Ansteuerabschnitt, und die zeitliche Differenz ΔT(2) zwischen dem idealen Schaltzeitpunkt Tid(2) und dem tatsächlichen Schaltzeitpunkt Tson(2) ist größer als der vorgegebene Zeitreferenzwert, so dass der erste Spannungsreferenzwert, und damit auch der zweite Spannungsreferenzwert, für einen nächsten Einschaltvorgang weiter angehoben wird, wie die Kurve(3) zeigt.
  • Während dieses weiteren Einschaltvorgangs steigt die Ansteuerspannung Vgs während des ersten Ansteuerabschnittes bis zu einem ersten Referenzwert V1(3) an, der gegenüber dem Referenzwert V1(2) beim vorherigen Einschaltvorgang nochmals vergrößert ist. Während eines nachfolgenden zweiten Ansteuerabschnittes steigt die Ansteuerspannung Vgs bis auf einen ebenfalls vergrößerten zweiten Referenzwert V2(3) an, wobei die Ansteuerspannung Vgs während des nachfolgenden dritten Abschnittes bis zu dem dritten Referenzwert V3 ansteigt. Die Ansteuerspannung Vgs steigt während dieses dritten Einschaltvorganges innerhalb des ersten Abschnittes nun soweit an, dass die Einschaltspannung Von innerhalb des flacher verlaufenden zweiten Ansteuerabschnittes erreicht wird. Ein zeitlicher Abstand zwischen dem idealen Schaltzeitpunkt Tid(3), der wieder um die Zeitdauer Δt vor dem Ende des zweiten Ansteuerabschnittes liegt, und dem tatsächlichen Schaltzeitpunkt Tson beträgt ΔT(3). Es sei angenommen, dass dieser Wert ΔT(3) kleiner ist, als der vorgegebene Zeitreferenzwert, so dass das Ende der Iterationsschritte zur Einstellung des zeitlichen Verlaufs der Ansteuerspannung Vgs erreicht ist. Diese Einstellung mit den Referenzwerten V1(3), V2(3) wird für nachfolgende Einschaltvorgänge fest beibehalten, wobei stets die zeitliche Lage des tatsächlichen Einschaltzeitpunktes Tson in Bezug auf den festgelegten, idealen Schaltzeitpunkt ermittelt wird, um den zeitlichen Verlauf der Ansteuerspannung Vgs gegebenenfalls nachzuregeln.
  • Wie aus 3a ersichtlich ist, führt jede Vergrößerung des ersten Referenzwertes unter der Annahme, dass die Steigung der Ansteuerspannung im ersten Ansteuerabschnitt größer als im zweiten und dritten Ansteuerabschnitt ist, zu einer Verkürzung der Einschaltzeit, die den Zeitraum zwischen dem Beginn des Einschaltvorgangs und dem Erreichen der Einschaltspannung Von bezeichnet.
  • Der zeitliche Abstand zwischen dem tatsächlichen Schaltzeitpunkt und dem idealen Schaltzeitpunkt kann beispielsweise in direkt über die Zeitdauer zwischen dem Beginn des jeweiligen Ansteuervorgangs und dem tatsächlichen Schaltzeitpunkt ermittelt werden. Ist der ideale Schaltzeitpunkt beispielsweise bezogen auf den Beginn oder das Ende des zweiten Ansteuerabschnittes definiert und erfolgt die Ansteuerung so, dass der zweite Ansteuerabschnitt stets gleich lang ist, so kann aus der Zeitdauer zwischen dem Beginn des Ansteuervorgangs und dem tatsächlichen Schaltzeitpunkt unmittelbar auf die relative zeitliche Lage des tatsächlichen Schaltzeitpunktes zu dem idealen Schaltzeitpunkt geschlossen werden.
  • 3b zeigt beispielhaft die zeitlichen Verläufe des Ansteuerstroms Ig zur Erzielung der in 3a dargestellten zeitlichen Verläufe der Ansteuerspannung Vgs. Die Gate-Elektrode G des MOSFET wird während des ersten Ansteuerabschnittes jeweils mit einem ersten Ladestrom Ig1, während des zweiten Abschnittes mit einem zweiten Ladestrom Ig2, der kleiner als der erste Ladestrom Ig1 ist, und während des dritten Abschnittes mit einem dritten Ladestrom, der in dem Beispiel dem ersten Ladestroms Ig1 entspricht aufgeladen. In dem dargestellten Beispiel, bei dem der tatsächliche Schaltzeitpunkt Tson zeitlich nach dem gewünschten idealen Schaltzeitpunkt liegt, verlängert sich in der erläuterten Weise jeweils der erste Ansteuerabschnitt – während der zweite Ansteuerabschnitt gleich bleibt – bis der tatsächliche Schaltzeitpunkt innerhalb eines durch den Zeitreferenzwert vorgegebenen Zeitfensters um den idealen Schaltzeitpunkt liegt.
  • Bei dem zuvor erläuterten iterativen Regelverfahren wurde der zeitliche Verlauf der Ansteuerspannung Vgs betrachtet, wobei abhängig von dem zeitlichen Abstand des tatsächlichen Schaltzeitpunktes Tson zu einem idealen Schaltzeitpunkt Tid(.) der erste Referenzwert V1(.) variiert wird.
  • Bezugnehmend auf den in 3b dargestellten zeitlichen Verlauf des Ansteuerstroms Ig besteht auch die Möglichkeit, den Einschaltvorgang über eine Veränderung der Zeitdauer des ersten Abschnittes, während dem der erste Ansteuerstrom Ig1 auf die Gate-Elektrode fließt, abhängig von der zeitlichen Lage des tatsächlichen Einschaltzeitpunktes Tson bezogen auf den idealen Schaltzeitpunkt zu vergrößern oder zu verkleinern. Betrachtet man die zeitlichen Verläufe des Ansteuerstroms Ig für den ersten, zweiten und dritten dargestellten Einschaltvorgang, so wird der erste Ansteuerabschnitt, unter der Annahme, dass der ideale Schaltzeitpunkt eine vorgegebene Zeitdauer vor dem Ende des zweiten Ansteuerabschnittes liegt, von Einschaltvorgang zu Einschaltvorgang vergrößert, bis während des dritten Einschaltvorgangs der tatsächliche Einschaltzeitpunkt Tson innerhalb des zweiten Ansteuerabschnittes liegt, bei dem die Gate-Elektrode Ig mit dem zweiten kleineren Ladestrom Ig2 aufgeladen wird.
  • Liegt der tatsächliche Schaltzeitpunkt zeitlich vor dem idealen Schaltzeitpunkt, so wird bei Auswertung der Ansteuerspannung Vgs zur Einstellung des Schaltverhaltens in nicht näher dargestellter Weise der erste Spannungsreferenzwert von Einschaltvorgang zu Einschaltvorgang nach und nach verkleinert, bis der tatsächliche Schaltzeitpunkt innerhalb eines vorgegebenen Zeitfensters um den idealen Schaltzeitpunkt liegt.
  • Bei Betrachtung des Ansteuerstromes Ig wird in diesem Fall in entsprechender Weise der erste Ansteuerabschnitt zeitlich nach und nach verkleinert, bis der tatsächliche Schaltzeitpunkt des MOSFET innerhalb eines vorgegebenen Zeitfensters um den idealen Schaltzeitpunkt liegt.
  • Wie bereits erläutert, wird der ideale Schaltzeitpunkt relativ zu dem zeitlichen Verlauf der Ansteuerspannung Vgs oder relativ zu dem zeitlichen Verlauf des Ansteuerstroms Ig festgelegt, beispielsweise dadurch, dass der ideale Schaltzeitpunkt eine vorgegebene Zeitdauer nach Beginn oder vor dem Ende des zweiten Ansteuerabschnitts liegt. Bei der Ermittlung des tatsächlichen Einschaltzeitpunktes des MOSFET, die beispielsweise durch Vergleich der Laststreckenspannung Vds des MOSFET M mit einer Referenzspannung erfolgt, können Signallaufzeiten zu berücksichtigen sein. So kann der tatsächliche Einschaltzeitpunkt zu dem Zeitpunkt, zu dem eine Auswerteschaltung das Einschalten des MOSFET anzeigt, bereits um die Dauer der aufgetretenen Signallaufzeiten zurückliegen. Diese Signallaufzeiten können durch eine entsprechende Verschiebung des gewünschten idealen Schaltpunktes berücksichtigt werden. Wird beispielsweise ein tatsächliches Einschalten des MOSFET während des zweiten Ansteuerabschnittes jeweils eine vorgegebene Zeitdauer vor dem Ende des zweiten Ansteuerabschnittes gewünscht, wird unter Berücksichtigung der Signallaufzeiten der ideale Schaltzeitpunkt um den Wert dieser Signallaufzeiten zeitlich nach hinten verschoben, und kann dann gegebenenfalls bereits in dem dritten Ansteuerabschnitt des zeitlichen Verlaufs der Ansteuerspannung Vgs oder des Ansteuerstromes Ig liegen. Erfolgt eine Regelung des Schaltzeitpunktes auf diesen idealen Schaltzeitpunkt hin, so liegt der tatsächliche Schaltzeitpunkt bereits um den Wert dieser Signallaufzeiten vor dem idealen Schaltzeitpunkt und damit noch innerhalb des zweiten Signalabschnittes.
  • Die Veränderung des ersten Spannungsreferenzwertes V1(.) und gegebenenfalls des zweiten Spannungsreferenzwerts V2(.) oder der Zeitdauer des ersten Ansteuerabschnittes kann von Einschaltvorgang zu Einschaltvorgang jeweils in gleichen Schritten erfolgen, wenn der tatsächliche Schaltzeitpunkt nicht innerhalb des vorgegebenen Zeitfensters um den idealen Schaltzeitpunkt liegt. Weiterhin besteht die Möglichkeit, den zeitlichen Abstand zwischen dem tatsächlichen Schaltzeitpunkt und dem idealen Schaltzeitpunkt bei der Veränderung des ersten Spannungsreferenzwertes oder der Zeitdauer des ersten Ansteuerabschnittes zu berücksichtigen, das heißt, den Spannungsreferenzwert oder die Zeitdauer des ersten Ansteuerabschnittes gegenüber dem bisherigen Wert um so stärker zu vergrößern, je größer der zeitliche Abstand zwischen dem tatsächlichen Schaltzeitpunkt und dem idealen Schaltzeitpunkt ist.
  • Zur Einstellung des ersten Spannungsreferenzwertes kann beispielsweise ein integrierender Regler vorgesehen werden, dem nach jedem Einschaltvorgang ein von einem zeitlichen Abstand zwischen dem idealen Schaltzeitpunkt und dem tatsächlichen Schaltzeitpunkt abhängiger Wert zugeführt ist und der den ersten Spannungsreferenzwert für den nächsten Einschaltvorgang bereitstellt. Der zweite Spannungsreferenzwert unterscheidet sich von dem ersten Spannungsreferenzwert vorzugsweise durch einen vorgegebenen Offset, so dass die Dauer des zweiten Ansteuerabschnittes von Einschaltvorgang zu Einschaltvorgang gleich bleibt.
  • 4 veranschaulicht den erfindungsgemäßen iterativen Einstellvorgang des zeitlichen Verlaufs der Ansteuerspannung Vgs für den Ausschaltvorgang bei einem dreistufigen Verfahren für den Ausschaltvorgang. Der jeweilige Ausschaltzeitpunkt ist bezugnehmend auf die Darstellung in 4a erreicht, wenn die Ansteuerspannung Vgs bis auf einen Ausschaltwert Voff abgesunken ist. Die durchgezogene in 4a mit (1) bezeichnete Kurve zeigt den zeitlichen Verlauf der Ansteuerspannung Vgs für einen ersten Ausschaltvorgang. V4(1) bezeichnet die vierte Referenzspannung für diesen ersten Ausschaltvorgang und V5(1) die fünfte Referenzspannung für diesen ersten Ausschaltvorgang. Die Ausschaltspannung Voff ist kleiner als die fünfte Referenzspannung V5(1), so dass der tatsächliche Ausschaltzeitpunkt Tsoff(1) während des ersten Ausschaltvorgangs innerhalb des dritten Zeitabschnitts der Ansteuerspannung Vgs während dieses Ausschaltvorgangs liegt. Um zu erreichen, dass der tatsächliche Ausschaltzeitpunkt Tsoff innerhalb des zweiten Zeitabschnittes des zeitlichen Verlaufes der Ansteuerspannung Vgs liegt, wird in dem Ausführungsbeispiel der vierte Referenzwert variiert, wobei der fünfte Referenzwert entsprechend variiert wird, um eine gleichbleibende Zeitdauer des zweiten Ansteuerabschnittes zu erreichen. Während des nachfolgenden zweiten Ausschaltvorganges sinkt die Ansteuerspannung Vgs während des ersten Ansteuerabschnittes bis zu einem verkleinerten vierten Referenzwert V4(2) und während des nachfolgenden zweiten Ansteuerabschnittes bis zu einem verkleinerten fünften Referenzwert V5(2) ab. Dieser fünfte Referenzwert V5(2) ist immer noch größer als die Ausschaltspannung Voff, und der zeitliche Abstand zwischen dem tatsächlichen Ausschaltzeitpunkt Tsoff(2) und dem idealen Ausschaltzeitpunkt Ta(2) ist immer noch größer als die vorgegebene Referenzdauer, so dass während des nachfolgenden dritten Ausschaltvorganges der vierte Referenzwert weiter, bis auf einen Wert V4(3) und der fünfte Referenzwert V5(3) entsprechend verkleinert wird. Während dieses dritten Ausschaltvorganges liegt der tatsächliche Ausschaltzeitpunkt Tsoff(3) nun innerhalb des zweiten Ansteuerabschnittes und darüber hinaus innerhalb eines vorgegebenen Zeitfensters um einen idealen Ausschaltzeitpunkt Ta(3), so dass der dargestellte mit (3) bezeichnete Zeitverlauf mit den Referenzwerten V4(3), V5(3) für nachfolgende Ausschaltvorgänge beibehalten wird.
  • 4b zeigt den zeitlichen Verlauf des Ansteuerstromes Ig zur Erzielung des in 4a dargestellten zeitlichen Verlaufes der Ansteuerspannung Vgs. Während des ersten Ansteuerabschnittes wird die Gate-Elektrode G des MOSFET M dabei mit einem vierten Entladestrom Ig4, während des zweiten Abschnittes mit einem fünften Entladestrom Ig5 und während des dritten Abschnittes mit einem sechsten Entladestrom, der vorzugsweise dem vierten Entladestrom Ig4 entspricht, entladen. Entsprechend dem Vorgehen beim Einschalten kann anstelle der Ansteuerspannung Vgs zur Optimierung des Ausschaltvorganges der zeitliche Verlauf des Ansteuerstromes Ig betrachtet werden, wobei bei einer Abweichung des tatsächlichen Ausschaltzeitpunktes Tsoff bezogen auf einen idealen Ausschaltzeitpunkt, der auf den zeitlichen Verlauf des Ansteuerstromes Ig definiert werden kann, die Zeitdauer der ersten Ansteuerperiode variiert wird.
  • Neben einer Variation der Zeitdauer des ersten und/oder zweiten Ansteuerabschnittes sowohl beim Einschaltvorgang als auch beim Ausschaltvorgang besteht weiterhin die Möglichkeit, die Amplitude des Ladestromes bzw. Entladestromes während des ersten Ansteuerabschnittes zu variieren, was einer Variation der Steigung der Ansteuerspannung Vgs während des ersten Ansteuerabschnittes gleichkommt.
  • In den Darstellungen gemäß der 3 und 4 weisen die zeitlichen Verläufe der Ansteuerspannung Vgs und des Ansteuerstromes Ig zwischen den einzelnen Ansteuerabschnitten jeweils „harte" Übergänge auf, das heißt die Steigung der Ansteuerspannung Vgs ändert sich abrupt zwischen den einzelnen Ansteuerabschnitten und die Amplitude des Ansteuerstromes Ig wechselt entsprechend abrupt. Selbstverständlich besteht auch die Möglichkeit, sanftere Übergänge zwischen den einzelnen Ansteuerabschnitten einzustellen, was beispielsweise dadurch erreicht werden kann, dass der Ansteuerstrom zwischen den einzelnen Ansteuerabschnitten langsam zunimmt oder abnimmt.
  • Zusammenfassend wird bei dem zuvor erläuterten dreistufigen Verfahren eine Abweichung eines tatsächlichen Schaltzeitpunktes zu einem idealen Schaltzeitpunkt ermittelt, und die Zeitdauer des ersten Ansteuerabschnittes wird verlängert, wenn der tatsächliche Schaltzeitpunkt nach dem idealen Schaltzeitpunkt liegt, und verkürzt, wenn der tatsächliche Schaltzeitpunkt vor dem idealen Schaltzeitpunkt liegt. Die Einstellung der Dauer des ersten Ansteuerabschnittes kann durch Einstellung eines Spannungsreferenzwertes erfolgen, mit dem die Ansteuerspannung Vgs zur Einstellung der Dauer des ersten Ansteuerabschnittes verglichen wird.
  • Weiterhin besteht die Möglichkeit, das Ansteuerverfahren sowohl beim Einschalten als auch beim Abschalten nur zweistufig zu gestalten, was in den 5 und 6 dargestellt ist.
  • 5a zeigt den zeitlichen Verlauf der Ansteuerspannung Vgs für ein solches zweistufiges Einschaltverfahren, bei dem die Ansteuerspannung Vgs in einem ersten Abschnitt zunächst flacher bis zu einem Referenzwert V2 und in einem anschlie ßenden zweiten Abschnitt steiler ansteigt. Der ideale Schaltzeitpunkt liegt bei diesem Ansteuerverfahren vorzugsweise in dem ersten Abschnitt kurz vor dessen Ende. Weicht der tatsächliche Schaltzeitpunkt bei diesem Verfahren von dem idealen Schaltzeitpunkt ab, so wird der Referenzwert V2 von Einschaltvorgang zu Einschaltvorgang nachgeregelt, bis keine solche zeitliche Abweichung zwischen tatsächlichem und idealem Schaltzeitpunkt vorliegt, bzw. bis diese Abweichung kleiner als der vorgegebene Referenzwert ist.
  • 5b zeigt den zeitlichen Verlauf des Ansteuerstromes Ig zur Erzielung des in 5a dargestellten Verlaufes der Ansteuerspannung.
  • 6a zeigt den zeitlichen Verlauf der Ansteuerspannung Vgs für ein zweistufiges Abschaltverfahren, bei dem die Ansteuerspannung Vgs in einem ersten Abschnitt zunächst steiler bis zu einem Referenzwert V4 und in einem anschließenden zweiten Abschnitt flacher abfällt. Der ideale Schaltzeitpunkt liegt bei diesem Ansteuerverfahren vorzugsweise in dem zweiten Abschnitt kurz nach dessen Beginn. Weicht der tatsächliche Schaltzeitpunkt bei diesem Verfahren von dem idealen Schaltzeitpunkt ab, so wird der Referenzwert V4 von Einschaltvorgang zu Einschaltvorgang nachgeregelt, bis keine solche zeitliche Abweichung zwischen tatsächlichem und idealem Schaltzeitpunkt vorliegt, bzw. bis diese Abweichung kleiner als der vorgegebene Referenzwert ist.
  • 6b zeigt den zeitlichen Verlauf des Ansteuerstromes Ig zur Erzielung des in 6a dargestellten Verlaufes der Ansteuerspannung.
  • Bei dem bereits erläuterten dreistufigen Ein- und Ausschaltverfahren besteht auch die Möglichkeit, den Ansteuerstrom so zu wählen, dass die Ansteuerspannung Vgs während des ersten und dritten Ansteuerabschnittes Idealerweise annähernd senkrecht ansteigt. Außerdem besteht auch die Möglichkeit, den Ansteuerstrom so zu wählen, dass die Ansteuerspannung Vgs während des zweiten Ansteuerabschnittes sehr flach verlaufen, so dass der Anfangs- und der Endwert der Ansteuerspannung Vgs in diesem zweiten Ansteuerabschnitt gleich sind. Jeder MOSFET hat einen parasitären Gate-Serienwiderstand. Wird nun zum Einschalten an den äußeren Gateanschluss eine konstante Spannung angelegt wird, die etwas über der Einschaltspannung Von liegt, wird die an den eigentlichen Transistorzellen anliegende von außen nicht zugängliche Gatespannung aufgrund der RC-Zeitkonstante aus Gate-Serienwiderstand und Gatekapazität verzögert und ausreichend langsam ansteigen, um den MOSFET leitend anzusteuern.
  • Bei dem bislang erläuterten Verfahren wurde davon ausgegangen, dass ein zeitlicher Abstand zwischen dem tatsächlichen Schaltzeitpunkt Tson (in 3a) oder Tsoff (in 4a) zu einem jeweiligen idealen Schaltzeitpunkt ermittelt wurde, wobei abhängig davon wenigstens einer der Parameter des Ansteuerstromes Ig oder der Ansteuerspannung Vgs variiert wurde. Anstelle einer solchen Zeitdifferenzmessung besteht bei einer vereinfachten Ausführungsform auch die Möglichkeit, einen Zeitpunkt vorzugeben bis zu dem der Schaltvorgang spätestens stattgefunden haben soll. Dieser Zeitpunkt liegt beispielsweise eine vorgegebene Zeitdauer nach Beginn des jeweiligen Schaltvorgangs. Bei diesem Verfahren werden abhängig davon, ob zu dem vorgegebenen Zeitpunkt bereits ein Schaltvorgang, also ein Einschalten oder ein Ausschalten, stattgefunden hat, die jeweiligen Parameter des Ansteuerstromes Ig oder der Ansteuerspannung Vgs variiert.
  • 10
    Ansteuerschaltung
    Cgs
    Gate-Source-Kapazität
    D
    Drain-Anschluss
    G
    Gate-Anschluss
    GND
    Bezugspotential
    Id
    Laststrom
    Ig1, Ig2
    Ladeströme
    Ig3, Ig4
    Entladeströme
    M
    MOSFET
    S
    Source-Anschluss
    Sin
    Eingangssignal
    Ta(.)
    ideale Ausschaltzeitpunkte
    Tid(.)
    ideale Einschaltzeitpunkte
    Tsoff(.)
    tatsächliche Ausschaltzeitpunkte
    Tson(.)
    tatsächliche Einschaltzeitpunkte
    V+
    Versorgungspotential
    V1(.), V2(.)
    Referenzpotentiale
    V3
    Referenzpotential
    V4(.), V5(.)
    Referenzpotentiale
    Vgs
    Ansteuerspannung, Gate-Source-Spannung
    Voff
    Ausschaltspannung
    Von
    Einschaltspannung
    Vt
    Schwellenspannung
    Z
    Last

Claims (18)

  1. Verfahren zur Ansteuerung eines Halbleiterschaltelements (M), dessen Schaltzustand von einer auf einer Ansteuerelektrode gespeicherten Ladung abhängt und das einen Ansteueranschluss (G) zum Anlegen eines Ansteuersignals (Ig) sowie eine Laststrecke (D-S) aufweist, wobei das Verfahren folgende Verfahrensschritte umfasst: – Anlegen eines Ansteuersignals (Ig) zum Schalten des Halbleiterschaltelements (M), das so gewählt ist, dass eine Änderung der auf der Ansteuerelektrode gespeicherten Ladung über der Zeit auftritt, wobei Signalparameter, die den zeitlichen Verlauf des Ansteuersignals (Ig) festlegen, für den Schaltvorgang fest vorgegeben sind, – Festlegen eines idealen Schaltzeitpunktes (Tid(1), Tid(2), Tid(3)) des Halbleiterschaltelements (M) bezogen auf den zeitlichen Verlauf des Ansteuersignals (Ig) oder eines davon abhängigen Signals (Vgs), – Ermitteln, ob der tatsächliche Schaltzeitpunkt (Tson; Tsoff) des Halbleiterschaltelements (M) bezogen auf den zeitlichen Verlauf des Ansteuersignals (Ig) oder des davon abhängigen Signals (Vgs) von dem idealen Schaltzeitpunkt abweicht, – Ändern wenigstens eines Parameters des Ansteuersignals (Ig) für einen nächsten Schaltvorgang, wenn eine Abweichung des tatsächlichen Schaltzeitpunktes (Tson, Tsoff) des Halbleiterschaltelements (M) von dem idealen Schaltzeitpunkt ermittelt wurde.
  2. Verfahren nach Anspruch 1, bei dem wenigstens ein Parameters des Ansteuersignals (Ig) für einen nächsten Schaltvorgang geändert wird, wenn eine Abweichung des tatsächlichen Schaltzeitpunktes (Tson, Tsoff) des Halbleiterschaltelements (M) von dem idealen Schaltzeitpunkt um mehr als einen vorgegebenen Zeitreferenzwert ermittelt wurde.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Ansteuersignal (Ig) ein Lade- oder Entladestrom der Ansteuerelektrode ist.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem das von dem Ansteuersignal (Ig) abhängige Signal eine Ansteuerspannung (Vgs) an der Ansteuerelektrode oder der zeitliche Verlauf einer auf der Ansteuerelektrode gespeicherten elektrischen Ladung ist.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem zur Ermittlung des tatsächlichen Schaltzeitpunktes (Tson, Tsoff) eine Spannung (Vds) über der Laststrecke (D-S) ausgewertet wird.
  6. Verfahren nach Anspruch 5, bei dem der tatsächliche Schaltzeitpunkt (Tson; Tsoff) einem Zeitpunkt entspricht, zu dem die Laststreckenspannung (Vds) einen vorgegebenen Wert (Vt) bezogen auf eine maximale Laststreckenspannung erreicht.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Ansteuersignal (Ig) so gewählt ist, dass es zeitlich aufeinanderfolgend wenigstens einen ersten Abschnitt einer ersten Zeitdauer mit einer ersten Amplitude (Ig1; Ig4) und einen zweiten Abschnitt einer zweiten Zeitdauer mit einer zweiten Amplitude (Ig2; Ig5) aufweist, wobei die jeweiligen Amplituden und/oder die jeweiligen Zeitdauern der Abschnitte einstellbare Parameter des Ansteuersignals (Ig) sind.
  8. Verfahren nach Anspruch 7, bei dem die Zeitdauer des ersten Abschnittes verändert wird, wenn der tatsächliche Schaltzeitpunkt (Tson; Tsoff) von dem idealen Schaltzeitpunkt (Tid(1), Tid(2), Tid(3)) abweicht.
  9. Verfahren nach Anspruch 6, bei dem die Amplitude (Ig1; Ig4) des ersten Abschnittes verändert wird, wenn der tatsächliche Schaltzeitpunkt (Tson; Tsoff) von dem idealen Schaltzeitpunkt (Tid(1), Tid(2), Tid(3)) abweicht.
  10. Verfahren nach einem der vorangehenden Ansprüche 1 bis 5, bei dem das Ansteuersignal so gewählt ist, dass der zeitliche Verlauf der Ansteuerspannung (Vgs) für einen Schaltvorgang wenigstens zwei Abschnitte unterschiedlicher Steigung aufweist, wobei die Zeitdauer des ersten und zweiten Abschnittes und/oder die Steigung der Abschnitte über das Ansteuersignal einstellbare Parameter der Ansteuerspannung (Vgs) sind.
  11. Verfahren nach Anspruch 10, bei dem der ideale Schaltzeitpunkt so gewählt wird, dass er innerhalb des zweiten Abschnittes des zeitlichen Verlaufes der Ansteuerspannung (Vgs) liegt.
  12. Verfahren nach Anspruch 10 oder 11, bei dem die Zeitdauer des ersten Abschnittes variiert wird, wenn der ideale Schaltzeitpunkt (Tid(1), Tid(2), Tid(3)) von dem tatsächlichen Schaltzeitpunkt (Tson; Tsoff) abweicht.
  13. Verfahren nach einem der Ansprüche 10 bis 12, bei dem zur Einstellung der Zeitdauer der wenigstens zwei Abschnitte, die Ansteuerspannung mit wenigstens einem ersten und zweiten Referenzwert (V1, V2) verglichen wird, wobei wenigstens einer der Referenzwerte (V1, V2) für einen nächsten Schaltvorgang verändert wird, wenn der tatsächliche Schaltzeitpunkt (Tson; Tsoff) von dem idealen Schaltzeitpunkt (Tid(1), Tid(2), Tid(3)) abweicht.
  14. Verfahren nach einem der Ansprüche 6 bis 13, bei dem der ideale Schaltzeitpunkt (Tid(1), Tid(2), Tid(3)) bezogen auf den Beginn oder das Ende eines der Abschnitte definiert wird.
  15. Verfahren nach Anspruch 10 bei dem der zeitliche Verlauf der Ansteuerspannung (Vgs) wenigstens drei Abschnitte aufweist, von denen jeweils aufeinanderfolgende Abschnitte unterschiedliche Steigung besitzen.
  16. Verfahren nach Anspruch 15, bei dem der zweite Abschnitt eine geringere Steigung als der erste und dritte Abschnitt aufweist.
  17. Verfahren nach Anspruch 15 oder 16, bei dem der ideale Schaltzeitpunkt (Tid(1), Tid(2), Tid(3)) so gewählt ist, dass er in dem zweiten Abschnitt liegt.
  18. Verfahren zur Ansteuerung eines Halbleiterschaltelements (M), dessen Schaltzustand von einer auf einer Ansteuerelektrode gespeicherten Ladung abhängt und das einen Ansteueranschluss (G) zum Anlegen eines Ansteuersignals (Ig) sowie eine Laststrecke (D-S) aufweist, wobei das Verfahren folgende Verfahrensschritte umfasst: – Anlegen eines Ansteuersignals (Ig) zum Schalten des Halbleiterschaltelements (M), das so gewählt ist, dass eine Änderung der auf der Ansteuerelektrode gespeicherten Ladung über der Zeit auftritt, wobei Signalparameter, die den zeitlichen Verlauf des Ansteuersignals (Ig) festlegen, für den Schaltvorgang fest vorgegeben sind, – Ermitteln, ob zu einem vorgegebenen Zeitpunkt bezogen auf den zeitlichen Verlauf des Ansteuersignals (Ig) oder eines davon abhängigen Signals ein Schaltvorgang des Halbleiterschaltelements bereits erfolgt ist, – Ändern wenigstens eines Parameters des Ansteuersignals (Ig) für einen nächsten Schaltvorgang, wenn zu dem vorgegebenen Zeitpunkt kein Schaltvorgang erfolgt ist.
DE10346307A 2003-10-06 2003-10-06 Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements Expired - Fee Related DE10346307B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10346307A DE10346307B3 (de) 2003-10-06 2003-10-06 Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements
CNB2004100120245A CN100433554C (zh) 2003-10-06 2004-09-28 半导体切换组件的切换驱动方法
US10/959,901 US7180337B2 (en) 2003-10-06 2004-10-06 Method for switching driving of a semiconductor switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10346307A DE10346307B3 (de) 2003-10-06 2003-10-06 Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements

Publications (1)

Publication Number Publication Date
DE10346307B3 true DE10346307B3 (de) 2004-12-30

Family

ID=33483133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10346307A Expired - Fee Related DE10346307B3 (de) 2003-10-06 2003-10-06 Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements

Country Status (3)

Country Link
US (1) US7180337B2 (de)
CN (1) CN100433554C (de)
DE (1) DE10346307B3 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007001107A1 (de) 2007-01-04 2008-07-10 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungstransistor und mit dessen Ansteuerschaltung
DE102008055051A1 (de) 2008-12-19 2010-07-01 Infineon Technologies Austria Ag Schaltungsanordnung und Verfahren zur Erzeugung eines Ansteuersignals für einen Transistor
DE102013219167A1 (de) * 2013-04-26 2014-10-30 Conti Temic Microelectronic Gmbh Verfahren und Vorrichtung zum Einschalten oder Abschalten eines elektronischen Bauelements
EP2978130A1 (de) 2014-07-24 2016-01-27 Renesas Electronics Europe GmbH Schaltung zur Steuerung der Anstiegsrate eines hochseitigen Schaltelements
US9923500B1 (en) 2016-09-13 2018-03-20 Infineon Technologies Ag Gate-driver circuit with improved common-mode transient immunity
DE102018219328A1 (de) * 2018-11-13 2020-05-14 Conti Temic Microelectronic Gmbh Erkennen eines Drahtbruchfehlers in einem Stromkreis
DE102020203123A1 (de) 2020-02-03 2021-08-05 Continental Teves Ag & Co. Ohg Verfahren und Vorrichtung zur Bestimmung der Schaltverlustleistung

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005055415B4 (de) * 2005-11-21 2011-03-10 Texas Instruments Deutschland Gmbh Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor
US7818176B2 (en) * 2007-02-06 2010-10-19 Voicebox Technologies, Inc. System and method for selecting and presenting advertisements based on natural language processing of voice-based input
DE102009055297A1 (de) * 2009-12-23 2011-06-30 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG, 70839 Verfahren zum Betreiben eines ISFET-Sensors
CN102116922B (zh) * 2009-12-31 2014-06-25 意法半导体研发(上海)有限公司 用于驱动改善欠阻尼***的电路和方法
TW201210021A (en) * 2010-08-31 2012-03-01 Hon Hai Prec Ind Co Ltd MOSFET element
CN103577208B (zh) * 2012-08-03 2016-09-07 纬创资通股份有限公司 执行服务器开关机的方法及执行服务器开关机的***
US9374081B2 (en) * 2013-01-18 2016-06-21 Infineon Technologies Ag Method for driving a load
KR101707366B1 (ko) * 2013-04-02 2017-02-15 미쓰비시덴키 가부시키가이샤 반도체 장치
US9520870B2 (en) 2015-03-27 2016-12-13 Semiconductor Components Industries, Llc Systems and methods for pulse width modulated control of a semiconductor switch
JP6956034B2 (ja) * 2018-03-19 2021-10-27 株式会社東芝 スイッチング制御回路
TWI674491B (zh) * 2018-10-26 2019-10-11 瑞昱半導體股份有限公司 穩壓裝置及其控制方法
JP7003966B2 (ja) * 2019-04-25 2022-01-21 株式会社デンソー 駆動回路
US11362646B1 (en) * 2020-12-04 2022-06-14 Skyworks Solutions, Inc. Variable current drive for isolated gate drivers
US11641197B2 (en) 2021-04-28 2023-05-02 Skyworks Solutions, Inc. Gate driver output protection circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19855604C1 (de) * 1998-12-02 2000-06-15 Siemens Ag Verfahren und Vorrichtung zum Ansteuern einer Leistungsendstufe
DE19725837C2 (de) * 1997-06-18 2001-10-25 Infineon Technologies Ag Verfahren und Vorrichtung zur Ansteuerung eines Halbleiterschalters

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859875A (en) * 1987-08-28 1989-08-22 Siemens Aktiengesellschaft Optocoupler for power FET
US4860152A (en) * 1989-01-30 1989-08-22 Delco Electronics Corporation Two stage protection circuit for a power MOSFET driving an inductive load
US5285116A (en) * 1990-08-28 1994-02-08 Mips Computer Systems, Inc. Low-noise high-speed output buffer and method for controlling same
US6107860A (en) * 1991-12-11 2000-08-22 Vlt Corporation High efficiency floating gate driver circuit using leakage-inductance transformer
DE19920465C1 (de) * 1999-05-04 2000-11-02 Siemens Ag Verfahren zur Open-Load-Diagnose einer Schaltstufe
DE50010799D1 (de) * 1999-05-07 2005-09-01 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung eines Halbleiterschalters
DE10061371B4 (de) * 2000-12-09 2004-04-08 Infineon Technologies Ag Schaltungsanordnung mit einer steuerbaren Strombegrenzungsschaltung zur Ansteuerung einer Last
DE10064123B4 (de) * 2000-12-21 2004-11-18 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung eines Halbleiterschaltelements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19725837C2 (de) * 1997-06-18 2001-10-25 Infineon Technologies Ag Verfahren und Vorrichtung zur Ansteuerung eines Halbleiterschalters
DE19855604C1 (de) * 1998-12-02 2000-06-15 Siemens Ag Verfahren und Vorrichtung zum Ansteuern einer Leistungsendstufe

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007001107A8 (de) * 2007-01-04 2008-10-16 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungstransistor und mit dessen Ansteuerschaltung
DE102007001107B4 (de) * 2007-01-04 2009-06-10 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungstransistor und mit dessen Ansteuerschaltung
DE102007001107A1 (de) 2007-01-04 2008-07-10 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungstransistor und mit dessen Ansteuerschaltung
US9425784B2 (en) 2007-01-04 2016-08-23 Infineon Technologies Ag Circuit having a power transistor and a drive circuit
DE102008055051A1 (de) 2008-12-19 2010-07-01 Infineon Technologies Austria Ag Schaltungsanordnung und Verfahren zur Erzeugung eines Ansteuersignals für einen Transistor
DE102008055051B4 (de) * 2008-12-19 2014-05-08 Infineon Technologies Austria Ag Schaltungsanordnung und Verfahren zur Erzeugung eines Ansteuersignals für einen Transistor
US11929742B2 (en) 2013-04-26 2024-03-12 Vitesco Technologies Germany Gmbh Method and device for switching an electronic component on or off
DE102013219167A1 (de) * 2013-04-26 2014-10-30 Conti Temic Microelectronic Gmbh Verfahren und Vorrichtung zum Einschalten oder Abschalten eines elektronischen Bauelements
DE102013219167B4 (de) 2013-04-26 2017-03-02 Conti Temic Microelectronic Gmbh Zwei Verfahren, Vorrichtung und Verwendung davon, jeweils zum Einschalten oder Abschalten eines elektronischen Bauelements
EP2978130A1 (de) 2014-07-24 2016-01-27 Renesas Electronics Europe GmbH Schaltung zur Steuerung der Anstiegsrate eines hochseitigen Schaltelements
US9923500B1 (en) 2016-09-13 2018-03-20 Infineon Technologies Ag Gate-driver circuit with improved common-mode transient immunity
DE102018219328A1 (de) * 2018-11-13 2020-05-14 Conti Temic Microelectronic Gmbh Erkennen eines Drahtbruchfehlers in einem Stromkreis
DE102018219328B4 (de) 2018-11-13 2020-06-04 Conti Temic Microelectronic Gmbh Erkennen eines Drahtbruchfehlers in einem Stromkreis
DE102020203123A1 (de) 2020-02-03 2021-08-05 Continental Teves Ag & Co. Ohg Verfahren und Vorrichtung zur Bestimmung der Schaltverlustleistung

Also Published As

Publication number Publication date
CN1606237A (zh) 2005-04-13
US7180337B2 (en) 2007-02-20
CN100433554C (zh) 2008-11-12
US20050104650A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
DE10346307B3 (de) Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements
DE602005005822T2 (de) Schaltkreis und adaptives Verfahren zum Antrieb einer Halbbrückenschaltung
DE102013217173B4 (de) Schaltungsanordnung umfassend eine Halbbrücke und Schaltungsanordnung zum Ansteuern eines High-Side-Schalters
DE10217611B4 (de) Verfahren und Vorrichtung zur EMV-optimierten Ansteuerung eines Halbleiterschaltelements
DE102009029694B4 (de) Ansteuerung eines Transistors mit variablem Ansteuerstrom
DE102004018823B3 (de) Schaltungsanordnung mit einem Leistungstransistor und einer Ansteuerschaltung für den Leistungstransistor
EP1728324B1 (de) Ansteuerschaltung zum ansteuern einer leistungselektronischen schaltung sowie verfahren hierzu
DE10243885A1 (de) Konverterschaltung und Ansteuerverfahren hierfür
DE102005027442B4 (de) Schaltungsanordnung zum Schalten einer Last
DE102015219850A1 (de) Vorrichtung zum Steuern eines schaltenden Gleichspannungswandlers, schaltender Gleichspannungswandler und Verfahren zum Steuern eines geschalteten Gleichspannungswandlers
DE112018005857T5 (de) Gate-treiberschaltung
EP3711162B1 (de) Schutz eines in einem schaltbetrieb betriebenen feldeffekttransistors vor einem überlaststrom
DE102013207224A1 (de) Schaltung zum Ansteuern eines Transistors
DE102014115494A1 (de) Ansteuern eines mos-transistors mit konstantem vorladen
EP1050951B1 (de) Schaltungsanordnung für eine getaktete Stromversorgung
DE10316223B3 (de) Verfahren und Vorrichtung zur Ermittlung des Schaltzustandes eines Transistors
DE10240167B4 (de) Schaltungsanordnung mit einem Leistungstransistor und einer Ansteuerschaltung für den Leistungstransistor
EP0854574A2 (de) Treiberschaltung
DE102017119600B4 (de) Verfahren zum Ansteuern eines Transistorbauelements mit nicht-isoliertem Gate, Ansteuerschaltung und elektronische Schaltung
WO2015039733A1 (de) Verbesserte ansteuerung zum einschalten von igbt
DE102014216551A1 (de) Verfahren und Vorrichtung zur Totzeitregelung in Schaltnetzteilen
EP3317967B1 (de) Schaltungsanordnung zur ansteuerung eines transistors
DE102021116029A1 (de) Hochgeschwindigkeits-gatetreiberschaltung
DE102006049228A1 (de) Verfahren zur Optimierung der EMV, Lebensdauer und Verlustleistung einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers
DE102005030831B3 (de) Gate-Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee