DE102006049228A1

DE102006049228A1 - Verfahren zur Optimierung der EMV, Lebensdauer und Verlustleistung einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers

Info

Publication number: DE102006049228A1
Application number: DE102006049228A
Authority: DE
Inventors: Matthias Dipl.-Ing. Goecke
Original assignee: Conti Temic Microelectronic GmbH
Current assignee: Conti Temic Microelectronic GmbH
Priority date: 2006-10-18
Filing date: 2006-10-18
Publication date: 2008-04-30

Abstract

Die Erfindung betrifft ein Verfahren zur Optimierung der EMV, Lebensdauer und Verlustleistung einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers. Dieses Verfahren benötigt eine Ansteuereinheit für den Freilauftransistor, welche beim Übergang von der Freilauf- zur Einschaltphase die Ausgangsspannung des Freilauftransistors derart regelt, dass dessen intrinsische Rückwärtsdiode nicht leitend wird. Somit wird der Aufbau von Speicherladung in dieser vermieden. Deswegen können EMV, Lebensdauer und Verlustleistung mit Hilfe des erfindungsgemäßen Verfahrens optimiert werden, ohne platz- und kostenintensive Leistungsbauteile wie etwa Schottkydioden zu benötigen.

Description

Die Erfindung betrifft ein Verfahren zur Optimierung der EMV, Lebensdauer und Verlustleistung einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers. Dieses Verfahren benötigt eine Ansteuereinheit für den Freilauftransistor, welche beim Übergang von der Freilauf- zur Einschaltphase die Ausgangsspannung des Freilauftransistors derart regelt, dass dessen intrinsische Rückwärtsdiode nicht leitend wird. Somit wird der Aufbau von Speicherladung in dieser vermieden. Deswegen können EMV, Lebensdauer und Verlustleistung mit Hilfe des erfindungsgemäßen Verfahrens optimiert werden, ohne platz- und kostenintensive Leistungsbauteile wie etwa Schottkydioden zu benötigen.
In praktisch jeder elektronischen Baugruppe sind Anordnungen für den getakteten Betrieb eines induktiven Verbrauchers zu finden. Sie sind ein Oberbegriff für unter anderem folgende Vorrichtungen:

– Halb- und Vollbrücken,
– Ein- und Mehrphasenwechselrichter,
– Schaltregler sowie
– Ansteuerungen von Spartransformatoren und Schrittmotoren.

Das erfindungsgemäße Verfahren hat also ein weites Anwendungsgebiet. Praktisch überall dort, wo Elektronik eingesetzt wird, könnten platz- und kostenintensive Leistungsbauteile eingespart werden.
Ein induktiver Verbraucher kann getaktet und ungetaktet betrieben werden. Erfolgt keine Taktung, so benötigt man nur einen Schalttransistor. Dieser wird von einem digitalen Eingangssignal über eine Ansteuereinheit ein- und ausgeschaltet. Man spricht dann von einer Anordnung für den ungetakteten Betrieb eines induktiven Verbrauchers. An diesem wird während der Einschaltphase über einen Schalttransistor die Versorgungsspannung angelegt. Es wird Strom und somit Leistung aus der Versorgung dem Verbraucher zugeführt. In der Ausschaltphase ist der Verbraucher hingegen komplett unbestromt.
Man kann die Spannung am Verbraucher takten, um deren zeitlichen Mittelwert zu regeln. Dann ist zusätzlich noch ein Freilauftransistor notwendig. Über eine Ansteuereinheit wird der Freilauftransistor von einem digitalen Eingangssignal geschaltet. Dieses ist zeitlich leicht versetzt zu dem digitalen Eingangssignal für den Schalttransistors. Es liegt nun eine Anordnung für den getakteten Betrieb eines induktiven Verbrauchers vor. Neben der Einschalt- und Ausschaltphase gibt es noch eine dritte Phase, die Freilaufphase.
In der Freilaufphase ist der Schalttransistor ausgeschaltet. Der Verbraucher jedoch führt aufgrund seiner Induktivität immer noch Strom. Dieser zirkuliert über den nun eingeschalteten Freilauftransistor. Dabei wird ein Teil der induktiven Energie im Verbraucher in Bewegungs- und Wärmeenergie umgesetzt. Am Verbraucher fällt so gut wie keine Spannung ab.
Durch die schnelle Abfolge von Schalt- und Freilaufphase wird die Spannung am Verbraucher getaktet. Dabei sind Taktfrequenzen bis in den Megahertzbereich möglich. Es stellt sich ein zeitlicher Mittelwert der Spannung am Verbraucher ein. Dessen Regelung erfolgt dabei über Puls-Weiten-Modulation (PWM) des Schalttransistors.
Sowohl im Niedervolt- als auch im Hochvoltbereich bis 1000 V werden Leistungs-MOSFETs als Schalt- und Freilauftransistoren eingesetzt. Leistungs-MOSFETs sind Halbleiterbauelemente mit drei Anschlüssen, die mit Gate, Source und Drain bezeichnet werden.
Mit einer zwischen Gate und Source angelegten Steuerspannung wird die Leitfähigkeit der Drain-Source-Strecke beeinflusst. Somit kann man mit einer Ansteuereinheit einen Leistungs-MOSFET so ansteuern, dass dessen Ausgangsspannung, welche der Spannung zwischen Drain und Source entspricht, auf einen bestimmten Wert geregelt wird. Der Aussteuerbereich wird dabei durch die maximale Leitfähigkeit des Transistors sowie durch die Vorwärts- und Durchbruchspannung seiner intrinsischen Rückwärtsdiode begrenzt. Diese ist aufgrund des Transistoraufbaus vorhanden und liegt parallel zum eigentlichen Transistor. Bei n-Kanal Leistungs-MOSFETs ist die Kathode äquipotential mit dem Drain-Anschluss und die Anode äquipotential mit dem Source-Anschluss. Bei p-Kanal Typen ist es hingegen umgekehrt.
Die intrinsische Rückwärtsdiode eines Freilauftransistors in einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers verursacht beim Übergang von der Freilauf- zur Einschaltphase technische Probleme, wenn man das erfindungsgemäße Verfahren nicht anwendet, sondern eine herkömmliche Ansteuereinheit für den Freilauftransistor einsetzt. Dies soll im Folgenden kurz beleuchtet werden.
Stand der Technik ist es, am Ende der Freilaufphase das Gate des Freilauftransistors hart auszuschalten, bevor der Schalttransistor nach einer bestimmten Totzeit eingeschaltet wird. Der Strom des induktiven Verbrauchers verteilt sich vom eigentlichen Transistor in die intrinsische Rückwärtsdiode des Freilauftransistors um. Diese wird somit leitend, und es entsteht Speicherladung. Schaltet man nun den Schalttransistor ein, so wird die intrinsische Rückwärtsdiode des Freilauftransistors solange noch im leitenden Zustand verharren, bis deren Speicherladung komplett abgebaut ist. Die Diode wirkt somit, wenn auch nur kurzzeitig, wie ein Brückenkurzschluss. Es kommt zu einem kräftigen Rückstrom im Freilauftransistor bzw. Strompeak im Schalttransistor. Dies ruft folgende Probleme hervor:

A) EMV-Probleme: Ist die Speicherladung der intrinsischen Rückwärtsdiode des Freilauftransistors abgebaut, so kommt es zu scharfen Strom- und Spannungsflanken, die breitbandige Störungen hervorrufen. Dies erfordert aufwendige, zusätzliche Filtermaßnahmen.
B) Lebensdauerprobleme: Der hohe Rückstrom im Freilauftransistor bewirkt ein schnelles Umladen dessen Ausgangskapazität. Dies ruft eine steile Spannungsflanke hervor. Währenddessen kann es zu lokalen Stromeinschnürungen im Freilauftransistor und damit zu dessen Zerstörung kommen.
C) Verlustleistungsprobleme: Wird die Speicherladung der intrinsischen Rückwärtsdiode des Freilauftransistors abgebaut, liegt am Schalttransistor die komplette Versorgungsspannung an. Gleichzeitig kommt es in diesem zu einem erhöhten Peakstrom. Dies ist gleichbedeutend damit, dass die Umschaltverluste im Schalttransistor und somit die Verlustleistung des Gesamtsystems negativ beeinflusst werden.

Es gibt bereits Verfahren für Anordnungen für den getakteten Betrieb von induktiven Verbrauchern, welche den Aufbau von Speicherladung beim Übergang von der Freilauf- zur Einschaltphase vermeiden. Somit beheben diese die eben beschriebenen Probleme und führen zur Optimierung der EMV, Lebensdauer und Verlustleistung. Die bisher bekannten Verfahren benötigen jedoch alle platz- und kostenintensive Leistungsbauteile.
Im Niedervoltbereich beispielsweise wird parallel zum Freilauftransistor eine Schottkydiode platziert. Wird nun am Ende der Freilaufphase das Gate des Freilauftransistors ausgeschaltet, so verteilt sich der Strom des induktiven Verbrauchers nicht etwa vom eigentlichen Transistor in die intrinsische Rückwärtsdiode des Freilauftransistors um, sondern in die Schottkydiode. Deren Speicherladung ist vernachlässigbar klein. Damit die intrinsische Rückwärtsdiode des Freilauftransistors nicht leitend wird, muss der Spannungsabfall an der Schottkydiode gering und deren Stromtragfähigkeit hoch genug sein. Entsprechend muss man dieses Bauteil auf Leistung auslegen. Dies bedeutet einen erheblichen Mehraufwand an Kosten und Platz.
Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren für Anordnungen für den getakteten Betrieb von induktiven Verbrauchern zu schaffen, welches den Aufbau von Speicherladung beim Übergang von der Freilauf- zur Einschaltphase vermeidet und damit zur Optimierung der EMV, Lebensdauer und Verlustleistung beiträgt, ohne dabei jedoch platz- und kostenintensive Leistungsbauteile zu benötigen.
Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind den Unteransprüchen zu entnehmen.
Um diese Aufgabe bewältigen zu können, ist es sinnvoll, das Grundprinzip des ebenfalls bekannten Active Zener Clamping zu durchleuchten. Dies ist ein Verfahren zur Optimierung der Lebensdauer einer Anordnung für den ungetakteten Betrieb eines induktiven Verbrauchers. Dieses Verfahren benötigt eine Ansteuereinheit für den Schalttransistor, welche beim Übergang von der Einschalt- zur Ausschaltphase die Ausgangsspannung des Schalttransistors derart regelt, dass dessen intrinsische Rückwärtsdiode nicht leitend wird. Somit wird der Transistordurchbruch, der zur Bauteilzerstörung führen kann, vermieden. Die Lebensdauer kann also mit Hilfe des Active Zener Clampings optimiert werden, ohne platz- und kostenintensive Leistungsbauteile wie etwa Suppressordioden zu benötigen.
Aufgrund dessen ist es nahe liegend, das Grundprinzip des Active Zener Clam pings auf ein Verfahren zur Optimierung der EMV, Lebensdauer und Verlustleistung einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers zu übertragen.
In der nachfolgenden Beschreibung werden weitere Merkmale und Einzelheiten der Erfindung in Zusammenhang mit den beigefügten Zeichnungen näher erläutert. Anhand des Ausführungsbeispieles soll unter anderem auch verdeutlicht werden, dass sich das erfindungsgemäße Verfahren einfach realisieren lässt. Man muss hierfür eine diskret aufgebaute, herkömmliche Ansteuereinheit für den Freilauftransistor nur minimal erweitern. An zusätzlichen Halbleitern wird nur eine Kleinsignaldiode benötigt. Insbesondere bedarf es keiner komplexen, integrierten Schaltung, wie beispielsweise einem Operationsverstärker oder Komparator.
Die beschriebenen Merkmale und Zusammenhänge sind grundsätzlich auf andere Ausführungsbeispiele übertragbar. So sind natürlich andere Ansteuereinheiten für den Freilauftransistor als die dargestellte denkbar, welche das erfindungsgemäße Verfahren ermöglichen.
Bei der Anordnung für den getakteten Betrieb eines induktiven Verbrauchers handelt es sich im Ausführungsbeispiel um eine Halbbrücke. Schalt- und Freilauftransistor sind beide n-Kanal Typen und so verschaltet, dass sich der Schalttransistor High-Side und der Freilauftransistor Low-Side befinden. Selbstverständlich kann man das erfindungsgemäße Verfahren in jeder beliebigen Anordnung für den getakteten Betrieb eines induktiven Verbrauchers verwenden. Der Schalttransistor kann sich dabei auch Low-Side und der Freilauftransistor High-Side befinden. Auch kann es sich um p-Kanal Typen handeln.
In den Zeichnungen zeigen:
1 einen schematischen Aufbau einer Halbbrücke mit herkömmlicher Ansteuereinheit für den Freilauftransistor;
2 die zeitlichen Verläufe relevanter Ströme und Spannungen beim Übergang von der Freilauf – zur Einschaltphase, die man bei einer Halbbrücke gemäß 1 erhält;
3 einen schematischen Aufbau einer Halbbrücke mit Ansteuereinheit für den Freilauftransistor, welche das erfindungsgemäße Verfahren ermöglicht;
4 die zeitlichen Verläufe relevanter Ströme und Spannungen beim Übergang von der Freilauf – zur Einschaltphase, die man bei einer Halbbrücke gemäß 3 erhält, solange der Schalttransistor noch keinen Strom führt;
5 das Kennlinienfeld des Freilauftransistors für geringe Gate-Source Spannungen;
6 eine genauere Betrachtung eines Ausschnitts des schematischen Aufbaus einer Halbbrücke gemäß 3;
7 die zeitlichen Verläufe relevanter Ströme und Spannungen beim Übergang von der Freilauf- zur Einschaltphase, die man bei einer Halbbrücke gemäß 3 erhält;
8a die Schaltflanken, die man bei einer Halbbrücke beim Übergang von der Freilauf- zur Einschaltphase erhält, ohne das erfindungsgemäße Verfahren anzuwenden;
8b die Schaltflanken, die man bei einer Halbbrücke beim Übergang von der Freilauf- zur Einschaltphase unter Anwendung des erfindungsgemäßen Verfahrens erhält;
9a eine Darstellung, welche die Wirkungsweise des erfindungsgemäßen Verfahrens beim Übergang von der Freilauf- zur Einschaltphase aus regelungstechnischer Sicht beschreibt und
9b eine Darstellung, welche die Wirkungsweise des Active Zener Clampings beim Übergang von der Einschalt- zur Ausschaltphase aus regelungstechnischer Sicht beschreibt.
1 zeigt einen schematischen Aufbau einer Halbbrücke mit herkömmlicher Ansteuereinheit TF_A_ALT für den Freilauftransistor TF. Dabei befindet sich der Schalttransistor TS High-Side und der Freilauftransistor TF Low-Side. Drain TS_D des Schalttransistors TS ist mit der Versorgungsspannung VCC verbunden. Source TF_S des Freilauftransistors TF liegt auf Masse M. Drain TF_D des Freilauftransistors TF und Source TS_S des Schalttransistors TS haben einen gemeinsamen Anschluss. Zwischen diesem und der Masse M ist der Low-Side liegende, induktive Verbraucher Spule angeordnet.
Das Gate TS_G des Schalttransistors TS wird vom digitalen Eingangssignal TS_E über eine Ansteuerungseinheit TS_A angesteuert. Wie diese im Detail funktioniert, ist nicht relevant und soll deswegen auch nicht tiefer betrachtet werden. Ohne Bedeutung ist auch die intrinsische Rückwärtsdiode des Schalttransistors TS. Sie ist deswegen auch nicht eingezeichnet.
Für das Verständnis wichtig hingegen ist die intrinsische Rückwärtsdiode TF_Diode des Freilauftransistors TF. Deshalb ist diese neben dem eigentlichen Transistor TF_Tr dargestellt. Das Gate TF_G des Freilauftransistors TF wird vom digitalen Eingangssignal TF_E über eine Ansteuerungseinheit TF_A_ALT angesteuert.
Zu sehen ist eine herkömmliche Ansteuereinheit TF_A_ALT für den Freilauftransistor TF, so wie man sie häufig diskret realisiert vorfindet. Sie setzt sich zusammen aus dem komplementären Transistorpaar der Push-Pull Stufe P und dem invertierenden Pegelumsetzer Pegel. Dieser besteht aus dem npn-Bipolartransistor NPN sowie den Widerständen 4.3 kΩ und RK.
Der Minus-Anschluss TF_E_– des digitalen Eingangssignals TF_E liegt auf Source TF_S des Freilauftransistors TF. Der Plus-Anschluss TF_E_+ ist über den Widerstand 4.3 kΩ, der im Ausführungsbeispiel einen Wert von 4.3 kΩ hat, mit der Basis B des npn-Bipolartransistors NPN verbunden. Der Emitter E des npn-Bipolartransistors NPN liegt auf Source TF_S des Freilauftransistors TF, während der Kollektor K über den Widerstand RK mit der Spannungsquelle TF_A_10 V verbunden ist. Diese stellt im Ausführungsbeispiel einen Spannungswert bereit, der 10 V über dem Potential der Source TF_S des Freilauftransistors TS liegt.
Die Push-Pull Stufe P wird über deren Versorgungs-Anschluss P_+ von der Spannungsquelle TF_A_10 V versorgt. Der Minus-Anschluss P_– der Push-Pull Stufe P liegt auf Source TF_S des Freilauftransistors TF. Die Push-Pull Stufe P bildet den Puffer zwischen dem invertierenden Pegelumsetzer Pegel und dem Gate TF_G des Freilauftransistors TF. Hierzu wird der Eingang P_IN der Push-Pull Stufe P mit dem Kollektor K des npn-Bipolartransistor NPN und der Ausgang P_AUS der Push-Pull Stufe P mit dem Gate TF_G des Freilauftransistors TF verbunden.
2 zeigt die zeitlichen Verläufe relevanter Ströme und Spannungen beim Übergang von der Freilauf – zur Einschaltphase, die man bei einer Halbbrücke mit herkömmlicher Ansteuereinheit TF_A_ALT für den Freilauftransistor TF erhält. Zu Beginn der Betrachtung ist der Strom I(Spule) im induktiven Verbraucher Spule gleich dem Strom I(Freilauf) im Freilauftransistor TF. Der Strom I(Schalt) im Schalttransistor TS ist hingegen gleich Null. Der Strom I(Spule) im induktiven Verbraucher Spule zirkuliert über den Freilauftransistor TF. Dieser ist mit einer Gate-Source Spannung VGS von ca. 10 V voll eingeschaltet, welche von der Spannungsquelle TF_A_10 V bereitgestellt wird.
Schaltet die Spannung VEIN des digitalen Eingangssignals TF_E von 0 V auf 5 V, so beginnt der Abschaltvorgang des eigentlichen Transistors TF_Tr des Freilauftransistors TF. Über den Eingangswiderstand 4.3 kΩ des Pegelumsetzers Pegel wird die Basis B des npn-Bipolartransistors NPN stark leitend, das Potential dessen Kollektors K sinkt auf ca. 0 V. Über die Push-Pull Stufe P wird das Gate TF_G des Freilauftransistors TF hart abgeschaltet, d.h. dessen Gate-Source Spannung VGS fällt un mittelbar danach auf einen Wert von ca. 0 V ab. Der Strom I(Freilauf) im Freilauftransistor TF verteilt sich von seinem eigentlichen Transistor TF_Tr in dessen intrinsische Rückwärtsdiode TF_Diode um. Die Source-Drain Spannung VSD des Freilauftransistors TF nimmt nun einen Wert an, der größer als die Flussspannung VF der intrinsischen Rückwärtsdiode TF_Diode ist. Die Flussspannung ist die Spannung, die nötig ist, damit diese Diode bei geringen Strömen leitend wird. Es kommt zum Aufbau von Speicherladung.
Nach einer bestimmten Totzeit wird der Schalttransistor TS eingeschaltet, der Strom I(Schalt) in diesem fängt an zu steigen. Der Strom I(Freilauf) im Freilauftransistor TF nimmt hingegen ab. Es kommt zur Umverteilung des Stromes I(Spule) im induktiven Verbraucher Spule vom Freilauftransistor TF in den Schalttransistor TS.
Die intrinsische Rückwärtsdiode TF_Diode des Freilauftransistors TF bleibt solange leitend, bis deren Speicherladung komplett abgebaut ist. Dies erkennt man daran, dass die Source-Drain Spannung VSD des Freilauftransistors TF auch dann noch positive Werte annimmt, wenn sich die Richtung des Stromes I(Freilauf) im Freilauftransistor TF umgedreht hat. Es kommt zu einem kräftigen Rückstrom im Freilauftransistor TF bzw. Strompeak im Schalttransistor TS.
3 zeigt einen schematischen Aufbau einer Halbbrücke mit einer Ansteuereinheit TF_A_NEU für den Freilauftransistor TF, welche das erfindungsgemäße Verfahren ermöglicht. Dabei wird die in 1 dargestellte, herkömmliche Ansteuereinheit TF_A_ALT für den Freilauftransistor TF nur minimal durch drei Bauteile erweitert, welche nicht auf Leistung ausgelegt sein müssen, weil sie der Signalverarbeitung dienen. Dies ist zum einen der Stabilisierungskondensator 100 pF zwischen dem Eingang P_IN der Push-Pull Stufe P und der Source TF_S des Freilauftransistors TF. Zum anderen sind dies die Kleinsignaldiode Koppel_D und der Widerstand 560 Ω, der im Ausführungsbeispiel einen Wert von 560 Ω hat, im Rückkopplungspfad Koppel. Dieser führt die Ausgangsspannung des Freilauftransistors TF zurück zu dem Eingang der Ansteuereinheit TF_A_NEU. Hierzu ist die Anode An der Diode Koppel_D mit der Basis B des npn-Bipolartransistors NPN verbunden, die Kathode Ka über den Widerstand 560 Ω mit dem Drain TF_D des Freilauftransistors TF.
Mit Hilfe des Rückkopplungspfades Koppel erfolgt die Regelung der Ausgangsspannung des Freilauftransistors TF. Wie dies geschieht, soll in 4 erklärt werden. Diese zeigt die zeitlichen Verläufe relevanter Ströme und Spannungen beim Übergang von der Freilauf- zur Einschaltphase, die man bei einer Halbbrücke mit Ansteuereinheit TF_A_NEU für den Freilauftransistor TF, welche das erfindungsgemäße Verfahren ermöglicht, erhält. Dabei wird nur der Zeitabschnitt betrachtet, in welchem der Schalttransistor TS noch keinen Strom führt. Es ist das Verhalten bei unterschiedlichen Strömen I(Freilauf) im Freilauftransistor TF dargestellt.
Schaltet die Spannung VEIN des digitalen Eingangssignals TF_E von 0 V auf 5 V, so beginnt der Abschaltvorgang des eigentlichen Transistors TF_Tr des Freilauftransistors TF. Über den Eingangswiderstand 4.3 kΩ des Pegelumsetzers Pegel fließt jetzt ein Strom I(4.3 kΩ) von ca. 1 mA, denn die Basis B des npn-Bipolartransistors NPN wird nun leitend. Dabei nimmt dessen Basis-Emitter Spannung einen Wert von ca. 0.7 V an. Dieser Strom fließt jedoch nicht nur in die Basis B des npn-Bipolartransistors NPN, sondern auch in den Rückkopplungspfad Koppel. Im Folgenden soll erklärt werden, wie sich der Strom aufteilt.
Der Spannungsabfall an der Diode Koppel_D wird in etwa gleich der Basis-Emitter Spannung des npn-Bipolartransistors NPN sein. Demnach hat die Kathode Ka der Diode Koppel_D mit dem Emitter E des npn-Bipolartransistors NPN und somit mit der Source TF_S des Freilauftransistors TF ungefähr gleiches Potential. Der Strom I(4.3 kΩ) teilt sich folglich so auf, dass durch den Widerstand 560 Ω ein so hoher Strom I(560 Ω) fließt, dass an diesem Widerstand ein Spannungsabfall entsteht, welcher etwa der Source-Drain Spannung VSD des Freilauftransistors TF entspricht.
Anfänglich fließt der Strom I(4.3kΩ) hauptsächlich in die Basis B des npn-Bipolartransistors NPN. Dessen Basisstrom IB ist folglich zu diesem Zeitpunkt relativ hoch. Somit wird sich das Potential des Kollektors K verringern, über die Push-Pull Stufe P wird das Gate TF_G des Freilauftransistors TF entladen. Dessen Gate-Source Spannung VGS nimmt ab, der eigentliche Transistor TF_Tr wird hochohmiger, und die Source-Drain Spannung VSD steigt an. Der Strom I(4.3 kΩ) fließt nun etwas mehr durch den Rückkopplungspfad Koppel. Im Widerstand 560 Ω nimmt der Strom I(560 Ω) zu. Der Basisstrom IB des npn-Bipolartransistors NPN nimmt hingegen ab, was dem Entladen des Gates TF_G des Freilauftransistors TF entgegenwirkt. Es ergibt sich also insgesamt eine Gegenkopplung. Dieser Vorgang dauert solange, bis schließlich die Source-Drain Spannung VSD des Freilauftransistors TF so hoch wird, dass der Strom I(4.3 kΩ) fast nur noch durch den Rückkopplungspfad Koppel fließt. Entsprechend hoch ist der Strom I(560 Ω). Der Basisstrom IB des npn-Bipolartransistors NPN wird hingegen minimal.
4 zeigt, dass stets die Source-Drain Spannung VSD des Freilauftransistors TF nicht bis zur Flussspannung VF der intrinsischen Rückwärtsdiode TF_Diode ansteigt. Entsprechend dem Strom I(Freilauf) im Freilauftransistor TF wird dessen Gate-Source Spannung VGS so eingestellt, dass sich die Source-Drain Spannung VSD auf einen festen Wert einregelt. Dieser liegt zwischen 0.5 V und 0.6 V und entspricht in etwa dem Spannungsabfall am Widerstand 560 Ω, denn durch diesen fließt im eingeschwungenem Zustand nahezu der komplette Strom I(4.3 kΩ) von ca. 1 mA.
Vorteilhafterweise stellt sich eine Gate-Source Spannung VGS des Freilauftransistors TF ein, deren Wert entweder knapp über oder sogar unter dessen Schwellspannung VTH liegt. Dies wird auch in 5 deutlich. Hier ist das Kennlinienfeld des Freilauftransistors TF für geringe Gate-Source Spannungen VGS im Vorwärts- und Rückwärtsbetrieb dargestellt. Bei einem n-Kanal Leistungs-MOSFET spricht man bei positiven Drain-Source Spannungen VDS vom Vorwärtsbetrieb und bei negativen vom Rückwärtsbetrieb. Insbesondere wird der Freilauftransistor TF während der Freilaufphase rückwärts betrieben. Es zeigt sich, dass im Rückwärtsbetrieb der eigentliche Transistor TF_Tr schon bei wesentlich geringeren Gate-Source Spannungen VGS leitend wird als im Vorwärtsbetrieb.
Die Wirkung des Stabilisierungskondensators 100 pF zwischen dem Eingang P_IN der Push-Pull Stufe P und der Source TF_S des Freilauftransistors TF wird mit Hilfe von 6 erklärt. Die Eingangskapazität TF_CGS des Freilauftransistors TF zwischen Gate TF_G und Source TF_S, sowie die Rückwirkungskapazität TF_CGD zwischen Gate TF_G und Drain TF_D sind hier zusätzlich eingezeichnet.
Wird beim Übergang von der Freilauf- zur Einschaltphase das Potential des Drains TF_D des Freilauftransistors TF beispielsweise infolge einer Störung leicht negativer, so kommt es in der Rückwirkungskapazität TF_CGD zu einem kapazitiven Verschiebungsstrom, welcher das Gate TF_G zu entladen versucht. Der Stabilisierungskondensator 100 pF verhindert dies jedoch. Er nimmt, verstärkt durch die Push-Pull Stufe P, zusammen mit der Eingangskapazität TF_CGS diesen Verschiebungsstrom auf. Dieser kann sich entsprechend weniger stark auswirken.
Ohne den Stabilisierungskondensator 100 pF hätte die Anordnung eine Schwingneigung. Eingangskapazität TF_CGS und Rückwirkungskapazität TF_CGD des Freilauftransistors TF liegen vom Wert her in derselben Größenordnung. Bei Absinken des Potentials des Drains TF_D des Freilauftransistors TF würde der Verschiebungsstrom in dessen Rückwirkungskapazität TF_CGD dessen Gate TF_G entsprechend entladen. Besonders bei geringen Strömen I(Freilauf) im Freilauftransistor TF würde dieser rasch hochohmiger werden. Dadurch würde das Potential des Drains TF_D weiter absinken. Es ergäbe sich ein mitkoppelnder Effekt. Das wäre insofern von Nachteil, weil dies dazu führen könnte, dass die intrinsische Rückwärtsdiode TF_Diode des Freilauftransistors TF anfängt zu leiten, und sich somit Speicherladung aufbaut.
Man erkennt anhand 4, dass mit Stabilisierungskondensator 100 pF selbst bei geringen Strömen ein stabiler Einschwingvorgang zu beobachten ist. Bildlich gesprochen vergrößert man mit Hilfe des Stabilisierungskondensators 100 pF die Eingangskapazität des Freilauftransistors TF um eine Größenordnung. Es wird der Rückwirkungskapazität TF_CGD ihre Wirkung genommen, und somit das Potential des Gates TF_G stabilisiert.
7 zeigt die zeitlichen Verläufe relevanter Ströme und Spannungen beim Übergang von der Freilauf- zur Einschaltphase, die man bei einer Halbbrücke mit Ansteuereinheit TF_A_NEU für den Freilauftransistor TF, welche das erfindungsgemäße Verfahren ermöglicht, erhält. Am zeitlichen Verlauf der Gate-Source Spannung VGS des Freilauftransistors TF sieht man, dass dessen Gate TF_G solange noch auf einen festen Wert aufgesteuert bleibt, bis sich der Strom I(Spule) im induktiven Verbraucher Spule vom Freilauftransistor TF in den Schalttransistor TS umverteilt. Sobald dieser jedoch anfängt, Strom zu übernehmen, wird das Gate TF_G des Freilauftransistors TF weiter entladen. Dieser Entladevorgang geschieht jedoch nicht ruckartig, sondern so, dass die Source-Drain Spannung VSD stets unterhalb der Flussspannung VF der intrinsischen Rückwärtsdiode TF_Diode bleibt. Das liegt daran, dass die Ansteuereinheit TF_A_NEU auch hier ihre gegenkoppelnde Wirkung entfaltet, was im Folgenden kurz erläutert werden soll.
Beginnt der Schalttransistor TS Strom zu führen, so sinkt der Strom I(Freilauf) im Freilauftransistor TF und folglich dessen Source-Drain Spannung VSD. Dies führt dazu, dass der Strom im Eingangswiderstand 4.3 kΩ des Pegelumsetzers Pegel nun etwas weniger durch den Rückkopplungspfad Koppel, sondern verstärkt wieder in die Basis B des npn-Bipolartransistors NPN fließt. Das Potential dessen Kollektors K wird sinken, über die Push-Pull Stufe P wird das Gate TF_G nun entladen, der eigentliche Transistor TF_Tr wird hochohmiger, was dem Absinken der Source-Drain Spannung VSD entgegenwirkt. Es kommt – ähnlich wie beim in 4 dargestellten Einschwingvorgang – eine Gegenkopplung zustande.
Der geringe Rückstrom im Freilauftransistor TF ist damit zu erklären, dass dessen Ausgangskapazität zwischen seinem Drain TF_D und seiner Source TF_S beim Umschaltvorgang umgeladen werden muss. Dies bedingt immer einen kapazitiven Verschiebungsstrom, der sich als Unterschwinger im Strom I(Freilauf) im Freilauftransistor TF bzw. als Überschwinger im Strom I(Schalt) im Schalttransistor TS bemerkbar macht. Diese fallen jedoch erheblich geringer aus als die in 2 dargestellten, welche man bei einer Halbbrücke mit einer herkömmlichen Ansteuerungseinheit für den Freilauftransistor TF bei sonst gleichen Bedingungen erhält.
Zu einem Rückstrom in dem Sinne, dass das Gate TF_G des Freilauftransistors TF zu lange aufgesteuert bleibt, kommt es hingegen nicht. Kurz nachdem der Strom I(Schalt) im Schalttransistor TS zunimmt, unterschreitet der Wert der Gate-Source Spannung VGS des Freilauftransistors TF dessen Schwellspannung VTH. Dies liegt daran, dass sich zuvor vorteilhafter Weise eine Gate-Source Spannung VGS des Freilauftransistors TF knapp über dessen Schwellspannung VTH eingestellt hat. Somit ist ausgeschlossen, dass der Freilauftransistor TF im Vorwärtsbetrieb leitend wird, und ein Brückenkurzschluss hervorgerufen wird.
Anschließend soll aufgezeigt werden, wie sich das erfindungsgemäße Verfahren auf die Schaltflanken und Umschaltverluste auswirkt. 8a zeigt die Strom- und Spannungsflanken beim Übergang von der Freilauf- zur Einschaltphase, welche sich bei einer Halbbrücke mit herkömmlicher Ansteuereinheit für den Freilauftransistor ergeben. In 8b sind hingegen die Schaltflanken dargestellt, die man unter Anwendung des erfindungsgemäßen Verfahrens bei sonst gleichen Bedingungen erhält. Zusätzlich eingetragen ist der aus den Strom- und Spannungsflanken errechnete Energieverlust, der während des Betrachtungszeitraumes entsteht.
Der Vergleich zeigt, dass sich mit Hilfe des erfindungsgemäßen Verfahrens wesentlich weichere Flanken ergeben, was sowohl für die EMV als auch für die Lebensdauer günstig ist. Trotz dessen kommt es während des Betrachtungszeitraumes zu einem erheblich geringeren Energieverlust und somit zu einer deutlichen Einsparung von Verlustleistung. EMV, Lebensdauer und Verlustleistung können optimiert werden, ohne platz- und kostenintensive Leistungsbauteile zu benötigen. Dies war die Aufgabe, welche der Erfindung zugrunde lag.
Abschließend sollen nochmals die Gemeinsamkeiten des erfindungsgemäßen Verfahrens mit dem Active Zener Clamping hervorgehoben werden. Hierzu ist die Wirkungsweise des erfindungsgemäßen Verfahrens mit Hilfe eines Regelkreises in 9a beschrieben. In diesem wird die Gate-Source Spannung des Freilauftransistors in einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers während des Übergangs von der Freilauf- zur Einschaltphase so eingestellt, dass die Source-Drain Spannung des Freilauftransistors auf einen bestimmten Wert eingeregelt wird. Dieser ist kleiner als die Flussspannung VF der intrinsischen Rückwärtsdiode des Freilauftransistors, welche also nicht leitend wird. Eine Schottkydiode parallel zum Freilauftransistor wird also nicht benötigt.
Beim Active Zener Clamping handelt es sich um ein Verfahren zur Optimierung der Lebensdauer einer Anordnung für den ungetakteten Betrieb eines induktiven Verbrauchers. Das Funktionsprinzip während des Übergangs von der Einschalt- zur Ausschaltphase ist in 9b ebenfalls aus regelungstechnischer Sicht dargestellt. Durch entsprechendes Einstellen der Gate-Source Spannung wird die Drain-Source Spannung des Schalttransistors auf einen bestimmten Wert eingeregelt. Dieser ist im Wesentlichen vorgegeben durch die Kleinsignalzenerdiode, welche sich im Pfad parallel zwischen Gate und Drain des Schalttransistors befindet, und liegt unterhalb der Durchbruchspannung VDS(BR) der intrinsischen Rückwärtsdiode des Schalttransistors, welche somit nicht leitend wird. Somit wird der Transistordurchbruch, der zur Bauteilzerstörung führen kann, vermieden. Man kann auf eine Suppressordiode parallel zum Schalttransistor verzichten.
Das erfindungsgemäße Verfahren und das Active Zener Clamping haben also beide ähnliche Vorgehensweisen, um die jeweils vorgegebene Aufgabe zu lösen. Mit Hilfe beider Verfahren wird während der Übergangsphase, in welcher die jeweilige Vorrichtung aktiv ist, die Ausgangsspannung des jeweils relevanten Transistors über eine Ansteuereinheit so geregelt, dass dessen intrinsische Rückwärtsdiode nicht leitend wird. Platz- und kostenintensive Leistungsbauteile können eingespart werden.

VCC: Versorgungsspannung
M: Masse
Spule: induktiver Verbraucher
TS: Schalttransistor
TS_D: Drain
TS_S: Source
TS_G: Gate
TS_E: digitales Eingangssignal
TA_A: Ansteuereinheit
TF: Freilauftransistor
TF_D: Drain
TF_S: Source
TF_G: Gate
TF_Tr: eigentlicher Transistor
TF_Diode: intrinsische Rückwärtsdiode
TF_E: digitales Eingangssignal (im Bsp. Low-Pegel 0 V, High-Pegel 5 V)
TF_E+: Plus-Anschluss
TF_E–: Minus-Anschluss
TF_CGS: Eingangskapazität
TF_CGD: Rückwirkungskapazität
TF_A_ALT: herkömmliche Ansteuereinheit
Pegel: Pegelumsetzer
4.3 kΩ: Widerstand (im Bsp. 4.3 kΩ)
NPN: npn-Bipolartransisitor
B: Basis
K: Kollektor
E: Emitter
RK: Widerstand
P: Push-Pull Stufe
P_IN: Eingang
P_AUS: Ausgang
P_+: Versorgungs-Anschluss
P_–: Minus-Anschluss
TF_A_10 V: Spannungsquelle (im Bsp. 10 V über V(TF_S))
TF_A_NEU: Ansteuereinheit, welche das erfindungsgemäße Verfahren ermöglicht
: Alle, unter der herkömmlichen Ansteuereinheit TF_A_ALT aufgeführten Komponenten, befinden sich auch in der Ansteuereinheit TF_A_NEU. Zusätzlich wird diese ergänzt durch:
Koppel: Rückkopplungspfad
Koppel_D: Diode
An: Anode
Ka: Kathode
560 Ω: Widerstand (im Bsp. 560 Ω)
100 pF: Stabilisierungskondensator
I(Spule): Strom im induktiven Verbraucher Spule, – Stromflussrichtung von Source TS_S des Schalttransistors TS nach Masse M
I(Schalt): Strom im Schalttransistor TS, – Stromflussrichtung von Drain TS_D nach Source TS_S
I(Freilauf): Strom im Freilauftransistor TF, – Stromflussrichtung von Source TF_S nach Drain TF_D
VEIN: Spannung des Eingangssignals TF_E – Spannungsrichtung vom Plus- TF_E_+ zum Minus-Anschluss TF_E_–
VGS: Gate-Source Spannung des Freilauftransistors TF – Spannungsrichtung von Gate TF_G nach Source TF_S
VSD: Source-Drain Spannung des Freilauftransistors TF – Spannungsrichtung von Source TF_S nach Drain TF_D
VDS: Drain- Source Spannung des Freilauftransistors TF – Spannungsrichtung von Drain TF_D nach Source TF_S
I(4.3 kΩ): Strom im Widerstand 4.3 kΩ, – Stromflussrichtung vom Plusanschluss TF_E_+ des digitalen Eingangssignals TF_E zur Basis B des npn-Bipolartransistors NPN
I(560 Ω): Strom im Widerstand 560 Ω, – Stromflussrichtung von der Kathode Ka der Diode Koppel_D zum Drain TF_D des Freilauftransistors TF
IB: Basisstrom des npn-Bipolartransistors NPN, – Stromflussrichtung von der Basis B zum Emitter E
VF: Flussspannung der intrinsischen Rückwärtsdiode TF_Diode des Freilauftransistors TF (im Bsp. ca. 0.6 V) – bei Bestimmung: – Gate TF_G mit Source TF_S verbunden – Strom von Source TF_S nach Drain TF_D dabei 10 mA – Spannungsrichtung von Source TF_S nach Drain TF_D
VTH: Schwellspannung des Freilauftransistors TF (im Bsp. ca. 4.2 V) – bei Bestimmung: – Gate TF_G mit Drain TF_D verbunden – Strom von Drain TF_D nach Source TF_S dabei 1 mA – Spannungsrichtung von Gate TF_G nach Source TF_S
V(Schalt): Ausgangsspannung des Schalttransistors TS – Spannungsrichtung von Drain TS_D nach Source TS_S
V(Freilauf): Ausgangsspannung des Freilauftransistors TF – Spannungsrichtung von Drain TF_D nach Source TF_S
VDS(BR): Durchbruchspannung der intrinsischen Rückwärtsdiode des in 9b dargestellten Schalttransistors – Spannungsrichtung von dessen Drain nach Source

Claims

Verfahren zur Optimierung der EMV, Lebensdauer und Verlustleistung einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers, wobei die Anordnung unter anderem – einen induktiven Verbraucher – einen Schaltransistor – einen Freilauftransistor mit intrinsischer Rückwärtsdiode – eine Ansteuereinheit für den Freilauftransistor aufweist, dadurch gekennzeichnet, dass beim Übergang von der Freilauf- zur Einschaltphase die Ansteuereinheit für den Freilauftransistor dessen Gate so ansteuert, dass die Ausgangsspannung des Freilauftransistors betragsmäßig kleiner ist als die Flussspannung dessen intrinsischer Rückwärtsdiode.
Verfahren nach Anspruch 1 dadurch gekennzeichnet, dass beim Übergang von der Freilauf- zur Einschaltphase die Ansteuereinheit für den Freilauftransistor dessen Ausgangsspannung derart regelt, dass dessen intrinsische Rückwärtsdiode nicht leitend wird.
Verfahren nach Anspruch 1 oder Anspruch 2 dadurch gekennzeichnet, dass der Aufbau von Speicherladung in der intrinsischen Rückwärtsdiode des Freilauftransistors beim Übergang von der Freilauf- zur Einschaltphase vermieden wird, ohne weitere Leistungsbauteile zu benötigen.
Verfahren nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass das Gate des Freilauftransistors entladen wird, sobald der Schalttransistor den Strom des induktiven Verbrauchers übernimmt.
Verfahren nach Anspruch 4 dadurch gekennzeichnet, dass die intrinsische Rückwärtsdiode hierbei nicht leitend wird.
Verfahren nach Anspruch 4 oder Anspruch 5 dadurch gekennzeichnet, dass der Freilauftransistor beim Übergang von der Freilauf- zur Einschaltphase im Vorwärtsbetrieb nicht leitend wird.
Verfahren nach einem der Ansprüche 1 bis 6 dadurch gekennzeichnet, dass weichere Strom- und Spannungsflanken beim Übergang von der Freilauf- zur Einschaltphase bewirkt werden und zugleich ein Absinken der Schaltverluste erreicht wird.
Verfahren nach einem der Ansprüche 1 bis 7 dadurch gekennzeichnet, dass dass die Ansteuereinheit für den Freilauftransistor diskret realisiert wird.
Verfahren nach Anspruch 8 dadurch gekennzeichnet, dass die Ansteuereinheit für den Freilauftransistor nur minimal durch mindestens ein Kleinsignalbauteil erweitert wird.