DE19725837C2 - Verfahren und Vorrichtung zur Ansteuerung eines Halbleiterschalters - Google Patents
Verfahren und Vorrichtung zur Ansteuerung eines HalbleiterschaltersInfo
- Publication number
- DE19725837C2 DE19725837C2 DE1997125837 DE19725837A DE19725837C2 DE 19725837 C2 DE19725837 C2 DE 19725837C2 DE 1997125837 DE1997125837 DE 1997125837 DE 19725837 A DE19725837 A DE 19725837A DE 19725837 C2 DE19725837 C2 DE 19725837C2
- Authority
- DE
- Germany
- Prior art keywords
- terminal
- voltage
- control circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
Landscapes
- Electronic Switches (AREA)
Description
Die vorliegende Erfindung betrifft eine Ansteuerschaltung zur
Ansteuerung eines Halbleiterschalters mit einem Versorgungs
anschluß für Versorgungspotential, einem Bezugspotentialan
schluß für Bezugspotential und einer Ausgangsklemme, an der
eine Ausgangsspannung gegen Bezugspotential abgreifbar ist,
die abhängig von einem an einer Eingangsklemme anliegenden
Signal zwischen einem unteren Spannungspegel und einem oberen
Spannungspegel variiert.
Derartige Ansteuerschaltungen finden Anwendung in nahezu al
len Bereichen, in welchen Halbleiterschalter zum Durchführen
elektrischer Schaltvorgänge verwendet werden, so z. B. in
Schaltnetzteilen oder zum Ein- und Ausschalten elektrischer
Verbraucher, wie Motoren. Als Halbleiterschalter werden übli
cherweise Feldeffekttransistoren (FET), insbesondere Lei
stungs-MOS-FETs, verwendet. Diese sind zur Ansteuerung übli
cherweise mit einer Gate-Elektrode an eine Ausgangsklemme ei
ner Ansteuerschaltung und mit einer Source-Elektrode an Be
zugspotential angeschlossen, so daß die von der Ansteuer
schaltung gelieferte Ausgangsspannung als Steuerspannung für
den FET dient. Die zu schaltenden Verbraucher sind in bekann
ter Weise über eine zwischen einer Drain-Elektrode und der
Source-Elektrode des FET befindliche Laststrecke an eine Ver
sorgungsspannung anschließbar.
Die Ausgangsspannung der Ansteuerschaltung zur Ansteuerung
von FETs in deren Funktion als Halbleiterschalter ist so ge
wählt, daß die Laststrecke des FET bei Anliegen des unteren
Spannungspegels an der Ausgangsklemme sehr hochohmig ist und
der FET "sperrt", während die Laststrecke bei Anliegen des
oberen Spannungspegels an der Ausgangsklemme sehr niederohmig
ist und der FET "leitet".
Um Verluste beim Schalten des FET möglichst gering zu halten,
muß eine Änderung der Ausgangsspannung von dem unteren Span
nungspegel zu dem oberen Spannungspegel und umgekehrt mög
lichst schnell erfolgen. Dieser Spannungsanstieg bzw. Span
nungsabfall ist im wesentlichen durch eine zwischen der Gate-
und Source-Elektrode des FET befindlichen Gate-Kapazität, die
bei jedem Schaltvorgang geladen bzw. entladen werden muß, und
durch den über die Ausgangsklemme zum Auf- bzw. Entladen der
Gate-Kapazität fließenden Strom bestimmt. Bei sehr schnellen
Schaltvorgängen, die im Mikro- bis Nanosekundenbereich lie
gen, entstehen jedoch Probleme durch elektromagnetische Ab
strahlung, wobei die Bandbreite abgestrahlter Signale über
100 MHz betragen kann. Um dies zu vermeiden, ist eine Ver
langsamung der Schaltvorgänge notwendig, was der oben erwähn
ten Forderung nach geringen Verlusten widerspricht.
Zur kontrollierten Verlangsamung der Schaltvorgänge ist bei
bekannten Lösungen vorgesehen, einen Widerstand zwischen die
Ausgangsklemme und die Gate-Elektrode des FET zu schalten,
wie dies beispielsweise in der DE 43 30 996 A1 beschrieben
ist, um so den von der Ausgangsklemme auf die Gate-Kapazität
fließenden Strom zu reduzieren und den Spannungsanstieg zu
verlangsamen. Aus einer derartigen Verlangsamung des Span
nungsanstiegs resultieren jedoch erhöhte Schaltverluste, die
zudem abhängig von der Steuerspannung variieren.
Aus der DE 41 31 783 C1 ist eine Steuereinrichtung für einen
elektrischen Verbraucher beschrieben, die eine Ausgangsspan
nung bereitstellt, die in zwei Spannungsintervallen unter
schiedlich ansteigt.
Aus der US 4,880,997 ist eine Schaltungsanordnung zur Bereitstel
lung einer Ausgangsspannung bekannt, bei der ein Anstieg der
Ausgangsspannung von einem unteren Signalpegel zu einem
oberen Signalpegel im wesentlichen in drei Intervallen er
folgt und bei der die Spannung in einem ersten und dritten
Spannungsintervall schneller als in einem zweiten Spannungs
intervall ansteigt. Zur Bereitstellung der Ausgangsspannung
ist ein an eine Stromquellenschaltung angeschlossener Konden
sator vorgesehen. Der obere Wert des zweiten Spannungsinter
valls, ab dem die Ausgangsspannung wieder schneller ansteigt,
ist bei der bekannten Schaltungsanordnung von der an den Aus
gang angeschlossenen Last abhängig.
Ziel der vorliegenden Erfindung ist es daher, eine Ansteuer
schaltung bzw. ein Verfahren zur Ansteuerung von Halbleiterschaltern zur Verfü
gung zu stellen, die bzw. das bei verringerter Bandbreite der elektro
magnetischen Abstrahlung gleichzeitig geringe Schaltverluste
bewirkt, und bei der bzw. dem insbesondere eine Verlangsamung des
Spannungsanstiegs einer Ausgangsspannung in wenigstens einem
Spannungsintervall abhängig von der Ausgangsspannung erfolgt.
Dieses Ziel wird durch eine Ansteuerschaltung gemäß den Merk
malen des Anspruchs 1 bzw. durch ein Verfahren gemäß den Merkmalen des
Anspruchs 13 gelöst. Eine vorteilhafte Verwendung
ist im Anspruch 12 angegeben.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand
der Unteransprüche.
Die Bandbreite der elektromagnetisch abgestrahlten Signale
ist bei dieser Ansteuerschaltung durch Verlangsamung des
Spannungsanstiegs von dem unteren Spannungspegel zum oberen
Spannungspegel innerhalb vorgebbarer Intervallgrenzen verrin
gert. Weiterhin besteht die Möglichkeit, die als Steuerspan
nung des FET dienende Ausgangsspannung in den Steuerspan
nungsbereichen schnell ansteigen zu lassen, in welchen die
von der Steuerspannung abhängigen Schaltverluste besonders
hoch sind.
Nach einer vorteilhaften Ausgestaltung der Erfindung erfolgt
der Spannungsanstieg von dem unteren Spannungspegel zu dem
oberen Spannungspegel in drei Spannungsintervallen, wobei der
Spannungsanstieg innerhalb des zweiten Spannungsintervalls
verlangsamt gegenüber dem Spannungsanstieg in dem ersten und
dritten Spannungsintervall erfolgt. Die untere Intervallgren
ze des ersten Spannungsintervalls ist hierbei durch den unte
ren Spannungspegel gegeben, während die obere Intervallgrenze
des dritten Spannungsintervalls durch den oberen Spannungspe
gel gegeben ist. Diese Ausführungsform der Erfindung wird
vorzugsweise dann eingesetzt, wenn es neben einer Verringe
rung der Bandbreite der elektromagnetisch abgestrahlten Sig
nale auch auf ein langsames Ansteigen des über die Laststre
cke des FET fließenden Stroms bei möglichst geringer Gesamt
schaltzeit ankommt. Ist die obere Intervallgrenze des ersten
Spannungsintervalls bzw. die untere Intervallgrenze des zwei
ten Spannungsintervalls gleich der Schwellenspannung des FET
gewählt, bis zu welcher der FET ohnehin sperrt, so kann ein
Spannungsanstieg innerhalb dieses Intervalls sehr schnell
erfolgen, während der Spannungsanstieg innerhalb des zweiten
Spannungsintervalls, innerhalb welchem der Laststrom des FET
ansteigt, langsamer erfolgt. Die obere Intervallgrenze des
zweiten Spannungsintervalls ist hierbei vorteilhafterweise so
gewählt, daß bei weiterer Erhöhung der Steuerspannung über
die obere Intervallgrenze des zweiten Spannungsintervalls
hinaus kein Ansteigen des Laststroms mehr erfolgt. Der Span
nungsanstieg von der oberen Intervallgrenze des zweiten Span
nungsintervalls bzw. der unteren Intervallgrenze des dritten
Spannungsintervalls bis zu der oberen Intervallgrenze des
dritten Spannungsintervalls kann daher sehr schnell erfolgen.
Somit bildet diese Ausführungsform der Erfindung einen Kom
promiss zwischen Minimierung der Gesamtschaltzeit und Mini
mierung der Belastung der zu schaltenden Verbraucher.
Nach einer bevorzugten Ausführungsform der Erfindung ist die
Ansteuerschaltung modular aus folgenden Einheiten aufgebaut:
- - einer Stromquellenschaltung, die mit einer ersten Klemme mit dem Versorgungsanschluß und mit einer zweiten Klemme mit der Ausgangsklemme verbunden ist und die weiterhin eine dritte Klemme aufweist;
- - eine Schalteranordnung, die mit einer ersten Klemme mit der Ausgangsklemme, mit einer zweiten Klemme mit dem Bezugspo tentialanschluß und mit einer dritten Klemme mit der Ein gangsklemme verbunden ist;
- - eine Steuerschaltung, die mit einer ersten Klemme mit dem Bezugspotentialanschluß und mit einer zweiten Klemme mit der dritten Klemme der Stromquellenschaltung verbunden ist.
Die Stromquellenschaltung, die wenigstens über die Ausgangs
klemme mit der Schalteranordnung verbunden ist, liefert den
über die Ausgangsklemme auf die Gate-Kapazität des FET flie
ßenden Strom, der zu einem Spannungsanstieg der Ausgangsspannung
erforderlich ist. Abhängig von einem an der Eingangs
klemme der Schalteranordnung anliegenden Signal sperrt die
Schalteranordnung eine Verbindung zwischen der Stromquellen
schaltung und dem Bezugspotential; ein von der Stromquellen
schaltung gelieferter Strom fließt dann über die Ausgangs
klemme auf die Gate-Kapazität. Im anderen Fall besteht eine
elektrische Verbindung über die Schalteranordnung zwischen
der Stromquellenschaltung und dem Bezugspotential; ein von
der Stromquellenschaltung gelieferter Strom fließt dann über
die Schalteranordnung nach Bezugspotential.
Die Steuerschaltung, die mit ihrer ersten Klemme mit der
dritten Klemme der Stromquellenschaltung verbunden ist, steu
ert im Fall einer sperrenden Schalteranordnung den von der
Stromquellenschaltung an die Ausgangsklemme fließenden Strom
abhängig von der Ausgangsspannung.
Die in der Steuerschaltung hierzu benötigte Information über
die Ausgangsspannung kann der Steuerschaltung entweder direkt
durch Verbinden einer dritten Klemme der Steuerschaltung mit
der Ausgangsklemme oder indirekt über die dritte Klemme der
Stromquellenschaltung und die zweite Klemme der Steuerschal
tung zugeführt werden.
Die Erfindung betrifft ferner ein Verfahren zur Ansteuerung
eines Halbleiterschalters mit einer durch eine Ansteuerschal
tung erzeugten Ausgangsspannung, die zwischen einem oberen
und einem unteren Signalpegel variiert, wobei ein Spannungs
anstieg der Ausgangsspannung von dem unteren Spannungspegel
zu dem oberen Spannungspegel innerhalb wenigstens eines eine
untere und obere Intervallgrenze aufweisenden Spannungsinter
valls verlangsamt gegenüber dem Spannungsanstieg unterhalb
und oberhalb dieser Intervallgrenzen erfolgt.
Bevorzugterweise ist die untere Intervallgrenze des wenig
stens einen Spannungsintervalls eine Schwellenspannung eines
Feldeffekttransistors.
Weitere vorteilhafte Ausgestaltungen der Ansteuerschaltung
sowie deren Funktionsweise werden nachfolgend anhand von Fi
guren näher erläutert. Es zeigen:
Fig. 1 Ansteuerschaltung nach einer ersten Ausführungsform
der Erfindung,
Fig. 2 Ansteuerschaltung nach einer zweiten Ausführungsform
der Erfindung,
Fig. 3 Ausgangsspannungs-Zeit-Diagramm bei intervallmäßigem
Anstieg der Ausgangsspannung im Vergleich zu Steuer
spannung-Laststreckenstrom-Diagramm,
Fig. 4 Anwendungsbeispiel der erfindungsgemäßen Ansteuer
schaltung.
In Fig. 1 ist eine erste Ausführungsform der erfindungsgemä
ßen Ansteuerschaltung im Schaltbild dargestellt. Die Ansteu
erschaltung ist zwischen einem Versorgungsanschluß für Ver
sorgungspotential VCC und einem Bezugspotentialanschluß für
Bezugspotential M verschaltet. Sie verfügt über eine Ein
gangsklemme EK zum Anlegen eines Eingangssignals und über ei
ne Ausgangsklemme AK zur Ansteuerung eines Halbleiterschal
ters. Als Halbleiterschalter ist in Fig. 1 ein Feldeffekt
transistor T8 dargestellt, der mit einer Gate-Elektrode G mit
der Ausgangsklemme und mit einer Source-Elektrode S mit Be
zugspotential M verbunden ist. Zwischen der Gate- und Source-
Elektrode G, S des FET T8 ist in Fig. 1 eine in jedem FET
vorhandene Gate-Kapazität CG eingezeichnet. Auf die Darstel
lung von Verbrauchern, welche über eine zwischen der Source-
Elektrode S und einer Drain-Elektrode D des FET T8 befindliche
Laststrecke geschaltet werden, ist in dem dargestellten
Ausführungsbeispiel verzichtet.
Die dargestellte Ansteuerschaltung besteht aus einer Strom
quellenschaltung IS, einer Schalteranordnung SA und einer
Steuerschaltung SS. Die Ansteuerschaltung wird im folgenden
ohne Beschränkung der Allgemeinheit unter Verwendung von npn-
Bipolartransistoren erläutert, die je nach Anwendung und/oder
zur Verfügung stehender Technologie vollständig oder teilwei
se durch andere Transistoren, wie Feldeffekttransistoren, er
setzt werden können. Die im folgenden zur Beschreibung der
Transistoren verwendeten Begriffe Basis(elektrode), Kollek
tor(elektrode) und Emitter(elektrode), die den allgemeineren
Begriffen Steuerelektrode, erste und zweite Elektrode ent
sprechen, sind bei der Verwendung von Feldeffekttransistoren
durch Gate(elektrode), Drain(elektrode) und Source(elektrode)
zu ersetzen.
Die dargestellte Stromquellenschaltung IS ist über eine erste
Klemme K1 mit dem Versorgungsanschluß für Versorgungspotenti
al VCC und über eine zweite Klemme K2 mit der Ausgangsklemme
AK der Ansteuerschaltung verbunden. Die Stromquellenschaltung
IS weist einen dritten Transistor T3 auf, der mit einer Kol
lektor-Elektrode C mit der ersten Klemme K1 und mit einer
Emitter-Elektrode E über einen zweiten Widerstand R2 mit der
zweiten Klemme K2 verbunden ist. Ein vierter Transistor T4
ist mit einer Kollektor-Elektrode C an die erste Klemme K1,
mit einer Emitter-Elektrode E an die zweite Klemme K2 und mit
einer Basis-Elektrode B an die Emitter-Elektrode E des drit
ten Transistors T3 angeschlossen. Die Stromquellenschaltung
IS verfügt ferner über eine dritte Klemme K3, die mit einer
Basis-Elektrode B des dritten Transistors T3 verbunden ist.
Zwischen der ersten Klemme K1 und der dritten Klemme K3 ist
eine Stromquelle I0 geschaltet. Eine erste Diode D1 befindet
sich zwischen der dritten Klemme K3 und der zweiten Klemme
K2.
Die dargestellte Schalteranordnung SA ist mit einer ersten
Klemme P1 mit der zweiten Klemme K2 der Stromquellenschaltung
IS und damit mit der Ausgangsklemme AK verbunden. Eine zweite
Klemme P2 der Schalteranordnung SA ist an den Bezugspoten
tialanschluß für Bezugspotential M und eine dritte Klemme P3
an die Eingangsklemme EK der Ansteuerschaltung angeschlossen.
Die Schalteranordnung SA verfügt weiterhin über eine vierte
Klemme P4, die an die dritte Klemme K3 der Stromquellenschal
tung IS angeschlossen ist. Ein siebter Transistor T7 ist mit
einer Kollektor-Elektrode C mit der ersten Klemme P1 und mit
einer Emitter-Elektrode E über einen ersten Widerstand R1 mit
der zweiten Klemme P2 verbunden. Ein sechster Transistor T6
ist mit einer Kollektor-Elektrode C an die erste Klemme P1
und mit einer Emitter-Elektrode E an die zweite Klemme P2 so
wie mit einer Basis-Elektrode B an die Emitter-Elektrode E
des siebten Transistors T7 angeschlossen. Eine Basis-
Elektrode B des siebten Transistors T7 ist an die dritte
Klemme P3 angeschlossen, die weiterhin über einen dritten Wi
derstand R3 mit einer Basis-Elektrode B eines fünften Transi
stors T5 verbunden ist. Der fünfte Transistor T5 liegt mit
einer Emitter-Elektrode an der zweiten Klemme P2 und ist über
eine zweite Diode D2 mit der vierten Klemme P4 verbunden.
Unter Vernachlässigung der in Fig. 1 dargestellten Steuer
schaltung SS wird zum besseren Verständnis im folgenden kurz
die Funktionsweise einer lediglich aus Stromquellenschaltung
IS und Schalteranordnung SA bestehenden Ansteuerschaltung be
schrieben. Es sei angenommen, daß an der Eingangsklemme EK
ein Rechtecksignal gegen Bezugspotential M anlegbar ist, wel
ches zwischen einem ersten Signalpegel und einem zweiten Si
gnalpegel variiert, wobei sich in eingeschwungenem Zustand
bei Anliegen des ersten Signalpegels an der Eingangsklemme EK
eine zwischen der Ausgangsklemme AK und Bezugspotential M ergebende
Ausgangsspannung Ua auf einem oberen Signalpegel be
findet, während sich bei Anliegen des zweiten Signalpegels an
der Eingangsklemme EK die Ausgangsspannung Ua in eingeschwun
genem Zustand auf einem unteren Signalpegel befindet.
Der erste Signalpegel ist so gewählt, daß der fünfte Transi
stor T5 sperrt, damit sperren auch der sechste und siebte
Transistor T6, T7. Die Basiselektrode B des dritten Transi
stors T3 liegt annähernd auf Versorgungspotential VCC, der
dritte Transistor T3 leitet, damit leitet auch der vierte
Transistor T4. Die Ausgangsspannung Ua beträgt annähernd Ver
sorgungspotential VCC abzüglich der Basis-Emitterspannungen
des dritten und vierten Transistors T3, T4, unter der Annah
me, daß als Bezugspotential M Masse angenommen ist. Der Span
nungsanstieg der Ausgangsspannung Ua bei Anliegen des ersten
Signalpegels an der Eingangsklemme EK wird bei zuvor entlade
ner Kapazität im wesentlichen bestimmt durch den über die
Transistoren T3, T4 an die Ausgangsklemme AK zum Aufladen der
Gatekapazität CG fließenden Strom.
Bei Anliegen eines zweiten Signalspegels, der größer als der
erste Signalpegel ist, an der Eingangsklemme EK leiten die
fünften, sechsten und siebten Transistoren T5, T6, T7. Der
von der Stromquelle I0 gelieferte Strom fließt über die zwei
te Diode D2 und die Laststrecke des fünften Transistors T5
nach Bezugspotential M. Der dritte und vierte Transistor T3,
T4 sperren. Die Ausgangsspannung Ua in eingeschwungenem Zu
stand ergibt sich aus der über der Laststrecke C-E des lei
tenden sechsten Transistors T6 anliegenden Spannung. Diese
beträgt bei Bipolartransistoren ca. 0,2 V. Befindet sich die
Ausgangsspannung Ua vor Anlegen des zweiten Signalpegel an
der Eingangsklemme EK auf dem oberen Spannungspegel, so wird
die Gatekapazität CG bei Anlegen des zweiten Signalpegels
über den sechsten Transistor T6 nach Bezugspotential M entladen,
bis die Ausgangsspannung Ua den unteren Spannungspegel
erreicht.
Aufgabe der in Fig. 1 dargestellten Steuerschaltung SS ist
es, bei einem Wechsel des Eingangssignals von dem zweiten Si
gnalpegel zu dem ersten Signalpegel abhängig von der Aus
gangsspannung Ua den aus der Stromquellenschaltung IS an die
Ausgangsklemme AK fließenden Strom zu steuern, um so den
Spannungsanstieg der Ausgangsspannung Ua zu beeinflussen.
Die dargestellte Steuerschaltung SS verfügt über eine mit dem
Bezugspotentialanschluß verbundene erste Klemme A1 und über
eine mit der dritten Klemme K3 der Stromquellenschaltung IS
verbundene zweite Klemme A2. Die benötigte Information über
die Ausgangsspannung Ua wird der Steuerschaltung SS in dem
dargestellten Beispiel direkt über eine dritte Klemme A3 zu
geführt, die mit der Ausgangsklemme AK verbunden ist.
Die Steuerschaltung SS weist einen ersten Transistor T1, ei
nen Kondensator C, einen vierten Widerstand R4, eine Zenerdi
ode D3 sowie eine Stromsenke, die in dem dargestellten Bei
spiel als Stromquelle S ausgeführt ist, auf. Eine Laststrecke
C-E des ersten Transistors T1 ist zwischen der ersten und
zweiten Klemme A1, A2 der Steuerschaltung SS verschaltet. Ei
ne Basiselektrode B ist über die Stromsenke S an die erste
Klemme A1 und über den Kondensator C und den vierten Wider
stand R4 an die dritte Klemme A3 angeschlossen. Zwischen der
ersten Klemme A1 und einem dem vierten Widerstand R4 und dem
Kondensator C gemeinsamen Knoten ist die Zenerdiode D3 ver
bunden, wobei deren Anode an die erste Klemme A1 angeschlos
sen ist.
Die Funktionsweise der so dargestellten Ansteuerschaltung er
gibt sich wie folgt:
Bei Anlegen eines unteren Signalpegels an die Eingangsklemme
EK sperren der fünfte, sechste und siebte Transistor T5, T6,
T7. Der von der Stromquelle I0 der Stromquellenschaltung IS
gelieferte Strom fließt als Basisstrom in den dritten Transi
stor T3; der dritte Transistor T3 leitet. Durch einen über
die Laststrecke C-E des dritten Transistors fließenden Strom
wird an dem zweiten Widerstand R2 ein Spannungsabfall hervor
gerufen, wodurch auch der vierte Transistor T4 leitet. Die
Basisströme des dritten und vierten Transistors T3, T4 sind
vernachlässigbar gegenüber den über deren Laststrecken C-E
fließenden Strömen. Die Gatekapazität CG des FET T8 wird daher
im wesentlichen durch die über die Laststrecken C-E dieser
beiden Transistoren T3, T4 fließenden Ströme aufgeladen.
Die Ausgangsspannung Ua, die auch über dem Pfad bestehend aus
viertem Widerstand R4, Kapazität C und Stromsenke S anliegt,
steigt solange schnell an, bis eine Basis-Emitterspannung des
ersten Transistors T1 einen Schwellwert erreicht, ab welchem
dieser leitet; dieser Schwellwert beträgt bei Bipolartransi
storen ca. 0,7 V. Ein Teil des von der Stromquelle I0 der
Stromquellenschaltung IS gelieferten Stroms fließt nun über
die Laststrecke C-E des ersten Transistors T1 nach Bezugspo
tential M. Eine Verringerung des Basisstroms des dritten
Transistors T3 bewirkt eine Verringerung des über dessen
Laststrecke C-E fließenden Laststroms, woraus ein Absinken
des Basispotentials des vierten Transistors T4 resultiert,
über dessen Laststrecke C-E nun auch ein verringerter Last
strom fließt. Damit verringert sich der über die Ausgangs
klemme AK auf die Gatekapazität CG fließende Strom, woraus
ein verlangsamter Spannungsanstieg der Ausgangsspannung Ua
resultiert.
Der erste Transistor T1 bleibt solange leitend, bis die Summe
der Spannungen UC, US über dem Kondensator C und der Stromsenke
S den Wert der Zenerspannung der Zenerdiode D3 er
reicht. Die Kapazität C wird über die Stromsenke S weiter
aufgeladen, während die Summe der Spannung UC, US auf die Ze
nerspannung begrenzt bleibt. Damit sinkt das Basispotential
des ersten Transistors T1 ab; der erste Transistor T1 sperrt.
Der gesamte von der Stromquelle I0 der Stromquellenschaltung
IS gelieferte Strom fließt nun wieder in den dritten Transi
stor T3, über dessen Laststrecke C-E ein erhöhter Laststrom
fließt, wodurch auch der Spannungsabfall an dem zweiten Wi
derstand R2 steigt und über die Laststrecke C-E des vierten
Transistors T4 ebenfalls ein erhöhter Laststrom fließt. Die
Gatekapazität CG wird damit wieder mit einem höheren Strom
geladen, woraus ein entsprechend schnellerer Spannungsanstieg
der Ausgangsspannung Ua resultiert.
Der sich aus dieser Ansteuerschaltung ergebende Spannungsan
stieg der Ausgangsspannung Ua bei Anlegen eines unteren Si
gnalpegels nach vorherigem Anliegen eines oberen Signalpegels
an die Eingangsklemme EK ist in Fig. 3a über der Zeit aufge
tragen. Hieraus wird ersichtlich, daß der Spannungsanstieg in
drei Spannungsintervallen erfolgt, wobei die minimal anlie
gende Ausgangsspannung L in dem in Fig. 1 dargestellten Aus
führungsbeispiel bei Verwendung von npn-Bipolartransistoren
ca. 0,2 V beträgt, während die maximale Ausgangsspannung H
für die in Fig. 1 und 2 dargestellten Beispiele ca. VCC -1,4 V
beträgt. Die obere Intervallgrenze des ersten Spannungsin
tervalls bzw. die untere Intervallgrenze des zweiten Span
nungsintervalls ist in Fig. 3 mit U1 bezeichnet. Sie ist be
stimmt durch den Wert der Ausgangsspannung Ua, ab welcher der
erste Transistor T1 leitet. Die obere Intervallgrenze des
zweiten Spannungsintervalls bzw. die untere Intervallgrenze
des dritten Spannungsintervalls ist gegeben durch die Aus
gangsspannung, ab welcher über dem Kondensator C und der
Stromsenke S der Steuerschaltung SS die Zenerspannung der
Zenerdiode D3 erreicht ist. Wie aus Fig. 3a ersichtlich, er
folgt der Spannungsanstieg in dem ersten und dritten Span
nungsintervall annähernd gleich schnell.
In Fig. 3b ist die Steuerspannung UGS eines FET über dessen
Laststrom ID aufgetragen. Hieraus wird deutlich, daß der
Laststrom ID ab einer Schwellenspannung UTH ansteigt, bis er
bei einer maximalen Steuerspannung UMAX einen von einem Last
strom abhängigen maximalen Stromwert erreicht. Eine weitere
Erhöhung der Steuerspannung UGS über den Wert UMAX bewirkt
keine weitere Erhöhung des Laststroms ID. Sollen über einen
an die erfindungsgemäße Ansteuerschaltung angeschlossenen FET
T8 Verbraucher geschaltet werden, an welchen ein möglichst
langsamer Stromanstieg beim Einschalten erforderlich ist, so
ist die untere Intervallgrenze U1 des zweiten Spannungsinter
valls vorzugsweise gleich der Schwellenspannung UTH zu wäh
len, während die obere Intervallgrenze U2 des zweiten Span
nungsintervalls vorzugsweise als maximale Steuerspannung UMAX
zu wählen ist.
In Fig. 2 ist eine weitere bevorzugte Ausführungsform der er
findungsgemäßen Ansteuerschaltung dargestellt. Die dort dar
gestellte Steuerschaltung SS unterscheidet sich von der in
Fig. 1 dargestellten im wesentlichen durch einen zweiten
Transistor T2, der mit einer Basiselektrode B mit der zweiten
Klemme A2 verbunden ist, und der den vierten Widerstand R4
über eine Laststrecke C-E mit Versorgungspotential VCC ver
bindet. Die Funktionsweise der in Fig. 2 dargestellten An
steuerschaltung gleicht der Funktionsweise der in Fig. 1 dar
gestellten Ansteuerschaltung, wobei bei der in Fig. 2 darge
stellten keine direkte Verbindung zwischen der Ausgangsklemme
AK und der Steuerschaltung SS erforderlich ist. Unter Ver
nachlässigung eines in Fig. 2 dargestellten fünften Wider
standes R5, dessen Funktion nachfolgend erläutert wird, ergibt
sich die Funktionsweise der in Fig. 2 dargestellten Ansteuer
schaltung wie folgt:
Sperren der fünfte, sechste und siebte Transistor T5, T6, T7
so liegen die Basispotentiale des zweiten und dritten Transi
stors T2, T3 annähernd auf Versorgungspotential VCC. Der
zweite Transistor T2 beginnt, wie der dritte Transistor T3,
zu leiten. Die Spannung über dem vierten Widerstand R4, der
Kapazität C und der Stromsenke S steigt. Erreicht das Basis
potential des ersten Transistors T1 den Schwellenwert, ab
welchem dieser zu leiten beginnt, so fließt ein Teil des von
der Stromquelle I0 der Stromquellenschaltung IS gelieferten
Stromes über die Laststrecke C-E des ersten Transistors T1
nach Bezugspotential. Die Lastströme des dritten und vierten
Transistors T3, T4 reduzieren sich wie oben beschrieben und
der Spannungsanstieg der Ausgangsspannung Ua verlangsamt
sich, bis die Summe der Spannungen UC, US über der Kapazität
C und der Stromsenke S den Wert der Zenerspannung der dritten
Diode D3 erreicht. Daraufhin sperrt der erste Transistor T1
wieder, die Lastströme des dritten und vierten Transistors
T3, T4 erhöhen sich wie oben beschrieben und der Spannungsan
stieg der Ausgangsspannung Ua verläuft schneller.
Der in Fig. 2 dargestellte fünfte Widerstand R5, der zwischen
einer Klemme des vierten Transistors F4 und einer mit der
Ausgangsklemme AK verbundenen dritten Klemme A3 verbunden
ist, dient lediglich dazu, die Kapazität C über die Last
strecke C-E des sechsten Transistors T6 nach Bezugspotential
M zu entladen, wenn der sechste Transistors T6 bei nachfol
gendem Anlegen des zweiten Signalpegels an der Eingangsklemme
EK leitet.
Da bei der in Fig. 2 dargestellten Ausführungsform der An
steuerschaltung keine direkte Verbindung zwischen der Aus
gangsklemme AK und der Steuerschaltung SS erforderlich ist,
können bei dieser im Gegensatz zu der in Fig. 1 dargestellten
Ansteuerschaltung Schwingungseffekte bei Verlangsamung des
Spannungsanstiegs im zweiten Spannungsintervall vermieden
werden.
Eine in Fig. 2 zwischen der ersten Klemme A1 und der zweiten
Klemme A2 der Steuerschaltung eingezeichnete zweite Zenerdi
ode D4 dient zur Begrenzung der Ausgangsspannung Ua bei wech
selndem Versorgungspotential VCC.
Der Kern der Steuerschaltung SS ist durch den ersten Transistor
T1, die Zenerdiode D3, die Kapazität C, den vierten Wider
stand R4 und die Stromsenke S, die auch als Widerstand ausge
bildet sein kann, gebildet. Eine Abhängigkeit der über dem
Widerstand R4, der Kapazität C und der Stromsenke S anliegen
den Spannung von der Ausgangsspannung Ua kann auf unter
schiedliche Weise, wie in den beiden Ausführungsbeispielen
beispielhaft dargestellt, erreicht werden.
In Fig. 4 ist ein bevorzugtes Anwendungsbeispiel einer erfin
dungsgemäßen Ansteuerschaltung ASS dargestellt. Fig. 4 zeigt
ein vereinfachtes Schaltbild eines Schaltnetzteiles mit einem
Wechselspannungsanschluß UW, einem Brückengleichrichter BG,
einer Induktivität LN, einer Diode DN, einer Kapazität CN,
einer Last RN sowie einem Halbleiterschalter T8. Bei ge
schlossenem Halbleiterschalter T8 wird Energie in die Induk
tivität LN gespeichert, die in Form von Strom bei geöffneten
Halbleiterschalter T8 über die Diode DN auf die Kapazität CN
fließt. Bei Ansteuerung des Halbleiterschalters T8 mit der
erfindungsgemäßen Ansteuerschaltung ASS besteht die Möglich
keit, bei Schließen des Halbleiterschalters T8 den über des
sen Laststrecke fließenden Laststrom langsam zu steigern, so
daß insbesondere die Diode DN nicht abrupt stromlos geschal
tet wird, was sich positiv auf deren Lebensdauer auswirkt.
Hierin besteht ein weiterer Vorteil der erfindungsgemäßen An
steuerschaltung ASS neben einer Verringerung der Frequenz
bandbreite der elektromagnetisch abgestrahlten Signale.
ASS Ansteuerschaltung
VCC
VCC
Versorgungspotential
M Bezugspotential
IS Stromquellenschaltung
SA Schalteranordnung
SS Steuerschaltung
K1-K3 Klemmen der Stromquellenschaltung
P1-P4 Klemmen der Schalteranordnung
A1-A3 Klemmen der Steuerschaltung
R1-R5 Widerstände
T1-T7 Transistoren
T8 FET
I0
M Bezugspotential
IS Stromquellenschaltung
SA Schalteranordnung
SS Steuerschaltung
K1-K3 Klemmen der Stromquellenschaltung
P1-P4 Klemmen der Schalteranordnung
A1-A3 Klemmen der Steuerschaltung
R1-R5 Widerstände
T1-T7 Transistoren
T8 FET
I0
Stromquelle
D1, D2 Dioden
D3, D4 Zenerdiode
EK Eingangsklemme
AK Ausgangsklemme
Ua
D1, D2 Dioden
D3, D4 Zenerdiode
EK Eingangsklemme
AK Ausgangsklemme
Ua
Ausgangsspannung
CG
CG
Gatekapazität des FET
S Stromsenke
S Stromsenke
Claims (14)
1. Ansteuerschaltung zur Ansteuerung eines Halbleiterschalters
(T8), mit einem Versorgungsanschluß für Versorgungspotential
(VCC), einem Bezugspotentialanschluß für Bezugspotential (M)
und einer Ausgangsklemme (AK), an der eine Ausgangsspannung
(Ua) gegen Bezugspotential (M) abgreifbar ist, die abhängig
von einem an einer Eingangsklemme (EK) anliegenden Signal
zwischen einem unteren Spannungspegel (L) und einem oberen
Spannungspegel (H) variiert, wobei durch die Ansteuerschal
tung ein Spannungsanstieg der Ausgangsspannung (Ua) von dem
unteren Spannungspegel (L) zu dem oberen Spannungspegel (H)
innerhalb wenigstens eines eine untere und obere Intervall
grenze aufweisenden Spannungsintervalls verlangsamt gegenüber
dem Spannungsanstieg unterhalb und oberhalb dieser Intervall
grenzen durchführbar ist und die Ansteuerschaltung aufweist:
- - eine Stromquellenschaltung (IS), die mit einer ersten Klem me (K1) an den Versorgungsanschluß und mit einer zweiten Klemme (K2) an die Ausgangsklemme (AK) angeschlossen ist;
- - eine Steuerschaltung (SS) zur Steuerung eines von der Stromquellenschaltung (IS) an die Ausgangsklemme (AK) gelie ferten Stromes abhängig von der Ausgangsspannung (Ua);
- - die Steuerschaltung (SS) ist mit einer ersten Klemme (A1) an den Bezugspotentialanschluß, mit einer zweiten Klemme (A2) an eine dritte Klemme (K3) der Stromquellenschaltung (IS) und mit einer dritten Klemme (A3) an die Ausgangsklemme (AK) an geschlossen.
2. Ansteuerschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß der Spannungsanstieg in drei Spannungsintervallen durch
führbar ist (L-U1, U1-U2, U2-H).
3. Ansteuerschaltung nach einem der Ansprüche 1 oder 2, da
durch gekennzeichnet, daß die Steuerschaltung (SS) folgende
Merkmale aufweist:
- - einen ersten Transistor (T1), der mit einer Laststrecke (C- E) zwischen der ersten und zweiten Klemme (A1, A2) der Steu erschaltung verschaltet ist;
- - eine Stromsenke (S), die zwischen einem Steueranschluß (B) des ersten Transistors (T1) und der ersten Klemme (A1) ver schaltet ist;
- - eine Zenerdiode (D3), die mit einer Anode mit der ersten Klemme (A1) verbunden ist und die mit einer Kathode über eine Kapazität (C) mit dem Steueranschluß (B) des ersten Transis tors (T1) verbunden ist.
- - einen Widerstand (R4) der mit einer ersten Klemme mit einer der Kapazität (C) und der Zenerdiode (D3) gemeinsa men Klemme verbunden ist.
4. Ansteuerschaltung nach Anspruch 3, dadurch gekennzeichnet,
daß die Steuerschaltung (SS) einen zweiten Transistor (T2)
aufweist, der mit einer Laststrecke (C-E) zwischen einer
vierten Klemme (A4) und einer zweiten Klemme des Wi
derstands (R4) verschaltet ist und der mit einer Steuerelekt
rode (B) an die zweite Klemme (A2) angeschlossen ist, wobei
die vierte Klemme (A4) mit dem Versorgungsanschluß verbunden
ist.
5. Ansteuerschaltung nach Anspruch 4, dadurch gekennzeichnet,
daß ein weiterer Widerstand (R5) der Steuerschaltung (SS) zwi
schen der zweiten Klemme des Widerstands (R4) und der
dritten Klemme (A3) der Steuerschaltung (SS) verschaltet ist.
6. Ansteuerschaltung nach Anspruch 3, dadurch gekennzeichnet,
daß die zweite Klemme des Widerstands (R4) mit der
dritten Klemme (A3) der Steuerschaltung (SS) verbunden ist.
7. Ansteuerschaltung nach einem der Ansprüche 3 bis 6, da
durch gekennzeichnet, daß die Stromsenke (S) ein Widerstand
ist.
8. Ansteuerschaltung nach einem der Ansprüche 3 bis 6, da
durch gekennzeichnet, daß die Stromsenke eine Stromquelle ist.
9. Ansteuerschaltung nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß eine zweite Zenerdiode (D4) zwi
schen der ersten und zweiten Klemme (A1, A2) der Steuerschal
tung (SS) verschaltet ist.
10. Ansteuerschaltung nach einem der vorangehenden Ansprü
che, dadurch gekennzeichnet, daß eine Schalteranordnung (SA) vorgesehen ist, die
eine Klemme (P4) aufweist, die mit der dritten Klemme
(K3) der Stromquellenschaltung (IS) verbunden ist.
11. Ansteuerschaltung nach einem der vorangehenden Ansprü
che, dadurch gekennzeichnet, daß die Stromquellenschaltung
(IS) folgende Merkmale aufweist:
- - eine Stromquelle (I0), die mit einer ersten Klemme mit dem Versorgungsanschluß und mit einer zweiten Klemme mit der Steuerelektrode (B) eines dritten Transistors (T3) verbunden ist, der mit einer ersten Elektrode (C) mit dem Versorgungs anschluß und mit einer zweiten Elektrode (E) über einen Wi derstand (R2) mit der zweiten Klemme (K2) verbunden ist;
- - einen vierten Transistor (T4), der mit einer Steuerelektrode (B) mit der zweiten Elektrode (E) des dritten Transistors (T3) verschaltet ist und der mit einer Laststrecke (C-E) zwi schen der ersten und zweiten Klemme (K1, K2) der Steuerschal tung (SS) verschaltet ist.
12. Verwendung einer Ansteuerschaltung nach einem der voran
gehenden Ansprüche zur Ansteuerung eines Feldeffekttransis
tors (T8) in einem Schaltnetzteil.
13. Verfahren zur Ansteuerung eines Halbleiterschalters mit
einer durch eine Ansteuerschaltung an einer Ausgangsklemme
(AK) erzeugten Ausgangsspannung (Ua), wobei bei dem Verfahren
die Ausgangsspannung (Ua) zwischen einem oberen und einem un
teren Signalpegel (H, L) variiert und von dem unteren Span
nungspegel (L) zu dem oberen Spannungspegel (H) innerhalb we
nigstens eines eine untere und obere Intervallgrenze aufwei
senden Spannungsintervalls verlangsamt gegenüber dem Span
nungsanstieg unterhalb und oberhalb dieser Intervallgrenzen
ansteigt, und wobei bei dem Verfahren ein gesteuerter Strom,
der von der Ausgangsspannung (Ua) abhängig ist, von einer
Stromquelle (IS) an die Ausgangsklemme fließt.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
die untere Intervallgrenze eine Schwellenspannung eines Feld
effekttransistors ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997125837 DE19725837C2 (de) | 1997-06-18 | 1997-06-18 | Verfahren und Vorrichtung zur Ansteuerung eines Halbleiterschalters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997125837 DE19725837C2 (de) | 1997-06-18 | 1997-06-18 | Verfahren und Vorrichtung zur Ansteuerung eines Halbleiterschalters |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19725837A1 DE19725837A1 (de) | 1998-12-24 |
DE19725837C2 true DE19725837C2 (de) | 2001-10-25 |
Family
ID=7832893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997125837 Expired - Lifetime DE19725837C2 (de) | 1997-06-18 | 1997-06-18 | Verfahren und Vorrichtung zur Ansteuerung eines Halbleiterschalters |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19725837C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10346307B3 (de) * | 2003-10-06 | 2004-12-30 | Infineon Technologies Ag | Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2855683B1 (fr) | 2003-05-26 | 2005-08-26 | St Microelectronics Sa | Dispositif de commande d'un commutateur de puissance commande en tension |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4880997A (en) * | 1988-08-18 | 1989-11-14 | Ncr Corporation | Low noise output buffer circuit |
DE4131783C1 (de) * | 1991-09-24 | 1993-02-04 | Siemens Ag, 8000 Muenchen, De | |
DE4330996A1 (de) * | 1993-09-13 | 1995-03-16 | Bosch Gmbh Robert | Steuereinrichtung für einen elektrischen, insbesondere einen induktiven Verbraucher |
-
1997
- 1997-06-18 DE DE1997125837 patent/DE19725837C2/de not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4880997A (en) * | 1988-08-18 | 1989-11-14 | Ncr Corporation | Low noise output buffer circuit |
DE4131783C1 (de) * | 1991-09-24 | 1993-02-04 | Siemens Ag, 8000 Muenchen, De | |
DE4330996A1 (de) * | 1993-09-13 | 1995-03-16 | Bosch Gmbh Robert | Steuereinrichtung für einen elektrischen, insbesondere einen induktiven Verbraucher |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10346307B3 (de) * | 2003-10-06 | 2004-12-30 | Infineon Technologies Ag | Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements |
Also Published As
Publication number | Publication date |
---|---|
DE19725837A1 (de) | 1998-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102018126779B4 (de) | Gate-Treiber-Schaltung mit Spannungsinvertierung für einen Leistungshalbleiterschalter | |
DE69122541T2 (de) | Statischer Schalter für mittlere Spannung | |
EP0060336A2 (de) | Verfahren zur Ansteuerung eines Leistungs-Feldeffekt-Schalttransistors und Schaltungsanordnungen zur Durchführung des Verfahrens | |
DE2544974B2 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE10046668A1 (de) | Elektrische Lastansteuerungsschaltung mit Schutzeinrichtung | |
DE60313733T2 (de) | Ansteuerschaltung für einen Steueranschluss eines Bipolartransistors, der in der Emitterschattkonfiguration ist und entsprechenes Ansteuerverfahren | |
DE102014108576A1 (de) | Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke | |
DE102005027442A1 (de) | Schaltungsanordnung zum Schalten einer Last | |
EP0794619A2 (de) | Schaltungsanordnung zum Ansteuern eines Feldeffekttransistors mit sourceseitiger Last | |
DE69827350T2 (de) | Ausgangsstufe mit anstiegs-steuermitteln | |
DE102004050464B4 (de) | Ausgangsschaltung | |
DE4325899C2 (de) | MOS-Schaltstufe | |
DE4410819C2 (de) | Schaltungsanordnung für den Betrieb eines Relais | |
DE19650149A1 (de) | Integrierte Halbleiterschaltung | |
DE19725837C2 (de) | Verfahren und Vorrichtung zur Ansteuerung eines Halbleiterschalters | |
EP0652639A2 (de) | Treiberschaltung | |
EP1078460B1 (de) | Verfahren und vorrichtung zum umschalten eines feldeffekttransistors | |
DE10143432C1 (de) | Treiberschaltung und Ansteuerverfahren für einen feldgesteuerten Leistungsschalter | |
EP0992114B1 (de) | Ansteuerschaltung für ein steuerbares halbleiterbauelement | |
DE102004022800B4 (de) | MOSFET-Gate-Treiberschaltung | |
DE10120944B4 (de) | Steuerschaltung für Piezoaktoren, insbesondere Piezoventile | |
DE2613227C2 (de) | Schaltungsanordnung zur Auslösung eines drehzahlabhängigen Schaltvorganges | |
DE19655181C2 (de) | Spannungsseitiger Schalterkreis | |
DE3726005C2 (de) | ||
DE10164486A1 (de) | Vorrichtung zur Ansteuerung eines elektrischen Leistungsbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |