DE10334520B4 - Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher - Google Patents

Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher Download PDF

Info

Publication number
DE10334520B4
DE10334520B4 DE10334520A DE10334520A DE10334520B4 DE 10334520 B4 DE10334520 B4 DE 10334520B4 DE 10334520 A DE10334520 A DE 10334520A DE 10334520 A DE10334520 A DE 10334520A DE 10334520 B4 DE10334520 B4 DE 10334520B4
Authority
DE
Germany
Prior art keywords
memory
word
defective
memory word
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10334520A
Other languages
English (en)
Other versions
DE10334520A1 (de
Inventor
Mario Di Ronza
Alexander Olbrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10334520A priority Critical patent/DE10334520B4/de
Priority to US10/901,927 priority patent/US20050066224A1/en
Publication of DE10334520A1 publication Critical patent/DE10334520A1/de
Application granted granted Critical
Publication of DE10334520B4 publication Critical patent/DE10334520B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/76Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Verfahren zur Fehlerkorrektur bei einem digitalen Speicher (1) mit einzeln adressierbaren Speicherworten,
wobei der Speicher (1) für Schreibzugriffe Eingangsleitungen (2) und für Lesezugriffe von den Eingangsleitungen (2) verschiedene Ausgangsleitungen (3) aufweist und derart eingerichtet ist, dass bei jedem Schreibzugriff auf ein Speicherwort gleichzeitig der geschriebene Wert ausgelesen und über die Ausgangsleitungen (3) ausgegeben wird,
dadurch gekennzeichnet,
dass während des normalen Betriebs des Speichers (1) in einer Datenverarbeitungseinrichtung bei jedem Schreibzugriff auf ein Speicherwort der geschriebene Wert mit dem über die Ausgangsleitungen ausgegebenen Wert verglichen wird und dieses Speicherwort als defekt erkannt wird, wenn der geschriebene Wert von dem über die Ausgangsleitungen (3) ausgegebenen Wert verschieden ist, und in diesem Fall die Funktion des als defekt erkannten Speicherworts auf ein Ersatzspeicherwort (8) übertragen wird, wobei Zugriffe auf das als defekt erkannte Speicherwort auf das Ersatzspeicherwort (8) umgeleitet werden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Fehlerkorrektur bei einem digitalen Speicher mit einzeln adressierbaren Speicherworten sowie eine zur Durchführung des Verfahrens eingerichtete Speichereinrichtung.
  • Zur Fehlerkorrektur bei einem Digitalspeicher mit einzeln adressierbaren Speicherworten ist es bekannt, jedem Speicherwort zusätzliche Bits zuzuordnen, in denen Prüfinformationen zu dem jeweils in dem Speicherwort abgelegten Wert gespeichert werden, mit deren Hilfe ein Fehler beim Schreib-Lesevorgang auf das bestimmte Speicherwort erkannt und gegebenenfalls auch behoben werden kann. Nachteiligerweise erfordert dieses Vorgehen einen großen zusätzlichen Speicherbedarf, da jedem Speicherwort in dem Speicher zusätzliche Bits zugeordnet werden müssen.
  • Daneben ist es auch bekannt, einem Digitalspeicher einige Ersatzspeicherworte zuzuordnen, die bei Bedarf die Funktion einzelner als defekt erkannter Speicherworte übernehmen können. Dazu wird zu Beginn des Betriebs probeweise in jedes Speicherwort ein Wert geschrieben und anschließend wieder daraus gelesen und mit dem geschriebenen Wert verglichen. Bei einer fehlerhaften Übereinstimmung wird die Adresse des betreffenden Speicherworts in einem Defektwortespeicher gespeichert. Sobald im normalen Betrieb auf ein Speicherwort zugegriffen wird, deren Adresse in dem Defektwortespeicher gespeichert ist, wird der Schreibzugriff bzw. der Lesezugriff auf ein Ersatzspeicherwort umgeleitet. Vorteilhafterweise benötigt dieses Verfahren nur einen geringen zusätzlichen Speicheraufwand. Allerdings besitzt dieses Verfahren den Nach teil, dass damit nur Fehler erkannt und behoben werden können, die zu Beginn bei der Überprüfung festgestellt worden sind. Während des Betriebs auftretende Fehler können mit diesem Verfahren nicht erkannt oder behoben werden.
  • Aus der US 5,659,551 ist ein programmierbares Speichersystem mit eingebauter Selbsttestfunktion bekannt. Gemäß diesem System ist es möglich, im Rahmen einer eingebauten Selbsttestfunktion Speicherzellen eines Schreib-Lese-Speichers beim Systemstart zu testen. Der Test erfolgt durch Anwenden von Testmustern, d. h. indem eine vorgegebene Dateneingabe in den Speicher vorgenommen wird, der Speicher ausgelesen wird und die aus dem Speicher ausgelesene Ausgabe mit der erwarteten Ausgabe, z. B. der Dateneingabe, verglichen wird. In dem Fall, dass ein Fehler erkannt wird, wird der defekte Bereich des Speichers durch einen redundanten Bereich ersetzt.
  • Gemäß der DE 101 46 931 A1 werden im Betriebszustand einer Datenverarbeitungsvorrichtung fehlerhafte Speicherzellen einer Schreib-Lese-Speichereinrichtung der Datenverarbeitungsvorrichtung ausgeblendet und durch in der Schreib-Lese-Speichereinrichtung befindliche Ersatzspeicherzellen ersetzt. Hierfür sind programmierbare Verbindungseinrichtungen vorgesehen. Als Möglichkeit, fehlerhafte Speicherzellen zu erkennen, wird ein Paritätsprüfverfahren genannt. Die programmierbaren Verbindungseinrichtungen sind beispielsweise durch so genannte elektrische Fuses oder Antifuses gebildet. Auf diese Weise werden als fehlerhaft erkannte Speicherzellen permanent durch Ersatzspeicherzellen ersetzt.
  • In der EP 0 744 755 A1 wird ein Testverfahren für auf Halbleitersubstraten eingebettete Speicher beschrieben. Das Testverfahren ist auch für Speicher mit einer so genannten Write- Through-Capability geeignet und wir im Rahmen einer eingebauten Selbsttestfunktion (Built-In-Self-Test, BIST) durchgeführt. Eine Fehlerkorrektur im normalen laufenden Betrieb der Speichervorrichtung ist nicht vorgesehen bei jedem Schreibzugriff.
  • Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, ein Verfahren zur Fehlerkorrektur bei einem digitalen Speicher sowie eine zur Durchführung des Verfahrens eingerichtete Speichereinrichtung der eingangs genannten Art zu schaffen, wobei auch während des Betriebs Fehler des digitalen Speichers erkannt und behoben werden können und keine Überprüfung zu Beginn erforderlich ist.
  • Erfindungsgemäß wird diese Aufgabe durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. eine Speichereinrichtung mit den Merkmalen des Anspruchs 9 gelöst.
  • Gemäß der vorliegenden Erfindung wird ein digitaler Speicher verwendet, bei dem bei einem Schreibzugriff auf ein Speicherwort dieses Speicherwort auch ausgelesen wird und der gelesene Wert über eine separate Ausgangsleitung ausgegeben wird. Diese Funktionalität wird auch als Write-Through-Capability bezeichnet und bedingt, dass der Speicher getrennte Eingangsleitungen und Ausgangsleitungen für die Daten aufweist. In diesem Fall wird ein über die Eingangsleitungen geschriebener Wert sofort auf der Ausgangsleitung wieder ausgegeben, wobei anhand des auf der Ausgangsleitung ausgegebenen Werts bereits festgestellt werden kann, ob der Wert in dem betreffenden Speicherwort richtig gespeichert worden ist bzw. das betreffende Speicherwort korrekt arbeitet. Fehler der Speicherworte können somit bereits beim Schreiben festgestellt werden. Erfindungsgemäß wird bei einem Schreibvorgang auf ein bestimmtes Speicherwort der auf der Eingangsleitung eingegebene Wert mit dem auf der Ausgangsleitung gleichzeitig ausgegebene Wert verglichen und bei fehlerhafter Übereinstimmung das betreffende Speicherwort als fehlerhaft erkannt. Dies besitzt den Vorteil, dass die Überwachung der einzelnen Speicherworte während des normalen Betriebs des Speichers bei jedem Schreibzugriff in einer Datenverarbeitungseinrichtung durchgeführt werden kann und Fehler bereits während des Schreibens, noch bevor auf den fehlerhaften Wert lesend zugegriffen wird, erkannt werden können.
  • Das erfindungsgemäße Verfahren wird während des normalen Betriebs der Speichereinrichtung in einer Datenverarbeitungseinrichtung durchgeführt, wobei bei jedem Schreibzugriff auf ein Speicherwort deren Funktion überprüft und gegebenenfalls die Funktion eines als defekt erkannten Speicherworts einem Ersatzspeicherwort übertragen wird. Auf diese Weise ist zu Beginn des Betriebs grundsätzlich keine systematische Überprüfung aller Speicherworte erforderlich, da die Speicherworte zwangsläufig bei Benutzung bzw. bei dem ersten Schreibzugriff auf sie überprüft werden. Trotzdem ist es jedoch möglich, vor dem Betrieb des Speichers systematisch einige oder alle Speicherworte zu überprüfen, um bereits vorab die Anzahl von defekten Speicherworten zu ermitteln. Falls die Anzahl eine bestimmte Grenze und insbesondere die Anzahl der zur Verfügung stehenden Ersatzspeicherworte überschreitet, kann eine fehlerlose Funktion trotz Fehlerkorrektur nicht mehr gewährleistet werden.
  • Vorteilhafterweise werden als fehlerhaft erkannte Speicherworte markiert, indem deren Adressen in einem Defektwortespeicher gespeichert werden. Zugriffe auf als defekt erkannte Speicherworte können so umgeleitet werden, indem in einem Adressvergleicher überwacht wird, ob bei dem Speicher auf eine Speicherwort mit einer Adresse zugegriffen werden soll, die in dem Defektwortespeicher gespeichert ist und somit als defekt erkannt worden ist. In diesem Fall kann der Zugriff auf ein vorher festgelegtes Ersatzspeicherwort umgeleitet werden. Dabei kann ebenso wie bei den Speicherworten des Speichers vorgesehen sein, dass der Schreibzugriff auf das entsprechende Ersatzspeicherwort über eine andere Leitung erfolgt als der Lesezugriff auf das entsprechende Ersatzspeicherwort. Vorteilhafterweise wird für die Lesezugriffe ein Multiplexer verwendet, der entweder das Ausgangssignal des Speichers oder das Ausgangssignal der Ersatzspeicherworte weitergibt, um so die Lesezugriffe umleiten zu können. Bei den Schreibzugriffen ist in aller Regel kein Multiplexer erforderlich, da der zu schreibende Wert gleichzeitig sowohl an den Speicher als auch an die Ersatzspeicherworte angelegt werden kann, da zum effektiven Speichern des angelegten Werts in aller Regel ohnehin noch ein weiteres Signal erforderlich ist, welches wahlweise an ein als nicht defekt erkanntes Speicherwort im Speicher oder an ein Ersatzspeicherwort geleitet wird, wenn versucht wird, auf ein als defekt erkanntes Speicherwort im Speicher zuzugreifen.
  • Bei dem Speichern der Adressen von als defekt erkannten Speicherworten in einem Defektwortespeicher können verschiedene Strategien verfolgt werden. Zum einen kann die Adresse eines als defekt erkannten Speicherworts dauerhaft für die Betriebsdauer des Speichers gespeichert bleiben. Die Funktion eines als defekt erkannten Speicherworts wird in einem solchen Fall nicht noch einmal überprüft, sobald deren Adresse einmal in dem Defektwortespeicher gespeichert ist. Dies erfordert einen geringen Aufwand und schafft eine erhöhte Sicherheit, da die Speicherworte aus dem Betrieb genommen werden, sobald sie einmal eine Störung gezeigt haben. Dieses Vorgehen kann auch als statische Fehlerkorrektur bezeichnet werden.
  • Daneben ist auch eine dynamische Fehlerkorrektur möglich, bei der die Adressen von als defekt erkannten Speicherworten in dem Defektwortespeicher auch wieder gelöscht werden können. Dies geschieht insbesondere dann, wenn das betreffende Speicherwort wieder korrekt funktioniert. Damit kann dem Umstand Rechnung getragen werden, dass die Fehlfunktion eines Spei cherworts auch vorübergehen kann, wenn sie beispielsweise durch veränderliche Umgebungseinflüsse bedingt war. Dies kann beispielsweise eine zu geringe oder zu hohe Temperatur oder eine zu geringe oder zu hohe Betriebsspannung sein. Sobald in einem solchen Fall die Temperatur, die Betriebsspannung oder der für die Fehlfunktion maßgebliche Umgebungseinfluss sich wieder in dem Bereich befindet, in dem die Speicherwort korrekt funktioniert, kann die Adresse der entsprechenden Speicherwort in dem Defektwortespeicher wieder gelöscht werden und die Speicherwort weiterverwendet werden. Damit ist eine kleinere Anzahl von Ersatzspeicherworten ausreichend, da kein Ersatzspeicherwort unnötigerweise zum Ersatz eines Speicherworts verwendet wird, die nur vorübergehend eine Fehlfunktion gezeigt hat.
  • Grundsätzlich kann ein Signal abgegeben werden, sobald ein Speicherwort als defekt erkannt wird. Dieses Signal kann beispielsweise dazu verwendet werden, möglicherweise Gegenmaßnahmen zu ergreifen, wie beispielsweise das Anheben einer zur Verminderung der Stromaufnahme reduzierten Versorgungsspannung. Weiterhin kann ausgewertet werden, wie viele der vorhandenen Ersatzspeicherworte bereits verwendet werden, um rechtzeitig reagieren zu können, bevor keine Ersatzspeicherworte mehr zur Verfügung stehen. Dieses Verfahren empfiehlt sich insbesondere bei der statischen Fehlerkorrektur, bei der die Adressen von als defekt erkannten Speicherworten im Defektwortespeicher nicht mehr gelöscht werden.
  • Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügte Zeichnung näher erläutert.
  • Die Figur zeigt den Aufbau einer Speichereinrichtung mit einer erfindungsgemäßen Fehlerkorrektur.
  • In der 1 ist in der Speicheranordnung ein digitaler Speicher 1 mit einzeln adressierbaren Speicherworten dargestellt. Die einzelnen Speicherworte können beliebig viele Bits besitzen, die allerdings gemeinsam adressiert werden. Der Speicher 1 weist Eingangsleitungen 2 zum Schreiben der Daten in die Speicherworte und Ausgangsleitungen 3 zum Auslesen der Daten aus den Speicherworten auf. Die Speicherworte werden über Adressleitungen 4 adressiert. Weiterhin sind Steuerleitungen 5 vorgesehen, mit denen der Schreib- bzw. Lesevorgang des Speichers 1 gesteuert werden kann.
  • Dem Speicher 1 ist eine Fehlerkorrektureinrichtung 6 zugeordnet, die mit sämtlichen in den Speicher 1 hineinführenden oder aus ihm herausführenden Leitungen 2 bis 5 verbunden ist. An der Korrektureinrichtung 6 liegen somit die an den Speicher 1 angelegte Adresse, ein in das adressierte Speicherwort zu schreibender Wert, ein aus einem adressierten Speicherwort ausgelesener Wert und die Steuerleitungen für den Speicher 1 an.
  • Der Speicher 1 weist eine Write-Through-Capability auf, d. h., dass ein über die Eingangsleitung 2 in ein adressiertes Speicherwort geschriebener Wert an der Ausgangsleitung 3 er scheint. Dabei wird der Wert durch das adressierte Speicherwort so hindurchgereicht, dass der an der Ausgangsleitung 3 anliegende Wert nur bei ordnungsgemäßer Funktion des Speicherworts dem an der Eingangsleitung 2 anliegenden Wert entspricht.
  • Die Korrektureinrichtung 6 weist einen Fehlerdetektor 12 auf, an den das Eingangssignal der Eingangsleitung 2 und das Ausgangssignal der Ausgangsleitung 3 anliegen. Ferner weist die Korrektureinrichtung 6 eine Steuereinrichtung 9 auf, welche sämtliche Komponenten innerhalb der Korrektureinrichtung 6 steuert. Die Steuereinrichtung 9 steuert beispielsweise den Fehlerdetektor 12 so an, dass bei jedem Schreibvorgang auf den Speicher 1 der Fehlerdetektor 12 den über die Eingangsleitung 2 geschriebenen Wert mit dem über die Ausgangsleitung 3 ausgegebenen Wert vergleicht und bei einem Abweichen zwischen den beiden Werten ein Signal an die Steuereinrichtung 9 abgibt. In diesem Fall steuert die Steuereinrichtung 9 einen Defektwortespeicher 11 innerhalb der Korrektureinrichtung 6 derart an, dass die derzeit anliegende Adresse als neuer Eintrag übernommen wird. Dies bewirkt, dass die Adresse eines Speicherworts im Speicher 1 in dem Defektwortespeicher 11 als neuer Eintrag gespeichert wird, sobald das Speicherwort als defekt erkannt wird, indem eine Diskrepanz zwischen dem geschriebenen Wert und dem ausgegebenen Wert ermittelt wird.
  • Die Korrektureinrichtung 6 weist weiterhin einen Adressvergleicher 10 auf, an dem zum einen das Adresssignal des Speichers 1 und zum anderen die Adressen der Einträge in dem Defektwortespeicher 11 anliegen. Der Adressvergleicher 10 gibt an die Steuereinrichtung 9 ein Signal ab, sobald an dem Speicher 1 eine Adresse anliegt, die in einem Eintrag im Defektwortespeicher 11 gespeichert ist, so dass die Steuerein richtung 9 ein Signal bekommt, sobald auf ein als defekt erkanntes Speicherwort im Speicher 1 zugegriffen werden soll. In diesem Fall sorgt die Steuereinrichtung 9 dafür, dass der Zugriff auf ein Ersatzspeicherwort in einem Ersatzwortespeicher 8 umgeleitet wird. Wenn es sich bei diesem Zugriff um einen Schreibzugriff handelt, wird der an der Eingangsleitung 2 anliegende zu schreibende Wert, der durch den Fehlerdetektor 12 zu dem Ersatzwortespeicher 8 durchgeschleift wird, in ein entsprechendes Ersatzspeicherwort geschrieben. Die Adresse des Ersatzspeicherworts innerhalb des Ersatzwortespeichers 8 kann dabei vorteilhafterweise der Adresse entsprechen, unter der im Defektwortespeicher 11 die Adresse gespeichert ist, die zu einer Übereinstimmung im Adressvergleicher 10 geführt hat. Wenn es sich um einen Lesezugriff handelt, wird der Ersatzwortespeicher 8 von der Steuereinrichtung 9 so angesteuert, dass das entsprechende Speicherwort den angeforderten Wert an einem Multiplexer 7 ausgibt. Gleichzeitig steuert die Steuereinrichtung 9 den Multiplexer 7 derart an, dass er anstatt des Signals auf der Ausgangsleitung 3 des Speichers 1 das Ausgangssignal des Ersatzwortespeichers 8 ausgibt. Die in der Figur dargestellte Einrichtung stellt sich demnach von außen wie ein ganz normaler Speicher dar, bei dem über eine Leitung Daten eingelesen und über eine andere Leitung Daten ausgelesen werden können.
  • Innerhalb der Fehlerkorrektur 6 ist der Ausgang des Ersatzwortespeichers 8 ebenso mit dem Fehlerdetektor 12 verbunden, so dass der Fehlerdetektor 12 auch Fehler innerhalb des Ersatzzellenspeichers 8 erkennen kann. Der Ersatzwortespeicher 8 besitzt ebenso wie der Speicher 1 Write-Through-Capability, so dass bereits beim Schreiben in ein Ersatzspeicherwort innerhalb des Ersatzwortespeichers 8 ein Fehler erkannt werden kann.
  • Weiterhin liefert die Steuereinrichtung 9 innerhalb der Fehlerkorrektur 6 ein Fehlersignal 13, mit welchem verschiedene Zustände angezeigt werden können. Beispielsweise kann mittels des Fehlersignals 13 angezeigt werden, ob eine bestimmte Anzahl von Adressen von als defekt erkannten Speicherworten in dem Defektwortespeicher 11 gespeichert sind. Da in aller Regel die Anzahl der Speicherplätze in dem Defektwortespeicher gleich der Anzahl der Ersatzspeicherworte ist, kann auf diese Weise mitgeteilt werden, wie viele Ersatzspeicherworte noch zur Verfügung stehen. Dabei kann das Signal 13 vorzugsweise so eingerichtet sein, dass es anzeigt, wenn kein Ersatzspeicherwort mehr zur Verfügung steht und somit die Fehlerkorrektur keine zusätzlichen Fehler mehr korrigieren kann. Daneben ist es auch denkbar, dass über die Signalleitung 13 jedes Mal ein Signal ausgegeben wird, sobald eine Speicherwort im Speicher 1 oder ein neues Speicherwort im Speicher 1 als defekt erkannt wird.

Claims (10)

  1. Verfahren zur Fehlerkorrektur bei einem digitalen Speicher (1) mit einzeln adressierbaren Speicherworten, wobei der Speicher (1) für Schreibzugriffe Eingangsleitungen (2) und für Lesezugriffe von den Eingangsleitungen (2) verschiedene Ausgangsleitungen (3) aufweist und derart eingerichtet ist, dass bei jedem Schreibzugriff auf ein Speicherwort gleichzeitig der geschriebene Wert ausgelesen und über die Ausgangsleitungen (3) ausgegeben wird, dadurch gekennzeichnet, dass während des normalen Betriebs des Speichers (1) in einer Datenverarbeitungseinrichtung bei jedem Schreibzugriff auf ein Speicherwort der geschriebene Wert mit dem über die Ausgangsleitungen ausgegebenen Wert verglichen wird und dieses Speicherwort als defekt erkannt wird, wenn der geschriebene Wert von dem über die Ausgangsleitungen (3) ausgegebenen Wert verschieden ist, und in diesem Fall die Funktion des als defekt erkannten Speicherworts auf ein Ersatzspeicherwort (8) übertragen wird, wobei Zugriffe auf das als defekt erkannte Speicherwort auf das Ersatzspeicherwort (8) umgeleitet werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Adresse eines als defekt erkannten Speicherworts in einem Defektwortespeicher (11) gespeichert wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass eine in dem Defektwortespeicher (11) gespeicherte Adresse während der Betriebsdauer des Speichers (1) gespeichert bleibt.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass bei einem Schreibzugriff auf ein als defekt erkanntes Speicherwort, dessen Adresse in dem Defektwortespeicher (11) gespeichert ist, das als defekt erkannte Speicherwort mit dem geschriebenen Wert beaufschlagt wird und die Adresse dieses Speicherwort im Defektwortespeicher (11) gelöscht wird, wenn der geschriebene Wert mit dem über die Ausgangsleitungen (3) von dem als defekt erkannten Speicherwort ausgegebenen Wert übereinstimmt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Schreibzugriff von einer Steuereinheit (6) erzeugt wird, die dem Speicher (1) zugeordnet ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Fehlersignal (13) erzeugt wird, wenn ein Speicherwort als fehlerhaft erkannt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass angezeigt wird, wenn eine bestimmte Anzahl verschiedener Speicherworte als fehlerhaft erkannt worden ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Ersatzspeicherwort (8) für Schreibzugriffe Eingangsleitungen (2) und für Lesezugriffe von den Eingangsleitungen (2) verschiedene Ausgangsleitungen (3) aufweist und derart eingerichtet ist, dass bei einem Schreibzugriff auf ein Speicher- Wort der geschriebene Wert ausgelesen und gleichzeitig über die Ausgangsleitungen (3) ausgegeben wird, und dass bei einem Schreibzugriff auf ein Speicherwort dieses Speicherwort als defekt erkannt wird, wenn der geschriebene Wert von dem über die Ausgangsleitungen (3) ausgegebenen Wert verschieden ist.
  9. Speichereinrichtung mit einem digitalen Speicher (1) mit einzeln adressierbaren Speicherworten, dass der Speicher (1) für Schreibzugriffe Eingangsleitungen (2) und für Lesezugriffe von den Eingangsleitungen (2) verschiedene Ausgangsleitungen (3) aufweist und derart eingerichtet ist, dass er bei jedem Schreibzugriff auf ein Speicherwort gleichzeitig den geschriebenen Wert ausliest und über die Ausgangsleitungen (3) ausgibt, dadurch gekennzeichnet, dass die Speichereinrichtung derart eingerichtet ist, dass sie während des normalen Betriebs der Speichereinrichtung in einer Datenverarbeitungseinrichtung bei jedem Schreibzugriff auf ein Speicherwort den geschriebenen Wert mit dem über die Ausgangsleitungen ausgegebenen Wert vergleicht und dieses Speicherwort als defekt erkennt, wenn der geschriebene Wert von dem über die Ausgangsleitung (3) ausgegebenen Wert verschieden ist, und in diesem Fall die Funktion des als defekt erkannten Speicherworts auf ein Ersatzspeicherwort (8) überträgt, wobei Zugriffe auf das als defekt erkannte Speicherwort des Speichers (1) auf das Ersatzspeicherwort (8) umgeleitet werden.
  10. Speichereinrichtung nach Anspruch 9, welche ausgestaltet ist zur Durchführung eines Verfahrens nach einem der Ansprüche 2 bis 8.
DE10334520A 2003-07-29 2003-07-29 Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher Expired - Fee Related DE10334520B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10334520A DE10334520B4 (de) 2003-07-29 2003-07-29 Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher
US10/901,927 US20050066224A1 (en) 2003-07-29 2004-07-29 Method and device for correcting errors in a digital memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10334520A DE10334520B4 (de) 2003-07-29 2003-07-29 Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher

Publications (2)

Publication Number Publication Date
DE10334520A1 DE10334520A1 (de) 2005-03-10
DE10334520B4 true DE10334520B4 (de) 2008-08-21

Family

ID=34177233

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10334520A Expired - Fee Related DE10334520B4 (de) 2003-07-29 2003-07-29 Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher

Country Status (2)

Country Link
US (1) US20050066224A1 (de)
DE (1) DE10334520B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935270B (zh) * 2019-03-08 2021-01-19 中国科学院上海微***与信息技术研究所 一种相变存储器的故障诊断方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0744755A1 (de) * 1995-05-25 1996-11-27 International Business Machines Corporation Prüfungsverfahren und Vorrichtung für Speicherschaltungen auf Halbleitersubstrat
US5659551A (en) * 1995-05-31 1997-08-19 International Business Machines Corporation Programmable computer system element with built-in self test method and apparatus for repair during power-on
DE10146931A1 (de) * 2001-09-24 2003-04-30 Infineon Technologies Ag Verfahren zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3814922A (en) * 1972-12-01 1974-06-04 Honeywell Inf Systems Availability and diagnostic apparatus for memory modules
US4939694A (en) * 1986-11-03 1990-07-03 Hewlett-Packard Company Defect tolerant self-testing self-repairing memory system
JP2796590B2 (ja) * 1991-08-07 1998-09-10 三菱電機株式会社 メモリ装置及びそれを使用したデータ処理装置
US5434870A (en) * 1992-04-17 1995-07-18 Unisys Corporation Apparatus and method for verifying the authenticity of a circuit board
JP3301047B2 (ja) * 1993-09-16 2002-07-15 株式会社日立製作所 半導体メモリシステム
GB9417269D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Memory and test method therefor
US5535164A (en) * 1995-03-03 1996-07-09 International Business Machines Corporation BIST tester for multiple memories
JPH0935500A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 不揮発性半導体記憶装置のスクリーニング方法
US5631868A (en) * 1995-11-28 1997-05-20 International Business Machines Corporation Method and apparatus for testing redundant word and bit lines in a memory array
US6032264A (en) * 1997-04-22 2000-02-29 Micron Technology, Inc. Apparatus and method implementing repairs on a memory device
JP3039455B2 (ja) * 1997-06-30 2000-05-08 日本電気株式会社 半導体メモリ装置テスト方法及び半導体メモリ装置
US6496950B1 (en) * 1999-08-11 2002-12-17 Lsi Logic Corporation Testing content addressable static memories
US6694451B2 (en) * 2000-12-07 2004-02-17 Hewlett-Packard Development Company, L.P. Method for redundant suspend to RAM
DE10062404A1 (de) * 2000-12-14 2002-06-27 Infineon Technologies Ag Vorrichtung und Verfahren zum Reduzieren der Anzahl von Adressen fehlerhafter Speicherzellen
US7162668B2 (en) * 2001-04-19 2007-01-09 Micron Technology, Inc. Memory with element redundancy
TW519663B (en) * 2001-05-15 2003-02-01 Via Tech Inc Memory control device and method
US7076686B2 (en) * 2002-02-20 2006-07-11 Hewlett-Packard Development Company, L.P. Hot swapping memory method and system
JP3914839B2 (ja) * 2002-07-11 2007-05-16 エルピーダメモリ株式会社 半導体記憶装置
US7320100B2 (en) * 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US7509543B2 (en) * 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0744755A1 (de) * 1995-05-25 1996-11-27 International Business Machines Corporation Prüfungsverfahren und Vorrichtung für Speicherschaltungen auf Halbleitersubstrat
US5659551A (en) * 1995-05-31 1997-08-19 International Business Machines Corporation Programmable computer system element with built-in self test method and apparatus for repair during power-on
DE10146931A1 (de) * 2001-09-24 2003-04-30 Infineon Technologies Ag Verfahren zum Ersetzen fehlerhafter Speicherzellen in Datenverarbeitungsvorrichtungen

Also Published As

Publication number Publication date
DE10334520A1 (de) 2005-03-10
US20050066224A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
DE102006033649B4 (de) Speicherbauelement und Verfahren zum Konfigurieren eines Speicherbauelements
DE102008021414A1 (de) Flexibles Redundanzersetzungsschema für ein Halbleiterbauteil
DE102007058418A1 (de) Fehlerkorrektur in Speicherbauteilen
DE4241327A1 (en) Semiconductor SRAM with redundant memory block - records defective memory addresses and selects redundant memory when defective memory is tried to be accessed
DE3876459T2 (de) Speicher und deren pruefung.
EP1113362B1 (de) Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen
DE10206689B4 (de) Integrierter Speicher und Verfahren zum Betrieb eines integrierten Speichers
DE102004020875B4 (de) Verfahren und Vorrichtung zum Maskieren bekannter Ausfälle während Speichertestauslesungen
DE19930169B4 (de) Testeinrichtung und Verfahren zum Prüfen eines Speichers
DE10229802B3 (de) Testschaltung und Verfahren zum Testen einer integrierten Speicherschaltung
DE10337284B4 (de) Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers
DE102005001520A1 (de) Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers
DE10256487B4 (de) Integrierter Speicher und Verfahren zum Testen eines integrierten Speichers
DE69100796T2 (de) Integrierte Speicherschaltung mit Redundanz und verbesserter Adressierung in Testbetriebsart.
DE19922786B4 (de) Halbleiterspeicher mit Testeinrichtung
DE10334520B4 (de) Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher
DE10229164A1 (de) Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins
EP1254461A1 (de) Testbarer festwertspeicher für datenspeicher-redundanzlogik
EP1085523B1 (de) Integrierter Speicher mit Speicherzellen und Referenzzellen
EP0353660B1 (de) Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen
DE102005045696A1 (de) Verfahren und Schaltung zur Ausfalladressenprogrammierung und Halbleiterspeicherbauelement
DE10148047B4 (de) Verfahren und Vorrichtung zur Sicherung von Daten in einem Speicherbaustein und Speicherbaustein
DE10337854A1 (de) Integrierter Speicher mit einer Testschaltung zum Funktionstest des Speichers
DE19921868C2 (de) Schaltungsanordnung zur Kontrolle von Zuständen einer Speichereinrichtung
DE10311373A1 (de) Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee