DE10300687A1 - Integrierte Halbleiterschaltung insbesondere Halbleiterspeicherschaltung und Herstellungsverfahren dafür - Google Patents

Integrierte Halbleiterschaltung insbesondere Halbleiterspeicherschaltung und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE10300687A1
DE10300687A1 DE10300687A DE10300687A DE10300687A1 DE 10300687 A1 DE10300687 A1 DE 10300687A1 DE 10300687 A DE10300687 A DE 10300687A DE 10300687 A DE10300687 A DE 10300687A DE 10300687 A1 DE10300687 A1 DE 10300687A1
Authority
DE
Germany
Prior art keywords
active components
circuit
tub
substrate contacts
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10300687A
Other languages
English (en)
Inventor
Michael Sommer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10300687A priority Critical patent/DE10300687A1/de
Priority to US10/753,407 priority patent/US7002222B2/en
Publication of DE10300687A1 publication Critical patent/DE10300687A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft eine integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung (10), mit in aneinander grenzenden Wannen (11, 12) jeweils eines ersten und zweiten Leitungstyps, die in einem Substrat gebildet sind, liegenden aktiven Bauelementen (15, 16), die jeweils Substratkontakte (17, 18) aufweisen, wobei die Substratkontakte (17, 18) in unmittelbarer Nähe einer die aneinander grenzenden Wannen (11, 12) begrenzenden Kante (G) und die sonstigen Strukturen der aktiven Bauelemente (15, 16) weiter weg von dieser Kante (G) liegen und die Schaltungs-/Layoutstrukturen der Halbleiterschaltung nicht spiegelsymmetrisch zur Mittellinie (M) des Schaltungschips (10) sind.

Description

  • Integrierte Halbleiterschaltung insbesondere Halbleiterspeicherschaltung und Herstellungsverfahren dafür Die Erfindung betrifft eine integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung mit in aneinander grenzenden Wannen jeweils eines ersten und zweiten Leitungstyps, die in ein Substrat implantiert sind, gebildeten aktiven Bauelementen, die jeweils Substratkontakte aufweisen sowie ein Herstellungsverfahren dafür.
  • Bei der Implantation von N- und P-leitenden Wannen in einem Halbleitersubstrat kommt es zu Parameterschwankungen der Strukturen der in den Wannen gebildeten aktiven Bauelemente, wie zum Beispiel Transistoren, die von einem so genannten "Well-Scattering" herrühren. Dieses Well-Scattering tritt auf, da aufgrund des Channelling-Effekts das die Implantation bewirkende Ionenstrahlbündel unter einem gewissen Winkel, das heißt nicht senkrecht zur Waferoberfläche eingestrahlt wird. Ein Einschusswinkel parallel zu den Kristallebenen ist nämlich zu vermeiden. Dieser Winkel hat aber zur Folge, dass das Ionenstrahlbündel an einer durch eine Stufe gebildeten Kante gestreut wird.
  • Die Wirkung dieses Streuphänomens wird anhand der beiliegenden 1 veranschaulicht. 1 zeigt schematisch einen Abschnitt an der Oberfläche eines Halbleiterwafers, in dem eine Implantation durch ein unter einem Einstrahlwinkel α eingestrahlten Ionenstrahlbündel B durchgeführt wird. Diese Implantation erfolgt in eine Wanne 11, die zum Beispiel eine N-dotierte Wanne ist. Ein daneben liegender Bereich, zum Beispiel eine P-dotierte Wanne 12 ist durch eine Fotoresistschicht 3 abgedeckt, deren linke Kante eine strichpunktiert eingezeichnete Grenze G zwischen dem Wannenbereich 11 und dem daneben liegenden Wannenbereich 12 definiert.
  • Bedingt durch den notwendigen Einstrahlwinkel α wird das Ionenstrahlbündel B an der Seitenwand des Fotoresists 3 gestreut. Die Streuung des Ionenstrahlbündels B bei der Wannenimplantation hat aber zur Folge, dass an der Substratoberfläche eine zusätzliche nicht gewollte und auch nicht kontrollierbare Dotierung stattfindet. Wenn diese aufgrund der Streuung des implantierenden Ionenstrahlbündels B an der Seitenwand des Fotoresists 3 stattfindende ungewollte Verunreinigung einen Bereich 2 eines aktiven Bauelements, wie zum Beispiel einen FET verunreinigt, können sich der betroffene Transistor und weiterhin alle von dieser ungewollten Implantationsverunreinigung betroffene Bauelemente völlig anders verhalten als dies der Entwurf vorsieht und die Simulation ergibt. Dies führt zu Funktionsproblemen der Halbleiterschaltung.
  • Das oben geschilderte Problem wurde bisher dadurch gelöst, dass für aktive Bereiche in der implantierten Wanne genügend Abstand zu der Grenze G eingehalten wurde, das heißt, dass die aktiven Bauelemente weit genug vom Streustrahl entfernt platziert waren. Allerdings treten mit zunehmend kleiner werdenden Strukturgrößen vermehrt Probleme auf, die sich in der Herstellungsausbeute und in der Bauteilequalität bemerkbar machen. Zur Abhilfe wurden speziell beim DRAM-Herstellungsprozess so genannte "Quad-Implants" verwendet. Damit wurde jede einzelne Speicherbank individuell mit jeweils wechselnder Einstrahlrichtung des Ionenstrahlbündels implantiert. Dies hat zur Folge, dass der Wannenimplantationsschritt in vier Schritte aufgeteilt wurde, und dadurch erhöhten sich die Kosten für diesen Schritt um das Vierfache. Der verwendete "Quad-Implant" macht es jedoch möglich, dass die Streuung nur an den Wannenkanten erzeugt wird, die am unkritischsten sind.
  • Da eine sehr wichtige Anwendung der Wannenimplantation, wie erwähnt, bei der Herstellung von DRAM-Halbleiterspeicher bausteinen vorliegt, wird nachstehend anhand der 2A und 2B eine prinzipielle Grobstruktur bekannter DRAM-Halbleiterspeicher und daran noch einmal das Problem des Well-Scattering erläutert.
  • 2A zeigt eine schematische Draufsicht auf einen kleinen Abschnitt eines DRAMs 10. Zu beiden Seiten einer durch eine einfache gestrichelte Linie angedeuteten, in der Figur waagrecht verlaufenden Symmetrielinie S befinden sich jeweils aneinander grenzende P- und N-Wannen 12, 11, deren Layout/Schaltungsstrukturen spiegelsymmetrisch zur Symmetrieachse S sind. In 2A ist dies dadurch veranschaulicht, dass einander entsprechende oder identische Schaltungsstrukturen, die an den mit a1 bezeichneten Seiten hier zum Beispiel der P-Wannen 12, gebildet sind, symmetrisch zu der Symmetrieachse S liegen. Der Grund für diese Symmetrie liegt in der einfachen Layoutgenerierung oder ist historisch. Die Speicherzellen werden folglich einfach gespiegelt. Der Nachteil dieser Spiegelung ist, dass zum Beispiel eine Schaltungsstruktur an einer mit al bezeichneten Seite der P-Wanne 12 auf einer Seite des Chips 10 mit einer Streustrahlung, die von dem schräg einfallenden Ionenstrahlbündel B hervorgerufen wird, belastet ist, während auf der anderen Seite des Chips die Schaltungsseite a1 nicht belastet ist. Dies hat aber zur Folge, dass die auf beiden Seiten der Symmetrielinie S liegenden Chiphälften unterschiedlich prozessiert werden und somit nicht identisch gemacht werden können.
  • In 2B ist eine Detailansicht der 2A schematisch dargestellt, wobei zwei Wannen, nämlich eine N-Wanne 11 und eine P-Wanne 12 nebeneinander liegen und durch eine Grenze G2 getrennt sind. Wie bereits anhand der 1 beschrieben, ist bei der Implantation der N-Wanne 11 die P-Wanne 12 durch ein WP-Resist 3 abgedeckt. Bedingt durch die Streustrahlung an der Kante der WP-Resistschicht werden in der oben geschilderten Weise die aktiven Bauelemente in einem Randbereich 13 der N-Wanne 11, der der Seite a2 der P-Wanne zugekehrt ist, unerwünscht dotiert und schädlich beeinflusst. Dies gilt in dem anhand der 2A und 2B dargestellten Beispiel für die in der Zeichnung unterhalb der Symmetrielinie S liegenden aktiven Strukturen in der N-Wanne 11, aufgrund der Symmetrieeigenschaft aber nicht für die entsprechenden aktiven Schaltungsstrukturen in einer oberhalb der Symmetrielinie S liegenden N-Wanne 11. Es braucht hier nicht gesondert erwähnt zu werden, dass bei der Implantation der P-Wannen 12 die N-Wanne 11 durch ein WP-Resist abgedeckt wird, und dass dann bei der Implantation der P-Wanne durch das Well-Scattering die entsprechenden aktiven Bauteile in den P-Wannen 12 auf der einen Seite der Symmetrielinie S negativ beeinflusst werden.
    •
  • Es ist somit Aufgabe der Erfindung, das oben beschriebene Problem bei der Herstellung einer integrierten Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung zu vermeiden und eine derartige integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung so zu ermöglichen, dass bei der Wannenimplantation keine schädliche Beeinflussung der Parameterwerte der aktiven Bauelemente vorkommen kann, dadurch die Zuverlässigkeit und Lebensdauer einer derartigen integrierten Halbleiterschaltung gesteigert und die Herstellungskosten gesenkt werden können.
  • Die Aufgabe wird anspruchsgemäß gelöst. Gemäß einem ersten wesentlichen Aspekt der Erfindung ist eine integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung, dadurch gekennzeichnet, dass die Substratkontakte der aktiven Bauelemente in unmittelbarer Nähe einer die aneinander grenzenden Wannen begrenzenden Kante und die sonstigen Strukturen der aktiven Bauelemente weiter weg von dieser Kante liegen. Weiterhin erfindungsgemäß sind bei einer derartigen integrierten Halbleiterschaltung die Schaltungs-/Layoutstrukturen nicht spiegelsymmetrisch zur Mittellinie des Halbleiterschaltungschips gestaltet.
  • Bei einer erfindungsgemäßen DRAM-Halbleiterschaltung ist die eine Wanne eine P-dotierte Wanne und die andere der aneinander grenzenden Wanne eine N-dotierte Wanne, wobei die aktiven Bauelemente in der P-dotierten Wanne N-Kanal-FETs und die aktiven Bauelemente in der N-dotierten Wanne P-Kanal-FETs aufweisen, und die Substratkontakte der N-Kanal-FETs zur Pdotierten Wanne und die Substratkontakte der P-Kanal-FETs zur N-dotierten Wanne in unmittelbarer Nähe der Grenze zwischen den beiden Wannen liegen.
  • Gemäß einem zweiten wesentlichen Aspekt ist ein die obige Aufgabe lösendes Verfahren zur Herstellung einer integrierten Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung, bei dem durch Ionenstrahlimplantation mit einem schräg zu den Kristallebenen stehenden bestimmten Einstrahlwinkel des Ionenstrahls in einem Substrat aneinander grenzende Wannen jeweils eines ersten und zweiten Leitungstyps implantiert und in den Wannen aktive Bauelemente mit jeweiligen Substratkontakten gebildet werden, dadurch gekennzeichnet, dass die Substratkontakte der aktiven Bauelemente in unmittelbarer Nähe eine Kante zwischen den aneinander grenzenden Wannen und die sonstigen Strukturen der aktiven Bauelemente in den aneinander grenzenden Wannen weiter entfernt von dieser Kante gebildet werden.
  • Somit schlägt die Erfindung zur Lösung des eingangs geschilderten Problems eine Schaltungs-/Layoutanordnung in Verbindung mit einer "Design-Rule"-Änderung vor. Die Grundidee liegt darin, dass Substratkontakte bzw. Bulkanschlüsse in unmittelbarer Nähe zu den das implantierende Ionenstrahlbündel streuenden Kanten zu platzieren sind. Dies hat zur Folge, dass die Streuimplantation sogar positiv genützt werden kann. Es wird die Kontaktimplantation der Bulkanschlüsse dadurch verbessert. Zusätzlich muss Sorge dafür getragen werden, dass die Schaltungs-/Layoutspiegelung aufgehoben wird, wie sie bei DRAM-Design bislang üblich war, da es nicht möglich ist, den Implantationswinkel des Ionenstrahlbündels nur für eine Chiphälfte zu ändern.
    •
  • Die obigen und weitere vorteilhafte Merkmale werden unter Bezug auf die Zeichnung in der nachstehenden Beschreibung eines bevorzugten Ausführungsbeispiels einer integrierten Halbleiterschaltung, das beispielhaft eine DRAM-Speicherschaltung betrifft, näher erläutert. Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1 den eingangs schon beschriebenen schematischen Querschnitt durch eine integrierte Halbleiterschaltung zur Erläuterung des "Well-Scattering"-Phänomens;
  • 2A und 2B schematisch eine Aufsicht auf wesentliche Schaltungsblöcke eines herkömmlichen DRAM-Speicherchips;
  • 3 schematisch eine Aufsicht auf für die Erfindung wesentliche Schaltungsblöcke eines erfindungsgemäß gestalteten DRAM-Speichers und
  • 4 eine schematische Aufsicht, die Details des erfindungsgemäßen DRAM-Speicherchips von 3 in an einer Grenze G aneinander grenzenden Wannen zeigt.
  • 3 zeigt schematisch eine Aufsicht mit für die Erfindung wesentlichen Blöcken eines als Beispiel für eine erfindungsgemäße integrierte Halbleiterschaltung dienenden DRAM-Speicherchips 10. Im Vergleich mit 2A, die eine ähnliche Aufsicht auf einen Abschnitt eines bekannten DRAM-Speicherchips zeigt, sind bei dem in 3 gezeigten DRAM-Chip 10 die Schaltungsstrukturen nicht symmetrisch zur horizontalen Mittellinie M gebildet. Die N-Wannen 11 liegen alle auf derselben Seite der P-Wannen 12. Außerdem weisen die einander entsprechenden Seiten a1 (lediglich beispielhaft der P-Wannen 12), die jeweils die gleichen Schaltungsstrukturen in den Wannen bezeichnen, sämtlich in eine Richtung und die anderen einander entsprechenden Seiten a2 derselben Wanne in die entgegengesetzte Richtung. Gleiches gilt für die N-Wannen 11. Bei der beispielhaft angenommenen Implantation der N-Wannen 11 durch das Ionenstrahlbündel B, das unter einem bestimmten Winkel einfällt, tritt kein Well-Scattering auf, da die N-Wannen alle auf der einen Seite, das heißt auf der Seite der P-Wannen liegen, an denen keine Streuung des Ionenstrahlbündels 8 stattfindet. 3 verdeutlicht auch die Bereiche 13 in den N-Wannen 11, die an die Wannengrenzen G angrenzen, und die nun bedingt durch die Maßnahmen, die die Erfindung vorschlägt, hinsichtlich der aktiven Bauelemente nicht mehr kritisch sind.
  • Für die Implantation der P-Wannen 12 wird dann der Einstrahlwinkel des Ionenstrahlbündels B verändert bzw. der Wafer um 180° gedreht, und zwar so, dass das Ionenstrahlbündel B an der den P-Wannen gegenüberliegenden Kanten des die N-Wannen dann abdeckenden Fotoresists nicht mehr gestreut wird.
  • Oben wurde bezogen auf 3 im Vergleich mit 2A und 2B anhand einer erfindungsgemäß gestalteten DRAM-Speicherschaltung erläutert, dass gemäß einem wesentlichen Merkmal der Erfindung die Spiegelsymmetrie der Schaltungsstruktur und des Layouts gegenüber der Mittellinie M aufgehoben ist. Wie schon erwähnt, wird nicht nur der schädliche Effekt der Streuimplantation vermieden, indem das Layout und die Schaltungsstrukturen nicht mehr spiegelsymmetrisch sind, sondern auch eine dennoch auftretende Streuimplantation positiv genutzt, indem die Substrat- bzw. Bulkkontakte in die unmittelbare Nähe der Grenze G zwischen den beiden aneinander grenzenden Wannen 11 und 12 gelegt werden. Die Streuimplantation verbessert die Kontaktimplantation der Substrat- bzw. Bulkanschlüsse. Dies ist anhand der schematischen Aufsicht se. Dies ist anhand der schematischen Aufsicht der 4 dargestellt, die vergrößert einen Bereich der P-Wanne 12 und der N-Wanne 11 zu beiden Seiten der Grenze G darstellt. Die Ziffern 17 und 18 bezeichnen jeweils Substrat- bzw. Bulkkontakte, zum Beispiel von in der P-Wanne 12 liegenden N-FETs 15 sowie in der N-Wanne 11 liegenden P-FETs. Es ist deutlich, dass diese Substrat- bzw. Bulkkontakte 17 und 18 in unmittelbarer Nähe der Grenze G zwischen den beiden Wannen 11 und 12 platziert sind. Die sonstigen Strukturen der aktiven Komponenten liegen weiter weg von der Kante G. Deshalb ist eine Design-Rule-Änderung notwendig, die erkennt, ob eine aktive Schaltungsstruktur, zum Beispiel ein FET genügend weit von der Grenzlinie G entfernt ist. Dagegen sollen die Substrat- bzw. Bulkkontakte 17 und 18 nahe an der Wannenkante G liegen, um dadurch die Kontaktimplantation der Substrat- bzw. Bulkkontakte zu verbessern.
  • Im obigen Ausführungsbeispiel wurde eine erfindungsgemäße integrierte Halbleiterschaltung beispielhaft anhand einer DRAM-Halbleiterschaltung beschrieben. Das Prinzip der Erfindung lässt sich jedoch auch auf andere integrierte Halbleiterschaltungen übertragen, bei denen die schädliche Auswirkung der Streuimplantation bei der Wannenimplantation mittels eines Ionenstrahlenbündels in zwei nebeneinander liegenden, mit aktiven Bauelementen belegten Wannen vermieden werden soll.
    • 2
    aktiver Transistorbereich
    3
    Fotoresist
    10
    DRAM-Chip
    11
    N-Wanne
    12
    P-Wanne
    13
    kritischer Bereich der N-Wanne
    15
    N-FETs
    16
    P-FETs
    17
    Kontakte zur P-Wanne
    18
    Kontakte zur N-Wanne
    G, G1, G2
    Grenze zwischen P- und N-Wanne
    B
    Ionenstrahlbündel
    M
    Mittellinie
    S
    Symmetrielinie
    α
    Einstrahlungswinkel des Ionenstrahlbündels
    a1, a2
    mit den gleichen Schaltungsstrukturen belegte
    Seitenbereiche der P-Wannen 12

Claims (4)

  1. Integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung (10) mit in aneinander grenzenden Wannen (11, 12) jeweils eines ersten und zweiten Leitungstyps, die in einem Substrat gebildet sind, liegenden aktiven Bauelementen (15, 16), die jeweils Substratkontakte (17, 18) aufweisen, dadurch gekennzeichnet , dass die Substratkontakte (17, 18) der aktiven Bauelemente (15,16) in unmittelbarer Nähe einer die aneinander grenzenden Wannen (11, 12) begrenzenden Kante (G) und die sonstigen Strukturen der aktiven Bauelemente (15,16) weiter weg von dieser Kante (G) liegen und dass die Schaltungs/Layoutstrukturen der Halbleiterschaltung nicht spiegelsymmetrisch zu einer Mittellinie (M) des Halbleiterschaltungschips (10) sind.
  2. DRAM-Halbleiterschaltung (10) nach Anspruch 1, dadurch gekennzeichnet, dass die eine Wanne eine P-dotierte Wanne (12) und die andere Wanne der aneinander grenzenden Wannen (11, 12) eine N-dotierte Wanne (11) ist, wobei die aktiven Bauelemente (15) in der P-dotierten Wanne (12) N-Kanal-FETs und die aktiven Bauelemente (16) in der N-dotierten Wanne P-Kanal-FETs aufweisen und die Substratkontakte (17) der N-Kanal-FETs (15) zur P-dotierten Wanne (12) und die Substratkontakte (18) der P-Kanal-FETs (16) zur N-dotierten Wanne (11) in unmittelbarer Nähe der Kante (G) zwischen den beiden Wannen (11,12) liegen.
  3. Verfahren zur Herstellung einer integrierten Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung (10), bei dem durch Ionenstrahlimplantation mit einem schräg zu den Kristallebenen stehenden bestimmten Einstrahlwinkel (α) des Ionenstrahlbündels (B) in einem Substrat aneinander grenzende Wannen (11, 12) jeweils eines ersten und zweiten Leitungstyps implantiert und in den Wannen (11, 12) aktive Bauelemente (15, 16) mit jeweiligen Substratkontakten (17, 18) gebildet werden, dadurch gekennzeichnet, dass die Substratkontakte (17, 18) der aktiven Bauelemente (15, 16) in unmittelbarer Nähe einer die aneinander grenzenden Wannen (11, 12) begrenzenden Kante (G) und die sonstigen Strukturen der aktiven Bauelemente (15, 16) in den aneinander grenzenden Wannen (11, 12) weiter entfernt von dieser Kante (G) sind, und dass die Schaltungs-/Layoutstrukturen für die aktiven Bauelemente (15, 16) in der Halbleiterschaltung nicht spiegelsymmetrisch zu einer Mittellinie (M) des Schaltungschips (10) gebildet werden.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass bei der Herstellung einer DRAM-Speicherschaltung (10) jeweils eine P-dotierte und eine N-dotierte Wanne (12, 11) direkt nebeneinander implantiert und in der P-dotierten Wanne (12) N-Kanal-FETs (15) und in der N-dotierten Wanne P-Kanal-FETs (16) als die aktiven Bauelemente gebildet werden und dass die Substratkontakte (17) der N-Kanal-FETs (15) zur Pdotierten Wanne (12) und die Substratkontakte der P-Kanal-FETs (16) zur N-dotierten Wanne (11) in unmittelbarer Nähe der Kante (G) zwischen den beiden Wannen (11, 12) gebildet werden.
DE10300687A 2003-01-10 2003-01-10 Integrierte Halbleiterschaltung insbesondere Halbleiterspeicherschaltung und Herstellungsverfahren dafür Ceased DE10300687A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10300687A DE10300687A1 (de) 2003-01-10 2003-01-10 Integrierte Halbleiterschaltung insbesondere Halbleiterspeicherschaltung und Herstellungsverfahren dafür
US10/753,407 US7002222B2 (en) 2003-01-10 2004-01-09 Integrated semiconductor memory circuit and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10300687A DE10300687A1 (de) 2003-01-10 2003-01-10 Integrierte Halbleiterschaltung insbesondere Halbleiterspeicherschaltung und Herstellungsverfahren dafür

Publications (1)

Publication Number Publication Date
DE10300687A1 true DE10300687A1 (de) 2004-07-22

Family

ID=32519815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10300687A Ceased DE10300687A1 (de) 2003-01-10 2003-01-10 Integrierte Halbleiterschaltung insbesondere Halbleiterspeicherschaltung und Herstellungsverfahren dafür

Country Status (2)

Country Link
US (1) US7002222B2 (de)
DE (1) DE10300687A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7824933B2 (en) * 2005-03-08 2010-11-02 International Business Machines Corporation Method of determining n-well scattering effects on FETs

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4126747A1 (de) * 1991-07-09 1993-01-21 Samsung Electronics Co Ltd Mos-halbleiterbauelement und verfahren zu seiner herstellung
DE4238801A1 (en) * 1992-03-04 1993-09-09 Gold Star Electronics Dynamic random-access memory layout - has diffusion zones formed in common for two adjacent memory cells separated by channel zone at angle to word and bit lines
DE19837016A1 (de) * 1997-10-31 1999-05-06 Mitsubishi Electric Corp Integrierte Halbleiterschaltungsvorrichtung

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726475A (en) * 1987-07-10 1998-03-10 Kabushiki Kaisha Toshiba Semiconductor device having different impurity concentration wells
US5043788A (en) * 1988-08-26 1991-08-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with functional portions having different operating voltages on one semiconductor substrate
US5298774A (en) * 1990-01-11 1994-03-29 Mitsubishi Denki Kabushiki Kaisha Gate array system semiconductor integrated circuit device
US5290714A (en) * 1990-01-12 1994-03-01 Hitachi, Ltd. Method of forming semiconductor device including a CMOS structure having double-doped channel regions
JP3074003B2 (ja) * 1990-08-21 2000-08-07 株式会社日立製作所 半導体集積回路装置
JP2953482B2 (ja) * 1992-01-17 1999-09-27 日本電気株式会社 Ｃｍｏｓ集積回路
US6201275B1 (en) * 1995-06-30 2001-03-13 Nippon Steel Corporation Semiconductor device having semiconductor regions of different conductivity types isolated by field oxide, and method of manufacturing the same
US6457054B1 (en) * 1997-05-15 2002-09-24 Intel Corporation System for reducing user-visibility latency in network transactions
US6212671B1 (en) * 1997-10-20 2001-04-03 Mitsubishi Electric System Lsi Design Corporation Mask pattern data producing apparatus, mask pattern data producing method and semiconductor integrated circuit device
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6130840A (en) * 1998-04-01 2000-10-10 National Semiconductor Corporation Memory cell having an erasable Frohmann-Bentchkowsky memory transistor
JP3733252B2 (ja) * 1998-11-02 2006-01-11 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
KR100275962B1 (ko) * 1998-12-30 2001-02-01 김영환 반도체장치 및 그의 제조방법_
US6378906B1 (en) * 1999-12-09 2002-04-30 Morgan Adhesives Company Inserted label for monitoring use of a container
JP4142228B2 (ja) * 2000-02-01 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置
JP2001351989A (ja) * 2000-06-05 2001-12-21 Nec Corp 半導体装置の製造方法
JP3950294B2 (ja) * 2000-11-16 2007-07-25 シャープ株式会社 半導体装置
US6703670B1 (en) * 2001-04-03 2004-03-09 National Semiconductor Corporation Depletion-mode transistor that eliminates the need to separately set the threshold voltage of the depletion-mode transistor
JP4811895B2 (ja) * 2001-05-02 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6541819B2 (en) * 2001-05-24 2003-04-01 Agere Systems Inc. Semiconductor device having non-power enhanced and power enhanced metal oxide semiconductor devices and a method of manufacture therefor
DE10137676B4 (de) * 2001-08-01 2007-08-23 Infineon Technologies Ag ZVS-Brückenschaltung zum entlasteten Schalten
JP5073136B2 (ja) * 2001-08-24 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置
US6649983B2 (en) * 2001-11-30 2003-11-18 Texas Instruments Incorporated Vertical bipolar transistor formed using CMOS processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4126747A1 (de) * 1991-07-09 1993-01-21 Samsung Electronics Co Ltd Mos-halbleiterbauelement und verfahren zu seiner herstellung
DE4238801A1 (en) * 1992-03-04 1993-09-09 Gold Star Electronics Dynamic random-access memory layout - has diffusion zones formed in common for two adjacent memory cells separated by channel zone at angle to word and bit lines
DE19837016A1 (de) * 1997-10-31 1999-05-06 Mitsubishi Electric Corp Integrierte Halbleiterschaltungsvorrichtung

Also Published As

Publication number Publication date
US20050029602A1 (en) 2005-02-10
US7002222B2 (en) 2006-02-21

Similar Documents

Publication Publication Date Title
DE10241158B4 (de) Verfahren zum Herstellen einer SRAM-Halbleitervorrichtung mit rechteckigen Gateverdrahtungselementen
DE102015114913B4 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur
DE3750770T2 (de) Integrierte Schaltung in Hauptscheibentechnik.
DE102016101764A1 (de) Antifuse-Zellenstruktur
DE69314980T2 (de) Halbleiteranordnung mit wenigstens einem Paar symmetrischer MOSFETs
DE3586385T2 (de) Integrierte gate-matrixstruktur.
DE102019103481B4 (de) Durchkontaktierungsgrößen zur Reduzierung der Brückenbildungsgefahr und zur Verbesserung der Leistung
DE102015101109B4 (de) Finfet-struktur und verfahren zu ihrer herstellung
DE10330072A1 (de) Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung
DE68905487T2 (de) Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten.
DE3872737T2 (de) Verfahren zur kombinierung von "gate array"-schaltungen mit standardschaltungen auf ein gemeinsames halbleiterplaettchen.
DE102008063324A1 (de) MOS-Transistor und Verfahren zur Herstellung des Transistors
DE102019106603A1 (de) Struktur und Verfahren zum Verhindern einer Silizid-Verunreinigung während der Herstellung von Mikroprozessoren mit eingebettetem Flash-Speicher
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102013006584A1 (de) Laserausheil- bzw. Annealing-Scan-Verfahren mit reduzierten Ausheil- bzw. Annealing-Ungleichförmigkeiten
DE3751607T2 (de) Stromversorgungsleitungen in einer integrierten Halbleiterschaltung.
DE3900536A1 (de) Integrierte halbleitervorrichtung mit ein-/ausgangspufferzellen
DE10154392A1 (de) Ladungsdetektor-Halbleiterbauelement, System aus einem Ladungsdetektor-Halbleiterbauelement und einem Referenz-Halbleiterbauelement, Wafer, Verwendung eines Wafers und Verfahren zur qualitativen und quantitativen Messung einer Aufladung eines Wafers
DE102020124250B4 (de) Zellstruktur mit Zwischenmetallschichten für Leistungsversorgungen
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE4327290C2 (de) Integrierte Halbleiterschaltung
DE102019212827A1 (de) Verfahren, Vorrichtung und Herstellungssystem für Finfet-Vorrichtungen mit verringerter parasitärer Kapazität
DE19703611A1 (de) Anwendungsspezifisches integriertes Halbleiterprodukt mit Dummy-Elementen
DE10300687A1 (de) Integrierte Halbleiterschaltung insbesondere Halbleiterspeicherschaltung und Herstellungsverfahren dafür
DE3851419T2 (de) MOS-Transistor mit erhöhtem Isolationsvermögen.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 27105

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection