DE10261768A1

DE10261768A1 - Schaltkreis zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements und zugehöriges Verfahren

Info

Publication number: DE10261768A1
Application number: DE10261768A
Authority: DE
Inventors: Jeong-Hyeon Cho; Byung-Chul Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-12-19
Filing date: 2002-12-19
Publication date: 2003-07-31
Also published as: JP2003203478A; KR20030050739A; KR100408419B1; US6795354B2; JP2007242236A; JP4439806B2; CN1433025A; CN100416700C; US20030111676A1

Abstract

Ein Schaltkreis zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements und ein zugehöriges Verfahren werden zur Verfügung gestellt. Der Schaltkreis zur Steuerung des AC-Zeitsteuerungsparameters umfasst einen die Verzögerungszeit definierenden Teil, einen Vergleichsteil und einen Steuerteil. Der Steuerteil vergleicht die Pulsweite oder Periode eines Eingangssignals mit einem oder mehreren unterschiedlichen Referenzpulsbreiten, wobei die jeweilige Referenzbreite durch den die Verzögerungszeit definierenden Teil gesetzt wird, und die Referenzpulse durch den Vergleichsteil erzeugt werden. Der Steuerteil zeigt an, ob die Eingangssignalbreite oder -periode kleiner oder größer war als jeder der Referenzpulsbreiten. Die Ausgangssignale des Steuerschaltkreises können verwendet werden, um den Betrieb des Bauelements, basierend auf einem direkten Vergleich eines AC-Zeitsteuerungsparameters, mit einem oder mehreren Referenzwerten anzupassen.

Description

Hintergrund der Erfindung

1. Feld der Erfindung

Die vorliegende Erfindung bezieht sich auf ein Halbleiterspeicherbauelement und insbesondere auf einen Schaltkreis zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements durch Erkennen einer Änderung des AC-Zeitsteuerungsparameters und Steuerung des Betriebs des Halbleiterspeicherbauelements.

2. Stand der Technik

Die Betriebszeitsteuerungsparameter (auch als AC-Zeitsteuerungsparameter bezeichnet) eines Halbleiterspeicherbauelements definieren eine spezifische Betriebszeit oder ein Zeitintervall zwischen spezifischen Operationen, und die erlaubte Grenze der Betriebszeitsteuerung wird derart festgelegt, dass der normale Betrieb eines Halbleiterspeicherbauelements sichergestellt ist.
Allgemein wird der spezifische Wert eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements als ein Vielfaches einer vorbestimmten Referenzzeit oder einer Zykluszeit eines Referenztaktsignals definiert. Je breiter die zulässige Grenze des spezifizierten Wertes des AC-Zeitsteuerungsparameters ist, desto besser kann garantiert werden, dass das Halbleiterspeicherbauelement eine hohe Qualität aufweist. Wenn die zulässige Grenze des spezifizierten Werts des AC- Zeitsteuerungsparameters erhöht wird, wird jedoch der Schaltkreisentwurf schwieriger, da es schwerer ist, die gleiche Betriebscharakteristik innerhalb der erlaubten Grenze zu erzielen.
Bei einem herkömmlichen Halbleiterspeicherbauelement wird dieses Problem durch Einbau einer selektiven Sicherung oder eines selektiven Metalls oder durch Anwendung eines spezifischen Modusregistersatzes (MRS) beim Entwurf des Schaltkreises gelöst. Wenn ein selektives Metall eingebaut wird, wird eine separate Maske benötigt und folglich nehmen die Herstellungskosten der Masken zu. Wenn eine selektive Sicherung eingebaut wird, muss Platz zum Einbau der Sicherung bereitgestellt werden und folglich nimmt die Chipgröße zu. Es muss auch ein Verfahren zum Durchtrennen der Sicherungen separat bereitgestellt werden und folglich nehmen die Herstellungskosten und die Herstellungszeit zu.
Wenn ein MRS angewendet wird, muss ein Schaltkreis zur Anwendung des MRS bereitgestellt werden und folglich nimmt die Chipgröße zu. Ein separates Verfahren, wie das zur Durchtrennung der Sicherungen, ist jedoch nicht notwendig und es kann sogar das fertige Produkt modifiziert werden.
Wenn der AC-Zeitsteuerungsparameter verändert wird und es notwendig ist, die Veränderung zu berücksichtigen, wenn ein MRS angewendet wird, muss jedoch ein Verfahren zur Programmierung des MRS separat durchgeführt werden. Folglich ist es schwierig, dieselben Betriebseigenschaften des Halbleiterspeicherbauelements beizubehalten, und die Leistungsfähigkeit des Halbleiterspeicherbauelements verringert sich.

Zusammenfassung der Erfindung

Es ist eine erste Aufgabe der vorliegenden Erfindung, einen Schaltkreis zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements durch Erkennung einer Änderung des AC- Zeitsteuerungsparameters und Steuerung des Betriebs des Halbleiterspeicherbauelements zur Verfügung zu stellen.
Es ist eine zweite Aufgabe der vorliegenden Erfindung, ein Verfahren zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements durch Erkennung einer Veränderung des AC- Zeitsteuerungsparameters und Steuerung des Betriebs des Halbleiterspeicherbauelements zur Verfügung zu stellen.
Es ist eine dritte Aufgabe der vorliegenden Erfindung, einen Schaltkreis zur Erkennung eines Zyklus eines Referenztaktsignals eines Halbleiterspeicherbauelements und zur Steuerung des Betriebs des Halbleiterspeicherbauelements zur Verfügung zu stellen.
Entsprechend wird, um die erste Aufgabe zu lösen, ein Schaltkreis zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements zur Verfügung gestellt. Der Schaltkreis umfasst einen Teil, der die Verzögerungszeit definiert, einen Vergleichsteil und einen Steuerungsteil.
Der Teil, der die Verzögerungszeit definiert, empfängt aufeinanderfolgende Eingangssignale und erzeugt ein erstes bis n-tes (n ist eine natürliche Zahl) Verzögerungssignal, in denen die Eingangssignale durch zugehörige vorbestimmte Verzögerungszeiten verzögert sind.
Der Vergleichsteil empfängt die Eingangssignale und das erste bis n-te Verzögerungssignal und erzeugt ein erstes bis n-tes Vergleichspulssignal, die jeweils einen aktiven Abschnitt für eine zugehörige, vorbestimmte Dauer aufweisen.
Der Steuerungsteil empfängt die Eingangssignale und das erste bis n-te Vergleichspulssignal, vergleicht die Eingangssignale mit dem ersten bis n-ten Vergleichspulssignal und erzeugt ein erstes bis n-tes Betriebssteuersignal zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements.
Hierbei sind die Eingangssignale Taktsignale oder Befehle eines Halbleiterspeicherbauelements.
Bevorzugt beinhaltet der Teil, der die Verzögerungszeit definiert, eine erste Verzögerungseinheit zur Erzeugung des ersten Verzögerungssignals durch Empfangen der Eingangssignale und durch Verzögerung der Eingangssignale mit einer vorbestimmten Verzögerungszeit, eine zweite Verzögerungseinheit zur Erzeugung des zweiten Verzögerungssignals durch Empfangen des ersten Verzögerungssignals und durch Verzögerung des ersten Verzögerungssignals mit einer vorbestimmten Verzögerungszeit und eine n-te Verzögerungseinheit zur Erzeugung des n-ten Verzögerungssignals durch Empfangen eines (n - 1)-ten Verzögerungssignals und durch Verzögerung des (n - 1)-ten Verzögerungssignals mit einer vorbestimmten Verzögerungszeit.
Bevorzugt umfasst der Vergleichsteil ein erstes bis n-tes Vergleichsmittel, welche jeweils die Eingangssignale und das zugehörige des ersten bis n-ten Verzögerungssignals empfangen und das erste bis n-te Vergleichspulssignal erzeugen, welche jeweils einen aktiven Bereich für eine vorbestimmte Dauer aufweisen.
Ebenfalls vorteilhafterweise umfasst der Steuerungsteil eine erste bis nte Betriebssteuereinheit, welche jeweils die Eingangssignale und das zugehörige erste bis n-te Vergleichspulssignal empfangen, die Zeiten der aktiven Bereiche der Eingangssignale mit den Zeiten der aktiven Bereiche des zugehörigen ersten bis n-ten Vergleichspulssignals vergleichen und das erste bis n-te Betriebssteuersignal erzeugen.
Ebenfalls vorteilhafterweise beinhaltet der Schaltkreis des weiteren einen betriebsbestimmenden Teil, der die Eingangssignale und ein Betriebsfreigabesignal empfängt und bestimmt, ob Betriebseingangssignale an den die Verzögerungszeit definierenden Teil weitergeleitet werden oder nicht.
Zur Lösung der zweiten Aufgabe wird ein Verfahren zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements durch Erkennung einer Änderung des AC-Zeitsteuerungsparameters und Steuerung des Betriebs des Halbleiterspeicherbauelements zur Verfügung gestellt. Das Verfahren umfasst:

a) Empfangen aufeinanderfolgender Eingangssignale und Erzeugen eines ersten bis n-ten (n ist eine natürliche Zahl) Verzögerungssignals, in denen die Eingangssignale mit zugehörigen, vorbestimmten Verzögerungszeiten verzögert werden,
b) Empfangen der Eingangssignale und des ersten bis n-ten Verzögerungssignals und Erzeugen des ersten bis n-ten Vergleichspulssignals, die jeweils einen aktiven Bereich für eine vorbestimmte Dauer aufweisen, und
c) Empfangen der Eingangssignale und des ersten bis n-ten Vergleichspulssignals, Vergleichen der Eingangssignale mit dem ersten bis n-ten Vergleichspulssignal und Erzeugen eines ersten bis n-ten Betriebssteuersignals zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements. Hierbei sind die Eingangssignale Taktsignale oder Befehle eines Halbleiterspeicherbauelements.

Vorteilhafterweise beinhaltet der Schritt a:

1. Erzeugen des ersten Verzögerungssignals durch Empfangen der Eingangssignale und Verzögern der Eingangssignale mit einer vorbestimmten Verzögerungszeit,
2. Erzeugen des zweiten Verzögerungssignals durch Empfangen des ersten Verzögerungssignals und Verzögern des ersten Verzögerungssignals mit einer vorbestimmten Verzögerungszeit und
3. Erzeugung des n-ten Verzögerungssignals durch Empfangen eines (n - 1)-ten Verzögerungssignals und Verzögern des (n - 1)-ten Verzögerungssignals mit einer vorbestimmten Verzögerungszeit.

Zur Lösung der dritten Aufgabe wird ein Schaltkreis zur Erkennung eines Zyklus eines Referenztaktsignals zur Verfügung gestellt. Der Schaltkreis beinhaltet einen betriebsbestimmenden Teil, einen die Verzögerungszeit definierenden Teil, einen Vergleichsteil und einen Steuerungsteil.
Der betriebsbestimmende Teil empfängt aufeinanderfolgende Eingangssignale und ein Betriebsfreigabesignal und erzeugt ein Betriebsbestimmungssignal zur Steuerung des Betriebs des Steuerungsteils.
Der die Verzögerungszeit definierende Teil empfängt die Eingangssignale und erzeugt ein erstes und ein zweites Verzögerungssignal, in denen die Eingangssignale durch zugehörige vorbestimmte Verzögerungszeiten verzögert werden.
Der Vergleichsteil empfängt das erste und das zweite Verzögerungssignal und erzeugt ein erstes und ein zweites Vergleichspulssignal, welche jeweils einen aktiven Bereich für eine vorbestimmte Dauer aufweisen.
Der Steuerungsteil, der das betriebsbestimmende Signal und das erste und das zweite Vergleichspulssignal empfängt, vergleicht das betriebsbestimmende Signal mit dem ersten und dem zweiten Vergleichspulssignal und erzeugt ein erstes und ein zweites Betriebssteuersignal zur Steuerung des Halbleiterspeicherbauelements.
Vorteilhafterweise umfasst der die Verzögerungszeit definierende Teil eine ungerade Anzahl von Verzögerungseinheiten, welche vorbestimmte Verzögerungszeiten aufweisen und in Serie geschaltet sind.
Ebenfalls vorteilhafterweise umfasst der Vergleichsteil ein erstes Vergleichsmittel, das die Eingangssignale und das zugehörige erste Verzögerungssignal empfängt und das erste Vergleichspulssignal mit einem aktiven Bereich für eine vorbestimmte Dauer erzeugt, und ein zweites Vergleichsmittel, das die Eingangssignale und das zugehörige zweite Verzögerungssignal empfängt und das zweite Vergleichspulssignal mit einem aktiven Bereich für eine vorbestimmte Dauer erzeugt.
Ebenfalls vorteilhafterweise umfasst der Steuerungsteil einen ersten betriebssteuernden Teil, der das betriebsbestimmende Signal und das zugehörige erste Vergleichspulssignal empfängt, die Dauer eines aktiven Bereichs des betriebsbestimmenden Signals mit der Dauer eines aktiven Bereichs des ersten Vergleichspulssignals vergleicht und das erste Betriebssteuersignal zur Steuerung des Halbleiterspeicherbauelements erzeugt, und einen zweiten betriebssteuernden Teil, welcher das betriebsbestimmende Signal und das zugehörige zweite Vergleichspulssignal empfängt, die Dauer eines aktiven Bereichs des betriebsbestimmenden Signals mit der Dauer eines aktiven Bereichs des zweiten Vergleichspulssignals vergleicht und das zweite Betriebssteuersignal zur Steuerung des Halbleiterspeicherbauelements erzeugt.
Entsprechend können der Schaltkreis zur Steuerung eines AC- Zeitsteuerungsparameters eines Halbleiterspeicherbauelements und das zugehörige Verfahren gemäß der vorliegenden Erfindung eine Änderung des AC-Zeitsteuerungsparameters erkennen und den Betrieb des Halbleiterspeicherbauelements dem AC-Zeitsteuerungsparameter angepasst steuern.

Kurzbeschreibung der Zeichnungen

Die oben genannten Aufgabenstellungen und Vorteile der vorliegenden Erfindung werden durch detaillierte Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen klarer, wobei:
Fig. 1 ein Blockschaltbild eines AC-Zeitsteuerungsparameter-Steuerschaltkreises eines Halbleiterspeicherbauelements gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist,
Fig. 2 ein Flussdiagramm ist, das ein Verfahren zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements gemäß der ersten Ausführungsform der vorliegenden Erfindung wiedergibt,
Fig. 3 ein Schaltbild eines Schaltkreises zur Erkennung eines Zyklus eines Referenztaktsignals gemäß der ersten Ausführungsform der vorliegenden Erfindung ist,
Fig. 4 ein Zeitsteuerungsdiagramm ist, das den Betrieb des in Fig. 3 gezeigten Schaltkreises zur Erkennung eines Zyklus eines Referenztaktsignals beschreibt,
Fig. 5 ein Schaltbild ist, das einen Schaltkreis zeigt, der den in Fig. 3 gezeigten Schaltkreis zur Erkennung eines Zyklus eines Referenztaktsignals verwendet,
Fig. 6 ein Zeitsteuerungsdiagramm ist, das den Betrieb des in Fig. 5 gezeigten Schaltkreises illustriert,
Fig. 7 ein Schaltbild eines Schaltkreises zur Detektion einer RAS-Zeit ist, der den in Fig. 1 gezeigten AC-Zeitsteuerungsparameter- Steuerschaltkreis verwendet,
Fig. 8 ein Blockschaltbild eines internen Spannungsgenerators ist, der ein Signal zur Steuerung des Betriebs des in Fig. 7 gezeigten Schaltkreises verwendet,
Fig. 9 ein Zeitsteuerungsdiagramm ist, das den Betrieb des in Fig. 8 gezeigten internen Spannungsgenerators illustriert,
Fig. 10 ein Schaltbild eines Schaltkreises zur Detektion einer RC-Zeit ist, der den in Fig. 1 gezeigten AC-Zeitsteuerungsparameter- Steuerschaltkreis verwendet,
Fig. 11 einen Schaltkreis zur Erzeugung eines Steuersignals mit Information bezüglich einer RC-Zeit illustriert und
Fig. 12 ein Zeitsteuerungsdiagramm ist, das den Betrieb der in Fig. 10 und Fig. 11 gezeigten Schaltkreise illustriert.

Detaillierte Beschreibung der Erfindung

Die vorliegende Erfindung wird hier unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind. Bezugszeichen beziehen sich auf die entsprechenden Elemente in den Zeichnungen.
Fig. 1 ist ein Blockschaltbild eines AC-Zeitsteuerungsparameter-Steuerschaltkreises gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Bezugnehmend auf Fig. 1 beinhaltet ein AC-Zeitsteuerungsparameter einen die Verzögerungszeit definierenden Teil 110, einen Vergleichsteil 130 und einen Steuerungsteil 150.
Der die Verzögerungszeit definierende Teil 110 empfängt aufeinanderfolgende Eingangssignale INCK (über einen optionalen betriebsbestimmenden Teil 160 in Fig. 1) und erzeugt ein erstes bis n-tes (n ist eine natürliche Zahl) Verzögerungssignal DES1, DES2, . . ., DESn, in denen die Eingangssignale INCK mit einer zugehörigen vorbestimmten Verzögerungszeit verzögert werden.
Die Eingangssignale INCK sind Halbleiterspeicherbauelement- Taktsignale oder -Befehle. Genauer beinhaltet der die Verzögerungszeit definierende Teil 110 mehrere in Serie geschaltete Verzögerungseinheiten: eine erste Verzögerungseinheit 111, durch die die Eingangssignale INCK empfangen und mit einer vorbestimmten Verzögerungszeit verzögert werden, eine zweite Verzögerungseinheit 112, durch die das erste Verzögerungssignal DES1 empfangen und mit einer vorbestimmten Verzögerungszeit verzögert wird, und eine "letzte" oder n-te Verzögerungseinheit 113, durch die ein (n - 1)-tes, nicht gezeigtes Verzögerungssignal empfangen und mit einer vorbestimmten Verzögerungszeit verzögert wird.
In dieser Ausführungsform weisen die erste, die zweite und die n-te Verzögerungseinheit 111, 112 bzw. 113 unterschiedliche Verzögerungszeiten auf. Jedoch können die erste, die zweite und die n-te Verzögerungseinheit 111, 112 bzw. 113 abhängig von der Schaltkreiskonfiguration gleiche Verzögerungszeiten aufweisen.
Der Vergleichsteil 130 empfängt die Eingangssignale INCK und das erste bis n-te Verzögerungssignal DES1, DES2, . . ., DESn und erzeugt ein erstes bis n-tes Vergleichspulssignal COMP1, COMP2, . . ., COMPn, die jeweils einen aktiven Bereich für eine vorbestimmte Dauer aufweisen.
Genauer umfasst der Vergleichsteil 130 ein erstes bis n-tes Vergleichsmittel 131, 132 und 133, die jeweils die Eingangssignale INCK empfangen, das entsprechende zugehörige erste bis n-te Verzögerungssignal DES1, DES2, . . ., DESn empfangen und entsprechend das erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn erzeugen, die jeweils einen aktiven Bereich für eine vorbestimmte Dauer aufweisen. Das erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn weisen aktive Bereiche mit unterschiedlichen Dauern auf.
Der Steuerteil 150 empfängt die Eingangssignale INCK und das erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn, vergleicht die Eingangssignale INCK mit dem ersten bis n-ten Vergleichspulssignal COMP1, COMP2, . . ., COMPn und erzeugt ein erstes bis n-tes Betriebssteuersignal OPCON1, OPCON2, . . ., OPCONn zur Steuerung eines AC- Zeitsteuerungsparameters.
Genauer umfasst der Steuerteil 150 einen ersten bis n-ten betriebssteuernden Teil 151, 152 und 153, die jeweils die Eingangssignale INCK empfangen, das entsprechende zugehörige erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn empfangen, die Dauer des aktiven Bereichs jedes der Eingangssignale INCK mit der Dauer des aktiven Bereichs des zugehörigen ersten bis n-ten Vergleichspulssignals COMP1, COMP2, . . ., COMPn vergleichen und das erste bis n-te Betriebssteuersignal OPCON 1, OPCON2, . . ., OPCONn zur Steuerung des AC-Zeitsteuerungsparameters erzeugen.
Hierbei zeigen das erste bis n-te Betriebssteuersignal OPCON1, OPCON2, . . ., OPCONn an, ob der aktive Bereich von jedem der Eingangssignale INCK länger oder kürzer ist als der des zugehörigen ersten bis n-ten Vergleichspulssignals COMP1, COMP2, . . ., COMPn, abhängig vom logischen Pegel des zugehörigen ersten bis n-ten Betriebssteuersignals OPCON1, OPCON2, . . ., OPCONn.
Der Schaltkreis 100 zur Steuerung des AC-Zeitsteuerungsparameters kann weiterhin einen betriebsbestimmenden Teil 160 beinhalten, der die Eingangssignale INCK und ein Betriebsfreigabesignal OPES empfängt. Der Zustand des Betriebsfreigabesignals OPES bestimmt, ob die Betriebseingabesignale OUTCK an den die Verzögerungszeit definierenden Teil 110 übertragen werden oder nicht. Folglich wird der Schaltkreis 100 freigegeben, wenn OPES gesetzt ist, und andernfalls gesperrt.
Hierbei wird das Betriebsfreigabesignal OPES durch einen Modusregistersatz (MRS) erzeugt, kann aber auch durch einen externen Befehl oder ein vom MRS verschiedenes, internes Signal erzeugt werden. Der betriebsbestimmende Teil 160 kann ein NAND-Gatter sein.
Nachfolgend wird unter Bezugnahme auf Fig. 1 der Betrieb des Schaltkreises zur Steuerung des AC-Zeitsteuerungsparameters im Detail beschrieben.
Der die Verzögerungszeit definierende Teil 110 empfängt die vorbestimmten, aufeinanderfolgenden Eingangssignale INCK und erzeugt ein erstes bis n-tes Verzögerungssignal DES1, DES2, . . ., DESn, in denen die Eingangssignale INCK mit zugehörigen, vorbestimmten Verzögerungszeiten verzögert sind.
Die Eingangssignale INCK können Taktsignale oder Befehle eines Halbleiterspeicherbauelementes sein. Wenn beispielsweise der Steuerschaltkreis 100 den Zyklus des Referenztaktsignals des Speicherbauelements erkennt und dadurch den spezifischen Betrieb des Halbleiterspeicherbauelementes steuert, kann das Referenztaktsignal für die Eingangssignale INCK verwendet werden. Wenn der Steuerschaltkreis 100 eine Zeilenadressenabtastzeit (RAS-Zeit) erkennt (üblicherweise als tRAS bezeichnet) und dadurch den spezifischen Betrieb des Halbleiterspeicherbauelementes steuert, kann ein Zeilenaktivsignal (RA-Signal) für die Eingangssignale INCK verwendet werden. Hierbei ist die RAS- Zeit diejenige Zeit, die von der Freigabe des RA-Signals bis zur Freigabe eines Zeilenvorladungssignals (RP-Signals) benötigt wird.
Der die Verzögerungszeit definierende Teil 110 beinhaltet die erste bis n-te Verzögerungseinheit 111, 112 und 113. Die erste Verzögerungseinheit 111 erzeugt das erste Verzögerungssignal DES1 durch Empfangen der Eingangssignale INCK und Verzögerung der Eingangssignale INCK mit einer vorbestimmten Verzögerungszeit. Das erste Vergleichsmittel 131 des Vergleichsteils 130 (der später beschrieben wird) und die zweite Verzögerungseinheit 112 werden mit dem ersten Verzögerungssignal DES1 beaufschlagt. Die zweite Verzögerungseinheit 112 erzeugt das zweite Verzögerungssignal DES2 durch Empfangen des ersten Verzögerungssignals DES1 und Verzögern des ersten Verzögerungssignals DES1 mit einer vorbestimmten Verzögerungszeit. Das zweite Vergleichsmittel 132 des Vergleichsteils 130 und eine zweite, nicht gezeigte Verzögerungseinheit werden mit dem zweiten Verzögerungssignal DES2 beaufschlagt. In gleicher Weise erzeugt die n-te Verzögerungseinheit 113 das n-te Verzögerungssignal DESn, indem ein (n - 1)-tes, nicht gezeigtes Verzögerungssignal empfangen und mit einer vorbestimmten Verzögerungszeit verzögert wird. Die erste bis n-te Verzögerungseinheit 111, 112 und 113 können logische Einheiten, wie einen Puffer, zur Verzögerung von Signalen umfassen. In dieser Ausführungsform weisen die erste bis n-te Verzögerungseinheit 111, 112 und 113 unterschiedliche Verzögerungszeiten auf, können aber auch so ausgeführt sein, dass sie dieselben Verzögerungszeiten aufweisen.
Da das erste Verzögerungssignal DES1 durch Verzögerung der Eingangssignale INCK nur durch die erste Verzögerungseinheit DES1 erzeugt wird, unterscheidet sich das erste Verzögerungssignal DES1 vom zweiten Verzögerungssignal DES2, das durch Verzögerung der Eingangssignale INCK durch die erste und die zweite Verzögerungseinheit 111 und 112 erzeugt wird. Das heißt, dass der Grad der Verzögerungen des ersten bis n-ten Verzögerungssignals für jedes Signal DES1, DES2, DESn unterschiedlich ist.
Der Vergleichsteil 130 empfängt die Eingangssignale INCK und das erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn und erzeugt das erste bis n-te Vergleichspulssignaf COMP1, COMP2, . . ., COMPn, die jeweils einen aktiven Bereich für eine vorbestimmte Dauer aufweisen.
Der Vergleichsteil 130 umfasst das erste bis n-te Vergleichsmittel 131, 132 und 133. Das erste Vergleichsmittel 131 empfängt die Eingangssignale (NCK und das zugehörige erste Verzögerungssignal DES1 und erzeugt das erste Vergleichspulssignal COMP1 mit einem aktiven Bereich für eine vorbestimmte Dauer. Das zweite Vergleichsmittel 132 empfängt die Eingangssignale INCK und das zugehörige zweite Verzögerungssignal DES2 und erzeugt das zweite Vergleichspulssignal COMP2 mit einem aktiven Bereich für eine vorbestimmte Dauer. In gleicher Weise empfängt des n-te Vergleichsmittel 133 die Eingangssignale INCK und das zugehörigen-te Verzögerungssignal DESn und erzeugt das n-te Vergleichspulssignal COMPn mit einem aktiven Bereich für eine vorbestimmte Dauer. Der Grad der Verzögerung des ersten bis n-ten Verzögerungssignals DES1, DES2, . . ., DESn ist unterschiedlich und folglich weisen die aktiven Bereiche des ersten bis n-ten Vergleichspulssignals COMP1, COMP2, . . ., COMPn unterschiedliche Dauern auf.
Der Steuerteil 150 empfängt die Eingangssignale INCK und das erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn, vergleicht die Einganssignale INCK mit dem ersten bis n-ten Vergleichspulssignal COMP1, COMP2, . . ., COMPn und erzeugt ein erstes bis n-tes Betriebssteuersignal OPCON 1, OPCON2, . . ., OPCONn zur Steuerung eines AC- Zeitsteuerungsparameters.
Der Steuerteil 150 umfasst den ersten bis n-ten betriebssteuernden Teil 151, 152 und 153. Der erste betriebssteuernde Teil 151 empfängt die Eingangssignale INCK und das zugehörige erste Vergleichspulssignal COMP1, vergleicht die Dauer eines aktiven Bereichs von jedem der Eingangssignale INCK mit der Dauer eines aktiven Bereichs des zugehörigen ersten Vergleichspulssignals COMP1 und erzeugt das erste Betriebssteuersignal OPCON1 zur Steuerung eines AC-Zeitsteuerungsparameters. Der zweite betriebssteuernde Teil 152 empfängt die Eingangssignale INCK und das zugehörige zweite Vergleichspulssignal COMP2, vergleicht die Dauer eines aktiven Bereichs von jedem der Eingangssignale INCK mit der Dauer eines aktiven Bereichs des zugehörigen zweiten Vergleichspulssignals COMP2 und erzeugt das zweite Betriebssteuersignal OPCON2 zur Steuerung des AC-Zeitsteuerungsparameters. In gleicher Weise empfängt der n-te betriebssteuernde Teil 153 die Eingangssignale INCK und das zugehörigen-te Vergleichspulssignal COMPn, vergleicht die Dauer eines aktiven Bereichs von jedem der Eingangssignale INCK mit der Dauer eines aktiven Bereichs des zugehörigen n-ten Vergleichspulssignals COMPn und erzeugt das n-te Betriebssteuersignal OPCONn zur Steuerung des AC-Zeitsteuerungsparameters.
Hierbei zeigen das erste bis n-te Betriebssteuersignal OPCON 1, OPCON2, . . ., OPCONn an, ob der aktive Bereich von jedem der Eingangssignale INCK länger oder kürzer ist als der des zugehörigen ersten bis n-ten Vergleichspulssignals COMP1, COMP2, . . ., COMPn, abhängig vom logischen Pegel des zugehörigen ersten bis n-ten Betriebssteuersignals OPCON1, OPCON2, . . ., OPCONn. Das heißt, der erste bis n-te betriebssteuernde Teil 151, 152 und 153 vergleichen das entsprechende erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn mit dem Anfang der nächsten Periode der Eingangssignale INCK.
Da die Verzögerungszeiten der ersten bis n-ten Verzögerungseinheit 111, 112 und 113 bekannt sind, können die Dauern der Bereiche, in denen das erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn freigegeben sind, ermittelt werden. Folglich kann ermittelt werden, ob der aktive Bereich von jedem der Eingangssignale INCK länger oder kürzer als derjenige des zugehörigen ersten bis n-ten Vergleichspulssignals COMP1, COMP2, . . ., COMPn ist, abhängig davon, ob das zugehörige erste bis n-te Betriebssteuersignal OPCON 1, OPCON2, OPCONn mit High-Pegel oder Low-Pegel ausgegeben werden.
Folglich führt, unter Verwendung des ersten bis n-ten Betriebssteuersignals OPCON1, OPCON2, . . ., OPCONn, das Halbleiterspeicherbauelement eine erste Operation aus, wenn bestimmt wird, dass die aktiven Bereiche der Eingangssignale INCK länger sind als die für eine vorbestimmte Operation eines Halbleiterspeicherbauelementes benötigte Zeit, oder es wird ein Schaltkreis zur Ausführung einer zweiten Operation in das Halbleiterspeicherbauelement eingebaut, wenn bestimmt wird, dass die aktiven Bereiche des Eingangssignals INCK kürzer sind als die Zeit, die für eine vorbestimmte Operation des Halbleiterspeicherbauelementes benötigt wird, wodurch eine Steuerung des Betriebs des Halbleiterspeicherbauelementes stattfindet.
Der Steuerschaltkreis 100 kann zusätzlich einen betriebsbestimmenden Teil 160 beinhalten, der die Eingangssignale INCK und das Betriebsfreigabesignal OPES empfängt. OPES bestimmt, ob die Betriebseingangssignale OUTCK zu dem die Verzögerungszeit definierenden Teil 110 übertragen werden oder nicht. Das heißt, in einem Fall, in dem keine Notwendigkeit besteht, die Steuereinheit 100 zu verwenden, um einen AC-Zeitsteuerungsparameter zu steuern, wird der betriebsbestimmende Teil 160 mit dem Betriebsfreigabesignal OPES beaufschlagt, so dass die Eingangssignale INCK nicht an den die Verzögerungszeit definierenden Teil 110 angelegt werden und der Steuerschaltkreis 100 nicht in Betrieb ist. Der betriebsbestimmende Teil 160 kann auch den Vergleichsteil 130 oder den Steuerteil 150 steuern, um den Betrieb des Steuerschaltkreises 100 zu steuern.
Hierbei kann das Betriebsfreigabesignal OPES durch einen MRS erzeugt werden. Das heißt, wenn das Halbleiterspeicherbauelement vorbestimmte Bedingungen durch Einstellung des MRS erfüllt, wird das Betriebsfreigabesignal OPES derart erzeugt, dass die Steuereinheit 100 gesperrt wird. Das Betriebsfreigabesignal OPES kann auch durch einen externen Befehl oder ein vom MRS verschiedenes, internes Signal erzeugt werden.
Fig. 2 ist ein Flussdiagramm, das ein Verfahren zur Steuerung eines AC- Zeitsteuerungsparameters eines Halbleiterspeicherbauelementes gemäß der ersten Ausführungsform der vorliegenden Erfindung illustriert. Dieses Verfahren wird unter Bezugnahme auf Fig. 1 und Fig. 2 beschrieben.
Bei dem Verfahren, welches dazu in der Lage ist, einen AC- Zeitsteuerungsparameter zu erkennen und den Betrieb eines Halbleiterspeicherbauelementes zu steuern, werden in einem Schritt 210 das erste bis n-te (n ist eine natürliche Zahl) Verzögerungssignal DES1, DES2, . . ., DESn durch Verzögerung der Eingangssignale INCK mit einer vorbestimmten Verzögerungszeit erzeugt. Genauer wird im Schritt 210 ein Eingangssignal 1NCK empfangen und mit einer vorbestimmten Verzögerungszeit verzögert, wodurch das erste Verzögerungssignal DES1 erzeugt wird. Das erste Verzögerungssignal DES1 wird verwendet, um das zweite Verzögerungssignal DES2 und ein erstes Vergleichspulssignal COMP1, das später beschrieben wird, zu erzeugen. Das erste Verzögerungssignal DES1 wird empfangen und mit einer vorbestimmten Verzögerungszeit verzögert, wodurch das zweite Verzögerungssignal DES2 erzeugt wird. In dieser Weise wird ein (n - 1)-tes Verzögerungssignal DESn-1 empfangen und mit einer vorbestimmten Verzögerungszeit verzögert, wodurch das n-te Verzögerungssignal DESn erzeugt wird.
Hierbei sind die vorbestimmten Verzögerungszeiten zur Verzögerung der Eingangssignale INCK unterschiedlich. Folglich weisen das erste bis n-te Verzögerungssignal DES1, DES2, . . ., DESn unterschiedliche Verzögerungszeiten auf. Die Zeiten zur Verzögerung der Eingangssignale können jedoch in Abhängigkeit von einem Verfahren zur Bildung eines Schaltkreises, der gemäß dem Verfahren 200 zur Steuerung eines AC- Zeitsteuerungsparameters eines Halbleiterspeicherbauelementes arbeitet, angeglichen werden.
Die Eingangssignale INCK können Taktsignale eines Halbleiterspeicherbauelementes oder Befehle sein. Wenn beispielsweise das Verfahren 200 zur Steuerung eines AC-Zeitsteuerungsparameters den Zyklus des Referenztaktsignals des Halbleiterspeicherbauelementes erkennt und dadurch den spezifischen Betrieb des Halbleiterspeicherbauelementes steuert, kann das Referenztaktsignal für die Eingangssignale INCK verwendet werden. Wenn das Verfahren 200 eine Zeilenadressenabtastzeit (RAS-Zeit) erkennt (üblicherweise als tRAS bezeichnet) und dadurch den spezifischen Betrieb des Halbleiterspeicherbauelementes steuert, kann ein Zeilenaktivsignal (RA-Signal) für die Eingangssignale INCK verwendet werden. Hierbei ist die RAS-Zeit diejenige Zeit, die von der Freigabe des RA-Signals bis zur Freigabe eines Zeilenvorladungssignals (RP-Signals) benötigt wird.
Zusätzlich kann das Betriebsfreigabesignal OPES bestimmen, ob die Eingangssignale angelegt werden oder nicht. Folglich wird in dem Fall, wenn keine Notwendigkeit besteht, das Verfahren 200 zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelementes zu verwenden, das Betriebsfreigabesignal OPES derart erzeugt, dass die Eingangssignale nicht an den Steuerschaltkreis 100 angelegt werden und der Steuerschaltkreis 100 nicht arbeitet. Das Betriebsfreigabesignal OPES kann durch einen MRS erzeugt werden. Das heißt, wenn das Halbleiterspeicherbauelement vorbestimmte Bedingungen durch Einstellung des MRS erfüllt, wird das Betriebsfreigabesignal derart erzeugt, dass das Verfahren 200 zur Steuerung eines AC- Zeitsteuerungsparameters nicht verwendet wird. Das Betriebsfreigabesignal kann auch durch einen externen Befehl oder ein vom MRS verschiedenes, internes Signal erzeugt werden.
In einem Schritt 220 werden die Eingangssignale INCK und das erste bis n-te Verzögerungssignal DES1, DES2, . . ., DESn empfangen und das erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn erzeugt, die jeweils einen aktiven Bereich für eine vorbestimmte Dauer aufweisen. Genauer werden im Schritt 220 die Eingangssignale und das zugehörige erste Verzögerungssignal DES1 empfangen und zur Erzeugung des ersten Vergleichspulssignals COMP1 mit einem aktiven Bereich mit vorbestimmter Dauer verwendet. In gleicher Weise werden das zweite bis n-te Vergleichspulssignal COMP2, . . ., COMPn erzeugt. Die Eingangssignale werden mit dem ersten bis n-ten Verzögerungssignal DES1, DES2, . . ., DESn verglichen, die durch Verzögerung der Eingangssignate INCK erzeugt werden, und das erste bis n-te Vergleichspulssignal GOMP1, COMP2, . . ., COMPn, die jeweils eine Pulsform aufweisen, werden erzeugt. Zusätzlich ist der Grad der Verzögerung des ersten bis n-ten Verzögerungssignals DES1, DES2, . . ., DESn unterschiedlich und folglich weisen die aktiven Bereiche des ersten bis n-ten Vergleichspulssignals COMP1, COMP2, . . ., COMPn unterschiedliche Dauern auf.
In einem Schritt 230 werden die Eingangssignale INCK und das erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn empfangen, die Eingangssignale INCK mit dem ersten bis n-ten Vergleichspufssignal COMP1, COMP2, . . ., COMPn verglichen und das erste bis n-te Betriebssteuersignal OPCON1, OPCON2, . . ., OPCONn zur Steuerung des AC-Zeitsteuerungsparameters des Halbleiterspeicherbauelementes erzeugt. Genauer werden im Schritt 230 die Eingangssignale INCK und das zugehörige erste Vergleichspulssignal COMP1 empfangen, die Dauer des aktiven Bereichs von jedem der Eingangssignale fNCK mit der Dauer des aktiven Bereichs des zugehörigen ersten Vergleichspulssignals COMP1 verglichen und das erste Betriebssteuersignal OPCON1 zur Steuerung des AC-Zeitsteuerungsparameters des Halbleiterspeicherbauelementes erzeugt. In gleicher Weise werden das zweite bis n-te Betriebssteuersignal OPCON1, OPCON2, . . ., OPCONn erzeugt.
Das erste bis n-te Betriebssteuersignal OPCON1, OPCON2, . . ., OP- CONn zeigen an, ob die aktiven Bereiche der Eingangssignale INCK länger oder kürzer sind als diejenigen des ersten bis n-ten Vergleichspulssignals COMP1, COMP2, . . ., COMPn, abhängig vom logischen Pegel des zugehörigen ersten bis n-ten Betriebssteuersignals OPCON1, OPCON2, . . ., OPCONn. Da ein Benutzer die Verzögerungszeiten des ersten bis n-ten Verzögerungssignals OPCON1, OPCON2, . . ., OPCONn kennt, kann ermittelt werden, wie lange das erste bis n-te Vergleichspulssignal COMP1, COMP2, . . ., COMPn freigegeben werden. Folglich kann ermittelt werden, ob die aktiven Bereiche der Eingangssignale INCK länger oder kürzer sind als die des ersten bis n-ten Vergleichspulssignals COMP1, COMP2, . . ., COMPn, in Abhängigkeit davon, ob das erste bis n-te Betriebssteuersignal OPCON1, OPCON2, . . ., OP- CONn mit High-Pegel oder Low-Pegel ausgegeben werden. Das heißt, dass durch Benutzung des ersten bis n-ten Betriebssteuersignals OPCON1, OPCON2, . . ., OPCONn, wenn bestimmt wird, dass die aktiven Bereiche der Eingangssignale INCK länger sind als die Zeit, die für eine vorbestimmte Operation eines Halbleiterspeicherbauelementes benötigt wird, das Halbleiterspeicherbauelement eine erste Operation ausführt und, wenn bestimmt wird, dass die aktiven Bereiche der Eingangssignale INCK kürzer sind als die für eine vorbestimmte Operation des Halbleiterspeicherbauelementes benötigte Zeit, das Halbleiterspeicherbauelement eine zweite Operation ausführt. Folglich kann der Betrieb des Halbleiterspeicherbauelementes an unterschiedliche Eingangssignalzeitverhaltensmuster angepasst werden.
Fig. 3 ist ein Schaltbild eines Schaltkreises zur Erkennung eines Zyklus eines Referenztaktsignals gemäß der ersten Ausführungsform der vorliegenden Erfindung. Bezugnehmend auf Fig. 3, beinhaltet ein Schaltkreis 300 einen betriebsbestimmenden Teil 310, einen die Verzögerungszeit definierenden Teil 320, einen Vergleichsteil 330 und einen Steuerteil 340.
Der betriebsbestimmende Teil 310 empfängt aufeinanderfolgende Eingangssignale INCK und ein Betriebsfreigabesignal OPES und erzeugt ein betriebsbestimmendes Signal OPDS zur Steuerung des Betriebs des Steuerteils 340. Hierbei ist das Eingangssignal INCK ein Referenztaktsignal, das heißt ein externes Eingangstaktsignal, das verwendet wird, um das Halbleiterspeicherbauelement zu betreiben. Der betriebsbestimmende Teil 310 ist ein Flip-Flop. Das Flip-Flop 310 empfängt das Betriebsfreigabesignal OPES an einem Eingangsanschluss D, empfängt das Eingabesignal INCK an einem Takteingangsanschluss und gibt das betriebsbestimmende Signal OPDS an einem Ausgangsanschluss Q aus.
Der die Verzögerungszeit definierende Teil 320 empfängt das Eingangssignal INCK und erzeugt das erste und zweite Verzögerungssignal DES1 und DES2, in denen das Eingangssignal INCK mit einer vorbestimmten Verzögerungszeit verzögert ist. Der die Verzögerungszeit definierende Teü 320 umfasst eine ungerade Anzahl von Verzögerungseinheiten (321, 323, 325, 327 und 329 sind gezeigt), die eine vorbestimmte Verzögerungszeit aufweisen und in Serie geschaltet sind. Genauer weisen in dieser Ausführungsform die Verzögerungseinheiten 321, 323, 325, 327 und 329 unterschiedliche Verzögerungszeiten auf, können aber auch so ausgeführt sein, dass sie dieselben Verzögerungszeiten aufweisen.
Der Ausgang der dritten Verzögerungseinheit 325 gibt das zweite Verzögerungssignal DES2 aus. Der Ausgang der fünften Verzögerungseinheit 329 gibt das erste Verzögerungssignal DES1 aus.
Der Vergleichsteil 330 empfängt das erste und zweite Verzögerungssignal DES1 und DES2 und erzeugt das erste und zweite Vergleichspulssignal COMP1 und COMP2, die jeweils einen aktiven Bereich für eine vorbestimmte Dauer aufweisen. Genauer umfasst die Vergleichseinheit 330: ein erstes Vergleichsmittel 331, welches das Eingangssignal INCK und das zugehörige erste Verzögerungssignal DES1 empfängt und das erste Vergleichspulssignal COMP1 mit einem aktiven Bereich mit einer vorbestimmten Dauer erzeugt, und ein zweites Vergleichsmittel 333, welches das Eingangssignal INCK und das zugehörige zweite Verzögerungssignal DES2 empfängt und das zweite Vergleichspulssignal COMP2 mit einem aktiven Bereich mit einer vorbestimmten Dauer erzeugt. Das erste und zweite Vergleichsmittel 331 und 333 können NAND-Gatter sein. Die Verzögerungszeiten des ersten und zweiten Verzögerungssignals DES1 und DES2 sind unterschiedlich, und folglich weisen das erste und zweite Vergleichspulssignal COMP1 und COMP2 aktive Bereiche mit unterschiedlicher Dauer auf.
Der Steuerteil 340 empfängt das betriebsbestimmende Signal OPDS und das erste und das zweite Vergleichspulssignal COMP1 und COMP2, vergleicht das betriebsbestimmende Signal OPDS mit dem ersten und zweiten Vergleichspulssignal COMP1 und COMP2 und erzeugt das erste und das zweite Betriebssteuersignal OPCON1 und OPCON2 zur Steuerung des Halbleiterspeicherbauelementes. Genauer umfasst der Steuerteil 340 einen ersten Betriebssteuerteil 350, welcher das betriebsbestimmende Signal OPDS und das zugehörige erste Vergleichspulssignal COMP1 empfängt, die Dauer des aktiven Bereichs des betriebsbestimmenden Signals OPDS mit der Dauer des aktiven Bereichs des ersten Vergleichspulssignals COMP1 vergleicht und das erste Betriebssteuersignal OPCON1 zur Steuerung des Halbleiterspeicherbauelements erzeugt, und einen zweiten Betriebssteuerteil 360, der das betriebsbestimmende Signal OPDS und das zugehörige zweite Vergleichspulssignal COMP2 empfängt, die Dauer des aktiven Bereichs des betriebsbestimmenden Signals OPDS mit der Dauer des aktiven Bereichs des zweiten Vergleichspulssignal COMP2 vergleicht und das zweite Betriebssteuersignal OPCON2 zur Steuerung des Halbleiterspeicherbauelements erzeugt.
Das erste und zweite Betriebssteuersignal OPCON1 und OPCON2 zeigen an, ob der aktive Bereich des betriebsbestimmenden Signals OPDS länger oder kürzer als der des zugehörigen ersten oder zweiten Vergleichspulssignals COMP1 oder COMP2 ist, abhängig vom logischen Pegel des zugehörigen ersten oder zweiten Betriebssteuersignals OPCON1 oder OPCON2.
Genauer beinhaltet der erste betriebssteuernde Teil 350 einen ersten Inverter 351, der das betriebsbestimmende Signa) OPDS empfängt und invertiert, ein erstes Übertragungsgatter 352, welches das erste Vergleichspulssignal COMP1 an eine erste Zwischenspeichereinheit 353 in Abhängigkeit vom betriebsbestimmenden Signal OPDS und dem Ausgangssignal des ersten Inverters 351 überträgt, die erste Zwischenspeichereinheit 353, die einen zweiten Inverter 354 zur Invertierung des Ausgangssignals des ersten Übertragungsgatters 352 und einen dritten Inverter 355 zur Invertierung des Ausgangssignals des zweiten Inverters 354 und Anlegen des Ausgangssignals an den zweiten Inverter 354 beinhaltet, ein zweites Übertragungsgatter 356, das das Ausgangssignal der ersten Zwischenspeichereinheit 353 an einen vierten Inverter 357 in Abhängigkeit von dem betriebsbestimmenden Signal OPDS und dem Ausgangssignal des ersten Inverters 351 überträgt, und einen vierten Inverter 357, der das Ausgangssignal des zweiten Übertragungsgatters 356 invertiert und das erste Betriebssteuersignal OPCON 1 erzeugt.
Der zweite betriebssteuernde Teil 360 ist identisch zum betriebssteuernden Teil 350 gezeigt, empfängt jedoch das Vergleichspulssignal COMP2 und das betriebsbestimmende Signal OPDS und erzeugt das zweite Betriebssteuersignal OPCON2.
Fig. 4 ist ein Zeitsteuerungsdiagramm, das den Betrieb des Schaltkreises 300 zeigt. Um den Schaltkreis 300 zur Erkennung eines Zyklus eines Referenztaktsignals zu betreiben, wird das Betriebsfreigabesignal OPES zuerst mit einem High-Pegel angelegt. Wenn ein n-ter Taktpuls des Eingangssignals INCK mit einem High-Pegel freigegeben wird, wird das Betriebsfreigabesignal OPDS in Abhängigkeit von dem Eingabesignal INCK und dem Betriebsfreigabesignal OPES mit einem High-Pegel freigegeben.
Das Eingangssignal INCK, das an den die Verzögerungszeit definierenden Teil 320 angelegt wird, wird durch alle Verzögerungseinheiten 321, 323, 325, 327 und 329 hindurchgeleitet, wodurch das erste Verzögerungssignal DES1 erzeugt wird. Das erste Verzögerungssignal DES1 wird an das erste Vergleichsmittel 331 des Vergleichsteils 330 angelegt. Das Eingangssignal INCK tritt nur durch drei Verzögerungseinheiten 321, 323 und 325 hindurch, um das zweite Verzögerungssignal DES2 zu erzeugen. Das zweite Verzögerungssignal DES2 wird an das zweite Vergleichsmittel 333 des Vergleichsteils 330 angelegt.
Das erste Vergleichsmittel 331 empfängt das erste Verzögerungssignal DES1 und das Eingangssignal INCK und erzeugt das erste Vergleichspulssignal COMP1. Das zweite Vergleichsmittel 333 empfängt das zweite Verzögerungssignal DES2 und das Eingangssignal INCK und erzeugt das zweite Vergleichspulssignal COMP2. Die Konfigurationen des die Verzögerungszeit definierenden Teils 320 und des Vergleichsteils 330 sind dieselben wie die eines Autopuls-Generators. Folglich weisen das erste und das zweite Vergleichspulssignal COMP1 und COMP2 eine Pulsform auf. Wenn die Verzögerungszeit der Verzögerungseinheiten 321, 323, 325, 327 und 329 des die Verzögerungszeit definierenden Teils 320 "T" ist, weist das erste Vergleichspulssignal COMP1 eine Verzögerungszeit von 5T auf und das zweite Vergleichspulssignal COMP2 eine Verzögerungszeit von 3T auf. Dies wird deutlich in Fig. 4 gezeigt.
Wenn der (n + 1)-te Taktpuls des Eingangssignals INCK in den betriebsbestimmenden Teil 301 eingegeben wird, geht das betriebsbestimmende Signal OPDS auf einen Low-Pegel über. Der Steuerteil 340 vergleicht das betriebsbestimmende Signal OPDS mit dem ersten und zweiten Vergleichspulssignal COMP1 und COMP2, wenn das betriebsbestimmende Signal OPDS auf einen Low-Pegefzurückkehrt, und erzeugt das erste und das zweite Betriebssteuersignal OPCON1 und-OPCON2. Das erste und das zweite Betriebssteuersignal OPCON1 und OPCON2 tragen Informationen darüber, ob das betriebsbestimmende Signal OPDS länger oder kürzer als eine vorbestimmte Verzögerungszeit ist, die durch den die Verzögerungszeit definierenden Teil 320 erzeugt wird.
Hierbei wird das betriebsbestimmende Signal OPDS bei der steigenden Flanke des Taktpulses n des Eingangssignals INCK freigegeben und von der folgenden steigenden Flanke des Taktpulses n + 1 des Eingangssignals INCK gesperrt und weist folglich einen aktiven Bereich von einem Zyklus des Eingangssignals INCK auf. Das erste und das zweite Betriebssteuersignal OPCON1 und OPCON2 tragen folglich Informationen darüber, ob ein Zyklus des Eingangssignals INCK länger oder kürzer als eine vorbestimmte Zeit ist.
Der Betrieb des Steuerteils 340 wird nun detaillierter beschrieben. Wenn das betriebsbestimmende Signal OPDS an den ersten Inverter 351 des ersten betriebssteuernden Teils 350 mit einem High-Pegel angelegt wird, wird das erste Übertragungsgatter 352 angeschaltet und das erste Vergleichspulssignal COMP1 wird an die erste Zwischenspeichereinheit 353 angelegt und darin gehalten. Ein NMOS-Transistor MN1, dessen An- oder Aus-Zustand durch ein Reset-Signal RESET gesteuert wird, initialisiert die erste Zwischenspeichereinheit 353, bevor das OPDS- Signal angelegt wird.
Wenn das betriebsbestimmende Signal OPDS auf einen Low-Pegel zurückkehrt und an den ersten Inverter 351 angelegt wird, wird das erste Übertragungsgatter 352 abgeschaltet und das zweite Übertragungsgatter 356 angeschaltet. Dann wird das erste Vergleichspulssignal COMP1 durch die erste Halteinheit 353 ausgegeben und als das erste Betriebssteuersignal OPCON1 durch den vierten Inverter 357 erzeugt. Bezugnehmend auf Fig. 4 ist das erste Vergleichspulssignal COMP1 in einem Low-Pegel-Zustand, wenn das betriebsbestimmende Signal OPDS auf einen Low-Pegel zurückkehrt, und folglich wird das erste Betriebssteuersignal OPCON1 ebenfalls mit einem Low-Pegel erzeugt. D. h., in dem Fall, wenn das betriebsbestimmende Signal OPDS kürzer als das erste Vergleichspulssignal COMP1 ist, wird das erste Betriebssteuersignal OPCON1 mit einem Low-Pegel erzeugt.
Der Betrieb des zweiten betriebssteuernden Teils 360 ist derselbe wie der des ersten betriebssteuernden Teils 350 und folglich wird dessen detaillierte Beschreibung weggelassen. Bezugnehmend auf Fig. 4 ist das zweite Vergleichspulssignal COMP2 in einem High-Pegel-Zustand, wenn das betriebsbestimmende Signal OPDS einen Low-Pegel aufweist, und folglich wird das zweite Betriebssteuersignal OPCON2 ebenfalls mit einem High-Pegel erzeugt. D. h., in dem Fall, wenn das betriebsbestimmende Signal OPDS länger als das zweite Vergleichspulssignal COMP2 ist, wird das zweite Betriebssteuersignal OPCON2 mit einem High-Pegel erzeugt.
Folglich kann in Abhängigkeit vom logischen Pegel des ersten oder zweiten Betriebssteuersignals OPCON1 oder OPCON2 ermittelt werden, ob der Zyklus des Eingangssignals INCK länger oder kürzer als eine vorbestimmte Zeit ist, und das Ergebnis kann dazu benutzt werden, den Betrieb des Halbleiterspeicherbauelements zu steuern.
Fig. 5 ist ein Schaltbild, das einen Schaltkreis 500 zeigt, der die Signale OPCON1 und OPCON2 zur Steuerung des Betriebs des Bauteils verwendet. Der in Fig. 5 gezeigte Schaltkreis 500 beinhaltet: einen Inverter 505 zur Invertierung eines Taktsignals CLK, Übertragungsgatter 511, 517, 521 und 527, deren An- oder Aus-Zustand in Abhängigkeit vom Ausgangssignal des Inverters 505 gesteuert wird, Inverter 513, 515, 523 und 525 zur Bildung von Haltegliedern, Inverter 519 und 529 zur Invertierung der Ausgangssignale der Übertragungsgatter 517 und 527, ein NAND-Gatter 530, das das erste und zweite Betriebssteuersignal OPCON1 und OPCON2 und das Ausgangssignal des Inverters 519empfängt und das erste und zweite Betriebssteuersignal OPCON1 und OPCON2 mit dem Ausgangssignal des Inverters 519 vergleicht, einen Inverter 535, der das Ausgangssignal des NAND-Gatters 530 invertiert und ein erstes Ausgangssignal OUT1 als Ausgangssignal erzeugt, ein NAND-Gatter 540, das das zweite Betriebssteuersignal OPCON2 mit dem Ausgangssignal des Inverters 529 vergleicht, und einen Inverter 545, der das Ausgangssignal des NAND-Gatters 540 invertiert und ein zweites Ausgangssignal OUT2 als Ausgangssignal erzeugt.
Fig. 6 ist ein Zeitsteuerungsdiagramm, das den Betrieb des in Fig. 5 gezeigten Schaltkreises beschreibt. Fig. 6A beschreibt spezifisch, dass ein Eingangssteuersignal INS nicht als das erste Ausgangssignal OUT1 oder als das zweite Ausgangssignal OUT2 erzeugt wird, wenn sowohl das erste als auch das zweite Betriebssteuersignal OPCON1 bzw. OPCON2 einen Low-Pegel aufweisen.
Fig. 6B zeigt, dass das Eingangssteuersignal INS als das erste Ausgangssignal OUT1 erzeugt wird, wenn sowohl das erste als auch das zweite Betriebssteuersignal OPCON1 bzw. OPCON2 einen High-Pegel aufweisen.
Fig. 6C zeigt, dass das Eingangssteuersignal INS als das zweite Ausgangssignal OUT2 erzeugt wird, wenn das erste Betriebssteuersignal OPCON1 einen Low-Pegel und das zweite Betriebssteuersignal OPCON2 einen High-Pegel aufweist.
Nachfolgend wird der Betrieb des Schaltkreises 500 unter Bezugnahme auf Fig. 5 und Fig. 6 beschrieben.
Der Schaltkreis 500 von Fig. 5 arbeitet in Abhängigkeit vom Taktsignal CLK. Hierbei kann das Taktsignal CLK ein internes Taktsignal oder ein Referenztaktsignal sein.
Das Eingangssteuersignal INS, das an das Übertragungsgatter 511 angelegt wird, ist ein Signal, das in dem Halbleiterspeicherbauelement erzeugt wird und einen vorbestimmten Betrieb des Halbleiterspeicherbauelements steuert.
Der Schaltkreis 500 von Fig. 5 steuert den vorbestimmten Betrieb des Halbleiterspeicherbauelements durch Erzeugen des Eingangssteuersignals INS als das erste Ausgangssignal OUT1 oder als das zweite Ausgangssignal OUT2 in Abhängigkeit vom logischen Pegel des ersten und zweiten Betriebssteuersignals OPCON1 und OPCON2, d. h. abhängig davon, ob die Zyklen des Eingangssignals INCK länger oder kürzer als eine vorbestimmte Verzögerungszeit sind. In anderen Worten kann der vorbestimmte Betrieb des Halbleiterspeicherbauelements gemäß der Länge eines Zyklus des Referenztaktsignals gesteuert werden.
Wenn das Taktsignal CLK auf High-Pegel liegt und an den Inverter 505 angelegt wird, wird das Übertragungsgatter 511 angeschaltet und das Eingangssteuersignal INS wird an ein Halteelement 516 angelegt, das die Inverter 513 und 516 umfasst. Hierbei empfängt ein NMOS- Transistor MN1 das Resetsignal RESET und initialisiert das Halteelement 516. Wenn das Taktsignal CLK einen Low-Pegel aufweist und an den Inverter 505 angelegt wird, wird das Übertragungsgatter 517 angeschaltet und folglich wird das gespeicherte Eingangssteuersignal INS an das NAND-Gatter 530 durch den Inverter 519 angelegt. In solch einem Fall wird abhängig von den logischen Pegeln des ersten und zweiten Betriebssteuersignals OPCON1 und OPCON2 festgelegt, ob das Eingangssteuersignal INS, das an das NAND-Gatter 530 angelegt wird, als das erste Ausgangssignal OUT1 ausgegeben wird oder nicht.
Wenn das erste oder das zweite Betriebssteuersignal OPCON1 bzw. OPCON2 einen Low-Pegel aufweist, kann das Eingangssteuersignal INS nicht ausgegeben werden. In einem Fall, wenn sowohl das erste als auch das zweite Betriebssteuersignal OPCON 1 und OPCON2 einen High-Pegel aufweisen, wird das Eingangssteuersignal INS als das erste Ausgabesignal OUT1 erzeugt. Dies wird klar in Fig. 6B gezeigt.
Bei der nächsten positiven Pulsflanke des Taktsignals CLK wird das Übertragungsgatter 521 angeschaltet und das Eingangssteuersignal INS von der vorhergehenden positiven Pulsflanke des Signals CLK wird von dem Inverter 519 an ein Halteelement 526 angelegt, welches die Inverter 523 und 525 umfasst. Hierbei empfängt ein NMOS-Transistor MN2 das Reset-Signal RESET und initialisiert das Halteelement 526. Wenn das Taktsignal CLK anschließend auf einen Low-Pegel zurückgeht, wird das Übertragungsgatter 527 angeschaltet. Folglich wird das zwischengespeicherte Eingangssteuersignal INS von zwei positiven Flanken des Signals CLK vorher an das NAND-Gatter 540 durch den Inverter 529 angelegt.
In solch einem Fall wird in Abhängigkeit vom logischen Pegel des zweiten Betriebssteuersignals OPCON2 bestimmt, ob das an das NAND- Gatter 540 angelegte Eingangssteuersignal INS als das zweite Ausgangssignal OUT2 ausgegeben wird oder nicht.
In einem Fall, wenn das erste Betriebssteuersignal OPCON1 einen Low- Pegel und das zweite Betriebssteuersignal OPCON2 einen High-Pegel aufweisen, wird das Eingangssteuersignal INS als das zweite Ausgangssignal OUT2 erzeugt. Dies wird klar in Fig. 6C gezeigt. In anderen Fällen kann das Eingangssteuersignal INS nicht als das zweite Ausgangssignal OUT2 erzeugt werden.
D. h., in einem Fall, wenn sowohl das erste und auch das zweite Betriebssteuersignal OPCON1 und OPCON2 einen Low-Pegel aufweisen, kann das Eingangssteuersignal INS nicht nach außen ausgegeben werden. In einem Fall, wenn das erste Betriebssteuersignal OPCON1 einen Low-Pegel und das zweite Betriebssteuersignal OPCON2 einen High- Pegel aufweisen, wird das Eingangssteuersignal INS an die Umgebung nach zwei Zyklen des Taktsignals CLK ausgegeben. In einem Fall, wenn sowohl das erste als auch das zweite Betriebssteuersignal OPCON1 und OPCON2 einen High-Pegel aufweisen, wird das Eingangssteuersignal INS an die Umgebung nach nur einem Zyklus des Taktsignals CLK ausgegeben.
In Verbindung mit dem in Fig. 3 gezeigten Schaltkreis 300 zur Erkennung eines Zyklus eines Referenztaktsignals wird das erste Betriebssteuersignal OPCON1 mit einem Low-Pegel erzeugt, wenn ein Zyklus des Eingangssignals INCK kürzer als das erste Vergleichspulssignal COMP1 ist, und das zweite Betriebssteuersignal OPCON2 wird mit einem High-Pegel erzeugt, wenn ein Zyklus des Eingangssignals INCK länger als das zweite Vergleichspulssignal COMP2 ist. Folglich wird, wenn das Eingangssignal INCK, d. h. ein Zyklus des Referenztaktsignals, größer als eine erste vorbestimmte Zeit (eine Freigabezeit des zweiten Vergleichspulssignals COMP2) und kleiner als eine zweite vorbestimmte Zeit (eine Freigabezeit des ersten Vergleichspulssignals COMP1) ist, das Eingangssteuersignal INS nach zwei Zyklen des Taktsignals CLK an die Umgebung ausgegeben.
Wenn dieses an den Schaltkreis 500 von Fig. 5 angelegt wird, wird das Eingangssteuersignal INS nicht an die Umgebung ausgegeben, wenn ein Zyklus des Referenztaktsignals kleiner als die erste vorbestimmte Zeit ist, während das Eingangssteuersignal INS nach nur einem Zyklus des Taktsignals CLK an die Umgebung ausgegeben wird, wenn der Zyklus des Referenztaktsignals größer als die zweite vorbestimmte Zeit ist, und das Eingangssteuersignal INS an die Umgebung nach zwei Zyklen des Taktsignals CLK ausgegeben wird, wenn der Zyklus des Referenztaktsignals zwischen der ersten vorbestimmten Zeit und der zweiten vorbestimmten Zeit liegt.
Fig. 7 ist ein Schaltbild eines Schaltkreises zur Detektion einer RAS-Zeit, der den in Fig. 1 gezeigten Schaltkreis zur Steuerung eines AC- Zeitsteuerungsparameters eines Halbleiterspeicherbauelements verwendet.
Bezugnehmend auf Fig. 7, weist ein Schaltkreis 700 zur Detektion einer RAS-Zeit eine Konfiguration auf, die derjenigen des in Fig. 3 gezeigten Schaltkreises 300 zur Erkennung eines Zyklus eines Referenztaktsignals ähnlich ist. D. h., der Schaltkreis 700 umfasst: einen die Verzögerungszeit definierenden Teil 710, der einen Zeilenaktiv-Befehl RA empfängt, einen Vergleichsteil 720, der das Ausgangssignal des die Verzögerungszeit definierenden Teils 710 und den Zeilenaktiv-Befehl RA empfängt und diese beiden vergleicht, um ein Vergleichssignal COMP zu erzeugen, und einen Steuerteil 730, welcher den Zeilenaktiv-Befehl RA mit dem Vergleichssignal COMP vergleicht und ein Betriebssteuersignal TRAS erzeugt.
Der die Verzögerungszeit definierende Teil 710 umfasst Verzögerungseinheiten 711, 712 und 713. Der Vergleichsteil 720 umfasst ein NAND- Gatter. Der Steuerteil 730 weist eine Konfiguration auf, die ähnlich derjenigen des ersten oder zweiten Steuerteils 350 oder 360 von Fig. 3 ist.
Aus Sicht des Betriebs des Schaltkreises 700 ist die RAS-Zeit diejenige Zeit, die benötigt wird, um einen Vorladebefehl freizugeben, nachdem der Zeilenaktiv-Befehl RA freigegeben ist. Wenn der Vorladebefehl freigegeben wird, nachdem der Zeilenaktiv-Befehl RA freigegeben ist, wird der Zeilenaktiv-Befehl RA gesperrt und folglich ist die RAS-Zeit diejenige Zeit, die von der Freischaltung des Zeilenaktiv-Befehls bis zu dessen erneuter Sperrung benötigt wird.
Der Betrieb des in Fig. 7 gezeigten Schaltkreises 700 zur Detektion der RAS-Zeit ist ähnlich wie derjenige des in Fig. 3 gezeigten Schaltkreises 300 zur Erkennung eines Zyklus eines Referenztaktsignals. D. h., wenn der Zeilenaktiv-Befehl RA an den die Verzögerungszeit definierenden Teil 710 angelegt wird, verzögert der die Verzögerungszeit definierende Teil 710 den Zeilenaktiv-Befehl RA für eine vorbestimmte Zeit und legt den Zeilenaktiv-Befehl RA an den Vergleichsteil 720 an. Der Vergleichsteil 720 vergleicht das Ausgangssignal des die Verzögerungszeit definierenden Teils 710 mit dem Zeilenaktiv-Befehl RA und erzeugt ein Vergleichspulssignal COMP mit einem vorbestimmten aktiven Bereich. Der Steuerteil 730 empfängt das Vergleichspulssignal COMP und den Zeilenaktiv-Befehl RA, vergleicht, ob der Zeilenaktiv-Befehl RA länger oder kürzer als das Vergleichspulssignal COMP ist, wenn der Zeilenaktiv-Befehl RA auf einen Low-Pegel übergeht, und erzeugt folglich das Betriebssteuersignal TRAS. Folglich weist das Betriebssteuersignal TRAS Informationen darüber auf, ob der Zeilenaktiv-Befehl RA länger oder kürzer als das Vergleichspulssignal COMP ist.
Die RAS-Zeit bedeutet, wie oben beschrieben, diejenige Zeit, die benötigt wird, um den Zeilenaktiv-Befehl RA freizugeben und dann zu sperren. In der Ausführungsform von Fig. 7 wird angenommen, dass die RAS-Zeit berücksichtigt, ob der Zeilenaktiv-Befehl länger oder kürzer als das Vergleichspulssignal COMP für jede RC-Zeit ist. Hierbei ist die RC- Zeit diejenige Zeit, die benötigt wird, um den Zeilenaktiv-Befehl RA erneut freizuschalten, nachdem der Zeilenaktiv-Befehl RA freigeschaltet und gesperrt wird. Folglich besteht, wie in dem in Fig. 3 gezeigten Schaltkreis 300 zur Erkennung eines Zyklus eines Referenztaktsignals, keine Notwendigkeit, einen separaten Schaltkreis zur Erzeugung eines betriebsbestimmenden Signals OPDS zur Verfügung zu stellen, um eine Zeit zur Erkennung eines Zyklus eines Referenztaktsignals zu selektieren.
Fig. 8 ist ein Blockschaltbild eines internen Spannungsgenerators, der ein Signal zur Steuerung des Betriebs des in Fig. 7 gezeigten Schaltkreises verwendet. Ein herkömmlicher interner Spannungsgenerator 800 umfasst: einen Spannungsgenerator 810, der eine externe Spannung EV empfängt und eine interne Spannung IV erzeugt, einen Pulsgenerator 820, der ein Pulssignal in Abhängigkeit von einem Zeilenaktiv-Befehl (RA-Befehl) erzeugt, und einen Spannungsgenerator 830, der eine vorbestimmte Spannung in Abhängigkeit von der externen Spannung EV und einem Ausgangssignal OVDRV_N des Pulsgenerators 820 erzeugt. Der interne Spannungsgenerator 800 von Fig. 8 umfasst zusätzlich einen Pulsgenerator 840, der ein Pulssignal in Abhängigkeit von einem Betriebssteuersignal TRAS erzeugt, das im Schaltkreis 700 von Fig. 7 erzeugt wird, und einen Spannungsgenerator 850, der eine vorbestimmte Spannung in Abhängigkeit des Ausgangssignals OVDRV_S des Pulsgenerators 840 und der externen Spannung EV erzeugt.
Fig. 9 beschreibt den Betrieb des in Fig. 8 gezeigten internen Spannungsgenerators.
Die Leistungsaufnahme eines Speicherfelds nimmt zu, wenn der Zeilenaktiv-Befehl RA im Halbleiterspeicherbauelement freigegeben wird und folglich nimmt der Pegel der internen Spannung IV erheblich ab. Dieser interne Spannungsabfall wird als ein mit VDIP markiertes Zeitsegment in Fig. 9 gezeigt. Folglich umfassen die meisten Halbleiterspeicherbauelemente einen Schaltkreis, der den Spannungsabfall der internen Spannung IV kompensiert.
Als ein Beispiel eines Kompensationsschaltkreises ist ein Schaltkreis aufgeführt, der ein kurzes Pulssignal OVDRV_N erzeugt, wenn der Zeilenaktiv-Befehl RA freigegeben ist, und dann zusätzliche Leistung in Abhängigkeit des kurzen Pulssignals OVDRV_N erzeugt, wodurch die Treiberleistung des Spannungsgenerators 810 sofort erhöht wird. Jedoch kann mit diesem Verfahren die Leistung aufgrund von Problemen wie dem Überschreiten der Treiberleistung des Spannungsgenerators 810 nicht unbegrenzt erhöht werden.
Ein Teil des Spannungsabfalls wird durch einen Schaltkreis kompensiert, der ein Pulssignal in Abhängigkeit von einem Zeilenaktiv-Befehl RA erzeugt und dann eine vorbestimmte Spannung erzeugt. Der verbleibende Spannungsabfall wird durch den normalen Betrieb des Spannungsgenerators 810 während einer RAS-Zeit kompensiert. Wenn die RAS-Zeit ausreichend ist, kann die Kompensation des Spannungsabfalls durch Verwendung des Pulsgenerators 820 und des Spannungsgenerators 830, die durch den Zeilenaktiv-Befehl RA angesteuert werden, effektiv funktionieren. Wenn jedoch die RAS-Zeit reduziert wird, ist es möglich, dass der Spannungsgenerator 810 nicht effektiv arbeitet und folglich wird es schwierig, den Spannungsabfall der internen Spannung IV zu kompensieren.
Um dieses Problem zu lösen, werden der Pulsgenerator 840 und der Spannungsgenerator 850, die in Abhängigkeit von dem vom Schaltkreis 700 ausgegebenen Betriebssteuersignal TRAS arbeiten, zum internen Spannungsgenerator 800 hinzugefügt. In anderen Worten, wenn die RAS-Zeit kürzer als eine voreingestellte Zeit ist, wird das Betriebssteuersignal TRAS mit einem vorbestimmten logischen Pegel erzeugt, der Pulsgenerator 840 erzeugt das Pulssignal OVDRV_S in Abhängigkeit vom Betriebssteuersignal TRAS mit dem vorbestimmten logischen Pegel und die Treiberleistung des Spannungsgenerators 810 wird durch den Spannungsgenerator 850 erhöht, der das Pulssignal OVDRV_S empfängt.
Der in Fig. 8 gezeigte interne Spannungsgenerator 800 erzeugt ein kurzes Pulssignal OVDRV_N in Abhängigkeit vom Zeilenaktiv-Befehl RA, wenn die RAS-Zeit lang ist (beispielsweise in dem Fall, wenn das Betriebssteuersignal TRAS einen Low-Pegel aufweist), und erhöht die Treiberleistung des Spannungsgenerators 810 durch eine Spannung, die im Spannungsgenerator 830 erzeugt wird. Wenn die RAS-Zeit kurz ist, (beispielsweise in dem Fall, wenn das Betriebssteuersignal TRAS einen High-Pegel aufweist) erzeugt der Pulsgenerator 840 das kurze Pulssignal OVDRV_S durch Empfangen des Betriebssteuersignals TRAS mit einem High-Pegel vom Schaltkreis 700. Der Spannungsgenerator 850 reagiert auf das Signal OVDRV_S durch weiteres Erhöhen der Treiberleistung des Spannungsgenerators 810. Das Pulssignal OVDRV_N, das erzeugt wird, wenn der Pulsgenerator 820 auf den Zeilenaktiv-Befehl RA reagiert, und das Pulssignal OVDRV_S, das erzeugt wird, wenn der Pulsgenerator 840 auf das Betriebssteuersignal TRAS reagiert, sind in Fig. 9 gezeigt. In Fig. 9 verbessert sich der Pegel der internen Spannung IV, wenn das Pulssignal erzeugt wird.
Fig. 10 ist ein Schaltbild eines Schaltkreises zur Detektion einer RC-Zeit, der den in Fig. 1 gezeigten Schaltkreis zur Steuerung eines AC- Zeitsteuerungsparameters verwendet.
Fig. 11 zeigt einen Schaltkreis zur Erzeugung eines Steuersignals mit Information bezüglich einer RC-Zeit.
Fig. 12 ist ein Zeitsteuerungsdiagramm, das den Betrieb der in Fig. 10 und Fig. 11 gezeigten Schaltkreise illustriert.
Ein in Fig. 10 gezeigter Schaltkreis 900 zur Detektion einer RC-Zeit unterscheidet sich vom in Fig. 3 gezeigten Schaltkreis 300 zur Erkennung eines Zyklus eines Referenztaktsignals beispielsweise dadurch, dass ein Toggle-Flip-Flop 910 ein betriebsbestimmendes Signal OPDS erzeugt, das bei jeder steigenden Flanke des Zeilenaktiv-Befehls RA invertiert wird, und ein NOR-Gatter anstatt eines NAND-Gatters in einem der beiden Vergleichsteile verwendet wird.
Der Betrieb des Schaltkreises 900 zur Detektion einer RC-Zeit wird unter Bezugnahme auf Fig. 10, Fig. 11 und Fig. 12 beschrieben.
Die RC-Zeit tRC ist diejenige Zeit, die benötigt wird, bis der Zeilenaktiv- Befehl RA erneut freigegeben wird, nachdem der Zeilenaktiv-Befehl RA freigegeben und gesperrt wurde.
Der in Fig. 10 gezeigte Schaltkreis 900 zur Detektion einer RC-Zeit umfasst zwei die Verzögerungszeit definierende Teile 920 und 950, zwei Vergleichsteile 930 und 960 und zwei Steuerteile 940 und 970, um die RC-Zeit tRC bei jeder steigenden Flanke des Zeilenaktiv-Befehls RA zu detektieren.
Um die RC-Zeit tRC bei jeder steigenden Flanke des Zeilenaktiv-Befehls RA zu detektieren, erzeugt das Toggle-Flip-Flop 910 ein betriebsbestimmendes Signal OPDS, das bei jeder steigenden Flanke des Zeilenaktiv-Befehls RA invertiert wird.
Das betriebsbestimmende Signal OPDS wird an den die Verzögerungszeit bestimmenden Teil 920 bei einer steigenden Flanke des betriebsbestimmenden Signals OPDS angelegt und ein erstes Vergleichspulssignal COMP1 wird im Vergleichsteil 930 mit einer vorbestimmten aktiven Breite erzeugt. Der Steuerteil 940 erzeugt ein erstes Betriebssteuersignal OPCON1, das durch Vergleichen des ersten Vergleichspulssignals COMP1 mit dem betriebsbestimmenden Signal OPDS bei der nächsten fallenden Flanke des betriebsbestimmenden Signals OPDS zwischengespeichert wird. Bezugnehmend auf Fig. 12, ist der aktive Bereich des betriebsbestimmenden Signals OPDS kürzer als der des ersten Vergleichspulssignals COMP1, und in solch einem Fall wird das erste Betriebssteuersignal OPCON1 mit einem High-Pegel erzeugt.
Das betriebsbestimmende Signal OPDS wird an den die Verzögerungszeit definierenden Teil 950 bei einer fallenden Flanke des betriebsbestimmenden Signals OPDS angelegt und ein zweites Vergleichspulssignal COMP2 wird im Vergleichsteil 960 mit einem vorbestimmten aktiven Bereich erzeugt. Ein Signal, das durch Vergleichen des zweiten Vergleichspulssignals COMP2 mit dem betriebsbestimmenden Signal OPDS bei der nächsten steigenden Flanke des betriebsbestimmenden Signals OPDS gespeichert wird, wird im Steuerteil 940 als ein zweites Betriebssteuersignal OPCON2 erzeugt. Bezugnehmend auf Fig. 12, weist das zweite Betriebssteuersignal COMP2 einen Low-Pegel bei der steigenden Flanke des betriebsbestimmenden Signals OPDS auf und in einem solchen Fall wird das zweite Betriebssteuersignal OPCON2 mit einem Low-Pegel erzeugt.
In gleicher Weise wird die RC-Zeit tRC bei jeder steigenden Flanke des Zeilenaktiv-Befehls RA erkannt, d. h. bei jeder steigenden und fallenden Flanke des betriebsbestimmenden Signals OPDS, und folglich kann der in Fig. 10 gezeigte Schaltkreis 900 zur Detektion einer RC-Zeit die fortlaufende RC-Zeit tRC erkennen.
Der in Fig. 11 gezeigte Schaltkreis 980 gibt alternierend das erste Betriebssteuersignal OPCON1 und das zweite Betriebssteuersignal OPCON2 bei jeder steigenden und fallenden Flanke des betriebsbestimmenden Signals OPDS aus. D. h., dass das erste Betriebssteuersignal OPCON1 als ein Steuersignal TRC_S bei der fallenden Flanke des betriebsbestimmenden Signals OPDS ausgegeben wird, und dass das zweite Betriebssteuersignal OPCON2 als das Steuersignal TRC_S bei der steigenden Flanke des betriebsbestimmenden Signals OPDS ausgegeben wird.
Das Steuersignal TRC_S weist Information über die RC-Zeit tRC im vorherigen Schritt bei jeder steigenden Flanke des Zeilenaktiv-Befehls RA auf, d. h. durch diesen Vorgang wird Information darüber erzeugt, ob die RC-Zeit tRC länger oder kürzer als eine voreingestellte, vorbestimmte Zeit ist.
Das Steuersignal TRC_S kann in einem Anwendungsschaltkreis zur Steuerung eines internen Betriebs eines Halbleiterspeicherbauelements verwendet werden.
Wie oben beschrieben, können ein Steuerschaltkreis eines AC-Zeitsteuerungsparameters für ein Halbleiterspeicherbauelement und ein zugehöriges Betriebsverfahren gemäß der vorliegenden Erfindung eine Änderung in einem AC-Zeitsteuerungsparameter des Halbleiterspeicherbauelements erkennen und den Betrieb des Halbleiterspeicherbauelements dem AC-Zeitsteuerungsparameter angepasst steuern.
Während die Erfindung insbesondere unter Bezugnahme auf ihre bevorzugten Ausführungsformen gezeigt und beschrieben wurde, ist es für den Fachmann selbstverständlich, dass verschiedene Änderungen in Form und Details gemacht werden können, ohne von dem durch die angefügten Ansprüche definierten Wesen und Umfang der Erfindung abzuweichen.

Claims

1. Schaltkreis zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements durch Erkennen einer Änderung des AC-Zeitsteuerungsparameters und Steuerung des Betriebs des Halbleiterspeicherbauelements, mit:

- einem die Verzögerungszeit definierenden Teil zum Empfangen eines Eingangssignals und Erzeugen eines ersten bis n-ten (wobei n eine natürliche Zahl ist) Verzögerungssignals, wobei jedes Verzögerungssignal in Bezug auf das Eingangssignal mit einer zugehörigen Verzögerungszeit verzögert ist,

- einem Vergleichsteil zum Empfangen des Eingangssignals und des ersten bis n-ten Verzögerungssignals und Erzeugen eines ersten bis n-ten Vergleichspulssignals, die jeweils einen aktiven Bereich mit einer zugehörigen Dauer aufweisen, und

- einem Steuerteil zum Empfangen des Eingangssignals und des ersten bis n-ten Vergleichspulssignals, Vergleichen des Eingangssignals mit dem ersten bis n-ten Vergleichspulssignal und Erzeugen eines ersten bis n-ten Betriebssteuersignals zur Steuerung des AC-Zeitsteuerungsparameters des Halbleiterspeicherbauelements.

2. Schaltkreis nach Anspruch 1, wobei das Eingangssignal ein Taktsignal eines Halbleiterspeicherbauelements ist oder aufeinanderfolgende Befehle beinhaltet.

3. Schaltkreis nach Anspruch 1 oder 2, wobei der die Verzögerungszeit definierende Teil umfasst:

- eine erste Verzögerungseinheit zum Erzeugen des ersten Verzögerungssignals durch Empfangen des Eingangssignals und Verzögern des Eingangssignals mit einer ersten Verzögerungszeit,

- eine zweite Verzögerungseinheit zum Erzeugen des zweiten Verzögerungssignals durch Empfangen des ersten Verzögerungssignals und Verzögern des ersten Verzögerungssignals mit einer zweiten Verzögerungszeit und

- eine n-te Verzögerungseinheit zum Erzeugen des n-ten Verzögerungssignals durch Empfangen eines (n - 1)-ten Verzögerungssignals und Verzögern des (n - 1)-ten Verzögerungssignals mit einer vorbestimmten Verzögerungszeit.

4. Schaltkreis nach Anspruch 3, wobei die Verzögerungseinheiten unterschiedliche Verzögerungszeiten aufweisen.

5. Schaltkreis nach einem der Ansprüche 1 bis 4, wobei der Vergleichsteil ein erstes bis n-tes Vergleichsmittel umfasst, die jeweils das Eingangssignal und jeweils ein zugehöriges des ersten bis n-ten Verzögerungssignals empfangen und ein zugehöriges eines ersten bis n-ten Vergleichspulssignals erzeugen.

6. Schaltkreis nach einem der Ansprüche 1 bis 5, wobei das erste bis n-te Vergleichspulssignal aktive Bereiche mit unterschiedlichen Dauern aufweisen.

7. Schaltkreis nach einem der Ansprüche 1 bis 6, wobei der Steuerteil einen ersten bis n-ten betriebssteuernden Teil umfasst, die jeweils das Eingangssignal und ein zugehöriges des ersten bis n-ten Vergleichspulssignals empfangen, einen aktiven Bereich des Eingangssignals mit der Zeitdauer des aktiven Bereichs des zugehörigen des ersten bis n-ten Vergleichspulssignals vergleichen und ein zugehöriges des ersten bis n-ten Betriebssteuersignals erzeugen.

8. Schaltkreis nach einem der Ansprüche 1 bis 7, wobei das erste bis n-te Betriebssteuersignal durch ihren jeweiligen logischen Pegel darstellen, ob die aktiven Bereiche des Eingangssignals länger oder kürzer als diejenigen des ersten bis n-ten Vergleichspulssignals sind.

9. Schaltkreis nach einem der Ansprüche 1 bis 8, wobei dieser des Weiteren einen betriebsbestimmenden Teil umfasst, der das Eingangssignal und ein Betriebsfreigabesignal empfängt und bestimmt, ob ein Betriebseingangssignal, das die Freigabe oder Sperrung des Schaltkreises steuert, an den die Verzögerungszeit definierenden Teil übertragen wird.

10. Schaltkreis nach Anspruch 9, wobei das Betriebsfreigabesignal durch einen Modusregistersatz (MRS) erzeugt wird.

11. Schaltkreis nach Anspruch 9 oder 10, wobei der betriebstimmende Teil ein NAND-Gatter ist, das das Eingangssignal und das Betriebsfreigabesignal als Eingangssignale hat.

12. Verfahren zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements durch Erkennen einer Änderung des AC-Zeitsteuerungsparameters des Halbleiterspeicherbauelements und Steuern des Betriebs des Halbleiterspeicherbauelements, wobei das Verfahren beinhaltet:

a) Empfangen eines Eingangssignals und Erzeugen eines ersten bis n-ten (wobei n eine natürliche Zahl ist) Verzögerungssignals, die jeweils bezüglich des Eingangssignals mit einer zugehörigen Verzögerungszeit verzögert sind,

b) Verwenden des Eingangssignals und des ersten bis n-ten Verzögerungssignals zur Erzeugung eines ersten bis n-ten Vergleichspulssignals, die jeweils einen aktiven Bereich mit einer Dauer aufweisen, die mit einer der Verzögerungszeiten korrespondiert, und

c) Vergleichen des Eingangssignals mit dem ersten bis n-ten Vergleichspulssignal und Erzeugen eines ersten bis n-ten Betriebssteuersignals zur Steuerung eines AC-Zeitsteuerungsparameters eines Halbleiterspeicherbauelements.

13. Verfahren nach Anspruch 12, wobei das Eingangssignal ein Taktsignal eines Halbleiterspeicherbauelements ist oder aufeinanderfolgende Befehle beinhaltet.

14. Verfahren nach Anspruch 12 oder 13, wobei das Eingangssignal in Abhängigkeit von einem Betriebsfreigabesignal angelegt wird.

15. Verfahren nach Anspruch 14, wobei das Betriebsfreigabesignal durch einen Modusregistersatz (MRS) erzeugt wird.

16. Verfahren nach einem der Ansprüche 12 bis 15, wobei n mindestens drei ist und Schritt a umfasst:

1. Erzeugen des ersten Verzögerungssignals durch Verzögern des Eingangssignals mit einer ersten Verzögerungszeit,

2. Erzeugen des zweiten Verzögerungssignals durch Verzögern des ersten Verzögerungssignals mit einer zweiten Verzögerungszeit und

3. Erzeugen des n-ten Verzögerungssignals durch Verzögern eines (n-1)-ten Verzögerungssignals mit einer n-ten Verzögerungszeit.

17. Verfahren nach einem der Ansprüche 12 bis 16, wobei das erste bis n-te Verzögerungssignal unterschiedliche Verzögerungszeiten aufweisen.

18. Verfahren nach einem der Ansprüche 12 bis 17, wobei das erste bis n-te Vergleichspulssignal unterschiedliche Dauern ihrer aktiven Bereiche aufweisen.

19. Verfahren nach einem der Ansprüche 12 bis 18, wobei das erste bis n-te Betriebssteuersignal durch ihre individuellen logischen Pegel anzeigen, ob die aktiven Bereiche des Eingangssignals länger oder kürzer als diejenigen des ersten bis n-ten Vergleichspulssignals sind.

20. Schaltkreis zur Erkennung eines Zyklus eines Referenztaktsignals durch Erkennen einer Änderung in einem AC-Zeitsteuerungsparameter eines Halbleiterspeicherbauelements und zur Steuerung des Betriebs des Halbleiterspeicherbauelements, mit:
einem betriebsbestimmenden Teil zum Empfangen eines Eingangssignals und eines Betriebsfreigabesignals und Erzeugen eines betriebsbestimmenden Signals,
einem die Verzögerungszeit definierenden Teil zum Empfangen des Eingangssignals und Erzeugen eines ersten und zweiten Verzögerungssignals, die bezüglich des Eingangssignals mit einer zugehörigen Verzögerungszeit verzögert sind,
einem Vergleichsteil zum Empfangen des ersten und zweiten Verzögerungssignals und Erzeugen eines ersten und zweiten Vergleichspulssignals, die jeweils einen aktiven Bereich mit einer Dauer aufweisen, die mit der Verzögerungszeit des zugehörigen Verzögerungssignals korrespondiert, und
einem Steuerteil zum Empfangen des betriebsbestimmenden Signals und des ersten und zweiten Vergleichspulssignals, Vergleichen des betriebsbestimmenden Signals mit dem ersten und zweiten Vergleichspulssignal und Erzeugen des ersten und zweiten Betriebssteuersignals, basierend auf dem Vergleich des betriebsbestimmenden Signals mit den Vergleichspulssignalen zur Steuerung des Halbleiterspeicherbauelements.

21. Schaltkreis nach Anspruch 20, wobei das Eingangssignal ein Referenztaktsignal ist.

22. Schaltkreis nach Anspruch 20 oder 21, wobei der betriebsbestimmende Teil ein Flip-Flop ist, das das Betriebsfreigabesignal an einem Eingangsanschluss empfängt, das Eingangssignal an einem Takteingangsanschluss empfängt und das betriebsbestimmende Signal an einem Ausgangsanschluss ausgibt.

23. Schaltkreis nach einem der Ansprüche 20 bis 22, wobei der die Verzögerungszeit definierende Teil eine ungerade Anzahl von Verzögerungseinheiten umfasst, die zugehörige Verzögerungszeiten aufweisen und in Serie geschaltet sind.

24. Schaltkreis nach Anspruch 23, wobei das Eingangssignal zur Erzeugung des ersten Verzögerungssignals mit einer ersten Verzögerungszeit durch alle in Serie geschalteten Verzögerungseinheiten hindurchtritt und das Eingangssignal zur Erzeugung des zweiten Verzögerungssignals mit einer zweiten Verzögerungszeit durch eine ungerade Anzahl von Verzögerungseinheiten hindurchtritt.

25. Schaltkreis nach Anspruch 23 oder 24, wobei die Verzögerungseinheiten unterschiedliche Verzögerungszeiten aufweisen.

26. Schaltkreis nach einem der Ansprüche 20 bis 25, wobei der Vergleichsteil umfasst:
ein erstes Vergleichsmittel, das das Eingangssignal und das zugehörige erste Verzögerungssignal empfängt und das erste Vergleichspulssignal mit einem aktiven Bereich mit einer Dauer korrespondierend zur ersten Verzögerungszeit erzeugt, und
einem zweiten Vergleichsmittel, das das Eingangssignal und das zugehörige zweite Verzögerungssignal empfängt und das zweite Vergleichspulssignal mit einem aktiven Bereich mit einer vorbestimmten Dauer erzeugt, die mit der zweiten Verzögerungszeit korrespondiert.

27. Schaltkreis nach Anspruch 26, wobei das erste und das zweite Vergleichsmittel NAND-Gatter sind.

28. Schaltkreis nach einem der Ansprüche 20 bis 27, wobei das erste und das zweite Vergleichspulssignal aktive Bereiche mit unterschiedlicher Dauer aufweisen.

29. Schaltkreis nach einem der Ansprüche 20 bis 28, wobei der Steuerteil umfasst:
einen ersten betriebssteuernden Teil, der das betriebsbestimmende Signal und das zugehörige erste Vergleichspulssignal empfängt, die Dauer eines aktiven Bereichs des betriebsbestimmenden Signals mit der Dauer eines aktiven Bereichs des ersten Vergleichspulssignals vergleicht und das erste Betriebssteuersignal zur Steuerung des Halbleiterspeicherbauelements erzeugt, und
einen zweiten betriebsbestimmenden Teil, der das betriebsbestimmende Signal und das zugehörige zweite Vergleichspulssignal empfängt, die Dauer eines aktiven Bereichs des betriebsbestimmenden Signals mit der Dauer eines aktiven Bereichs des zweiten Vergleichspulssignals vergleicht und das zweite Betriebssteuersignal zur Steuerung des Halbleiterspeicherbauelements erzeugt.

30. Schaltkreis nach Anspruch 29, wobei das erste und zweite Betriebssteuersignal basierend auf ihren jeweiligen logischen Pegeln darstellen, ob der aktive Bereich des betriebsbestimmenden Signals länger oder kürzer als derjenige des ersten bzw. zweiten Vergleichspulssignals ist.

31. Schaltkreis nach Anspruch 29 oder 30, wobei der erste betriebssteuernde Teil umfasst:
einen ersten Inverter, der das betriebsbestimmende Signal empfängt und invertiert,
ein erstes Übertragungsgatter, das das erste Vergleichspulssignal in Abhängigkeit von dem betriebsbestimmenden Signal und einem Ausgangssignal des ersten Inverters an eine erste Zwischenspeichereinheit überträgt,
die erste Zwischenspeichereinheit, die einen zweiten Inverter zur Invertierung des Ausgangssignals des ersten Übertragungsgatters und einen dritten Inverter zur Invertierung des Ausgangssignals des zweiten Inverters und Anlegen des Ausgangssignals des dritten Inverters an den zweiten Inverter umfasst,
ein zweites Übertragungsgatter, das das Ausgangssignal der ersten Zwischenspeichereinheit in Abhängigkeit vom betriebsbestimmenden Signal und dem Ausgangssignal des ersten Inverters an einen vierten Inverter überträgt, und
den vierten Inverter, der das Ausgangssignal des zweiten Übertragungsgatters invertiert und ein Ausgangssignal als das erste Betriebssteuersignal erzeugt.

32. Schaltkreis nach einem der Ansprüche 29 bis 31, wobei der zweite betriebssteuernde Teil umfasst:
einen fünften Inverter, der das betriebsbestimmende Signal empfängt und invertiert,
ein drittes Übertragungsgatter, das das zweite Vergleichspulssignal in Abhängigkeit vom betriebsbestimmenden Signal und einem Ausgangssignal des fünften Inverters an eine zweite Zwischenspeichereinheit überträgt,
die zweite Zwischenspeichereinheit, die einen sechsten Inverter zur Invertierung des Ausgangssignals des dritten Übertragungsgatters und einen siebten Inverter zur Invertierung des Ausgangssignals des sechsten Inverters und Anlegen des Ausgangssignals des siebten Inverters an den sechsten Inverter umfasst,
ein viertes Übertragungsgatter, das das Ausgangssignal der zweiten Zwischenspeichereinheit in Abhängigkeit vom betriebsbestimmenden Signal und dem Ausgangssignal des fünften Inverters an einen vorbestimmten achten Inverter überträgt, und
den achten Inverter, der das Ausgangssignal des vierten Übertragungsgatters invertiert und als Ausgangssignal das zweite Betriebssteuersignal erzeugt.

33. Verfahren zum Betrieb eines Halbleiterspeicherbauelements, mit den Schritten:
Vergleichen der Dauer eines Eingangssignals mit der Dauer eines ersten, intern erzeugten Vergleichspulses,
Selektieren eines ersten internen Betriebs, wenn die Dauer des Eingangssignals kleiner ist als die Dauer des Vergleichspulses, und
Selektieren eines zweiten internen Betriebs, wenn die Dauer des Eingangssignals größer ist als die Dauer des Vergleichspulses.

34. Verfahren nach Anspruch 33, wobei das Eingangssignal ein Referenztaktsignal ist und der erste und der zweite interne Betrieb eine Betriebszeitsteuerung umfassen, wobei der erste interne Betrieb zur Ausführung mehr Referenztaktperioden benötigt als der zweite interne Betrieb.

35. Verfahren nach Anspruch 33, wobei das Eingangssignal ein Zeilenadressensignal ist und der erste interne Betrieb die momentane Aktivierung eines ersten zusätzlichen internen Spannungsgenerators in Abhängigkeit vom Anlegen des Zeilenadressensignals umfasst.

36. Verfahren nach Anspruch 35, wobei sowohl der erste als auch der zweite interne Betrieb eine momentane Aktivierung eines zweiten zusätzlichen internen Spannungsgenerators in Abhängigkeit vom Anlegen eines Zeilenadressensignals umfassen.

37. Verfahren nach einem der Ansprüche 33 bis 36, mit den weiteren Schritten:
Vergleichen der Dauer des Eingangssignals mit der Dauer eines zweiten, intern erzeugten Vergleichspulses, wobei die Dauer des zweiten Vergleichspulses kürzer als die Dauer des ersten Vergleichspulses ist,
Selektieren des ersten internen Betriebs, wenn die Dauer des Eingangssignals größer ist als die Dauer des zweiten Vergleichspulses, aber geringer ist als die Dauer des ersten Vergleichspulses, und
Selektieren eines dritten internen Betriebs, wenn die Dauer des Eingangssignals kleiner ist als die Dauer des zweiten Vergleichspulses.

38. Verfahren nach Anspruch 37, wobei der dritte interne Betrieb das Sperren einer Operation umfasst, die ansonsten auftreten würde.

39. Verfahren nach einem der Ansprüche 33 bis 38, wobei das Eingangssignal das Zeitintervall zwischen zwei aufeinanderfolgenden Zuweisungen eines Zeilenadressensignals ist und wobei das Vergleichen der Dauer des Eingangssignals ein Alternieren der Vergleichsfunktionen zwischen zwei Schaltkreisen umfasst, so dass der erste Schaltkreis die Zeit zwischen einer Zuweisung eines ersten Zeilenadressensignals und einer Zuweisung eines zweiten Zeilenadressensignals vergleicht und der zweite Schaltkreis die Zeit zwischen einer Zuweisung des zweiten Zeilenadressensignals und einer Zuweisung eines dritten Zeilenadressensignals vergleicht.

40. Halbleiterspeicherbauelement mit einem Steuerschaltkreis zur Modifikation des Verhaltens des Bauelements, wobei der Steuerschaltkreis beinhaltet:
einen ersten Verzögerungsschaltkreis zum Erzeugen eines ersten verzögerten Signals in Abhängigkeit von einem Eingangssignal,
einen ersten Pulsgenerator zum Erzeugen eines ersten Vergleichspulses, wobei der erste Vergleichspuls eine Dauer aufweist, die mit der Verzögerung des ersten Verzögerungsschaltkreises in Beziehung steht, und in Abhängigkeit von einer Zuweisung eines Eingangssignals getriggert wird, und
einen ersten Zeitdauer-Komparator zum Erzeugen eines ersten Betriebssteuersignals, wobei das Betriebssteuersignal auf einen ersten logischen Zustand gesetzt wird, wenn die Dauer des Eingangssignals länger ist als die Dauer des ersten Vergleichspulses, und das Betriebssteuersignal auf einen zweiten logischen Zustand gesetzt wird, wenn die Dauer des Eingangssignals kürzer ist als die Dauer des ersten Vergleichspulses.

41. Halbleiterspeicherbauelement nach Anspruch 40, das des Weiteren umfasst:
einen zweiten Verzögerungsschaltkreis zum Erzeugen eines zweiten verzögerten Signals in Abhängigkeit vom Eingangssignal,
einen zweiten Pulsgenerator zum Erzeugen eines zweiten Vergleichspulses, wobei der zweite Vergleichspuls eine Dauer aufweist, die mit der Verzögerung des zweiten Verzögerungsschaltkreises in Beziehung steht, und in Abhängigkeit von einer Zuweisung eines Eingangssignals getriggert wird, und
einen zweiten Zeitdauer-Komparator zum Erzeugen eines zweiten Betriebssteuersignals, wobei das zweite Betriebssteuersignal auf einen ersten logischen Zustand gesetzt wird, wenn die Dauer des Eingangssignals länger als die Dauer des zweiten Vergleichspulssignals ist, und das zweite Betriebssteuersignal auf einen zweiten logischen Zustand gesetzt wird, wenn die Dauer des Eingangssignals kürzer als die Dauer des zweiten Vergleichspulses ist.

42. Halbleiterspeicherbauelement nach Anspruch 41, wobei das Eingangssignal des zweiten Verzögerungsschaltkreises das Ausgangssignal des ersten Verzögerungsschaltkreises ist, so dass die Dauer des zweiten Vergleichspulses sowohl mit der Verzögerung des ersten als auch des zweiten Verzögerungsschaltkreises in Beziehung steht.

43. Halbleiterspeicherbauelement nach Anspruch 41 oder 42, wobei das Eingangssignal ein Referenztaktsignal ist, das Halbleiterspeicherbauelement eine selektierte interne Operation in einer ersten Anzahl von Referenztaktperioden ausführt, wenn das zweite Betriebssteuersignal auf einen ersten logischen Zustand gesetzt ist, und das Halbleiterspeicherbauelement die selektierte interne Operation in einer zweiten, größeren Anzahl von Referenztaktperioden ausführt, wenn das zweite Betriebssteuersignal auf den zweiten logischen Zustand gesetzt ist.

44. Halbleiterspeicherbauelement nach Anspruch 43, wobei die selektierte interne Operation gesperrt ist, wenn das erste Betriebssteuersignal auf den zweiten logischen Zustand gesetzt ist.

45. Halbleiterspeicherbauelement nach einem der Ansprüche 41 bis 44, wobei das Eingangssignal ein Befehlssignal ist und der Steuerschaltkreis das Verhalten des Bauelements basierend auf dem Zeitintervall zwischen aufeinanderfolgenden Befehlssignalen modifiziert, wobei der Steuerschaltkreis des Weiteren umfasst:
einen Toggle-Schaltkreis, um den Vergleich des Zeitintervalls alternierend mit dem ersten Vergleichspuls oder dem zweiten Vergleichspuls zu bewirken, und
einen Auswahlschaltkreis, um das erste Betriebssteuersignal als ein Steuersignal auszuwählen, wenn der Toggle-Schaltkreis einen Vergleich des Zeitintervalls mit dem ersten Vergleichspuls bewirkt, und um das zweite Betriebssteuersignal als das Steuersignal auszuwählen, wenn der Toggle-Schaltkreis einen Vergleich des Zeitintervalls mit dem zweiten Vergleichspuls bewirkt.

46. Halbleiterspeicherbauelement nach einem der Ansprüche 40 bis 42, wobei das Eingangssignal ein Befehlssignal ist und der Steuerschaltkreis das Verhalten des Bauelements basierend auf einer aktiven Pulsbreite eines momentanen Befehlssignals modifiziert.

47. Halbleiterspeicherbauelement nach Anspruch 46, das des Weiteren einen Primärspannungsgenerator und einen ersten Zusatzspannungsgenerator umfasst und das Betriebssteuersignal den ersten Zusatzspannungsgenerator momentan aktiviert, um den Primärspannungsgenerator zu unterstützen, wenn das Betriebssteuersignal auf den zweiten logischen Zustand gesetzt wird.

48. Halbleiterspeicherbauelement nach Anspruch 47, das des Weiteren einen zweiten Zusatzspannungsgenerator umfasst, der momentan in Abhängigkeit vom gegenwärtigen Befehlssignal aktiviert wird, um den Primärspannungsgenerator zu unterstützen.