DE10240415A1 - Halbleiteranordnung, Verfahren zum Herstellen derselben, und Druckmaske - Google Patents

Halbleiteranordnung, Verfahren zum Herstellen derselben, und Druckmaske

Info

Publication number
DE10240415A1
DE10240415A1 DE10240415A DE10240415A DE10240415A1 DE 10240415 A1 DE10240415 A1 DE 10240415A1 DE 10240415 A DE10240415 A DE 10240415A DE 10240415 A DE10240415 A DE 10240415A DE 10240415 A1 DE10240415 A1 DE 10240415A1
Authority
DE
Germany
Prior art keywords
substrate
cavity
semiconductor device
cover
potting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10240415A
Other languages
English (en)
Other versions
DE10240415B4 (de
Inventor
Shigeki Kageyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10240415A1 publication Critical patent/DE10240415A1/de
Application granted granted Critical
Publication of DE10240415B4 publication Critical patent/DE10240415B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Eine Halbleiteranordnung enthält ein mehrschichtiges Substrat, welches mit einem Hohlraum, einem in dem Hohlraum platzierten Halbleiterchip, mit Anschlußflächen versehene Leiterbahnen, einer aus einem Vergußmaterial ausgebildeten Abdeckung, welche den Halbleiterchip bedeckt und einen vorspringenden Teil aufweist, und Chips ausgestattet ist, welche mit einem Lot mit einem niedrigen Schmelzpunkt mit den Leiterbahnen verbunden sind. Der vorspringende Teil weist eine Höhe von der Oberfläche des Mehrschichtsubstrats auf, welche größer als die Dicke der Leiterschicht ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung, ein Verfahren zum Herstellen der Halbleiteranordnung und eine Druckmaske, insbesondere auf ein Verfahren zum Drucken eines Verbindungsmaterials zum Verbinden von Schaltungselementen einer Halbleiteranordnung mit einer auf einem Substrat ausgebildeten Leiterschicht.
  • Die Verwendung von Hochfrequenz-Halbleiterchips einschließlich monolithischer integrierter Schaltkreise im Mikrowellenbereich (nachfolgend als "MMIC-Chip" für "monolithic microwave integrated circuit" bezeichnet) hat mit der Verbreitung von tragbaren persönlichen Assistenten in Zusammenhang mit einer Miniaturisierung und Gewichtsreduktion zunehmend an Bedeutung gewonnen. Der MMIC-Chip ist in einem Halbleitermodul oder einem Halbleiterpaket ausgebildet. Beim Herstellen eines Halbleitermoduls einschließlich eines MMIC-Chips wird der MMIC- Chip z. B. in einem in einem Mehrschichtsubstrat ausgebildeten Hohlraum platziert und mit dem Mehrschichtsubstrat durch Chipmontage verbunden, eine Lötcreme zum Verbinden von Schaltungselementen mit einer Leiterschicht wird auf die Oberfläche des Mehrschichtsubstrats gedruckt, und Schaltungselemente werden mit einer auf der Oberfläche des Mehrschichtsubstrats ausgebildeten Leiterschicht verbunden.
  • Um einen kleinen und leichten tragbaren persönlichen Assistenten herzustellen, sind Halbleiterchips, d. h. Schaltungselemente, miniaturisiert worden, um die Größe von Mehrschichtsubstraten zu reduzieren, und Gebiete für eine gedruckte Lötpaste zum Verbinden von Schaltungselementen mit der Leiterschicht sind zusätzlich zu der Miniaturisierung von MMIC-Chips reduziert worden.
  • Z. B sind Halbleiterchips des Typs 0603 mit einer Fläche von 0,6 mm × 0,3 mm in einer Ebene gegenüber denen des Typs 1005 mit einer Fläche von 1,0 mm × 0,5 mm in einer. Ebene bevorzugt worden.
  • Fig. 17 ist eine Schnittansicht eines in einem Hohlraum eingebetteten Moduls nach dem Stand der Technik, welches z. B. in der japanischen Offenlegungsschrift Nr. Hei. 8-321567 offenbart ist.
  • In Fig. 17 sind ein Modul 100, ein Halbleiterchip 102, ein Mehrschichtsubstrat 104, ein Hohlraum 104a, Chips 106, Randelektroden 108, eine Chipmontageschicht 110, Lötfilme 112, ein Vergußmaterial 114, Verbindungsdrähte 116, ein Schutzfilm 118, eine Wärme abgebende Fläche 120 und ein Metallgehäuse 122 gezeigt. In den Zeichnungen sind gleiche, ähnliche oder entsprechende Teile durchgängig mit den gleichen Bezugszeichen bezeichnet.
  • Dieses Modul 100 nach dem Stand der Technik wird nach einem Verfahren hergestellt wie folgt. Der Halbleiterchip 102 wird in dem Hohlraum 104a des Mehrschichtsubstrats 104 platziert und mit der Bodenfläche des Hohlraums 104a verbunden. Der Halbleiterchip 102 wird mit den Verbindungsdrähten 116 mit auf dem Mehrschichtsubstrat 104 ausgebildeten Leiterbahnen verbunden. Dann wird der Hohlraum 104a mit dem Vergußmaterial 114 gefüllt, und das Vergußmaterial 114 wird getrocknet. Das Vergußmaterial 114 wird so in den Hohlraum 104a gefüllt, daß die Oberfläche hiervon nicht von der Oberfläche des Mehrschichtsubstrats 104 hervorstehen kann. Nachfolgend werden die Lötfilme 112 zum Verbinden der Chips 106 mit den auf der Oberfläche des Mehrschichtsubstrats 104 ausgebildeten Leiterbahnen auf der Oberfläche des Mehrschichtsubstrats 104 gedruckt.
  • Fig. 18 ist eine typische Schnittansicht, welche zum Erläutern eines herkömmlichen Druckverfahrens zum Drucken der Lötfilme 112 auf der Oberfläche des Mehrschichtsubstrats 104 hilfreich ist. In Fig. 18 sind eine Druckmaske 124, Öffnungen 124a in der Druckmaske 124, ein Wischer bzw. eine Rakel 126 und eine Lötpaste 112a gezeigt.
  • Die Druckmaske 124 wird auf der Oberfläche des Mehrschichtsubstrats 104 platziert, die Lötpaste 112a wird auf die Oberfläche der Druckmaske 124 appliziert bzw. aufgebracht, und dann wird die Rakel 126 in der Richtung des Pfeils bewegt, um die Lötpaste 112a in die Öffnungen 124a der Druckmaske 124 zu pressen und die Lötpaste in einem Muster auf die Oberfläche des Mehrschichtsubstrats 104 aufzubringen. Dann wird die Druckmaske 124 von dem Mehrschichtsubstrat 104 getrennt, um die Lötfilme 112 auf der Oberfläche des Mehrschichtsubstrats 104 auszubilden. Dann werden die Chips 106 auf die Lötfilme 112 gebracht, und die Chips 106 und die Lötfilme 112 werden erhitzt, um die Chips 106 mit den Leiterbahnen zu verbinden.
  • Da Chips zunehmend miniaturisiert werden und Chips des Typs 0603 verbreitet anstelle jener des Typs 1005 verwendet werden, ist die Fläche der Öffnungen 124a der Druckmaske 124 dementsprechend reduziert. Daher haften die Lötfilme 112, welche durch Zwingen der Lötpaste 112a in die Öffnungen 124a mit der Rakel 126 auf der Oberfläche des Mehrschichtsubstrats 104 ausgebildet werden, an den Rändern der Öffnungen 124a der Druckmaske 124 und lösen sich vollständig von der Oberfläche des Mehrschichtsubstrats 104 ab oder lösen sich teilweise von der Oberfläche des Mehrschichtsubstrats 104 ab, und die Menge der auf der Oberfläche des Mehrschichtsubstrats 104 verbleibenden Lötpaste 112a wird viel geringer als erwartet, wenn die Druckmaske 124 von dem Mehrschichtsubstrat 104 getrennt wird, was zu einer fehlerhaften Montage der Chips auf dem Mehrschichtsubstrat 104 führt.
  • Obwohl die Erhöhung der Fließfähigkeit der Lötpaste 112a die Möglichkeit einer Ablösung des Lötfilms 112 von der Oberfläche des Mehrschichtsubstrats 104 reduzieren wird, neigen aneinandergrenzende Lötfilme 112 dazu, sich zu verbinden, weil die Lötpaste 112 fließfähig ist und demzufolge die Leiterbahnen kurzgeschlossen werden und die Ausbeuterate der Halbleiteranordnungen reduziert wird.
  • Daher neigen Lötfilme, welche aus einer herkömmlichen Lötpaste mit einer geringen Fließfähigkeit ausgebildet sind, dazu, sich beim Trennen der Druckmaske 124 von der Oberfläche des Mehrschichtsubstrats 104 von der Oberfläche des Mehrschichtsubstrats 104 abzulösen, wenn die Komponenten der Halbleiteranordnung miniaturisiert werden und die Lötfilme an kleinflächigen Teilen der Oberfläche des Mehrschichtsubstrats 104 befestigt werden müssen. Andererseits neigen Lötfilme, welche aus einer Lötpaste mit einer hohen Fließfähigkeit ausgebildet sind, zum Fließen und können zu einem Kurzschließen der Chips führen. Daher ist es möglich, daß sowohl die Lötpaste mit einer hohen Fließfähigkeit als auch die Lötpaste mit einer niedrigen Fließfähigkeit eine fehlerhafte Chip-Montage verursachen.
  • Ein Herstellungsverfahren für Halbleiteranordnungen, welches in der japanischen Offenlegungsschrift Nr. Hei. 11-54665 offenbart ist, bildet einen Hohlraum in einem keramischen Substrat aus, platziert einen Halbleiterchip in dem Hohlraum, verbindet den Halbleiterchip mit der Bodenfläche des Hohlraums, verbindet den Halbleiterchip durch Verbindungsdrähte mit einer Leiterschicht und bedeckt den Halbleiterchip und die Verbindungsdrähte mit einer aus einem Vergußmaterial ausgebildeten Abdeckung. Die Abdeckung aus dem Vergußmaterial wird so ausgebildet, daß das Niveau der Oberfläche hiervon um 0,2 mm unterhalb des Niveaus der Oberfläche des keramischen Substrats oder darüber liegt, um ein Ausbilden des Lötfilms auf der Oberfläche eines auf dem keramischen Substrat geschichteten Harzsubstrats durch Drucken zu ermöglichen und um ein Verbinden von Chips mit einer Leiterschicht durch die Lötfilme zu erleichtern.
  • Die vorliegende Erfindung wurde gemacht, um die vorgenannten Probleme zu lösen. Es ist eine erste Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung zu schaffen, welche keine fehlerhafte Chipmontage verursacht, und welche mit einer hohen Ausbeuterate hergestellt werden kann.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Gemäß einem Gesichtspunkt der Erfindung wird eine Halbleiteranordnung geschaffen, welche aufweist: ein Substrat, welches mit einer Leiterschicht auf seiner Oberfläche und einem Hohlraum ausgestattet ist; einen in dem Hohlraum des Substrats angeordneten Halbleiterchip; eine Abdeckung, welche den in dem Hohlraum des Substrats angeordneten Halbleiterchip abdeckt und in einem Teil seiner Oberfläche mit einem Vorsprung ausgestattet ist, welcher eine Höhe von der Oberfläche des Substrats aus von mehr als der Dicke der Leiterschicht aufweist; und Schaltungselemente, welche durch ein leitfähiges Verbindungsmaterial mit der auf der Oberfläche des Substrats angeordneten Leiterschicht verbunden sind.
  • Demgemäß können die vorspringenden Teile leicht ausgebildet werden, ein zum Verbinden der Chips mit den Anschlußflächen notwendiges Verbindungsmaterial kann auf die Oberflächen der Anschlußflächen, welche auf der Oberfläche des Substrats ausgebildet sind, aufgebracht werden, und damit können fehlerhaft montierte Schaltungselemente reduziert werden, und die Halbleiteranordnungen können zu geringen Kosten mit einer hohen Ausbeuterate hergestellt werden.
  • Es ist eine zweite Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleiteranordnung bereitzustellen, welches keine fehlerhafte Chipmontage verursacht.
  • Gemäß einem anderen Gesichtspunkt der Erfindung wird ein Verfahren zum Herstellen einer Halbleiteranordnung bereitgestellt, welches einschließt: einen ersten Schritt eines Vorbereitens eines Substrats, welches mit einer Leiterschicht auf seiner Oberfläche und einem Hohlraum ausgestattet ist, sowie eines Anordnens eines Halbleiterchips in dem Hohlraum; einen zweiten Schritt eines Bedeckens des in dem Hohlraum des Substrats angeordneten Halbleiterchips mit einer Abdeckung und eines Ausbildens eines Vorsprungs mit einer Höhe von der Oberfläche des Substrats, welche größer als die Dicke der Leiterschicht ist, in einem Teil der Oberfläche der Abdeckung; und einen dritten Schritt eines Platzierens einer Druckmaske für einen Prozeß eines Applizierens eines leitfähigen Verbindungsmaterials auf der Oberfläche des Substrats, sowie eines Applizierens eines leitfähigen Verbindungsmaterials durch die Druckmaske auf die Leiterschicht, auf welcher die Schaltungselemente anzuordnen sind.
  • Demgemäß kann, nachdem die durch die Vorsprünge von der Oberfläche des Substrats etwas beabstandete Druckmaske beim Drucken des Verbindungsmaterials auf das Substrat in engen Kontakt mit der Oberfläche des Substrats gebracht wird, verhindert werden, daß das gedruckte Verbindungsmaterial sich zusammen mit der Druckmaske von dem Substrat ablöst. Daher können die Schaltungselemente sicher mit den Leiterbahnen verbunden werden, die Ausbeuterate kann verbessert werden, und die hochzuverlässige Halbleiteranordung kann zu geringen Kosten hergestellt werden.
  • Es ist eine dritte Aufgabe der vorliegenden Erfindung, eine Druckmaske zum Herstellen einer Halbleiteranordnung zu schaffen, welche keine fehlerhafte Chipmontage verursacht.
  • Gemäß einem weiteren Gesichtspunkt der Erfindung wird eine Druckmaske geschaffen, welche aufweist: einen Maskierungsfilm, welcher mit Öffnungen versehen ist, durch welche ein leitfähiges Verbindungsmaterial auf eine Oberfläche eines Substrats zu applizieren ist; und Vorsprünge, welche in Teilen einer dem Substrat gegenüberliegenden Oberfläche des Maskierungsfilms nahe den Öffnungen des Maskierungsfilms ausgebildet sind.
  • Demgemäß kann das Verbindungsmaterial auch dann sicher auf die Oberfläche des Substrats gedruckt werden, wenn die Flächen der Öffnungen des Maskenkörpers klein sind. Daher kann die Halbleiteranordnung unter Verwendung der Druckmaske der vorliegenden Erfindung leicht mit einer hohen Ausbeuterate hergestellt werden.
  • Andere Aufgaben und Vorteile der Erfindung werden aus der genauen Beschreibung ersichtlich werden, welche nachstehend zu finden ist. Es sollte allerdings verstanden werden, daß die genaue Beschreibung und die bestimmten Ausführungsformen nur zur Erläuterung angegeben sind, während zahlreiche Änderungen und Modifizierungen innerhalb des Bereichs der Erfindung für den Fachmann aus dieser genauen Beschreibung offensichtlich sein werden.
  • Fig. 1 ist eine Draufsicht einer Halbleiteranordnung in einer ersten Ausführungsform gemäß der vorliegenden Erfindung.
  • Fig. 2 ist eine Schnittansicht entlang einer Linie II-II in Fig. 1.
  • Fig. 3 ist eine schematische Ansicht zum Erläutern eines Herstellungsverfahrens für die Halbleiteranordnung gemäß einer Ausführungsform der Erfindung, wobei ein Prozeß eines Applizierens einer Lötpaste gezeigt wird.
  • Fig. 4 ist eine Draufsicht einer Halbleiteranordnung in einer Ausführungsform gemäß der vorliegenden Erfindung.
  • Fig. 5 ist eine Schnittansicht entlang einer Linie V-V in Fig. 4.
  • Fig. 6 ist eine Schnittansicht einer Halbleiteranordnung in einer Ausführungsform gemäß der vorliegenden Erfindung.
  • Fig. 7 ist eine Draufsicht einer Halbleiteranordnung in einer Ausführungsform der vorliegenden Erfindung.
  • Fig. 8 ist eine Schnittansicht entlang einer Linie VIII-VIII in Fig. 7.
  • Fig. 9 ist eine Draufsicht einer Halbleiteranordnung in einer Ausführungsform gemäß der vorliegenden Erfindung.
  • Fig. 10 ist eine Schnittansicht entlang einer Linie X-X in Fig. 9.
  • Fig. 11 ist eine Teildraufsicht einer Druckmaske in einer Ausführungsform gemäß der vorliegenden Erfindung.
  • Fig. 12 ist eine Schnittansicht entlang einer Linie XII-XII in Fig. 11.
  • Fig. 13 ist eine Teildraufsicht einer Druckmaske in einer Modifizierung der Druckmaske gemäß der vorliegenden Erfindung.
  • Fig. 14 ist eine Schnittansicht entlang einer Linie XIV-XIV in Fig. 13.
  • Fig. 15 ist eine Teildraufsicht einer Druckmaske in einer Modifizierung der Druckmaske gemäß der vorliegenden Erfindung.
  • Fig. 16 ist eine Schnittansicht entlang einer Linie XVI-XVI in Fig. 15.
  • Fig. 17 ist eine Schnittansicht eines in einem Hohlraum eingebetteten Moduls nach dem Stand der Technik.
  • Fig. 18 ist eine typische Schnittansicht, welche zur Erläuterung eines herkömmlichen Druckverfahrens zum Drucken der Lötfilme hilfreich ist.
  • In allen Figuren sind im wesentlichen gleiche Elemente mit den gleichen Bezugsziffern bezeichnet.
  • Halbleiteranordnungen, welche die vorliegende Erfindung beinhalten, sind Halbleitermodule zur Verwendung als Leistungsverstärker für die HF-Einheit eines tragbaren Telefons.
  • Fig. 1 ist eine Draufsicht einer Halbleiteranordnung in einer ersten Ausführungsform gemäß der vorliegenden Erfindung, und Fig. 2 ist eine Schnittansicht entlang einer Linie II-II in Fig. 1.
  • Mit Bezug auf Fig. 1 und 2 bezeichnet Bezugsziffer 10 ein Halbleitermodul, welches als eine Halbleiteranordnung in der ersten Ausführungsform gemäß der vorliegenden Erfindung dient. Weiter sind 12 ein Halbleiterchip und 14 ein Mehrschichtsubstrat eines keramischen Materials. Das Mehrschichtsubstrat 14, welches als ein Substrat dient, ist in einem mittleren Teil einer Oberfläche hiervon mit einem Hohlraum bzw. einer Vertiefung 14a versehen. Der Halbleiterchip 12 ist durch Chipmontage unter Verwendung eines Chipmontagematerials, z. B. eines Chipmontageharzes 16, mit der Bodenfläche des Hohlraums 14a verbunden. Elektroden des Halbleiterchips 12 sind mit Verbindungsdrähten 18 mit einer nicht gezeigten, in dem Hohlraum 14a ausgebildeten Leiterschicht verbunden.
  • Leiterbahnen 20 sind auf der Oberfläche des Mehrschichtsubstrats 14 ausgebildet. Bezugsziffer 22 bezeichnet Chips, welche als Schaltungselemente dienen. Die Chips 22 sind mit in den Leiterbahnen 20 ausgebildeten Anschlußflächen 20a durch Lötfilme eines Lots mit einem niedrigen Schmelzpunkt verbunden. Eine Lötpaste 24a, welche das Lot mit einem niedrigen Schmelzpunkt enthält, wird durch eine Druckmaske 40 (Fig. 3) auf die Anschlußflächen 20a aufgebracht, um die Lötfilme 24 auszubilden. Die Lötpaste 24a wird durch Kneten einer Mischung aus Partikeln einer Lotlegierung von etwa 63 Teilen Sn und etwa 37 Teilen Pb mit einer Partikelgröße in der Größenordnung von 30 µm und einem Flußmittel vorbereitet.
  • Eine Abdeckung 26 ist aus einem Vergußmaterial ausgebildet, welches z. B. durch Mischen eines Epoxidharzes und einem Füllmaterial aus Silika bzw. Siliziumdioxid vorbereitet ist. Das Vergußmaterial weist einen Wärmeausdehnungskoeffizienten auf, welcher im wesentlichen gleich dem des Halbleiterchips 12 ist. In dieser Ausführungsform weist die Abdeckung 26 eine Oberfläche mit einem konkaven Mittelteil, welcher einem Mittelteil des Hohlraums 14a entspricht, und einem vorspringenden Teil 26a, welcher denn Rand 14b des Hohlraums 14 entspricht und von der Oberfläche des Mehrschichtsubstrats 14 aufsteigt, auf. Die Höhe h1 des vorspringenden Teils 26a von der Oberfläche des Mehrschichtsubstrats 14 aus ist größer als die der Anschlußflächen 20a, mit welchem die Chips 22 verbunden sind, von der Oberfläche des Mehrschichtsubstrats 14 aus, und beträgt 50 µm oder weniger.
  • Wenn die Chips 22 auf dem Mehrschichtsubstrat 14 in einer hohen Packungsdichte montiert werden, muß der Abstand zwischen dem Hohlraum 14a und der Anschlußfläche 20a, auf welcher der dem Hohlraum 14a nächste Chip 22 montiert wird, etwa 150 µm betragen. Eine Druckmaske 40 muß im Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 platziert werden, um die Lötpaste 24a normal auf die Oberfläche des Mehrschichtsubstrats 14 zu drucken. Die Lötpaste 24a wird über die Druckmaske 40 verteilt, eine Rakel 42 (Fig. 3), d. h. ein Lötpastenapplikationswerkzeug, welches gegen die Druckmaske 40 gedrückt wird, wird entlang der Oberfläche der Druckmaske 40 bewegt, um die Lötpaste 24a auf die Oberfläche des Mehrschichtsubstrats 14 zu drucken. So angedrückt, verformen sich der vorspringende Teil 26a der Abdeckung des Vergußmaterials und die Druckmaske 40 elastisch derart, daß die Druckmaske 40 in Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 gebracht werden kann.
  • Zu berücksichtigende Faktoren, um die Druckmaske 40 in geeignetem Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 zu platzieren, umfassen den Elastizitätsmodul und die Elastizitätsgrenze der ausgehärteten Abdeckung 26, das Material, die Dicke und den Elastizitätsmodul der Druckmaske 40, ein Material, welches die Rakel 42 ausbildet, den Druck und die Bewegungsgeschwindigkeit der Rakel 42, und den Abstand zwischen dem vorspringenden Teil 26a der Abdeckung 26 und der Anschlußfläche 20a, auf welcher der dem vorspringenden Teil 26a nächste Chip 22 montiert wird bzw. ist.
  • Unter Berücksichtigung dieser Faktoren erweist es sich als zweckmäßig, daß die Höhe h1 des vorspringenden Teils 26a 50 µm oder weniger beträgt, wenn der Halbleiterchip 26 durch die Abdeckung 26 abgedichtet ist, die Druckmaske 40 aus einem rostfreien Stahl mit einer Dicke in dem Bereich von etwa 50 bis etwa 200 µm besteht, die Rakel 42 aus einem Urethangummi mit einer Härte von etwa 90° ausgebildet ist, und der Abstand zwischen dem Hohlraum 14a und der Anschlußfläche 20a, auf welcher der dem vorspringenden Teil 26a nächste Chip 22 montiert ist, etwa 150 µm beträgt.
  • Randelektroden 28 sind auf den seitlichen Oberflächen des Mehrschichtsubstrats 14 ausgebildet, eine Rückseitenelektrode 30 ist auf der Rückseite des Mehrschichtsubstrats 14 ausgebildet, und die Oberfläche des Mehrschichtsubstrats, welche mit dem Chip 22 zusammengebaut ist, ist mit einer Kappe 32 bedeckt. In Fig. 1 ist die Kappe 32 weggelassen.
  • Als nächstes wird ein Herstellungsverfahren für eine Halbleiteranordnung beschrieben werden. Eine mehrschichtige Tafel bzw. Platte bzw. Folie (nicht gezeigt) mit einer Matrix aus einer Mehrzahl von Mehrschichtsubstraten 14 ähnlich dem vorgenannten Mehrschichtsubstrat 14, ausgestattet mit den Leitungsbahnen 20, wird vorbereitet. Halbleiterchips 12 werden in den Hohlräumen 14a der Mehrschichtsubstrate 14 platziert und durch Chipmontage an den Bodenflächen der Hohlräume 14a befestigt, und die Halbleiterchips 12 werden jeweils mit Verbindungsdrähten 18 mit Leiterbahnen 20 verbunden. Falls nötig, werden die Leiterbahnen 20 mit Ausnahme der Anschlußflächen 20a, mit welchen die Chips zu verbinden sind, mit einem Schutzfilm abgedeckt (nicht gezeigt).
  • Ein Vergußmaterial wird mit einem Gießwerkzeug, welches mit einem Ausgießer ausgestattet ist, in die Hohlräume 14a eingegossen, um die Abdeckungen 26 so auszubilden, daß die Halbleiterchips 12 und die Verbindungsdrähte 18 bedeckt sind. Jede Abdeckung 26 muß so ausgebildet sein, daß die Abdeckung 26 eine Oberfläche mit einem konkaven Mittelteil, welcher einem Mittelteil des Hohlraums 14a entspricht, und einem vorspringenden Teil 26a, welcher dem Rand 14b des Hohlraums 14a entspricht, aufweist und von der Oberfläche des Mehrschichtsubstrats 14 auf ein Niveau oberhalb der auf der Oberfläche des Mehrschichtsubstrats 14 ausgebildeten Leiterbahnen 20 ansteigt. z. B. ist die Menge des Vergußmaterials, welches in den Hohlraum 14a einzugießen ist, so bemessen, daß das Niveau des Vergußmaterials gleich 3/4 oder mehr der Tiefe des Hohlraums 14a ist, und die Menge reicht im wesentlichen aus, um den Hohlraum 14a vollständig zu füllen, oder ist geringfügig kleiner.
  • Die Höhe h1 des vorspringenden Teils 26a kann durch geeignetes Bestimmen der Viskosität und Thixotropie des die Abdeckung 26 ausbildenden Vergußmaterials und die Menge des in den Hohlraum 14a eingebrachten Vergußmaterials eingestellt werden. Bei der ersten Ausführungsform weist das Vergußmaterial z. B. eine Viskosität von 100 Pa.s oder weniger und einen Thixotropieindex von 1,5 oder weniger auf. Wenn ein solches Vergußmaterial verwendet wird, die Tiefe des Hohlraums 14a in dem Bereich von 0,3 bis 0,4 mm liegt, die Höhe der oberen Oberfläche des chipmontierten Halbleiterchips 12 100±15 µm beträgt und die Höhe des höchsten Teils der Verbindungsdrähte 18 von der oberen Oberfläche des Halbleiterchips 12 aus 120±20 µm beträgt, muß das Vergußmaterial so in den Hohlraum 14a eingegossen werden, daß die Höhe seiner Oberfläche von dem Grund des Hohlraums 14a wenigstens in dem Bereich von 220±35 µm liegt, um den Halbleiterchip 12 und die Verbindungsdrähte 18 zu bedecken.
  • Daher kann der Rand 14b des Hohlraums 14a des Mehrschichtsubstrats 14 mit dem Vergußmaterial benetzt werden, und es kann durch Eingießen des Vergußmaterials in den Hohlraum 14a in einer Höhe von dem Grund des Hohlraums 14a aus von im wesentlichen gleich 3/4 oder mehr der Tiefe des Hohlraums 14a dafür gesorgt werden, daß das Vergußmaterial sich über den Rand 14b des Hohlraums 14a ausdehnt, um den vorspringenden Teil 26a auf dem Rand 14b des Hohlraums 14a auszubilden. Das in dem Hohlraum 14a eingegossene Vergußmaterial wird ausgehärtet, um den vorspringenden Teil 26a auf dem Rand 14b des Hohlraums 14a fertigzustellen.
  • Fig. 3 ist eine schematische Ansicht zur Erläuterung eines Herstellungsverfahrens für die Halbleiteranordnung gemäß einer Ausführungsform der Erfindung, wobei ein Applikationsprozeß einer Lötpaste gezeigt wird. In Fig. 3 und den nachfolgenden Zeichnungen sind Teile, welche den in Fig. 1 gezeigten gleich oder ähnlich sind oder ihnen entsprechen, mit den gleichen Bezugszeichen versehen. In Fig. 3 sind die Druckmaske 40, ein die Druckmaske 40 ausbildender Siebfilm 40a, in dem Siebfilm 40a ausgebildete Öffnungen 40b und die Rakel 42 gezeigt. Die Lötpaste 24a wird durch die Öffnungen 40b auf die Oberfläche des Mehrschichtsubstrats 14 appliziert.
  • Die Druckmaske 40 wird mit der mehrschichtigen Platte, welche die Mehrzahl von Mehrschichtsubstraten aufweist, derart ausgerichtet, daß die Öffnungen 40b der Druckmaske 40 mit den Anschlußflächen 20a der Leiterbahnen 20 zusammenfallen. Die Lötpaste 24a wird auf die Druckmaske 40 aufgebracht, und die aus einem Urethangummi bestehende Rakel 42 wird gegen die Lötpaste 24a gedrückt und in Richtung des in Fig. 3 gezeigten Pfeils bewegt, um die Lötpaste 24a durch die Öffnungen 40b über den Anschlußflächen 20a zu verteilen.
  • In diesem Zustand befindet sich die Druckmaske 40 nicht in einem engen Kontakt mit der Oberfläche des Mehrschichtsubstrats 14; die Druckmaske 40 ist in Kontakt mit den Oberseiten der vorspringenden Teile 26a, und daher ist ein kleiner Spalt zwischen der Druckmaske 40 und der Oberfläche des Mehrschichtsubstrats 14 ausgebildet. Wenn die Rakel 42 sich der Öffnung 40b nähert, werden der vorspringende Teil 26a der Abdeckung 26 und die Druckmaske 40 durch den hierauf durch die Rakel 42 ausgeübten Druck elastisch verformt, und dadurch werden Teile der Druckmaske 40, welche durch die Rakel 42 niedergedrückt werden, in engen Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 gebracht. Die Lötpaste 24a, welche durch die Rakel 42 gedrückt wird, wird durch die Öffnung 40b auf die Oberfläche der Anschlußfläche 20a appliziert bzw. aufgebracht, wobei die Druckmaske 40 in engem Kontakt mit der. Oberfläche des Mehrschichtsubstrats 14 ist.
  • Teile der Druckmaske 40 beginnen sich unmittelbar, nachdem die gerade Kante der Rakel 42, wo der durch die Rakel 42 auf die Druckmaske 40 ausgeübte Druck am höchsten ist, diese Teile passiert hat, von der Oberfläche des Mehrschichtsubstrats 14 zu trennen. Die Rakel 42 preßt jedoch die Lötpaste 24a auch, nachdem die gerade Kante der Rakel 42 die Öffnung 40b passiert hat, so lange nieder, wie sich derselbe über die Öffnung 40b bewegt. Somit wird verhindert, daß sich die auf die Anschlußfläche 20a applizierte Lötpaste 24a zusammen mit der Druckmaske 40 von der Oberfläche der Anschlußfläche 20a ablöst. Nach einem derartigen Aufbringen der Lötpaste 24a auf die Anschlußflächen 20a wird die Druckmaske 40 von der Mehrschichtplatte getrennt. Dann werden die Chips 22 auf die mit der Lötpaste 24a beschichteten Anschlußflächen 20a gebracht, die Chips 22 und die Lötpaste 24a werden erhitzt, um die Chips 22 durch die Lötfilme 24 des Lots mit einem niedrigen Schmelzpunkt mit den Anschlußflächen 20a zu verbinden. Dann wird die Mehrschichtplatte in individuelle Mehrschichtsubstrate 14 geteilt, um Module 10 bereitzustellen.
  • Die Lötpaste 24a, welche eine Mischung von kugelförmigen Partikeln einer Legierung von Sn und Pb mit einer Partikelgröße in der Größenordnung von 30 µm mit einem Flußmittel ist, ist nicht nur viskos, sondern auch thixotrop. Üblicherweise wird der Grad der Thixotropie durch einen Thixotropieindex dargestellt. Ein Verfahren zum Messen der Thixotropie einer Substanz mißt ein Drehmoment Ta, welches erforderlich ist, um den Läufer eines Drehviskometers mit einer niedrigen Rotationsgeschwindigkeit zu drehen, um eine Probe der Substanz zu rühren, und mißt dann ein Drehmoment Tb, welches erforderlich ist, um den Läufer des Rotationsviskometers mit einer hohen Rotationsgeschwindigkeit zu drehen, um die Probe zu rühren. Der Thixotropieindex wird durch das Verhältnis Ta/Tb dargestellt. Für Wasser gilt übrigens Ta = Tb, und daher ist der Thixotropieindex von Wasser gleich 1.
  • Es wird angenommen, daß das Drehmoment Ta bei der niedrigen Rotationsgeschwindigkeit der Viskosität der Probe einem im wesentlichen ruhenden Zustand entspricht, d. h. einer statischen Viskosität, und daß das Drehmoment Tb bei der hohen Rotationsgeschwindigkeit der Viskosität der Probe in einem fließenden Zustand, d. h. der kinematischen Viskosität, entspricht. Es wird angenommen, daß sich eine Eigenschaft, welche dazu neigt, einen ruhenden Zustand aufrecht zu erhalten, mit der Erhöhung des Thixotropieindex von 1 aus vergrößert.
  • Wenn eine Lötpaste 24a mit der gleichen Thixotropie wie der einer Lötpaste zum Verbinden von Chips 22 des Typs 1005 mit den Anschlußflächen 20a verwendet wird, um Chips 22 des Typs 0603 mit den Anschlußflächen 20a zu verbinden, und die Lötpaste 24a durch ein herkömmliches Druckverfahren auf die Anschlußflächen 20a appliziert wird, ist die Fläche von Teilen, welche mit den Anschlußflächen 20a der Chips 22 des Typs 0603 zu verbinden sind, klein, und die zum Verbinden jedes Chips 22 mit jeder Anschlußfläche 20a erforderliche Menge der Lötpaste 24a ist klein. Daher sind Gewicht und Adhäsion mit bzw. Haftung an der Oberfläche der Anschlußfläche 22a des Lötfilms 24 aus der Lötpaste 24a klein im Vergleich mit den entsprechenden Werten des Lötfilms 24 zum Verbinden der Chips des Typs 1005 mit den Anschlußflächen 22a.
  • Wenn eine Lötpaste mit einer Thixotropieeigenschaft ähnlich der einer Lötpaste zum Ausbilden von Lötfilmen zum Verbinden von Chips des Typs 1005 mit den Anschlußflächen durch ein herkömmliches Druckverfahren gedruckt wird, werden Gewicht und Adhäsion mit der Oberfläche der Anschlußfläche des gedruckten Lötfilms niedriger als eine Kraft, welche aufgrund der Thixotropieeigenschaft des Lötfilms, seinen ruhenden Zustand aufrechtzuerhalten, d. h. einen Zustand, in welchem der Lötfilm an der Druckmaske haftet, so daß der gedruckte Lötfilm zusammen mit der Druckmaske von der Oberfläche der Anschlußflächen getrennt wird, erforderlich ist, um den Lötfilm von der Druckmaske zu lösen, oder die Menge der auf der Anschlußfläche verbleibenden Lötpaste wird kleiner.
  • Das Verfahren zum Herstellen des Moduls 10 bildet die Abdeckung 26 aus dem Vergußmaterial mit dem vorspringenden Teil 26a, welcher dem Rand 14b des Hohlraums 14a entspricht, aus und schließt den Druckprozeß eines Ausbildens des Lötfilms 24 aus der Lötpaste 24a auf den Anschlußflächen 20a der Leiterbahnen 20 durch elastisches Verformen der vorspringenden Teile 26a und der Druckmaske 40 durch hierauf durch die Rakel 42 ausgeübten Druck, um die Druckmaske 40 in engen Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 zu bringen, und Applizieren der Lötpaste 24a auf die Anschlußflächen 20a der Leiterbahnen 20 ein. Die Rakel 42 drückt die Lötpaste 24a für eine Weile, nachdem sich die vorspringenden Teile 26a in gewissem Ausmaß von einer elastischen Verformung erholt haben und Teile der Druckmaske 40 begonnen haben, sich von der Oberfläche des Mehrschichtsubstrats 14 zu trennen, nieder.
  • Somit drückt die Rakel 42 die Lötpaste 24a nieder, anstatt die Lötpaste 24a an den Rändern der in dem Siebfilm 40a ausgebildeten Öffnungen 40b haften zu lassen, um die Lötpaste 24a von der Druckmaske 40 so zu trennen, daß die gedruckten Lötfilme 24 auf den Anschlußflächen 20a der Leiterbahnen 20 verbleiben. Daher werden sich die Lötfilme 24 auch dann, wenn die Fläche der gedruckten Lötfilme 24 aus der Lötpaste 24a klein ist und die Adhäsion der Lötfilme 24 an den Anschlußflächen 20a geringer als eine zum Trennen der Lötfilme 24 von der Druckmaske 40 erforderliche Kraft ist, nicht zusammen mit der Druckmaske 40 von den Anschlußflächen 20a ablösen, wenn die Druckmaske 40 von der Oberfläche des Mehrschichtsubstrats 14 getrennt wird, und die unerwünschte Reduktion der Menge der die Lötfilme 24 ausbildenden Lötpaste 24a kann unterdrückt werden.
  • Daher kann auch dann, wenn die Chips 22 miniaturisiert sind und die Anschlußflächen 20a für die Chips 22 eine kleine Fläche aufweisen, eine vorbestimmte Menge der Lötpaste 24a auf jede der Anschlußflächen 20a appliziert und darauf gehalten werden, ohne die Viskosität der Lötpaste 24a zu verringern. Demgemäß kann das Sichverbinden bzw. Zusammenfließen von aneinander angrenzenden Lötfilmen, was tendentiell dann auftreten kann, wenn eine Lötpaste mit einer hohen Fließfähigkeit zum Ausbilden der Lötfilme verwendet wird, und die fehlerhafte Verbindung der Chips mit den Anschlußflächen 20a leicht verhindert werden, und demzufolge können hochzuverlässige Module zu geringen Kosten hergestellt werden.
  • Bei dem Modul 10 kann die fehlerhafte Verbindung der Chips 22 mit den Anschlußflächen 20a durch die einfache Abdeckung 26 aus dem Vergußmaterial mit dem hervorspringenden Teil 26a, welcher dem Rand 14b des Hohlraums 14a entspricht, verhindert werden. Somit kann ein hochzuverlässiges Modul 10 mit einer hohen Ausbeuterate hergestellt werden.
  • Eine zweite Ausführungsform einer Halbleiteranordnung gemäß der vorliegenden Erfindung wird in Fig. 4 und 5 gezeigt, wobei Fig. 4 eine Draufsicht und Fig. 5 eine Schnittansicht entlang einer Linie V-V in Fig. 4 darstellen. Fig. 4 zeigt ein Modul 46 in der zweiten Ausführungsform.
  • Während in der ersten Ausführungsform die Abdeckung 26 aus dem Vergußmaterial den vorspringenden Teil 26a auf dem Rand 14b des Hohlraums 14a ausgebildet aufweist, weist eine Abdeckung 26 in der zweiten Ausführungsform einen vorspringenden Teil 26a in seinem mittleren Teil auf, welcher einem mittleren Teil eines Hohlraums 14a entspricht.
  • Mit Bezug auf Fig. 4 und 5 ist die Abdeckung 26 aus dem Vergußmaterial nur in dem Hohlraum 14a ausgebildet und weist keinen Teil auf, welcher sich über den Rand 14b des Hohlraums 14a hinweg erstreckt. Wie in Fig. 5 gezeigt, weist der vorspringende Teil 26a der Abdeckung 26 eine Spitze an einer Position auf, welche einem mittleren Teil des Hohlraums 14a entspricht. Die Höhe h1 des vorspringenden Teils 26a von der Oberfläche des Mehrschichtsubstrats 14 aus ist größer als die Dicke einer Leiterschicht, welche auf der Oberfläche des Mehrschichtsubstrats 14 ausgebildet ist, und beträgt etwa 100 µm oder weniger.
  • Die Höhe des vorspringenden Teils 26a ist von der Gestalt des Hohlraums 14a in einer Ebene abhängig. Wenn der Hohlraum 14a beispielsweise 2 mm × 2 mm in einer Ebene groß ist, muß der Abstand zwischen der Position an der Spitze des vorspringenden Teils 26a und dem Rand 14b des Hohlraums 14a z. B. etwa 1 mm betragen, und der Abstand zwischen dem Rand 14b des Hohlraums 14a und einer Anschlußfläche 20a für einen dem Rand 14b des Hohlraums 14a nächstgelegenen Chip 22 muß etwa 150 µm betragen.
  • Bedingungen zum Herstellen eines geeigneten Kontakts einer Druckmaske 40 mit der Oberfläche des Mehrschichtsubstrats 14 sind die gleichen wie die in der Beschreibung der ersten Ausführungsform erwähnten. Der Abstand zwischen der Spitze des vorspringenden Teils 26a und der Anschlußfläche 20a für den dem Rand 14b des Hohlraums 14a nächstgelegenen Chip 22 ist um den Abstand zwischen der Spitze des vorspringenden Teils 26a und dem Rand 14b des Hohlraums 14a länger als der in der ersten Ausführungsform, etwa 1 mm. Daher kann die Druckmaske 40 auch dann in engen Kontakt mit einem Teil um die Anschlußfläche 20a der Oberfläche des Mehrschichtsubstrats 14 herum gebracht werden, wenn die Höhe des vorspringenden Teils 26a größer als die des vorspringenden Teils 26a der ersten Ausführungsform ist.
  • Daher ist der Bereich der Höhe des vorspringenden Teils 26a im Vergleich mit dem der Höhe des vorspringenden Teils der ersten Ausführungsform weit, und die Größengenauigkeit des vorspringenden Teils 26a kann geringer sein als die des vorspringenden Teils 26a der ersten Ausführungsform, und somit kann der Bereich der Höhe des vorspringenden Teils 26a, welcher das Drucken einer Lötpaste beeinflußt, weiter sein, und die Ausbeuterate des Moduls ist verbessert.
  • Ein Verfahren zum Herstellen des Moduls 46 in der zweiten Ausführungsform ist dem zum Herstellen des Moduls 10 in der ersten Ausführungsform ähnlich. Obwohl das Vergußmaterial zum Ausbilden der Abdeckung 26 eine Mischung eines Epoxidharzes und eines Silikafüllstoffs ist, welches das gleiche wie das beim Herstellen des Moduls 10 in der ersten Ausführungsform verwendete Vergußmaterial ist, weist das zum Herstellen des Moduls 46 in der zweiten Ausführungsform verwendete Vergußmaterial eine Viskosität und einen Thixotropieindex auf, welche höher als die des zum Herstellen des Moduls 10 in der ersten Ausführungsform verwendeten Vergußmaterials sind. Z. B. weist das Vergußmaterial zum Ausbilden der Abdeckung 26 der zweiten Ausführungsform eine 100 Pa.s übersteigende Viskosität und einen Thixotropieindex von mehr als 1,5 auf.
  • Das Vergußmaterial wird in den Hohlraum 14a eingegossen, um die Abdeckung 26 so ausbilden, daß ein in dem Hohlraum 14a platzierter Halbleiterchip 12 und Verbindungsdrähte 18 bedeckt werden, und das Niveau des Vergußmaterials zum Ausbilden der Abdeckung 26 beträgt etwa 3/4 oder mehr der Tiefe des Hohlraums 14a. In der letzten Phase des Eingießens des Vergußmaterials in den Hohlraum 14a wird der Ausgießer des Gießwerkzeugs in eine Position bewegt, welche einem Mittelteil des Hohlraums entspricht, in welchem der vorspringende Teil 26a auszubilden ist, und das Vergußmaterial wird eingegossen, um den vorspringenden Teil 26a auszubilden.
  • Der aus dem Vergußmaterial mit einer 100 Pa.s übersteigenden Viskosität und einem Thixotropieindex von mehr als 1,5 ausgebildete vorspringende Teile 26a ist in der Lage, seine Gestalt aufrechtzuerhalten. Die so ausgebildete Abdeckung 26 wird durch Härten bzw. Aushärten fertiggestellt. Nachdem die Abdeckung 26 vergleichsweise einfach in einer gewünschten Gestalt aufrechterhalten werden kann, ist die Höhe des vorspringenden Teils 26 leicht einzustellen.
  • Ein Druckprozeß eines Druckens der Lötpaste 24a ist der gleiche wie der in der Beschreibung der ersten Ausführungsform erwähnte. Die Druckmaske 40 wird auf der Oberfläche des Mehrschichtsubstrats 14 in Kontakt mit der Spitze des vorspringenden Teils 26a so platziert, daß ein kleiner Spalt zwischen der Druckmaske 40 und der Oberfläche des Mehrschichtsubstrats 14 ausgebildet wird. Wenn eine Rakel 42 sich einer Öffnung 40b der Druckmaske 40 nähert, werden der vorspringende Teil 26a der Abdeckung 26 und die Druckmaske 40 durch den hierauf durch die Rakel 42 ausgeübten Druck elastisch verformt, und demzufolge werden durch die Rakel 42 niedergedrückte Teile der Druckmaske 40 in engen Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 gebracht. Die durch die Rakel 42 gedrückte Lötpaste 24a wird durch die Öffnung 40b auf die Oberfläche der Anschlußfläche 20a appliziert, wobei die Druckmaske 40 in engem Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 ist.
  • Teile der Druckmaske 40 beginnen sich unmittelbar, nachdem die gerade Kante der Rakel 42, welche den höchsten Druck auf die Druckmaske 40 ausübt, diese Teile passiert hat, von der Oberfläche des Mehrschichtsubstrats 14 zu trennen. Die Rakel 42 drückt jedoch die Lötpaste 24, auch nachdem die gerade Kante der Rakel 42 die Öffnung 40b passiert hat, so lange nieder, wie sich dieselbe über die Öffnung 40b bewegt. Somit wird verhindert, daß die auf die Anschlußfläche 20a aufgebrachte Lötpaste 24a sich zusammen mit der Druckmaske 40 von der Anschlußfläche 20a ablöst.
  • Die Wirkung des Verfahrens zum Herstellen des Moduls 46 in der zweiten Ausführungsform ist die gleiche wie die des Verfahrens zum Herstellen des Moduls 10 in der ersten Ausführungsform, der Bereich zulässiger Werte der Höhe des vorspringenden Teils 26a ist weit, und die Dimensionsgenauigkeit des vorspringenden Teils 26a ist nicht sehr kritisch, und damit ist das Dimensionsmanagement des Modulherstellungsprozesses einfach. Somit können die unerwünschte Verbindung von aneinandergrenzenden Lötfilmen und die fehlerhafte Verbindung der Chips 22 mit den Anschlußflächen 20a aufgrund einer nicht ausreichenden Menge der auf den Anschlußflächen 20a ausgebildeten Lötfilme verhindert werden, und daher können hochzuverlässige Module zu geringen Kosten hergestellt werden. Das Modul 46 ist, ähnlich dem Modul 10, hochzuverlässig und kann mit einer hohen Ausbeuterate hergestellt werden.
  • Fig. 6 ist eine Schnittansicht einer Halbleiteranordnung in einer dritten Ausführungsform gemäß der vorliegenden Erfindung. In Fig. 6 ist mit 50 ein Modul in einer dritten Ausführungsform gemäß der vorliegenden Erfindung bezeichnet. Eine Abdeckung weist eine als Basisteil dienende Abdeckungsbasisschicht 261, ausgebildet aus einem ersten Vergußmaterial mit einer niedrigen Viskosität, und eine als ein Oberteil dienende Abdeckungsaufsatzschicht 262, welche aus einem zweiten Vergußmaterial mit einer hohen Viskosität ausgebildet ist, auf.
  • Mit Bezug auf Fig. 6 ist das erste Vergußmaterial, welches die Abdeckungsbasisschicht 261 ausbildet, eine Mischung aus einem Epoxidharz und einem Silikafüllmaterial. welches das gleiche wie das beim Herstellen des Moduls 10 in der ersten Ausführungsform verwendete Vergußmaterial ist, welches z. B. eine Viskosität von 100 Pa.s oder weniger und einen Thixotropieindex von 1,5 oder wengier aufweist. Das zweite Vergußmaterial, welches die Abdeckungsaufsatzschicht 262 ausbildet, ist eine Mischung aus einem Epoxidharz und einem Silikafüllmaterial, welches das gleiche wie das beim Herstellen des Moduls 46 in der zweiten Ausführungsform verwendete Vergußmaterial ist, welches z. B. eine 100 Pa.s übersteigende Viskosität und einen Thixotropieindex von mehr als 1,5 aufweist. Ein Halbleiterchip 12, welcher in einem in einem Mehrschichtsubstrat 14 ausgebildeten Hohlraum platziert ist, und Verbindungsdrähte 18, welche den Halbleiterchip 12 mit einer Leiterschicht verbinden, sind mit der Abdeckungsbasisschicht 261 bedeckt. Die Abdeckungsbasisschicht 261 weist eine ebene Oberfläche auf einem Niveau unterhalb einer Ebene auf, welche die Oberfläche des Mehrschichtsubstrats 14 einschließt. Die Abdeckungsaufsatzschicht 262, welche auf der Abdeckungsbasisschicht 261 ausgebildet ist, weist einen in einem Mittelteil des Hohlraums 14a ausgebildeten vorspringenden Teil 26a auf. Die Höhe des vorspringenden Teils 26a von der Oberfläche des Mehrschichtsubstrats 14 aus ist, ähnlich der des vorspringenden Teils 26a der zweiten Ausführungsform, größer als die Dicke einer auf der Oberfläche des Mehrschichtsubstrats 14 ausgebildeten Leiterschicht und beträgt 100 µm oder weniger.
  • Obwohl ein Verfahren zum Herstellen des Moduls 50 im wesentlichen das gleiche wie das zum Herstellen der Module in der ersten und zweiten Ausführungsform ist, weicht das Verfahren von jenen zum Herstellen der Module in der ersten und zweiten Ausführungsform in einem Bedeckungsprozeß zum Bedecken des Halbleiterchips 12 und der Verbindungsdrähte 18 mit der Abdeckungsbasisschicht 261 und der Abdeckungsaufsatzschicht 262 ab. Der Bedeckungsprozeß bildet die Abdeckungsbasisschicht 261 durch Eingießen des ersten Vergußmaterials niedriger Viskosität in den Hohlraum 14a, bis das erste Vergußmaterial niedriger Viskosität gerade den Halbleiterchip 12 und die Verbindungsdrähte 18 bedeckt, aus. Die Abdeckungsbasisschicht 261 bedeckt den Halbleiterchip 12 und die Verbindungsdrähte 18 nicht notwendigerweise vollständig. Das erste Vergußmaterial niedriger Viskosität ist in der Lage, sich auszubreiten und die vier Ecken des Hohlraums 14a in einer kurzen Zeit zu erreichen, und ermöglicht darin ausgebildeten Blasen, leicht zu verschwinden. Somit bedeckt die Abdeckungsbasisschicht 261 den Halbleiterchip 12 und die Verbindungsdrähte 18 wirksam.
  • Nachfolgend wird ein Gießwerkzeug, welches mit einem Ausgießer zum Eingießen des zweiten Vergußmaterials hoher Viskosität ausgestattet ist, so angeordnet, daß der Ausgießer in einem mittleren Teil des Hohlraums 14a, in welchem der vorspringende Teil 26a auszubilden ist, zu liegen kommt, und das zweite Vergußmaterial hoher Viskosität wird in den Hohlraum 14a eingegossen, um die Abdeckungsaufsatzschicht 262, welche den vorspringenden Teil 26a aufweist, auszubilden. Dann wird ein Härtungsprozeß ausgeführt, um die Abdeckungsbasisschicht 261 und die Abdeckungsaufsatzschicht 262 durch Aushärten des in den Hohlraum 14a eingegossenen Vergußmaterials niedriger Viskosität und des Vergußmaterials hoher Viskosität fertigzustellen. Der Härtungsprozeß kann ausgeführt werden, nachdem das Vergußmaterial niedriger Viskosität in den Hohlraum 14a eingegossen worden ist, bevor das Vergußmaterial hoher Viskosität in den Hohlraum 14a eingegossen wird. Der Härtungsprozeß kann einfach ein Prozeß eines Verdampfenlassens der Lösungsmittel der Vergußmaterialien sein, was im Übrigen für alle genannten Ausführungsformen gilt.
  • Darauffolgend wird ein Druckprozeß ähnlich dem zum Herstellen des Moduls 46 in der zweiten Ausführungsform ausgeführt.
  • Der Bereich der Höhe des vorspringenden Teils 26a des Moduls 50 in der dritten Ausführungsform ist, ähnlich dem der Höhe des vorspringenden Teils 26a des Moduls 46 in der zweiten Ausführungsform, breit, und die Dimensionsgenauigkeit des vorspringenden Teils 26a kann niedriger sein als die des vorspringenden Teils 26a der ersten Ausführungsform, und damit kann der Bereich der Höhe des vorspringenden Teils 26a, welcher das Drucken der Lötpaste beeinflußt, weit sein, und die Ausbeuterate des Moduls 50 wird verbessert.
  • Bei dem Modul 50 in der dritten Ausführungsform können der Halbleiterchip 12 und die Verbindungsdrähte 18 wirksam mit der Abdeckungsbasisschicht aus dem Vergußmaterial niedriger Viskosität bedeckt werden, und das Vergußmaterial hoher Viskosität, welches den vorspringenden Teil 26a der Abdeckungsaufsatzschicht 262 ausbildet, erleichtert ein Ausbilden des vorspringenden Teils 26a in der gewünschten Höhe und ermöglicht ein Ausbilden des vorspringenden Teils 26a in einer Höhe in einem engen Bereich.
  • Daher ist die Abdeckung, welche aus der Abdeckungsbasisschicht 261 und der Abdeckungsaufsatzschicht 262 des Moduls 50 in der dritten Ausführungsform besteht, hochzuverlässig, die jeweiligen Höhen der vorspringenden Teile 26a fallen in einen engen Bereich, und der Bereich der Höhe des vorspringenden Teils 26a des Moduls 50 in der dritten Ausführungsform ist weit. Daher ist der Druckprozeß eines Druckens einer Lötpaste in der Lage, eine Menge der Lötpaste sicherzustellen, welche ausreichend ist, einen Chip 22 zufriedenstellend mit einer in einer Leiterbahn ausgebildeten Anschlußfläche so zu verbinden, daß eine fehlerhafte Verbindung der Chips 22 mit den Anschlußflächen aufgrund einer unzureichenden Menge der die Lötfilme ausbildenden Lötpaste verhindert werden kann, und demzufolge können hochzuverlässige Module zu geringen Kosten hergestellt werden.
  • Ein Verfahren zum Herstellen der Module 50 in der dritten Ausführungsform ist in der Lage, den Halbleiterchip 12 und die Verbindungsdrähte 18 zufriedenstellend zu bedecken, weil das erste Vergußmaterial niedriger Viskosität eine hohe Fließfähigkeit aufweist und so in der Lage ist, sich auszubreiten und die vier Ecken des Hohlraums 14a in einer kurzen Zeit zu erreichen, sowie darin ausgebildeten Blasen ermöglicht, leicht zu verschwinden. Daher bedeckt die Abdeckungsbasisschicht 261 den Halbleiterchip 12 und die Verbindungsdrähte 18 wirksam. Das zweite Vergußmaterial hoher Viskosität wird in den Hohlraum 14a eingegossen, um die Abdeckungsaufsatzschicht 262 mit dem vorspringenden Teil 26a auszubilden. Das zweite Vergußmaterial hoher Viskosität erleichtert ein Ausbilden der vorspringenden Teile 26a in Höhen in einem engen Bereich. Daher können der Halbleiterchip 12 und die Verbindungsdrähte 18 in einer kurzen Zeit wirksam bedeckt werden, und die vorspringenden Teile 26a können jeweils in Höhen in einem engen Bereich ausgebildet werden, und eine fehlerhafte Verbindung der Chips 22 mit den Anschlußflächen aufgrund einer unzureichenden Menge der die Lötfilme ausbildenden Lötpaste können durch einen einfachen Prozeß vermieden werden, und somit können hochzuverlässige Module zu geringen Kosten hergestellt werden.
  • Fig. 7 und Fig. 8 zeigen eine Halbleiteranordnung in einer vierten Ausführungsform gemäß der vorliegenden Erfindung, wobei Fig. 7 eine Draufsicht und Fig. 8 eine Schnittansicht entlang einer Linie VIII-VIII in Fig. 7 zeigen. In Fig. 7 und 8 wird ein Modul in der vierten Ausführungsform mit 54 bezeichnet, und 56 ist ein Vorsprung, welcher als ein zweiter Vorsprung dient, ausgebildet aus einem Material zum Ausbilden eines Schutzfilms. Das Modul 54 weist den Vorsprung 56 auf dem Rand 14b des Hohlraums 14, welcher in einem Mehrschichtsubstrat 14 ausgebildet ist, ausgebildet auf. Der Vorsprung 56 wird gleichzeitig mit einem Glasschutzfilm, d. h. einem Überzug, zum Bedecken von Leiterbahnen 20 ausgebildet.
  • Das Mehrschichtsubstrat 14 ist aus einem keramischen Material ausgebildet und weist eine vergleichsweise rauhe Oberfläche auf, und daher weist die Oberfläche des Mehrschichtsubstrats 14 eine geringe Benetzbarkeit auf. Deshalb ist es für ein Vergußmaterial manchmal schwierig, über den Rand 14b des Hohlraums 14a zu fließen und sich auszubreiten, wenn das Vergußmaterial in den Hohlraum 14a eingegossen wird, um einen vorspringenden Teil auf dem Rand 14b des Hohlraums 14a auszubilden, und ist nicht in der Lage, sich gleichmäßig auszubreiten. Daher ist der Vorsprung 56 aus einem Glasmaterial ausgebildet, von welchem erwartet wird, daß es eine glattere Oberfläche als die des keramischen Mehrschichtsubstrats 14 auf dem Rand 14b des Hohlraums 14a ausbildet.
  • Der Vorsprung 56, welcher aus einem Glasmaterial ausgebildet ist und eine glatte Oberfläche aufweist, besitzt eine hohe Benetzbarkeit für ein Vergußmaterial zum Ausbilden einer Abdeckung 26. Wenn das Vergußmaterial in den Hohlraum 14a eingegossen wird, um die Abdeckung 26 so auszubilden, daß ein in dem Hohlraum 14a platzierter Halbleiterchip 12 und Verbindungsdrähte 18 bedeckt werden, und das Niveau des Füllmaterials zum Ausbilden der Abdeckung 26 etwa 3/4 oder mehr der Tiefe des Hohlraums 14a beträgt, benetzt das Vergußmaterial den Vorsprung 56, breitet sich durch den Rand 14b des Hohlraums 14a aus und bedeckt den Vorsprung 56, um einen vorspringenden Teil 26a auszubilden. Nachdem die Oberfläche des Vorsprungs 56 mit dem Vergußmaterial benetzbar ist, breitet sich das Vergußmaterial gleichmäßig über den Vorsprung 56 aus, und die Position und die Höhe des vorspringenden Teils 26a können leicht eingestellt werden.
  • Nachdem die Position des vorspringenden Teils 26a leicht einstellbar ist, kann die Wahrscheinlichkeit reduziert werden, Anschlußflächen 20a, welche in sich in der Nähe des Hohlraums 14a erstreckenden Leitungsbahnen 20 ausgebildet sind, mit dem sich über den Rand 14b des Hohlraums 14a hinaus ausdehnenden Vergußmaterials unerwünschterweise zu bedecken.
  • Nachfolgend wird ein Druckprozeß ähnlich dem eines Herstellens des Moduls 10 in der ersten Ausführungsform ausgeführt.
  • Ein Verfahren zum Herstellen der Halbleiteranordnung in der vierten Ausführungsform bildet den Vorsprung 56 mit einer glatteren Oberfläche als der Oberfläche des Mehrschichtsubstrats 14 auf dem Rand 14b des Hohlraums 14a aus, um die Einstellung der Position und Höhe des vorspringenden Teils 26a aus dem Vergußmaterial zu erleichtern. Demzufolge kann eine Lötpaste durch den Druckprozeß in geeigneter Weise auf die Anschlußflächen 20a aufgebracht werden, so daß eine fehlerhafte Verbindung von Chips 22 mit den Anschlußflächen 22a aufgrund einer unzureichenden Menge der die Lötfilme ausbildenden Lötpaste vermieden werden kann, und hochzuverlässige Module können zu geringen Kosten hergestellt werden.
  • Fig. 9 ist eine Draufsicht einer Halbleiteranordnung in einer fünften Ausführungsform gemäß der vorliegenden Erfindung, und Fig. 10 ist eine Schnittansicht entlang einer Linie X-X in Fig. 9. In Fig. 9 und 10 ist ein Modul in der fünften Ausführungsform mit 60 bezeichnet, und 62 sind Vorsprünge. Das Modul 60 ist nicht mit irgendwelchen Teilen ausgestattet, welche den vorgenannten vorspringenden Teilen 26a des Vergußmaterials entsprechen. Die Vorsprünge 62, welche in der Nähe von Anschlußflächen 20a auf der Oberfläche eines Mehrschichtsubstrats 14 ausgebildet sind, üben die Funktion der vorspringenden Teile 26a aus.
  • Wenn das Mehrschichtsubstrat 14 aus einem keramischen Material ausgebildet ist, können die Vorsprünge 62 in einer vorbestimmten Dicke auf der Oberfläche des Mehrschichtsubstrats 14 ausgebildet sein, z. B. durch Wiederholen eines Druckprozesses eines Druckens einer leitfähigen Paste und eines Trocknungsprozesses eines Trocknens der gedruckten leitfähigen Paste. Der Vorsprung aus einem Glasüberzugmaterial kann durch Wiederholen eines Druckprozesses eines Druckens des Glasüberzugmaterials und eines Trocknungsprozesses eines Trocknens des gedruckten Glasüberzugsmaterials ausgebildet sein. Sowohl eine leitfähige Paste als auch ein Glasüberzugmaterial können kombiniert verwendet werden, um Vorsprünge auszubilden. Die Vorsprünge 62 können durch Verwenden einer Druckform, welche an vorbestimmten Positionen mit Hohlräumen zum Ausbilden des laminierten Mehrschichtsubstrats ausgestattet ist, ausgebildet sein. Wenn das Mehrschichtsubstrat aus einem organischen Material ausgebildet ist, können die Vorsprünge einer vorbestimmten Dicke durch Verwenden eines dicken Lötabdecklacks bzw. Lötresists ausgebildet sein, und ein Lötabdecklack und ein Leitermuster können kombiniert ausgebildet sein. Die Vorsprünge können durch Applizieren eines Harzes auf gewünschte Teile des Substrats und Aushärten des auf das Substrat applizierten Harzes durch einen Modulherstellungsprozeß ausgebildet sein.
  • Die Höhe der Vorsprünge 62 von der Oberfläche des Mehrschichtsubstrats 14 aus ist von dem Abstand zu den Anschlußflächen 20a in der Nähe abhängig. Nachdem die elastische Verformung der Vorsprünge 62, wenn dieselben durch eine Rakel niedergedrückt werden, nicht sehr zu erwarten ist, muß die Höhe der Vorsprünge 62 geringer als die der vorspringenden Teile 26a der Module in der ersten bis vierten Ausführungsform sein. Daher ist die richtige Höhe der Vorsprünge 62 von der Oberfläche des Mehrschichtsubstrats 14 aus größer als die Dicke von auf der Oberfläche des Mehrschichtsubstrats 14 ausgebildeten Leiterbahnen und beträgt 30 µm oder weniger.
  • In einem Druckprozeß wird eine Druckmaske 40 auf dem Mehrschichtsubstrat 14 in Kontakt mit den Oberseiten der Vorsprünge 62 so platziert, daß ein schmaler Spalt zwischen der Oberfläche des Mehrschichtsubstrats 14 und der Druckmaske 40 ausgebildet wird, und die Druckmaske 40 ist nicht in engem Kontakt mit der Oberfläche des Mehrsschichtsubstrats 14. Obwohl der Vorsprung 26 keiner signifikanten elastischen Verformung unterliegt, wenn sich eine Rakel 42 einer Öffnung 40b, welche einer Anschlußfläche 20a entspricht, annähert, erfährt die Druckmaske 40 eine elastische Verformung, und ein Teil der durch die Rakel 42 niedergedrückten Druckmaske 40 wird in engen Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 gebracht. Somit wird eine durch die Rakel 42 in die Öffnung 40b gezwungene Lötpaste 24a auf die Oberfläche der der Öffnung 40b entsprechenden Anschlußfläche 20a appliziert, wobei die Druckmaske 40 in engen Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 gepreßt ist bzw. wird.
  • Teile der Druckmaske 40 beginnen, unmittelbar nachdem die gerade Kante der Rakel 42, welche den höchsten Druck auf die Druckmaske 40 ausübt, diese Teile passiert hat, sich von der Oberfläche des Mehrschichtsubstrats 14 zu trennen. Allerdings preßt die Rakel 42, auch nachdem die gerade Kante der Rakel 42 die Öffnung 40b passiert hat, die Lötpaste 24a so lange nieder, wie sich dieselbe über die Öffnung 40b bewegt. Somit wird verhindert, daß die auf die Anschlußfläche 20a applizierte Lötpaste 24a sich zusammen mit der Druckmaske 40 von der Oberfläche der Anschlußfläche 20a ablöst.
  • Die Vorsprünge 62 des Moduls 60 in der fünften Ausführungsform sind in Funktion und Wirkung im wesentlichen gleich den vorspringenden Teilen 26a des Moduls 10 in der ersten Ausführungsform. Nachdem die Vorsprünge 62 des Moduls 60 nicht aus einem Vergußmaterial ausgebildet sind, können die Vorsprünge 62 sich bei jeder wählbaren Position auf der Oberfläche des Mehrschichtsubstrats 14 befinden, was den Freiheitsgrad in der Bestimmung der Positionen der Anschlußflächen 20a, welche mit der Lötpaste 24a zu überziehen sind, und dem Freiheitsgrad im Entwerfen der Anordnung der Leiterbahnen 20 verbessert. Somit können Module mit zufriedenstellenden elektrischen Eigenschaften hergestellt werden.
  • Fig. 11 ist eine Teildraufsicht einer Druckmaske in einer sechsten Ausführungsform gemäß der vorliegenden Erfindung, und Fig. 12 ist eine Schnittansicht entlang einer Linie XII-XII in Fig. 11. In Fig. 11 und 12 ist eine Druckmaske 66 gezeigt, welche einen aus einem rostfreien Stahl hergestellten und eine Dicke im Bereich von etwa 50 bis etwa 200 µm aufweisenden Maskenkörper 68 aufweist. Der Maskenkörper 68 ist mit Öffnungen 70 versehen, welche den Anschlußflächen 20a entsprechen, mit welchen Chips 22 zu verbinden sind. Vorsprünge 72 sind beispielsweise aus einem Harz an Positionen nahe den Öffnungen 70 auf einer Oberfläche des Maskenkörpers 68 angeordnet, welche einem Mehrschichtsubstrat 14 gegenüber zu liegen kommen wird. Die Dicke, welche von dem Abstand zwischen den Vorsprüngen 72 und den entsprechenden Öffnungen 70 abhängt, ist größer als die Dicke der Leiterbahnen 20 und beträgt etwa 30 µm oder weniger.
  • Wenn eine Lötpaste 24a auf dem Mehrschichtsubstrat 14 durch die Druckmaske 66 gedruckt wird, werden die Vorsprünge 72 der Druckmaske 66 in Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 gebracht, um einen schmalen Spalt zwischen dem Mehrschichtsubstrat 14 und dem Maskenkörper 68 auszubilden, und daher ist die Druckmaske 66 nicht in engem Kontakt mit dem Mehrschichtsubstrat 14. Obwohl der Vorsprung 72 keiner signifikanten elastischen Verformung unterworfen wird, wenn sich eine Rakel 42 der Öffnung 70 nähert, erfährt der Maskenkörper 68 eine elastische Verformung, und ein Teil des Maskenkörpers 68, welcher durch die Rakel 42 niedergedrückt wird, wird in engen Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 gebracht. Somit wird eine Lötpaste 24a, welche durch die Rakel 42 in die Öffnung 70 gezwungen wird, auf die Oberfläche der Anschlußfläche 20a, welche der Öffnung 70 in dem in engen Kontakt mit der Oberfläche des Mehrschichtsubstrats 14 gepreßten Maskenkörpers 68 entspricht, appliziert.
  • Teile um die Öffnung 70 des Maskenkörpers 68 herum beginnen, unmittelbar nachdem die gerade Kante der Rakel 42, wo der durch die Rakel 42 auf den Maskenkörper 68 ausgeübte Druck am höchsten ist, die Öffnung 70 passiert hat, sich von der Oberfläche des Mehrschichtsubstrats 14 zu trennen. Allerdings preßt die Rakel 42, auch nachdem die gerade Kante der Rakel 42 die Öffnung 70 passiert hat, die Lötpaste 24a so lange nieder, wie sich dieselbe über die Öffnung 70 bewegt. Somit wird verhindert, daß die auf die Anschlußfläche 20a aufgebrachte Lötpaste 24a sich zusammen mit der Druckmaske 66 von der Oberfläche der Anschlußfläche 20a ablöst.
  • Auch wenn der Chip 22 klein ist und die Anschlußflächen 20a demgemäß eine kleine Fläche aufweisen, kann durch Verwenden der Druckmaske 66 eine vorbestimmte Menge der Lötpaste 24a auf jede Anschlußfläche 20a aufgebracht werden, ohne die Viskosität der Lötpaste 24a zu reduzieren. Somit kann eine zum Verbinden des Chips 22 mit der Anschlußfläche 20a erforderliche Menge an Lötpaste 24a sicher auf die Anschlußfläche 20a aufgebracht werden.
  • Demgemäß können ein unerwünschtes Zusammenwachsen einander angrenzender Lötfilme, welches tendentiell auftreten kann, wenn eine Lötpaste mit einer niedrigen Viskosität zum Ausbilden der Lötfilme verwendet wird, und das fehlerhafte Verbinden der Chips 22 mit den Anschlußflächen 20a vermieden werden, ohne Prozesse zu ändern, und demzufolge können hochzuverlässige Module zu geringen Kosten hergestellt werden.
  • Fig. 13 ist eine Teildraufsicht einer Druckmaske in einer ersten Modifizierung der Druckmaske in der sechsten Ausführungsform, Fig. 14 ist eine Schnittansicht entlang einer Linie XIV-XIV in Fig. 13, Fig. 15 ist eine Teildraufsicht einer Druckmaske in einer zweiten Modifizierung der Druckmaske in der sechsten Ausführungsform, und Fig. 16 ist eine Schnittansicht entlang einer Linie XVI-XVI in Fig. 15.
  • Wie in Fig. 13 und 14 gezeigt, weist eine Druckmaske in der ersten Modifizierung einen Maskenkörper 68 auf, welcher mit von einer Oberfläche hiervon, welche einer Seite eines Mehrschichtsubstrats 14 gegenüberliegen soll, vorspringenden Vorsprüngen 68 integral ausgestattet ist.
  • Wie in Fig. 15 und 16 gezeigt, weist eine Druckmaske in der zweiten Ausführungsform einen Maskenkörper 68 auf, welcher mit von einer Oberfläche hiervon, welche einer Seite eines Mehrschichtsubstrats 14 gegenüberliegen soll, vorspringenden Vorsprüngen 72 integral ausgestattet ist. Die Vorsprünge 72 sind durch die plastische Verformung von Teilen des Maskenkörpers 68 ausgebildet.
  • Obwohl die Verwendung der Lötpaste in Verbindung mit der Beschreibung der ersten bis sechsten Ausführungsform beschrieben worden ist, zeigt die vorliegende Erfindung die gleiche Wirkung bei der Verwendung eines Harzklebers, welcher ein leitfähiges Füllmaterial enthält.
  • Die Halbleiteranordnung, das Verfahren zum Herstellen der Halbleiteranordnung und die Druckmaske der vorliegenden Erfindung weisen die nachfolgenden vorteilhaften Wirkungen auf.
  • Die Halbleiteranordnung gemäß der vorliegenden Erfindung weist auf: ein Substrat, welches mit einer Leiterschicht auf seiner Oberfläche und einem Hohlraum ausgestattet ist; einen in dem Hohlraum des Substrats angeordneten Halbleiterchip; eine Abdeckung, welche den in dem Hohlraum des Substrats angeordneten Halbleiterchip bedeckt und in einem Teil seiner Oberfläche mit einem Vorsprung ausgestattet ist, welcher eine Höhe von der Oberfläche des Substrats aus von mehr als der Dicke der Leiterschicht aufweist; und Schaltungselemente, welche durch ein leitfähiges Verbindungsmaterial mit der auf der Oberfläche des Substrats angeordneten Leiterschicht verbunden sind.
  • Demgemäß können die vorspringenden Teile leicht ausgebildet werden, ein zum Verbinden der Chips mit den Anschlußflächen notwendiges Verbindungsmaterial kann auf die Oberflächen der Anschlußflächen, welche auf der Oberfläche des Substrats ausgebildet sind, aufgebracht werden, und damit können fehlerhaft montierte Schaltungselemente reduziert werden, und die Halbleiteranordnungen können zu geringen Kosten mit einer hohen Ausbeuterate hergestellt werden.
  • Weiter befindet sich der Vorsprung an einem Teil nahe des Randes des Hohlraums des Substrats.
  • Demgemäß können die Halbleiterchips wirksam bedeckt werden, und somit sind die Halbleiteranordnungen hochzuverlässig.
  • Überdies weist die Halbleiteranordnung einen zweiten Vorsprung mit einer Oberfläche auf, welche glatter als die Oberfläche des Substrats ist und sich auf der Oberfläche des Substrats an einem Teil nahe des Randes des Hohlraums des Substrats befindet.
  • Demgemäß kann die Benetzbarkeit der Abdeckung verbessert werden, der Vorsprung der Abdeckung kann leicht ausgebildet werden, und die Höhe und die Lage des Vorsprungs können leicht eingestellt werden. Daher kann der Vorsprung richtig ausgebildet werden, und das Verbindungsmaterial kann richtig gedruckt werden. Daher können fehlerhaft montierte Schaltkreiselemente weiter reduziert werden, und die Halbleiteranordnungen können mit einer hohen Ausbeuterate hergestellt werden.
  • Noch weiter ist der Vorsprung in einem mittleren Teil des Hohlraums des Substrats angeordnet.
  • Demgemäß kann der Vorsprung in einer vergleichsweise großen Höhe ausgebildet sein, und somit kann das Verbindungsmaterial auch dann zufriedenstellend gedruckt werden, wenn die jeweiligen Höhen der Vorsprünge in einem bestimmten Bereich verteilt sind. Daher können fehlerhaft montierte Schaltkreischips reduziert werden, und die Halbleiteranordnung kann mit einer hohen Ausbeuterate hergestellt werden.
  • Noch weiter weist die Abdeckung ein aus einem ersten Vergußmaterial ausgebildetes Basisteil und ein aus einem zweiten Vergußmaterial ausgebildetes Oberteil auf, und der Vorsprung ist aus dem das Oberteil ausbildenden zweiter Vergußmaterial ausgebildet.
  • Demgemäß können das erste und das zweite Vergußmaterial, welche jeweils unterschiedliche Fließfähigkeiten aufweisen, verwendet werden, der Halbleiterchip kann wirksam mit dem ersten Vergußmaterial bedeckt werden, und das zweite Vergußmaterial erleichtert die Einstellung der Höhe des Vorsprungs. Daher kann die hochzuverlässige Halbleiteranordnung mit einer hohen Ausbeuterate hergestellt werden.
  • Ferner weist eine Halbleiteranordnung gemäß der vorliegenden Erfindung auf: ein Substrat, welches mit einer Leiterschicht auf seiner Oberfläche und einem Hohlraum ausgestattet ist; einen in dem Hohlraum des Substrats angeordneten Halbleiterchip; eine Abdeckung, welche den in dem Hohlraum des Substrats angeordneten Halbleiterchip bedeckt; Schaltungselemente, welche durch ein leitfähiges Verbindungsmaterial mit der auf der Oberfläche des Substrats angeordneten Leiterschicht verbunden sind; und einen Vorsprung, welcher in einem Teil der Oberfläche des Substrats in der Nähe der Leiterschicht, auf welcher die Schaltungselemente angeordnet sind, ausgebildet ist und eine Höhe von der Oberfläche des Substrats aus aufweist, welche größer als die Dicke der Leiterschicht ist.
  • Demgemäß kann, nachdem der Vorsprung nahe der Anschlußfläche, auf welche das Verbindungsmaterial aufzubringen ist, ungeachtet der Position des Hohlraums ausgebildet werden, der Freiheitsgrad im Entwerfen der Leiterschicht kann erhöht werden, und somit weist die Halbleiteranordnung zufriedenstellende elektrische Eigenschaften auf.
  • Ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß der vorliegenden Erfindung schließt ein: einen ersten Schritt eines Vorbereitens eines Substrats, welches mit einer Leiterschicht auf seiner Oberfläche und einem Hohlraum ausgestattet ist, sowie eines Anordnens eines Halbleiterchips in dem Hohlraum; einen zweiten Schritt eines Bedeckens des in dem Hohlraum des Substrats angeordneten Halbleiterchips mit einer Abdeckung und eines Ausbildens eines Vorsprungs mit einer Höhe von der Oberfläche des Substrats aus, welche größer als die Dicke der Leiterschicht ist, in einem Teil der Oberfläche der Abdeckung; und einen dritten Schritt eines Platzierens einer Druckmaske für einen Prozeß eines Applizierens eines leitfähigen Verbindungsmaterials auf der Oberfläche des Substrats, sowie eines Applizierens eines leitfähigen Verbindungsmaterials durch die Druckmaske auf die Leiterschicht, auf welcher die Schaltungselemente anzuordnen sind.
  • Demgemäß kann, nachdem die durch die Vorsprünge von der Oberfläche des Substrats etwas beabstandete Druckmaske beim Drucken des Verbindungsmaterials auf das Substrat in engen Kontakt mit der Oberfläche des Substrats gebracht wird, verhindert werden, daß das gedruckte Verbindungsmaterial sich zusammen mit der Druckmaske von dem Substrat ablöst. Daher können die Schaltungselemente sicher mit den Leiterbahnen verbunden werden, die Ausbeuterate kann verbessert werden, und die hochzuverlässige Halbleiteranordung kann zu geringen Kosten hergestellt werden.
  • Weiter ist der Vorsprung an einem Teil nahe des Randes des Hohlraums des Substrats ausgebildet.
  • Demgemäß kann ein Vergußmaterial mit einer niedrigen Viskosität verwendet werden, und der Halbleiterchip kann wirksam in einer kurzen Zeit mit dem Vergußmaterial bedeckt werden. Demzufolge kann eine Zeit, welche zum Herstellen der Halbleiteranordnung erforderlich ist, reduziert werden, und die Herstellungskosten können reduziert werden. Somit kann die hochzuverlässige Halbleiteranordnung zu geringen Kosten hergestellt werden.
  • Weiter ist der Vorsprung in einem mittleren Teil des Hohlraums des Substrats ausgebildet.
  • Demgemäß kann, nachdem die Vorsprünge vergleichsweise hoch sein können, das Verbindungsmaterial auch dann, wenn die jeweiligen Höhen der Vorsprünge in einem bestimmten Bereich verteilt sind, zufriedenstellend gedruckt werden, und somit kann die Ausbeuterate des Verfahrens zum Herstellen der Halbleiteranordnung verbessert werden.
  • Weiter weist die Abdeckung einen aus einem ersten Vergußmaterial ausgebildeten Basisteil und einen aus einem zweiten Vergußmaterial ausgebildeten Oberteil auf, und der Vorsprung ist aus dem den Oberteil ausbildenden zweiten Vergußmaterial ausgebildet.
  • Demgemäß kann, nachdem das erste und das zweite Vergußmaterial mit jeweils unterschiedlichen Fließfähigkeiten verwendet werden können, der Halbleiterchip wirksam bedeckt werden, und die Höhe des Vorsprungs kann leicht eingestellt werden. Daher kann der Halbleiterchip wirksam in einer kurzen Zeit bedeckt werden, die Ausbildung der Vorsprünge kann zufriedenstellend gesteuert werden, und das Verbindungsmaterial kann zufriedenstellend gedruckt werden.
  • Noch weiter umfaßt das Verfahren zum Herstellen der Halbleiteranordnung ferner einen vor dem Bedecken des Halbleiterchips mit der Abdeckung auszuführenden Schritt eines Ausbildens eines zweiten Vorsprungs mit einer Oberfläche, welche glatter als die Oberfläche des Substrats ist, auf der Oberfläche des Substrats auf, um ein Teil nahe dem Rand des Hohlraums des Substrats auszubilden.
  • Demgemäß können die Vorsprünge leicht in einer gleichmäßigen Höhe in einer vorbestimmten Lage auf dem Rand des Hohlraums des Substrats ausgebildet werden. Demzufolge kann das Verbindungsmaterial zufriedenstellend und stabil gedruckt werden, und somit kann die Ausbeuterate des Verfahrens zum Herstellen der Halbleiteranordnung verbessert werden.
  • Ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß der vorliegenden Erfindung schließt ein: einen ersten Schritt eines Vorbereitens eines Substrats, welches mit einer Leiterschicht auf seiner Oberfläche und einem Hohlraum ausgestattet ist, sowie eines Anordnens eines Halbleiterchips in dem Hohlraum; einen zweiten Schritt eines Bedeckens des in dem Hohlraum des Substrats angeordneten Halbleiterchips mit einer Abdeckung; einen dritten Schritt eines Platzierens einer Druckmaske für einen Prozeß eines Applizierens eines leitfähigen Verbindungsmaterials auf der Oberfläche des Substrats, sowie eines Applizierens eines leitfähigen Verbindungsmaterials durch die Druckmaske auf die Leiterschicht, auf welcher die Schaltungselemente anzuordnen sind; und einen Schritt eines Ausbildens eines Vorsprungs in der Nähe der Leiterschicht, auf welcher die Schaltungselemente anzuordnen sind, vor dem Applizieren des leitfähigen Verbindungsmaterials auf die Leiterschicht.
  • Demgemäß kann, nachdem der Vorsprung nahe einem Teil, auf welchen das Verbindungsmaterial zu applizieren ist, ungeachtet der Position des Hohlraums ausgebildet werden kann, das Verbindungsmaterial zufriedenstellend gedruckt werden, der Freiheitsgrad eines Entwerfens der Chips und Leiterbahnen kann erhöht werden, und die Halbleiteranordnungen mit zufriedenstellenden elektrischen Eigenschaften können mit einer hohen Ausbeuterate hergestellt werden.
  • Ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß der vorliegenden Erfindung schließt ein: einen ersten Schritt eines Vorbereitens eines Substrats, welches mit einer Leiterschicht auf seiner Oberfläche und einem Hohlraum ausgestattet ist, sowie eines Anordnens eines Halbleiterchips in dem Hohlraum; einen zweiten Schritt eines Bedeckens des in dem Hohlraum des Substrats angeordneten Halbleiterchips mit einer Abdeckung; und einen dritten Schritt eines Platzierens einer Druckmaske mit einem Maskenfilm, welcher mit Öffnungen, durch welche ein Verbindungsmaterial auf Teile der Oberfläche des Substrats zu applizieren ist, und Vorsprüngen, welche in nahe den Öffnungen des Maskenfilms gelegenen Teilen einer Oberfläche des dem Substrat gegenüberliegenden Maskenfilms ausgebildet sind, versehen ist, sowie eines Applizierens des leitfähigen Verbindungsmaterials durch die Druckmaske auf die Leiterschicht, auf welche Schaltungselemente zu platzieren sind.
  • Demgemäß kann eine Ablösung des gedruckten Verbindungsmaterials zusammen mit der Druckmaske von dem Substrat vermieden werden, wenn die Druckmaske von dem Substrat getrennt wird, ohne irgendeinen zusätzlichen Prozeß zu erfordern. Daher können die Halbleiteranordnungen mit einer hohen Ausbeuterate hergestellt werden.
  • Eine Druckmaske gemäß der vorliegenden Erfindung weist auf: einen Maskierungsfilm, welcher mit Öffnungen ausgestattet ist, durch welche ein leitfähiges Verbindungsmaterial auf eine Oberfläche eines Substrats zu applizieren ist; und Vorsprünge, welche in nahe den Öffnungen des Maskierungsfilms gelegenen Teilen einer Oberfläche des Maskierungsfilms, welche dem Substrat gegenüberliegt, ausgebildet sind.
  • Demgemäß kann das Verbindungsmaterial auch dann sicher auf die Oberfläche des Substrats gedruckt werden, wenn die Flächen der Öffnungen des Maskenkörpers klein sind. Daher kann die Halbleiteranordnung unter Verwendung der Druckmaske der vorliegenden Erfindung leicht mit einer hohen Ausbeuterate hergestellt werden.
  • Während die derzeitig bevorzugten Ausführungsformen der vorliegenden Erfindung gezeigt und beschrieben worden sind, sei darauf hingewiesen, daß diese Offenlegungen nur dem Zweck der Veranschaulichung und Erläuterung dienen, und daß vielfältige Änderungen und Modifizierungen vorgenommen werden können, ohne von dem Umfang und Bereich der Erfindung, wie sie in den anliegenden Ansprüchen ausgeführt ist, abzuweichen.
  • Vorstehend wurde eine Halbleiteranordnung, ein Verfahren zum Herstellen derselben und eine in dem Verfahren zum Herstellen verwendete Druckmaske beschrieben. Die Halbleiteranordnung enthält ein mehrschichtiges Substrat, welches mit einem Hohlraum, einem in dem Hohlraum platzierten Halbleiterchip, mit Anschlußflächen versehene Leiterbahnen, einer aus einem Vergußmaterial ausgebildeten Abdeckung, welche den Halbleiterchip bedeckt und einen vorspringenden Teil aufweist, und Chips ausgestattet ist, welche mit einem Lot mit einem niedrigen Schmelzpunkt mit den Leiterbahnen verbunden sind. Der vorspringende Teil weist eine Höhe (h1) von der Oberfläche des Mehrschichtsubstrats auf, welche größer als die Dicke der Leiterschicht ist.

Claims (11)

1. Halbleiteranordnung, welche aufweist:
ein Substrat (14), welches mit einer Leiterschicht (20) auf seiner Oberfläche und einem Hohlraum (14a) ausgestattet ist;
einen in dem Hohlraum des Substrats angeordneten Halbleiterchip (12);
eine Abdeckung (26), welche den in dem Hohlraum des Substrats angeordneten Halbleiterchip bedeckt und in einem Teil seiner Oberfläche mit einem Vorsprung (26a) ausgestattet ist, welcher eine Höhe von der Oberfläche des Substrats aus von mehr als der Dicke der Leiterschicht aufweist; und
Schaltungselemente (22), welche durch ein leitfähiges Verbindungsmaterial (24) mit der auf der Oberfläche des Substrats angeordneten Leiterschicht verbunden sind.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß sich der Vorsprung an einem Teil nahe des Randes des Hohlraums des Substrats befindet.
3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiteranordnung weiter einen zweiten Vorsprung (56) mit einer Oberfläche aufweist, welche glatter als die Oberfläche des Substrats ist und sich auf der Oberfläche des Substrats an einem Teil nahe des Randes des Hohlraums des Substrats befindet.
4. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Vorsprung in einem mittleren Teil des Hohlraums des Substrats angeordnet ist.
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Abdeckung ein aus einem ersten Vergußmaterial ausgebildetes Basisteil (261) und ein aus einem zweiten Vergußmaterial ausgebildetes Oberteil (262) aufweist und der Vorsprung aus dem das Oberteil ausbildenden zweiten Vergußmaterial ausgebildet ist.
6. Verfahren zum Herstellen einer Halbleiteranordnung, welches einschließt:
einen ersten Schritt eines Vorbereitens eines Substrats, welches mit einer Leiterschicht auf seiner Oberfläche und einem Hohlraum ausgestattet ist, sowie eines Anordnens eines Halbleiterchips in dem Hohlraum;
einen zweiten Schritt eines Bedeckens des in dem Hohlraum des Substrats angeordneten Halbleiterchips mit einer Abdeckung und eines Ausbildens eines Vorsprungs mit einer Höhe von der Oberfläche des Substrats aus, welche größer als die Dicke der Leiterschicht ist, in einem Teil der Oberfläche der Abdeckung; und
einen dritten Schritt eines Platzierens einer Druckmaske (40) für einen Prozeß eines Applizierens eines leitfähigen Verbindungsmaterials auf der Oberfläche des Substrats, sowie eines Applizierens eines leitfähigen Verbindungsmaterials (24a) durch die Druckmaske auf die Leiterschicht, auf welcher die Schaltungselemente anzuordnen sind.
7. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Vorsprung an einem Teil nahe des Randes des Hohlraums des Substrats ausgebildet ist.
8. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Vorsprung in einem mittleren Teil des Hohlraums des Substrats ausgebildet ist.
9. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Abdeckung einen aus einem ersten Vergußmaterial ausgebildeten Basisteil und einen aus einem zweiten Vergußmaterial ausgebildeten Oberteil aufweist und der Vorsprung aus dem den Oberteil ausbildenden zweiten Vergußmaterial ausgebildet ist.
10. Verfahren zum Herstellen einer Halbleiteranordnung nach Anspruch 7, weiter gekennzeichnet durch einen vor dem Bedecken des Halbleiterchips mit der Abdeckung auszuführenden Schritt eines Ausbildens eines zweiten Vorsprungs mit einer Oberfläche, welche glatter als die Oberfläche des Substrats ist, auf der Oberfläche des Substrats auf, um ein Teil nahe dem Rand des Hohlraums des Substrats auszubilden.
11. Druckmaske, welche aufweist (40):
einen Maskierungsfilm (68), welcher mit Öffnungen (70) ausgestattet ist, durch welche ein leitfähiges Verbindungsmaterial auf eine Oberfläche eines Substrats zu applizieren ist; und
Vorsprünge (72), welche in nahe den Öffnungen des Maskierungsfilms gelegenen Teilen einer Oberfläche des Maskierungsfilms, welche dem Substrat gegenüberliegt, ausgebildet sind.
DE10240415A 2002-01-24 2002-09-02 Halbleiteranordnung mit einem in einem Hohlraum eingebetteten Modul und Verfahren zum Herstellen derselben Expired - Fee Related DE10240415B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-015800 2002-01-24
JP2002015800A JP3896285B2 (ja) 2002-01-24 2002-01-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE10240415A1 true DE10240415A1 (de) 2003-08-14
DE10240415B4 DE10240415B4 (de) 2011-09-22

Family

ID=19191970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10240415A Expired - Fee Related DE10240415B4 (de) 2002-01-24 2002-09-02 Halbleiteranordnung mit einem in einem Hohlraum eingebetteten Modul und Verfahren zum Herstellen derselben

Country Status (6)

Country Link
US (1) US6822339B2 (de)
JP (1) JP3896285B2 (de)
KR (1) KR100518643B1 (de)
CN (1) CN1220260C (de)
DE (1) DE10240415B4 (de)
TW (1) TW548808B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014110008A1 (de) * 2014-07-16 2016-01-21 Infineon Technologies Ag Träger, Halbleitermodul und Verfahren zu deren Herstellung

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110049A (ja) * 2001-09-28 2003-04-11 Fujitsu Ten Ltd 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
JP2005026263A (ja) * 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
US7956451B2 (en) * 2004-12-18 2011-06-07 Agere Systems Inc. Packages for encapsulated semiconductor devices and method of making same
EP1795496A2 (de) * 2005-12-08 2007-06-13 Yamaha Corporation Halbleitervorrichtung zur Erfassung von Druckfluktuationen
US20070158811A1 (en) * 2006-01-11 2007-07-12 James Douglas Wehrly Low profile managed memory component
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
DE102006032925B8 (de) * 2006-07-15 2008-11-06 Schott Ag Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
US8546921B2 (en) * 2010-08-24 2013-10-01 Qualcomm Incorporated Hybrid multilayer substrate
CN103635019A (zh) * 2012-08-28 2014-03-12 国基电子（上海）有限公司 电路板安装结构
CN108235792B (zh) * 2016-10-21 2021-01-26 京瓷株式会社 标签用基板、rfid标签以及rfid***
IT201800005294A1 (it) * 2018-05-11 2019-11-11 Componente di bicicletta in materiale composito e relativo processo di fabbricazione
CA3042547A1 (en) 2018-05-11 2019-11-11 Campagnolo S.R.L. Bicycle crankarm provided with electric/electronic system
IT201800005299A1 (it) 2018-05-11 2019-11-11 Componente di bicicletta dotato di sensore di sforzi/deformazioni compensato in temperatura
IT201800005297A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta e relativa guarnitura
IT201800005302A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta dal lato trasmissione, dotata di rilevatore di sforzi/deformazioni per un misuratore di coppia o di potenza, nonche' metodi correlati
CN110987280A (zh) * 2019-12-02 2020-04-10 歌尔科技有限公司 防水防尘压力传感器及其加工方法
CN114981937A (zh) * 2020-01-22 2022-08-30 三菱电机株式会社 半导体装置的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2045025A5 (en) * 1969-05-30 1971-02-26 Lignes Telegraph Telephon Thick-film circuits on flat substrates
JP2504486B2 (ja) 1987-10-12 1996-06-05 富士通株式会社 混成集積回路構造
JPH04171970A (ja) * 1990-11-06 1992-06-19 Matsushita Electric Ind Co Ltd 半導体装置
JPH05208571A (ja) * 1992-01-31 1993-08-20 Fujitsu Isotec Ltd 多重積層メタルマスク
JPH06219070A (ja) * 1993-01-26 1994-08-09 Fujitsu Ltd スクリーン印刷用マスク及びその製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3235452B2 (ja) 1995-03-20 2001-12-04 松下電器産業株式会社 高周波集積回路装置
US5796165A (en) 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
JP3744649B2 (ja) * 1997-05-26 2006-02-15 ソニー株式会社 半導体パッケージとその製造方法
JPH1154665A (ja) 1997-07-31 1999-02-26 Toshiba Corp 複合パッケージ
JP2000100997A (ja) * 1998-09-17 2000-04-07 Mitsubishi Electric Corp 樹脂封止型半導体装置およびその樹脂封止方法
US6512255B2 (en) * 1999-09-17 2003-01-28 Denso Corporation Semiconductor pressure sensor device having sensor chip covered with protective member
JP3686567B2 (ja) * 2000-02-15 2005-08-24 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および高周波電力増幅装置の製造方法
JP2001291952A (ja) * 2000-04-10 2001-10-19 Matsushita Electric Ind Co Ltd 基板の設計方法および実装基板の製造方法ならびに実装基板
DE10055147A1 (de) * 2000-05-03 2001-12-13 Fraunhofer Ges Forschung Verfahren zur Verbesserung der Druckqualität beim Einsatz von Druckschablonen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014110008A1 (de) * 2014-07-16 2016-01-21 Infineon Technologies Ag Träger, Halbleitermodul und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
CN1434504A (zh) 2003-08-06
US20030137046A1 (en) 2003-07-24
TW548808B (en) 2003-08-21
KR20030064252A (ko) 2003-07-31
KR100518643B1 (ko) 2005-10-05
JP3896285B2 (ja) 2007-03-22
DE10240415B4 (de) 2011-09-22
CN1220260C (zh) 2005-09-21
JP2003218289A (ja) 2003-07-31
US6822339B2 (en) 2004-11-23

Similar Documents

Publication Publication Date Title
DE10240415B4 (de) Halbleiteranordnung mit einem in einem Hohlraum eingebetteten Modul und Verfahren zum Herstellen derselben
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE60132397T2 (de) Verfahren zur Herstellung eines thermisch leitenden Substrats mit Leiterrahmen und Wärmestrahlungsplatte
DE60202425T2 (de) Hochfrequenz-Halbleiter-Vorrichtung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE60224611T2 (de) Leiterplatte mit eingebetteter elektrischer Vorrichtung und Verfahren zur Herstellung einer Leiterplatte mit eingebetteter elektrischer Vorrichtung
DE60125999T2 (de) Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
DE10165069B4 (de) Verfahren zum Verbinden von gedruckten Leiterplatten
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE60110906T2 (de) Verfahren zur herstellung eines cof-gehäuses
DE112006003181T5 (de) Verfahren zum Bonden zwischen elektrischen Bauelementen unter Verwendung von Ultraschallschwingung
DE102009044605A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE102005019553A1 (de) Füllmassenstruktur und Verfahren für WL-CSP
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE10022982A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102004005685A1 (de) Verfahren zum Herstellen einer elektronischen Komponente
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111223

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee