DE60110906T2 - Verfahren zur herstellung eines cof-gehäuses - Google Patents

Verfahren zur herstellung eines cof-gehäuses Download PDF

Info

Publication number
DE60110906T2
DE60110906T2 DE60110906T DE60110906T DE60110906T2 DE 60110906 T2 DE60110906 T2 DE 60110906T2 DE 60110906 T DE60110906 T DE 60110906T DE 60110906 T DE60110906 T DE 60110906T DE 60110906 T2 DE60110906 T2 DE 60110906T2
Authority
DE
Germany
Prior art keywords
chip
tapered
hole
electrodes
die attach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60110906T
Other languages
English (en)
Other versions
DE60110906D1 (de
Inventor
Masanori Akita
Toshihiro Mori
Koji Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Application granted granted Critical
Publication of DE60110906D1 publication Critical patent/DE60110906D1/de
Publication of DE60110906T2 publication Critical patent/DE60110906T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer COF-Packung, wie einer ID-Karte vom Nichtberührungstyp.
  • HINTERGRUNDSTECHNIK
  • Bisher wurden COF(Chip auf Film)-Packungen, wie eine ID-Karte vom berührungsfreien Typ und ein Etikett vom berührungsfreien Typ nach verschiedenen Methoden hergestellt.
  • Beispielsweise ist ein Verfahren bekannt, bei dem Bumps (vorspringende Elektroden), die auf einem IC-Chip ausgebildet sind, mit Elektroden eines Antennenstromkreises ausgerichtet werden, welcher auf einem Harzfilmsubstrat gebildet wurde, worauf das Harz in einen schmalen Spalt (oder einen schmalen Hohlraum) zwischen dem Harzfilmsubstrat und dem IC-Chip eingeführt wird, d.h., daß eine Unterfüllung durchgeführt wird.
  • Als weiteres Beispiel ist eine Methode bekannt, in welcher ein halbgehärteter anisotroper leitender Film an Elektroden eines Antennenschaltkreises befestigt wird, welcher auf einem Harzfilmsubstrat gebildet wird, worauf Bumps (vorspringende Elektroden), die auf einem IC-Chip gebildet wurden, mit den Elektroden des Antennenschaltkreises ausgerichtet werden, worauf der IC-Chip unter Erhitzen gepreßt wird, um die Elektroden zu binden und den anisotropen leitenden Film zu härten.
  • Somit wird bei jeder dieser bekannten Methoden ein IC-Chip in einer auf der Oberfläche eines Substrates gestapelten Form mit einem Antennenschaltkreis befestigt, und somit ist der Reduzierung der Packungsdichte eine Grenze gesetzt.
  • Bei einer Bemühung, eine solche Unbequemlichkeit zu vermeiden, wie beispielsweise in der Art, wie in der japanischen geprüften Patentoffenlegung Nr. 70272/1991 beschrieben, wurde eine Methode vorgeschlagen (nachfolgend als die Feststellungsmethode für den IC-Chip vom verborgenen Typ bezeichnet), in welcher ein Harzfilmsubstrat mit einem Chip-Befestigungsloch und ein IC-Chip mit Elektroden vorgesehen werden, worauf dann der IC-Chip eingesetzt und in dem Chipbefestigungsloch fixiert wird, um die Elektroden oberhalb der Substratoberfläche freizulegen, und danach wird ein Schaltkreisbild für die Verbindung mit den Elektroden auf der Substratoberfläche gebildet.
  • Bei dieser bekannten Herstellungsmethode der IC-Chips vom verborgenen Typ ist es jedoch erforderlich, daß das Chipbefestigungsloch größer als der IC-Chip ausgebildet wird, da der IC-Chip in das Chipbefestigungsloch eingeführt wird, welches in dem Harzfilmsubstrat ge bildet ist mit der Folge einer Bildung eines schmalen Spaltes (oder eines schmalen Raums) zwischen dem eingesetzten IC-Chip und dem Befestigungsloch. Daher wird ein Harz der gleichen Qualität wie das Substrat in den schmalen Spalt eingefüllt, wonach durch Heißpressen die beiden eine Schmelzverbindung bilden.
  • In der Schmelzverbindung kann das Harzfilmsubstrat selbst, welches dünn ist, verformt werden, und dadurch entsteht ein weiteres Problem der Gestalt, daß der IC-Chip unter einer Preßkraft sich verändert und seine Position variiert und nicht ortsfest wird. Infolge dieses Problems ist es zum Zeitpunkt der Bildung eines Schaltkreisbildes auf der Substratoberfläche nach Einsetzen und Fixieren des IC-Chips in das Chipbefestigungsloch mühsam, das Schaltungsbild genau in Bezug auf die Elektroden auf dem IC-Chip zu bilden, d.h. in einem solchen Zustand, der frei von größerer Positionsabweichung als eine vorbestimmte Grenze ist und somit die konstante Qualität nicht ausreichend beibehalten werden kann.
  • Als ein Mittel zur Lösung dieses Problems wurde vorgeschlagen, anstelle des oben genannten Heißpressens eine Harzfließmethode anzuwenden, doch schließt das oben genannte Mittel komplizierte Herstellungsschritte ein und erfordert lange Zeit. Aus diesen Gründen ist es nicht zweckmäßig für die Massenproduktion von COF-Packungen, und insoweit war deren Annahme schwierig.
  • Die folgende Erfindung wurde nun im Hinblick auf solche Nachteile geschaffen, und es ist ein erstes Ziel der Erfindung, eine Herstellungsmethode für eine COF-Packung bereitzustellen, die, wenn eine COF-Packung nach der Herstellungsmethode für IC-Chips vom verborgenen Typ erhalten werden soll, dies erlaubt, daß ein IC-Chip in einem solchen Zustand verborgen wird, die von einer größeren Positionsabweichung als eine vorbestimmte Grenze frei ist und dadurch eine COF-Packung konstanter Qualität liefert. Es ist ein zweites Ziel der Erfindung, eine Massenproduktion von COF-Packungen mit konstanter Qualität zu bekommen.
  • Die EP 0 869 452 A1 beschreibt ein Verfahren zur Herstellung einer COF-Packung, das die Stufen erfaßt, in denen man ein IC-Chipmodul mit Elektroden zum Einfügen in ein Modulbefestigungsloch eines Substrates bereitstellt, worin das Befestigungsloch und das IC-Chipmodul sich verjüngen und das IC-Chipmodul in das Modulbefestigungsloch mit einem Dichtungsmittel oder Klebstoff fixiert wird.
  • Die DE 196 27 827 A1 beschreibt ein Verfahren zur Realisierung eines Datenträgers, bei dem ein Chip in ein Substrat unter Verwendung einer Klebstoffschicht eingebettet wird.
  • Die JP 04148999 A beschreibt ein Verfahren zum Einsetzen eines IC-Moduls unter Verwendung einer automatischen Einsetzvorrichtung, während es durch eine sich verjüngende Seitenoberfläche eines Befestigungsteils oder indem man auf der Seitenoberfläche des Befestigungsteils und der Seitenoberfläche des sich verjüngenden IC-Moduls führt.
  • Ein Verfahren zur Herstellung einer COF-Packung mit den Verfahrensschritten, in denen man ein Harzfilmsubstrat mit einem Chipbefestigungsloch vorsieht, einen IC-Chip mit Elektro den bereitstellt, den IC-Chip in das Chipbefestigungsloch einführt, um ihn so mit seinen Elektroden freiliegend oberhalb einer Oberfläche des Substrats zu fixieren, und ein Schaltkreisbild auf der Substratoberfläche für eine Verbindung mit den Elektroden bildet, wobei das Chipbefestigungsloch und der IC-Chip sich verjüngen und der IC-Chip in dem Chipbefestigungsloch mit einem Dichtungsmittel oder einem Klebstoff befestigt wird, ist dadurch gekennzeichnet, daß das Dichtungsmittel oder der Klebstoff in einer Vakuumatmosphäre in einen zwischen dem IC-Chip, der in dem Chipbefestigungsloch fixiert ist, und dem Chipbefestigungsloch gebildeten Spalt ergänzt wird.
  • Gemäß der vorliegenden Erfindung wird, um die obige zweite Aufgabe zu lösen, das Harzfilmsubstrat einem Pressen unter Verwendung eines erhitzten sich verjüngenden Werkzeugs unterzogen, um das Chipbefestigungsloch zu bilden, oder einen Wafer mit Leiterbildern wird unter Verwendung eines Drehschleiffräsers so gefräst, daß man sich verjüngende Frässtirnflächen bekommt und dabei den IC-Chip mit Elektroden versieht.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Diagramm, das eine Art und Weise zeigt, in welcher ein sich verjüngender IC-Chip in ein sich verjüngendes Chipbefestigungsloch eingefügt wird, das in einem Harzfilmsubstrat gebildet wird,
  • 2 ist ein Diagramm, das einen sich verjüngenden IC-Chip zeigt, der durch Fräsen eines Wafers erhalten wird, welcher in 5 gezeigt ist,
  • 3 ist ein Diagramm, das einen sich verjüngenden IC-Chip zeigt, der durch Fräsen eines Wafers erhalten wurde, der in 6 gezeigt ist,
  • 4 ist ein Diagramm, das eine Art und Weise zeigt, in welcher ein Wafer zu einer Chipgröße gefräst wird,
  • 5 ist ein Diagramm, das ein Beispiel eines Wafers für die Herstellung eines sich verjüngenden IC-Chips zeigt,
  • 6 ist ein Diagramm, das ein anderes Beispiel eines Wafers zur Herstellung eines sich verjüngenden IC-Chips zeigt,
  • 7 ist ein Diagramm, das eine Art und Weise zeigt, in welcher ein Passivierungsfilm gebildet wird,
  • 8 ist ein teilvergrößertes Diagramm von 5,
  • 9 ist ein teilvergrößertes Diagramm von 6,
  • 10 ist ein Diagramm, das eine Art und Weise zeigt, in welcher Vorsprünge in einem sich verjüngenden Chipbefestigungsloch gebildet werden,
  • 11 ist ein Diagramm, das eine COF-Packung zeigt,
  • 12 erläutert eine Reihe von Stufen zur Ergänzung eines Dichtungsmittels oder eines Klebstoffes, worin (a) ein Diagramm vorliegt, das einen Zustand vor der Ergänzung und (b) ein Diagramm, das einen Zustand nach Ergänzung durch Schablonendruck zeigt, und
  • 13 erläutert eine andere Reihe von Schritten zur Ergänzung eines Dichtungsmittels oder Klebstoffes, in denen (a) ein Diagramm ist, das einen Zustand vor der Ergänzung zeigt, (b) ein Diagramm ist, das einen Zustand zeigt, in welchem ein Dichtungsmittel oder ein Klebstoff auf einem Harzfilmsubstrat zugefügt wurde und (c) ein Diagramm ist, das einen Zustand zeigt, in welchem das Dichtungsmittel oder der Klebstoff auf dem Harzfilmsubstrat teilweise entfernt wurde, was es erlaubt, Elektroden eines sich verjüngenden IC-Chips freizulegen.
  • BESTE ARBEITSWEISE ZUR DURCHFÜHRUNG DER ERFINDUNG
  • Bei der vorliegenden Erfindung wird, wie in 1 gezeigt, ein sich verjüngender IC-Chip 4 mit Elektroden 3 in ein sich verjüngendes Chipbefestigungsloch 2 eingesetzt, welches in einem Harzfilmsubstrat 1 ausgebildet ist, und mit einem Dichtungsmittel oder Klebstoff 5 fixiert, um eine COF-Packung herzustellen.
  • Das Harzfilmsubstrat 1 ist nicht besonders beschränkt, sofern es von einem Isolierharz gebildet wird. Ein Harzsubstrat, das zur Bildung eines sich verjüngenden Chipbefestigungsloches 2 darin geeignet ist, ist beispielsweise ein Polyesterlegierungsfilmsubstrat. Auch ein Verfahren zur maschinellen Bearbeitung zur Bildung des Loches wird eine vorbestimmte maschinelle Bearbeitungsmethode ausgewählt in Bezug auf das ausgewählte Harzfilmsubstrat 1. Beispielsweise im Fall eines Polyesterlegierungsfilmsubstrates wird ein Verfahren gewählt, bei dem das Substrat mit einem erhitzten, sich verjüngenden Werkzeug gepreßt wird. Nach dieser Methode kann das sich verjüngende Chipbefestigungsloch 2 rasch mit einer bestimmten Genauigkeit maschinell bearbeitet werden.
  • Spezieller wird ein Nickelwerkzeug mit mehreren Vorsprüngen ähnlich in der Form wie der sich verjüngende IC-Chip 4 auf 240°C erhitzt und gegen ein Polyesterlegierungsfilmsubstrat gestoßen, dann wird nach Pressen während 10 Sekunden das Werkzeug schnell auf 80°C gekühlt, worauf das Werkzeug entfernt wird, so daß es möglich ist, ein sich verjüngendes Chipbefestigungsloch 2 mit einer Lochsteigung von 10 mm Länge mal 10 mm Breite, einem Öffnungsbereich von 1,2 mm mal 1,6 mm und einer Tiefe von 50 μm maschinell zu bearbeiten.
  • Das sich verjüngende Chipbefestigungsloch 2 wird als ein Sackloch ausgebildet, doch kann das hier als "Sackloch" bezeichnete Loch ein nicht durchgehendes Loch sein, das gebildet wird, indem man zunächst ein durchgehendes Loch in dem Harzfilmsubstrat 1 herstellt und anschließend ein offenes Ende des Durchgangsloches mit vorbestimmter Methode verschließt. Das sich verjüngende Chipbefestigungsloch 2 wird in einer vorbestimmten Form gebildet, die mit der Form des sich verjüngenden IC-Chips 4 übereinstimmt, aber allgemein in der Ebene eine quadratische oder rechteckige Form hat.
  • Bezüglich der Tiefe D des sich verjüngenden Chipbefestigungsloches 2 wird eine vorbestimmte Tiefe entsprechend der Dicke des sich verjüngenden IC-Chips 4 mit den Elektroden 3 gewählt, d.h. es wird eine solche Tiefe ausgewählt, die erlaubt, den sich verjüngenden IC-Chip 4 in das Chipbefestigungsloch 2 nur den Elektroden 3 über der Substratoberfläche freiliegend einzuführen. Außerdem wird ein Winkel von 45° allgemein als ein Verjüngungswinkel θa des sich verjüngenden Chipbefestigungsloches 2 gewählt, vorausgesetzt, daß ein erwünschter Winkel im Bereich von 45° bis 60° ausgewählt werden kann, wenn dies erforderlich ist. Auch für ein maschinelles Bearbeitungsbild wird ein vorbestimmtes Bild als notwendig gewählt.
  • Andererseits wird ein Verjüngungswinkel θb (siehe 2 und 3) des sich verjüngenden IC-Chips 4 mit den Elektroden 3 gleich jenen (θa) des sich verjüngenden Chip-Befestigungslochs 2 festgelegt, doch kann der sich verjüngende IC-Chip 4 nach irgendeiner Methode hergestellt werden.
  • Beispielsweise kann der sich verjüngende IC-Chip 4 in einer solchen Weise hergestellt werden, wie in 4 gezeigt ist, in welcher ein Wafer 7 mit Leiterbild 6 zur Bildung der Elektroden von IC-Chips zu einer Chipgröße gefräst wird, um so sich verjüngende gefräste Flächen zu liefern. Als ein Beispiel von Mitteln für das Fräsen wird eine Drehschleiffräsmaschine 16 mit einer Scheibenform erwähnt. Es kann auch irgendeine andere Fräsmaschinentype genommen werden, doch ist die gerade erwähnte Fräsmethode geeignet für Massenproduktion des sich verjüngenden IC-Chips 4 mit den Elektroden 3.
  • Der sich verjüngende IC-Chip 4 wird in einer quadratischen oder rechteckigen Form in der Ebene gebildet, und alle Vierseitenfelder werden in dem Verjüngungswinkel θb verjüngt. Wie in den 5 und 6 gezeigt, ist es bevorzugt, daß der Wafer 7 Leiterbilder 6 hat, die mit Isolierbildern 8 zur Isolierung der Leiterbilder 6 durch einen Passivierungsfilm gebildet werden. Die Ausbildung der Isolierbilder 8 auf dieser Stufe ist nicht immer erforderlich, doch in diesem Fall ist sie notwendig, μm die Isolierbilder 8 zu erzeugen, nachdem die IC-Chips 4, die durch Fräsen des Wafers 7 erhalten wurden, auf dem Substrat fixiert wurden. Wie in 7 gezeigt, entspricht der obige Passivierungsfilm einem Passivierungsfilm 15, der die Waferoberfläche (d.h. die Chipoberfläche) bedeckt.
  • Wie in 8 gezeigt, die eine teilweise vergrößerte Darstellung von 5 ist, kann das Leiterbild 6 jeweils eine zweischichtige Struktur haben, in welcher eine Unterbarrierenmetallschicht 10 auf einer darunterliegenden ersten Leiterschicht 9 (Leiterbildelektrode) ausgebildet ist, oder die Leiterbilder können jeweils eine dreischichtige Struktur haben, in welcher die Unterbarrierenmetallschicht 10 auf der darunterliegenden ersten Leiterschicht 9 (Leiterbildelektrode) gebildet wird und eine zweite Leiterschicht 11 auf der Unterbarrierenmetallschicht 10 ausgebildet wird, wie in 9 ersichtlich, welche eine teilweise vergrößerte Darstellung von 6 ist.
  • In jenen Strukturen kann die Verschlechterung der ersten Leiterschicht 9 durch die Unterbarrierenmetallschicht 10 verhindert werden, und die Unterbarrierenmetallschicht 10 spielt auch die Rolle einer Sicherung der Verbindungen zwischen den Elektroden des IC-Chips und den äußeren Elektroden. Demnach können sich verjüngende IC-Chips 4a und 4b (siehe 2 und 3) mit Elektroden 3 erhalten werden, indem man die Wafer 7, die in den 5 und 6 gezeigt sind, zu einer Chipgröße fräst.
  • Es ist bevorzugt, daß das Dichtungsmittel oder der Klebstoff 5 in einer vorbestimmten Menge auf dem sich verjüngenden Chipbefestigungsloch 2 aufgebracht wird, bevor der sich verjüngende IC-Chip 4a oder 4b mit Elektroden 3 in das sich verjüngende Chipbefestigungsloch eingesetzt wird. Wenn erforderlich, kann das Dichtungsmittel oder der Klebstoff 5 beispielsweise auf eine untere Endfläche (eine untere Oberfläche auf der Seite, wo der Chip in das sich verjüngende Chipbefestigungsloch 2 eingefügt wird) des sich verjüngenden IC-Chips 4 mit Elektroden 3 aufgebracht werden.
  • Um das Abrollen des Dichtungsmittels oder Klebstoffs 5 zu verbessern, ist es bevorzugt, daß Bodenvorsprünge 12 oder Seitenvorsprünge 13 in das sich verjüngende Chipbefestigungsloch 2 ausgebildet werden, wie in 10 gezeigt ist. Alternativ ist es bevorzugt, ein Ausblutungsloch 20 in der Bodenwand des Loches auszubilden, wie in 11 gezeigt ist. Mit dem Ausblutungsloch 20 ist es möglich, die Wirkung der Luftunterstützung zum Zeitpunkt der Hitzehärtung des Dichtungsmittels oder Klebstoffes 5 nach Einfügung des sich verjüngenden IC-Chips 4 in das sich verjüngende Chipbefestigungsloch 2 zu bewirken.
  • Bezüglich des Dichtungsmittels oder Klebstoffes 5 kann ein solches vorbestimmt ausgewählt werden, z.B. ein Dichtungsmittel oder Klebstoff auf Epoxid-, Acryl- oder Polyimidbasis. Allgemein reicht es aus, das Dichtungsmittel oder den Klebstoff 5 nur auf die Bodenwand des Loches (siehe 1) aufzubringen. Das Dichtungsmittel oder der Klebstoff 5 kann auf nur der Seitenwand des Loches oder sowohl auf der Seitenwand als auch auf der Bodenwand des Loches aufgebracht werden, wenn erforderlich. Bezüglich der Aufbringungsmethode können auch irgendwelche Verfahren benutzt werden, z.B. ein Verfahren unter Verwendung eines Übertragungsstiftes.
  • Was das Verfahren zur Einfügung des sich verjüngenden IC-Chips 4 in das sich verjüngende Chipbefestigungsloch 2 betrifft, ist es wahlweise möglich, irgendein Verfahren anzuwenden, ob nun alle sich verjüngenden IC-Chips 4 in die mehreren sich verjüngenden Chipbefestigungslöcher 2 gleichzeitig befestigt werden oder sich verjüngende IC-Chips 4 eine nach dem anderen in die sich verjüngenden Chipbefestigungslöcher 2 eingeführt werden. Allgemein wird letzteres ausgewählt, da die erstere Methode Schwierigkeiten einschließt. Beispielsweise kann eine Methode angewendet werden, bei der sich verjüngende IC-Chips 4 jeweils durch eine Saugdüse eingespannt und übertragen werden, worauf dann einer nach dem anderen durch eine Saugdüse eingespannt und überführt wird und dann einer nach dem anderen in sich verjüngende Chipbefestigungslöcher 2 eingeführt wird, die in vorbestimmten Positionen liegen.
  • Durch die oben erwähnten Stufen wird jeweils ein sich verjüngender IC-Chip 4 mit Elektroden 3 jeweils in Chipbefestigungslöcher 2 eingeführt, die in dem Harzfilmsubstrat 1 gebildet und zusammen mit dem Dichtungsmittel oder Klebstoff 5 fixiert werden. Anschließend wird, wie in 11 gezeigt ist, ein Schaltkreisbild 14 für die Verbindung mit den Elektroden 3 auf dem sich verjüngenden IC-Chip 4 aufgedruckt, wie mit Siebdruck, und das Ganze ist auf der Substratoberfläche mit dem Schaltkreisbild 14 versehen, das darauf mit einem Harzfilm oder dergleichen versiegelt wird.
  • Somit werden bei der vorliegenden Erfindung das Chipbefestigungsloch und der IC-Chip in eine sich verjüngende Form gebracht, und der IC-Chip wird an dem Chipbefestigungsloch mit einem Dichtungsmittel oder Klebstoff fixiert. Daher kann der IC-Chip in einem solchen Zustand, wie er ist, frei von einer größeren Positionsabweichung als eine vorbestimmte Grenze verborgen werden. Folglich kann zum Zeitpunkt der Bildung eines Schaltkreisbildes auf der Substratoberfläche das Schaltkreisbild genau in Bezug auf Elektroden des IC-Chips gebildet werden, d.h., es kann so geformt werden, daß es nicht über einen größeren Abstand als über einen vorbestimmten Grenzwert hinaus verlagert wird, was eine COF-Packung mit konstanter Qualität ergibt.
  • Wenn das Dichtungsmittel oder der Klebstoff 5 in einer zu großen Menge auf dem sich verjüngenden Chipbefestigungsloch 2 aufgebracht wird, wird ein Überschußanteil des Dichtungsmittels oder Klebstoffes auf die Oberfläche des Harzfilmsubstrates ausgestoßen, wenn der sich verjüngende IC-Chip 4 in das Loch 2 eingeführt wird, so daß die Bildung des Schaltkreisbildes 14 verstopft wird (siehe 11). Um diesen Nachteil zu vermeiden, ist es bevorzugt, daß das Dichtungsmittel oder der Klebstoff 5 auf dem sich verjüngenden Chipbefestigungsloch 2 örtlich in einer kleinen Menge für das Fixieren des sich verjüngenden IC-Chips 4 zeitweilig aufzubringen, ohne das Dichtungsmittel oder den Klebstoff 5 auf der ganzen Oberfläche des sich verjüngenden Chipbefestigungsloches 2 aufzubringen.
  • In diesem Fall wird jedoch ein kleiner Spalt zwischen dem sich verjüngenden Chipbefestigungslochs 2 und dem gleichen Loch gebildet, so daß es bevorzugt ist, das Dichtungsmittel oder den Klebstoff 5 in dem Spalt in einer Vakuumatmosphäre zu ergänzen.
  • Beispielsweise werden in 12(a) das sich verjüngende Chipbefestigungsloch 2 und die betreffenden sich verjüngenden Flächen in Berührung miteinander gebracht, und der Chip 4 wird zeitweilig an Bodeneckbereiches des Loches 2 mit Hilfe von Dichtungsmittel- oder Klebstoffanteilen 5a und 5b fixiert, die getrennt voneinander auf Bodeneckbereichen des Loches 2 aufgebracht werden. In diesem Fall kann, wie in 12(b) gezeigt, das Dichtungsmittel oder der Klebstoff 5 durch Bleistiftdruck in einer Vakuumatmosphäre ergänzt werden, während ein Fülloch 21 in der Bodenwand des Loches gebildet wird.
  • In der gleichen Figur mit Bewegung einer Quetschwalze 23 werden das Dichtungsmittel oder der Klebstoff 5, die auf einer Druckplatte 22 eingespeist werden, in das Fülloch 21 durch eine Öffnung 24 eingestoßen, welches letzteres in der Druckplatte 22 gebildet und in den obigen Spalt eingefüllt wird. Das Fülloch 21 und das Ausblutungsloch 20 können zu diesem Zweck gemeinsam miteinander dienen.
  • In 13 ist ein anderes Beispiel gezeigt. An diesem Beispiel, das von dem oben in 12 gezeigten Beispiel verschieden ist, werden das sich verjüngende Chipbefestigungsloch 2 und der sich verjüngende IC-Chip 4 nicht an den betreffenden Verjüngungsflächen in Berührung gebracht, sondern das Dichtungsmittel oder der Klebstoff 5 wird zwischen den beiden zwischengelegt.
  • In diesem Fall wird das Dichtungsmittel oder der Klebstoff 5 in einer Vakuumatmosphäre auf der Oberfläche des Harzfilmsubstrates 1 abgelegt, über welchem die Elektroden 3 des sich verjüngenden IC-Chips 4 freigelegt werden, und dabei wird der schmale Spalt zwischen dem sich verjüngenden Chipbefestigungsloch 2 und dem sich verjüngenden IC-Chip 4 eingefüllt.
  • Damit die Elektroden 3 des sich verjüngenden IC-Chips 4, der so mit dem Dichtungsmittel oder Klebstoff 5 überzogen ist, freigelegt werden können, wird anschließend das Dichtungsmittel oder der Klebstoff 5 auf jenen elektrischen Teilen entfernt. In dem letzteren Beispiel ist es bevorzugt, ein lichtempfindliches isolierendes Material als das Dichtungsmittel oder den Klebstoff 5 zu verwenden. Im Falle einer Verwendung solcher lichtempfindlicher isolierender Materialien wird das Material durch Entwickeln entfernt, wobei die Elektroden 3 des sich verjüngenden IC-Chips 4 freigelegt werden.
  • In beiden oben beschriebenen Beispielen wird die Vakuumatmosphäre im Bereich von 13,3 Pa bis 665 Pa gehalten. So ist in der vorliegenden Erfindung nicht speziell beschränkt, wie das Dichtungsmittel oder der Klebstoff aufgebracht werden, insofern als das Chip befestigende Loch und der IC-Chip sich verjüngen.
  • Der Verfahrensfluß der Herstellungsmethode für die IC-Chips vom verborgenen Typ wurde gemäß der vorliegenden Erfindung oben ausgeführt. Die Herstellungsmethode wird nachfolgend in weiteren Einzelheiten in Form von Ausführungsbeispielen beschrieben.
  • [Beispiel 1]
  • Eine Rückseite eines Wafers mit Aluminiumelektroden (einer ersten Leiterschicht 9 von Leiterplatten 6), der auf einer Oberfläche hiervon gebildet war, wurde poliert, um einen 50 μm dicken Wafer 7 zu erhalten. Der Bereich für jeden IC-Chip, auf der Waferoberfläche war 1,6 mm × 2,0 mm, und ein Paar von Aluminiumelektroden von quadratischer Form, wobei eine Seite auf 100 μm mit diagonalen Stellungen in einem äußeren Peripherieabschnitt dieses Bereiches gebildet wurde.
  • Nachdem der Wafer 7 mit einer schwachsauren Lösung behandelt worden war, um einen Oxidfilm, der sich auf der Oberfläche solcher Aluminiumelektroden gebildet hatte, zu entfernen, und nach Aktivierungsbehandlung wurde der Wafer in ein Nickelgalvanisierbad bei 90°C während 20 Minuten eingetaucht, um eine Vernickelungsschicht von etwa 3 μm auf nur jeder der Aluminiumelektroden zu bilden. Dann wurde der Wafer in ein stromloses Goldplattierbad bei 90°C während 10 Minuten eingetaucht, um eine Vergoldungsschicht von etwa 0,1 μm auf der Vernickelungsschicht zu bilden.
  • Die Nickel-/Gold-Plattierschicht entspricht der Unterbarrieremetallschicht 10 (allgemein als UBM bezeichnet), die zur Verhinderung von Verschlechterungen der Aluminiumelektroden und zur Sicherung der Verbindung zwischen den IC-Chip-Elektroden und äußeren Endanschlüssen dient.
  • Als nächstes wurde unter Verwendung einer Siebdruckmaschine ein Lötresist auf die obere Oberfläche des Wafers aufgedruckt, mit Ausnahme der Bereiche, wo die Aluminiumelektroden gebildet wurden. Danach folgte Ultraviolettbestrahlung unter Verwendung einer UV-Lampe, die den Lötresist unter Bildung eines Isolierbildes 8 mit einer Dicke von 20 μm härtete.
  • Sodann wurde unter Verwendung der Siebdruckmaschine eine leitfähige Paste mit Silberkörnern, die darin dispergiert waren, aufgedruckt (Isoliermuster, 8 freie Bereiche) als offene Bereiche, und es wurde unter Erhitzen und Bildung einer zweiten Leiterschicht 11 eines jeden Leiterbildes 6 (siehe 6 und 9) gehärtet.
  • Danach wurde die Oberfläche (die Seite, an der die Leiterbilder 6 entstanden waren) des Wafers 7 an einem Stützfilm befestigt, und danach wurde der Wafer vollständig (nur der Wafer wurde zerschnitten) zu einer Chipgröße von 1,6 mm × 2,0 mm aus der Rückseite unter Verwendung eines Diamantblattes mit einer abgeschrägten Spitze geschnitten, um sich verjüngende IC-Chips 4b mit Elektroden 3 zu bekommen, die darauf mit einem Verjüngungswinkel θb von 45° (siehe 3) gebildet wurden.
  • Die mit Verjüngung versehenen IC-Chips 4b, die so aus dem Wafer erhalten wurden, wurden dann von dem Trägerfilm entfernt und in regulärer Reihenfolge auf einer Palette mit einer Nickel-Elektroformmethode hergestellt.
  • Andererseits wurden unter Verwendung eines Nickelwerkzeugs mit Vorsprungabschnitten entsprechend der Chipform und jeweils in einem vorbestimmten Muster mehrere sich verjüngende Chipbefestigungslöcher 2 in einem Harzfilmsubstrat 1 aus einem 100 μm dicken Polyesterlegierungsfilm gewonnen. Spezieller wurde Nickelwerkzeug auf 240°C erhitzt und unter Druck 10 Sekunden gepreßt, während gegen das Harzfilmsubstrat 1 gestoßen wurde, und dann wurde es rasch auf 80°C gekühlt, worauf es von dem Substrat abgetrennt wurde.
  • Sich verjüngende Chipbefestigungslöcher 2, die so gebildet wurden, hatten jeweils eine Öffnungsgröße von 1,6 mm × 2,0 mm, eine Tiefe D von 70 μm und einen Verjüngungswinkel θa von 45°. Die Gesamtsteigung war 10 mm in Längsrichtung und 50 mm in Querrichtung.
  • Danach wurde das Dichtungsmittel oder der Klebstoff 5, die aus einem Epoxidharz niedriger Viskosität bestanden, an jedem sich verjüngenden Chipbefestigungsloch 2 (siehe 11) aufgebracht. Zu diesem Zeitpunkt wurde eine sehr kleine Menge des Dichtungsmittels oder Klebstoffs 5 durch Übertragung unter Verwendung eines Übertragungsstiftes aufgebracht.
  • Als nächstes wurde jeder sich verjüngende IC-Chip 4b auf der obigen Palette mit einer Düse mit einem Durchmesser von 1,5 mm eingespannt und mit einem Saugloch, das mittig in einer Düsenspitze gebildet worden war, festgehalten und in das entsprechende sich verjüngende Chipbefestigungsloch 2 überführt und eingeführt.
  • Auf diese Weise konnte eine obere Oberfläche (die Seite, wo die Elektroden 3 gebildet werden), eines jeden sich verjüngenden IC-Chips 4b gebildet und eine obere Oberfläche des Harzfilmsubstrats 1 reproduzierbar untereinander ohne Bildung von Differenzen in der Höhe zwischen den beiden gewonnen werden. Außerdem konnte der Chip rasch in das Loch eingeführt und fixiert werden.
  • So konnte der sich verjüngende IC-Chip 4 leicht an dem Harzfilmsubstrat 1 lediglich mit den Elektroden 3 über der Substratoberfläche (siehe 11) freiliegend befestigt werden. Anschließend wurde ein Schaltkreisbild 14 für die Verbindung mit der Elektrode 3 des sich verjüngenden IC-Chips 4 gebildet. Spezieller wurde unter Verwendung einer Siebdruckmaschine eine leitfähige Paste mit darin dispergierten Silberkörnern in einer Menge von etwa 70% zum Bedrucken verwendet, um ein Schaltbild 14 mit einer Schaltbildbreite von 1 mm und einer Dicke von etwa 25 μm zu bekommen.
  • Als ein Ergebnis hiervon konnte eine Wicklung einer Antenne mit geschlossenem Schaltkreis gebildet werden, worin beide Enden des Schaltkreisbildes 14 auf die mehreren Elektroden 3 des sich verjüngenden IC-Chips 4 erstreckt und übertragen wurden.
  • Letztlich wurde ein Deckfilm, der aus 100 μm dickem Polyesterlegierungsfilm bestand, in der Hitze bei 200°C auf der oberen Oberfläche des Harzfilmsubstrats 1 mit dem sich verjüngenden IC-Chip 4 in verborgener Weise darin auflaminiert, gefolgt von einem Zuschneiden zu einer Kartengröße von 10 mm × 50 mm; um dünne Etiketten vom Nichtberührungstyp zu bekommen, von denen jedes eine Dicke von etwa 200 μm hatte.
  • [Beispiel 2]
  • Ein Fotolack wurde auf einem 50 μm dicken Wafer 7 aufgebracht, der auf die gleiche Weise wie in Beispiel 1 mit anschließendem Trocknen erhalten worden war, und die einzigen Aluminiumelektrodenabschnitte (eine erste Leiterschicht 9, Anteil des Leiterbildes 6), die durch eine Fotomaske belichtet und durch Entwicklung entfernt wurden, erlaubten nur den Aluminiumelektroden freigelegt zu werden.
  • Sodann wurde der Wafer 7 mit Plasma behandelt, um den auf der Oberfläche einer jeden Aluminiumelektrode gebildeten Oxidfilm zu entfernen, dann wurden TiW und Au durch Sputtern in dieser Reihenfolge auf den Wafer bis zu Dicken von etwa 0,5 μm und 0,05 μm auflaminiert und letztlich wurde der Fotolack abgeschält. Als ein Ergebnis hiervon wurde die laminierte Metallschicht von dem anderen Anteil entfernt, und dann wurden die Aluminiumelektroden (erste Leiterschicht 9) eines jeden sich verjüngenden IC-Chips entfernt, und eine Unterbarrierenmetallschicht 10 mit einer Gesamtdicke von etwa 0,55 μm wurde nur auf jeder der Aluminiumelektroden gebildet.
  • Danach wurde die gesamte Oberfläche des Wafers 7 mit einem fotosensitiven Epoxidharz beschichtet, worauf wieder die Stufe des Belichtens und Entwickelns und ein Erhitzen in der Härtungsstufe folgten, um ein 15 μm dickes isolierendes Bild 8 auf der gesamten Oberfläche des Wafers zu bekommen, mit Ausnahme der Bereiche, wo die Aluminiumelektroden gebildet wurden (siehe 5).
  • Sodann wurde der Wafer vollständig (nur der Wafer wurde zerschnitten) auf die Chipgröße in der gleichen Weise wie in Beispiel 1 zerschnitten, um sich verjüngende IC-Chips 4a mit Elektroden 3 darauf und mit einem sich verjüngenden Winkel θb von 45° zu erhalten.
  • Anschließend wurden die sich verjüngenden IC-Chips in die sich verjüngenden Chipbefestigungslöcher 2 eingeführt und darin fixiert, und das Harzfilmsubstrat 1 wurde durch die gleichen Stufe wie in Beispiel 1 geführt. Zu dieser Zeit konnten die oberen Oberflächen (die Seite, wo die Elektroden 3 gebildet werden) eines jeden sich verjüngenden IC-Chips 4a und jene Harzfilmsubstrate 1 reproduzierbar untereinander so hergestellt werden, daß sie keine Form von Differenzen in der Höhe zwischen zwei Einzelstücken bildeten.
  • Auf diese Weise konnten die sich verjüngenden IC-Chips 4a leicht an dem Harzfilmsubstrat 1 mit den Elektroden 3 über der Substratoberfläche freiliegend (siehe 11) befestigt werden.
  • Anschließend wurde ein Schaltkreisbild 14 für die Verbindung mit den Elektroden 3 auf dem Harzfilmsubstrat 1 gebildet. Spezieller wurde unter Verwendung einer Siebdruckmaschine eine leitfähige Paste mit dispergierten Silberkörnern in einer Menge von etwa 70% aufgedruckt, um ein Schaltkreisbild mit einer Dicke von etwa 30 μm zu bekommen. Gleichzeitig wurde die leitfähige Paste auch auf die Unterbarrierenmetallschicht 10 aufgedruckt.
  • So konnte hier wiederum eine Wicklung geschlossener Schaltkreisantenne gebildet werden, wobei beide Enden des Schaltkreisbildes 14 auf mehrere Elektroden 3 von jedem sich verjüngenden IC-Chip 4a erstreckt und übertragen werden.
  • Danach wurde der gleiche Deckfilm wie jener in Beispiel 1 auf die obere Oberfläche des Harzfilmsubstrats 1 bei 220°C in der Hitze laminiert, gefolgt vom Zerschneiden zu einer Kartengröße von 10 mm × 50 mm, um dünne Etiketten vom Nichtberührungstyp und jeweils mit einer Dicke von etwa 200 μm zu erhalten.
  • [Beispiel 3]
  • Ein Wafer 7, auf dessen Oberfläche nur Aluminiumelektroden (eine erste Leiterschicht 9 des Leiterbildes 6) gebildet sind, wurde an einen Trägerfilm befestigt, gefolgt von vollständigem Schneiden (nur der Wafer wurde zerschnitten) zu einer Chipgröße von 0,6 mm × 0,8 mm aus der Rückseite unter Verwendung einer Diamantscheibe mit einer angeschrägten Spitze, um sich verjüngende IC-Chips 4 jeweils mit Elektroden 3 und mit einem Verjüngungswinkel θb von 45° zu erhalten. Jeder sich verjüngende IC-Chip hatte 16 Elektroden von 50 μm im Quadrat bei 100 μm Steigung ohne darauf gebildetem Isolierbild.
  • Sodann wurden die sich verjüngenden IC-Chips 4 von dem Trägerfilm abgetrennt und in regelmäßiger Ordnung auf einer Palette angeordnet, die mit einer Nickelelektroformmethode hergestellt waren.
  • Andererseits wurden sich verjüngende Chipbefestigungslöcher 2 mit einem Verjüngungswinkel θa von 45° mit einer UV-Lasermethode in dem Harzfilmsubstrat 1 gebildet, welches von einem 100 μm dicken Polyesterfilm gebildet wurde, und dann wurde ein Epoxiddichtungsmittel 5 mit niedriger Viskosität in sehr kleiner Menge jeweils auf das jeweils sich verjüngende Chipbefestigungsloch 2 unter Verwendung eines Übertragungsstiftes aufgebracht. Weiterhin wurden die sich verjüngenden IC-Chips 4 eingespannt und mit Hilfe einer Düse mit einem Spitzendurchmesser von 0,5 mm und mit einem mittigen Saugloch von 0,2 mm im Durchmesser eingespannt und übertragen und hatten eine mittige Saugöffnung von 0,2 mm im Durchmesser und wurden in die entsprechenden sich verjüngenden Chipbefestigungslöcher 2 eingesetzt und dort fixiert.
  • Auch in diesem Fall konnten die obere Oberfläche (die Seite, wo die Elektroden 3 gebildet werden) eines jeden sich verjüngenden IC-Chips 4 und jene des Harzfilmsubstrats 1 reproduzierbar untereinander hergestellt werden, so daß es hier keinen Höhenunterschied zwischen den beiden und dem Einsatz gab und die Fixierung des Chips rasch erfolgen konnte.
  • Nunmehr wurde die gesamte obere Oberfläche des Harzfilmsubstrats 1 mit einem fotosensitiven Epoxidharz beschichtet und ein 10 μm dickes Isoliermuster 8 wurde auf der gesamten Waferoberfläche gebildet, mit Ausnahme der Aluminiumelektrodenbereiche (der ersten Leiterschicht 9) durch eine Belichtungs-/Entwicklungsstufe und einer Hitzehärtungsstufe.
  • Anschließend wurde das Harzfilmsubstrat 1 mit einer alkalischen Lösung behandelt, um einen Oxidfilm, der sich auf der Oberfläche einer jeden Aluminiumelektrode gebildet hatte, zu entfernen, wonach Aktivierungsbehandlung erfolgte und danach das Substrat 1 in eine stromlose Nickelplattierung bei 85°C 15 Minuten eingetaucht wurde, um eine Nickelplattierungsschicht von etwa 2 μm nur auf den Aluminiumelektroden zu bilden, gefolgt von weiterem Eintauchen in ein stromloses Goldplattierbad bei 90°C während 5 Minuten, um eine Vergoldungsschicht von 0,05 μm, d.h. eine Unterbarriereschicht 10, auf der Nickelplattierschicht zu bilden.
  • Danach wurde ein 0,6 μm dicker Aluminiumfilm über die gesamte Oberfläche des Harzfilmsubstrats 1 durch Sputtern gebildet, und ein Fotolack wurde auf dem Aluminiumfilm aufgebracht, gefolgt von einem Trocknen, sodann wurde ein Schaltkreis durch Freilegen und Entwicklung sowie anschließend Aluminium in Höhlungen des Fotolacks unter Verwendung einer Aluminiumätzlösung entfernt, um ein Schaltbild 14 aus Aluminium zu erhalten.
  • [Beispiel 4]
  • Das gleiche Verfahren wie in Beispiel 3 wurde bis zu der Stufe der Bildung der 10 μm dicken Isolierschicht 8 auf der Gesamtheit der Waferoberfläche, ausgenommen der Aluminiumelektrodenteile, wiederholt.
  • Danach wurde der Oxidfilm auf der Oberfläche einer jeden Aluminiumelektrode durch Behandlung mit Plasma entfernt, dann wurden Ni und Aluminium in Form von Filmen mit 0,05 μm und 0,6 μm Dicke durch Sputtern gebildet, danach wurde ein Fotolack auf dem Aluminiumfilm aufgebracht und getrocknet. Nach dem Belichten und Entwickeln unter Bildung eines Schaltbildes mit Verdrahtung wurde dann das in jeder Öffnung des Resists vorhandene Aluminium unter Verwendung einer Aluminiumätzlösung entfernt, um ein Schaltungsbild 14 aus Aluminium zu bilden.
  • INDUSTRIELLE ANWENDBARKEIT
  • Gemäß der vorliegenden Erfindung, die oben dargestellt ist, kann jeder IC-Chip, wenn eine COF-Packung durch den IC-Chip vom verborgenen Typ erhalten werden soll, so verborgen werden, daß er nicht in größerem Umfang als bis zu einer vorbestimmten Grenze verlagert werden kann, so daß es möglich ist, gedruckte Schaltungen akkurat (so daß keine größere positionelle Abweichung als zu einer vorbestimmten Grenze) in Bezug auf Elektroden des IC-Chips möglich sind, so daß man gegebenenfalls eine COF-Packung konstanter Qualität erhalten kann.
  • Außerdem ist es möglich, durch Pressen eines Harzfilmsubstrates mit Verwendung erhitzter sich verjüngender Werkzeuge Chip befestigende Löcher zu bilden oder durch Zerschneiden eines Wafers mit Leiterbildern unter Verwendung eines rotierenden Schleiffräsers gefräste Flächen so sich verjüngend auszubilden, dabei IC-Chips zu bilden, die mit Elektroden versehen sind, und dabei es möglich zu machen, COF-Packungen einer konstanten Qualität zu produzieren.

Claims (7)

  1. Verfahren zur Herstellung einer COF-Packung mit den Stufen, in denen man ein Harzfilmsubstrat (1) mit einem Chipbefestigungsloch (2) bereitstellt, einen IC-Chip (4) mit Elektroden (3) bereitstellt, diesen IC-Chip (4) in das Chipbefestigungsloch (2) einführt, um ihn so mit seinen oberhalb einer Oberfläche des Substrates (1) freiliegenden Elektroden (3) zu fixieren, und ein Schaltungsbild (14) auf der Substratoberfläche für eine Verbindung mit den Elektroden (3) bildet, wobei das Chipbefestigungsloch (2) und der besagte IC-Chip (4) sich verjüngen und der IC-Chip (4) in dem Chipbefestigungsloch (2) mit einem Dichtungsmittel oder einem Klebstoff (5) fixiert wird, dadurch gekennzeichnet, daß das Dichtungsmittel oder der Klebstoff (5) in einer Vakuumatmosphäre in einen Spalt eingefüllt wird, der zwischen dem in dem Chipbefestigungsloch (2) fixierten IC-Chip (4) und dem Chipbefestigungsloch (2) gebildet wird.
  2. Verfahren nach Anspruch 1, bei dem das Harzfilmsubstrat (1) mit einem erhitzten sich verjüngenden Formwerkzeug gepreßt wird, um das Chipbefestigungsloch (2) zu bilden.
  3. Verfahren nach Anspruch 1 oder 2, bei dem der IC-Chip (4) mit Elektroden (3) durch Schneiden eines Wafers (7) mit einem Leiterbild (6) zu einer Chipgröße, um so sich verjüngende Schnittflächen zu bekommen, ausgebildet ist.
  4. Verfahren nach Anspruch 3, bei dem das Plättchen (7) unter Verwendung einer Zerkleinerungsdrehschneideinrichtung geschnitten wird, um so die sich verjüngenden Schneidflächen zu bilden.
  5. Verfahren nach Anspruch 4, bei dem das Chipbefestigungsloch (2) und der IC-Chip (4) in dem gleichen Verjüngungswinkel verjüngt sind.
  6. Verfahren nach Anspruch 5, bei dem die Leiterbilder (6) jeweils eine Metallschicht (10) unter einer Barriere haben.
  7. Verfahren nach Anspruch 6, bei dem Isolierbilder (8) zum Isolieren der Leiterbilder (6) ausgebildet sind.
DE60110906T 2000-04-04 2001-03-30 Verfahren zur herstellung eines cof-gehäuses Expired - Fee Related DE60110906T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000102109 2000-04-04
JP2000102109 2000-04-04
PCT/JP2001/002719 WO2001075789A1 (fr) 2000-04-04 2001-03-30 Procede de production de boitier cof

Publications (2)

Publication Number Publication Date
DE60110906D1 DE60110906D1 (de) 2005-06-23
DE60110906T2 true DE60110906T2 (de) 2006-04-27

Family

ID=18616046

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60110906T Expired - Fee Related DE60110906T2 (de) 2000-04-04 2001-03-30 Verfahren zur herstellung eines cof-gehäuses

Country Status (6)

Country Link
US (1) US6841419B2 (de)
EP (1) EP1280101B1 (de)
CN (1) CN1421019A (de)
DE (1) DE60110906T2 (de)
TW (1) TW495725B (de)
WO (1) WO2001075789A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468638B2 (en) 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
WO2001075789A1 (fr) * 2000-04-04 2001-10-11 Toray Engineering Company, Limited Procede de production de boitier cof
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US7230580B1 (en) * 2003-08-29 2007-06-12 National Semiconductor Corporation Design of a two interconnect IC chip for a radio frequency identification tag and method for manufacturing same
JP4504693B2 (ja) * 2004-01-30 2010-07-14 トッパン・フォームズ株式会社 スレッド、ｉｃチップ入りシート及びその製造方法
JP2005353731A (ja) * 2004-06-09 2005-12-22 Nec Compound Semiconductor Devices Ltd チップ部品実装体及び半導体装置
US7615479B1 (en) * 2004-11-08 2009-11-10 Alien Technology Corporation Assembly comprising functional block deposited therein
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7385284B2 (en) * 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US20060109130A1 (en) * 2004-11-22 2006-05-25 Hattick John B Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US20070031992A1 (en) * 2005-08-05 2007-02-08 Schatz Kenneth D Apparatuses and methods facilitating functional block deposition
CN102414700B (zh) 2009-04-28 2014-10-15 凸版印刷株式会社 天线片、带非接触式ic的数据载体及天线片的制造方法
KR20130051708A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP2013109489A (ja) * 2011-11-18 2013-06-06 Toppan Printing Co Ltd Ｉｃカード
JP2013109486A (ja) * 2011-11-18 2013-06-06 Toppan Printing Co Ltd Ｉｃカード
JP6128495B2 (ja) * 2012-07-04 2017-05-17 パナソニックＩｐマネジメント株式会社 電子部品実装構造体、ｉｃカード、ｃｏｆパッケージ
TWI527505B (zh) * 2013-01-10 2016-03-21 元太科技工業股份有限公司 電路基板結構及其製造方法
CN110998878B (zh) * 2019-03-19 2022-11-22 厦门市三安光电科技有限公司 一种半导体发光组件
CN115315348A (zh) * 2020-03-20 2022-11-08 美国圣戈班性能塑料公司 无菌密封设备
US11923320B2 (en) 2020-12-31 2024-03-05 Texas Instruments Incorporated Semiconductor device having tapered metal coated sidewalls

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291037A (ja) * 1986-06-10 1987-12-17 Oki Electric Ind Co Ltd 半導体チツプのダイボンデイング方法
US5208450A (en) * 1988-04-20 1993-05-04 Matsushita Electric Industrial Co., Ltd. IC card and a method for the manufacture of the same
DE68910327T2 (de) * 1988-07-22 1994-05-19 Nippon Denso Co Halbleiteranordnung.
JPH02229454A (ja) * 1989-03-02 1990-09-12 Nippon Soken Inc 半導体装置
JPH0370272A (ja) 1989-08-09 1991-03-26 Sanyo Electric Co Ltd オートフォーカスカメラ
JPH04148999A (ja) 1990-10-12 1992-05-21 Dainippon Printing Co Ltd Ｉｃカード
JPH05326701A (ja) * 1992-05-21 1993-12-10 Hitachi Ltd 半導体ペレットおよびそれを用いた半導体装置
FR2703806B1 (fr) 1993-04-06 1995-07-13 Leroux Gilles Sa Objet portatif et procede de fabrication.
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
DE4410732C2 (de) 1994-03-28 1997-05-07 Amatech Gmbh & Co Kg Verfahren zur Anordnung einer zumindest einen Chip und eine Drahtspule aufweisenden Transpondereinheit auf einem Substrat sowie Chipkarte mit entsprechend angeordneter Transpondereinheit
DE4435802A1 (de) * 1994-10-06 1996-04-11 Giesecke & Devrient Gmbh Verfahren zur Herstellung von Datenträgern mit eingebetteten Elementen und Vorrichtung zur Durchführung des Verfahrens
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
DE19627827A1 (de) * 1996-07-10 1998-01-22 Siemens Ag Chipkarte und Verfahren zu ihrer Herstellung
WO1998015981A1 (fr) * 1996-10-10 1998-04-16 Samsung Electronics Co., Ltd. Circuit integre hybride et a frequence micro-ondes
DE19642378C2 (de) * 1996-10-14 2000-06-08 Fraunhofer Ges Forschung Kontaktlose Chipkarte
DE19713641A1 (de) * 1997-04-02 1998-10-08 Ods Gmbh & Co Kg Minichipkarte sowie Verfahren zu ihrer Herstellung
WO2001075789A1 (fr) * 2000-04-04 2001-10-11 Toray Engineering Company, Limited Procede de production de boitier cof
US6366468B1 (en) * 2000-04-28 2002-04-02 Hewlett-Packard Company Self-aligned common carrier
US6528351B1 (en) * 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same

Also Published As

Publication number Publication date
TW495725B (en) 2002-07-21
US6841419B2 (en) 2005-01-11
WO2001075789A1 (fr) 2001-10-11
US20030148555A1 (en) 2003-08-07
CN1421019A (zh) 2003-05-28
EP1280101A1 (de) 2003-01-29
EP1280101A4 (de) 2004-06-16
DE60110906D1 (de) 2005-06-23
EP1280101B1 (de) 2005-05-18

Similar Documents

Publication Publication Date Title
DE60110906T2 (de) Verfahren zur herstellung eines cof-gehäuses
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE68921179T2 (de) Elektronisches Modul mit einer integrierten Schaltung für ein kleines tragbares Objekt, z.B. eine Karte oder ein Schlüssel und Herstellungsverfahren für solche Module.
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE69512137T2 (de) Herstellungsverfahren und Montage für IC-Karte.
DE69937153T2 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
DE69223657T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE3150109C2 (de)
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE69535266T2 (de) Mikroelektronische montage mit mehrfachen leiterverformungen
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE4010370C2 (de) Verfahren zum Herstellen von Halbleiterbauteilen
EP0239158B1 (de) Leiterplatte für gedruckte Schaltungen und Verfahren zur Herstellung solcher Leiterplatten
DE102011102175B4 (de) Waferbearbeitungsverfahren
DE69027448T2 (de) Verfahrungen und Vorrichtung zur Befestigung von Kontakthöckern auf TAB-Trägerleiter
DE69006252T2 (de) Elektrischer Steckerstift und Verfahren zu seiner Herstellung.
DE10240415B4 (de) Halbleiteranordnung mit einem in einem Hohlraum eingebetteten Modul und Verfahren zum Herstellen derselben
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE4203114A1 (de) Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben
DE68919589T2 (de) Träger einer hoch integrierten Schaltung und Verfahren zur seiner Herstellung.
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE69600974T2 (de) Verbessertes verfahren und gerät für oberflächenmontierte sicherungsvorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee