DE10022982A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents
Halbleiterbauelement und Verfahren zu seiner HerstellungInfo
- Publication number
- DE10022982A1 DE10022982A1 DE10022982A DE10022982A DE10022982A1 DE 10022982 A1 DE10022982 A1 DE 10022982A1 DE 10022982 A DE10022982 A DE 10022982A DE 10022982 A DE10022982 A DE 10022982A DE 10022982 A1 DE10022982 A1 DE 10022982A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- substrate
- resin
- chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 151
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 6
- 229920005989 resin Polymers 0.000 claims abstract description 125
- 239000011347 resin Substances 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 239000004840 adhesive resin Substances 0.000 claims description 14
- 229920006223 adhesive resin Polymers 0.000 claims description 14
- 230000003014 reinforcing effect Effects 0.000 claims description 13
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000004299 exfoliation Methods 0.000 description 8
- 230000002787 reinforcement Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
- B29C43/32—Component parts, details or accessories; Auxiliary operations
- B29C43/58—Measuring, controlling or regulating
- B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Ein Halbleiterbauelement mit einem Halbleiterchip wird an einem Harzsubstrat über ein Unterfüllungsharz auf Flip-Chip-Weise montiert. Bei diesem Halbleiterbauelement weisen auf den seitlichen Endflächen des Halbleiterchips durch das Einspritzen des Unterfüllungsharzes gebildete Hohlkehlen eine Länge auf, die größer ist als der Abstand von der Oberfläche des Harzsubstrats zu der Rückseite des Halbleiterchips. Infolgedessen wird das Verziehen des isolierenden Substrats beim Härten des Unterfüllungsharzes zwischen dem Halbleiterchip und dem isolierenden Substrat reduziert, wodurch die Abblätterung des Unterfüllungsharzes vermieden wird.
Description
Die Erfindung betrifft ein Halbleiterbauelement und ein
Verfahren zu seiner Herstellung. Insbesondere betrifft die
Erfindung ein Halbleiterbauelement mit einem auf seiner
Leiterplatte auf Flip-Chip-Weise montierten Halbleiterchip
und ein Verfahren zu seiner Herstellung.
Herkömmlicherweise ist ein Halbleiterbauelement mit einem
auf seiner Leiterplatte (PWB = printed wiring board) auf
Flip-Chip-Weise montierten Halbleiterchip bekannt.
Fig. 1 ist eine Schnittansicht eines herkömmlichen Halb
leiterbauelements dieser Art. Wie in Fig. 1 gezeigt, weist
das Halbleiterbauelement 1 ein isolierendes Substrat (PWB)
2 auf, das aus einem Harz, wie beispielsweise Polyimid, be
steht. Zur Verstärkung sind auf dieses isolierende Substrat
2 Verstärkungsplatten 7, beispielsweise aus Kupfer (Cu),
geklebt. Ein Flip-Chip 4 mit Lötkontakthügeln 3 ist mit der
aktiven Seite nach unten auf diesem isolierenden Substrat 2
montiert, und zwar in dem Gebiet, das von den Verstärkungs
platten 7 nicht bedeckt ist. Diese Lötkontakthügel 3 und
die Vorlötung auf dem isolierenden Substrat 2 werden ge
schmolzen und miteinander verbunden, um eine elektrische
Verbindung zwischen dem Flip-Chip 4 und dem isolierenden
Substrat 2 herzustellen.
Beispielsweise beträgt der Abstand zwischen dem Flip-Chip 4
und dem isolierenden Substrat 2 120 µm, die Rastermaße zwi
schen Kontakthügeln betragen 240 µm, und die Anzahl der
Kontakthügel liegt bei 3000. Der Chip 4 hat eine Größe von
13 mm im Quadrat und eine Dicke von 0,68 mm.
Bei der Herstellung dieses Halbleiterbauelements 1 wird
eine entsprechende Menge Harz vom Epoxidtyp als ein Unter
füllungsharz 5 in das Lötverbindungsgebiet zwischen dem
isolierenden Substrat 2 und dem Flip-Chip 4 eingespritzt.
Das Unterfüllungsharz 5 wird dann bei einer entsprechenden
Temperatur, wie beispielsweise 150°C, gehärtet. Durch das
Härten werden die Überläufe des Unterfüllungsharzes 5, oder
die Hohlkehlen 5a, so geformt, daß sie sich von den Seiten
des Flip-Chips 4 auf das isolierende Substrat 2 erstrecken.
Nach dem Einspritzen des Unterfüllungsharzes 5 wird eine
Silberpaste (Ag-Paste) mit elektrischer Leitfähigkeit als
ein Klebeharz 6a auf die Rückseite (die obere Oberfläche)
des Flip-Chips 4 aufgetragen. Hier wird ein aus der glei
chen Silberpaste bestehendes Klebeharz 6b auch auf die
Oberseite der Verstärkungsplatten 7, die auf beiden Seiten
des isolierenden Substrats 2 angeordnet sind, aufgetragen.
Danach wird ein aus Cu bestehender Deckel 8 auf die Rück
seite (die obere Oberfläche) des Flip-Chips 4 und die Ver
stärkungsplatten 7 plaziert. Dann werden die Klebeharze 6a
und 6b gehärtet, um den Deckel 8 an dem Flip-Chip 4 und den
Verstärkungsplatten 7 zu fixieren.
Nachdem der Deckel 8 angebracht worden ist, werden Lötku
geln 9 auf der unteren Oberfläche des isolierenden Sub
strats 2, auf der der Flip-Chip 4 nicht montiert ist, mon
tiert, um das Halbleiterbauelement 1 zu erhalten, das ein
Ball Grid Array Package (BGA) vom Flip-Chip-Typ umfaßt.
Zuverlässigkeitstests, wie beispielsweise ein Temperaturzy
klustest, die an dem Halbleiterbauelement 1 durchgeführt
wurden, haben jedoch gezeigt, daß das als ein Interposer
dienende isolierende Substrat 2 sich verzogen hat und Span
nungen an dem Gebiet zwischen dem Flip-Chip 4 und dem iso
lierenden Substrat 2, in das das Unterfüllungsharz 5 einge
spritzt wird, verursacht hat und dadurch die Abblätterung
des Unterfüllungsharzes 5 erleichtert hat.
Daneben neigten die an das Unterfüllungsharz 5 angelegten
Spannungen dazu, Risse c zu erzeugen, die von den Hohlkeh
len 5a zu der Innenseite des isolierenden Substrats 2 lau
fen.
Das Vorliegen einer derartigen Abblätterung und Risse er
zeugen Probleme, wie beispielsweise einen aus einem offenen
Versagen resultierenden Bruch. Die Abblätterungsrate lag
nach 300 Zyklen des Temperaturzyklustests bei ungefähr 10%
(5 von 53 Proben).
Es kommt zu der Abblätterung des Unterfüllungsharzes 5,
wenn die auf den Chipseiten gebildeten Hohlkehlen 5a des
Unterfüllungsharzes 5 eine Länge aufweisen, die kleiner ist
als die Chipdicke, und die Hohlkehlen 5a unter dem Chip
liegen. In einem derartigen Fall sind der Flip-Chip 4 und
das isolierende Substrat 2 größeren Spannungen ausgesetzt,
die aus der Differenz beim Wärmeausdehnungskoeffizient wäh
rend des Härtens des Unterfüllungsharzes 5 resultieren. Der
Flip-Chip 4 und das isolierende Substrat 2 verziehen sich
infolgedessen stark.
Insbesondere unter den gegenwärtigen Halbleiterchips gewin
nen diejenigen mit dicht gepackter Verdrahtung unter Ver
wendung von flexiblen Harzsubstraten die Oberhand. Herkömm
liche Glassubstrate, denen es an Flexibilität mangelt,
können mit einer solchen dicht gepackten Verdrahtung nicht
fertig werden. Deshalb sind Bemühungen, die die Wärmeaus
dehnung begleitenden Spannungen in den Griff zu kriegen,
unabdingbar.
Eine Aufgabe der vorliegenden Erfindung besteht in der Be
reitstellung eines Halbleiterbauelements und eines Verfah
rens zu seiner Herstellung, bei denen verhindert werden
kann, daß sich das isolierende Substrat beim Härten des Un
terfüllungsharzes zwischen dem Halbleiterchip und dem iso
lierenden Substrat verzieht, so daß eine Abblätterung des
Unterfüllungsharzes verhindert wird.
Um die obige Aufgabe zu erzielen, wird das Halbleiterbau
element gemäß der vorliegenden Erfindung bereitgestellt,
das folgendes umfaßt: einen Halbleiterchip, der an einem
Substrat über ein Unterfüllungsharz auf Flip-Chip-Weise
montiert ist, wobei eine auf einer seitlichen Endfläche des
Halbleiterchips durch das Einspritzen des Unterfüllungshar
zes gebildete Hohlkehle eine Länge aufweist, die größer ist
als der Abstand von der Oberfläche des Substrats zu der
Rückseite des Halbleiterchips.
Wegen der oben beschriebenen Konfiguration ist die Hohlkeh
le eines Halbleiterbauelements, das einen auf einem Sub
strat über ein Unterfüllungsharz auf Flip-Chip-Weise mon
tierten Halbleiterchip umfaßt, auf der seitlichen Endfläche
des Halbleiterchips durch das Einspritzen des Unterfül
lungsharzes gebildet, und zwar in einer Länge, die größer
ist als der Abstand von der Oberfläche des Substrats zu der
Rückseite des Halbleiterchips. Dies kann verhindern, daß
sich das isolierende Substrat während des Härtens des Un
terfüllungsharzes zwischen dem Halbleiterchip und dem iso
lierenden Substrat verzieht, wodurch die Abblätterung des
Unterfüllungsharzes verhindert wird.
Darüber hinaus kann das oben beschriebene Halbleiterbauele
ment durch ein Verfahren zur Herstellung eines Halbleiter
bauelements gemäß der vorliegenden Erfindung hergestellt
werden.
Die Natur, das Prinzip und die Nützlichkeit der Erfindung
gehen aus der folgenden ausführlichen Beschreibung bei Lek
türe in Verbindung mit den beiliegenden Zeichnungen hervor,
in denen gleiche Teile durch gleiche Bezugszahlen oder Zei
chen bezeichnet sind.
In den beiliegenden Zeichnungen zeigen:
Fig. 1 eine Schnittansicht eines herkömmlichen Halbleiter
bauelements;
Fig. 2 eine Schnittansicht, die die Konfiguration des
Halbleiterbauelements gemäß einer ersten Ausfüh
rungsform der vorliegenden Erfindung zeigt;
Fig. 3A bis 3E Prozeßdiagramme, die das Verfahren zur
Herstellung des Halbleiterbauelements von Fig. 2
zeigen;
Fig. 4 eine Schnittansicht, die die allgemeine Konfigura
tion des Halbleiterbauelements gemäß einer zweiten
Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 5 eine Schnittansicht, die die Konfiguration des
Halbleiterbauelements gemäß einer dritten Ausfüh
rungsform der vorliegenden Erfindung zeigt;
Fig. 6A und 6B eine Draufsicht auf ein erstes Beispiel
bzw. eine Draufsicht auf ein zweites Beispiel, die
die in dem Halbleiterbauelement von Fig. 5 gebil
deten Hohlkehlen zeigen; und
Fig. 7 eine Schnittansicht, die die in dem Halbleiterbau
element von Fig. 5 gebildeten Hohlkehlen zeigt.
Im folgenden werden bevorzugte Ausführungsformen der vor
liegenden Erfindung unter Bezugnahme auf die beiliegenden
Zeichnungen beschrieben.
Fig. 2 ist eine Schnittansicht, die die Konfiguration des
Halbleiterbauelements gemäß einer ersten Ausführungsform
der vorliegenden Erfindung zeigt. Wie in Fig. 2 gezeigt,
weist das Halbleiterbauelement 10 ein zum Beispiel aus Po
lyimid bestehendes isolierendes Harzsubstrat (PWB) 11 auf.
Ein Halbleiterchip 12 vom Flip-Chip-Typ ist mit der aktiven
Seite nach unten auf diesem isolierenden Substrat 11 mon
tiert. Zusätzlich ist ein aus Metall bestehender Verstär
kungsrahmen 14 auf dem isolierenden Substrat 11 angeordnet,
so daß er den Halbleiterchip 12 umgibt. Dann ist über den
Halbleiterchip 12 und den Verstärkungsrahmen 14 ein aus Cu
bestehender Deckel 13 gelegt. Das aus dem isolierenden Sub
strat 11, dem Halbleiterchip 12, dem Verstärkungsrahmen 14
und dem Deckel 13 bestehende Halbleiterbauelement 10 weist
die Erscheinungsform einer rechteckigen Platte auf. Der
Verstärkungsrahmen 14 ist zwischen dem isolierenden Sub
strat 11 und dem Deckel 13 angeordnet, um das isolierende
Substrat 11 zum Schutz des Halbleiterchips 12 zu verstär
ken.
Das isolierende Harzsubstrat 11 und der Verstärkungsrahmen
14 sind durch ein Klebeharz 15 aneinander gebondet. Der
Halbleiterchip 12 und der Deckel 13 sind durch ein Klebe
harz 16 aneinander gebondet. Der Deckel 13 und der Verstär
kungsrahmen 14 sind durch ein Klebeharz 17 aneinander ge
bondet. Diese Klebeharze 15, 16 und 17 verwenden eine Ag-
Paste, beispielsweise vom Siliziumtyg, Epoxidtyp oder vom
Thermoplastharztyp.
Der Halbleiterchip 12 weist Lötkontakthügel 18 auf und ist
mit der aktiven Seite nach unten auf dem isolierenden Sub
strat 11 montiert, wobei die Lötkontakthügel 18 nach unten
weisen. Bei diesem Montieren werden die Lötkontakthügel 18
auf dem Halbleiterchip 12 und die Vorlötung auf dem isolie
renden Harzsubstrat 11 geschmolzen und miteinander verbun
den, um zwischen dem Halbleiterchip 12 und dem Harzsubstrat
11 eine elektrische Verbindung herzustellen.
Eine entsprechende Menge Harz vom Epoxidtyp wird als ein
Unterfüllungsharz 19 in das Lötverbindungsgebiet einge
spritzt, in dem die Lötkontakthügel 18 zwischen dem Halb
leiterchip 12 und dem isolierenden Substrat 11 angeordnet
sind. Das Einspritzen des Unterfüllungsharzes 19 bildet die
Überläufe des Unterfüllungsharzes 19, oder die Hohlkehlen
20, auf den Seiten des Halbleiterchips 12. Die Hohlkehlen
20 weisen im Profil die Form eines allgemein rechtwinkligen
Dreiecks auf, mit der einen oberen Eckteil 20a und einen
unteren Eckteil 20b verbindenden Linie als der Hypotenuse.
An dem oberen Eckteil 20a treffen die obere Oberfläche und
eine seitliche Endfläche des Halbleiterchips 12 aufeinan
der. Der untere Eckteil 20b ist der Endpunkt, der sich von
dem Halbleiterchip 12 aus entlang des isolierenden Sub
strats 11 erstreckt. Dieses rechtwinklige Dreieck weist die
Basislänge L und die Höhe H1 auf.
Das Unterfüllungsharz 19 wird hinsichtlich der Einspritz
menge angepaßt, so daß der Abstand von einer seitlichen
Endfläche des Halbleiterchips 12 zu dem unteren Eckteil 20b
der Hohlkehle 20, oder eine Hohlkehlenlänge L, größer wird
als der Abstand von der Oberfläche des isolierenden Sub
strats 11 zu der oberen Oberfläche des Halbleiterchips 12,
oder eine Chiphöhe H1.
Hierbei ist die Chiphöhe H1 die Summe aus der Dicke des
Halbleiterchips 12 und der Dicke eines Lötkontakthügels 18,
d. h. der Spalt zwischen dem Halbleiterchip 12 und dem iso
lierenden Harzsubstrat 11.
Bei der vorliegenden Erfindung wird das Einspritzen des Un
terfüllungsharzes so gesteuert, daß L < H1 wird.
Das Einspritzen des Unterfüllungsharzes kann auch so ge
steuert werden, daß L < H2 wird, wobei H2 die Höhe des
Halbleiterchips 12 in der höchsten Position in der Mitte
seiner oberen Oberfläche von einem nicht verzogenen Bereich
auf der Oberfläche des isolierenden Substrats 11 in der
Nähe des Verstärkungsrahmens 14 ist; mit anderen Worten ist
H2 die maximale Differenz der Erhebung zwischen dem Halb
leiterchip 12 und dem Substrat 11. Hierbei ist L < H2.
Auf derartige Weisen wird die Hohlkehlenlänge L gemäß dem
Verformungsgrad des isolierenden Harzsubstrats 11 angepaßt.
Beispielsweise weisen das isolierende Harzsubstrat 11, der
Halbleiterchip 12 und das Unterfüllungsharz 19 die folgen
den Wärmeausdehnungskoeffizienten α (ppm/°C) auf. Das
heißt, das isolierende Harzsubstrat 11 weist einen Wärme
ausdehnungskoeffizienten von α = 18 auf. Der Halbleiterchip
12 weist einen Wärmeausdehnungskoeffizienten von α = 3 auf.
Das Unterfüllungsharz 19 weist einen Wärmeausdehnungskoef
fizienten von α = 20 bis 32 auf. Daneben weist das Unterfül
lungsharz 19 eine Viskosität von 13-40 (Pa.s) auf.
Auf der unteren Oberfläche des isolierenden Substrats 11
sind mehrere Lötkugeln 21 angeordnet. Diese Lötkugeln 21
sind über die ganze Fläche des isolierenden Substrats 11
hinweg angeordnet.
Dieses Halbleiterbauelement 10 ist so konfiguriert, daß der
Spalt zwischen dem Halbleiterchip 12 und dem isolierenden
Harzsubstrat 11 120 µm beträgt, die Rastermaße zwischen
Kontakthügeln 240 µm betragen, die Anzahl der Kontakthügel
bei 3000 liegt, die Chipgröße 13 mm pro Seite ist und die
Chipdicke 0,68 mm beträgt.
Die Fig. 3A bis 3E sind Schnittansichten, die in der
schrittweisen Reihenfolge das Verfahren zur Herstellung des
Halbleiterbauelements von Fig. 2 zeigen. Wie in Fig. 3A
gezeigt, wird zunächst das rechteckige Harzsubstrat 11 vor
bereitet. Dieses Harzsubstrat 11 weist mehrere auf seiner
oberen Oberfläche angeordnete Kontaktstellen 22 und mehrere
auf seiner unteren Oberfläche im voraus angeordnete Elek
troden 23 auf. Die Kontaktstellen 22 und die Elektroden 23
sind elektrisch über nicht gezeigte Verdrahtungslagen in
nerhalb des Harzsubstrats 11 mit solchen verbunden, die
einander entsprechen.
Daneben wird der Verstärkungsrahmen 14, an dem der Deckel
13 später fixiert wird, durch das Klebeharz 15 an die Rän
der um das Harzsubstrat 11 gebondet. Dieser Verstärkungs
rahmen 14 hat die Funktion, zwischen dem Harzsubstrat 11
und dem Deckel 13 zur Installation des Halbleiterchips 12
Raum bereitzustellen.
Dann wird, wie in Fig. 3B gezeigt, der Halbleiterchip 12
mit der aktiven Seite nach unten auf dem Harzsubstrat 11
plaziert, wobei die Lötkontakthügel 18 an den entsprechen
den Kontaktstellen 22 positioniert sind. Nach der Plazie
rung werden die Lötkontakthügel 18 geschmolzen und durch
Aufschmelzen mit den externen Elektroden 22 verbunden.
Folglich ist der Halbleiterchip 12, wie in Fig. 3C ge
zeigt, auf dem Harzsubstrat 11 auf Flip-Chip-Weise mon
tiert. Dann wird eine Flußmittelreinigung durchgeführt.
Wie in Fig. 3D gezeigt, wird, um zu verhindern, daß sich
die Lötkontakthügel 18 ablösen, das eine Fließfähigkeit
aufweisende Unterfüllungsharz 19 dann in das Lötverbin
dungsgebiet zwischen dem Halbleiterchip 12 und dem Harzsub
strat 11 eingespritzt und auf das Substrat 11 aufgetragen.
Das eingespritzte Unterfüllungsharz 19 breitet sich über
den ganzen Bereich des Halbleiterchips 12 aus, da der Spalt
zwischen dem Halbleiterchip 12 und dem Harzsubstrat 11 ex
trem klein ist.
Hierbei wird das Unterfüllungsharz 19 hinsichtlich der Ein
spritzmenge so angepaßt, daß die Hohlkehlen 20 eine Hohl
kehlenlänge L aufweisen, die größer ist als die Chiphöhe
H1, oder die Entfernung von der Oberfläche des Harzsub
strats 11 zu der Rückseite des Halbleiterchips 12, wie bei
spielsweise 1 bis 1,5 mm. In diesem Fall wird die Hohlkeh
lenlänge L auf ungefähr 1 mm bezüglich der Chiphöhe H1 an
gepaßt (120 µm + 0, 68 mm = 0,8 mm).
Dann wird das Unterfüllungsharz 19 zum Härten bei einer
entsprechenden Temperatur von zum Beispiel 150°C ausgehär
tet (wärmebehandelt).
Hierbei wird das Chipverbindungsgebiet des Harzsubstrats 11
unter dem Halbleiterchip 12 zu einem Hügel verformt, wobei
die maximale Verwerfung in der Größenordnung von 60 µm
liegt.
Wie in Fig. 3E gezeigt, werden die Klebeharze 16 und 17,
die jeweils aus einer Ag-Paste vom Siliziumtyp mit niedri
ger Elastizität bestehen, auf die obere Oberfläche (die
Seite, die der durch das aktive Element gebildeten Seite
entgegengesetzt ist) des Halbleiterchips 12 und die obere
Oberfläche des Verstärkungsrahmens 14 aufgetragen. Nachdem
der Deckel 13 über dem Halbleiterchip 12 und dem Verstär
kungsrahmen 14 plaziert ist, wird das ganze Gehäuse ausge
härtet. Dies härtet die Klebeharze 16 und 17, um den Deckel
13 an dem Halbleiterchip 12 und dem Verstärkungsrahmen 14
zu fixieren.
Danach werden Lötkugeln 21 auf der unteren Fläche des Harz
substrats 11 montiert, auf der der Halbleiterchip 12 nicht
montiert ist, um mit den externen Elektroden 23 verbunden
zu werden. Auf diese Weise wird das Halbleiterbauelement 10
erhalten, das ein BGA-Gehäuse vom Flip-Chip-Typ umfaßt.
Kurz gesagt kann die Hohlkehlenlänge L des auf den Seiten
des Halbleiterchips 12 gebildeten Unterfüllungsharzes 19
größer als die Chiphöhe H1 (oder die Chiphöhe H2) ausge
führt werden, um die Abblätterung des zwischen den Halblei
terchip 12 und das Harzsubstrat 11 eingespritzten Unterfül
lungsharzes 19 zu vermeiden. Durch die Vermeidung der Ab
blätterung kann verhindert werden, daß die Risse c (siehe
Fig. 1) von den Endpunkten der Hohlkehlen 20, oder den un
teren Eckteilen 20b, in das Harzsubstrat 11 laufen.
Der oben beschriebene Halbleiterchip 12 wurde Temperaturzy
klustests unterzogen, in denen der Chip wiederholt abwech
selnd auf eine Raumtemperatur gekühlt und bis zu einer vor
bestimmten hohen Temperatur aufgeheizt wurde. Das Ergebnis
zeigte, daß die Abblätterungsrate nach 300 Zyklen des Tem
peraturzyklustests 0% (keine von 97 Proben) betrug. Der
Grund dafür liegt darin, daß die größer als die Chiphöhe H1
ausgeführte Hohlkehlenlänge L eine Reduktion (Verteilung)
der an den Halbleiterchip 12 und das Harzsubstrat 11 ange
legten Spannungen gestattet.
Als Alternative kann auf das Einspritzen des Unterfüllungs
harzes 19 das Auftragen der Klebeharze 16 und 17 auf die
obere Oberfläche des Halbleiterchips 12 bzw. die obere
Oberfläche des Verstärkungsrahmens 14 folgen. In diesem
Fall können die Klebeharze 15, 16 und 17 zusammen mit dem
Unterfüllungsharz 19 ausgehärtet werden, so daß das Unter
füllungsharz 19 und die Klebeharze 15, 16 und 17 zur glei
chen Zeit gehärtet werden.
Folglich werden, obwohl Spannungen während des Härtens der
auf die jeweiligen Teile aufgetragenen Harze erzeugt wer
den, durch das gleichzeitige Härten die Spannungserzeu
gungsvorgänge synchronisiert, so daß die Spannungen einan
der kompensieren. Dies kann verhindern, daß örtliche Span
nungen auf das Harzsubstrat 11 und den Halbleiterchip 12
einwirken.
Nunmehr erfolgt unter Bezugnahme auf Fig. 4 eine Beschrei
bung einer zweiten Ausführungsform der vorliegenden Erfin
dung. Fig. 4 ist eine Schnittansicht, die ein Halbleiter
bauelement 25 gemäß der zweiten Ausführungsform zeigt. Bei
dem Halbleiterbauelement 25 wird, wie in Fig. 4 gezeigt,
das in das Lötverbindungsgebiet zwischen dem Halbleiterchip
12 und dem Harzsubstrat 11 eingespritzte Unterfüllungsharz
19 durch Verwendung einer nicht gezeigten Form gehärtet, so
daß die Hohlkehlen 26 ein rechteckiges Profil aufweisen,
anstatt das eines im allgemeinen rechtwinkligen Dreiecks.
Die anderen Konfigurationen und Funktionen sind die glei
chen wie diejenigen des Halbleiterbauelements 10 (siehe
Fig. 2).
Dementsprechend werden die Hohlkehlen 26 zu einer den Halb
leiterchip 12 umgebenden dicken Wand gebildet. Dadurch sind
die Hohlkehlen 26 so geformt, daß sie mit der Oberfläche
des Halbleiterchips 12 fast bündig sind. In der vorliegen
den Ausführungsform ist die Hohlkehlenlänge L (ungefähr 1
mm) auch größer als die Chiphöhe H1 (oder die Chiphöhe H2)
von der oberen Oberfläche des Harzsubstrats 11 zu der obe
ren Oberfläche des Halbleiterchips 12.
Wie erörtert worden ist, wird erfindungsgemäß die Hohlkeh
lenlänge L (die Länge der Überläufe des Unterfüllungsharzes
19, das als das in das Lötverbindungsgebiet zwischen dem
Harzsubstrat 11 und dem Halbleiterchip 12 einzuspritzende
verstärkende Harz dient, von den Seiten des Halbleiterchips
12) so angepaßt, daß sie größer ist als die Chiphöhe, so
daß die Chipabblätterung und dergleichen, was aus der Ver
werfung des Harzsubstrats 11 resultiert, in dem
BGA-Halbleiterbauelement 10 vom Flip-Chip-Typ vermieden
werden.
Infolgedessen können die zwischen den mehreren Harzen mit
unterschiedlichen Wärmeausdehnungskoeffizienten wirkenden
Spannungen verteilt werden. Dies verhindert, daß sich das
Harzsubstrat 11 bei der Gelegenheit verzieht, wenn das Un
terfüllungsharz 19 zwischen dem Halbleiterchip 12 und dem
Harzsubstrat 11 gehärtet wird, was es ermöglicht, die Ab
blätterung des Unterfüllungsharzes 19 und die Risse c in
dem Harzsubstrat 11 zu vermeiden.
Dementsprechend wird das Auftreten der Abblätterung und
Verzerrung verhindert, wie in den herkömmlichen Beispielen
gezeigt, wodurch das Halbleiterbauelement mit einer Lötkon
takthügelstruktur hinsichtlich Produktivität und Zuverläs
sigkeit verbessert werden kann.
Dies ist besonders effektiv für den Halbleiterchip 12 mit
dicht gepackter Verdrahtung unter Verwendung des flexiblen
Harzsubstrats 11, was gegenwärtig in den Mittelpunkt rückt.
Das heißt, der Halbleiterchip 12 mit dicht gepackter Ver
drahtung unter Verwendung des flexiblen Harzsubstrats 11
enthält bis zu ungefähr 3000 bis 5000 Anschlußstifte, wäh
rend ein Flüssigkristalltreiber mit einem Glassubstrat un
gefähr 40 bis 50 Stifte enthält. Was die Chipgröße be
trifft, ist der Halbleiterchip 12 ungefähr 13 bis 17 mm im
Quadrat, wohingegen der Flüssigkristalltreiber ungefähr
9 mm im Quadrat ist. Da die Verspannungen proportional zu
Flächenverhältnissen sind, besteht zwischen den daran anzu
legenden Verspannungen eine große Differenz.
Nun erfolgt eine Beschreibung einer dritten Ausführungsform
der vorliegenden Erfindung. Fig. 5 ist eine Schnittan
sicht, die die Konfiguration des Halbleiterbauelements ge
mäß der dritten Ausführungsform der vorliegenden Erfindung
zeigt. Fig. 6A und 6B zeigen die in dem Halbleiterbau
element von Fig. 5 gebildeten Hohlkehlen. Fig. 6A ist
eine Draufsicht auf ein erstes Beispiel, und Fig. 6B ist
eine Draufsicht auf ein zweites Beispiel.
Wie in Fig. 5 gezeigt, ist ein Halbleiterbauelement 30 an
dem Chipverbindungsgebiet des isolierenden Substrats 11 un
ter dem Halbleiterchip 12 hohl ausgeführt. Dann werden aus
Harz mit hoher Viskosität bestehende Hohlkehlen 31 in die
im allgemeinen rechtwinklig-dreieckigen Teile zwischen den
Seiten des Halbleiterchips 12 und der Oberfläche des Sub
strats 11 gebildet. Die anderen Konfigurationen sind die
gleichen wie diejenigen des Halbleiterbauelements 10 (siehe
Fig. 2). Hierbei kann das Chipverbindungsgebiet, wo der
Halbleiterchip 12 und das Substrat 11 einander zugewandt
sind, mit einem Unterfüllungsharz mit einem niedrigeren
Wärmeausdehnungskoeffizienten gefüllt werden, anstatt hohl
zu bleiben.
In diesem Fall werden die Hohlkehlen 31 unter den vier
Ecken des Halbleiterchips 12 gebildet, mit Ausnahme der
zentralen Teile der vier Seiten, wie in Fig. 6A gezeigt,
oder sie werden unter den zentralen Teilen der vier Seiten
des Halbleiterchips 12 gebildet, mit Ausnahme der vier
Ecken, wie in Fig. 6B gezeigt. Bei der vorliegenden Aus
führungsform hat die Hohlkehlenlänge L einen willkürlichen
Wert, wohingegen diejenigen, die größer sind als die Chip
höhe H1 (oder die Chiphöhe H2) den Effekt wie in der in
Fig. 2 gezeigten Ausführungsform verstärken.
In der vorliegenden Ausführungsform ist das Chipverbin
dungsgebiet des Harzsubstrats 11 unter dem Halbleiterchip
12 nicht mit einem Unterfüllungsharz belegt, das bei der
Härtung Spannungen erzeugt, und selbst wenn es mit einem
Unterfüllungsharz belegt ist, weist das Unterfüllungsharz
einen niedrigeren Wärmeausdehnungskoeffizienten auf. Dem
entsprechend wird zwischen dem Harzsubstrat 11 und dem
Halbleiterchip 12 keine Spannung erzeugt, oder wenn, dann
wird nur eine geringe Spannung erzeugt, wodurch keine Ver
werfung oder dergleichen, die aus der Erzeugung von Span
nungen resultiert, bewirkt wird oder ein kleiner Effekt be
wirkt wird.
Beispielsweise weisen die Hohlkehlen 31 und das Unterfül
lungsharz mit niedrigerem Wärmeausdehnungskoeffizienten,
falls eingespritzt, die folgenden Wärmeausdehnungskoeffizi
enten α (ppm/°C) auf. Das heißt, das eine hohe Viskosität
aufweisende Harz für die Hohlkehlen 31 hat α = 10 und eine
Viskosität von 100 (Pa.s). Das Unterfüllungsharz mit nied
rigerem Wärmeausdehnungskoeffizienten hat α = 7-10.
Fig. 7 ist eine Schnittansicht, die die Bildung der Hohl
kehlen in dem Halbleiterbauelement von Fig. 5 zeigt. Wie
in Fig. 7 gezeigt, werden die Hohlkehlen 31 durch Tropfen
eines Harzes mit hoher Viskosität aus einer Harzlieferdüse
32 auf die vier Ecken oder die vier Seiten neben dem Löt
verbindungsgebiet gebildet. Die Harzlieferdüse 32 ist über
den seitlichen Endflächen des Halbleiterchips 12 positio
niert, um entlang den seitlichen Endflächen des Halbleiter
chips 12 vertikal bewegbar zu sein.
In einem Fall, in dem ein Unterfüllungsharz mit niedrigerem
Wärmeausdehnungskoeffizienten in das Lötverbindungsgebiet
zwischen dem Harzsubstrat 11 und dem Halbleiterchip 12 ein
gespritzt wird, kann das Unterfüllungsharz mit niedrigerem
Wärmeausdehnungskoeffizienten durch ein Entlüftungsloch in
die aus Harz mit hoher Viskosität bestehenden Hohlkehlen 31
eingespritzt werden.
Wie erörtert worden ist, bleibt in dem in Fig. 5-7 ge
zeigten Halbleiterbauelement 30 das Chipverbindungsgebiet
des Harzsubstrats 11 unter dem Halbleiterchip 12 hohl
(siehe Fig. 5) oder wird mit dem Unterfüllungsharz mit
niedrigerem Wärmeausdehnungskoeffizienten gefüllt und wird
mit den Hohlkehlen 31 aus Harz mit hoher Viskosität verse
hen. Das Chipverbindungsgebiet des Harzsubstrats 11 ist in
folgedessen nicht mit einem Unterfüllungsharz belegt, das
beim Härten Spannungen erzeugt, oder selbst bei Belegung
mit etwas Harz hat das Unterfüllungsharz einen niedrigeren
Wärmeausdehnungskoeffizienten. Dies erzeugt keine Verwer
fung oder dergleichen, die aus der Erzeugung von Spannungen
resultieren, oder es bewirkt einen kleinen Effekt.
Man beachte, daß die vorliegende Erfindung nicht auf ein
Halbleiterbauelement mit BGA-Struktur beschränkt ist, wie
in jeder der oben beschriebenen Ausführungsformen, und sich
ebenso auf ein Halbleiterbauelement mit einer Chip-Size-
Package-Struktur (CSP) anwenden läßt.
Wie oben beschrieben worden ist, weist gemäß der vorliegen
den Erfindung das Halbleiterbauelement, das einen auf einem
Substrat über ein Unterfüllungsharz auf Flip-Chip-Weise
montierten Halbleiterchip umfaßt, Hohlkehlen auf, die an
den seitlichen Endflächen des Halbleiterchips durch das
Einspritzen des Unterfüllungsharzes gebildet sind. Hierbei
ist die Länge der Hohlkehlen größer als der Abstand von der
Oberfläche des Substrats zu der Rückseite des Halbleiter
chips ausgeführt. Dies reduziert das Verziehen des isolie
renden Substrats bei der Härtung des Unterfüllungsharzes
zwischen dem Halbleiterchip und dem isolierenden Substrat,
wodurch es ermöglicht wird, die Abblätterung des Unterfül
lungsharzes zu verhindern sowie die Risse in dem Harzsub
strat zu vermeiden. Deshalb kann das Halbleiterbauelement
mit einer Lötkontakthügelstruktur hinsichtlich Produktivi
tät und Zuverlässigkeit verbessert werden.
Es ist zwar beschrieben worden, was gegenwärtig als bevor
zugte Ausführungsformen der Erfindung angesehen wird, doch
versteht sich, daß daran verschiedene Modifikationen vorge
nommen werden können, und die beigefügten Ansprüche sollen
alle derartigen Modifikationen abdecken, die in den eigent
lichen Gedanken und Schutzbereich der Erfindung fallen.
Claims (10)
1. Halbleiterbauelement, das folgendes umfaßt:
ein Substrat;
einen an dem Substrat montierten Halbleiterchip; und
ein zwischen dem Substrat und dem Halbleiterchip auf Flip-Chip-Weise bereitgestelltes Unterfüllungsharz, wobei eine auf einer seitlichen Endfläche des Halbleiterchips durch das Einspritzen des Unterfüllungsharzes gebildete Hohlkehle eine Länge von L in Richtung entlang der Sub stratoberfläche aufweist, wobei die Länge L größer ist als der Abstand H1 zwischen der oberen Oberfläche des Hal bleiterchips und der Oberfläche des Substrats.
ein Substrat;
einen an dem Substrat montierten Halbleiterchip; und
ein zwischen dem Substrat und dem Halbleiterchip auf Flip-Chip-Weise bereitgestelltes Unterfüllungsharz, wobei eine auf einer seitlichen Endfläche des Halbleiterchips durch das Einspritzen des Unterfüllungsharzes gebildete Hohlkehle eine Länge von L in Richtung entlang der Sub stratoberfläche aufweist, wobei die Länge L größer ist als der Abstand H1 zwischen der oberen Oberfläche des Hal bleiterchips und der Oberfläche des Substrats.
2. Halbleiterbauelement nach Anspruch 1, bei dem die Länge
L der Hohlkehle größer ist als die Differenz der Erhebung
H2 zwischen der höchsten Position auf der oberen Oberfläche
des Halbleiterchips und einem nicht verzogenen Bereich auf
der Oberfläche des Substrats.
3. Halbleiterbauelement nach Anspruch 1, bei dem das Sub
strat ein Harzsubstrat ist.
4. Halbleiterbauelement nach Anspruch 3, das folgendes um
faßt:
einen das Substrat und den Halbleiterchip miteinander
verbindenden Lötkontakthügel; und
einen durch ein Klebeharz sowohl an die Rückseite des Halbleiterchips als auch die obere Oberfläche eines den Halbleiterchip umgebenden Verstärkungsrahmens gebondeten Deckel.
einen das Substrat und den Halbleiterchip miteinander
verbindenden Lötkontakthügel; und
einen durch ein Klebeharz sowohl an die Rückseite des Halbleiterchips als auch die obere Oberfläche eines den Halbleiterchip umgebenden Verstärkungsrahmens gebondeten Deckel.
5. Halbleiterbauelement nach Anspruch 3, bei dem das Unter
füllungsharz durch Verwendung einer Form gehärtet wird, und
zwar zu einer den Halbleiterchip umgebenden integralen
Wand.
6. Halbleiterbauelement nach Anspruch 3, bei dem der Wärme
ausdehnungskoeffizient des Unterfüllungsharzes auf einen
Wert zwischen dem Wärmeausdehnungskoeffizient des Substrats
und dem Wärmeausdehnungskoeffizient des Halbleiterchips
eingestellt ist.
7. Halbleiterbauelement nach Anspruch 3, bei dem das Unter
füllungsharz aus dem Verbindungsgebiet zwischem dem Sub
strat und dem Halbleiterchip entfernt wird, so daß die
Hohlkehle ausschließlich an der Peripherie des Halbleiter
chips gebildet wird.
8. Halbleiterbauelement nach Anspruch 7, bei dem ein Unter
füllungsharz mit einem niedrigeren Wärmeausdehnungskoeffi
zienten in das Gebiet, aus dem das Unterfüllungsharz ent
fernt worden ist, eingespritzt wird.
9. Verfahren zur Herstellung eines Halbleiterbauelements,
mit den folgenden Schritten:
Montieren eines Halbleiterchips auf ein Substrat auf Flip-Chip-Weise;
Verbinden des Substrats und des Halbleiterchips mit einander über einen Kontakthügel durch Aufschmelzen;
nachfolgendes Auftragen eines Unterfüllungsharzes zwischen das Substrat und den Halbleiterchip, wobei die Harzmenge so angepaßt wird, daß eine auf einer Seite des Halbleiterchips durch das Auftragen des Unterfüllungsharzes ausgebildete Hohlkehle eine Länge aufweist, die größer ist als die Entfernung von der Oberfläche des Substrats zu der Rückseite des Halbleiterchips; und
Härten des aufgetragenen Unterfüllungsharzes.
Montieren eines Halbleiterchips auf ein Substrat auf Flip-Chip-Weise;
Verbinden des Substrats und des Halbleiterchips mit einander über einen Kontakthügel durch Aufschmelzen;
nachfolgendes Auftragen eines Unterfüllungsharzes zwischen das Substrat und den Halbleiterchip, wobei die Harzmenge so angepaßt wird, daß eine auf einer Seite des Halbleiterchips durch das Auftragen des Unterfüllungsharzes ausgebildete Hohlkehle eine Länge aufweist, die größer ist als die Entfernung von der Oberfläche des Substrats zu der Rückseite des Halbleiterchips; und
Härten des aufgetragenen Unterfüllungsharzes.
10. Verfahren zur Herstellung eines Halbleiterbauele
ments gemäß Anspruch 9, bei dem bei dem Schritt des Auftra
gens des Unterfüllungsharzes die Hohlkehle an der
Peripherie des Halbleiterchips gebildet wird, mit Ausnahme
des Verbindungsgebiets zwischen dem Substrat und dem Halb
leiterchip.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13100599A JP3384359B2 (ja) | 1999-05-12 | 1999-05-12 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10022982A1 true DE10022982A1 (de) | 2001-04-12 |
Family
ID=15047744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10022982A Withdrawn DE10022982A1 (de) | 1999-05-12 | 2000-05-11 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3384359B2 (de) |
DE (1) | DE10022982A1 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4390541B2 (ja) | 2003-02-03 | 2009-12-24 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP4620515B2 (ja) * | 2005-04-11 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法 |
JP4753642B2 (ja) * | 2005-07-04 | 2011-08-24 | 株式会社リコー | 電子部品実装体の製造方法 |
JP4658007B2 (ja) * | 2006-09-11 | 2011-03-23 | シャープ株式会社 | 半導体装置 |
JP2008078382A (ja) | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体装置とその製造方法 |
JP2008141122A (ja) | 2006-12-05 | 2008-06-19 | Denso Corp | 樹脂モールド電子部品及びその製造方法 |
US8008133B2 (en) | 2008-02-11 | 2011-08-30 | Globalfoundries Inc. | Chip package with channel stiffener frame |
US8313984B2 (en) | 2008-03-19 | 2012-11-20 | Ati Technologies Ulc | Die substrate with reinforcement structure |
US7923850B2 (en) | 2008-08-26 | 2011-04-12 | Advanced Micro Devices, Inc. | Semiconductor chip with solder joint protection ring |
JP5168160B2 (ja) | 2009-01-15 | 2013-03-21 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5250524B2 (ja) | 2009-10-14 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2012054417A (ja) * | 2010-09-01 | 2012-03-15 | Panasonic Corp | 電子部品の実装構造体及びその製造方法 |
JP5897486B2 (ja) * | 2013-03-14 | 2016-03-30 | 株式会社東芝 | 半導体装置 |
JP5576528B2 (ja) * | 2013-04-15 | 2014-08-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9867282B2 (en) | 2013-08-16 | 2018-01-09 | Ati Technologies Ulc | Circuit board with corner hollows |
JP7512027B2 (ja) | 2019-11-06 | 2024-07-08 | キヤノン株式会社 | 電子モジュールの製造方法、電子モジュール、及び電子機器 |
US20220102288A1 (en) * | 2020-09-25 | 2022-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
-
1999
- 1999-05-12 JP JP13100599A patent/JP3384359B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-11 DE DE10022982A patent/DE10022982A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2000323624A (ja) | 2000-11-24 |
JP3384359B2 (ja) | 2003-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69525280T2 (de) | Herstellungsverfahren einer mit Anschlusshöckern versehenen Halbleiteranordnung vom Filmträgertyp | |
DE69414753T2 (de) | Montagevorrichtung und Verfahren zum Verbinden von miniaturisierten elektronischen Bauteilen mittels Höckerverbindungen | |
DE69132685T2 (de) | Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren | |
DE10022982A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE10045043B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE10163799B4 (de) | Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates | |
DE69518958T2 (de) | Spritzgegossene BGA-Packung | |
DE60309422T2 (de) | Multichip-modul und Herstellungsverfahren | |
DE10295972B4 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung | |
DE102009044605B4 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel | |
DE10154853A1 (de) | Flip-Chip-auf-Leiterrahmen | |
DE19644297A1 (de) | Halbleiterbauelement | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE19940633A1 (de) | IC-Gehäuse | |
DE102007002707A1 (de) | System-in Package-Modul | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE19848834A1 (de) | Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung | |
EP1324389B1 (de) | Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung | |
DE10236689A1 (de) | Halbleitervorrichtung | |
DE102004001829A1 (de) | Halbleitervorrichtung | |
EP3399546A1 (de) | Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung | |
DE69722661T2 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE68914927T2 (de) | Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben. | |
DE10059176C2 (de) | Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls | |
DE102009050743A1 (de) | Halbleitervorrichtung und Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8130 | Withdrawal |