DE102008036834B4 - Diodenbasiertes ESE-Konzept für Demos-Schutz - Google Patents

Diodenbasiertes ESE-Konzept für Demos-Schutz Download PDF

Info

Publication number
DE102008036834B4
DE102008036834B4 DE102008036834.2A DE102008036834A DE102008036834B4 DE 102008036834 B4 DE102008036834 B4 DE 102008036834B4 DE 102008036834 A DE102008036834 A DE 102008036834A DE 102008036834 B4 DE102008036834 B4 DE 102008036834B4
Authority
DE
Germany
Prior art keywords
ese
bias supply
well
npn transistor
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008036834.2A
Other languages
English (en)
Other versions
DE102008036834A1 (de
Inventor
Dr. Gossner Harald
Klaus Roeschlau
Dr. Schneider Jens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008036834A1 publication Critical patent/DE102008036834A1/de
Application granted granted Critical
Publication of DE102008036834B4 publication Critical patent/DE102008036834B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Integrierter Schaltkreis, der Folgendes aufweist:
ein Ausgangskontaktpad;
eine erste und eine zweite Vorspannungsversorgungsschiene;
eine erste ESE-Diode, die mit dem Ausgangskontaktpad und mit einer der Vorspannungsversorgungsschienen gekoppelt ist;
eine zweite ESE-Diode, die mit dem Ausgangskontaktpad und mit einer anderen der Vorspannungsversorgungsschienen gekoppelt ist; und
eine ESE-Stromklemme, die zwischen die Vorspannungsversorgungsschienen gekoppelt ist, wobei die ESE-Stromklemme einen npn-Transistor aufweist, wobei eine Basis und ein Emitter des npn-Transistors miteinander gekoppelt sind; wobei ein Kollektor des npn-Transistors einen stark n-dotierten Kollektorkontaktbereich, eine an den Kollektorkontaktbereich vertikal angrenzende n-Wannen-Implantation und einen an die n-Wannen-Implantation horizontal angrenzenden schwach n-dotierten Bereich, der einer DEMOS-spezifischen n-Typ-Drainerweiterung entsprechend ausgebildet ist, aufweist, wobei eine p-Wanne unter dem Basisbereich vergraben implantiert ist, wobei die n-Typ-Drainerweiterung von der p-Wanne getrennt ist und horizontal beabstandet ist, wobei horizontal zwischen der n-Typ-Drainerweiterung und der p-Wanne ein trennender schwach p-dotierter Bereich angeordnet ist.

Description

  • Ein Aspekt der Erfindung betrifft allgemein integrierte Schaltkreise, Halbleiterbauelemente und Verfahren und insbesondere eine ESE-Schutzvorrichtung und ein ESE-Schutzverfahren zum Schützen eines integrierten Schaltkreises vor elektrostatischer Entladung.
  • In dem Maße, wie elektronische Komponenten und die inneren Strukturen in integrierten Schaltkreisen immer kleiner werden, ist es leichter geworden, elektronische Komponenten entweder vollständig zu zerstören oder auf sonstige Weise zu beeinträchtigen. Insbesondere sind viele integrierte Schaltkreise in hohem Grade anfällig für Schäden durch die ungewollte Entladung statischer Elektrizität, im Allgemeinen infolge der Handhabung oder infolge eines physischen Kontaktes mit einem anderen geladenen Körper. Elektrostatische Entladung (ESE) ist die Übertragung einer elektrischen Ladung zwischen Körpern mit unterschiedlichen elektrostatischen Potenzialen (Spannungen), was durch direkten Kontakt verursacht oder durch ein elektrostatisches Feld induziert wird. Die Entladung statischer Elektrizität ist zu einem kritischen Problem für die Elektronikindustrie geworden.
  • Störungen von Bauelementen, die aus ESE-Ereignissen resultieren, sind nicht immer sofort Totalausfälle oder offenkundig. Oft ist das Bauelement nur geringfügig geschwächt, ist aber weniger in der Lage, den normalen Betriebsbelastungen standzuhalten, so dass es zu einem Zuverlässigkeitsproblem kommen kann. Darum sollten verschiedene ESE-Schutzschaltungen in das Bauelement integriert werden, um die verschiedenen Komponenten zu schützen.
  • Wenn es zu einer ESE-Entladung auf einen Transistor oder ein anderes Halbleiterelement kommt, dann können die hohe Spannung und der hohe Strom des ESE-Impulses relativ zur Spannungs- und Strombelastbarkeit von Strukturen innerhalb des Bauelements den Transistor durchbrechen und möglicherweise permanente oder latente Schäden verursachen. Folglich müssen Schaltungen, die Eingangs- oder Ausgangskontaktpads eines integrierten Schaltkreises zugeordnet sind, vor ESE-Impulsen geschützt werden, damit sie nicht durch solche Entladungen beschädigt werden.
  • Integrierte Schaltkreise und die Geometrien der Trägervorrichtungen, aus denen die integrierten Schaltkreise bestehen, werden ständig verkleinert. Die physikalischen Abmessungen von Transistorstrukturen begrenzen die Spannung, die der Transistor ohne Schaden verarbeiten kann. Da Halbleiterbauelemente mit Mikrostrukturen ausgebildet sind, werden die Durchbruchspannungen von Transistoren in ihnen und von anderen Schaltkreiselementen verringert, und Ströme, die zu einem Überhitzen von Komponenten in der Lage sind, werden häufiger durch die Spannungen und Ströme erreicht, die durch ein ESE-Ereignis induziert werden. Außerdem haben die jüngsten technischen Entwicklungen Bauelemente hervorgebracht, die bei Spannungspegeln ausfallen können, die niedriger als die Auslösespannungen bekannter ESE-Schutzschaltungen sind. Zum Beispiel müssen moderne CMOS-Prozesse, insbesondere Mikrostrukturprozesse, die schwach dotierte Drain-Erweiterungsstrukturen enthalten, Niederspannungsdesigns unterstützen, wie zum Beispiel Schaltkreise, die mit Vorspannungen von 1,5 Volt oder weniger arbeiten, und müssen auch für höhere Spannungen geeignet sein, wie zum Beispiel analoge und gemischte Signalausgänge bei Spannungen wie zum Beispiel 12 Volt. Dies ermöglicht die Konstruktion von hochintegrierten Produkten mit sowohl digitaler als auch analoger Mischsignaltauglichkeit zum Beispiel für Leitungstreiber in einem Telekommunikationsgerät. Solche Designs weisen ein schmales Spannungsfenster auf, in dem der ESE-Schutz vorhanden sein muss. Es wird eine Spannungsklemmvorrichtung für ein ESE-Ereignis benötigt, bei der eine Klemmspannung kleiner als eine Durchbruchspannung von geschützten Schaltungsteilen, wie zum Beispiel einer Drain-erweiterten MOS (DEMOS)-Treiberstufe in einem Telekommunikationsgerät, ist, die möglicherweise einen Schutz mit einer Klemmspannung zum Beispiel zwischen 15 und 22 Volt für ein Bauelement mit einer Nennspannung von 12 Volt erfordern.
  • Bei herkömmlichen Technologien wurden Mikrostrukturprodukte (wie zum Beispiel Produkte, die mit einer 130 nm-Technologie oder einer noch feineren Technologie hergestellt wurden) mit Hochspannungs-CMOS-Schutzanforderungen über 10 Volt entweder in älteren Technologien mit größeren Strukturelementgrößen (wie zum Beispiel mit einer 250 nm- oder einer größeren Technologie) mit entsprechend höheren Durchbruchspannungen implementiert, oder sie wurden mit einer System-in-Package (SIP)-Lösung realisiert, bei der ein Niederspannungsteil in einer höherentwickelten Technologie (wie zum Beispiel in einer 130 nm-Technologie) implementiert ist und der Hochspannungsteil in einer 250 nm-Technologie oder sogar in einer 0,35 µm-Technologie implementiert ist. Beide Lösungen sind mit Kostennachteilen verbunden.
  • Die US 55 21 783 A offenbart eine auf einem Halbleitersubstrat ausgebildete Schutzschaltung gegen elektrostatische Entladung (ESD), die eine Klemmschaltung der ersten Stufe und eine Klemmschaltung der zweiten Stufe, die durch eine Ableitungsschaltung getrennt sind, umfasst. Die Klemmschaltungen der ersten und zweiten Stufe sind so ausgelegt, dass sie die energiereiche bzw. energiearme ESD absorbieren und abführen. Die erste Klemmschaltung hat einen selbstregulierten Strommechanismus, der den von einer ESD erzeugten elektrischen Strom von einem Bereich hoher Stromdichte in einen Bereich niedriger Stromdichte innerhalb des Halbleitersubstrats umleiten und gleichzeitig die ESDinduzierte Spannung zum sicheren Schutz absenken kann.
  • Die US 2007/0194 380 A1 offenbart eine ESD-Schutzvorrichtung zum Einbau in einen integrierten Halbleiterschaltungs-Chip, um eine integrierte Halbleiterschaltung vor elektrostatischer Entladung (ESD) zu schützen, und ein Verfahren zum Herstellen der Schutzvorrichtung.
  • Die US 5 751 525 A offenbart integrierte Schaltungen und insbesondere ein Verfahren und eine Vorrichtung zum Schützen integrierter Schaltungen vor elektrischer Überlastung (EOS) und insbesondere vor elektrostatischer Entladung (ESD).
    Es besteht somit Bedarf an kleinen, kompakten ESE-Schutzschaltungen, die in der Lage sind, Niederspannungsschaltkreise, die eine Hochspannungsfähigkeit enthalten, auf wirtschaftliche Weise zu schützen.
  • Die Aufgabe wird durch die Merkmale der nebengeordneten Ansprüche gelöst. Vorteilhafte Ausgestaltungen und weitere Merkmale der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Gemäß einem Aspekt der Erfindung wird ein integrierter Schaltkreis bereitgestellt. Der integrierte Schaltkreis enthält ein Drain-erweitertes MOS-Bauelement. Der integrierte Schaltkreis enthält des Weiteren ein Ausgangskontaktpad, das einen ESE-Schutz benötigt, und eine erste und eine zweite Vorspannungsversorgungsschiene. Der integrierte Schaltkreis enthält des Weiteren eine ESE-Schutzschaltung, die Folgendes enthält: eine erste ESE-Diode, die mit einem Ausgangskontaktpad und mit der ersten Vorspannungsversorgungsschiene gekoppelt ist, eine zweite ESE-Diode, die mit dem Ausgangskontaktpad und mit der zweiten Vorspannungsversorgungsschiene gekoppelt ist, und eine ESE-Stromklemme, die zwischen der ersten und der zweiten Vorspannungsversorgungsschiene gekoppelt ist. Gemäß einer beispielhaften Ausführungsform weist die ESE-Stromklemme einen bipolaren Transistor auf, dessen Basis und Emitter miteinander gekoppelt sind. In einer beispielhaften Ausführungsform ist der bipolare Transistor ein npn-Transistor, wobei ein Kollektor des npn-Transistors eine n-Wannen-Implantation und eine DEMOS-n-Drainerweiterung aufweist. In einer beispielhaften Ausführungsform ist die ESE-Stromklemme so aufgebaut, dass sie eine Snapback-Spannungsbegrenzungskennlinie erzeugt. In einer beispielhaften Ausführungsform haben die ESE-Dioden eine schwach p-dotierte Substratregion über einer vergrabenen n-Typ-Schicht und ein p-Wannen-Implantat und ein n-Wannen-Implantat, die durch eine dazwischenliegende Substratregion getrennt sind, so dass eine hohe Sperrspannungsfähigkeit erzeugt wird.
  • Der Begriff „ESE-Diode“ meint im vorliegenden Text sowohl eine gewöhnliche Diode mit ausreichender Spannungssperrfähigkeit für eine vorgesehene Anwendung als auch eine komplexere Diodenstruktur mit einer Snapback-Spannungsbegrenzungskennlinie, wie zum Beispiel einen npn-Transistor, der wie im vorliegenden Text beschrieben hergestellt wird.
  • Die Details von einer oder mehreren Ausführungsformen der Erfindung sind in den begleitenden Zeichnungen und in der Beschreibung unten dargelegt. Weitere Merkmale, Aufgaben und Vorteile der Erfindung werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen ersichtlich. In den Figuren bezeichnen in allen verschiedenen Ansichten identische Bezugssymbole allgemein die gleichen Bestandteile. Für ein vollständigeres Verständnis der Erfindung wird nun auf die folgenden Beschreibungen eingegangen, die in Verbindung mit den begleitenden Zeichnungen zu lesen sind, in denen Folgendes dargestellt ist:
    • 1 veranschaulicht eine gemäß einer beispielhaften Ausführungsform der Erfindung aufgebaute ESE-Schutzschaltung für ein DEMOS-Bauelement, die mit ESE-Dioden, die mit einem zu schützenden Ausgangskontaktpad gekoppelt sind, und einem ESE-Stromklemmbauelement, das mit Vorspannungsversorgungsschienen gekoppelt ist, gebildet ist.
    • 2 veranschaulicht einen Seitenaufriss und eine Draufsicht einer ESE-Stromklemme, die gemäß einer beispielhaften Ausführungsform der Erfindung aufgebaut ist.
    • 3 veranschaulicht einen Seitenaufriss und eine Draufsicht einer ESE-Stromklemme, die gemäß einer beispielhaften Ausführungsform der Erfindung aufgebaut ist.
    • 4 veranschaulicht eine durch gepulste Messungen erhaltene Spannung-Strom-Kennlinie für ein ESE-Stromklemmbauelement, das gemäß einer beispielhaften Ausführungsform der Erfindung aufgebaut ist.
    • 5 veranschaulicht einen Seitenaufriss und eine Draufsicht einer ESE-Diode, die gemäß einer beispielhaften Ausführungsform der Erfindung aufgebaut ist.
    • 6 veranschaulicht eine gemäß einer beispielhaften Ausführungsform der Erfindung aufgebaute ESE-Schutzschaltung für ein DEMOS-Bauelement, die mit ESE-Dioden, die mit einem zu schützenden Ausgangskontaktpad gekoppelt sind, einem ESE-Stromklemmbauelement, das mit Vorspannungsversorgungsschienen gekoppelt ist, und einer zusätzlichen ESE-Diode, die mit den Vorspannungsversorgungsschienen gekoppelt ist, gebildet ist.
    • 7 veranschaulicht eine gemäß einer beispielhaften Ausführungsform der Erfindung aufgebaute ESE-Schutzschaltung für ein DEMOS-Bauelement, die mit ESE-Stromklemmbauelementen, die mit einem zu schützenden Ausgangskontaktpad gekoppelt sind, und einem weiteren ESE-Stromklemmbauelement, das mit Vorspannungsversorgungsschienen gekoppelt ist, gebildet ist.
    • 8 veranschaulicht eine Digital Subscriber Line (DSL)-Leitungstreiberschaltung, die einen gemäß den Prinzipien der Erfindung aufgebauten ESE-Schutz für Ausgangsknoten enthält.
  • Die Herstellung und Verwendung der derzeit bevorzugten Ausführungsformen werden im Folgenden ausführlich besprochen. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte bereitstellt, die in einer breiten Vielfalt spezifischer Kontexte verkörpert sein können.
  • Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsformen in einem konkreten Kontext beschrieben, und zwar im Kontext einer ESE-Schutzanordnung, die ESE-Dioden und eine Stromklemmvorrichtung für einen integrierten Schaltkreis enthält, der mit DEMOS (Drainerweiterten MOS)-Elementen gebildet ist. Die Erfindung kann jedoch auch auf andere Halbleiterstrukturen angewendet werden und ist nicht auf diese konkrete Implementierung beschränkt, wie zum Beispiel einen integrierten DEMOS-Schaltkreis. Es können auch andere integrierte Schaltkreise in anderen Kontexten mit Hilfe von im vorliegenden Text beschriebenen erfindungsgemäßen Konzepten vor ESE-Entladungen geschützt werden.
  • Eine ideale ESE-Schutzstruktur für einen zu schützenden Bauelementanschluss, wie zum Beispiel einen Ausgangsstift, sollte sich im Vergleich zu dem Zeitrahmen einer ESE-Entladung sehr schnell einschalten, sollte die beträchtlichen Ströme, die bei der ESE-Entladung entstehen, wie zum Beispiel 1 Ampere oder mehr für 100 ns, transportieren, sollte keine große Bauelementfläche für ihre Implementierung beanspruchen und sollte den geschützten Anschluss nicht mit wesentlichem Widerstand oder wesentlicher Kapazitanz belasten. Des Weiteren sollte eine weitere Schutzstruktur keine zusätzlichen Verarbeitungsschritte während der Bauelementfertigung erfordern, wie zum Beispiel einen zusätzlichen Maskierungsschritt, wodurch die Bauelementkosten steigen würden. Idealerweise würde kein zusätzlicher Verarbeitungsschritt benötigt werden.
  • DEMOS-Bauelemente sind Feldeffekt-Bauelemente, die mit relativ schwach dotierten Drain- und mitunter auch Source-Regionen neben einem Gate ausgebildet sind. Die schwach dotierten Drain- und Source-Regionen erzeugen eine wesentlich höhere Drain-zu-Source-Betriebsspannung als ein Bauelement, das mit herkömmlichen Drain- und Source-Dotierungsdichten ausgebildet ist. Es können in diesen Bauelementen auch dünnere Gate-Oxide im Hinblick auf ein schwächeres elektrisches Feld verwendet werden, das in der Nähe des Gates erzeugt wird. Solche Designs sind besonders in Mikrostruktur-Bauelementen nützlich, wenn Abschnitte dieser Bauelemente mit einer höheren Spannung arbeiten müssen, als normalerweise durch die Größe der Mikrostrukturelemente unterstützt wird. Eine schwach dotierte Region neben einem Kollektor in einem bipolaren Bauelement kann auch verwendet werden, um eine höhere innere Durchbruchspannung zu erzeugen.
  • Die fortgesetzten Verkleinerungen der Strukturelemente verändern auch die Fähigkeit von integrierten ESE-Schutzstrukturen, einen notwendigerweise höheren Grad an Schutz bereitzustellen, der durch die kleineren, empfindlicheren Bauelementstrukturen benötigt wird. Zum Beispiel liegt die Dicke des Gate-Dielektrikums von Halbleiterbauelementen, die mit einer Strukturelementgröße kleiner als 100 nm ausgebildet werden, in der Größenordnung von nur einigen Nanometern. Ein 10 Volt-Impuls, der an ein solches Gate angelegt wird, erzeugt ein inneres elektrisches Feld, das sich 1010 Volt je Meter nähert, was erheblich größer als die Durchbruchspannung eines gewöhnlichen Gate-Dielektrikums ist.
  • Um das Kostenproblem beim Einbau von ESE-Schutz in ein DEMOS-Bauelement zu umgehen, wurden früher Technologie-Zusatzkomponenten auf der Basis solcher DEMOS-Bauelemente verwendet. Diese Bauelemente können Spannungen von über 10 Volt widerstehen und mit ihnen arbeiten, aber erfordern zusätzliche Prozessschritte, d.h. es werden zusätzliche Maskenschichten benötigt. Da DEMOS-Bauelemente inzwischen eine neue Bauelementklasse darstellen, stehen nur wenige ESE-Schutz-Lösungen zur Verfügung, um solche technisch höherentwickelten Schaltkreise vor ESE-Impulsen am Einspeisungspunkt und an E/A-Stiften des Bauelements auf der Basis dieser neuen Technologie-Variante zu schützen. Zu bekannten Lösungen gehören substratgepumpte DEMOS, wie sie von Kunz, Keith E. et al. in den US-Patenten 6,804,095 und 6,624,487 beschrieben sind, und DEMOS-basierte SGGs, (siliziumgesteuerte Gleichrichter), wie sie von Lee et al. in den US-Patenten 6,066,879 und 6,756,642 und von Duvvury et al. im US-Patent 6,365,940 beschrieben sind. Diese vier Dokumente werden hiermit durch Bezugnahme in den vorliegenden Text aufgenommen.
  • Beide Lösungswege versuchen, die inhärent schlechten ESE-Fähigkeiten von DEMOS-Bauelementen durch Hinzufügen zusätzlicher Strukturen in die unmittelbare Nähe eines DEMOS-Transistors zu erhöhen. Das führt entweder zu einem SGG, der durch das DEMOS-Bauelement selbst gebildet wird, mit den zusätzlichen Implantierungen und anderen Fertigungsprozessen, die dafür benötigt werden, wie von Lee und von Duvvury beschrieben, oder es wird anderenfalls ein zweites DEMOS-Bauelement als ein Hilfsbauelement verwendet, wie von Kunz beschrieben, um das Haupt-DEMOS-Bauelement in einem bipolaren Modus zu betreiben, in dem es höhere Ströme transportieren kann.
  • Der DEMOS-basierte SGG, wie er von Lee und von Duvvury beschrieben wird, unterliegt intrinsisch den Gefahren eines Latch-up infolge einer niedrigen Haltespannung. Dieses Problem ist besonders für DEMOS-Bauelemente kritisch, die von einer hohen Versorgungsspannung, wie zum Beispiel 12 Volt, aus arbeiten.
  • Ein substratgepumpter DEMOS, der als ESE-Klemme, wie von Kunz beschrieben, fungiert, stützt sich auf Transienten, die zu einem falschen Auslösen führen können, was entweder zu Betriebsstörungen oder zum Ausbleiben eines Auslösens im Fall eines schwachen ESE-Ereignisses führt. Außerdem beanspruchen solche substratgepumpten Lösungsansätze viel Platz auf einem Halbleiterchip und sind darum teuer.
  • Beide Lösungsansätze für den Schutz von Bauelementen sind in der Höchstspannung, die sie schützen können, infolge dünner Gate-Oxide, die an einer Hochspannungs-Drain-Region des geschützten Bauelements angebracht sind, begrenzt.
  • In einer Ausführungsform der Erfindung wird ein neuer Lösungsansatz eines ESE-Schutzes für ein DEMOS-basiertes Bauelement vorgestellt. In einer Ausführungsform enthält das Bauelement einen DEMOS-basierten Treiberschaltkreis. Der neue Lösungsansatz ist ohne Einschränkung auch auf andere DEMOS-basierte Schaltkreisimplementierungen anwendbar. Der neue Lösungsansatz kann unter Verwendung von Prozessschritten implementiert werden, die es bereits in einer DEMOS-basierten Fertigungsstrecke gibt, ohne dass neue Verarbeitungsschritte für die ESE-Schutzelemente notwendig sind.
  • Um Hochspannungs-DEMOS-Bauelemente mit Versorgungsspannungen von 10 Volt oder höher mit Mikrostrukturen, wie zum Beispiel 130 nm, betreiben zu können, müssen in der Regel spezielle Prozessschritte in einen standardmäßigen höherentwickelten CMOS-Prozess integriert werden, vielleicht drei oder mehr zusätzliche fotolithografische Masken, und durch jeweilige Ionenimplantationsschritte. Zwei dieser Schritte sind in der Regel nötig, um spezielle Drain-Erweiterungsregionen für die DEMOS-Bauelemente zu erzeugen; ein dritter Schritt erzeugt in der Regel eine Isolationsschicht für einen DE-PMOS (Drainerweiterten PMOS) auf einem p-Substrat. Diese neuen Prozessschritte für DEMOS-Bauelemente werden im Allgemeinen von entsprechend angepassten Layout-Regeln für Trennungsabstände zwischen p-Wannen und n-Wannen begleitet, wie dem Fachmann allgemein bekannt ist, weil die Durchbruchspannung von Wanne zu Wanne für den standardmäßigen CMOS allgemein zu niedrig für den Betrieb des Bauelements bei oder über 10 Volt ist.
  • Wenden wir uns nun 1 zu, wo eine beispielhafte Ausführungsform der Erfindung für einen ESE-Schutz veranschaulicht ist. Die Ausführungsform enthält zusätzliche ESE-Dioden 108 und 110 mit ausreichend hoher Durchbruchspannung in Sperrrichtung, die zwischen einem zu schützenden E/A-Kontaktpad und Vorspannungsversorgungsschienen des Bauelements (parallel zu den Treibern) angeschlossen sind, sowie eine hoch-effiziente ESE-Stromklemme 106, die in einer bevorzugten Ausführungsform als ein vertikaler npn-Transistor (d.h. ein bipolares Bauelement ohne ein Gate-Oxid) ausgelegt ist, der zwischen den Vorspannungsversorgungsschienen 112 und 114 gekoppelt ist. Der vertikale npn-Transistor enthält eine spezielle n-Drainerweiterung, die gewöhnlich in einem DENMOS (drainerweitertem NMOS) enthalten ist. Die zusätzlichen Dioden klemmen das zu schützende E/A-Kontaktpad an die Ober- und die Untervorspannungsversorgungsschiene des Bauelements an. Dabei verlässt man sich auf den begrenzten Durchlassspannungsabfall dieser Dioden und die rasche Durchlassspannungserholungszeit solcher Mikrostruktur-Bauelemente. Diese zusätzlichen ESE-Dioden brechen in einer Sperrrichtung nicht durch, weder während des gewöhnlichen Betriebes des Schaltkreises noch während eines ESE-Ereignisses. Die vertikale npn-ESE-Stromklemme erzeugt eine steife Snapback-Klemmspannung zwischen den zwei Versorgungsschienen des Bauelements, um eine maximale Klemmspannung zu begrenzen, die zwischen den zwei Versorgungsschienen aufrechterhalten werden kann. Dementsprechend kann die Spannung, die an dem zu schützenden E/A-Kontaktpad aufrechterhalten werden kann, die Spannung einer Vorspannungsversorgungsschiene nicht wesentlich um mehr als den Durchlassspannungsabfall einer Diode übersteigen, und die Spannung zwischen den Vorspannungsversorgungsschienen ist durch die maximale Spannung begrenzt, die an der ESE-Stromklemme aufrechterhalten werden kann. Der zusätzliche ESE-Schaltungsaufbau ist in einer Weise dimensioniert, dass die Klemmspannung der ESE-Stromklemme ein Durchbrechen von DEMOS-Schaltkreiselementen mit destruktiven Strömen oder Spannungen verhindert.
  • Eine gewöhnliche Diode mit einer Durchbruchspannung in Sperrrichtung ist keine gute Option für einen ESE-Schutz für ein DEMOS-Bauelement, weil die weiche Spannungsklemmkennlinie solcher Bauelemente im Allgemeinen nicht ausreicht, um den nötigen Spannungsklemmpegel für die großen Augenblicksströme zu erreichen, die im Allgemeinen während eines ESE-Ereignisses fließen. Die Snapback-Spannungsbegrenzungskennlinie der ESE-Stromklemme, wie unten beschrieben, bietet einen Grad an Spannungsklemmschutz, der nicht mit einer gewöhnlichen Diode, die möglicherweise an ihrer Stelle verwendet wird, erhalten werden kann.
  • In 1 ist eine ESE-Schutzschaltung für ein Ausgangskontaktpad 101 eines DEMOS-Bauelements veranschaulicht, das gemäß den Prinzipien der Erfindung aufgebaut ist. Der PMOS-Transistor 102 und der NMOS-Transistor 104 bilden eine beispielhafte DEMOS-Treiberstufe für den Ausgangsknoten 101, der erforderlich sein kann, um ohne Schaden eine hohe Betriebsspannung, wie zum Beispiel 12 Volt, aufrecht zu erhalten. Das Ausgangskontaktpad 101 erfordert einen ESE-Schutz, weil es ein externer Knoten des Schaltkreises ist. Die ESE-Schutzschaltung enthält die ESE-Diode 108, die zwischen dem Ausgangsstift 101 und der VDD-Versorgungsschiene 114 (d. h. die mit der höheren Spannung) gekoppelt ist, und die ESE-Diode 110, die zwischen dem Ausgangskontaktpad 101 und der VSS-Versorgungsschiene 112 (d.h. die mit der niedrigeren Spannung) gekoppelt ist, die zum Beispiel die lokale Schaltkreiserdung darstellt. Die ESE-Schutzschaltung enthält des Weiteren die ESE-Stromklemme 106, die mit einem bipolaren npn-Transistor gebildet ist, dessen Basis direkt mit seinem Emitter gekoppelt ist. Die ESE-Dioden 108 und 110 sind so ausgebildet, dass eine hohe Durchbruchspannung in Sperrrichtung aufrechterhalten werden kann. Die Stromklemme 106 ist mit der speziellen n-Drainerweiterungskennlinie eines DENMOS-Bauelements ausgebildet und ist dafür ausgelegt, eine Spannung, die zwischen ihrem Emitter und ihrem Kollektor anliegt, zu klemmen, die niedriger ist als die Durchbruchspannung der ESE-Dioden 108 und 110.
  • Die ESE-Stromklemme 106 kann auf hohe Spannungen skaliert werden, und ihre Durchbruchspannung kann durch Designparameter der Implantierungsbereiche unter Verwendung von dem Fachmann vertrauten Techniken eingestellt werden. Die Durchbruchspannung in Sperrrichtung der Dioden, der Durchlassvorspannungsabfall und die Klemmspannung der Stromklemme können so eingestellt werden, dass die Durchbruchspannung der DEMOS-Treiberstufe geschützt wird. Das ist insbesondere dann von Bedeutung, wenn eine positive ESE-Entladung an dem Ausgangskontaktpad mit Bezug auf die VSS-Schiene anliegt. In diesem Fall enthält der Schutzpfad die in Durchlassrichtung vorgespannte ESE-Diode 108 in Reihe mit der Stromklemme 106. Die Summe der Spannungsabfälle an diesen Bauelementen muss hinreichend klein sein, um ein Durchbrechen des DENMOS-Transistors 104 auf einem destruktiven Strompegel zu vermeiden. Die gleiche Überlegung kann für eine negative ESE-Entladung mit Bezug auf die VDD-Versorgungsschiene angestellt werden, wo die in Durchlassrichtung vorgespannte ESE-Diode 110 den DEPMOS-Transistor 102 schützt.
  • Wenden wir uns nun 2 zu, wo ein Seitenaufriss 201 und eine Draufsicht 202 einer gemäß den Prinzipien der Erfindung aufgebauten ESE-Stromklemme veranschaulicht sind, die als ein halb-vertikaler npn-Transistor ausgebildet ist. Die Stromklemme ist auf einem p-dotierten Substrat 204 ausgebildet. Eine p-Wanne 206 und eine vergrabene n-Typ-Schicht 208 sind in das Substrat 204 implantiert. Eine n-Wanne 210 und eine schwach dotierte n-Typ-Drainerweiterung 212 sind über der vergrabenen n-Typ-Schicht 208 ausgebildet. Die schwach dotierte n-Typ-Drainerweiterung 212 ermöglicht eine höhere Nenndurchbruchspannung für den npn-Transistor. Die n-Wanne 210 und die Drainerweiterung 212 können einander überlappen. Der Begriff „Drainerweiterung“ wird gemeinhin verwendet, um eine schwach dotierte Region eines Feldeffekttransistors zu beschreiben, ist aber auf bipolare Bauelemente übertragen worden, weil sie dem gleichen Nennhochspannungszweck dient. Eine stark dotierte „p+“-Region 222 bildet eine Basiskontaktfläche, und die stark dotierten „n+“-Regionen 224 und 226 bilden Emitter-Kontaktbereich bzw. Kollektor-Kontaktbereich des npn-Transistors. Der Emitter, die Basis und der Kollektor des npn-Transistors sind durch Flachgrabenisolationen 228 voneinander getrennt. Die n-Typ-Drainerweiterung 212 ist vorzugsweise von der p-Wanne 206 um eine Distanz von etwa 1 - 2 µm getrennt, die in der Figur mit der Bezugszahl 230 veranschaulicht ist, um eine Durchbruchspannung des Bauelements beizubehalten. Die Trennung zwischen der p-Wanne 206 und der vergrabenen n-Typ-Schicht 208, die in der Figur mit der Bezugszahl 232 veranschaulicht ist, ist wesentlich kürzer; die p-Wanne 206 und die vergrabene n-Typ-Schicht 208 können einander sogar überlappen.
  • Wie in der Draufsicht 202 des npn-Transistors, der die ESE-Stromklemme bildet, veranschaulicht, ist der aktive Bereich 213 eine stark dotierte „p+“-Region, die in dem p-Typ-Implantat 216 ausgebildet ist. Die aktiven Bereiche 214 und 215 sind stark dotierte „n+“-Regionen, die den Emitter bzw. den Kollektor des npn-Transistors darstellen. Der Bereich 218 stellt eine Region des Bauelements dar, in der keine p-Wanne ausgebildet ist, um die nötige Nennspannung des Bauelements bereitzustellen. Die bipolare Transistorstruktur ist als in einer p-Wanne 206 ausgebildet gezeigt.
  • Die üblichen „n+“ - und „p+“-Diffusionen eines CMOS-Prozesses werden verwendet, um die drei jeweiligen Kontaktbereiche des npn-Transistors zu erzeugen (Kollektor: n+, Basis: p+, Emitter: n+), die in 2 als aktive Bereiche AA veranschaulicht sind. Der Kollektor wird dann unter Verwendung einer standardmäßigen n-Wannen-Implantation, einer DEMOS-spezifischen n-Drainerweiterung und von Implantierungen vergrabener n-Schichten ausgebildet, wie in 2 veranschaulicht. Die Basis wird unter Verwendung einer standardmäßigen CMOS-p-Wannen-Implantation über dem p-Substrat ausgebildet, das vorzugsweise schwach dotiert ist. Das p-Substrat hat typische Dotierungsniveaus von 1e14 bis 1e16 cm-3. Die Erweiterung der vergrabenen n-Typ-Schicht von dem Kollektorbereich in die Emitter/Basis-Region und die Position des p-Wannen-Implantats hinein kann, wie dem Fachmann bestens bekannt ist, in einem gewissen Ausmaß dafür verwendet werden, die Kollektor/Basis-Durchbruchspannung VCB0 einzustellen.
  • Die Funktionsweise der in 2 veranschaulichten dreischichtigen npn-Struktur, bei der eine Snapback-Spannung-Strom-Kennlinie erzeugt wird, kann folgendermaßen beschrieben werden. Während eines ESE-Ereignisses fließt Strom in den Kollektor 226. Wenn der Strompegel ausreichend hoch ist, so wird die Übergangsgrenzschicht zwischen der vergrabenen n-Typ-Schicht 208 und der p-Wanne 206 durchbrochen, wodurch dieser Strom aus der Basis 222 herausfließen kann. Wenn der Strom in den Kollektor hinein ausreichend zunimmt, so fließt weiterer Strom aus der Basis heraus, wodurch ein Spannungsabfall zwischen der vergrabenen n-Typ-Schicht und der „p+“-Basisregion entsteht. Wenn dieser Spannungsabfall an dieser Übergangsgrenzschicht ausreichend hoch ist, so wird eine bipolare Transistorwirkung initiiert, wodurch der Hauptstrom, der in den Kollektor fließt, zu dem Emitter umgeleitet wird, was ein niedrig-ohmiger Pfad ist. Auf diese Weise wird ein Snapback-Effekt mit ausreichend hohen ESE-Strompegeln erzeugt, was einen niedrigeren Klemmspannungspegel zur Folge hat, als durch eine einfache Diode erzeugt wird.
  • Wenden wir uns nun 3 zu, wo eine Draufsicht eines anderen npn-Transistors veranschaulicht ist, der als eine ESE-Stromklemme ausgebildet ist, die gemäß einer bevorzugten Ausführungsform der Erfindung aufgebaut ist. Die Stromklemme ist in einem Doppelfingerstreifenlayout ausgebildet, wobei die in 2 gezeigte Einfingerstruktur horizontal gespiegelt ist, wie in 3 veranschaulicht. Es können mehrere solcher Doppelfinger parallel angeordnet werden, um ohne Schäden die hohen Ströme aufrecht zu erhalten, die während eines ESE-Ereignisses auftreten können.
    Die in 3 veranschaulichte ESE-Stromklemme ist als in einer p-Typ-Wanne 306 ausgebildet gezeigt. Eine vergrabene n-Typ-Schicht 308 ist in das Substrat implantiert. Der Bereich 318 stellt eine Region des Bauelements dar, welche die vergrabene n-Typ-Schicht 308 umgibt, in der keine p-Wanne ausgebildet ist. Eine n-Wanne 310 und eine schwach dotierte n-Typ-Drainerweiterung 312 sind über der vergrabenen n-Typ-Schicht 308 ausgebildet. Eine stark dotierte „p+“-Region 313, die als ein aktiver Bereich AA veranschaulicht ist, bildet eine Basiskontaktfläche, die durch das p-Typ-Implantat 316 umgeben ist. Stark dotierte „n+“-Regionen 314 und 315, die auch als aktive Bereiche AA veranschaulicht sind, bilden Emitter- und Kollektor-Kontaktbereiche des npn-Transistors. Die „p+“-Region 313 kann auch als ein Ring um den Emitter- und Kollektorbereich herum, mit einer entsprechenden Beabstandung zu den Regionen 308, 310, 312, 314 und 315, ausgebildet sein.
  • Eine weitere Ausführungsform eines npn-Transistors, der als eine ESE-Stromklemme verwendet wird, weist ein quadratisches oder rechteckiges ringförmiges Layout auf, wobei Emitter- und Kollektorringe um eine mittige Basiskontaktfläche herum ausgebildet sind. Auch hier können solche Bauelemente nach Bedarf parallel ausgebildet werden, um zuverlässig dauerhaft die beträchtlichen Ströme verarbeiten zu können, die bei einem ESE-Ereignis entstehen. In einer weiteren Ausführungsform kann eine Basiskontaktfläche als ein Ring ausgebildet sein, der eine innere Kollektor/Emitter-Struktur umgibt.
  • In einer weiteren Ausführungsform eines npn-Transistors, der als eine ESE-Stromklemme verwendet wird, kann die vergrabene n-Typ-Schicht weggelassen werden, und die Schutzvorrichtung kann unter Verwendung standardmäßiger CMOS-Implantationen zuzüglich einer DEMOS-spezifischen n-Typ-Drainerweiterung ausgebildet werden, um die nötige Widerstandsfähigkeit gegen die Betriebsspannung zu ermöglichen.
  • Eine beispielhafte Snapback-Spannungsbegrenzungskennlinie für eine gemäß den Prinzipien der Erfindung aufgebaute ESE-Stromklemme ist in 4 veranschaulicht. Die Spannungsbegrenzungskennlinie erhält man durch gepulste Messungen (Transmission-Line Pulsing - TLP), wie dem Fachmann bestens bekannt ist. Der Strom, der dem geprüften Bauelement (Device under Test - „DUT“) zugeführt wird, ist auf der vertikalen Achse gezeigt, und die resultierende Spannung, die auf das Bauelement einwirkt, ist auf der horizontalen Achse veranschaulicht. In der Figur ist zu erkennen, dass die Snapback-Spannungsbegrenzungskennlinie bei Strompegeln weit unter 0,1 Ampere beginnt. Das große Zurückschnellen (Snapback) um etwa zwei Amperes deutet die Zerstörung des Bauelements an. Es ist zu erkennen, dass die Snapback-Spannungsbegrenzungskennlinie bei Strompegeln beginnt, die geringfügig größer als etwa zwei Ampere sind.
  • Wenden wir uns nun 5 zu, wo eine gemäß den Prinzipien der Erfindung aufgebaute ESE-Diode veranschaulicht ist, die dafür ausgebildet ist, einen Hochspannungs-DEMOS-ESE-Schutz zu ermöglichen, wie zum Beispiel die ESE-Dioden 108 und 110, die in 1 veranschaulicht sind. Ein Seitenaufriss der ESE-Diode 501 ist im oberen Teil der Figur veranschaulicht, und eine Draufsicht 502 ist im unteren Teil der Figur veranschaulicht. Die ESE-Diode kann unter Verwendung standardmäßiger CMOS-Verarbeitungsschritte ausgebildet werden, die nicht unbedingt neue, spezielle DEMOS-Prozessmerkmale erfordern. Die Anode 522 der ESE-Schutzdiode kann mit einer standardmäßigen, stark dotierten CMOS-„p+“-Diffusion realisiert werden, wie in der Figur veranschaulicht. Die ESE-Diode ist als ein Streifen in der Mitte eines „n+“/„n-“-Wannenrings ausgebildet. Dieser stark dotierte Ring bildet zusammen mit einer vergrabenen n-Typ-Schicht die Kathode 524 der Diode.
  • Die Diode ist vorzugsweise auf einem p-Typ-Substrat 504 ausgebildet. Eine vergrabene n-Typ-Schicht 508 und eine p-Wanne 506 sind darin implantiert. Eine n-Wanne 510 ist über der vergrabenen n-Typ-Schicht 508 ausgebildet. Die Anoden- und Kathodenkontakte der Diode sind durch Flachgrabenisolationen 528 voneinander getrennt. Ein p-Typ-Implantat 516, das die Anode 522 bildet, ist im unteren Abschnitt der Figur gezeigt.
  • Sowohl im oberen als auch im unteren Abschnitt von 5 ist eine Region 518 veranschaulicht, in der die p-Wanne von der vergrabenen n-Typ-Schicht und von der n-Wanne getrennt gezeigt ist.
  • Um eine hohe Diodendurchbruchspannung aufrechterhalten zu können, wird das übliche p-Wannen-Implantat in dem inneren, positiv dotierten Bereich des Bauelements (d.h. dem Dreiwannenbereich) weggelassen. Die vergrabene n-Typ-Schicht 508 ist nötig, um die „p+“-Anode von dem umgebenden p-Wannen/p-Substrat-Bereich zu isolieren.
  • Um eine hohe Durchbruchspannung zwischen der Kathode (n-Wanne und die vergrabene n-Typ-Schicht) und der äußeren p-Wanne zu gewährleisten, muss die Distanz zwischen den Wannen-Implantierungen entsprechend vergrößert werden. Eine zweckmäßige Beabstandung ist 1-1,5 µm. Darum sind die Hochspannungs-ESE-Dioden mit einem p-Wannen-Implantat und einer n-Wanne/vergrabenen n-Typ-Schicht ausgebildet, die in geeigneter Weise durch eine dazwischenliegende Substratregion getrennt sind.
  • Eine erste bevorzugte Ausführungsform einer ESE-Diode weist ein Einzelstreifen-Layout auf, wie in 5 gezeigt. Eine weitere bevorzugte Ausführungsform einer ESE-Diode weist mehrere Streifen auf, in denen die Aktivbereichsregionen in 5 aneinander angrenzen, und die durch diese Streifen gebildeten ESE-Dioden sind elektrisch parallel geschaltet, um eine große Diode mit ausreichender Stromtransportkapazität für ein ESE-Ereignis zu bilden.
  • Wenden wir uns nun 6 zu, wo eine gemäß den Prinzipien der Erfindung aufgebaute ESE-Schutzschaltung für ein Ausgangskontaktpad 101 eines DEMOS-Bauelements veranschaulicht ist. Die Schaltung in 6 ähnelt der in 1 veranschaulichten Schaltung, enthält aber nun eine ESE-Diode 620, die zwischen Versorgungsschienen 112 und 114 gekoppelt ist. Eine Diode ist in der ESE-Stromklemme 106 inhärent, weist aber eine begrenzte Durchlassstromleitfähigkeit auf, was für eine positive ESE-Entladung in die Unterspannungsversorgungsschiene 112 hinein zu beachten ist. Die zusätzliche ESE-Diode 620, die in einer ähnlichen Weise aufgebaut sein kann wie die ESE-Diode, die mit Bezug auf 5 veranschaulicht und beschrieben ist, ist mit einer ausreichenden Sperrspannungsfähigkeit ausgebildet, so dass es zu keinem Durchbruch während eines ESE-Ereignisses kommt, wobei eine positive ESE-Entladung in die Oberspannungsversorgungsschiene 114 hinein erfolgt. Die zusätzliche ESE-Diode 620 ermöglicht einen zuverlässigen Schaltkreisschutz für ein ESE-Ereignis, das die Spannung der Versorgungsschiene 112 über die der Versorgungsschiene 114 hinaus anhebt. Die übrigen Elemente in 6 und in der folgenden Figur mit den gleichen Bezugszahlen, wie sie in 1 verwendet werden, sind ähnliche Elemente und werden im Interesse der Kürze nicht erneut beschrieben.
  • Wenden wir uns nun 7 zu, wo eine weitere beispielhafte ESE-Schutzschaltung, die gemäß den Prinzipien der Erfindung aufgebaut ist, veranschaulicht ist. In der in 7 veranschaulichten Schaltung sind die ESE-Dioden 108 und 110, die mit Bezug auf 1 veranschaulicht und beschrieben wurden, jeweils durch eine Variante der ESE-Stromklemmvorrichtung ersetzt, die mit Bezug auf die 2 und 3 veranschaulicht und beschrieben wurden. Die ESE-Stromklemmbauelemente 740 und 742, die in einer ähnlichen Weise wie das Stromklemmbauelement 106 aufgebaut sind, ermöglichen einen zuverlässigen Grad an ESE-Spannungsklemmfähigkeit durch Ersetzen der ESE-Dioden 108 und 110 in 1.
  • Eine weitere Variante der in 7 veranschaulichten Schaltung kann gemäß den Prinzipien der Erfindung durch Hinzufügen einer zusätzlichen ESE-Diode aufgebaut werden, die mit den Vorspannungsversorgungsschienen gekoppelt ist, wie zum Beispiel die zusätzliche ESE-Diode 620, die mit Bezug auf 6 veranschaulicht und beschrieben ist.
  • Wenden wir uns nun 8 zu, wo eine Digital Subscriber Line (DSL)-Leitungstreiberschaltung 800 veranschaulicht ist, die als ein integrierter Schaltkreis ausgebildet ist, der einen gemäß den Prinzipien der Erfindung aufgebauten ESE-Schutz für Ausgangsknoten enthält. Die DSL-Leitungstreiberschaltung 800 ist mit dem Trenn- und Impedanzanpassungstransformator 801 gekoppelt, der seinerseits mit einer „Twisted Pair“-Teilnehmerleitung gekoppelt ist, die durch den Widerstand 830 dargestellt ist. Die Widerstände 840 und 841 ermöglichen die Ausführung der Impedanzanpassungsfunktion durch den Transformator 801. Die Leitungsverstärker 802, 803, 804 und 805 sind mit Mikro-Halbleiterstrukturen ausgebildet, die einen ESE-Schutz für die Ausgangsknoten 820, 821, 822 und 823 benötigen. Die Leitungsverstärker sind mit Vorspannungsversorgungsschienen gekoppelt, die durch eine +12 Volt liefernde VDD-Spannungsquelle 114 und eine VSS-Erdspannungsquelle 112 dargestellt sind. Ein Übertragungssignal von einer (nicht gezeigten) symmetrischen internen Signalquelle in der DSL-Leitungstreiberschaltung wird zwischen internen Schaltungsknoten 806 und 807 in die Sendeleitungsverstärker 802 und 803 eingekoppelt. Eine Duplex-Kommunikation, d. h. eine gleichzeitige Kommunikation in beiden Richtungen, wird durch Sendeleitungsverstärker 802 und 803 ermöglicht, die ohne eine gegenseitige Behinderung mit den Empfangsleitungsverstärkern 804 und 805 arbeiten, welche mit den internen Schaltungsknoten 810 und 811 und mit den Ausgangsknoten 820 und 823 gekoppelt sind. Die Ausgangsknoten 820, 821, 822 und 823 sind jeweils mit den ESE-Schutzschaltungen 850, 851, 852 bzw. 853 gekoppelt. Die ESE-Schutzschaltungen sind so ausgebildet, wie es oben mit Bezug auf die 1, 6 und 7 veranschaulicht und beschrieben ist. Jede ESE-Schutzschaltung ist mit der Spannungsquelle 114 und der Spannungsquelle 112 gekoppelt. Die Kopplungen der ESE-Schutzschaltungen mit diesen Spannungsquellen sind in 8 nicht veranschaulicht, ähneln aber denen, die in den 1, 6 und 7 veranschaulicht sind. Somit wird auf zweckmäßige Weise eine DSL-Leitungstreiberschaltung mit ESE-Schutz für ihre Ausgangsknoten gebildet.
  • Somit wurde eine ESE-Schutzschaltung für einen integrierten Schaltkreis mit einem drainerweiterten MOS-Bauelement vorgestellt. Gemäß einer beispielhaften Ausführungsform der Erfindung enthält der integrierte Schaltkreis ein Ausgangskontaktpad, die einen ESE-Schutz benötigt, und eine ESE-Schutzschaltung dafür. Der integrierte Schaltkreis enthält des Weiteren Vorspannungsversorgungsschienen. Die ESE-Schutzschaltung enthält eine erste ESE-Diode, die mit dem Ausgangskontaktpad und mit einer der Vorspannungsversorgungsschienen gekoppelt ist, eine zweite ESE-Diode, die mit dem Ausgangskontaktpad und mit einer anderen der Vorspannungsversorgungsschienen gekoppelt ist, und eine ESE-Stromklemme, die zwischen den Vorspannungsversorgungsschienen gekoppelt ist. In einer beispielhaften Ausführungsform ist das Ausgangskontaktpad ein Ausgangsknoten einer DEMOS-Treiberstufe. Um eine hohe Diodensperrspannungsfähigkeit zu ermöglichen, sind die ESE-Dioden mit einer schwach p-dotierten Substratregion über einer vergrabenen n-Typ-Schicht und einem p-Wannen-Implantat und einem n-Wannen-Implantat, die ausreichend durch eine dazwischenliegende Substratregion getrennt sind, ausgebildet.
  • In einer bevorzugten Ausführungsform weist die ESE-Stromklemme einen bipolaren Transistor auf, bei dem die Basis und der Emitter miteinander gekoppelt sind. In einer bevorzugten Ausführungsform ist der bipolare Transistor ein npn-Transistor. In einer weiteren bevorzugten Ausführungsform weist der npn-Transistor einen vertikalen npn-Transistor auf. In einer weiteren bevorzugten Ausführungsform ist der Kollektor des npn-Transistors unter Verwendung einer n-Wannen-Implantation und einer DEMOS-n-Drainerweiterung ausgebildet. Auf diese Weise ist die ESE-Stromklemme so ausgebildet, dass sie eine Snapback-Spannungsbegrenzungskennlinie erzeugt. In einer bevorzugten Ausführungsform ist die ESE-Stromklemme in einem Doppelfingerstreifen-Layout ausgebildet.
  • In einer weiteren bevorzugten Ausführungsform ist eine dritte ESE-Diode mit den Vorspannungsversorgungsschienen gekoppelt.
  • In einer weiteren bevorzugten Ausführungsform weist die erste ESE-Diode eine ESE-Stromklemme auf. In einer weiteren bevorzugten Ausführungsform weist die zweite ESE-Diode eine ESE-Stromklemme auf, die als ein vertikaler npn-Transistor ausgebildet ist, dessen Kollektor mit der eine höhere Spannung führenden Vorspannungsversorgungsschiene, d. h. der VDD-Vorspannungsversorgungsschiene, gekoppelt ist, dessen Emitter mit dem Ausgangskontaktpad gekoppelt ist und dessen Basis mit der eine niedrigere Spannung führenden Vorspannungsversorgungsschiene, d.h. der VSS-Vorspannungsversorgungsschiene, gekoppelt ist.
  • In einer weiteren bevorzugten Ausführungsform ist eine DSL-Leitungstreiberschaltung als ein integrierter Schaltkreis ausgebildet, der ESE-Schutzelemente für einen Ausgangsknoten enthält, wie im vorliegenden Text beschrieben ist.
  • Eine beispielhafte Ausführungsform der Erfindung stellt ein Verfahren zum Herstellen eines integrierten Schaltkreises bereit, der mit einem drainerweiterten MOS-Bauelement und einem Ausgangskontaktpad ausgebildet ist, die einen ESE-Schutz erfordert. Gemäß einer beispielhaften Ausführungsform enthält der integrierte Schaltkreis Vorspannungsversorgungsschienen, wobei die eine höhere Spannung führende Vorspannungsversorgungsschiene gemeinhin als die VDD-Schiene und die eine niedrigere Spannung führende Vorspannungsversorgungsschiene als die VSS-Schiene bezeichnet wird. In einer beispielhaften Ausführungsform ist das Ausgangskontaktpad ein Ausgangsknoten einer DEMOS-Treiberstufe. In einer bevorzugten Ausführungsform enthält das Verfahren das Koppeln einer ersten ESE-Diode mit dem Ausgangskontaktpad und mit einer der Vorspannungsversorgungsschienen, einer zweiten ESE-Diode mit dem Ausgangskontaktpad und mit einer anderen der Vorspannungsversorgungsschienen und einer ESE-Stromklemme zwischen den Vorspannungsversorgungsschienen. In einer bevorzugten Ausführungsform enthält das Verfahren das Ausbilden der ESE-Dioden mit einer schwach p-dotierten Substratregion über einer vergrabenen n-Typ-Schicht und einem p-Wannen-Implantat und einem n-Wannen-Implantat, die durch eine dazwischenliegende Substratregion ausreichend getrennt sind, um vorteilhafterweise eine hohe Diodensperrspannungsfähigkeit zu ermöglichen.
  • In einer bevorzugten Ausführungsform enthält das Verfahren das Ausbilden der ESE-Stromklemme als einen bipolaren Transistor und das Koppeln seiner Basis und seines Emitters miteinander. In einer bevorzugten Ausführungsform enthält das Verfahren das Ausbilden des bipolaren Transistors als einen npn-Transistor. In einer weiteren bevorzugten Ausführungsform enthält das Verfahren des Weiteren das Ausbilden des npn-Transistors als einen vertikalen npn-Transistor. In einer weiteren bevorzugten Ausführungsform enthält das Verfahren des Weiteren das Ausbilden des Kollektors des npn-Transistors mit einer n-Wannen-Implantation und einer DEMOS-n-Drainerweiterung. Auf diese Weise ist die ESE-Stromklemme so ausgebildet, dass sie eine Snapback-Spannungsbegrenzungskennlinie erzeugt. In einer bevorzugten Ausführungsform enthält das Verfahren des Weiteren das Ausbilden der ESE-Stromklemme in einem Doppelfingerstreifen-Layout.
  • In einer weiteren bevorzugten Ausführungsform enthält das Verfahren das Koppeln einer dritten ESE-Diode mit den Vorspannungsversorgungsschienen, um vorteilhafterweise eine höhere Stromwiderstandsfähigkeit zu ermöglichen. In einer weiteren bevorzugten Ausführungsform enthält das Verfahren das Ausbilden der ersten und der zweiten ESE-Diode jeweils als eine ESE-Stromklemme.
  • In einer weiteren bevorzugten Ausführungsform enthält das Verfahren das Ausbilden der ersten ESE-Diode mit einer ESE-Stromklemme. In einer weiteren bevorzugten Ausführungsform enthält das Verfahren das Ausbilden der zweiten ESE-Diode mit einer ESE-Stromklemme als ein vertikaler npn-Transistor, dessen Kollektor mit der eine höhere Spannung führenden Vorspannungsversorgungsschiene, d. h. der VDD-Vorspannungsversorgungsschiene, gekoppelt ist, deren Emitter mit dem Ausgangskontaktpad gekoppelt ist und deren Basis mit der eine niedrigere Spannung führenden Vorspannungsversorgungsschiene, d.h. der VSS-Vorspannungsversorgungsschiene, gekoppelt ist.
  • Obgleich eine ESE-Schutzschaltung und ein zugehöriges Verfahren zur Anwendung mit einem DEMOS-Bauelement beschrieben wurden, versteht es sich, dass auch andere Anwendungen einer ESE-Schutzschaltung innerhalb des breiten Geltungsbereichs der Erfindung in Betracht gezogen werden und dass keine Beschränkung auf DEMOS-Bauelemente besteht.
  • Zum Beispiel, und ohne Einschränkung, fällt auch ein integrierter Schaltkreis, der ohne ein DEMOS-Bauelement ausgebildet ist, in den breiten Geltungsbereich der Erfindung.

Claims (22)

  1. Integrierter Schaltkreis, der Folgendes aufweist: ein Ausgangskontaktpad; eine erste und eine zweite Vorspannungsversorgungsschiene; eine erste ESE-Diode, die mit dem Ausgangskontaktpad und mit einer der Vorspannungsversorgungsschienen gekoppelt ist; eine zweite ESE-Diode, die mit dem Ausgangskontaktpad und mit einer anderen der Vorspannungsversorgungsschienen gekoppelt ist; und eine ESE-Stromklemme, die zwischen die Vorspannungsversorgungsschienen gekoppelt ist, wobei die ESE-Stromklemme einen npn-Transistor aufweist, wobei eine Basis und ein Emitter des npn-Transistors miteinander gekoppelt sind; wobei ein Kollektor des npn-Transistors einen stark n-dotierten Kollektorkontaktbereich, eine an den Kollektorkontaktbereich vertikal angrenzende n-Wannen-Implantation und einen an die n-Wannen-Implantation horizontal angrenzenden schwach n-dotierten Bereich, der einer DEMOS-spezifischen n-Typ-Drainerweiterung entsprechend ausgebildet ist, aufweist, wobei eine p-Wanne unter dem Basisbereich vergraben implantiert ist, wobei die n-Typ-Drainerweiterung von der p-Wanne getrennt ist und horizontal beabstandet ist, wobei horizontal zwischen der n-Typ-Drainerweiterung und der p-Wanne ein trennender schwach p-dotierter Bereich angeordnet ist.
  2. Integrierter Schaltkreis nach Anspruch 1, wobei der integrierte Schaltkreis ein DEMOS-Bauelement aufweist und das Ausgangskontaktpad Teil des integrierten Schaltkreises ist.
  3. Integrierter Schaltkreis nach Anspruch 1 oder 2, wobei der npn-Transistor einen vertikalen npn-Transistor aufweist.
  4. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 3, wobei die ESE-Stromklemme so aufgebaut ist, dass sie eine Snapback-Spannungsbegrenzungskennlinie erzeugt.
  5. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 4, der des Weiteren eine dritte ESE-Diode enthält, die mit den Vorspannungsversorgungsschienen gekoppelt ist.
  6. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 5, wobei die erste ESE-Diode eine ESE-Stromklemme aufweist.
  7. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 6, wobei die Vorspannungsversorgungsschienen eine VDD-Vorspannungsversorgungsschiene und eine VSS-Vorspannungsversorgungsschiene aufweisen und wobei die zweite ESE-Diode einen vertikalen npn-Transistor aufweist, dessen Kollektor mit der VDD-Vorspannungsversorgungsschiene gekoppelt ist, dessen Emitter mit dem Ausgangskontaktpad gekoppelt ist und dessen Basis mit der VSS-Vorspannungsversorgungsschiene gekoppelt ist.
  8. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 7, wobei das Ausgangskontaktpad ein Ausgangsknoten einer DEMOS-Treiberstufe ist.
  9. Integrierter Schaltkreis nach einem der Ansprüche 1 bis 8, wobei die ESE-Dioden eine schwach p-dotierte Substratregion über einer vergrabenen n-Typ-Schicht und die p-Wanne und die n-Wannen-Implantation, die durch eine dazwischenliegende Substratregion getrennt sind, aufweisen.
  10. Verfahren zum Bereitstellen eines ESE-Schutzes für einen integrierten Schaltkreis, der ein Ausgangskontaktpad und Vorspannungsversorgungsschienen enthält, wobei das Verfahren Folgendes aufweist: Koppeln einer ersten ESE-Diode mit dem Ausgangskontaktpad und mit einer der Vorspannungsversorgungsschienen; Koppeln einer zweiten ESE-Diode mit dem Ausgangskontaktpad und mit einer anderen der Vorspannungsversorgungsschienen; und Koppeln einer ESE-Stromklemme zwischen den Vorspannungsversorgungsschienen, einschließlich des Ausbildens der ESE-Stromklemme als einen npn-Transistor, wobei eine Basis und ein Emitter des npn-Transistors miteinander gekoppelt sind; wobei ein Kollektor des npn-Transistors einen stark n-dotierten Kollektorkontaktbereich, eine an den Kollektorkontaktbereich vertikal angrenzende n-Wannen-Implantation und einen an die n-Wannen-Implantation horizontal angrenzenden schwach n-dotierten Bereich, der einer DEMOS-spezifischen n-Typ-Drainerweiterung entsprechend ausgebildet ist, aufweist, wobei eine p-Wanne unter dem Basisbereich vergraben implantiert ist, wobei die n-Typ-Drainerweiterung von der p-Wanne getrennt ist und horizontal beabstandet ist, wobei horizontal zwischen der n-Typ-Drainerweiterung und der p-Wanne ein trennender schwach p-dotierter Bereich angeordnet ist.
  11. Verfahren nach Anspruch 10, wobei der integrierte Schaltkreis ein DEMOS-Bauelement aufweist und das Ausgangskontaktpad Teil des integrierten Schaltkreises ist.
  12. Verfahren nach Anspruch 10 oder 11, welches das Ausbilden des npn-Transistors als einen vertikalen npn-Transistor beinhaltet.
  13. Verfahren nach einem der Ansprüche 10 bis 12, welches das Ausbilden der ESE-Stromklemme in einer solchen Weise beinhaltet, dass eine Snapback-Spannungsbegrenzungskennlinie erzeugt wird.
  14. Verfahren nach einem der Ansprüche 10 bis 13, das des Weiteren das Koppeln einer dritten ESE-Diode mit den Vorspannungsversorgungsschienen beinhaltet.
  15. Verfahren nach einem der Ansprüche 10 bis 14, welches das Ausbilden der ersten ESE-Diode als eine ESE-Stromklemme beinhaltet.
  16. Verfahren nach einem der Ansprüche 10 bis 15, das Folgendes beinhaltet: Ausbilden der zweiten ESE-Diode als einen vertikalen npn-Transistor; Koppeln eines Kollektors des vertikalen npn-Transistors mit der Vorspannungsversorgungsschiene mit der höheren Spannung; Koppeln eines Emitters des vertikalen npn-Transistors mit dem Ausgangskontaktpad; und Koppeln einer Basis des vertikalen npn-Transistors mit der Vorspannungsversorgungsschiene mit niedrigerer Spannung.
  17. Verfahren nach einem der Ansprüche 10 bis 16, wobei das Ausgangskontaktpad ein Ausgangsknoten einer DEMOS-Treiberstufe ist.
  18. Verfahren nach einem der Ansprüche 10 bis 17, welches das Ausbilden der ESE-Dioden mit einer schwach p-dotierten Substratregion über einer vergrabenen n-Typ-Schicht und einer p-Wanne und einer n-Wannen-Implantation und das Trennen der p-Wanne und der n-Wannen-Implantation durch eine dazwischenliegende Substratregion beinhaltet.
  19. Integrierter DSL (Digital Subscriber Line)-Leitungstreiberschaltkreis, der Folgendes aufweist: einen Leitungsverstärker, der mit einem Ausgangskontaktpad gekoppelt ist; eine erste und eine zweite Vorspannungsversorgungsschiene; eine erste ESE-Diode, die mit dem Ausgangskontaktpad und mit einer der Vorspannungsversorgungsschienen gekoppelt ist; eine zweite ESE-Diode, die mit dem Ausgangskontaktpad und mit einer anderen der Vorspannungsversorgungsschienen gekoppelt ist; und eine ESE-Stromklemme, die zwischen den Vorspannungsversorgungsschienen gekoppelt ist, wobei die ESE-Stromklemme einen npn-Transistor aufweist, wobei eine Basis und ein Emitter des npn-Transistors miteinander gekoppelt sind und wobei ein Kollektor des npn-Transistors einen stark n-dotierten Kollektorkontaktbereich, eine an den Kollektorkontaktbereich vertikal angrenzende n-Wannen-Implantation und einen an die n-Wannen-Implantation horizontal angrenzenden schwach n-dotierten Bereich, der einer DEMOS-spezifischen n-Typ-Drainerweiterung entsprechend ausgebildet ist, aufweist, wobei eine p-Wanne unter dem Basisbereich vergraben implantiert ist, wobei die n-Typ-Drainerweiterung von der p-Wanne getrennt ist und horizontal beabstandet ist, wobei horizontal zwischen der n-Typ-Drainerweiterung und der p-Wanne ein trennender schwach p-dotierter Bereich angeordnet ist.
  20. Integrierter DSL-Leitungstreiberschaltkreis nach Anspruch 19, wobei der Leitungsverstärker ein Empfangsleitungsverstärker ist.
  21. Integrierter DSL-Leitungstreiberschaltkreis nach Anspruch 19 oder 20, der des Weiteren einen Sendeleitungsverstärker enthält.
  22. Integrierter DSL-Leitungstreiberschaltkreis nach einem der Ansprüche 19 bis 21, wobei der integrierte DSL-Leitungstreiberschaltkreis einen Duplexbetrieb ermöglicht.
DE102008036834.2A 2007-08-24 2008-08-07 Diodenbasiertes ESE-Konzept für Demos-Schutz Active DE102008036834B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/844,965 US9048096B2 (en) 2007-08-24 2007-08-24 Diode-based ESD concept for DEMOS protection
US11/844,965 2007-08-24

Publications (2)

Publication Number Publication Date
DE102008036834A1 DE102008036834A1 (de) 2009-04-09
DE102008036834B4 true DE102008036834B4 (de) 2020-03-12

Family

ID=40381368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008036834.2A Active DE102008036834B4 (de) 2007-08-24 2008-08-07 Diodenbasiertes ESE-Konzept für Demos-Schutz

Country Status (2)

Country Link
US (2) US9048096B2 (de)
DE (1) DE102008036834B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791547B2 (en) * 2008-01-21 2014-07-29 Infineon Technologies Ag Avalanche diode having an enhanced defect concentration level and method of making the same
US7973365B2 (en) * 2008-01-25 2011-07-05 Infineon Technologies Ag Integrated RF ESD protection for high frequency circuits
US8552530B2 (en) * 2010-08-02 2013-10-08 Amazing Microelectronics Corp. Vertical transient voltage suppressors
US20140021557A1 (en) * 2011-03-30 2014-01-23 Freescale Semiconductor, Inc. Apparatus for forward well bias in a semiconductor integrated circuit
CN104143820A (zh) * 2013-05-08 2014-11-12 博通集成电路（上海）有限公司 静电放电保护电路及方法
CN104347613B (zh) * 2013-08-09 2017-07-14 联华电子股份有限公司 具静电放电保护功能的芯片
US9231403B2 (en) * 2014-03-24 2016-01-05 Texas Instruments Incorporated ESD protection circuit with plural avalanche diodes
US9666576B2 (en) 2014-11-13 2017-05-30 Mediatek Inc. Electrostatic discharge (ESD) protection device
CN108695312B (zh) * 2017-04-10 2020-12-25 中芯国际集成电路制造(上海)有限公司 Esd保护电路、esd保护结构及其形成方法
US10535648B2 (en) 2017-08-23 2020-01-14 Semiconductor Components Industries, Llc TVS semiconductor device and method therefor
US10923466B2 (en) 2018-07-24 2021-02-16 Amazing Microelectronic Corp. Vertical transient voltage suppression device
US11562995B2 (en) * 2019-04-11 2023-01-24 Fuji Electric Co., Ltd. Semiconductor integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521783A (en) * 1993-09-17 1996-05-28 Analog Devices, Inc. Electrostatic discharge protection circuit
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US20070194380A1 (en) * 2000-05-15 2007-08-23 Mototsugu Okushima Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883414A (en) * 1996-02-06 1999-03-16 Harris Corporation Electrostatic discharge protection device
US6064249A (en) * 1997-06-20 2000-05-16 Texas Instruments Incorporated Lateral DMOS design for ESD protection
US6066879A (en) 1999-05-03 2000-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Combined NMOS and SCR ESD protection device
US6365940B1 (en) 1999-12-21 2002-04-02 Texas Instruments Incorporated High voltage trigger remote-cathode SCR
US6624487B1 (en) 2002-05-07 2003-09-23 Texas Instruments Incorporated Drain-extended MOS ESD protection structure
US6804095B2 (en) 2002-06-05 2004-10-12 Texas Instruments Incorporated Drain-extended MOS ESD protection structure
US6756642B2 (en) 2002-11-07 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit having improved ESD protection
US7659558B1 (en) * 2005-09-23 2010-02-09 Cypress Semiconductor Corporation Silicon controlled rectifier electrostatic discharge clamp for a high voltage laterally diffused MOS transistor
KR100639231B1 (ko) * 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로
US8138570B2 (en) * 2007-03-28 2012-03-20 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521783A (en) * 1993-09-17 1996-05-28 Analog Devices, Inc. Electrostatic discharge protection circuit
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US20070194380A1 (en) * 2000-05-15 2007-08-23 Mototsugu Okushima Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction

Also Published As

Publication number Publication date
US9048096B2 (en) 2015-06-02
US20150262993A1 (en) 2015-09-17
US20090050970A1 (en) 2009-02-26
DE102008036834A1 (de) 2009-04-09
US10068893B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE102016106309B4 (de) Hochgeschwindigkeits-Schnittstellenschutzvorrichtung
DE60130028T2 (de) Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE19518553C2 (de) CMOS-Ausgabepuffer mit einem ESD-Schutzschaltkreis
DE19518549C2 (de) MOS-Transistor getriggerte Schutzschaltung gegen elektrostatische Überspannungen von CMOS-Schaltungen
DE102011056317B4 (de) Halbleiter-ESD-Schaltung und Verfahren
DE19518550C2 (de) Eingangsschutzschaltung für eine MOS-Einrichtung
DE102009013331B4 (de) Halbleiter-Bauelement
DE102009035953B4 (de) Einrichtung zum Schutz vor elektrostatischen Entladungen
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE3851475T2 (de) Integrierte Schaltung mit vergrabene Dioden enthaltender Schützvorrichtung sowie zugehöriges Verfahren zur Hertellung.
DE102008059846B4 (de) Drain-Erweiterter Feldeffekttransistor
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE19533958A1 (de) Kondensatorpaar-Schutzschaltung gegen elektrostatische Entladung
DE102017112963A1 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
DE9209990U1 (de) Integrierte Schaltung mit MOS-Kondensator für verbesserten elektrostatischen Entladungsschutz
DE102018127473A1 (de) Halbleitervorrichtungsstruktur mit Hochspannungsvorrichtung
DE19740125C2 (de) Schaltung zum Entladungsschutz integrierter Schaltkreise mit einem steuerbaren Siliziumgleichrichter und einem MOS-Transistor als Schutzelemente
DE19712834B4 (de) Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung
DE102021123640A1 (de) Elektrostatische Entladungsvorrichtung mit ultraniedrigem Verlust und steuerbarer Triggerspannung
DE102004023309B4 (de) Kaskadierte Diodenstruktur mit tiefer n-Wanne und Verfahren zum Herstellen derselben
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative