DE10223818A1 - Lateraler Graben-MOSFET - Google Patents
Lateraler Graben-MOSFETInfo
- Publication number
- DE10223818A1 DE10223818A1 DE10223818A DE10223818A DE10223818A1 DE 10223818 A1 DE10223818 A1 DE 10223818A1 DE 10223818 A DE10223818 A DE 10223818A DE 10223818 A DE10223818 A DE 10223818A DE 10223818 A1 DE10223818 A1 DE 10223818A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- region
- conductor
- insulating film
- control region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000011229 interlayer Substances 0.000 claims description 81
- 238000009792 diffusion process Methods 0.000 claims description 57
- 239000004020 conductor Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 142
- 229920005591 polysilicon Polymers 0.000 abstract description 142
- 238000012876 topography Methods 0.000 abstract description 18
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000011835 investigation Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000009954 braiding Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
MOSFET mit einer Schnittstruktur, bei der der Graben durch einmalige Grabenät zung gebildet ist und der Raum im Graben mit Quellen-Polysilicium gefüllt ist; MOSFET mit einer Schnittstruktur, bei der der Graben durch zweimaliges Grabenät zen gebildet ist und der Raum im Graben mit Quellen-Polysilicium gefüllt ist; MOSFET mit einer Schnittstruktur, bei der der Graben durch einmaliges Grabenät zen gefüllt ist und der Raum im Graben mit Abfluß-Polysilicium gefüllt ist; und MOSFET mit einer Schnittstruktur, bei der der Graben durch zweimaliges Ätzen gebildet ist und der Raum im Graben mit Abfluß-Polysilicium gefüllt ist. Darüber hinaus kann die Verdrahtung zwischen Steuerregion, Quelle und Abfluß kürzer gehalten werden, um den parasitären Verdrahtungswiderstand zu erniedrigen. Dies führt zum Erzielen von Schalt-Bauelementen mit hoher Geschwindigkeit und zum Reduzieren des Schaltverlusts des Bauteils. Da die parasitäre Kapazität mit dem Substrat abnimmt, wird auch der Einfluß von Rauschen reduziert, das benachbarte Bauteile beeinträchtigt.
Claims (15)
ein Halbleitersubstrat (210);
einen in diesem Substrat geschaffenen Graben (211);
eine am Boden des Grabens gebildete erste Diffusionsregion (216), die als Quellenregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion (218), die als Abflußregion dient;
einen Steuerregion-Isolierfilm (212), der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter (213), der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter (215), der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum (214) von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion (216) verbunden ist;
dadurch gekennzeichnet, daß der Graben (211) in einem aktiven Bereich, in dem als MOSFET Operation Strom gesteuert wird, wenigstens den Steuerregion-Isolierfilm (212), den ersten Leiter (213), das Zwischenschicht-Dielektrikum (214) und den zweiten Leiter (215) enthält;
und daß der Graben (211) in einer Steuerregion, in der der erste Leiter (113) zu einer Oberfläche des Substrats (210) herausgeführt ist, wenig stens mit einem der folgenden Materialien gefüllt ist: dem Steuerregion- Isolierfilm (212), dem ersten Leiter (213), dem Zwischenschicht-Dielek trikum (214) und einem weiteren Zwischenschicht-Dielektrikum (220).
ein Halbleitersubstrat (510);
einen in diesem Substrat geschaffenen Graben (511);
eine am Boden des Grabens gebildete erste Diffusionsregion (516), die als Abflußregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion (518), die als Quellenregion dient;
einen Steuerregion-Isolierfilm (512), der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter (513), der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter (515), der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum (514) von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion (516) verbunden ist;
dadurch gekennzeichnet, daß der Graben (511) in einem aktiven Bereich, in dem als MOSFET Operation Strom gesteuert wird, wenigstens den Steuerregion-Isolierfilm (512), den ersten Leiter (513), das Zwischenschicht-Dielektrikum (514) und den zweiten Leiter (515) enthält;
und daß der Graben (511) in einer Steuerregion, in der der erste Leiter (513) zu einer Oberfläche des Substrats herausgeführt ist, wenigstens mit einem der folgenden Materialien gefüllt ist: dem Steuerregion-Isolierfilm (512), dem ersten Leiter (513), dem Zwischenschicht-Dielektrikum (514) und einem weiteren Zwischenschicht-Dielektrikum (520).
ein Halbleitersubstrat (710);
einen in diesem Substrat geschaffenen Graben (701, 711);
eine am Boden des Grabens gebildete erste Diffusionsregion (716), die als Quellenregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion (718), die als Abflußregion dient;
einen Steuerregion-Isolierfilm (712), der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter (713), der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter (715), der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum (714) von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion verbunden ist;
dadurch gekennzeichnet, daß eine durch Grabenätzung grabengeätzte Region (701) in einer Geflechtform gebildet ist und eine nicht-graben geätzte Region (702) in einer Inselform ungeätzt belassen ist.
ein Halbleitersubstrat;
einen in diesem Substrat geschaffenen Graben;
eine am Boden des Grabens gebildete erste Diffusionsregion, die als Abflußregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion, die als Quellenregion dient;
einen Steuerregion-Isolierfilm, der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter, der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter, der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion verbunden ist;
dadurch gekennzeichnet, daß eine durch Grabenätzung grabengeätzte Region in einer Geflechtform gebildet ist und eine nicht-grabengeätzte Region in einer Inselform ungeätzt belassen ist.
ein Halbleitersubstrat;
einen in diesem Substrat geschaffenen Graben;
eine am Boden des Grabens gebildete erste Diffusionsregion, die als Quellenregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion, die als Abflußregion dient;
einen Steuerregion-Isolierfilm, der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter, der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter, der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion verbunden ist;
dadurch gekennzeichnet, daß eine durch Grabenätzung grabengeätzte Region (1001) nahezu in einer Geflechtform gebildet ist und eine nicht grabengeätzte Region (1002) in einer Lamellenform ungeätzt belassen ist.
ein Halbleitersubstrat;
einen in diesem Substrat geschaffenen Graben;
eine am Boden des Grabens gebildete erste Diffusionsregion, die als Abflußregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion, die als Quellenregion dient;
einen Steuerregion-Isolierfilm, der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter, der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter, der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion verbunden ist;
dadurch gekennzeichnet, daß eine durch Grabenätzung grabengeätzte Region nahezu in einer Geflechtform gebildet ist und eine nicht-graben geätzte Region in einer Rippenform ungeätzt belassen ist.
ein Halbleitersubstrat;
einen in diesem Substrat geschaffenen Graben;
eine am Boden des Grabens gebildete erste Diffusionsregion, die als Quellenregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion, die als Abflußregion dient;
einen Steuerregion-Isolierfilm, der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter, der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter, der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion verbunden ist;
dadurch gekennzeichnet, daß eine grabengeätzte Region (902) durch Grabenätzung in einer Inselform gebildet ist und eine nicht-grabengeätzte Region (901) in einer Geflechtform ungeätzt belassen ist.
ein Halbleitersubstrat;
einen in diesem Substrat geschaffenen Graben;
eine am Boden des Grabens gebildete erste Diffusionsregion, die als Abflußregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion, die als Quellenregion dient;
einen Steuerregion-Isolierfilm, der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter, der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter, der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion verbunden ist;
dadurch gekennzeichnet, daß eine durch Grabenätzung grabengeätzte Region in einer Inselform gebildet ist und eine nicht-grabengeätzte Region in einer Geflechtform ungeätzt belassen ist.
ein Halbleitersubstrat;
einen in diesem Substrat geschaffenen Graben;
eine am Boden des Grabens gebildete erste Diffusionsregion, die als Quellenregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion, die als Abflußregion dient;
einen Steuerregion-Isolierfilm, der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter, der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter, der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion verbunden ist;
dadurch gekennzeichnet, daß eine durch Grabenätzung grabengeätzte Region (1102) in einer gerippten Form gebildet ist und eine nicht-graben geätzte Region (1101) in einer angenäherten Geflechtform ungeätzt belassen ist.
ein Halbleitersubstrat;
einen in diesem Substrat geschaffenen Graben;
eine am Boden des Grabens gebildete erste Diffusionsregion, die als Abflußregion dient;
eine an einem Oberflächenbereich des Substrats außerhalb des Grabens gebildete zweite Diffusionsregion, die als Quellenregion dient;
einen Steuerregion-Isolierfilm, der an einem Seitenwandbereich des Grabens innerhalb desselben gebildet ist;
einen ersten Leiter, der innerhalb des Steuerregion-Isolierfilms gebildet ist; und
einen zweiten Leiter, der vom ersten Leiter eingeschlossen und über ein Zwischenschicht-Dielektrikum von ihm getrennt ausgebildet ist und elektrisch mit der ersten Diffusionsregion verbunden ist;
dadurch gekennzeichnet, daß eine durch Grabenätzung grabengeätzte Region in einer gerippten Form gebildet ist und eine nicht-grabengeätzte Region in einer angenäherten Geflechtform ungeätzt belassen ist.
und daß der Graben in einer Steuerregion (W2), in der der erste Leiter zu einer Oberfläche des Substrats herausgeführt ist, wenigstens mit einem der folgenden Materialien gefüllt ist: dem Steuerregion-Isolierfilm, dem ersten Leiter, dem Zwischenschicht-Dielektrikum und einem weiteren Zwischenschicht-Dielektrikum.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001162383A JP4764975B2 (ja) | 2001-05-30 | 2001-05-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10223818A1 true DE10223818A1 (de) | 2002-12-05 |
Family
ID=19005521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10223818A Withdrawn DE10223818A1 (de) | 2001-05-30 | 2002-05-29 | Lateraler Graben-MOSFET |
Country Status (3)
Country | Link |
---|---|
US (1) | US6639274B2 (de) |
JP (1) | JP4764975B2 (de) |
DE (1) | DE10223818A1 (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4797265B2 (ja) * | 2001-03-21 | 2011-10-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US6858500B2 (en) | 2002-01-16 | 2005-02-22 | Fuji Electric Co., Ltd. | Semiconductor device and its manufacturing method |
US6686244B2 (en) * | 2002-03-21 | 2004-02-03 | General Semiconductor, Inc. | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step |
JP4655471B2 (ja) * | 2002-11-22 | 2011-03-23 | 富士電機システムズ株式会社 | 半導体装置 |
DE10354249A1 (de) * | 2002-11-22 | 2004-06-03 | Fuji Electric Device Technology Co. Ltd. | Halbleitervorrichtung und Verfahren zu deren Herstellung |
JP2004207706A (ja) * | 2002-12-10 | 2004-07-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
JP5321657B2 (ja) * | 2003-02-17 | 2013-10-23 | 富士電機株式会社 | 双方向素子および半導体装置 |
JP2005101581A (ja) * | 2003-08-29 | 2005-04-14 | Fuji Electric Holdings Co Ltd | 半導体装置 |
CN100539184C (zh) * | 2004-02-16 | 2009-09-09 | 富士电机电子技术株式会社 | 双方向元件及其制造方法、半导体装置 |
JP4765016B2 (ja) * | 2004-04-06 | 2011-09-07 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
US7135346B2 (en) * | 2004-07-29 | 2006-11-14 | International Business Machines Corporation | Structure for monitoring semiconductor polysilicon gate profile |
JP4997694B2 (ja) * | 2004-10-07 | 2012-08-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP4867171B2 (ja) * | 2005-01-21 | 2012-02-01 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5147654B2 (ja) * | 2008-11-18 | 2013-02-20 | パナソニック株式会社 | 半導体装置 |
CN102569384B (zh) * | 2010-12-17 | 2015-07-01 | 无锡华润上华半导体有限公司 | 沟槽mosfet器件及其制作方法 |
US10262981B2 (en) * | 2016-04-29 | 2019-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit, system for and method of forming an integrated circuit |
CN109037337A (zh) * | 2018-06-28 | 2018-12-18 | 华为技术有限公司 | 一种功率半导体器件及制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224438A (ja) * | 1993-01-28 | 1994-08-12 | Toshiba Corp | Mos型半導体装置及びその製造方法 |
JP3168147B2 (ja) * | 1995-09-14 | 2001-05-21 | 株式会社日立製作所 | 半導体装置とそれを用いた3相インバータ |
JPH10107280A (ja) * | 1996-10-01 | 1998-04-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6316807B1 (en) * | 1997-12-05 | 2001-11-13 | Naoto Fujishima | Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same |
DE19845003C1 (de) | 1998-09-30 | 2000-02-10 | Siemens Ag | Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren |
JP2002184980A (ja) * | 2000-10-05 | 2002-06-28 | Fuji Electric Co Ltd | トレンチ型ラテラルmosfetおよびその製造方法 |
JP4797265B2 (ja) * | 2001-03-21 | 2011-10-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-05-30 JP JP2001162383A patent/JP4764975B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-29 US US10/156,641 patent/US6639274B2/en not_active Expired - Fee Related
- 2002-05-29 DE DE10223818A patent/DE10223818A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2002353447A (ja) | 2002-12-06 |
US6639274B2 (en) | 2003-10-28 |
JP4764975B2 (ja) | 2011-09-07 |
US20020179967A1 (en) | 2002-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112005001675B4 (de) | Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches und Verfahren zur Herstellung | |
DE10353387B4 (de) | Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung | |
DE10220810B4 (de) | Halbleiterbauteil | |
DE102005052734B4 (de) | Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur | |
DE10350684B4 (de) | Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung | |
DE102009035688B4 (de) | Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben | |
DE19845003C1 (de) | Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE102008000660B4 (de) | Siliziumkarbid-Halbleitervorrichtung | |
DE102005041108B3 (de) | Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor | |
DE4405682C2 (de) | Struktur einer Halbleiteranordnung | |
DE102015204636B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE10223818A1 (de) | Lateraler Graben-MOSFET | |
EP1155458B1 (de) | Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet | |
DE102009002813B4 (de) | Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte | |
DE102004041622A1 (de) | Halbleiterbauteil | |
DE102005038998A1 (de) | Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur | |
DE19620021A1 (de) | Halbleitervorrichtung des Grabentyps | |
DE112006001318T5 (de) | Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben | |
DE10322594A1 (de) | MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE10234996B4 (de) | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode | |
DE102014111279B4 (de) | Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben | |
DE10129289A1 (de) | Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung | |
DE102014013947A1 (de) | Halbleiterbauelement | |
DE10223822A1 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: BOEHMERT & BOEHMERT, 28209 BREMEN |
|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20111006 Owner name: FUJI ELECTRIC CO., LTD, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20111006 |
|
R016 | Response to examination communication | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R082 | Change of representative |
Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE |