DE10203129A1

DE10203129A1 - Schaltungsanordnung

Info

Publication number: DE10203129A1
Application number: DE2002103129
Authority: DE
Inventors: Matthias Binder; Torsten Obier; Bernhard Poschenrieder
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-01-25
Filing date: 2002-01-25
Publication date: 2003-08-07
Also published as: TW200307948A; WO2003063170A1

Abstract

Die Erfindung betrifft eine Schaltungsanordnung mit mehreren Funktionskomponenten (1, 9) und/oder Speicherbereichen (4) und ist dadurch gekennzeichnet, daß einzelne fehlerhafte Funktionskomponenten (9) und/oder Speicherbereiche deaktivierbar sind. Dies ist in einer vorteilhaften Ausführung durch Schmelzbrücken in den Spannungsversorgungs- und/oder Datenleitungen und/oder Adreßleitungen (2) bewerkstelligt.

Description

Die Erfindung betrifft eine Schaltungsanordnung mit mehreren Funktionskomponenten und eine Schaltungsanordnung mit einem Speicher mit mehreren Speicherbereichen.
Heutige Schaltungsanordnungen werden in mehreren Funktionskomponenten aufgebaut. Insbesondere bei Halbleiterschaltungen für Chipkarten werden Funktionskomponenten zur Erhöhung der Datensicherheit vorgesehen.
Beim elektrischen Testen ergibt sich häufig, daß Fehler nur in einzelnen Funktionskomponenten auftreten, während die anderen Funktionskomponenten ordnungsgemäß arbeiten. Trotzdem muß die gesamte Schaltungsanordnung ausgesondert werden.
Ähnliches gilt für Speicher in einer Schaltungsanordnung. Oft ist nur ein einzelner Bereich des Speichers defekt, während die anderen Speicherbereiche funktionsfähig sind. Auch in diesem Fall wird die gesamte Schaltungsanordnung ausgesondert.
Oftmals ist es aber nicht notwendig, daß alle Funktionskomponenten bzw. alle Speicherbereiche ordnungsgemäß funktionieren. Insbesondere bei Funktionskomponenten zur Erhöhung der Datensicherheit werden in vielen Einsatzgebieten nicht alle Sicherheitsfunktionen benötigt. Wenn also eine Funktionskomponente ausfällt, durch die eine sehr strenge Sicherheitsvorkehrung realisiert ist, wäre eine solche Schaltungsanordnung prinzipiell noch in anderen Einsatzgebieten verwendbar, in denen mit einem niedrigeren Sicherheitsstandard werden kann.
Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung mit mehreren Funktionskomponenten anzugeben, bei der wegen eines Fehlers in einer Funktionskomponente nicht die gesamte Schaltungsanordnung ausgesondert werden muß.
Ebenso ist Aufgabe der Erfindung, eine Schaltungsanordnung mit einem Speicher mit mehreren Speicherbereichen anzugeben, bei der wegen eines Fehlers in einem der Speicherbereiche nicht die gesamte Schaltungsanordnung ausgesondert werden muß.
Die erste Aufgabe wird gemäß der Erfindung durch eine Schaltungsanordnung mit mehreren Funktionskomponenten gelöst, die dadurch gekennzeichnet ist, daß einzelne fehlerhafte Funktionskomponenten deaktivierbar sind.
Der Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß wegen eines Fehlers in einer einzelnen Funktionskomponente nicht die gesamte Schaltungsanordnung verworfen werden muß, sondern die Schaltungsanordnung je nach den noch funktionierenden Funktionskomponenten für andere Einsatzbereiche verwendet werden kann.
In einer vorteilhaften Ausführung gemäß den Unteransprüchen ist eine Auswahl von Spannungsversorgungs- und/oder Datenleitungen mit Schmelzbrücken versehen, durch deren Schmelzung eine Funktion der verbundenen Funktionskomponente deaktiviert ist.
Die zweite Aufgabe wird durch eine Schaltungsanordnung mit mehreren Speicherbereichen gelöst, die dadurch gekennzeichnet ist, daß einzelne fehlerhafte Speicherbereiche deaktivierbar sind. Gemäß einer vorteilhaften Weiterbildung sind auch hier Schmelzbrücken in Spannungsversorgungs- und/oder Datenleitungen vorgesehen.
Die Erfindung ist besonders vorteilhaft bei Chipkarten anwendbar, bei denen integrierte Halbleiterschaltungen eingesetzt werden, die sowohl Funktionskomponenten zur Erhöhung der Datensicherheit als auch einen Speicher mit mehreren Speicherbereichen aufweisen.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert. Die Figur zeigt ein Blockschaltbild einer Chipkarte mit mehreren Funktionskomponenten und Speichern, die gemäß der Erfindung aufgebaut ist.
Die Chipkarte in der Figur besitzt mehrere Funktionskomponenten 1 sowie mehrere Speicher 3, die jeweils mehrere Speicherbereiche 4 aufweisen. Alle Funktionskomponenten 1 und alle Speicher 3 sind mit einem Adreß- und Datenbus 5 verbunden. Außerdem ist eine CPU (Central Processing Unit) mit einer MMU (Memory Management Unit) vorgesehen. Das ROM, das EEPROM und das XRAM sind über mehrere Anbindungen mit dem Bus 5 verbunden, da diese Speicher in mehrere Speicherbereiche 4 aufgeteilt sind, wobei jeder Speicherbereich getrennt von den anderen Speicherbereichen ansprechbar ist. Die Leitungen zu den einzelnen Speicherbereichen 4 sind jeweils über eine Schmelzbrücke geführt. Durch Trennen einer oder mehrerer Schmelzbrücken sind die Verbindungen zu einzelnen Speicherbereichen 4 unterbrechbar.
In der symbolischen Darstellung der Figur besitzt das EEPROM z. B. vier Bereiche. Wird beim Testen nun ein Fehler in einem der Bereiche gefunden, so kann der entsprechende Speicherbereich durch Auftrennen der zugehörigen Schmelzbrücken 2 von dem Adreß- und Datenbus 5 getrennt werden. Die übrigen Bereiche des EEPROMs sind weiterhin nutzbar, so daß auch die gesamte Chipkarte in solchen Einsatzbereichen, in denen nicht alle vier Speicherbereiche des EEPROMs benötigt werden, nutzbar bleibt, sofern nicht zusätzliche Fehler in anderen Komponenten festgestellt werden. Gleiches gilt für den XRAM- Speicher.
In der dargestellten Chipkarte sind mehrere Sicherheitsfunktionen vorgesehen. Die dafür notwendigen Funktionskomponenten sind z. B. ein DES-Accelerator 6 (DES: Data Encryption Standard), eine Advanced Crypto Engine 7 oder ein Zufallszahlengenerator (Random Number Generator) 8. Eine Advanced Crypto Engine 7 ist nicht in allen Einsatzfällen notwendig, so daß diese Funktionskomponente durch eine Schmelzbrücke 2 abtrennbar ausgelegt ist. Gleiches gilt für den DES-Accelerator 6. Bei dem Zufallszahlengenerator 8 hingegen handelt es sich nicht um eine Funktionskomponente, auf die zum Betrieb der Chipkarte verzichtet werden kann. Daher ist diese Funktionskomponente nicht durch eine Schmelzbrücke 2 deaktivierbar ausgestaltet.
Der Hauptvorteil der Erfindung besteht darin, daß solche Chipkarten wesentlich billiger sind als Chipkarten nach dem Stand der Technik, da die Ausschußrate bei der Herstellung wesentlich geringer ist. Aber auch ohne das Auftreten von Fehlern kann ein Chipkartendesign gemäß der Erfindung vorteilhaft sein. Vor allem unter Kostengesichtspunkten ist es oft günstiger, für verschiedene Einsatzgebiete ein einheitliches Design zu verwenden. Zwar werden dann hardwaretechnische Funktionskomponenten implementiert, die eigentlich nicht gefordert und vom Kunden bezahlt sind, dies ist aber kostengünstiger als die Erstellung eines eigenen Designs. Insbesondere bei kundenspezifischen Chipkarten, die in kleineren Serien gefertigt werden, führt dies zu einer deutlichen Ersparnis. Die vom Kunden nicht gewünschten Komponenten können dann einfach deaktiviert werden.
In einer besonders vorteilhaften Weiterbildung der Erfindung sind die Komponenten zusätzlich elektrisch abschaltbar, zum Beispiel durch einen in Reihe zu einer Schmelzbrücke liegenden Transistor. Die Deaktivierung mittels des Transistors kann wieder rückgängig gemacht werden. Dadurch besteht die Möglichkeit, bei einer Fehlersuche einzelne Komponenten zu deaktivieren und so die Analysefähigkeit zu verbessern. Ausgehend von einem funktionierenden "Basissystem" werden die zunächst abgeschalteten Komonenten schrittweise zugeschaltet, bis eine fehlerhafte Komponenten identifiziert werden kann. Diese wird über die Schmelzbrücke dann endgültig deaktiviert.
Das Ausführungsbeispiel bezieht sich explizit auf Chipkarten. Die erfindungsgemäße Ausgestaltung einer Schaltungsanordnung ist aber auf fast jedes Gebiet anwendbar, so daß die Erfindung nicht auf das technische Gebiet der Chipkarten beschränkt ist. Bezugszeichenliste 1 Funktionskomponente
2 Schaltbrücke
3 Speicher
4 Speicherbereich
5 Adreß- und Datenbus
6 DES-Accelerator
7 Advanced Crypto Engine
8 Zufallszahlengenerator
9 deaktivierbare Funktionskomponente
10 CPU mit MMU

Claims

1. Schaltungsanordnung mit mehreren Funktionskomponenten (1, 9), dadurch gekennzeichnet, daß einzelne fehlerhafte Funktionskomponenten (9) deaktivierbar sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zumindest eine Auswahl von Spannungsversorgungs- und/oder Datenleitungen und/oder Adreßleitungen (5) zu einer deaktivierbaren Funktionskomponente (9) Schaltbrücken (2) besitzt, durch deren Öffnung eine Deaktivierung der verbundenen Funktionskomponenten (9) durchführbar ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltbrücken durch Schmelzbrücken gebildet sind.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die deaktivierbaren Funktionskomponenten Sicherheitseinrichtungen zur Erhöhung der Datensicherheit sind.

5. Schaltungsanordnung mit mindestens einem Speicher (3) mit mehreren Speicherbereichen (4), dadurch gekennzeichnet, daß einzelne fehlerhafte Speicherbereiche (4) des Speichers (3) deaktivierbar sind.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß zumindest eine Auswahl von Spannungsversorgungs- und/oder Datenleitungen und/oder Adreßleitungen zu einem deaktivierbaren Speicherbereich (4) Schaltbrücken besitzt, durch deren Öffnung eine Deaktivierung des verbundenen Speicherbereichs (4) durchführbar ist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltbrücken (2) durch Schmelzbrücken gebildet sind.

8. Schaltungsanordnung nach Ansprüche 3, 4 oder 7, dadurch gekennzeichnet, daß in Reihe zu einer Schmelzbrücken (2) ein zusätzliches Schaltelement angeordnet sind zur vorübergehenden Deaktivierung der verbundenen Funktionskomponente (9).

9. Chipkarte, dadurch gekennzeichnet, daß sie eine Schaltungsanordnung nach einem der Ansprüche 1 bis 4 und/oder eine Schaltungsanordnung nach einem der Ansprüche 5 bis 8 aufweist.