DE102019135863B4 - Speichercontroller, Speichervorrichtung und Speichersystem mit verbesserten Schwellenspannungs-Verteilungseigenschaften und ähnliche Betriebsverfahren - Google Patents

Speichercontroller, Speichervorrichtung und Speichersystem mit verbesserten Schwellenspannungs-Verteilungseigenschaften und ähnliche Betriebsverfahren Download PDF

Info

Publication number
DE102019135863B4
DE102019135863B4 DE102019135863.9A DE102019135863A DE102019135863B4 DE 102019135863 B4 DE102019135863 B4 DE 102019135863B4 DE 102019135863 A DE102019135863 A DE 102019135863A DE 102019135863 B4 DE102019135863 B4 DE 102019135863B4
Authority
DE
Germany
Prior art keywords
voltage
epi
block
data
operating condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019135863.9A
Other languages
English (en)
Other versions
DE102019135863A1 (de
Inventor
Jaeduk Yu
Dongkyo Shim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102019135863A1 publication Critical patent/DE102019135863A1/de
Application granted granted Critical
Publication of DE102019135863B4 publication Critical patent/DE102019135863B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Betriebsverfahren eines Speichersystems (10; 300; 400; 500; 600; 720), das eine Speichervorrichtung (200; 320; 420; 520; 620; 723_1, 723_2, 723_3) aufweist, welche eine Mehrzahl an Blöcken (BLK1-BLKi; BLK1-BLKz) aufweist, wobei das Betriebsverfahren aufweist:wenn eine Daten-Schreibanforderung mit Bezug auf einen ersten Block empfangen wird, Bestimmen eines Lösch-Programm-Intervalls, EPI, das einen nach einem Löschen des ersten Blocks verstrichenen Zeitraum kennzeichnet;als Reaktion auf das bestimmte EPI, das gleich oder kleiner als eine Bezugszeit ist, Programmieren von Daten in den ersten Block basierend auf einer ersten Operationsbedingung ausgewählt aus einer Mehrzahl an Operationsbedingungen; undals Reaktion auf das bestimmte EPI, das größer als die Bezugszeit ist, Programmieren der Daten in den ersten Block basierend auf einer zweiten Operationsbedingung ausgewählt aus der Mehrzahl an Operationsbedingungen,wobei ein Pegel von mindestens einer von einer Programmspannung (Vpgm) und einer Prüfspannung (Vvfy) unter der ersten Operationsbedingung anders ist als ein entsprechender Pegel unter der zweiten Operationsbedingung.

Description

  • Hintergrund
  • Das erfinderische Konzept bezieht sich auf einen Speichercontroller und ein Speichersystem und insbesondere auf einen Speichercontroller und ein Speichersystem, welches eine verbesserte Schwellenspannungs-Verteilungseigenschaft vorsieht, und ein ähnliches Betriebserfahren.
  • Speichersysteme enthalten oft einen Speichercontroller und eine oder mehrere Speichervorrichtungen, wie nichtflüchtige Speichervorrichtungen. Nichtflüchtige Speichervorrichtungen, wie Flash-Speichervorrichtungen, werden häufig in Mobiltelefonen, Digitalkameras, Persönlichen Digitalen Assistenten (PDAs), mobilen Computervorrichtungen, Computervorrichtungen des stationären Typs und anderen Vorrichtungen verwendet.
  • Flash-Speichervorrichtungen enthalten eine Mehrzahl an Blöcken an Speicherzellen, wobei jeder der Mehrzahl an Blöcken eine Mehrzahl an Seiten an Speicherzellen aufweist. In der Flash-Speichervorrichtung kann ein Lösch-Programm-Intervall (EPI) eines Blocks dem Zeitraum entsprechen, der verstrichen ist, nachdem eine Löschoperation am Block durchgeführt worden ist, bis eine Programmoperation am Block durchgeführt werden soll. In Anbetracht der Eigenschaften mancher Flash-Speichervorrichtungen, kann sich eine Schwellenspannungs-Verteilungseigenschaft davon, in einem Fall, in dem das EPI lang ist, verschlechtern und infolgedessen kann die Zuverlässigkeit der Daten verschlechtert werden.
  • Aus der US 2013 / 0 051 144 A1 ist eine Speichersteuerung zum Programmieren von Daten in einen elektrisch wiederbeschreibbaren nichtflüchtigen Halbleiterspeicher bekannt, welche es ermöglicht, die Zuverlässigkeit und Lebensdauer des Halbleiterspeichers zu erhöhen.
  • Aus der US 2016 / 0 203 047 A1 eist ein nichtflüchtiges Speichersystem bekannt, welches die Löschzeit von Speicherzellen in einer Einheit eines Speicherblocks, einer Wortleitung oder einer Seite verwaltet. Das nichtflüchtige Speichersystem kann eine Lese-Rückgewinnungsoperation auf der Grundlage der Löschverlassenszeit durchführen, um die Zuverlässigkeit der in den Speicherzellen gespeicherten Daten zu gewährleisten.
  • Kurzfassung
  • Das erfinderische Konzept sieht vor: einen Speichercontroller, eine nichtflüchtige Speichervorrichtung und ein Speichersystem, das imstande ist, die Verschlechterung der Zuverlässigkeit von Daten trotz eines relativ langen Lösch-Programm-Intervalls (EPI) zu verringern oder zu verhindern, und ähnliche Operationen davon.
  • Nach einem Aspekt des erfinderischen Konzepts ist ein Betriebsverfahren eines Speichersystems, das eine Speichervorrichtung mit einer Mehrzahl an Blöcken aufweist, vorgesehen. Wenn eine Daten-Schreibanforderung mit Bezug auf einen ersten Block empfangen wird, kann ein Lösch-Programm-Intervall (EPI), das einen nach einem Löschen des ersten Blocks verstrichenen Zeitraum kennzeichnet, bestimmt werden. Als Reaktion auf das bestimmte EPI, das gleich oder kleiner als eine Bezugszeit ist, können Daten basierend auf einer ersten Operationsbedingung ausgewählt aus einer Mehrzahl an Operationsbedingungen in den ersten Block programmiert werden und als Reaktion auf das bestimmte EPI, das größer als die Bezugszeit ist, können die Daten basierend auf einer zweiten Operationsbedingung ausgewählt aus der Mehrzahl an Operationsbedingungen in den ersten Block programmiert werden. Ein Pegel von mindestens einer von einer Programmspannung und einer Prüfspannung ist unter der ersten Operationsbedingung anders als ein entsprechender Pegel unter der zweiten Operationsbedingung.
  • Nach einem weiteren Aspekt des erfinderischen Konzepts kann ein Speichercontroller, der konfiguriert ist, um eine Speichervorrichtung zu steuern, welche eine Mehrzahl an Blöcken aufweist, aufweisen: eine Host-Schnittstelle, die konfiguriert ist, um mit einem Host zu kommunizieren und eine Daten-Schreibanforderung und eine Adresse vom Host zu empfangen, einen Lösch-Programm-Intervall(EPI)-Detektor, der konfiguriert ist, um ein EPI zu bestimmen, das einen nach dem Löschen eines ersten Blocks der Mehrzahl an Blöcken der Speichervorrichtung, welches der Daten-Schreibanforderung unterliegt, verstrichenen Zeitraum kennzeichnet, und einen Steuerinformationsgenerator, der konfiguriert ist, um zu veranlassen, dass Daten in den ersten Block nach einer aus einer Mehrzahl an Operationsbedingungen ausgewählten Operationsbedingung geschrieben werden, Steuerinformationen auszugeben, welche die basierend auf dem bestimmten EPI ausgewählte eine Operationsbedingung angeben. Der Steuerinformationsgenerator ist ferner konfiguriert, um: als Reaktion auf das bestimmte EPI, das gleich oder geringer als eine Bezugs-zeit ist, die Steuerinformationen, welche eine erste Operationsbedingung angeben, auszugeben; und als Reaktion auf das bestimmte EPI, das größer als die Bezugszeit ist, die Steuerinformationen, welche eine zweite Operationsbedingung angeben, auszugeben. Die Steuerinformationen weisen Informationen zur Änderung eines Pegels von mindestens einer von einer Programmspannung und einer Prüfspannung zur Verwendung in einer Schreiboperation der Speichervorrichtung der Daten auf.
  • Nach einem weiteren Aspekt des erfinderischen Konzepts weist ein Speichersystem eine Speichervorrichtung mit einer Mehrzahl an Blöcken auf, wobei die Speichervorrichtung aufweist: einen Spannungsgenerator, der konfiguriert ist, um eine Programmspannung und eine Prüfspannung zur Verwendung in einer Schreiboperation mit Bezug auf die Mehrzahl an Blöcken zu erzeugen, und eine Steuerlogik, die konfiguriert ist, um einen Pegel von mindestens einer von der Programmspannung und der Prüfspannung als Reaktion auf ein Lösch-Programm-Intervall (EPI), das einen nach einem Löschen des ersten Blocks verstrichenen Zeitraum kennzeichnet, einzustellen.
  • Kurze Beschreibung der Zeichnungen
  • Für ein deutlicheres Verständnis der Ausführungsformen des erfinderischen Konzepts sorgt die folgende, detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen, wobei:
    • 1 ein Blockdiagramm eines Speichersystems nach einer Ausführungsform ist;
    • 2 ein Blockdiagramm eines Umsetzungsbeispiels eines Speichercontrollers aus 1 ist;
    • 3 ein Blockdiagramm eines Umsetzungsbeispiels einer Speichervorrichtung aus 1 ist;
    • 4 ein Flussdiagramm eines Betriebsverfahrens eines Speichersystems nach einem Ausführungsbeispiel ist;
    • 5 und 6 Konzeptdiagramme eines Beispiels zum Schreiben von Daten in einen Block nach einem Ausführungsbeispiel sind;
    • 7 bis 10, 11A und 11B Diagramme eines Beispiels zur Änderung von Operationsbedingungen nach Ausführungsbeispielen sind;
    • 12 ein Flussdiagramm einer Leseoperation nach einem Ausführungsbeispiel ist;
    • 13 ein Blockdiagramm eines Beispiels zum Schreiben von Daten nach einer modifizierbaren Ausführungsform ist;
    • 14 und 15 Flussdiagramme eines Betriebsverfahrens eines Speichercontrollers nach einem Ausführungsbeispiel sind;
    • 16A und 16B Blockdiagramme eines Speichersystems nach einer modifizierbaren Ausführungsform sind;
    • 17 ein Blockdiagramm eines Speichersystems nach einer weiteren modifizierbaren Ausführungsform ist;
    • 18 ein Blockdiagramm eines Speichersystems nach einer weiteren modifizierbaren Ausführungsform ist;
    • 19 und 20 Flussdiagramme eines Betriebsverfahrens eines Speichersystems nach einer modifizierbaren Ausführungsform sind; und
    • 21 ein Blockdiagramm eines Beispiels einer Speichervorrichtung in einem Festkörper-Laufwerk(SSD)-System nach Ausführungsformen ist.
  • Detaillierte Beschreibung der Ausführungsformen
  • Nachfolgend werden Ausführungsformen mit Bezug auf die beigefügten Zeichnungen detailliert beschrieben.
  • 1 ist ein Blockdiagramm eines Speichersystems 10 nach einer Ausführungsform. Bezugnehmend auf 1 kann das Speichersystem 10 einen Speichercontroller 100 und eine Speichervorrichtung 200 enthalten, und die Speichervorrichtung 200 kann ein Speicherzellenarray 210, einen Spannungsgenerator 220 und eine Steuerlogik 230 (eine Logikschaltung zur Steuerung interner Operationen der Speichervorrichtung 200) enthalten.
  • Nach einer Ausführungsform kann die Speichervorrichtung 200 eine nichtflüchtige Speichervorrichtung sein. In manchen Ausführungsformen kann das Speichersystem 10 als ein in einer elektronischen Vorrichtung integrierter interner Speicher umgesetzt werden und kann zum Beispiel eine integrierte Universal-Flash-Speicher(UFS)-Speichervorrichtung, eine Multi-Media-Karte (eMMC) oder ein Festkörper-Laufwerk (SSD) sein. In manchen Ausführungsformen kann das Speichersystem 10 als ein aus einer elektronischen Vorrichtung herausnehmbarer externer Speicher umgesetzt werden und kann zum Beispiel eine UFS-Speicherkarte, eine Compact-Flash(CF)-Karte, eine Secure-Digital(SD)-Karte, eine Mikro-Secure-Digital(Micro-SD)-Karte, eine Mini-Secure-Digital(Mini-SD)-Karte, eine extreme Digital(xD)-Karte, ein Memorystick oder ein externes Festkörper-Laufwerk sein.
  • Der Speichercontroller 100 kann die Speichervorrichtung 200 steuern und in der Speichervorrichtung 200 gespeicherte Daten lesen oder Daten in die Speichervorrichtung 200 schreiben (oder programmieren) (z.B. als Reaktion auf eine vom Host HOST empfangene Lese/Schreib-Anforderung). Konkret kann der Speichercontroller 100 Schreib-, Lese-, und Löschoperationen der Speichervorrichtung 200 durch Übermitteln einer Adresse ADDR, eines Befehls CMD und eines Steuersignals CTRL an die Speichervorrichtung 200 steuern. Außerdem können in die Speichervorrichtung 200 zu schreibende Daten DATA und aus der Speichervorrichtung 200 gelesene Daten DATA zwischen dem Speichercontroller 100 und der Speichervorrichtung 200 ausgetauscht werden.
  • Das Speicherzellenarray 210 kann eine Mehrzahl an Speicherzellen enthalten und die Mehrzahl an Speicherzellen können zum Beispiel Flash-Speicherzellen sein. Allerdings sind die Ausführungsformen nicht darauf beschränkt. In manchen Ausführungsformen können die Mehrzahl an Speicherzellen zum Beispiel resistive Speicherzellen, wie ein resistiver RAM (ReRAM), ein Phasenübergangs-RAM (PRAM) oder ein magnetischer RAM (MRAM), sein.
  • Das Speicherzellenarray 210 kann eine Mehrzahl an Blöcken enthalten. Jeder der Mehrzahl an Blöcken kann eine Mehrzahl an Seiten enthalten und jede der Mehrzahl an Seiten kann eine Mehrzahl an Speicherzellen enthalten. Jede Seite der Speicherzellen kann von einer entsprechenden Reihenadresse, welche, wenn diese von einem Reihendecoder dekodiert wird, eine Wortlinie entsprechend der Seite (z.B. um Zugriff auf die Speicherzellen der Seite vorzusehen) auswählt, eindeutig identifiziert werden. Im Speicherzellenarray 210 kann für jeden Block eine Löschoperation von Daten durchgeführt werden. Zum Beispiel kann eine Löschoperation Löschoperationen in Einheiten eines Blocks durchführen, sodass ein Block an Speicherzellen in der gleichen Löschoperation gelöscht wird. Der Block an Speicherzellen kann die minimale Löscheinheit im Speicherzellenarray 210 sein und kann von allen Seiten, welche innerhalb eines gewissen physischen Bereichs innerhalb des Speicherzellenarrays 210 ausgerichtet sind, gebildet werden (z.B. eine gewisse Anzahl an Reihen an Speicherzellen, die Seite an Seite in eine Spaltenrichtung ausgerichtet sind). Schreib- und Leseoperationen von Daten können für jede Seite (z.B. in Einheiten von einer Seite) durchgeführt werden. Zum Beispiel kann die Speichervorrichtung 200 eine Löschoperation für jeden Block durch Bezugnahme auf einen Blockadressenabschnitt der vom Speichercontroller 100 empfangenen Adresse ADDR durchführen und kann Schreib- und Leseoperationen für jede Seite durch Bezugnahme auf einen Reihenadressenabschnitt der vom Speichercontroller 100 empfangenen Adresse ADDR durchführen.
  • Der Spannungsgenerator 220 kann verschiedene Typen an Spannungen zur Durchführung der Schreib-/Leseoperationen und der Löschoperation wie oben beschrieben erzeugen. Zum Beispiel kann eine Daten-Schreiboperation unter Verwendung einer Programmierspannung für einen inkrementellen Schrittimpuls (ISPP) durchgeführt werden und der Spannungsgenerator 220 kann eine ISPP-Spannung, welche eine Mehrzahl an Spannungsimpulsen enthält, erzeugen und die ISPP-Spannung an das Speicherzellenarray 210 übermitteln. Als ein Operationsbeispiel kann eine Schreiboperation einer Seite von Daten auf eine physische Seite von Speicherzellen durch eine Mehrzahl an Programmieroperationen unter Verwendung einer Mehrzahl an Spannungsimpulsen durchgeführt werden. Dementsprechend kann ein Bezug auf Schreib- und Programmieroperationen von Daten vermischt werden und sollte aus dem Kontext verstanden werden. Nachdem jede Programmieroperation durchgeführt worden ist, kann eine Prüfoperation zur Bestimmung eines Bestehens oder Nicht-Bestehens der Programmieroperation durchgeführt werden und der Spannungsgenerator 220 kann eine Prüfspannung zur Verwendung in der Prüfoperation erzeugen und die Prüfspannung an das Speicherzellenarray 210 übermitteln. Außerdem kann der Spannungsgenerator 220 eine Lesespannung zur Verwendung in einer Leseoperation von Daten erzeugen und die Lesespannung an das Speicherzellenarray 210 übermitteln, und kann eine Löschspannung mit einem hohen Spannungspegel erzeugen und die Löschspannung an das Speicherzellenarray 210 übermitteln.
  • Die Steuerlogik 230 kann Gesamtoperationen der Speichervorrichtung 200 steuern. Zum Beispiel kann die Steuerlogik 230 den Spannungsgenerator 220 steuern und Pegel von verschiedenen im Spannungsgenerator 220 erzeugten Spannungen können sich basierend auf solch einer Steuerung durch die Steuerlogik 230 verändern. Außerdem kann die Schwellenspannungsverteilung der Speicherzellen des Speicherzellenarrays 210 nach einer vom Spannungsgenerator 220 erzeugten Spannung angepasst werden und nach Ausführungsbeispielen können Pegel von verschiedenen im Spannungsgenerator 220 erzeugten Spannungen nach einem Ergebnis der Bestimmung eines Lösch-Programm-Intervalls (EPI) zum Verringern oder Verhindern von Verschlechterung von Datenzuverlässigkeit, die sich aus einer EPI-Eigenschaft entsprechend einem Zeitraum zwischen einer Löschzeit und einer Programmierzeit ergibt, verändert werden.
  • In Anbetracht der Eigenschaften einer Flash-Speichervorrichtung, insbesondere eines vertikalen NAND-Flash-Speichers (VNAND), der einen dreidimensionalen Speicherblock enthält, wenn das EPI (entsprechend einer Zeit zwischen Löschen und Programmieren) lang ist, kann die Datenzuverlässigkeit verschlechtert sein. Zum Beispiel kann während des Zeitraums, nachdem eine Löschoperation durchgeführt worden ist, bis eine Programmieroperation durchgeführt werden soll, eine Lochausbreitung in einen Raumbereich auftreten, und wenn Daten nach einem relativ langen EPI-Zustand programmiert werden, können Elektronen mit Löchern rekombiniert werden, nachdem die Programmieroperation durchgeführt worden ist, und dementsprechend, da die Schwellenspannungsverteilung verschoben wird, kann eine Verteilungseigenschaft davon verschlechtert werden. Wenn zum Beispiel Daten nach einem langen EPI-Zustand programmiert werden, kann die Schwellenspannungsverteilung der Speicherzellen leichter und schneller reduziert werden (in eine Richtung zur Verringerung eines Schwellenspannungspegels verschoben werden, z.B. eine linke Richtung mit Bezug auf 9 und 11A), ein Zeitfenster kann klein sein und eine Verteilungseigenschaft davon kann verschlechtert werden, verglichen mit einem Fall, in dem Daten nach einem langen EPI-Zustand programmiert werden. Wenn ein mit einem langen EPI bestimmter Block nicht verwendet wird, um zu verhindern, dass eine Zuverlässigkeit aufgrund des oben beschriebenen EPI verschlechtert wird, kann eine Speicherkapazität der Speichervorrichtung 200 ineffektiv verwendet werden und regelmäßige Speicherbereinigungsoperationen können verursacht werden, und somit kann das Leben der Speichervorrichtung 200 verkürzt werden.
  • Nach einem Ausführungsbeispiel kann ein EPI eines Blocks als Teil einer Schreiboperation bestimmt werden und eine Bedingung (zum Beispiel eine Operationsbedingung) zur Durchführung verschiedener Speicheroperationen am Block (während der Schreiboperation und/oder während der anschließenden Leseoperationen) kann nach einem Erfassungsergebnis verändert werden, und somit kann die Verschlechterung der Zuverlässigkeit von Daten verringert oder verhindert werden, selbst wenn Daten nach einem langen EPI-Zustand programmiert werden. Zum Beispiel kann in Bezug auf eine Schreiboperation eines ersten Blocks ein EPI entsprechend einem Zeitraum nach einer Löschzeit des ersten Blocks bis zu einer Programmierzeit bestimmt werden, und wenn das EPI des ersten Blocks gleich oder geringer als eine Bezugszeit (z.B. ein eingestellter Bezugszeitwert) ist, können Daten nach einer ersten Operationsbedingung in den ersten Block geschrieben werden. Wenn andererseits das EPI des ersten Blocks größer als die Bezugszeit ist, können Daten nach einer zweiten Operationsbedingung in den ersten Block geschrieben werden. Dementsprechend können sich die Schwellenspannungsverteilung einer Seite mit nach der ersten Operationsbedingung geschriebenen Daten und die Schwellenspannungsverteilung einer Seite mit nach der zweiten Operationsbedingung geschriebenen Daten im ersten Block voneinander unterscheiden.
  • Es wird offensichtlich sein, dass das EPI eines während einer Schreiboperation bestimmten Blocks die Zeit bis zur physischen Programmierung der Speicherzellen womöglich nicht misst (da die physische Programmierung der Speicherzellen nach der Bestimmung des EPI auftritt, da das EPI beeinflussen kann, wie die physische Programmierung der Speicherzellen durchgeführt wird). Stattdessen kann die Programmierzeit eines zur Bestimmung des EPI eines Blocks verwendeten Blocks einer Zeit der Gesamtprogrammieroperation des Blocks entsprechen, zum Beispiel wenn der Block zur Programmierung, zum Beispiel wenn dieser für eine Programmierung durch Aufweisen der einem Schreibbefehl zugeordneten Adresse davon angestrebt wird, ausgewählt wird. Zum Beispiel kann das EPI bestimmt werden, wenn der Speichercontroller 100 einen Schreibefehl mit einer Adresse (z.B. einer Blockadresse), welche den Block identifiziert, erzeugt, oder kann bestimmt werden, wenn die Speichervorrichtung 200 einen Schreibbefehl mit einer Adresse, welche den Block identifiziert, empfängt. Somit kann das EPI dem Zeitraum entsprechen, der nach der jüngsten Löschung des für die physische Programmierung ausgewählten Blocks als ein Teil der Gesamtprogrammieroperation verstrichen ist.
  • Nach einer Ausführungsform kann der Speichercontroller 100 einen Betriebszustandscontroller 110 enthalten und der Betriebszustandscontroller 110 kann das EPI des ersten Blocks bestimmen und die Steuerinformationen CTRL_OC zur Steuerung einer Operationsbedingung für den ersten Block nach einem Erfassungsergebnis erzeugen und kann die Steuerinformationen CTRL_OC an die Speichervorrichtung 200 übermitteln. Die Steuerlogik 230 kann verschiedene Einstellinformationsteile zum Schreiben von Daten in den ersten Block nach verschiedenen Operationsbedingungen speichern und kann eine interne Operation der Speichervorrichtung 200 durch Vorsehen von Einstellinformationen entsprechend der ersten Operationsbedingung oder der zweiten Operationsbedingung nach den Steuerinformationen CTRL_OC steuern. Zum Beispiel kann die Steuerlogik 230 den Betrieb des Spannungsgenerators 220 nach den Steuerinformationen CTRL_OC anders steuern und Pegel einer Programmspannung (zum Beispiel eine ISPP-Spannung) zum Daten-Schreiben und/oder einer Prüfspannung können unter der ersten Operationsbedingung und der zweiten Operationsbedingung anders eingestellt werden.
  • Wie oben beschrieben, wenn Daten nach einem Ausführungsbeispiel nach der zweiten Operationsbedingung geschrieben werden, kann eine Schwellenspannungsverteilung davon gesteigert werden (oder nach rechts oder in eine Richtung zur Steigerung eines Schwellenspannungspegels verschoben werden), verglichen mit einem Fall, in dem Daten nach der ersten Operationsbedingung geschrieben werden, und/oder eine Breite der Schwellenspannungsverteilung davon kann angepasst werden, um schmal zu werden, verglichen mit einem Fall, in dem Daten nach der ersten Operationsbedingung geschrieben werden. Dementsprechend kann eine Verschlechterung einer Schwellenspannungs-Verteilungseigenschaft, welche nach einem langen EPI-Zustand auftreten kann, ausgeglichen werden und somit kann die Zuverlässigkeit von Daten verbessert werden.
  • Nach einem Ausführungsbeispiel können ein Pegel einer Lesespannung unter der ersten Operationsbedingung und jener einer Lesespannung unter der zweiten Operationsbedingung unterschiedlich eingestellt werden, wenn eine Lesebedingung als eine Operationsbedingung basierend auf einem Ergebnis der Bestimmung eines EPI verändert wird. Zum Beispiel können Informationen eines während einer Schreiboperation von Daten bestimmten EPI im Speichercontroller 100 oder der Speichervorrichtung 200 gespeichert werden und auf die gespeicherten EPI-Informationen (oder gespeichertes EPI) kann während einer Leseoperation von Daten Bezug genommen werden. Die EPI-Informationen können für jede Seite eines Blocks oder für Speichergruppierungen in anderen Einheiten als Seiten, wie hierin beschrieben, gespeichert werden. Angenommen, dass eine Leseoperation auf einer ersten Seite des ersten Blocks durchgeführt wird, wenn das gespeicherte EPI der ersten Seite des ersten Blocks relativ kurz ist, kann ein unter der ersten Operationsbedingung eingestellter Pegel einer ersten Lesespannung relativ hoch sein, wohingegen, wenn das gespeicherte EPI der ersten Seite des ersten Blocks relativ lang ist, ein unter der zweiten Operationsbedingung eingestellter Pegel einer zweiten Lesespannung relativ niedrig sein kann. Wenn Daten nach einem langen EPI-Zustand geschrieben werden, während die Schwellenspannungsverteilung der Speicherzellen reduziert wird, kann eine Schwellenspannungs-Verteilungseigenschaft davon verschlechtert werden; allerdings kann eine Verschlechterung der Zuverlässigkeit von Daten basierend auf einer Änderung des Pegels einer Lesespannung als eine Operationsbedingung verringert oder verhindert werden.
  • In manchen Ausführungsformen kennzeichnet die Operationsbedingung Bedingungen von verschiedenen Spannungspegeln, die auf einen Kern (zum Beispiel einen Speicherzellenkern) angewandt werden, der eine Mehrzahl an Blöcken enthält, und kann somit als eine Kernbedingung bezeichnet werden. Außerdem kann die Operationsbedingung mindestens eine von einer Programmierbedingung für eine während einer Schreiboperation durchzuführende Programmieroperation, einer Prüfbedingung zur Überprüfung der Programmieroperation und einer Lesebedingung bezüglich einer Leseoperation an einem Block enthalten.
  • Mindestens eine der verschiedenen Speicheroperationen, die oben als eine Operation zum Verhindern von Eigenschaftenverschlechterung aufgrund eines langen EPI beschrieben werden, kann sich verändern. Zum Beispiel kann lediglich eine von der Programmierbedingung, der Prüfbedingung und der Lesebedingung basierend auf einem Ergebnis der Bestimmung eines EPI verändert werden. Alternativ, als ein modifizierbares Beispiel, können zwei oder mehr oder alle der Programmierbedingung, der Prüfbedingung und der Lesebedingung basierend auf einem Ergebnis der Bestimmung des EPI verändert werden.
  • 2 ist ein Blockdiagramm eines Umsetzungsbeispiels des Speichercontrollers 100 aus 1.
  • Bezugnehmend auf 1 und 2 kann der Speichercontroller 100 eine Host-Schnittstelle 120, einen Prozessor 130, einen EPI-Detektor 140, einen Steuerinformationsgenerator 150, einen Puffer 160 und eine Speicherschnittstelle 170 enthalten. Obwohl in 2 nicht aufgezeigt, kann der Speichercontroller 100 ferner andere verschiedene Komponenten enthalten, wie einen RAM für vorübergehendes Speichern von verschiedenen Informationsteilen und einen ROM zum Speichern verschiedener Informationsteile auf eine nichtflüchtige Weise. Jedes der mehreren Informationsteile kann Werte vorsehen, welche eine entsprechende Betriebsbedingung (z.B. eine oder mehrere einer Programmspannung, Prüfspannung, etc.) definieren, und kann basierend auf dem bestimmten EPI ausgewählt werden. Der RAM kann als ein Arbeitsspeicher verwendet werden und der Prozessor 130 kann Gesamtoperationen des Speichercontrollers 100 durch Antreiben von in den RAM geladener Firmware steuern. Der RAM kann als verschiedene Typen von Speichern umgesetzt werden und kann zum Beispiel als mindestens einer von einem Cache-Speicher, DRAM, SRAM, PRAM und einer Flash-Speichervorrichtung umgesetzt werden. Als ein Beispiel von Firmware kann eine Flash Translation Layer (FTL) in den RAM geladen werden und verschiedene Funktionen bezüglich einer Flash-Speicheroperation können durch Antreiben der FTL durchgeführt werden.
  • Die Host-Schnittstelle 120 sieht eine physische Verbindung zwischen dem Host HOST und dem Speichersystem 10 vor, um eine Kommunikation dazwischen zu erleichtern. Zum Beispiel kann die Host-Schnittstelle 120 verschiedene Schnittstellenverfahren enthalten, wie ein Advanced Technology Attachment (ATA), ein Serial ATA (SATA), ein externes SATA (e-SATA), eine Small Computer Small Interface (SCSI), eine Serial Attached SCSI (SAS), eine Peripheral Component Interconnection (PCI), ein PCI-Express (PCI-E), ein IEEE 1394, einen Universal Serial Bus (USB), eine SD-Karte, eine Multi-Media-Karte (MMC), eine eMMC und eine CF-Karten-Schnittstelle.
  • Die Speicherschnittstelle 170 sieht eine physische Verbindung zwischen dem Speichercontroller 100 und der Speichervorrichtung 200 vor und erleichtert eine Kommunikation dazwischen. Zum Beispiel können der Befehl CMD, die Adresse ADDR und die Daten DATA mittels der Speicherschnittstelle 170 zwischen dem Speichercontroller 100 und der Speichervorrichtung 200 ausgetauscht werden. Daten, welche einer aus dem Host HOST empfangenen Schreibanforderung unterliegen, und Daten, welche aus der Speichervorrichtung 200 gelesen werden, können vorübergehend im Puffer 160 gespeichert werden.
  • Nach Ausführungsformen kann der Speichercontroller 100 EPIs der Blöcke der Speichervorrichtung 200 bestimmen und kann basierend auf dem EPI eine Operationsbedingung bezüglich einer Schreiboperation und/oder einer Leseoperation steuern. Der in 1 aufgezeigte Betriebszustandscontroller 110 kann verschiedene Komponenten enthalten, und zum Beispiel kann der Betriebszustandscontroller 110 einen EPI-Detektor 140 und einen Steuerinformationsgenerator 150 enthalten.
  • Der EPI-Detektor 140 kann eine oder mehrere Timer enthalten und kann j eweilige EPIs der im Speicherzellenarray 210 der Speichervorrichtung 200 enthaltenen Blöcke bestimmen. Der EPI-Detektor 140 kann verschiedene Timer enthalten, die imstande sind, Zeit zu messen, und der EPI-Detektor 140 kann zum Beispiel einen Zähler enthalten, wenn der EPI-Detektor 140 Zeit basierend auf einer Taktzählung misst. Nach einem Ausführungsbeispiel kann das Speicherzellenarray 210 eine Mehrzahl an Blöcken enthalten und ein Timer kann für jeden Block vorgesehen sein. Alternativ kann das Speichersystem 10 derart umgesetzt werden, dass ein Timer von der Mehrzahl an Blöcken geteilt wird, oder ein Timer für jede Gruppe von Gruppen an mehreren Blöcken, oder das Speichersystem 10 kann derart umgesetzt werden, dass ein Timer für jede Seite (oder für jede Gruppe von Gruppen an mehreren Seiten) mit Bezug auf eine in jedem Block enthaltene Mehrzahl an Seiten individuell vorgesehen ist.
  • Basierend auf einem Erfassungsergebnis des EPI-Detektors 140 kann der Steuerinformationsgenerator 150 die oben beschriebenen Steuerinformationen CTRL_OC erzeugen. Die Steuerinformationen CTRL_OC können Informationen zum Angeben von einer aus einer Mehrzahl an Operationsbedingungen enthalten. Nach manchen Ausführungsformen kann die Speichervorrichtung 200 Einstellinformationen bezüglich der Mehrzahl an Operationsbedingungen speichern und kann Daten-Schreiboperationen und/oder Daten-Leseoperationen nach den vom Speichercontroller 100 empfangenen Steuerinformationen CTRL_OC durchführen.
  • 3 ist ein Blockdiagramm eines Umsetzungsbeispiels einer Speichervorrichtung 200 aus 1. 3 zeigt ein Umsetzungsbeispiel einer Flash-Speichervorrichtung als eine Speichervorrichtung auf.
  • Bezugnehmend auf 1 bis 3 kann die Speichervorrichtung 200 das Speicherzellenarray 210, den Spannungsgenerator 220, die Steuerlogik 230, einen Reihendecoder 240 und einen Seitenpuffer 250 enthalten. Obwohl in 3 nicht aufgezeigt, kann die Speichervorrichtung 200 ferner andere verschiedene Komponenten bezüglich einer Speicheroperation enthalten, wie eine Daten-Eingabe/Ausgabe-Schaltung, eine Eingabe/Ausgabe-Schnittstelle oder Ähnliches.
  • Das Speicherzellenarray 210 kann eine Mehrzahl an Blöcken BLK1 bis BLKz enthalten und die Speicherzellen der Mehrzahl an Blöcken BLK1 bis BLKz können mit Wortleitungen WL, String-Auswahlleitungen SSL, Masse-Auswahlleitungen GSL und Bit-Leitungen BL verbunden sein. Das Speicherzellenarray 210 kann mittels der Wortleitungen WL, der String-Auswahlleitungen SSL und der Masse-Auswahlleitungen GSL mit dem Reihendecoder 240 verbunden sein und kann mittels der Bit-Leitungen BL mit dem Seitenpuffer 250 verbunden sein. Jede der Speicherzellen kann ein oder mehrere Bits speichern und jede Speicherzelle kann zum Beispiel einer Mehr-Pegel-Zelle (MLC), einer Dreifach-Pegel-Zelle (TLC) oder einer Vierfach-Pegel-Zelle (QLC) entsprechen.
  • In einer Ausführungsform kann das Speicherzellenarray 210 ein zweidimensionales Speicherzellenarray enthalten und das zweidimensionale Speicherzellenarray kann eine Mehrzahl an Zellenketten, die in Reihen- und Spaltenrichtungen ausgerichtet sind, enthalten. Nach einer Ausführungsform kann das Speicherzellenarray 210 Speicherzellen enthalten, die jeweils mit Wortleitungen, welche vertikal über einem Substrat gestapelt sind, verbunden sind. US 7.679.133 , US 8.553.466 , US 8.654.587 , US 8.559.235 und US 2011/0233648 , welche Beispieldetails von Struktur und Betrieb von dreidimensionalen Speicherzellenarrays (welche eine Mehrzahl an Pegeln enthalten und Wortleitungen und/oder Bitleitung, die zwischen der Mehrzahl an Pegeln geteilt werden, aufweisen) angeben, sind hierin durch Bezugnahme integriert.
  • Basierend auf dem Befehl CMD, der Adresse ADDR und dem Steuersignal CTRL, welche vom Speichercontroller 100 empfangen werden, kann die Steuerlogik 230 verschiedene interne Steuersignale zur Programmierung von Daten in das Speicherzellenarray 210 oder zum Lesen von Daten aus dem Speicherzellenarray 210 ausgeben. Zum Beispiel kann die Steuerlogik 230 ein Spannungssteuersignal CTRL_vol zum Steuern von Pegeln verschiedener im Spannungsgenerator 220 erzeugter Pegel ausgeben, kann eine Reihenadresse X-ADDR an den Reihendecoder 240 übermitteln, und kann eine Spaltenadresse Y-ADDR an den Seitenpuffer 250 übermitteln. Außerdem kann der Spannungsgenerator 220 verschiedene Spannungen zur Verwendung in der Speichervorrichtung 200 erzeugen und kann zum Beispiel eine Programmspannung Vpgm zur Verwendung in einer Schreiboperation, eine Prüfspannung Vvfy, und eine Lesespannung Vrd zur Verwendung in einer Leseoperation erzeugen.
  • Außerdem kann die Steuerlogik 230 eine Operationsbedingungs-Einstellvorrichtung 231 enthalten und nach manchen Ausführungsformen können Einstellinformationen bezüglich einer Mehrzahl an Operationsbedingungen in der Operationsbedingungs-Einstellvorrichtung 231 gespeichert werden. Die Steuerlogik 230 kann eine oder mehrere Operationsbedingungen als Reaktion auf die Steuerinformationen CTRL_OC auswählen und kann das Spannungssteuersignal CTRL_vol basierend auf Einstellinformationen entsprechend der ausgewählten Operationsbedingung ausgeben, wodurch Pegel verschiedener Spannungen gesteuert werden. Wie in der vorherigen Ausführungsform kann ein Pegel von einer oder mehreren von der Programmspannung Vpgm, der Prüfspannung Vvfy und der Lesespannung Vrd nach der ausgewählten Operationsbedingung verändert werden. 3 zeigt die in der Steuerlogik 230 enthaltene Operationsbedingungs-Einstellvorrichtung 231. Allerdings sind hierin beschriebene Ausführungsformen nicht darauf beschränkt und die Speichvorrichtung 200 kann derart umgesetzt werden, dass die Operationsbedingungs-Einstellvorrichtung 231 außerhalb der Steuerlogik 230 ist.
  • 4 ist ein Flussdiagramm eines Betriebsverfahrens eines Speichersystems nach einem Ausführungsbeispiel. In 4 enthält das Speichersystem einen Speichercontroller und eine Speichervorrichtung und ein Beispiel zur Durchführung einer Schreiboperation an einem ersten Block der Speichervorrichtung wird aufgezeigt.
  • Bezugnehmend auf 4 kann der Speichercontroller eine Schreibanforderung von einem Host empfangen und kann einen EPI des ersten Blocks, in den Daten geschrieben werden sollen, bestimmen (in Operation S11). Zum Beispiel kann der Speichercontroller einen Timer enthalten und der Timer kann den Zeitraum, der verstrichen ist, seit die jüngste Löschoperation am ersten Block durchgeführt worden ist, als das EPI bestimmen (z.B. messen oder nachverfolgen). Außerdem kann bestimmt werden (in Operation S12), ob das bestimmte EPI gleich oder geringer als eine Bezugszeit Tref ist oder nicht, und wenn das bestimmte EPI gleich oder geringer als die Bezugszeit Tref ist, kann bestimmt werden, dass eine relativ kurze Zeit verstrichen ist, seit die Löschoperation am ersten Block durchgeführt worden ist, und diesbezüglich können Daten nach einer ersten Operationsbedingung in den ersten Block geschrieben werden. Wenn das bestimmte EPI andererseits größer als die Bezugszeit Tref ist, kann bestimmt werden, dass eine relativ lange Zeit verstrichen ist, seit die Löschoperation am ersten Block durchgeführt worden ist, und diesbezüglich können Daten nach einer zweiten Operationsbedingung in den ersten Block geschrieben werden.
  • Während eines Daten-Schreibprozesses kann die erste Operationsbedingung einen Programmspannungspegel und einen Prüfspannungspegel enthalten und mindestens einer von dem Programmspannungspegel und dem Prüfspannungspegel unter der ersten Operationsbedingung kann anders sein als ein Pegel unter der zweiten Operationsbedingung. Nach einer Ausführungsform kann die Schwellenspannungsverteilung in einem Fall, in dem Daten nach der zweiten Operationsbedingung geschrieben werden, gesteigert werden, verglichen mit dem Fall, in dem Daten nach der ersten Operationsbedingung geschrieben werden.
  • 5 und 6 sind Konzeptdiagramme eines Beispiels zum Schreiben von Daten in einen Block nach einem Ausführungsbeispiel.
  • Bezugnehmend auf 5, wenn das Schreiben von Daten mit Bezug auf den ersten Block BLK1 angefordert wird, kann ein EPI für den ersten Block BLK1 bestimmt werden und das bestimmte EPI kann mit einer Bezugszeit verglichen werden. Da das EPI des ersten Blocks BLK1 gleich oder geringer als die Bezugszeit ist, können Daten basierend auf einer ersten Operationsbedingung auf eine oder mehrere Seiten geschrieben werden.
  • Nachdem die Daten nach der ersten Operationsbedingung auf manche Seiten des ersten Blocks BLK1 geschrieben worden sind, kann erneut das Schreiben in den ersten Block BLK1 angefordert werden, nachdem Zeit verstrichen ist. Dementsprechend kann das EPI des ersten Blocks BLK1 erneut bestimmt werden und das EPI kann die Bezugs-zeit zu einer Zeit, wenn das EPI erneut bestimmt wird, überschreiten. Dementsprechend können Daten basierend auf einer zweiten Operationsbedingung auf einige andere Seiten des ersten Blocks BLK1 geschrieben werden.
  • Bezugnehmend auf 6 werden erste bis n-te Operationsbedingungen als eine Mehrzahl an Operationsbedingungen definiert. In diesem Fall kann eine Mehrzahl an Bezugszeiten definiert werden und ein mit Bezug auf den ersten Block BLK1 bestimmtes EPI kann mit der Mehrzahl an Bezugszeiten verglichen werden.
  • Da das EPI des ersten Blocks BLK1 gleich oder geringer als eine erste Bezugszeit ist, können Daten basierend auf einer ersten Operationsbedingung auf manche Seiten des ersten Blocks BLK1 geschrieben werden. Anschließend, wenn eine Schreiboperation erneut am ersten Block BLK1 durchgeführt wird, kann das EPI des ersten Blocks BLK1 einen Wert aufweisen, der größer als die erste Bezugszeit und gleich oder geringer als ein zweite Bezugszeit ist, und diesbezüglich können Daten basierend auf einer zweiten Operationsbedingung auf einige andere Seiten des ersten Blocks BLK1 geschrieben werden. Ähnlich, nachdem eine Zeit verstreicht, kann sich eine Operationsbedingung für den ersten Block BLK1 verändern und wenn das EPI größer als eine (n-1)-te Bezugszeit ist, können Daten basierend auf einer n-ten Operationsbedingung auf andere Seiten des ersten Blocks BLK1 geschrieben werden.
  • Die oben beschriebenen Bezugszeiten können verschieden eingestellt werden. Zum Beispiel kann die oben beschriebene Bezugszeit Umfänge haben, die größer als 10 Minuten sind. In manchen Ausführungsformen können die oben beschriebenen Bezugszeiten weniger als 100 Minuten sein, zum Beispiel weniger als eine Stunde. Das Zeitkriterium kann proportional ansteigen, zum Beispiel kann die erste Bezugszeit 25 Minuten entsprechen und die zweite Bezugszeit kann 50 Minuten entsprechen. Allerdings sind eine oder mehrere hierin beschriebene Ausführungsformen nicht darauf beschränkt und die Bezugszeiten können nach verschiedenen Verfahren eingestellt werden.
  • 7 bis 11B sind Diagramme eines Beispiels zur Änderung von Operationsbedingungen nach Ausführungsbeispielen. 7 bis 11B zeigen ein Beispiel zur Änderung einer Schreibedingung von Daten nach einem Ergebnis einer Bestimmung eines EPI auf.
  • Bezugnehmend auf 7 kann eine Operationsbedingung nach einem Verfahren zur Änderung eines Pegels einer ISPP-Spannung verändert werden, um Daten in einen Block zu schreiben. Wenn zum Beispiel ein EPI des Blocks gleich oder geringer als eine Bezugszeit ist, kann eine ISPP-Spannung ISPP1 nach einer ersten Operationsbedingung (zum Beispiel einer normalen Operationsbedingung) erzeugt werden, und wenn andererseits das EPI des Blocks größer als die Bezugszeit ist, kann eine ISPP-Spannung ISPP2 nach einer zweiten Operationsbedingung (zum Beispiel einer veränderten Operationsbedingung) erzeugt werden.
  • Die ISPP-Spannung kann eine Mehrzahl an Spannungsimpulsen enthalten, deren Pegel schrittweise ansteigen, und nach einer Ausführungsform kann ein Spannungsanstieg ΔV2 der ISPP-Spannung ISPP2 unter der zweiten Operationsbedingung, verglichen mit einem Spannungsanstieg ΔV1 der ISPP-Spannung ISPP1 unter der ersten Operationsbedingung, klein sein. Außerdem kann die Anzahl an Spannungsimpulsen der ISPP-Spannung ISPP2 unter der zweiten Operationsbedingung größer sein als die Anzahl an Spannungsimpulsen der ISPP-Spannung ISPP1 unter der ersten Operationsbedingung. Diesbezüglich, wie in 7 aufgezeigt, kann eine Breite der Schwellenspannungsverteilung von Speicherzellen mit nach der zweiten Operationsbedingung geschriebenen Daten geringer sein als jene der Verteilung, welche durch gestrichelte Linien gekennzeichnet wird, die einem Ergebnis des Schreibens von Daten nach der ersten Operationsbedingung entspricht, und dementsprechend können sich die Eigenschaften der Verteilung verbessern. Das heißt, wenn Speicherzellen eine Mehrzahl an Schwellenspannungsverteilungen aufweisen, kann ein Abstand zwischen den Verteilungen ansteigen, und selbst wenn die Schwellenspannungsverteilung aufgrund eines langen EPI reduziert wird, kann ein Zeitfenster zwischen den Verteilungen ausreichend erhalten werden. Dementsprechend kann sich die Zuverlässigkeit von Daten verbessern.
  • 8 zeigt Eigenschaften von Spannungsimpulsen einer ISPP-Spannung unter einer ersten Operationsbedingung und einer zweiten Operationsbedingung auf.
  • Bezugnehmend auf 8 kann die Anzahl an Spannungsimpulsen der ISPP-Spannung ISPP1 unter der ersten Operationsbedingung A entsprechen und ein Spannungsanstieg der ISPP-Spannung ISPP1 kann ΔV1 entsprechen. Andererseits kann eine Anzahl an Spannungsimpulsen der ISPP-Spannung ISPP2 unter der zweiten Operationsbedingung, welche ausgewählt wird, wenn ein EPI relativ lang ist, (A+α) entsprechen und ein Spannungsanstieg der ISPP-Spannung ISPP2 kann ΔV2 entsprechen. Der Spannungsanstieg ΔV1 der ISPP-Spannung ISPP1 unter der ersten Operationsbedingung kann größer sein als der Spannungsanstieg ΔV2 der ISPP-Spannung ISPP2 unter der zweiten Operationsbedingung und ein maximaler Pegel Vmax eines Spannungsimpulses der ISPP-Spannung ISPP1 kann jenem eines Spannungsimpulses der ISPP-Spannung ISPP2 gleich sein. Dementsprechend kann die Anzahl an Spannungsimpulsen der ISPP-Spannung ISPP2 unter der zweiten Operationsbedingung, verglichen mit der ersten Operationsbedingung, größer sein. In manchen Beispielen können die Anzahl an Spannungsimpulsen der ISPP-Spannung ISPP1 und die Anzahl an Spannungsimpulsen der ISPP-Spannung ISPP2 der maximalen Anzahl an Spannungsimpulsen entsprechen, die in einer Programmierung auf einen besonderen Spannungsschwellenwert einer Seite von Speicherzellen angewandt werden kann. Zum Beispiel kann die Anzahl an Spannungsimpulsen, die in einer Programmierung auf einen besonderen Spannungsschwellenpegel angewandt werden, geringer sein als diese maximale Anzahl an Spannungsimpulsen, wenn Prüfoperationen bestätigen, dass alle Speicherzellen ordnungsgemäß in den gewünschten Spannungsschwellenwert programmiert worden sind.
  • 9 zeigt ein Beispiel zur Änderung eines Pegels einer Prüfspannung als eine Operationsbedingung nach einem Ergebnis einer Bestimmung eines EPI auf.
  • Bezugnehmend auf 9, nachdem eine Programmoperation durchgeführt worden ist, um Daten in einen Block zu schreiben, kann ein Pegel einer Prüfspannung zur Verwendung in einer Prüfoperation nach einem Ergebnis einer Bestimmung eines EPI verändert werden, und zum Beispiel kann ein Pegel einer zweiten Prüfspannung Vvfy2 unter einer zweiten Operationsbedingung, bei der das bestimmte EPI größer als eine Bezugszeit ist, größer sein als jener einer ersten Prüfspannung Vvfy1 unter einer ersten Operationsbedingung, bei der das EPI gleich oder geringer als die Bezugszeit ist. Wenn zum Beispiel Daten in einen Block mit einem langen EPI geschrieben werden, kann die Verteilung der Schwellenspannungspegel reduziert werden. Da allerdings eine Prüfoperation unter Verwendung der zweiten Prüfspannung Vvfy2 mit einem relativ hohen Pegel während eines Prozesses zur Programmierung von Daten durchgeführt wird, kann die Verteilung der Schwellenspannungspegel relativ gesteigert werden, und somit kann die Verschlechterung der Datenzuverlässigkeit aufgrund des langen EPI ausgeglichen werden.
  • Nach einer Ausführungsform kann die Operationsbedingung eine Programmspannung (oder ISPP-Spannung) und eine Prüfspannung zusammen enthalten und diesbezüglich können die in 8 und 9 aufgezeigten Ausführungsformen zusammen auf das erfinderische Konzept angewandt werden. Zum Beispiel kann zusammen mit einer Programmieroperation, welche unter Verwendung einer ISPP-Spannung durchgeführt wird, wobei ein Spannungsanstieg davon unter der zweiten Operationsbedingung relativ klein ist, eine Prüfoperation unter Verwendung einer Prüfspannung mit einem relativ hohen Spannungspegel durchgeführt werden. Diesbezüglich, in einem Fall, in dem Daten unter der zweiten Operationsbedingung geschrieben werden, kann eine Verteilung der Schwellenspannungspegel rechts angeordnet sein, verglichen mit einem Fall, in dem Daten nach der ersten Operationsbedingung geschrieben werden, und eine Breite der Verteilung kann sich verringern. Dementsprechend kann eine Verschlechterung der Zuverlässigkeit von Daten aufgrund eines langen EPI verringert oder verhindern werden.
  • 10 zeigt ein Beispiel zur Definition einer Mehrzahl an Operationsbedingung und Änderung von Pegeln einer Programmspannung und einer Prüfspannung zusammen nach einem Ergebnis einer Bestimmung eines EPI nach einem Ausführungsbeispiel auf.
  • Bezugnehmend auf 10, während ein EPI zwischen einer Löschzeit für einen Block und einer Programmierzeit ansteigt, kann sich eine Operationsbedingung davon verändern und zum Beispiel kann sich die Operationsbedingung etappenweise verändern, während das EPI verstreicht.
  • Wenn das EPI des Blocks gleich oder geringer als eine erste Bezugszeit Trefl ist, kann eine Schreiboperation nach einer ersten Operationsbedingung durchgeführt werden, und ein Pegel einer ISPP-Spannung kann relativ hoch sein, was zeigen kann, dass ein Anstieg von Spannungsimpulsen der ISPP-Spannung relativ groß ist. Zusätzlich, wenn das EPI gleich oder geringer als die erste Bezugszeit Trefl ist, kann ein Pegel der Prüfspannung Vvfy relativ niedrig sein, und dementsprechend kann eine Schwellenspannungsverteilung, die erhalten wird, nachdem die Schreiboperation abgeschlossen ist, links angeordnet sein, verglichen mit jener, die erhalten wird, nachdem die Schreiboperation nach einer anderen Operationsbedingung durchgeführt worden ist.
  • Mit dem Verstreichen des EPI des Blocks, wenn das EPI größer als die erste Bezugszeit Trefl ist und gleich oder geringer als eine zweite Bezugszeit Tref2 ist, kann die Schreiboperation nach einer zweiten Operationsbedingung durchgeführt werden, und in diesem Fall kann sich der Pegel der ISPP-Spannung verringern, was zeigen kann, dass der Anstieg von Spannungsimpulsen der ISPP-Spannung verglichen mit der ersten Operationsbedingung verringert werden kann. Außerdem kann der Pegel der Prüfspannung Vvfy unter der zweiten Operationsbedingung verglichen mit der ersten Operationsbedingung gesteigert werden, und die Schwellenspannungsverteilung kann rechts angeordnet sein, verglichen mit einem Fall, in dem die Schreiboperation nach der ersten Operationsbedingung durchgeführt wird.
  • Ähnlich, mit dem Verstreichen des EPI des Blocks, wenn das EPI größer als die zweite Bezugszeit Tref2 ist, kann die Schreiboperation nach einer dritten Operationsbedingung durchgeführt werden, und der Anstieg von Spannungsimpulsen der ISPP-Spannung kann verglichen mit der zweiten Operationsbedingung verringert werden, wobei der Pegel der Prüfspannung Vvfy verglichen mit der zweiten Operationsbedingung gesteigert werden kann.
  • 11A und 11B zeigen ein Beispiel zur Änderung eines Pegels der Lesespannung Vrd als ein Beispiel einer Operationsbedingung auf. Zum Beispiel wird ein Beispiel aufgezeigt, in dem der erste Block BLK1 eine Mehrzahl an Seiten Seite 1 bis Seite k enthält, und Daten aus dem ersten Block BLK1 gelesen werden.
  • Bezugnehmend auf 11A und 11B kann ein EPI nach manchen Ausführungsformen bestimmt werden, wenn eine Schreiboperation am ersten Block BLK1 durchgeführt wird, und Informationen bezüglich des bestimmten EPI können in einem Meta-Bereich eines Speicherzellenarrays (oder des ersten Blocks BLK1) gespeichert werden. Im Meta-Bereich kann das EPI, der einem Zeitraum zwischen einer tatsächlichen Löschzeit und einer Programmzeit entspricht, gespeichert werden, oder Informationen bezüglich einer Operationsbedingung für jede Seite können gespeichert werden. 11B zeigt ein Beispiel zur Speicherung von Informationen bezüglich Operationsbedingungen OC1 und OC2 im Meta-Bereich auf.
  • In einer Schreiboperation für manche Seiten des ersten Blocks BLK1 kann die erste Operationsbedingung OC1 angewandt werden, da das EPI gleich oder geringer als die erste Bezugszeit Trefl ist, und in 11B können Informationen bezüglich der ersten Operationsbedingung OC1 im Meta-Bereich bezüglich der ersten bis dritten Seite Seite 1 bis Seite 3 gespeichert werden. Andererseits, in der Schreiboperation für einige weitere Seiten des ersten Blocks BLK1 kann die zweite Operationsbedingung OC2 angewandt werden, da das EPI größer als die erste Bezugszeit Trefl ist, und in 11B können Informationen bezüglich der zweiten Operationsbedingung OC2 im Meta-Bereich bezüglich der (k-2)ten bis k-ten Seite Seite (k-2) bis Seite k gespeichert werden.
  • Während eines Prozesses zum Lesen von Daten, können Informationen des oben beschriebenen Meta-Bereichs gelesen werden, und ein Pegel der Lesespannung kann basierend auf den Leseinformationen eingestellt werden. Nach einem Ausführungsbeispiel kann die Steuerung des Pegels der Lesespannung durch einen Speichercontroller durchgeführt werden, der Informationen des Meta-Bereichs innerhalb einer Speichervorrichtung liest und somit die Speichervorrichtung steuert. Alternativ kann die Speichervorrichtung Informationen des Meta-Bereichs lesen und kann den Pegel der Lesespannung selbst verändern, wenn eine Leseoperation durchgeführt wird.
  • Bezugnehmend auf 11A kann eine Schwellenspannungsverteilung von Speicherzellen mit in einem relativ kurzen EPI geschriebenen Daten relativ rechts angeordnet sein, während eine Schwellenspannungsverteilung von Speicherzellen mit in einem relativ langen EPI geschriebenen Daten relativ links angeordnet sein kann. Dementsprechend kann ein Pegel einer unter einer zweiten Operationsbedingung eingestellten zweiten Lesespannung Vrd2 niedriger sein als jener einer unter einer ersten Operationsbedingung eingestellten ersten Lesespannung Vrd1.
  • Obwohl 11B ein Beispiel zur Speicherung von Informationen bezüglich Operationsbedingungen in einer Speichervorrichtung aufzeigt, sind eine oder mehrere hierin beschriebene Ausführungsformen nicht darauf beschränkt, und die Informationen bezüglich der Operationsbedingungen können in einer separaten Speicherschaltung innerhalb eines Speichercontrollers gespeichert werden.
  • Eine Operation zum Ausgleichen von Eigenschaftenverschlechterung aufgrund eines EPI durch Verändern einer Lesebedingung kann selektiv durchgeführt werden. Wenn zum Beispiel ein Verfahren, in dem eine Operationsbedingung nach einem Ergebnis einer Bestimmung eines EPI während eines Prozesses zum Schreiben von Daten verändert wird, nicht verwendet wird, kann eine Ausgleichsoperation durch Verändern einer Lesebedingung nach manchen Ausführungsformen durchgeführt werden. Alternativ können, als ein modifizierbares Beispiel, Veränderungen einer Operationsbedingung während eines Prozesses zum Schreiben von Daten und einer Operationsbedingung während eines Prozesses zum Lesen von Daten zusammen vorgenommen werden. Alternativ, als ein weiteres modifizierbares Beispiel, kann ein EPI in eine Mehrzahl an Stufen nach einem Grad des Verstreichens der Zeit unterteilt werden, und in manchen Stufen kann eine Veränderung einer Operationsbedingung in einer Schreiboperation selektiv vorgenommen werden, wohingegen in einigen anderen Stufen eine Veränderung einer Operationsbedingung in einer Schreiboperation oder eine Veränderung einer Operationsbedingung in einer Leseoperation zusammen vorgenommen werden können.
  • 12 ist ein Flussdiagramm einer Leseoperation nach einem Ausführungsbeispiel. 12 zeigt ein Beispiel einer selektiven Durchführung eines Prozesses zur Veränderung einer Operationsbedingung während einer Leseoperation auf.
  • Zunächst kann ein Speichersystem eine Leseanforderung bezüglich einer ersten Seite eines ersten Blocks (in Operation S21) empfangen und ein Speichercontroller kann (in Operation S22) eine Speichervorrichtung steuern und somit durch Verwenden einer ersten Lesespannung Daten aus der ersten Seite lesen. Außerdem kann (in Operation S23) eine Fehlerkorrekturoperation an den gelesenen Daten durchgeführt werden und es kann bestimmt werden, ob ein nicht korrigierbarer Fehler vorliegt oder nicht. Wenn kein Fehler vorliegt oder wenn ein Fehler korrigierbar ist, kann die Operation zum Lesen von Daten (in Operation S26) abgeschlossen werden.
  • Wenn es andererseits unmöglich ist, einen Fehler der gelesenen Daten zu korrigieren, kann nach manchen Ausführungsformen (in Operation S24) ein EPI zu einer Zeit des Schreibens mit Bezug auf die erste Seite oder Informationen bezüglich einer Operationsbedingung aus einem Meta-Bereich gelesen werden, und ein Pegel einer Lesespannung kann nach den Leseinformationen bezüglich einer Operationsbedingung verändert werden. Zum Beispiel können Daten durch Verwenden einer zweiten Lesespannung mit einem Pegel abweichend von der oben beschriebenen ersten Lesespannung (in Operation S25) aus der ersten Seite gelesen werden, und durch eine Leseoperation unter Verwendung der zweiten Lesespannung, wenn kein Fehler vorliegt oder wenn es möglich ist, den Fehler zu korrigieren, kann die Operation zum Lesen von Daten (in Operation S26) abgeschlossen werden.
  • 13 ist ein Blockdiagramm eines Beispiels zum Schreiben von Daten nach einer modifizierbaren Ausführungsform.
  • Zum Beispiel, in Bezug auf den ersten Block BLK1, wenn Daten in den ersten Block BLK1 geschrieben werden, kann ein EPI des ersten Blocks BLK1 bestimmt werden und eine Operationsbedingung davon kann nach dem bestimmten EPI verändert werden. Als ein Beispiel, da das EPI des ersten Blocks BLK1 gleich oder geringer als eine Bezugszeit ist, kann eine erste Operationsbedingung ausgewählt werden und Daten können basierend auf der ersten Operationsbedingung auf manche Seiten (zum Beispiel erste bis (p-1)-te Seite) des ersten Blocks BLK1 geschrieben werden.
  • Anschließend, während Zeit verstreicht, kann das EPI des ersten Blocks BLK1 ansteigen, und wenn Daten auf andere Seiten des ersten Blocks BLK1 erneut geschrieben, kann das EPI des ersten Blocks BLK1 größer als die Bezugszeit sein. Diesbezüglich kann der Einfluss einer Lochausbreitung in einen Bereich benachbart zu der (p-1)-ten Seite mit nach der ersten Operationsbedingung geschriebenen Daten signifikant sein, und dementsprechend kann eine Verteilungseigenschaft von Seiten benachbart zu der (p-1)-ten Seite signifikant verschlechtert sein.
  • Nach einer Ausführungsform, wenn das EPI des ersten Blocks BLK1 größer als die Bezugszeit ist, können Dummy-Daten, die nichts mit den tatsächlichen Daten zu tun haben, auf mindestens eine Seite benachbart zu der oben beschriebenen (p-1)-ten Seite mit nach der ersten Operationsbedingung geschriebenen Daten geschrieben werden, und Daten können ab der nächsten Seite nach einer zweiten Operationsbedingung geschrieben werden. Obwohl 13 ein Beispiel zum Schreiben von Daten auf manche Seiten (zum Beispiel (p+2)-te bis q-te Seiten) nach der zweiten Operationsbedingung nach dem Schreiben von Dummy-Daten auf zwei Seiten (zum Beispiel p-te bis (p+1)-te Seiten) aufzeigt, sind eine oder mehrere hierin beschriebene Ausführungsformen nicht darauf beschränkt. Zum Beispiel kann eine Schreiboperation nach der zweiten Operationsbedingung durchgeführt werden, nachdem Dummy-Daten auf eine oder mehrere Seiten geschrieben worden sind.
  • 14 und 15 sind Flussdiagramme eines Betriebsverfahrens eines Speichercontrollers nach einem Ausführungsbeispiel. 14 und 15 zeigen ein Beispiel zur Identifizierung eines Blocks basierend auf einer Bestimmung einer von einem Host empfangenen Adresse und somit eine Veränderung einer Operationsbedingung auf.
  • Bezugnehmend auf 14 kann ein Speichercontroller (in Operation S31) eine Speichervorrichtung, welche eine Mehrzahl an Blöcken enthält, steuern und kann zum Beispiel eine Schreibanforderung und eine entsprechende Adresse von einem Host empfangen. Der Speichercontroller kann (in Operation S32) durch Antreiben der FTL nach manchen Ausführungsformen eine vom Host empfangene logische Adresse in eine physische Adresse umwandeln und kann durch Bezugnahme auf die physische Adresse einen Block bestimmen, in den Daten geschrieben werden sollen. Außerdem kann der Speichercontroller eine Mehrzahl an Timern zur Bestimmung eines EPI enthalten, und wenn ein Timer ausgerichtet ist, um einem Block zu entsprechen, kann ein EPI des bestimmten Blocks (in Operation S33) durch Bezugnahme auf einen Wert eines Timers, der dem bestimmten Blocks entspricht, bestimmt werden.
  • Nach manchen Ausführungsformen kann das bestimmte EPI (in Operation S34) mit der Bezugszeit Tref verglichen werden und wenn das bestimmte EPI gleich oder geringer als die Bezugszeit Tref ist, kann der Speichercontroller (in Operation S35) Steuerinformationen, welche eine normale Schreibbedingung angeben, erzeugen und die Steuerinformationen an die Speichervorrichtung ausgeben. Die normale Schreibbedingung kann in manchen Ausführungsformen einer ersten Schreibbedingung entsprechen und dementsprechend kann ein Pegelanstieg von Spannungsimpulsen einer ISPP-Spannung in der normalen Schreibbedingung relativ groß sein und ein Pegel einer Prüfspannung kann relativ niedrig sein. Wenn das bestimmte EPI andererseits größer als die Bezugszeit Tref ist, kann der Speichercontroller (in Operation S36) Steuerinformationen, welche eine veränderte Schreibbedingung angeben, erzeugen und kann die Steuerinformationen an die Speichervorrichtung ausgeben. Ein Pegelanstieg von Spannungsimpulsen einer ISPP-Spannung in der veränderten Schreibbedingung kann relativ klein sein und ein Pegel einer Prüfspannung kann relativ hoch sein.
  • 15 zeigt ein Beispiel zur Änderung einer Operationsbedingung durch Verändern eines Pegels einer Lesespannung auf.
  • Bezugnehmend auf 15 kann ein Speichercontroller (in Operation S41) eine Leseanforderung und eine entsprechende Adresse von einem Host empfangen und der Speichercontroller kann (in Operation S42) basierend auf der empfangenen Adresse einen Block und eine Seite, welche der Daten-Leseanforderung unterliegen, bestimmen. EPI-Informationen, die während eines Prozesses zum Schreiben von Daten auf die Seite bestimmt werden, können im Speichercontroller oder einer Speichervorrichtung gespeichert werden und die EPI-Informationen, welche der Seite entsprechen, können (in Operation S43) während eines Prozesses zum Lesen von Daten identifiziert werden.
  • Basierend auf den identifizierten EPI-Informationen kann (in Operation S44) bestimmt werden, ob das EPI während des Prozesses zum Schreiben von Daten auf die Seite gleich oder geringer als die Bezugszeit Tref ist oder nicht, und wenn das identifizierte EPI gleich oder geringer als die Bezugszeit Tref ist, kann der Speichercontroller (in Operation S45) Steuerinformationen, welche eine normale Lesebedingung angeben, erzeugen und die Steuerinformationen an die Speichervorrichtung ausgeben. Wenn das identifizierte EPI andererseits größer als die Bezugszeit Tref ist, kann der Speichercontroller (in Operation S46) Steuerinformationen, welche eine veränderte Lesebedingung angeben, erzeugen und die Steuerinformationen an die Speichervorrichtung ausgeben.
  • 16A und 16B sind Blockdiagramme eines Speichersystems nach einer modifizierbaren Ausführungsform.
  • Bezugnehmend auf 16A kann ein Speichersystem 300 einen Speichercontroller 310 und eine Speichervorrichtung 320 enthalten und der Speichercontroller 310 kann einen EPI-Detektor 311 und einen Steuerinformationsgenerator 312 enthalten. Die Speichervorrichtung 320 kann ein Speicherzellenarray 321, das die Mehrzahl an Blöcken BLK1 bis BLKz enthält, und eine Steuerlogik 322 enthalten. Der Speichercontroller 310 kann den Befehl/die Adresse CMD/ADDR an die Speichervorrichtung 320 übermitteln, kann die Daten DATA an die Speichervorrichtung 320 übertragen oder von dieser empfangen, und kann nach einer Ausführungsform die Steuerinformationen CTRL_OC zur Steuerung einer Operationsbedingung an die Speichervorrichtung 320 übermitteln.
  • Der EPI-Detektor 311 kann eine Mehrzahl an Timern Timer 1 bis Timer z enthalten und die Anzahl an Timern Timer 1 bis Timer z kann der Anzahl an Blöcken BLK1 bis BLKz entsprechen. Der Speichercontroller 310 kann eine Position eines Blocks, der einer vom Host empfangenen Daten-Schreibanforderung unterliegt, bestimmen und der EPI-Detektor 311 kann ein EPI des entsprechenden Blocks durch Bezugnahme auf einen Wert eines Timers, der dem bestimmten Block entspricht, bestimmen.
  • Jeder der Timer Timer 1 bis Timer z kann basierend auf einer Bestimmung eines Zeitraums zwischen einer Löschzeit und einer Schreibzeit eines entsprechenden Blocks einen EPI bestimmen. Zum Beispiel kann der erste Timer Timer 1, der dem ersten Block BLK1 entspricht, einen EPI des ersten Blocks BLK1 durch Bestimmen einer verstrichenen Zeit seit der jüngsten Löschoperation des ersten Blocks BLK1 bestimmen. Der Steuerinformationsgenerator 312 kann die Steuerinformationen CTRL_OC, welche eine Operationsbedingung angeben, basierend auf dem bestimmten EPI des ersten Blocks BLK1 erzeugen und die Steuerinformationen CTRL_OC an die Speichervorrichtung 320 übermitteln.
  • Bezugnehmend auf 16B kann ein Speichersystem 400 einen Speichercontroller 410 und eine Speichervorrichtung 420 enthalten und der Speichercontroller 410 kann einen EPI-Detektor 411 und einen Steuerinformationsgenerator 412 enthalten. Die Speichervorrichtung 420 kann ein Speicherzellenarray 421, das die Mehrzahl an Blöcken BLK1 bis BLKz enthält, und eine Steuerlogik 422 enthalten. Der EPI-Generator 411 kann einen oder mehrere Timer enthalten und 16B zeigt ein Beispiel eines Times, der von mindestens zwei Blöcken geteilt wird, auf. Nach einem Ausführungsbeispiel kann das Speichersystem 400 eine Speicherschaltung zum Speichern von Informationen bezüglich EPIs der Mehrzahl an Blöcken BLK1 bis BLKz enthalten und zum Beispiel kann der Speichercontroller 410 eine Löschzeit-Speicherschaltung 413 enthalten oder Informationen bezüglich Löschzeiten der Mehrzahl an Blöcken BLK1 bis BLKz können in einem Teilbereich (zum Beispiel einem Meta-Bereich) des Speicherzellenarrays 421 gespeichert werden.
  • Ein Beispiel, in dem ein Timer im EPI-Detektor 411 EPIs des ersten Blocks BLK1 und des zweiten Blocks BLK2 erfasst, lautet wie folgt. Der Timer kann einen besonderen Zeitpunkt basierend auf einer Zeit, die seit einem Bezugspunkt verstrichen ist, bestimmen und kann dementsprechend eine verstrichene Zeit, nachdem eine Löschoperation am ersten Block BLK1 durchgeführt worden ist, und eine verstrichene Zeit, nachdem die Löschoperation am zweiten Block BLK2 durchgeführt worden ist, bestimmen. Zum Beispiel können sich eine Löschzeit des ersten Blocks BLK1 und eine Löschzeit des zweiten Blocks BLK2 voneinander unterscheiden und die bestimmten Löschzeiten können in der Löschzeit-Speicherschaltung 413 oder einem Meta-Bereich des Speicherzellenarrays 421 gespeichert werden.
  • Anschließend kann der Timer weiterhin eine verstrichene Zeit bestimmen und kann, während eine Schreibanforderung bezüglich des ersten Blocks BLK1 empfangen wird, eine Schreibzeit des ersten Blocks BLK1 bestimmen. Der EPI-Detektor 411 kann Informationen, welche die zuvor gespeicherte Löschzeit des ersten Blocks BLK1 kennzeichnen, bestimmen, kann ein EPI, das einen Zeitraum zwischen der Schreibzeit und der Löschzeit kennzeichnet, bestimmen, und kann nach manchen Ausführungsformen eine Schreiboperation am ersten Block BLK1 nach einer von einer Mehrzahl an Operationsbedingungen basierend auf dem bestimmten EPI durchführen. Ähnlich kann der Timer eine Schreibzeit des zweiten Blocks BLK2 bestimmen und kann ein EPI des zweiten Blocks BLK2 basierend auf Informationen, welche die zuvor gespeicherte Löschzeit des zweiten Blocks BLK2 und die Schreibzeit des zweiten Blocks BLK2 kennzeichnen, bestimmen.
  • 17 ist ein Blockdiagramm eines Speichersystems 500 nach einer weiteren modifizierbaren Ausführungsform. 17 zeigt ein Beispiel zur Speicherung von Einstellinformationen bezüglich einer Mehrzahl an Operationsbedingungen in einem Speichercontroller auf.
  • Bezugnehmend auf 17 kann das Speichersystem 500 einen Speichercontroller 510 und eine Speichervorrichtung 520 enthalten und der Speichercontroller 510 kann einen EPI-Detektor 511, einen Steuerinformationsgenerator 512 und einen Einstellinformationsgenerator 513 enthalten. Die Speichervorrichtung 520 kann ein Speicherzellenarray 521, das die Mehrzahl an Blöcken BLK1 bis BLKz enthält, einen Spannungsgenerator 522 und eine Steuerlogik 523 enthalten. Der Speichercontroller 510 kann den Befehl/die Adresse CMD/ADDR an die Speichervorrichtung 520 übermitteln und kann die Daten DATA an die Speichervorrichtung 520 übertragen oder von dieser empfangen.
  • Nach manchen Ausführungsformen kann der Speichercontroller 510 einen Block, der einer vom Host empfangenen Daten-Schreibanforderung unterliegt, bestimmen und kann ein EPI des bestimmten Blocks bestimmen. Der EPI-Detektor 511 kann ein Erfassungsergebnis Det, das durch Bestimmen eines EPI des Blocks, welcher der Schreibanforderung unterliegt, erhalten wird, an den Steuerinformationsgenerator 512 übermitteln, der Steuerinformationsgenerator 512 kann das EPI des Blocks, welcher der Schreibanforderung unterliegt, mit einer oder mehreren Bezugszeiten vergleichen, und kann basierend auf einem Vergleichsergebnis davon die Steuerinformationen CTRL_OC an den Einstellinformationsgenerator 513 übermitteln.
  • Der Einstellinformationsgenerator 513 kann Einstellinformationen Info_set zum Einstellen von Pegeln von verschiedenen Spannungen zur Verwendung in einer Speicheroperation innerhalb der Speichervorrichtung 520 speichern. Nach einer Ausführungsform kann die Speichervorrichtung 520 basierend auf einem Erfassungsergebnis des EPI des Blocks eine Schreiboperation nach einer von einer Mehrzahl an Operationsbedingungen durchführen, und der Einstellinformationsgenerator 513 kann die Einstellinformationen Info_set einer Operationsbedingung, welche den Steuerinformationen CTRL_OC aus Einstellinformationen der Mehrzahl an Operationsbedingungen entspricht, ausgeben.
  • 18 ist ein Blockdiagramm eines Speichersystems 600 nach einer weiteren modifizierbaren Ausführungsform. 18 zeigt ein Beispiel einer Bestimmung von EPIs von Blöcken innerhalb einer Speichervorrichtung auf.
  • Bezugnehmend auf 18 kann das Speichersystem 600 einen Speichercontroller 610 und eine Speichervorrichtung 620 enthalten und die Speichervorrichtung 620 kann ein Speicherzellenarray 621, das die Mehrzahl an Blöcken BLK1 bis BLKz enthält, einen Spannungsgenerator 622, einen EPI-Detektor 623 und eine Steuerlogik 624 enthalten. Der Speichercontroller 610 kann den Befehl/die Adresse CMD/ADDR an die Speichervorrichtung 620 übermitteln, kann die Daten DATA an die Speichervorrichtung 620 übertragen oder von dieser empfangen, und kann das Steuersignal CTRL zur Steuerung einer Speicheroperation an die Speichervorrichtung 620 übermitteln.
  • Die Speichervorrichtung 620 kann einen Block, in den Daten geschrieben werden sollen, basierend auf der entlang mit einem Schreibbefehl vom Speichercontroller 610 übermittelten Adresse ADDR bestimmen. Zum Beispiel kann die Adresse ADDR eine Blockadresse enthalten, welche einen aus einer Mehrzahl an Blöcken des Speicherzellenarrays 621 angibt, und der EPI-Detektor 623 kann ein EPI des Blocks, das basierend auf der Blockadresse ausgewählt wird, bestimmen. Wie in der vorherigen Ausführungsform kann der EPI-Detektor 623 einen oder mehrere Timer enthalten und kann zum Beispiel genauso viele Timer wie Blöcke des Speicherzellenarrays 621 enthalten oder kann weniger Timer als Blöcke enthalten.
  • Zum Beispiel, in Bezug auf einen ersten Block, kann eine Löschoperation am ersten Block nach einem vom Speichercontroller 610 empfangenen Befehl durchgeführt werden oder eine Löschoperation kann am ersten Block durch eine interne Operation, wie eine Speicherbereinigungsoperation innerhalb der Speichervorrichtung 620, durchgeführt werden. Der EPI-Detektor 623 kann eine Löschzeit des ersten Blocks bestimmen, kann einen EPI des ersten Blocks durch Bestimmen einer Zeit, welche seit der jüngsten Löschoperation des ersten Blocks verstrichen ist, bestimmen, und kann EPI-Informationen Info _EPI, welche das bestimmte EPI kennzeichnen, an die Steuerlogik 624 übermitteln.
  • Die Steuerlogik 624 kann eine Operationsbedingungs-Einstellvorrichtung enthalten und die Operationsbedingungs-Einstellvorrichtung kann Einstellinformationen bezüglich einer Mehrzahl an Operationsbedingungen enthalten. Die Steuerlogik 624 kann eine Operationsbedingung der Speichervorrichtung 620 basierend auf den EPI-Informationen Info _EPI bezüglich des ersten Blocks, welche vom EPI-Detektor 623 empfangen werden, einstellen. Zum Beispiel kann die Steuerlogik 624 den Spannungsgenerator 622 nach Einstellinformationen, die einer aus der Mehrzahl an Operationsbedingungen ausgewählten Operationsbedingung entsprechen, steuern und der Spannungsgenerator 622 kann eine Programmspannung mit einem veränderten Pegel, eine Prüfspannung und eine Lesespannung ausgeben.
  • 19 und 20 sind Flussdiagramme eines Betriebsverfahrens eines Speichersystems nach einer modifizierbaren Ausführungsform.
  • Bezugnehmend auf 19 kann ein Speichersystem ein EPI bestimmen, wenn es eine Schreiboperation an einem Block nach manchen Ausführungsformen durchführt, und kann, wenn eine Schreibanforderung bezüglich eines ersten Blocks empfangen wird, ein EPI des ersten Blocks (in Operation S51) bestimmen. Das bestimmte EPI des ersten Blocks kann (in Operation S52) mit der Bezugszeit Tref verglichen werden, und da das EPI des ersten Blocks gleich oder geringer als die Bezugszeit Tref ist, können Daten (in Operation S53) nach einer normalen Schreibbedingung in den ersten Block geschrieben werden. Wenn das EPI des ersten Blocks andererseits größer als die Bezugszeit Tref ist, können (in Operation S54) Daten durch Verwenden einer veränderten Schreibbedingung, bei der ein Pegel von mindestens einer von einer Programmspannung und einer Prüfspannung verändert wird, nach manchen Ausführungsformen in den ersten Block geschrieben werden, und zum Beispiel können Daten nach einer von ersten bis N-ten veränderten Bedingungen als eine Mehrzahl an veränderten Schreibbedingungen in den ersten Block geschrieben werden. Das heißt, während Zeit verstreicht, nachdem der erste Block gelöscht worden ist, kann das EPI des ersten Blocks mit einer aus einer Mehrzahl an Stufen bestimmt werden und eine aus einer Mehrzahl an veränderten Schreibbedingungen kann nach einem Ergebnis einer Bestimmung des EPI ausgewählt werden.
  • Während eines Betriebs der Speichersystems kann eine plötzliche Abschaltung (SPO) auftreten. Aufgrund des Auftretens einer SPO kann ein Timer zur Bestimmung von EPIs zurückgesetzt werden oder Informationen, welche Löschzeiten von Blöcken kennzeichnen, können gelöscht werden, und somit kann sich die Genauigkeit des EPI-Erfassungsergebnisses verringern. Nach einer Ausführungsform kann das Speichersystem die SPO (in Operation S55) erfassen und kann (in Operation S56) eine Daten-Schreibanforderung bezüglich des ersten Blocks nach der Bestimmung der SPO empfangen. Diesbezüglich, wenn eine Schreibanforderung empfangen wird, nachdem die SPO auftritt, kann angenommen werden, dass viel Zeit verstrichen ist, nachdem eine Löschoperation am tatsächlichen ersten Block durchgeführt worden ist, und Daten können (in Operation S54) nach einer von ersten bis N-ten veränderten Schreibbedingungen für den ersten Block in den ersten Block geschrieben werden. In einem Fall, in dem eine Mehrzahl an veränderten Schreibbedingungen definiert wird, wenn keine SPO auftritt, kann eine veränderte Schreibbedingung nach einem mit Bezug auf einen Schreib-angeforderten Block bestimmten EPI ausgewählt werden, und nachdem die SPO auftritt, mit Bezug auf einen Schreib-angeforderten Block, kann eine aus der Mehrzahl an veränderten Schreibbedingungen ausgewählt werden oder eine besondere veränderte Schreibbedingung kann ausgewählt werden.
  • 20 zeigt ein Beispiel einer Speicheroperation, auf welche Operationsbedingungen angewandt werden, nach Ausführungsbeispielen auf.
  • Bezugnehmend auf 20 kann (in Operation S61) ein Speichersystem verschiedene Speicheroperationen durch eine von einem Host empfangene Anforderung und interne Operationen durchführen, und ein Typ einer durchgeführten Speicheroperation kann bestimmt werden. Die Speicheroperation kann an einem Block durchgeführt werden oder kann gleichzeitig oder nacheinander an einer Mehrzahl an Blöcken durchgeführt werden.
  • Nach einer Ausführungsform kann (in Operation S62) bestimmt werden, ob die Speicheroperation dem Schreiben von Benutzerdaten, Schreiben von Meta-Daten oder einer Speicherbereinigung entspricht. Wenn zum Beispiel die Speicheroperation nicht der oben beschriebenen Operation entspricht, kann die entsprechende Speicheroperation durchgeführt werden, ohne dass eine EPI-Erfassung separat durchgeführt werden muss und ohne das Einstellen einer Operationsbedingung. Wenn andererseits die Speicheroperation einer Schreiboperation von Benutzerdaten oder Meta-Daten entspricht, kann nach manchen Ausführungsformen (in Operation S64) ein Block, in den Benutzerdaten oder Meta-Daten geschrieben werden sollen, bestimmt werden und ein EPI des bestimmten Blocks kann bestimmt werden, und (in Operation S65) kann bestimmt werden, ob das bestimmte EPI gleich oder geringer als die Bezugszeit Tref ist oder nicht. Wenn das bestimmte EPI gleich oder geringer als die Bezugszeit Tref ist, kann die Speicheroperation (in Operation S66) durch Verwenden einer normalen Operationsbedingung am Block durchgeführt werden. Wenn das bestimmte EPI andererseits größer als die Bezugszeit Tref ist, kann die Speicheroperation (in Operation S67) durch Verwenden einer veränderten Operationsbedingung am Block durchgeführt werden.
  • Wenn die Speicheroperation einer Speicherbereinigungsoperation entspricht, können in einem oder mehreren Blöcken gespeicherte gültige Daten in einen anderen Block verschoben werden, und ein freier Block kann durch Löschen des einen oder der mehreren Blöcke nach der Verschiebung der gültigen Daten erzeugt werden. Wenn zum Beispiel eine Löschoperation an einem ersten Block durchgeführt wird, können gültige Daten im ersten Block in einen zweiten Block verschoben werden, und diesbezüglich kann ein EPI des zweiten Blocks bestimmt werden. Das heißt, basierend auf einem Ergebnis eines Vergleichs des EPI, das mit Bezug auf den zweiten Block bestimmt wird, mit der Bezugszeit Tref, können gültige Daten durch Verwenden einer normalen Operationsbedingung in den zweiten Block geschrieben werden oder können durch Verwenden einer veränderten Operationsbedingung in den zweiten Block geschrieben werden.
  • 21 ist ein Blockdiagramm eines Beispiels einer Speichervorrichtung in einem SSD-System nach Ausführungsformen.
  • Bezugnehmend auf 21 kann ein SSD-System 700 einen Host 710 und ein SSD 720 enthalten. Das SSD 720 kann Signale mit dem Host 710 mittels eines Signalverbinders austauschen und kann Leistung mittels eines Leistungsverbinders empfangen. Das SSD 720 kann einen SSD-Controller 721, eine Hilfsleistungsversorgung und Speichervorrichtungen 723_1 bis 723_n enthalten. Diesbezüglich kann das SSD 720 unter Verwendung der oben beschriebenen Ausführungsformen mit Bezug auf 1 bis 20 umgesetzt werden. Nach einer Ausführungsform kann der SSD-Controller 721 einen Betriebszustandscontroller 721_1 enthalten und jede der Speichervorrichtungen 723_1 bis 723_n kann eine Mehrzahl an Blöcken enthalten.
  • Die hierin beschriebenen Ausführungsformen können durch das in 21 aufgezeigte SSD-System 700 umgesetzt werden und während Schreib- und/oder Leseoperationen an den Speichervorrichtungen 723_1 bis 723_n kann der SSD-Controller 721 ein EPI für jeden Block bestimmen und kann basierend auf einem Erfassungsergebnis Operationsbedingungen der Speichervorrichtungen 723_1 bis 723_n steuern. Der Betriebszustandscontroller 721_1 kann ein Element zur Bestimmung eines EPI und ein Element, das Steuerinformationen erzeugt, welche eine Operationsbedingung angeben, enthalten. Außerdem kann jede der Speichervorrichtungen 723_1 bis 723_n basierend auf den Steuerinformationen Einstellinformationen zur Durchführung einer Speicheroperation nach einer Operationsbedingung speichern. Nach manchen Ausführungsformen, wenn Daten nach einem langen EPI-Zustand programmiert werden, kann eine Schwellenspannungsverteilung nach der Programmieroperation reduziert werden, und eine Verschlechterung einer Schwellenspannungs-Verteilungseigenschaft kann durch Verändern von mindestens einer von einer Programmspannung, einer Prüfspannung und einer Lesespannung ausgeglichen werden.
  • Obwohl das erfinderische Konzept mit Bezug auf Ausführungsformen davon besonders gezeigt und beschrieben worden ist, versteht es sich, dass verschiedene Änderungen in Form und Details darin vorgenommen werden können, ohne dabei vom Umfang der nachfolgenden Ansprüche abzuweichen.

Claims (19)

  1. Betriebsverfahren eines Speichersystems (10; 300; 400; 500; 600; 720), das eine Speichervorrichtung (200; 320; 420; 520; 620; 723_1, 723_2, 723_3) aufweist, welche eine Mehrzahl an Blöcken (BLK1-BLKi; BLK1-BLKz) aufweist, wobei das Betriebsverfahren aufweist: wenn eine Daten-Schreibanforderung mit Bezug auf einen ersten Block empfangen wird, Bestimmen eines Lösch-Programm-Intervalls, EPI, das einen nach einem Löschen des ersten Blocks verstrichenen Zeitraum kennzeichnet; als Reaktion auf das bestimmte EPI, das gleich oder kleiner als eine Bezugszeit ist, Programmieren von Daten in den ersten Block basierend auf einer ersten Operationsbedingung ausgewählt aus einer Mehrzahl an Operationsbedingungen; und als Reaktion auf das bestimmte EPI, das größer als die Bezugszeit ist, Programmieren der Daten in den ersten Block basierend auf einer zweiten Operationsbedingung ausgewählt aus der Mehrzahl an Operationsbedingungen, wobei ein Pegel von mindestens einer von einer Programmspannung (Vpgm) und einer Prüfspannung (Vvfy) unter der ersten Operationsbedingung anders ist als ein entsprechender Pegel unter der zweiten Operationsbedingung.
  2. Betriebsverfahren nach Anspruch 1, wobei die Programmspannung (Vpgm) eine Programmierspannung für einen inkrementellen Schrittimpuls (ISPP) aufweist, welche eine Mehrzahl an Spannungsimpulsen aufweist, und wobei ein Spannungsanstieg der Spannungsimpulse unter der zweiten Operationsbedingung geringer ist als ein entsprechender Spannungsanstieg der Spannungsimpulse unter der ersten Operationsbedingung.
  3. Betriebsverfahren nach Anspruch 2, wobei die Höchstanzahl der Spannungsimpulse unter der zweiten Operationsbedingung größer ist als die Höchstanzahl der Spannungsimpulse unter der ersten Operationsbedingung.
  4. Betriebsverfahren nach Anspruch 1, wobei ein Pegel der Prüfspannung (Vvfy) unter der zweiten Operationsbedingung höher ist als ein Pegel der entsprechenden Prüfspannung (Vvfy) unter der ersten Operationsbedingung.
  5. Betriebsverfahren nach Anspruch 1, wobei das Programmieren der Daten in den ersten Block das Programmieren von Daten auf eine erste Seite des ersten Blocks aufweist, und wobei das Verfahren ferner aufweist: wenn die Schreibanforderung empfangen wird, Speichern von Informationen bezüglich des bestimmten EPIs in der Speichervorrichtung (200; 320; 420; 520; 620; 723_1, 723_2, 723_3); wenn eine Daten-Leseanforderung mit Bezug auf die erste Seite des ersten Blocks empfangen wird, Lesen der gespeicherten Informationen bezüglich des bestimmten EPIs entsprechend der ersten Seite; und Auswählen eines Pegels einer Lesespannung nach den Informationen bezüglich des EPIs, wobei als Reaktion auf die Informationen bezüglich des EPIs, welche kennzeichnen, dass das EPI gleich oder geringer als die Bezugszeit ist, Daten der ersten Seite unter Verwendung einer ersten Lesespannung gelesen werden, und als Reaktion auf die Informationen bezüglich des EPIs, welche kennzeichnen, dass das EPI größer als die Bezugszeit ist, Daten der ersten Seite unter Verwendung einer zweiten Lesespannung gelesen werden, und wobei ein Pegel der zweiten Lesespannung niedriger ist als ein Pegel der ersten Lesespannung.
  6. Betriebsverfahren nach Anspruch 1, wobei das Speichersystem (10; 300; 400) ferner einen Speichercontroller (100; 310; 410) aufweist, der konfiguriert ist, um mit einem Host zu kommunizieren, wobei das Betriebsverfahren ferner aufweist: Bestimmen des ersten Blocks, in den die Daten geschrieben werden sollen, mittels des Speichercontrollers basierend auf einer vom Host empfangenen Adresse; und Ausgeben von Steuerinformationen (CTRL_OC) an die Speichervorrichtung (200; 320; 420) mittels des Speichercontrollers (100; 310; 410), wobei die Steuerinformationen (CTRL _OC) eine Operationsbedingung ausgewählt nach dem bestimmten EPI angeben.
  7. Betriebsverfahren nach Anspruch 6, wobei die Speichervorrichtung (200) erste Einstellungsinformationen und zweite Einstellungsinformationen speichert, wobei die Speichervorrichtung (200) als Reaktion auf die durch den Speichercontroller (100; 310; 410) empfangenen Steuerinformationen (CTRL_OC) entweder die ersten Einstellungsinformationen oder die zweiten Einstellungsinformationen auswählt, und wobei die ausgewählten ersten Einstellungsinformationen oder zweiten Einstellungsinformationen einen Pegel von mindestens einer von einer Programmspannung (Vpgm) und einer Prüfspannung (Vvfy) zur Verwendung in einer Schreiboperation in den ersten Block der Speichervorrichtung (200) einstellen.
  8. Betriebsverfahren nach Anspruch 1, ferner aufweisend: Erfassen einer abrupten Leistungsabschaltung des Speichersystems; nachdem die abrupte Leistungsabschaltung aufgetreten ist, Empfangen der Daten-Schreibanforderung mit Bezug auf den ersten Block; und unabhängig vom EPI des ersten Blocks, Schreiben von Daten in den ersten Block basierend auf der zweiten Operationsbedingung.
  9. Betriebsverfahren nach Anspruch 1, ferner aufweisend ein Schreiben von Daten auf eine oder mehrere Seiten basierend auf der ersten Operationsbedingung und ein Schreiben von Daten auf eine oder mehrere zweite Seiten basierend auf der zweiten Operationsbedingung.
  10. Speichercontroller (100; 310; 410; 510), der konfiguriert ist, um eine Speichervorrichtung (200) zu steuern, welche eine Mehrzahl an Blöcken (BLK1-BLKi; BLK1-BLKz) aufweist, wobei der Speichercontroller (100; 310; 410; 510) aufweist: eine Host-Schnittstelle (120), die konfiguriert ist, um mit einem Host zu kommunizieren und eine Daten-Schreibanforderung und eine Adresse vom Host zu empfangen; einen Lösch-Programm-Intervall,EPI,-Detektor (140; 311; 411; 511), der konfiguriert ist, um ein EPI zu bestimmen, das einen nach dem Löschen eines ersten Blocks der Mehrzahl an Blöcken (BLK1-BLKi; BLK1-BLKz) der Speichervorrichtung (200), welches der Daten-Schreibanforderung unterliegt, verstrichenen Zeitraum kennzeichnet; und einen Steuerinformationsgenerator (150; 312; 412; 512), der konfiguriert ist, um zu veranlassen, dass Daten in den ersten Block nach einer aus einer Mehrzahl an Operationsbedingungen ausgewählten Operationsbedingung geschrieben werden, Steuerinformationen (CTRL_OC) auszugeben, welche die basierend auf dem bestimmten EPI ausgewählte Operationsbedingung angeben, wobei der Steuerinformationsgenerator (150; 312; 412; 512) ferner konfiguriert ist, um: als Reaktion auf das bestimmte EPI, das gleich oder geringer als eine Bezugs-zeit ist, die Steuerinformationen (CTRL _OC), welche eine erste Operationsbedingung angeben, auszugeben; und als Reaktion auf das bestimmte EPI, das größer als die Bezugszeit ist, die Steuerinformationen (CTRL _OC), welche eine zweite Operationsbedingung angeben, auszugeben, wobei die Steuerinformationen (CTRL_OC) Informationen zur Änderung eines Pegels von mindestens einer von einer Programmspannung (Vpgm) und einer Prüfspannung (Vvfy) zur Verwendung in einer Schreiboperation der Speichervorrichtung (200) der Daten aufweisen.
  11. Speichercontroller nach Anspruch 10, wobei die Programmspannung (Vpgm) eine Programmierspannung für einen inkrementellen Schrittimpuls (ISPP) aufweist, welche eine Mehrzahl an Spannungsimpulsen aufweist, und wobei die Steuerinformationen (CTRL _OC) ferner Informationen aufweisen, die einen Spannungsanstieg der in der Schreiboperation der Speichervorrichtung (200) unter der zweiten Operationsbedingung verwendeten Spannungsimpulse derart einstellen, dass dieser geringer ist als ein entsprechender Spannungsanstieg der Spannungsimpulse unter der ersten Operationsbedingung.
  12. Speichercontroller nach Anspruch 10, wobei die Steuerinformationen (CTRL _OC) Informationen aufweisen, die einen Pegel der Prüfspannung (Vvfy) unter der zweiten Operationsbedingung derart einstellen, dass dieser höher ist als ein entsprechender Pegel der Prüfspannung (Vvfy) unter der ersten Operationsbedingung.
  13. Speichersystem, das eine Speichervorrichtung (200; 520; 620; 723_1, 723_2, 723_3) aufweist, welche eine Mehrzahl an Blöcken (BLK1-BLKi; BLK1-BLKz) aufweist, wobei die Speichervorrichtung (200; 520; 620; 723_1, 723_2, 723_3) aufweist: einen Spannungsgenerator (220; 522; 622), der konfiguriert ist, um eine Programmspannung (Vpgm) und eine Prüfspannung (Vvfy) zur Verwendung in einer Schreiboperation mit Bezug auf die Mehrzahl an Blöcken (BLK1-BLKi; BLK1-BLKz) zu erzeugen; und eine Steuerlogik (230; 523; 624), die konfiguriert ist, um einen Pegel von mindestens einer von der Programmspannung (Vpgm) und der Prüfspannung (Vvfy) als Reaktion auf ein Lösch-Programm-Intervall, EPI, das einen nach einem Löschen des ersten Blocks verstrichenen Zeitraum kennzeichnet, einzustellen.
  14. Speichersystem nach Anspruch 13, wobei die Programmspannung (Vpgm) eine Programmierspannung für einen inkrementellen Schrittimpuls (ISPP) aufweist, welche eine Mehrzahl an Spannungsimpulsen aufweist, und wobei als Reaktion auf das bestimmte EPI, das gleich oder geringer als eine Bezugszeit ist, ein Spannungsanstieg der Spannungsimpulse derart eingestellt wird, dass dieser relativ groß ist, und als Reaktion auf das bestimmte EPI, das größer als die Bezugszeit ist, ein Spannungsanstieg der Spannungsimpulse derart eingestellt wird, dass dieser relativ klein ist.
  15. Speichersystem nach Anspruch 13, wobei als Reaktion auf das bestimmte EPI, das gleich oder geringer als eine Bezugszeit ist, ein Pegel der Prüfspannung (Vvfy) derart eingestellt wird, dass dieser relativ niedrig ist, und als Reaktion auf das bestimmte EPI, das größer als die Bezugszeit ist, ein Pegel der Prüfspannung (Vvfy) derart eingestellt wird, dass dieser relativ hoch ist.
  16. Speichersystem nach Anspruch 13, ferner aufweisend: einen Speichercontroller (721), der einen Betriebszustandscontroller (721_1) aufweist, der konfiguriert ist, um das EPI des ersten Blocks zu bestimmen und um basierend auf dem bestimmten EPI Steuerinformationen (CTRL_OC), welche eine Operationsbedingung aus einer Mehrzahl an Operationsbedingungen angeben, auszugeben, wobei die Steuerlogik (230; 523; 624) ferner konfiguriert ist, um den Pegel von mindestens einer von der Programmspannung (Vpgm) und der Prüfspannung (Vvfy) als Reaktion auf die Steuerinformationen (CTRL _OC) einzustellen.
  17. Speichersystem nach Anspruch 16, wobei die Steuerlogik (624) eine Operationsbedingungs-Einstellvorrichtung aufweist, die konfiguriert ist, um erste Einstellungsinformationen entsprechend einer ersten Operationsbedingung zu speichern und um zweite Einstellungsinformationen entsprechend einer zweiten Operationsbedingung zu speichern, und wobei die Steuerlogik (624) ferner konfiguriert ist, um den Pegel von mindestens einer von der Programmspannung (Vpgm) und der Prüfspannung (Vvfy) nach ausgewählten ersten Einstellungsinformationen oder zweiten Einstellungsinformationen, welche als Reaktion auf die Steuerinformationen (CTRL _OC) ausgewählt werden, einzustellen.
  18. Speichersystem nach Anspruch 16, wobei der erste Block eine erste Seite, auf der Daten nach einer ersten Operationsbedingung aus der Mehrzahl an Operationsbedingungen geschrieben sind, und eine zweite Seite, auf der Daten nach einer zweiten Operationsbedingung geschrieben sind, aufweist, und wobei Schwellenspannungs-Verteilungspegel der zweiten Seite relativ größer sind im Vergleich zu Schwellenspannungs-Verteilungspegel der ersten Seite.
  19. Speichersystem nach Anspruch 13, wobei die Speichervorrichtung (200; 320; 420; 520; 620; 723_1, 723_2, 723_3) konfiguriert ist, um eine Speicherbereinigungsoperation zur Verschiebung von gültigen Daten des ersten Blocks in einen zweiten Block durchzuführen, und wobei während der Speicherbereinigungsoperation ein Pegel von mindestens einer von einer Programmspannung (Vpgm), welche zum Schreiben der gültigen Daten in den zweiten Block verwendet wird, und einer Prüfspannung (Vvfy) basierend auf einem EPI des zweiten Blocks eingestellt wird.
DE102019135863.9A 2019-04-16 2019-12-30 Speichercontroller, Speichervorrichtung und Speichersystem mit verbesserten Schwellenspannungs-Verteilungseigenschaften und ähnliche Betriebsverfahren Active DE102019135863B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0044478 2019-04-16
KR1020190044478A KR102671402B1 (ko) 2019-04-16 2019-04-16 문턱전압 산포 특성을 향상한 메모리 컨트롤러, 메모리 시스템 및 그 동작방법

Publications (2)

Publication Number Publication Date
DE102019135863A1 DE102019135863A1 (de) 2020-10-22
DE102019135863B4 true DE102019135863B4 (de) 2024-05-29

Family

ID=72660545

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019135863.9A Active DE102019135863B4 (de) 2019-04-16 2019-12-30 Speichercontroller, Speichervorrichtung und Speichersystem mit verbesserten Schwellenspannungs-Verteilungseigenschaften und ähnliche Betriebsverfahren

Country Status (5)

Country Link
US (2) US11183250B2 (de)
KR (1) KR102671402B1 (de)
CN (1) CN111833949A (de)
DE (1) DE102019135863B4 (de)
TW (1) TW202040576A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696074B (zh) * 2019-01-24 2020-06-11 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
KR102547949B1 (ko) * 2021-01-27 2023-06-26 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11456040B2 (en) * 2021-02-25 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and error correction method in memory device
CN113064558B (zh) * 2021-06-04 2021-09-17 广东汇天航空航天科技有限公司 一种数据存储方法和装置
TWI826161B (zh) * 2022-12-02 2023-12-11 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679133B2 (en) 2007-11-08 2010-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices
US20110233648A1 (en) 2010-03-26 2011-09-29 Samsung Electronics Co., Ltd. Three-Dimensional Semiconductor Memory Devices And Methods Of Fabricating The Same
US20130051144A1 (en) 2011-08-29 2013-02-28 Hitachi, Ltd. Semiconductor storage device comprising electrically rewritable nonvolatile semiconductor memory
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8559235B2 (en) 2010-08-26 2013-10-15 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US8654587B2 (en) 2010-08-11 2014-02-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices, channel boosting methods thereof, programming methods thereof, and memory systems including the same
US20160203047A1 (en) 2015-01-13 2016-07-14 Hyery No Operation method of nonvolatile memory system

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69629315T2 (de) 1996-05-22 2004-04-22 Macronix International Co. Ltd., Hsinchu Flashspeicheranordnung mit löschungsunterbrechungslogik unter verwendung von mehreren prüfpunkten
IT1303204B1 (it) 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
ITMI20011232A1 (it) * 2001-06-12 2002-12-12 St Microelectronics Srl Metodo di riprogrammazione successiva ad una operazione di cancellazione di una matrice di celle di memoria non volatile, in particolare di
US6717847B2 (en) 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US7551492B2 (en) 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
US7802064B2 (en) 2006-03-31 2010-09-21 Mosaid Technologies Incorporated Flash memory system control scheme
KR20110018753A (ko) * 2009-08-18 2011-02-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
US8380915B2 (en) 2010-01-27 2013-02-19 Fusion-Io, Inc. Apparatus, system, and method for managing solid-state storage media
KR101655306B1 (ko) 2010-02-24 2016-09-07 삼성전자주식회사 메모리 시스템 및 그것의 액세스 방법
WO2012009812A1 (en) 2010-07-21 2012-01-26 Mosaid Technologies Incorporated Multipage program scheme for flash memory
US9047955B2 (en) 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
KR101988434B1 (ko) * 2012-08-31 2019-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 서브-블록 관리 방법
US9361220B2 (en) * 2013-09-17 2016-06-07 Sandisk Technologies Inc. Apparatus and method of using dummy data while storing data at a multi-bit storage element
KR102102224B1 (ko) 2013-10-01 2020-04-20 삼성전자주식회사 저장 장치 및 그것의 프로그램 방법
KR102211865B1 (ko) * 2014-05-20 2021-02-04 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR102218722B1 (ko) * 2014-06-09 2021-02-24 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
JP2016054017A (ja) * 2014-09-04 2016-04-14 株式会社東芝 半導体記憶装置
JP6203152B2 (ja) 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
KR102253592B1 (ko) * 2014-12-23 2021-05-18 삼성전자주식회사 초기 문턱 전압 분포 변화를 보상할 수 있는 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템
KR102456104B1 (ko) * 2015-08-24 2022-10-19 삼성전자주식회사 데이터 신뢰성에 따라 동작 조건을 변경하는 저장 장치의 동작 방법
US9899092B2 (en) * 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US9761308B1 (en) 2016-03-11 2017-09-12 Western Digital Technologies, Inc. Systems and methods for adaptive read level adjustment
EP3447646A4 (de) * 2016-04-21 2019-04-24 Fujitsu Frontech Limited Schreibsteuerungsprogramm, schreibsteuerungsvorrichtung und schreibsteuerungsverfahren
US9830963B1 (en) 2016-05-24 2017-11-28 Sandisk Technologies Llc Word line-dependent and temperature-dependent erase depth

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679133B2 (en) 2007-11-08 2010-03-16 Samsung Electronics Co., Ltd. Vertical-type non-volatile memory devices
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US20110233648A1 (en) 2010-03-26 2011-09-29 Samsung Electronics Co., Ltd. Three-Dimensional Semiconductor Memory Devices And Methods Of Fabricating The Same
US8654587B2 (en) 2010-08-11 2014-02-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices, channel boosting methods thereof, programming methods thereof, and memory systems including the same
US8559235B2 (en) 2010-08-26 2013-10-15 Samsung Electronics Co., Ltd. Nonvolatile memory device, operating method thereof and memory system including the same
US20130051144A1 (en) 2011-08-29 2013-02-28 Hitachi, Ltd. Semiconductor storage device comprising electrically rewritable nonvolatile semiconductor memory
US20160203047A1 (en) 2015-01-13 2016-07-14 Hyery No Operation method of nonvolatile memory system

Also Published As

Publication number Publication date
KR102671402B1 (ko) 2024-05-31
CN111833949A (zh) 2020-10-27
KR20200121654A (ko) 2020-10-26
US20220059172A1 (en) 2022-02-24
US11854623B2 (en) 2023-12-26
TW202040576A (zh) 2020-11-01
US11183250B2 (en) 2021-11-23
DE102019135863A1 (de) 2020-10-22
US20200335169A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
DE102019135863B4 (de) Speichercontroller, Speichervorrichtung und Speichersystem mit verbesserten Schwellenspannungs-Verteilungseigenschaften und ähnliche Betriebsverfahren
CN102985977B (zh) 用于减少非易失性存储器中的状态分布的展宽的擦除和编程技术
DE102013109235A1 (de) Flash-Speichersystem mit Detektor für anormale Wortleitung und Verfahren zum Erfassen einer anormalen Wortleitung
DE112017000206T5 (de) Kompensation von Temperaturschwankungen eines Arbeitsspeichers
CN112166472A (zh) 具有使用基于组件的功能进行的动态校准的存储器子***
DE102008033518B4 (de) Datenverarbeitungsverfahren für eine Solid-State-Disk-Steuereinheit, Solid-State-Disk-Steuereinheit und Datenspeicherelement
DE102017104257A1 (de) Auf Zellenstrom basierende Bitleitungsspannung
DE102005057112B4 (de) Nichtflüchtiges Speicherbauelement und Programmierverfahren
DE102014103125A1 (de) Verfahren und Vorrichtung zum Optimieren des Log-Likelihood-Quotienten (LLR), die verwendet werden für eine nichtflüchtige Speichervorrichtung und zum Korrigieren von Fehlern in einer nichtflüchtigen Speichervorrichtung
DE112008001151B4 (de) Mehrbitprogrammiervorrichtung und Verfahren zum Mehrbitprogrammieren
DE102013108491A1 (de) Nichtflüchtige Speichervorrichtung und Betriebsverfahren mit variablen Speicherzellenzustandsdefinitionen
DE102008009847A1 (de) Verfahren zum Treiben eines nichtflüchtigen Speicherelements und nichtflüchtiges Speicherelement
DE102018105685A1 (de) Multi-Zustands-Programm, das gesteuertes schwaches Boosten für einen nichtflüchtigen Speicher verwendet
DE102018117357A1 (de) Speichervorrichtung mit einer Schaltung zum Erfassen eines Wortleitungsdefektes und Betriebsverfahren derselben
DE102015011991A1 (de) Codierungsschema für vertikale 3D-Flash-Speicher
DE102020107491B4 (de) Speichersystem und verfahren zu dessen betrieb
DE102020105946A1 (de) Speicherzellen-fehlform-abschwächung
DE102018105623A1 (de) Zustandsabhängige Abtastschaltungen und Abtastoperationen für Speichervorrichtungen
DE102020119694A1 (de) Verfahren zur Steuerung einer Operation einer nichtflüchtigen Speichervorrichtung unter Verwendung von Maschinenlernen und Speichersystem
DE102012217730A1 (de) Halbleitervorrichtung und Verfahren des Betreibens von dieser
DE112021002268T5 (de) Neuronales Regressionsnetzwerk zum Identifizieren von Schwellenspannungen, die beim Lesen von Flash-Speichervorrichtungen zu verwenden sind
DE102011054918A1 (de) Nichtflüchtige Speichervorrichtung, Verfahren zum Betreiben derselben und elektronische Vorrichtung mit derselben
DE102008032235A1 (de) Nichtflüchtiges Speicherbauelement, Löschverfahren und Löschtestverfahren
DE102019116097A1 (de) Vorprogramm-lesevorgang zur behebung von wortleitungsfehlern
DE102013200515A1 (de) Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division