DE102019108243B4

DE102019108243B4 - Diodenarray, anordnung und system

Info

Publication number: DE102019108243B4
Application number: DE102019108243.9A
Authority: DE
Inventors: Christopher Söll; Jens Richter; Markus Kösler
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2019-02-21
Filing date: 2019-03-29
Publication date: 2022-06-23
Anticipated expiration: 2039-03-30
Also published as: DE102019108243A1; US20220130878A1; WO2020169742A1

Abstract

Anordnung (3) umfassend wenigstens zweiaufeinanderfolgende Diodenarrays (3a, 3b),wobei ein Diodenarray (3a) wenigstens zwei Bildelemente (5a, 5b) umfasst,wobei- das Diodenarray (3a) einen Verteiler-Transistor (TD) aufweist sowie eine Zuleitung (7) zur Aufnahme eines Referenzstroms und einen ersten Versorgungsanschluss (9a), die zur Versorgung des Verteiler-Transistors (TD) mit diesem gekoppelt sind,- je Bildelement (5a, 5b) eine Diode (D) sowie ein Eingangs-Transistor (TI) vorgesehen sind, der jeweils zur Versorgung der Diode (D) mit dieser gekoppelt ist, wobei- der Verteiler-Transistor (TD) mit dem jeweiligen Eingangs-Transistor (TI) wenigstens zweier Bildelemente (5a, 5b) einen Verteiler-Stromspiegel (SD) bildet, wobei bei der Anordnung (3)- je Bildelement (5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h) ein Gabelungs-Transistor (TF) sowie ein Versorgungs-Transistor (TS) vorgesehen sind, wobei der Gabelungs-Transistor (TF) mit dem Versorgungs-Transistor (TS) jeweils einen Versorgungs-Stromspiegel (SS) bildet, der zur Versorgung der Diode (D) mit dieser gekoppelt ist,- die Anordnung (1) wenigstens einen Ausgangs-Transistor (TO) umfasst, der jeweils zwischen zwei aufeinanderfolgenden Diodenarrays (3a, 3b) angeordnet ist und mit dem Gabelungs-Transistor (TF) eines Bildelements (5d) des ersten der zwei aufeinanderfolgenden Diodenarrays (3a) einen Ausgangs-Stromspiegel (SO) bildet, der zur Versorgung des Verteiler-Transistors (TD) eines darauffolgenden zweiten der zwei aufeinanderfolgenden Diodenarrays (3b) mit diesem gekoppelt ist, wobei- zur Versorgung des Verteiler-Transistors (TD) des ersten der aufeinanderfolgenden Diodenarrays (3a) dieser mit der Zuleitung (7) und dem ersten Versorgungsanschluss (9a) gekoppelt ist.

Description

Es werden ein Diodenarray, eine Anordnung mit wenigstens zwei aufeinanderfolgenden Diodenarrays sowie ein weiteres Diodenarray und ein System angegeben.
In großen Arrays, wie zum Beispiel LED-Arrays oder in Bildsensoren, stellt die Versorgung einzelner Bildelemente („Pixel“) mit einer Referenzspannung oder einem Referenzstrom (sogenannte „Referenzierung“) ein Problem dar, insbesondere da die Anzahl der Verdrahtungsleitungen von der Größe des Arrays beziehungsweise der Anzahl der Bildelemente abhängen kann.
Ein Array 30 (vgl. 1) weist üblicherweise eine Vielzahl von Bildelementen 5a, 5b auf, die matrixartig in n Spalten und m Zeilen angeordnet sind.
Um eine Anzahl der Verdrahtungsleitungen gering zu halten kann dabei eine Versorgung der einzelnen Bildelemente 5a, 5b mittels einer Referenzspannung Vref erfolgen („Spannungsreferenzierung“). Hierzu kann das Array 30 in einem System 1' zusammen mit einer Referenzspannungsquelle 2a angeordnet sein, die für jede Spalte des Arrays 30 eine Ausgangsleitung 8 aufweist. Bei der Referenzspannungsquelle 2a handelt es sich beispielhaft um eine stabilisierte Präzisionsspannungsquelle wie eine Bandabstandsreferenz.
Eine solche Spannungsreferenzierung unterliegt jedoch einer Vielzahl an Fehlerquellen, welche die Genauigkeit des Arrays stark beeinflusst.
Eine hochgenaue Referenzierung erfolgt daher bevorzugt durch Stromreferenzierung (vgl. 2a). Hierzu kann das Array 30 in einem System 1 zusammen mit einer Referenzstromquelle 20 angeordnet sein, die für jedes Bildelement des Arrays 30 eine Ausgangsleitung 8 aufweist. Beispielsweise ist hierzu der Referenzspannungsquelle 2a ein Spannungs-Strom-Wandler 2b nachgeschaltet, der die Referenzspannung Vref in einen Referenzstrom Iref wandelt. Zur Aufspreizung des Referenzstroms Iref auf mehrere Ausgangsleitungen 8 kann dem Spannungs-Strom-Wandler 2b eine Stromspiegelbank 2c nachgeschaltet sein. Beispielsweise weist die Stromspiegelbank 2c je Spalte des Arrays 30 m Ausgangsleitungen 8 auf. Alternativ kann die Stromspiegelbank 2c kaskadiert ausgebildet sein (vgl. 2b). So kann der Referenzstrom Iref beispielhaft durch eine Stromspiegelbank 2c-1 zunächst 4 Stromspiegelbanken 2c-2 zugeführt werden, die den Referenzstrom Iref wiederum an 12 Stromspiegelbanken 2c-2 mit jeweils 20 Ausgangsleitungen 8 weiterleiten. Bei großen Arrays 30 resultiert dies jedoch in einer massiven Anzahl an Verdrahtungsleitungen.
In Dokument DE 103 29 367 A1 sind eine LED Kette, ein LED Array und ein LED Modul beschrieben. Das LED Array umfasst eine Referenz-LED-Kette sowie weitere LED Ketten. Ein Transistor ist an die Referenz-LED-Kette angeschlossen und nimmt somit einen Referenzstrom auf. Die weiteren LED-Ketten sind jeweils mit weiteren Transistoren gekoppelt. Dabei bildet der Transistor der Referenz-LED-Kette einen Stromspiegel mit Transistoren weiterer LED-Ketten.
Dokument „Novel Self-Configurable Current-Mirror Techniques for Reducing Current Imbalance in Parallel Light-Emitting Diode (LED) Strings“, Autoren Si Nan Li et al., IEEE Transactions on Power Electronics Vol. 27, Seiten 2153 bis 2162, 2012, gibt eine Stromspiegelschaltung an. Ein Transistor der Stromspiegelschaltung steuert weitere Transistoren der Stromspiegelschaltung, die jeweils eine Serienschaltung von LEDs versorgen.
Dokument US 2009 / 0 167 676 A1 befasst sich mit einer Anzeigevorrichtung mit Bestimmung des Umgebungslichts. Eine Sensoranordnung umfasst einen ersten und einen zweiten Sensor. Der erste Sensor wird dem Umgebungslicht ausgesetzt. Der zweite Sensor ist von einer Maskierungsschicht bedeckt und ist in zwei Teile aufgeteilt, die auf beiden Seiten des ersten Sensors angeordnet sind.
Es ist daher zumindest eine Aufgabe der vorliegenden Erfindung, ein Diodenarray und eine Anordnung mit Diodenarrays anzugeben, welche eine hochgenaue Referenzierung der Bildelemente ermöglichen und zugleich beitragen, einen Verdrahtungsaufwand gering zu halten.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen sind in den abhängigen Ansprüchen angegeben und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
Gemäß einem ersten Aspekt der Erfindung wird eine Anordnung, die wenigstens zwei aufeinanderfolgende Diodenarrays umfasst, angegeben.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt weist das Diodenarray wenigstens zwei Bildelemente auf. Insbesondere kann das Diodenarray eine Mehrzahl an Bildelementen aufweisen, beispielsweise 2, 4, 8, 16, 32 oder 64. Beispielhaft handelt es sich bei dem Diodenarray um ein Subarray eines eingangs genannten, stromreferenzierten Arrays, d.h., ein oder mehrere Diodenarrays bilden ein solches Array. Insbesondere handelt es sich bei dem Diodenarray um einen Verbund aus mehreren Dioden, die über eine einzige Zuleitung stromreferenziert werden. Das Diodenarray und/oder das Array mit einem oder mehreren Diodenarrays ist insbesondere auf einem gemeinsamen Wafer ausgebildet.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt weist das Diodenarray einen Verteiler-Transistor sowie eine Zuleitung zur Aufnahme eines Referenzstroms und einen ersten Versorgungsanschluss auf. Die Zuleitung und der erste Versorgungsanschluss sind dabei zur Versorgung des Verteiler-Transistors mit dem Verteiler-Transistor gekoppelt. Insbesondere weist das Diodenarray unabhängig von der Anzahl an Bildelementen lediglich einen Verteiler-Transistor und lediglich eine Zuleitung auf. Der Verteiler-Transistor ist insbesondere auf einem gemeinsamen Wafer mit den Bildelementen ausgebildet. Insbesondere ist der Verteiler-Transistor in unmittelbarer Nähe zu den einzelnen Bildelementen des Diodenarrays angeordnet. Bevorzugt ist der Verteiler-Transistor zwischen den ihm zugeordneten Bildelementen bzw. in deren Mitte angeordnet, beispielhaft an einem Kreuzungspunkt von Zeilen und Spalten im Falle von matrixartig angeordneten Bildelementen. In vorteilhafter Weise weist der Verteiler-Transistor so im Wesentlichen selbe Temperaturbedingungen sowie einen geringen Mismatch Fehler bezüglich der in den jeweiligen Bildelementen verbauten Transistoren auf. Bei dem ersten Versorgungsanschluss handelt es sich beispielhaft um einen Masseanschluss. Mit dem ersten Versorgungsanschluss kann aber auch ein Versorgungsspannungsanschluss bezeichnet sein; insbesondere kann das Diodenarray dabei in einer gespiegelten Betriebsrichtung mit entgegengesetzter Stromrichtung betrieben werden, bei der die beschriebenen n-Kanal-Transistoren durch p-Kanal-Transistoren ersetzt sind und umgekehrt.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt sind je Bildelement eine Diode sowie ein Eingangs-Transistor vorgesehen. Der jeweilige Eingangs-Transistor ist zur Versorgung der entsprechenden Diode mit der jeweiligen Diode gekoppelt. Bei der Diode handelt es sich beispielhaft um eine Fotodiode oder eine lichtemittierende Diode (LED). Der Eingangs-Transistor ist insbesondere in unmittelbarer Nähe zu der Diode angeordnet. Bevorzugt ist der Eingangs-Transistor darüber hinaus in unmittelbarer Nähe zu dem entsprechenden Verteiler-Transistor des Diodenarrays angeordnet. Der Eingangs-Transistor ist insbesondere auf einem gemeinsamen Wafer mit dem entsprechenden Verteiler-Transistor ausgebildet. In vorteilhafter Weise weist der Eingangs-Transistor so im Wesentlichen die selben Temperaturbedingungen sowie einen damit einhergehenden geringen Mismatch Fehler bezüglich des Verteiler-Transistors auf.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt bildet der Verteiler-Transistor mit dem jeweiligen Eingangs-Transistor wenigstens zweier Bildelemente einen Verteiler-Stromspiegel. Insbesondere handelt es sich bei dem Verteiler-Stromspiegel um einen MOSFET-Stromspiegel. Unter der Bildung eines Stromspiegels wird hier und im Folgenden eine Verschaltung zweier Transistoren verstanden, die eine Spiegelung bzw. „Kopie“ des Eingangsstroms auf einen Ausgang des Stromspiegels ermöglicht.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird ein Diodenarray mit wenigstens zwei Bildelementen angegeben, wobei das Diodenarray einen Verteiler-Transistor sowie eine Zuleitung zur Aufnahme eines Referenzstroms und einen ersten Versorgungsanschluss aufweist. Die Zuleitung und der erste Versorgungsanschluss sind dabei zur Versorgung des Verteiler-Transistors mit dem Verteiler-Transistor gekoppelt. Je Bildelement sind eine Diode sowie ein Eingangs-Transistor vorgesehen. Der jeweilige Eingangs-Transistor ist zur Versorgung der entsprechenden Diode mit der jeweiligen Diode gekoppelt. Der Verteiler-Transistor bildet mit dem jeweiligen Eingangs-Transistor wenigstens zweier Bildelemente einen Verteiler-Stromspiegel.
In vorteilhafter Weise kann durch ein solches Diodenarray die Anzahl der Zuleitungen zur Versorgung der einzelnen Bildelemente gering gehalten werden. Insbesondere wird durch das Diodenarray eine präzise Referenzierung von Arrays mit einer Vielzahl an Bildelementen ermöglicht.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt ist der Verteiler-Transistor mit seiner Abflusselektrode mit der Zuleitung gekoppelt. Darüber hinaus ist der Verteiler-Transistor mit seiner Quellenelektrode mit dem ersten Versorgungsanschluss gekoppelt. Ferner ist der Verteiler-Transistor mit seiner Steuerelektrode mit seiner Abflusselektrode gekoppelt und bildet einen Verteileranschluss.
Der jeweilige Eingangs-Transistor ist ferner mit seiner Abflusselektrode mit einer ersten Elektrode der Diode gekoppelt. Darüber hinaus ist der jeweilige Eingangs-Transistor mit seiner Quellenelektrode mit dem ersten Versorgungsanschluss gekoppelt. Ferner ist der jeweilige Eingangs-Transistor mit seiner Steuerelektrode mit dem Verteileranschluss gekoppelt.
Eine zweite Elektrode der Diode ist überdies mit einem weiteren Versorgungsanschluss gekoppelt. Im Falle, dass der Diode neben dem Verteiler-Stromspiegel kein weiterer Stromspiegel vorgeschaltet ist, handelt es sich bei dem weiteren Versorgungsanschluss insbesondere um einen von dem ersten Versorgungsanschluss verschiedenen zweiten Versorgungsanschluss mit unterschiedlichem elektrischen Potential, beispielhaft um einen Versorgungsspannungsanschluss („High Side Diode“). Ist zwischen der Diode und dem Verteiler-Stromspiegel hingegen ein weiterer Stromspiegel angeordnet, weist der weitere Versorgungsanschluss insbesondere ein dem ersten Versorgungsanschluss gleiches elektrisches Potential auf bzw. bei dem weiteren Versorgungsanschluss kann es sich dann um den ersten Versorgungsanschluss handeln.
Unter einer Abflusselektrode wird hier und im Folgenden der Drain-Anschluss eines MOSFETs verstanden. Analog hierzu bezeichnet die Quellenelektrode einen Source-Anschluss und die Steuerelektrode einen Gate-Anschluss des MOSFETs.
Dass zwei oder mehr Bauelemente miteinander gekoppelt sind schließt hier und im Folgenden eine direkte bzw. unmittelbare elektrische Verbindung der Bauelemente sowie ihre indirekte bzw. mittelbare elektrische Verbindung ein. Insbesondere kann dem Eingangs-Transistor ein zusätzlicher Versorgungs-Stromspiegel nachgeschaltet sein, über den der Eingangs-Transistor mit der Diode elektrisch verbunden ist.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt bildet der Verteiler-Transistor mit dem jeweiligen Eingangs-Transistor von genau 2 oder 4 oder 8 oder 9 oder 16 Bildelementen einen Verteiler-Stromspiegel.
In vorteilhafter Weise eignet sich diese Anzahl besonders zur zentralen Anordnung des Verteiler-Transistors insbesondere bei matrixartig angeordneten Bildelementen, so dass etwa ein Mismatch Fehler gering gehalten werden kann.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt sind die Bildelemente, deren Eingangs-Transistor mit dem Verteiler-Transistor einen Verteiler-Stromspiegel bildet, in unmittelbarer Nachbarschaft zueinander angeordnet.
Gemäß dem ersten Aspekt kann es sich bei der Anordnung um ein Subarray eines Arrays handeln.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt umfasst die Anordnung genau zwei aufeinanderfolgende Diodenarrays. Unter aufeinanderfolgenden Diodenarrays sind etwa direkt benachbarte oder solche Diodenarrays zu verstehen, die mit derselben Zuleitung versorgt werden.
Je Bildelement sind ein Gabelungs-Transistor sowie ein Versorgungs-Transistor vorgesehen. Der Gabelungs-Transistor bildet mit dem Versorgungs-Transistor jeweils einen Versorgungs-Stromspiegel, der zur Versorgung der Diode mit der Diode gekoppelt ist.
Die Anordnung umfasst darüber hinaus wenigstens einen Ausgangs-Transistor. Der entsprechende Ausgangs-Transistor ist jeweils zwischen zwei aufeinanderfolgenden Diodenarrays angeordnet und bildet mit dem Gabelungs-Transistor eines Bildelements des ersten der zwei aufeinanderfolgenden Diodenarrays einen Ausgangs-Stromspiegel. Der Ausgangs-Stromspiegel ist zur Versorgung des Verteiler-Transistors eines darauffolgenden zweiten der zwei aufeinanderfolgenden Diodenarrays mit dem Verteiler-Transistor gekoppelt. Überdies ist der Verteiler-Transistor des ersten der aufeinanderfolgenden Diodenarrays zur Versorgung mit der Zuleitung und dem ersten Versorgungsanschluss gekoppelt.
In vorteilhafter Weise kann durch eine solche Anordnung die Anzahl der Zuleitungen zur Versorgung der einzelnen Bildelemente im Vergleich zu dem Diodenarray weiter reduziert werden. Insbesondere wird durch die Anordnung eine präzise Referenzierung von Arrays mit einer Vielzahl an Bildelementen ermöglicht.
Beispielhaft kann jedem Bildelement ein Ausgangs-Stromspiegel zugeordnet sein. In diesem Fall kann der dem jeweiligen Bildelement zugeführte Referenzstrom an ein einzelnes Bildelement oder ein weiteres Diodenarray gemäß dem ersten Aspekt „vererbt“ werden. Insbesondere kann die Anzahl der Zuleitungen zur Versorgung der einzelnen Bildelemente hierdurch um einen Faktor zwischen einschließlich 2 bis einschließlich n·m reduziert werden, wenn die Bildelemente in n Spalten und m Zeilen angeordnet sind.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt ist der Verteiler-Transistor des ersten der aufeinanderfolgenden Diodenarrays mit seiner Abflusselektrode mit der Zuleitung gekoppelt. Der Verteiler-Transistor der darauffolgenden Diodenarrays ist hingegen mit seiner Abflusselektrode mit einer Abflusselektrode des Ausgangs-Transistors des vorhergehenden Diodenarrays gekoppelt. In anderen Worten ist lediglich das erste Diodenarrays unmittelbar mit der Zuleitung verbunden, während die darauffolgenden Diodenarrays nur mehr mittelbar mit der Zuleitung gekoppelt sind, und zwar über das erste Diodenarray und gegebenenfalls weitere vorhergehende Diodenarrays.
Der Verteiler-Transistor des ersten oder der darauffolgenden Diodenarrays ist ferner mit seiner Quellenelektrode mit dem ersten Versorgungsanschluss gekoppelt. Darüber hinaus ist der Verteiler-Transistor mit seiner Steuerelektrode mit seiner Abflusselektrode gekoppelt und bildet den Verteileranschluss.
Der Eingangs-Transistor ist mit seiner Abflusselektrode mit einer Abflusselektrode des Gabelungs-Transistors gekoppelt. Überdies ist der Eingangs-Transistor mit seiner Quellenelektrode mit dem ersten Versorgungsanschluss gekoppelt. Ferner ist der Eingangs-Transistor mit seiner Steuerelektrode mit der Steuerelektrode des Verteiler-Transistors gekoppelt.
Die Diodenarrays weisen jeweils einen zweiten Versorgungsanschluss auf. Der Gabelungs-Transistor ist mit seiner Quellenelektrode mit dem zweiten Versorgungsanschluss gekoppelt. Darüber hinaus ist der Gabelungs-Transistor mit seiner Steuerelektrode mit seiner Abflusselektrode gekoppelt.
Des Weiteren ist der Versorgungs-Transistor mit seiner Abflusselektrode mit einer ersten Elektrode der Diode gekoppelt. Der Versorgungs-Transistor ist außerdem mit seiner Quellenelektrode mit dem zweiten Versorgungsanschluss gekoppelt. Ferner ist der Versorgungs-Transistor mit seiner Steuerelektrode mit der Steuerelektrode des Gabelungs-Transistors gekoppelt.
Eine zweite Elektrode der Diode ist mit dem ersten Versorgungsanschluss gekoppelt.
Der Ausgangs-Transistor ist mit seiner Quellenelektrode mit dem zweiten Versorgungsanschluss gekoppelt. Ferner ist der Ausgangs-Transistor mit seiner Steuerelektrode mit der Steuerelektrode des Gabelungs-Transistors gekoppelt.
Bei dem zweiten Versorgungsanschluss handelt es sich um einen von dem ersten Versorgungsanschluss verschiedenen Anschluss mit unterschiedlichem elektrischen Potential, beispielhaft um einen Versorgungsspannungsanschluss. Mit dem zweiten Versorgungsanschluss kann aber auch ein Masseanschluss bezeichnet sein; insbesondere kann das Diodenarray dabei in einer gespiegelten Betriebsrichtung mit entgegengesetzter Stromrichtung betrieben werden, bei der die nachfolgend beschriebenen n-Kanal-Transistoren durch p-Kanal-Transistoren ersetzt sind und umgekehrt, und die Gateanschlüsse der Stromspiegel entsprechend ausgeführt sind.
Gemäß einem zweiten Aspekt der Erfindung wird ein weiteres Diodenarray angegeben. Bei dem Diodenarray kann es sich wiederum um ein Subarray eines Arrays handeln.
In zumindest einer Ausführungsform gemäß dem zweiten Aspekt weist das Diodenarray wenigstens zwei aufeinanderfolgende Bildelemente auf. Insbesondere weist das Diodenarray genau zwei aufeinanderfolgende Bildelemente auf. Unter aufeinanderfolgenden Bildelementen sind etwa direkt benachbarte oder solche Bildelemente zu verstehen, die mit derselben Zuleitung versorgt werden.
Das Diodenarray weist eine Zuleitung zur Aufnahme eines Referenzstroms und einen ersten und zweiten Versorgungsanschluss auf.
Je Bildelement sind überdies eine Diode, ein Eingangs-Stromspiegel, ein Gabelungs-Transistor sowie ein Versorgungs-Transistor vorgesehen. Der Gabelungs-Transistor bildet dabei mit dem Versorgungs-Transistor jeweils einen Versorgungs-Stromspiegel. Der Versorgungs-Stromspiegel ist zur Versorgung der Diode mit der Diode gekoppelt.
Das Diodenarray umfasst außerdem wenigstens einen Ausgangs-Transistor. Der Ausgangs-Transistor ist jeweils zwischen zwei aufeinanderfolgenden Bildelementen angeordnet und bildet mit dem Gabelungs-Transistor eines ersten der zwei aufeinanderfolgenden Bildelemente einen Ausgangs-Stromspiegel. Der Ausgangs-Stromspiegel ist hierbei zur Versorgung des Eingangs-Stromspiegels eines darauffolgenden zweiten der zwei aufeinanderfolgenden Bildelemente mit dem darauffolgenden zweiten Bildelement gekoppelt.
Der Eingangs-Stromspiegel des ersten der aufeinanderfolgenden Bildelemente ist zur Versorgung mit der Zuleitung und dem ersten Versorgungsanschluss gekoppelt.
In Vorteilhafter Weise ermöglicht das Diodenarray gemäß dem zweiten Aspekt eine „Vererbung“ eines zugeführten Referenzstroms zwischen aufeinanderfolgenden Bildelementen.
Mit Vorteil kann so die Anzahl der Zuleitungen zur Versorgung der einzelnen Bildelemente gering gehalten werden, und zwar insbesondere um einen Faktor zwischen einschließlich 2 bis einschließlich n·m reduziert werden, wenn die Bildelemente in n Spalten und m Zeilen angeordnet sind. Insbesondere wird durch das Diodenarray eine präzise Referenzierung von Arrays mit einer Vielzahl an Bildelementen ermöglicht.
In zumindest einer Ausführungsform gemäß dem zweiten Aspekt umfasst der jeweilige Eingangs-Stromspiegel einen Eingabe-Transistor und einen Ausgabe-Transistor.
Der Eingabe-Transistor des ersten der zwei Bildelemente ist mit seiner Abflusselektrode mit der Zuleitung gekoppelt. Der Eingabe-Transistor der darauffolgenden Bildelemente ist mit seiner Abflusselektrode hingegeben mit einer Abflusselektrode des Ausgabe-Transistors des vorhergehenden Bildelements gekoppelt.
Der Eingabe-Transistor des ersten oder der darauffolgenden Bildelemente ist darüber hinaus mit seiner Quellenelektrode mit dem ersten Versorgungsanschluss gekoppelt. Außerdem ist der Eingabe-Transistor mit seiner Steuerelektrode mit seiner Abflusselektrode gekoppelt.
Der Ausgabe-Transistor ist mit seiner Abflusselektrode mit einer Abflusselektrode des Gabelungs-Transistors gekoppelt. Ferner ist der Ausgabe-Transistor mit seiner Quellenelektrode mit dem ersten Versorgungsanschluss gekoppelt. Überdies ist der Ausgabe-Transistor mit seiner Steuerelektrode mit der Steuerelektrode des Eingabe-Transistors gekoppelt.
Die Diodenarrays weisen jeweils einen zweiten Versorgungsanschluss auf. Der Gabelungs-Transistor ist mit seiner Quellenelektrode mit dem zweiten Versorgungsanschluss gekoppelt. Überdies ist der Gabelungs-Transistor mit seiner Steuerelektrode mit seiner Abflusselektrode gekoppelt.
Der Versorgungs-Transistor ist mit seiner Abflusselektrode mit einer ersten Elektrode der Diode gekoppelt. Ferner ist der Versorgungs-Transistor mit seiner Quellenelektrode mit dem zweiten Versorgungsanschluss gekoppelt. Außerdem ist der Versorgungs-Transistor mit seiner Steuerelektrode mit der Steuerelektrode des Gabelungs-Transistors gekoppelt.
Eine zweite Elektrode der Diode ist ferner mit dem ersten Versorgungsanschluss gekoppelt.
Der Ausgangs-Transistor ist mit seiner Quellenelektrode mit dem zweiten Versorgungsanschluss gekoppelt. Ferner ist der Ausgangs-Transistor mit seiner Steuerelektrode mit der Steuerelektrode des Gabelungs-Transistors gekoppelt.
Gemäß einem dritten Aspekt wird ein Array angegeben. Bei dem Array handelt sich beispielsweise um ein LED-Array oder ein Fotodioden-Array.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt umfasst das Array eine Vielzahl an Bildelementen. Insbesondere umfasst das Array mehr als 10, bevorzugt mehr als 100, besonders bevorzugt mehr als 1000 Bildelemente.
Die Bildelemente sind zumindest teilweise in wenigstens einer Anordnung gemäß dem ersten Aspekt angeordnet. Dabei weist die Anordnung jeweils eine Zuleitung auf, insbesondere zur Versorgung des jeweiligen Verteiler-Transistors des ersten der aufeinanderfolgenden Diodenarrays.
Alternativ oder zusätzlich sind die Bildelemente zumindest teilweise in wenigstens einem Diodenarray gemäß dem zweiten Aspekt angeordnet. Dabei weist das Diodenarray jeweils eine Zuleitung auf, insbesondere zur Versorgung des jeweiligen Eingangs-Stromspiegels des ersten der aufeinanderfolgenden Bildelemente.
Insbesondere können die Bildelemente des Arrays auch in einer Kombination aus den Diodenarrays gemäß dem zweiten Aspekt bzw. der Anordnung gemäß dem ersten Aspekt angeordnet sein.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt sind die Bildelemente des Arrays matrixartig in n Spalten und m Zeilen angeordnet. Bei dem Array sind je Spalte zwischen einschließlich einer und einschließlich $\frac{m}{2}$
Zuleitungen vorgesehen.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt sind die Bildelemente des Arrays matrixartig in n Spalten und m Zeilen angeordnet. Bei dem Array sind je Zeile zwischen einschließlich einer und einschließlich $\frac{n}{2}$
Zuleitungen vorgesehen.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt bildet der Verteiler-Transistor mit dem jeweiligen Eingangs-Transistor von genau / Bildelementen einen Verteiler-Stromspiegel.
Die Bildelemente des Arrays sind matrixartig in n Spalten und m Zeilen angeordnet. Bei dem Array sind zwischen einschließlich $\frac{n \cdot m}{ƒ}$
und einschließlich $\frac{n \cdot m}{ƒ^{2}}$
Zuleitungen vorgesehen. Insbesondere sind bei dem Array $\frac{n \cdot m}{8}$
Zuleitungen vorgesehen.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt bildet der Verteiler-Transistor mit dem jeweiligen Eingangs-Transistor von genau ƒ₁ Bildelementen einen Verteiler-Stromspiegel, wobei genau ƒ₂ Bildelemente jeweils mittelbar oder unmittelbar einem Ausgangstransistor zu oben genannter „Vererbung“ zugeordnet sind.
Die Bildelemente des Arrays sind matrixartig in n Spalten und m Zeilen angeordnet. Bei dem Array sind dann genau $\frac{n \cdot m}{ƒ_{1} \cdot ƒ_{2}}$
Zuleitungen vorgesehen.
In zumindest einer Ausführungsform gemäß dem dritten Aspekt weist der Verteiler-Stromspiegel und/oder der Versorgungs-Stromspiegel und/oder der Ausgangs-Stromspiegel eine Anordnung mit gemeinsamen Schwerpunkt (common-centroid-layout) auf.
Gemäß einem vierten Aspekt wird ein System angegeben.
In zumindest einer Ausführungsform gemäß dem vierten Aspekt umfasst das System ein Array gemäß dem dritten Aspekt und eine Referenzstromquelle.
Die Referenzstromquelle weist je Zuleitung des Arrays jeweils eine Ausgangsleitung auf. Die jeweilige Ausgangsleitung ist dabei mit der entsprechenden Zuleitung gekoppelt
In zumindest einer Ausführungsform gemäß dem vierten Aspekt umfasst die Referenzstromquelle eine Stromspiegelbank. Die Stromspiegelbank weist einen Eingang zur Zuführung eines Referenzstroms und je Zuleitung des Arrays eine Ausgangsleitung auf. Dabei ist die Stromspiegelbank eingerichtet, den am Eingang zugeführten Referenzstrom auf den entsprechenden Ausgangsleitungen bereitzustellen, insbesondere zur Versorgung des jeweiligen Verteiler-Transistors bzw. des jeweiligen Eingangs-Stromspiegels.
Gemäß einem fünften Aspekt wird ein Scheinwerfer für ein Kraftfahrzeug angegeben. Bei dem Scheinwerfer kann es sich insbesondere um eine Front-, oder
Heckbeleuchtung des Kraftfahrzeugs handeln. Der Scheinwerfer umfasst ein LED-Array gemäß dem vierten Aspekt und/oder ein System gemäß dem fünften Aspekt.
Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
Es zeigen:

1 ein spannungsreferenziertes Array und seine Verdrahtung,
2a ein stromreferenziertes Array und seine Verdrahtung,
2b eine schematische Darstellung einer kaskadierten Stromspiegelbank zur Stromreferenzierung gemäß 2a,
3a ein erstes Ausführungsbeispiel eines Diodenarrays zum Einsatz in dem in 2a dargestellten System,
3b ein zweites Ausführungsbeispiel eines Diodenarrays zum Einsatz in dem in 2a dargestellten System in Draufsicht,
4 ein drittes Ausführungsbeispiel eines Diodenarrays zum Einsatz in dem in 2a dargestellten System,
5a ein erstes Ausführungsbeispiel einer Verdrahtung des in 4 dargestellten Diodenarrays in dem in 2a dargestellten System,
5b ein zweites Ausführungsbeispiel einer Verdrahtung des in 4 dargestellten Diodenarrays in dem in 2a dargestellten System, und
6 ein viertes Ausführungsbeispiel zweier aufeinanderfolgender Diodenarrays zum Einsatz in dem in 2a dargestellten System.

Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein. Gestrichelt dargestellte Umrandungen deuten eine Funktionseinheit der darin angeordneten Elemente an.
Bei Arrays wie LED Arrays oder in Bildsensoren werden oftmals aktive Schaltungsteile innerhalb eines Bildelements eingesetzt. Die Bildelemente benötigen meist hochpräzise Referenzen, also Referenzströme oder -spannungen. Die Referenz kann sich beispielsweise auf einen Bandabstand eines pn-Überganges beziehen; im Idealfall steht jedem Bildelement dieselbe Referenz zur Verfügung. Eine Referenzerzeugung innerhalb der Bildelemente erschwert jedoch eine gleichmäßige Referenzierung (sogenanntes „Matching“) über alle Bildelemente des Arrays hinweg.
1 zeigt ein System 1' zur Versorgung eines LED-Arrays 30 mit einer externen Referenzspannung Vref. Das LED-Array weist n Spalten und m Zeilen von matrixartig angeordneten Bildelementen 5a, 5b auf, wobei jede Spalte zur Versorgung der entsprechenden Bildelemente 5a, 5b mit einer Ausgangsleitung 8 einer Bandabstandsreferenz 2a gekoppelt ist. Pro Spalte ist also nur eine Ausgangsleitung 8 erforderlich. Allerdings kann das System 1' dabei mehreren Fehlerneinflüssen ausgesetzt sein, wie einem Mismatch von in den jeweiligen Bildelementen verbauten Transistoren als Stromquellen. Auch Temperaturunterschiede, lokale Ground- oder Supplyunterschiede beeinflussen das System 1' stark.
Um diese Fehlereinflüsse zu vermeiden ist eine strombasierte Referenzierung vorzuziehen. 2a zeigt ein System 1 zur Versorgung des LED-Arrays 30 mit einem externen Referenzstrom I_ref, bei dem jedes Bildelement 5a, 5b mit einer Ausgangsleitung 8 einer Referenzstromquelle 20 gekoppelt ist. Die Bandabstandsreferenz 2a ist hierzu mit einem Operationsverstärker mit nachgeschalteten Widerstand als Spannungs-Strom-Wandler 2b sowie einer Stromspiegelbank 2c gekoppelt. Da der Referenzstrom Iref unabhängig von lokalen Versorgungsspannungspegeln ist, und Transistoren der Stromspiegelbank jeweils lokal beieinander liegen, ist diese Variante weniger anfällig gegen die oben genannten Fehlerquellen, erfordert aber einen hohen Verdrahtungsaufwand. Gerade bei Arrays 30 mit einer Vielzahl von Bildelementen 5a, 5b mit geringer Größe (zum Beispiel < 40 µm, insbesondere ≤ 10 µm) ist der Platz für Zuleitungen zur Versorgung der einzelnen Bildelemente 5a, 5b beschränkt.
3a zeigt ein erstes Ausführungsbeispiel eines Diodenarrays 3a zum Einsatz als Subarray in dem in 2a dargestellten System 1, das beiträgt, den Verdrahtungsaufwand gering zu halten und zugleich eine hochgenaue Referenzierung der Bildelemente 5a, 5b ermöglicht.
Das dargestellte Diodenarray 3a umfasst in dieser Ausführungsvariante zwei benachbarte Bildelemente 5a, 5b des Arrays 30. In anderen Ausführungsvarianten kann das Diodenarray 3a auch mehr als zwei benachbarte Bildelemente 5a, 5b umfassen, insbesondere vier, acht oder sechzehn. Das Diodenarray 3a weist für beide Bildelemente 5a, 5b nur mehr eine einzige Zuleitung 7 auf, die mit der Ausgangsleitung 8 der Referenzstromquelle 20 zur Versorgung der Bildelemente 5a, 5b zu koppeln ist. Eingangsseitig weist das Diodenarray 3a einen Verteiler-Transistor T_D auf, dessen Abflusselektrode T_D-D zur Aufnahme des Referenzstroms Iref mit der Zuleitung 7 verbunden ist. Eine Steuerelektrode T_D-G des Verteiler-Transistors T_D ist mit der Abflusselektrode T_D-D verbunden und bildet einen Verteileranschluss V für die Bildelemente 5a, 5b des Diodenarrays 3a. Eine Quellenelektrode T_D-S des Verteiler-Transistors T_D ist schließlich mit einem Masseanschluss 9a des Arrays 30 verbunden. Unter den Masseanschluss 9a kann auch ein Versorgungsspannungsanschluss fallen; in diesem Zusammenhang kann das Diodenarray 3a komplementär zu dieser Ausführungsform in entgegengesetzter Stromrichtung betrieben sein, bei der die nachfolgend beschriebenen n-Kanal-MOSFETs durch p-Kanal-MOSFETs ersetzt sind und umgekehrt.
Die beiden Bildelemente 5a, 5b weisen eingangsseitig jeweils einen Eingangs-Transistor T_I auf, dessen Steuerelektrode T_I-G mit dem Verteileranschluss V verbunden ist. Eine Quellenelektrode des Eingangs-Transistors T_I ist wiederum mit dem Masseanschluss 9a des Arrays 30 verbunden. Ausgangsseitig stellt der Eingangs-Transistor T_I über seine Abflusselektrode T_D-D durch diese Verschaltung im Wesentlichen den dem Diodenarray 3a über die Zuleitung 7 zugeführten Referenzstrom Iref bereit. Der Verteiler-Transistor T_D bildet mit dem jeweiligen Eingangs-Transistor T_I der beiden Bildelemente 5a, 5b also jeweils einen Stromspiegel, der im Folgenden als Verteiler-Stromspiegel S_D bezeichnet und durch den gestrichelten bzw. mit Strich-Punkt-Linien versehenen Kasten in 3a angedeutet ist.
Der bezüglich des Verteiler-Stromspiegels S_D ausgangsseitig bereitgestellte Referenzstrom Iref wird jeweils einer dem entsprechenden Bildelement 5a, 5b zugeordneten Diode D über ihre erste Elektrode D₁ zugeführt. Eine zweite Elektrode D₂ der Diode D ist mit dem Masseanschluss 9a verbunden.
In dieser Ausführungsvariante ist dem Verteiler-Stromspiegel S_D je Bildelement 5a, 5b ein Versorgungs-Stromspiegel S_s nachgeschaltet, über den der entsprechenden Diode D der Referenzstrom Iref zugeführt wird. Der Versorgungs-Stromspiegel S_s umfasst eingangsseitig einen Gabelungs-Transistor T_F und ausgangsseitig einen Versorgungs-Transistor T_S, die mit ihren Quellenelektroden T_F-S, T_S-S jeweils mit einem Versorgungsspannungsanschluss 9b verbunden sind. Dabei handelt es sich bei den dem Verteiler-Stromspiegel S_D zugeordneten Transistoren T_D, T_I um n-Kanal-MOSFETs und bei den dem Versorgungs-Stromspiegel S_S zugeordneten Transistoren T_F, T_S um p-Kanal-MOSFETs. In anderen Ausführungsvarianten kann der Verteiler-Stromspiegel S_D je Bildelement 5a, 5b auch direkt mit der ersten Elektrode D₂ der entsprechenden Diode D verbunden sein, deren zweite Elektrode D₂ dann mit dem Versorgungsspannungsanschluss 9b verbunden ist. Beispielhaft sind die dem Verteiler-Stromspiegel S_D zugeordneten Transistoren T_D, T_I dann als p-Kanal-MOSFETs ausgebildet.
Die den jeweiligen Stromspiegeln S_D, S_S zugeordneten Transistoren T_D, T_I, T_F, T_S können insbesondere lokal nahe beieinander angeordnet werden, um einen Mismatch Fehler gering zu halten. Bevorzugt sind die den jeweiligen Stromspiegeln S_D, S_S zugeordneten Transistoren T_D, T_I, T_F, T_S gemäß dem common-centroid-layout ausgebildet, um etwa einen Gradienten im Gateoxid auszugleichen. In diesem Zusammenhang wird auf die Ausführungen von Daniel Payne in „A Review of an Analog Layout Tool called HiPer DevGen“ sowie Nurahmad Omar in „Automated Layout Synthesis Tool for Op-Amp“ verwiesen, deren Offenbarungsgehalt hiermit durch Bezugnahme vollständig aufgenommen wird.
Insbesondere kann das Layout der einzelnen Bildelemente 5a, 5b wie in 3b dargestellt gespiegelt werden. Der Verteiler-Transistor T_D ist in diesem zweiten Ausführungsbeispiel mittig bezüglich vier in einer Matrix angeordneten Bildelementen 5a, 5b, 5c, 5d mit jeweils einer LED D1, D2, D3, D4 angeordnet, wobei eine Anordnung der einzelnen Bauelemente der Bildelemente 5a, 5b, 5c, 5d jeweils bezüglich einer vertikalen Achse entlang einer Spalte der Matrix durch den Verteiler-Transistor T_D sowie bezüglich einer horizontalen Achse entlang einer Zeile der Matrix durch den Verteiler-Transistor T_D gespiegelt ist.
Der in den Ausführungsbeispielen der 3a und 3b dargestellte Aufbau des Diodenarrays 3a kann auch als „Input Sharing“ bezeichnet werden und führt keinen zusätzlichen Mismatch Fehler ein. Die Anzahl der Zuleitungen 7 zur Verdrahtung der Bildelemente 5a, 5b, 5c, 5d kann um einen Faktor ƒ verringert werden, wobei ƒ der Anzahl der jeweils einem Verteiler-Transistor T_D zugeordneten Bildelemente 5a, 5b, 5c, 5d entspricht.
4 zeigt ein drittes Ausführungsbeispiel eines Diodenarrays 3c zum Einsatz als Subarray in dem in 2a dargestellten System 1, das ebenfalls beiträgt, den Verdrahtungsaufwand gering zu halten und zugleich eine hochgenaue Referenzierung der Bildelemente 5a, 5b ermöglicht.
Das Diodenarray 3c unterscheidet sich von dem Diodenarray 3a unter anderem dadurch, dass zwischen den Bildelementen 5a, 5b kein zentraler Verteiler-Transistor T_D angeordnet ist. Stattdessen ist eine Zuleitung 7 des Diodenarrays 3c zur Kopplung mit einer Ausgangsleitung 8 der Referenzstromquelle 20 direkt mit einem ersten Bildelement 5a verbunden. Das erste Bildelement 5a ist dabei ausgangsseitig über eine Vererbungsleitung 87 mit einem darauffolgenden zweiten Bildelement 5b verbunden.
Den einzelnen Bildelementen 5a, 5b ist zu diesem Zweck ein Eingangs-Stromspiegel S_I zugeordnet, dem ein entsprechender Strom über die Zuleitung 7 bzw. die Vererbungsleitung 87 zugeführt wird. Dem ersten Bildelement 5a ist darüber hinaus zu diesem Zweck ein Ausgangs-Transistor T_O zugeordnet, mit dem der Eingangs-Stromspiegel S_I des zweiten Bildelements 5b über die Vererbungsleitung 87 verbunden ist. In der dargestellten Ausführungsvariante ist dem zweiten Bildelement 5b ebenfalls ein Ausgangs-Transistor T_O zur Versorgung nachfolgender Bildelemente zugeordnet, auf den in anderen Ausführungsvarianten verzichtet werden kann.
Der Eingangs-Stromspiegel S_I weist einen Eingabe-Transistor T_E sowie einen Ausgabe-Transistor T_A auf, die zusammen eingerichtet sind, den über die Zuleitung 7 an einer Abflusselektrode T_E-D des Eingabe-Transistors T_E zugeführten Referenzstrom Iref ausgangsseitig an einer Abflusselektrode T_A-D des Ausgabe-Transistors T_A bereitzustellen.
Die einzelnen Bildelemente 5a, 5b weisen darüber hinaus analog zu dem ersten Ausführungsbeispiel einen dem Eingangs-Stromspiegel S_S nachgeschalteten Versorgungs-Stromspiegel S_S auf, über den der entsprechenden Diode D der Referenzstrom Iref zugeführt wird. Zusätzlich ist der Gabelungs-Transistor T_F allerdings mit seiner Steuerelektrode T_F-G mit einer Steuerelektrode T_F-G des Ausgangs-Transistors T_O verbunden und bildet mit diesem einen Ausgangs-Stromspiegel S_O (durch die beiden mit Strich-Punkten versehenen Kästchen angedeutet). Der Ausgangs-Stromspiegel S_O ist eingerichtet, den über die Abflusselektrode T_A-D des Ausgabe-Transistors T_A des Eingangs-Stromspiegels S_I einer Abflusselektrode T_F-D des Gabelungs-Transistors T_F zugeführten Referenzstrom Iref ausgangsseitig an einer Abflusselektrode T_D-D des Ausgangs-Transistors T_o bereitzustellen.
Bei den dem Eingangs-Stromspiegel S_I zugeordneten Transistoren T_E, T_A handelt es sich in dem dritten Ausführungsbeispiel um n-Kanal-MOSFETs und bei den dem Versorgungs-Stromspiegel S_S bzw. dem Ausgangs-Stromspiegel S_O zugeordneten Transistoren T_F, T_S, T_O um p-Kanal-MOSFETs. In anderen Ausführungsformen kann, statt die Dioden D anodenseitig zu treiben, wenn die Dioden D jeweils „gedreht“ angeordnet und der Masseanschluss 9a als Versorgungsspannungsanschluss und der Versorgungsspannungsanschluss 9b z.B. als Masseanschluss ausgeführt ist, Strom zum Betreiben der jeweiligen Diode D mit einem entsprechenden „Low Side“-Treiber aus der Kathode bezogen werden. In diesem Fall handelt es sich bei den Transistoren T_E, T_A um p-Kanal-MOSFETs und den Transistoren T_F, T_S, T_O um n-Kanal-MOSFETs.
In vorteilhafter Weise kann so eine Anzahl der Ausgangsleitungen 8 zur Versorgung des Diodenarrays 3c gering gehalten werden. Der über die Zuleitung 7 eintreffende Referenzstrom Iref wird zunächst umgespiegelt (hier von n auf p) und dann parallel in die Last und über einen zusätzlichen Spiegeltransistor in das nächste Bildelement gespiegelt. Im Extremfall kann so mit einer einzelnen Referenzleitung eine ganze Spalte (bzw. Zeile) mit m (bzw. n) Bildelementen bedient werden. Der Mismatch Fehler der dann eingesetzten m (bzw. n) Spiegel spreizt sich aber bis zum letzten Bildelement, insbesondere erfolgt eine Faltung der statischen Verteilung in jedem Spiegel, daher weitet sich der „Gauß“ auf. Wie in den 5a bzw. 5b dargestellt ist ein Kompromiss aus Leitungsanzahl und Genauigkeit einzugehen. 5a zeigt dabei ein erstes Ausführungsbeispiel einer Verdrahtung des in 4 dargestellten Diodenarrays 3c in dem System 1 gemäß 2a, bei dem eine Ausgangsleitung 8 alle Bildelemente einer Spalte versorgt. In einem zweiten Ausführungsbeispiel (5b) werden mit einer Ausgangsleitung 8 hingegen lediglich zwei aufeinanderfolgende Bildelemente versorgt. Die zu wählende Kompromisslösung kann insbesondere von dem verfügbaren Platz abhängig gemacht werden.
Anhand der 6 ist schließlich ein viertes Ausführungsbeispiel dargestellt, welches die in den vorgehenden Ausführungsbeispielen aufgezeigten Ansätze kombiniert. Hier sind zwei aufeinanderfolgende Diodenarrays 3a, 3b in einer Anordnung 3 zum Einsatz als Subarray in dem in 2a dargestellten System 1 miteinander verschaltet.
Dem ersten Diodenarray 3a ist dabei ein Verteiler-Transistor T_D zugeordnet, der mit der Zuleitung 7 verbunden ist und analog zu dem ersten und zweiten Ausführungsbeispiel die umliegenden Bildelemente 5a, 5b, 5c, 5d mit dem an der Zuleitung 7 anliegenden Referenzstrom Iref versorgt. In dieser Ausführungsvariante ist lediglich dem Bildelement 5d ein Ausgangs-Transistor T_O zugeordnet, der über eine Vererbungsleitung 87 mit dem Verteiler-Transistor T_D des nachfolgenden zweiten Diodenarrays 3b verbunden ist. In anderen Ausführungsvarianten kann auch mehr als einem Bildelement 5d, insbesondere allen Bildelementen 5a, 5b, 5c, 5d ein entsprechender Ausgangs-Transistor T_O zugeordnet sein und die Anordnung 3 kann entsprechend mehr Bildelemente umfassen, die durch dieselbe Zuleitung 7 versorgt werden. Analog zu dem ersten und zweiten Ausführungsbeispiel werden die um den Verteiler-Transistor T_D des zweiten Diodenarrays 3b liegenden Bildelemente 5e, 5f, 5g, 5h mit dem an der Vererbungsleitung 87 anliegenden Referenzstrom Iref versorgt.
Die Vererbung des Referenzstroms Iref eines Bildelements hin zu einem benachbarten Bildelement sowie das lokale Teilen eines Eingangsstromspiegeltransistors mit benachbarten Bildelementen („Input sharing“) können wie in dem vierten Ausführungsbeispiel dargelegt miteinander kombiniert und skaliert werden. In vorteilhafter Weise ermöglicht dies eine hochpräzise Referenzierung, einen reduzierten Verdrahtungsaufwand bzw. überhaupt eine Verdrahtung größerer Arrays bei vergleichsweise geringem Hardwareaufwand.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste

1', 1: System
2a: Referenzspannungsquelle
2b: Spannungs-Strom-Wandler
2c, 2c-1, 2c-2, 2c-3: Stromspiegelbank
20: Referenzstromquelle
3: Anordnung
3a, 3b, 3c: Diodenarray
30: Array
5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h: Bildelement
7: Zuleitung
8: Ausgangsleitung
87: Vererbungsleitung
9a, 9b: Versorgungsanschluss
D, D1, D2, D3, D4: Diode
D1, D2: Elektrode
SD: Verteiler-Stromspiegel
SI: Eingangs-Stromspiegel
SS: Versorgungs-Stromspiegel
SO: Ausgangs-Stromspiegel
TD: Verteiler-Transistor
TI: Eingangs-Transistor
TF: Gabelungs-Transistor
TS: Versorgungs-Transistor
TO: Ausgangs-Transistor
TE: Eingabe-Transistor
TO: Ausgabe-Transistor
TD-D, TI-D, TF-D, TS-D TO-DA TE-D, TA-D: Abflusselektrode
TD-SA TI-S, TF-S, TS-S, TO-S, TE-S, TA-S: Quellenelektrode
TD-G, TI-G, TF-G, TS-G, TO-G, TE-G, TA-G: Steuerelektrode
Vref: Referenzspannung
Iref: Referenzstrom

Claims

Anordnung (3) umfassend wenigstens zwei aufeinanderfolgende Diodenarrays (3a, 3b), wobei ein Diodenarray (3a) wenigstens zwei Bildelemente (5a, 5b) umfasst, wobei - das Diodenarray (3a) einen Verteiler-Transistor (T_D) aufweist sowie eine Zuleitung (7) zur Aufnahme eines Referenzstroms und einen ersten Versorgungsanschluss (9a), die zur Versorgung des Verteiler-Transistors (T_D) mit diesem gekoppelt sind, - je Bildelement (5a, 5b) eine Diode (D) sowie ein Eingangs-Transistor (T_I) vorgesehen sind, der jeweils zur Versorgung der Diode (D) mit dieser gekoppelt ist, wobei - der Verteiler-Transistor (T_D) mit dem jeweiligen Eingangs-Transistor (T_I) wenigstens zweier Bildelemente (5a, 5b) einen Verteiler-Stromspiegel (S_D) bildet, wobei bei der Anordnung (3) - je Bildelement (5a, 5b, 5c, 5d, 5e, 5f, 5g, 5h) ein Gabelungs-Transistor (T_F) sowie ein Versorgungs-Transistor (T_S) vorgesehen sind, wobei der Gabelungs-Transistor (T_F) mit dem Versorgungs-Transistor (T_S) jeweils einen Versorgungs-Stromspiegel (S_S) bildet, der zur Versorgung der Diode (D) mit dieser gekoppelt ist, - die Anordnung (1) wenigstens einen Ausgangs-Transistor (T_O) umfasst, der jeweils zwischen zwei aufeinanderfolgenden Diodenarrays (3a, 3b) angeordnet ist und mit dem Gabelungs-Transistor (T_F) eines Bildelements (5d) des ersten der zwei aufeinanderfolgenden Diodenarrays (3a) einen Ausgangs-Stromspiegel (S_O) bildet, der zur Versorgung des Verteiler-Transistors (T_D) eines darauffolgenden zweiten der zwei aufeinanderfolgenden Diodenarrays (3b) mit diesem gekoppelt ist, wobei - zur Versorgung des Verteiler-Transistors (T_D) des ersten der aufeinanderfolgenden Diodenarrays (3a) dieser mit der Zuleitung (7) und dem ersten Versorgungsanschluss (9a) gekoppelt ist.
Anordnung (3) nach Anspruch 1, wobei - der Verteiler-Transistor (T_D) mit seiner Abflusselektrode (T_D-D) mit der Zuleitung (7) gekoppelt ist, mit seiner Quellenelektrode (T_D-S) mit dem ersten Versorgungsanschluss (9a) gekoppelt ist und mit seiner Steuerelektrode (T_D-G) mit seiner Abflusselektrode (T_I-D) gekoppelt ist und einen Verteileranschluss (V) bildet, - der jeweilige Eingangs-Transistor (T_I) mit seiner Abflusselektrode (T_I-D) über den jeweiligen Versorgungs-Stromspiegel (S_S) mit einer ersten Elektrode (D₁) der Diode (D) gekoppelt ist, mit seiner Quellenelektrode (T_I-S) mit dem ersten Versorgungsanschluss (9a) gekoppelt ist und mit seiner Steuerelektrode (T_I-G) mit dem Verteileranschluss (V) gekoppelt ist, und wobei - eine zweite Elektrode (D₂) der Diode (D) mit einem weiteren Versorgungsanschluss gekoppelt ist.
Anordnung (3) nach einem der vorstehenden Ansprüche 1 oder 2, bei der der Verteiler-Transistor (T_D) mit dem jeweiligen Eingangs-Transistor (T_I) von genau 2 oder 4 oder 8 oder 9 oder 16 Bildelementen (5a, 5b, 5c, 5d) einen Verteiler-Stromspiegel (S_D) bildet.
Anordnung (3) nach einem der vorstehenden Ansprüche 1 bis 3, bei der die Bildelemente (5a, 5b, 5c, 5d), deren Eingangs-Transistor (T_I) mit dem Verteiler-Transistor (T_D) einen Verteiler-Stromspiegel (S_D) bildet, in unmittelbarer Nachbarschaft zueinander angeordnet sind.
Anordnung (3) nach einem der vorstehenden Ansprüche, umfassend genau zwei aufeinanderfolgende Diodenarrays (3a, 3b) .
Anordnung (3) nach einem der Ansprüche 1 bis 5, bei der - der Verteiler-Transistor (T_D) des ersten der aufeinanderfolgenden Diodenarrays (3a) mit seiner Abflusselektrode (T_D-D) mit der Zuleitung (7) und der Verteiler-Transistor (T_D) der darauffolgenden Diodenarrays (3b) mit seiner Abflusselektrode (T_D-D) mit einer Abflusselektrode (T_O-D) des Ausgangs-Transistors (T_O) des vorhergehenden Diodenarrays (3a) gekoppelt ist, - der Verteiler-Transistor (T_D) des ersten oder der darauffolgenden Diodenarrays (3a, 3b) mit seiner Quellenelektrode (T_D-S) mit dem ersten Versorgungsanschluss (9a) gekoppelt ist und mit seiner Steuerelektrode (T_D-G) mit seiner Abflusselektrode (T_D-D) gekoppelt ist und den Verteileranschluss (V) bildet, - der Eingangs-Transistor (T_I) mit seiner Abflusselektrode (T_I-D) mit einer Abflusselektrode (T_F-D) des Gabelungs-Transistors (T_F) gekoppelt ist, mit seiner Quellenelektrode (T_I-S) mit dem ersten Versorgungsanschluss (9a) gekoppelt ist und mit seiner Steuerelektrode (T_I-G) mit der Steuerelektrode (T_D-G) des Verteiler-Transistors (T_D) gekoppelt ist, - die Diodenarrays (3a, 3b) jeweils einen zweiten Versorgungsanschluss (9b) aufweisen, - der Gabelungs-Transistor (T_F) mit seiner Quellenelektrode (T_F-S) mit dem zweiten Versorgungsanschluss (9b) gekoppelt ist und mit seiner Steuerelektrode (T_F-G) mit seiner Abflusselektrode (T_F-D) gekoppelt ist, - der Versorgungs-Transistor (T_S) mit seiner Abflusselektrode (T_S-D) mit einer ersten Elektrode (D₁) der Diode (D) gekoppelt ist, mit seiner Quellenelektrode (T_S-S) mit dem zweiten Versorgungsanschluss (9b) gekoppelt ist und mit seiner Steuerelektrode (T_S-G) mit der Steuerelektrode (T_F-G) des Gabelungs-Transistors (T_F) gekoppelt ist, - eine zweite Elektrode (D₂) der Diode (D) mit dem ersten Versorgungsanschluss (9a) gekoppelt ist, und - der Ausgangs-Transistor (T_O) mit seiner Quellenelektrode (T_O-S) mit dem zweiten Versorgungsanschluss (9b) gekoppelt ist und mit seiner Steuerelektrode (T_O-G) mit der Steuerelektrode (T_F-G) des Gabelungs-Transistors (T_F) gekoppelt ist.
Diodenarray (3c) mit wenigstens zwei aufeinanderfolgenden Bildelementen (5a, 5b), insbesondere genau zwei aufeinanderfolgende Bildelemente (5a, 5b) wobei - das Diodenarray (3c) eine Zuleitung (7) zur Aufnahme eines Referenzstroms und einen ersten und einen zweiten Versorgungsanschluss (9a, 9b) aufweist, - je Bildelement (5a, 5b) eine Diode (D), ein Eingangs-Stromspiegel (S_I), ein Gabelungs-Transistor (T_F) sowie ein Versorgungs-Transistor (T_S) vorgesehen sind, wobei der Gabelungs-Transistor (T_F) mit dem Versorgungs-Transistor (T_S) jeweils einen Versorgungs-Stromspiegel (S_S) bildet, der zur Versorgung der Diode (D) mit dieser gekoppelt ist, - das Diodenarray (3c) wenigstens einen Ausgangs-Transistor (T_O) umfasst, der jeweils zwischen zwei aufeinanderfolgenden Bildelementen (5a, 5b) angeordnet ist und mit dem Gabelungs-Transistor (T_F) eines ersten der zwei aufeinanderfolgenden Bildelemente (5a) einen Ausgangs-Stromspiegel (S_O) bildet, der zur Versorgung des Eingangs-Stromspiegels (S_I) eines darauffolgenden zweiten der zwei aufeinanderfolgenden Bildelemente (5b) mit diesem gekoppelt ist, wobei - zur Versorgung des Eingangs-Stromspiegels (S_I) des ersten der aufeinanderfolgenden Bildelemente (5a) dieser mit der Zuleitung (7) und dem ersten Versorgungsanschluss (9a) gekoppelt ist.
Diodenarray (3c) nach Anspruch 7, bei der - der jeweilige Eingangs-Stromspiegel (S_I) einen Eingabe-Transistor (T_E) und einen Ausgabe-Transistor (T_A) umfasst, wobei - der Eingabe-Transistor (T_E) des ersten der zwei Bildelemente (5a) mit seiner Abflusselektrode (T_E-D) mit der Zuleitung (7) und der Eingabe-Transistor (T_E) der darauffolgenden Bildelemente (5b) mit seiner Abflusselektrode (T_E-D) mit einer Abflusselektrode (T_A-D) des Ausgabe-Transistors (T_A) des vorhergehenden Bildelements (5a) gekoppelt ist, - der Eingabe-Transistor (T_E) des ersten oder der darauffolgenden Bildelemente (5a, 5b) mit seiner Quellenelektrode (T_E-S) mit dem ersten Versorgungsanschluss (9a) gekoppelt ist und mit seiner Steuerelektrode (T_E-G) mit seiner Abflusselektrode (T_E-D) gekoppelt ist, - der Ausgabe-Transistor (T_A) mit seiner Abflusselektrode (T_A-D) mit einer Abflusselektrode (T_F-D) des Gabelungs-Transistors (T_F) gekoppelt ist, mit seiner Quellenelektrode (T_A-S) mit dem ersten Versorgungsanschluss (9a) gekoppelt ist und mit seiner Steuerelektrode (T_A-G) mit der Steuerelektrode (T_E-G) des Eingabe-Transistors (T_E) gekoppelt ist, - der Gabelungs-Transistor (T_F) mit seiner Quellenelektrode (T_F-S) mit dem zweiten Versorgungsanschluss (9b) gekoppelt ist und mit seiner Steuerelektrode (T_F-G) mit seiner Abflusselektrode (T_F-D) gekoppelt ist, - der Versorgungs-Transistor (T_S) mit seiner Abflusselektrode (T_S-D) mit einer ersten Elektrode (D₁) der Diode (D) gekoppelt ist, mit seiner Quellenelektrode (T_S-S) mit dem zweiten Versorgungsanschluss (9b) gekoppelt ist und mit seiner Steuerelektrode (T_S-G) mit der Steuerelektrode (T_F-G) des Gabelungs-Transistors (T_F) gekoppelt ist, - eine zweite Elektrode (D₂) der Diode (D) mit dem ersten Versorgungsanschluss (9a) gekoppelt ist, und - der Ausgangs-Transistor (T_O) mit seiner Quellenelektrode (T_O-S) mit dem zweiten Versorgungsanschluss (9b) gekoppelt ist und mit seiner Steuerelektrode (T_O-G) mit der Steuerelektrode (T_F-G) des Gabelungs-Transistors (T_F) gekoppelt ist.
Array (30), umfassend eine Vielzahl an Bildelementen (5a, 5b), wobei die Bildelemente (5a, 5b) zumindest teilweise in - wenigstens einer Anordnung (3) nach einem der vorstehenden Ansprüche 1 bis 6 angeordnet sind, wobei die wenigstens eine Anordnung (3) jeweils eine Zuleitung (7) aufweist, und/oder - wenigstens einem Diodenarray (3c) nach einem der vorstehenden Ansprüche 7 oder 8 angeordnet sind, wobei das wenigstens eine Diodenarray (3c) jeweils eine Zuleitung (7) aufweist.
Array(30) nach Anspruch 9, wobei die Bildelemente (5a, 5b) des Arrays (30) matrixartig in n Spalten und m Zeilen angeordnet sind, wobei je Spalte zwischen einschließlich einer und einschließlich $\frac{m}{2}$
Zuleitungen (7) vorgesehen sind.
Array(30) nach Anspruch 9, wobei die Bildelemente (5a, 5b) des Arrays (30) matrixartig in n Spalten und m Zeilen angeordnet sind, wobei je Zeile zwischen einschließlich einer und einschließlich $\frac{n}{2}$
Zuleitungen (7) vorgesehen sind.
Array (30) nach Anspruch 9, bei dem - der Verteiler-Transistor (T_D) mit dem jeweiligen Eingangs-Transistor (T_I) von genau ƒ Bildelementen (5a, 5b, 5c, 5d) einen Verteiler-Stromspiegel (S_D) bildet, - die Bildelemente (5a, 5b) des Arrays (30) matrixartig in n Spalten und m Zeilen angeordnet sind, wobei zwischen einschließlich $\frac{n \cdot m}{ƒ}$
und einschließlich $\frac{n \cdot m}{ƒ^{2}}$
Zuleitungen (7) vorgesehen sind, insbesondere $\frac{n \cdot m}{8} .$
Array (30) nach einem der vorstehenden Ansprüche 9 bis 12, wobei der Verteiler-Stromspiegel (S_D) und/oder der Versorgungs-Stromspiegel (S_S) und/oder der Ausgangs-Stromspiegel (S_O) eine Anordnung mit gemeinsamen Schwerpunkt aufweist.
System (1), umfassend ein Array (30) nach einem der vorstehenden Ansprüche 9 bis 13 und eine Referenzstromquelle (20), wobei die Referenzstromquelle (20) je Zuleitung (7) des Arrays (30) jeweils eine Ausgangsleitung (8) aufweist, die mit der entsprechenden Zuleitung (7) gekoppelt ist.
System (1) nach Anspruch 14, wobei die Referenzstromquelle (20) eine Stromspiegelbank (2c) umfasst, die einen Eingang zur Zuführung eines Referenzstroms (I_ref) und je Zuleitung (7) des Arrays (30) eine Ausgangsleitung (8) aufweist und eingerichtet ist, den am Eingang zugeführten Referenzstrom (I_ref) auf den entsprechenden Ausgangsleitungen (8) bereitzustellen.