DE102018204668A1 - Halbleitervorrichtung und Verfahren einer Herstellung derselben - Google Patents

Halbleitervorrichtung und Verfahren einer Herstellung derselben Download PDF

Info

Publication number
DE102018204668A1
DE102018204668A1 DE102018204668.9A DE102018204668A DE102018204668A1 DE 102018204668 A1 DE102018204668 A1 DE 102018204668A1 DE 102018204668 A DE102018204668 A DE 102018204668A DE 102018204668 A1 DE102018204668 A1 DE 102018204668A1
Authority
DE
Germany
Prior art keywords
template
semiconductor chip
electrode
lead frame
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018204668.9A
Other languages
English (en)
Inventor
Takanori Kawashima
Hirotaka Ohno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102018204668A1 publication Critical patent/DE102018204668A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Ein Verfahren einer Herstellung einer Halbleitervorrichtung durch ein Verbinden eines Halbleiterchips mit einem Anschlussrahmen unter Verwenden einer Schablone, wobei der Halbleiterchip eine Hauptelektrode enthält, die an einer Oberfläche des Halbleiterchips vorgesehen ist, wobei der Anschlussrahmen einen auskragenden Verbindungsbereich und einen Positionierungsbereich enthält, wobei der Positionierungsbereich zumindest eine der Formen konvexe Form und konkave Form enthält, welche um den auskragenden Verbindungsbereich herum vorgesehen ist, wobei das Verfahren enthalten kann: ein Wirkverbinden der Schablone mit dem Positionierungsbereich in einem Zustand, wo ein Abstand zwischen dem auskragenden Verbindungsbereich und der Schablone vorgesehen ist, ein Wirkverbinden der Schablone mit dem Halbleiterchip, und ein Verbinden des auskragenden Verbindungsbereichs mit der Hauptelektrode des Halbleiterchips mittels eines Lots in einem Zustand, wo die Schablone mit dem Positionierungsbereich und dem Halbleiterchip wirkverbunden ist.

Description

  • Technisches Gebiet
  • Eine hierin offenbarte Technik betrifft eine Halbleitervorrichtung und ein Verfahren einer Herstellung derselben.
  • Hintergrund
  • Die japanische Patentanmeldungs-Veröffentlichung Nr. 2009-146950 beschreibt eine Halbleitervorrichtung, in welcher ein Anschlussrahmen bzw. Lead Frame einen auskragenden Verbindungsbereich enthält, und der auskragende Verbindungsbereich mit einer Hauptelektrode eines Halbleiterchips verbunden ist. Wegen des auskragenden Verbindungsbereichs des Anschlussrahmens ist ein Raum zum Anordnen einer Signalverdrahtung sichergestellt. Durch ein Einführen eines Positionierungsstifts in den Anschlussrahmen wird eine Fehlausrichtung zwischen dem Halbleiterchip und dem Anschlussrahmen gehemmt.
  • Kurzfassung
  • In einem Fall eines Anpassens eines Anschlussrahmens, der einen auskragenden Verbindungsbereich enthält, wie in der japanischen Patentanmeldungs-Veröffentlichung Nr. 2009-146950, kann eine Fehlausrichtung auftreten, wenn der auskragende Verbindungsbereich an eine Hauptelektrode gelötet wird. Wenn eine Position des auskragenden Verbindungsbereichs des Anschlussrahmens bezüglich der Hauptelektrode eines Halbleiterchips fehlausgerichtet ist, wird es hinsichtlich der von dem Halbleiterchip zu dem Anschlussrahmen zu übertragenden Wärme schwierig. Im Ergebnis wird eine Wärmeabführungsleistung der Halbleitervorrichtung verschlechtert. In einem in der japanischen Patentanmeldungs-Veröffentlichung Nr. 2009-146950 beschriebenen Verfahren muss ein Anschlussrahmen mit einem Loch versehen werden, in welches ein Stift eingeführt wird, und somit wird eine Wärmeabführung an einer Position des Lochs behindert. Daher sieht die Offenbarung hierin eine Technik vor, die dazu in der Lage ist, einen Anschlussrahmen und einen Halbleiterchip mit Bezug zueinander zu positionieren, ohne eine Wärmeabführung zu behindern.
  • Ein Verfahren einer Herstellung bzw. eines Herstellens einer Halbleitervorrichtung, welches hierin offenbart wird, verbindet einen Halbleiterchip mit einem Anschlussrahmen unter Verwenden einer Schablone. Der Halbleiterchip kann eine Hauptelektrode aufweisen, die an einer Oberfläche des Halbleiterchips vorgesehen ist. Der Anschlussrahmen kann einen auskragenden Verbindungsbereich und einen Positionierungsbereich aufweisen, und der Positionierungsbereich kann zumindest eine der Formen konvexe Form und konkave Form enthalten, welche um den auskragenden Verbindungsbereich herum vorgesehen ist. Das Verfahren kann aufweisen: ein Wirkverbinden der Schablone mit dem Positionierungsbereich in einem Zustand, wo ein Abstand zwischen dem auskragenden Verbindungsbereich und der Schablone vorgesehen ist, ein Wirkverbinden der Schablone mit dem Halbleiterchip, und ein Verbinden des auskragenden Verbindungsbereichs mit der Hauptelektrode des Halbleiterchips mittels eines Lots in einem Zustand, wo die Schablone mit dem Positionierungsbereich und dem Halbleiterchip wirkverbunden ist.
  • Bei diesem Herstellungsverfahren wird die Schablone mit dem Positionierungsbereich des Anschlussrahmens wirkverbunden, und daher wird eine Fehlausrichtung zwischen dem Anschlussrahmen und der Schablone gehemmt. Weiters wird die Schablone auch mit dem Halbleiterchip wirkverbunden, und daher wird auch eine Fehlausrichtung zwischen dem Halbleiterchip und der Schablone gehemmt. Deswegen werden der Anschlussrahmen und der Halbleiterchip mit Bezug zueinander mittels bzw. im Wege der Schablone positioniert. Daher wird eine Fehlausrichtung zwischen dem Anschlussrahmen und dem Halbleiterchip gehemmt. In dem Zustand, wo der Anschlussrahmen und der Halbleiterchip mit Bezug zueinander mittels der Schablone wie vorstehend beschrieben positioniert sind, wird die Hauptelektrode des Halbleiterchips mit dem auskragenden Verbindungsbereich des Anschlussrahmens mittels eines Lots verbunden. Daher wird der auskragende Verbindungsbereich von einer Fehlausrichtung mit Bezug zu der Hauptelektrode abgehalten, und kann eine Verschlechterung bei einer Wärmeabführungsleistung der Halbleitervorrichtung verhindert werden. Weiters enthält bei diesem Verfahren der Positionierungsbereich die konvexe Form oder die konkave Form, und daher wird die Wärmeabführung an dem Positionierungsbereich nicht behindert. Daher kann gemäß diesem Herstellungsverfahren eine Halbleitervorrichtung mit einer hohen Wärmeabführungsleistung stabil hergestellt werden.
  • Weiters sieht die Offenbarung hierin eine Halbleitervorrichtung mit einer hohen Wärmeabführungsleistung vor. Diese Halbleitervorrichtung kann einen Halbleiterchip einschließlich einer an einer Oberfläche des Halbleiterchips vorgesehenen Hauptelektrode und einen Anschlussrahmen aufweisen. Der Anschlussrahmen kann einen auskragenden Verbindungsbereich und einen Positionierungsbereich enthalten, welcher zumindest eine der Formen konvexe Form und konkave Form enthält, die um den auskragenden Verbindungsbereich vorgesehen ist. Der auskragende Verbindungsbereich kann mit der Hauptelektrode mittels eines Lots verbunden sein.
  • Die Halbleitervorrichtung kann durch das vorstehend erwähnte, hierin offenbarte Herstellungsverfahren hergestellt werden. Da der Positionierungsbereich die konvexe Form oder die konkave Form in dieser Halbleitervorrichtung enthält, wird eine Wärmeabführung an dem Positionierungsbereich nicht behindert, und zeigt die Halbleitervorrichtung eine hohe Wärmeabführungsleistung.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht eines Anschlussrahmens,
    • 2 ist eine vergrößerte Draufsicht eines Hauptanschlusses des Anschlussrahmens,
    • 3 ist eine quergeschnittene Ansicht entlang einer Linie III-III in den 1 und 2,
    • 4 ist eine quergeschnittene Ansicht entlang einer Linie IV-IV in den 1 und 2,
    • 5 ist eine perspektivische Ansicht des Anschlussrahmens mit einer angebrachten Schablone,
    • 6 ist eine vergrößerte Draufsicht des Hauptanschlusses mit der angebrachten Schablone, entsprechend der 2,
    • 7 ist eine quergeschnittene Ansicht des Anschlussrahmens mit der angebrachten Schablone, entsprechend der 3,
    • 8 ist eine quergeschnittene Ansicht des Anschlussrahmens mit der angebrachten Schablone, entsprechend der 4,
    • 9 ist eine vergrößerte Draufsicht eines Halbleiterchips und des Anschlussrahmens nach einem Positionieren, entsprechend der 2,
    • 10 ist eine quergeschnittene Ansicht des Halbleiterchips und des Anschlussrahmens nach dem Positionieren, entsprechend der 3,
    • 11 ist eine quergeschnittene Ansicht des Halbleiterchips und des Anschlussrahmens nach dem Positionieren, entsprechend der 4,
    • 12 ist eine quergeschnittene Ansicht des Halbleiterchips und des Anschlussrahmens nach dem Aufschmelzen, entsprechend der 3,
    • 13 ist eine quergeschnittene Ansicht des Halbleiterchips und des Anschlussrahmens nach dem Aufschmelzen, entsprechend der 4,
    • 14 ist eine quergeschnittene Ansicht eines teil-hergestellten Produkts, nachdem ein Kollektoranschluss verbunden worden ist, entsprechend der 3,
    • 15 ist eine quergeschnittene Ansicht des teil-hergestellten Produkts, nachdem eine isolierende Harzschicht gebildet worden ist, entsprechend der 3,
    • 16 ist eine Draufsicht des teil-hergestellten Produkts, nachdem die isolierende Harzschicht gebildet worden ist,
    • 17 ist eine Draufsicht einer Halbleitervorrichtung, welche durch ein Herstellungsverfahren einer Ausführungsform hergestellt worden ist,
    • 18 ist ein erläuterndes Diagramm für ein herkömmliches Herstellungsverfahren,
    • 19 ist ein erläuterndes Diagramm für das herkömmliche Herstellungsverfahren,
    • 20 ist eine Draufsicht einer Halbleitervorrichtung, welche durch das herkömmliche Herstellungsverfahren hergestellt wurde,
    • 21 ist eine quergeschnittene Ansicht, welche eine Lötschicht mit einer großen Fehlausrichtung zeigt,
    • 22 ist eine ebene Ansicht, welche einen konvexen Positionierungsbereich einer Variante zeigt,
    • 23 ist eine quergeschnittene Ansicht, welche den konvexen Positionierungsbereich der Variante zeigt,
    • 24 ist eine quergeschnittene Ansicht, welche einen konvexen Positionierungsbereich einer anderen Variante zeigt,
    • 25 ist eine quergeschnittene Ansicht, welche den konvexen Positionierungsbereich der anderen Variante zeigt,
    • 26 ist eine Draufsicht, welche einen konvexen Positionierungsbereich noch einer anderen Variante zeigt,
    • 27 ist eine Draufsicht, welche einen konvexen Positionierungsbereich einer Variante zeigt,
    • 28 ist eine Draufsicht, welche einen konvexen Positionierungsbereich einer anderen Variante zeigt,
    • 29 ist eine Draufsicht, welche einen konvexen Positionierungsbereich noch einer anderen Variante zeigt,
    • 30 ist eine Draufsicht, welche einen konvexen Positionierungsbereich einer Variante zeigt,
    • 31 ist eine Draufsicht, welche einen konvexen Positionierungsbereich einer anderen Variante zeigt,
    • 32 ist eine Draufsicht, welche einen konvexen Positionierungsbereich noch einer anderen Variante zeigt,
    • 33 ist eine Draufsicht, welche einen konvexen Positionierungsbereich einer Variante zeigt,
    • 34 ist eine Draufsicht, welche einen konvexen Positionierungsbereich einer anderen Variante zeigt, und
    • 35 ist eine quergeschnittene Ansicht, welche einen konkaven Positionierungsbereich noch einer anderen Variante zeigt.
  • Detaillierte Beschreibung
  • Ein Herstellungsverfahren einer Halbleitervorrichtung einer Ausführungsform wird beschrieben werden. Die 1 bis 4 zeigen einen Anschlussrahmen 12, der in dem Herstellungsverfahren der Ausführungsform zu verwenden ist. Der Anschlussrahmen 12 ist eine Komponente, in welcher eine Vielzahl von Anschlüssen zum Verbinden eines Halbleiterchips miteinander verbunden ist. Der Anschlussrahmen 12 weist zwei Rohchipblöcke 14 bzw. Die Pads, Hauptanschlüsse 28a bis 28c und eine Vielzahl von Signalanschlüssen 26 auf. Ein Halbleiterchip ist mit jedem der Rohchipblöcke 14 verbunden. Die Hauptanschlüsse 28a, 28c sind jeweils mit ihren entsprechenden Rohchipblöcken 14 verbunden. Der Hauptanschluss 28b ist mit einem Kollektoranschluss 60, weleher später beschrieben wird, verbunden. Es sollte festgehalten werden, dass die zwei Rohchipblöcke 14 hinsichtlich ihrer Konfigurationen und Verwendungsverfahren im Wesentlichen identisch sind, und daher die folgende Beschreibung unter Fokussierung auf nur einen der Rohchipblöcke 14 (den Rohchipblock 14 auf der rechten Seite in der 1) fortfahren wird.
  • Der Rohchipblock 14 enthält eine Wärmeabführungsscheibe 16, einen konvexen Positionierungsbereich 18 und einen auskragenden Verbindungsbereich 20. In der 2 und nachfolgenden vergrößerten Draufsichten ist der konvexe Positionierungsbereich 18 mit undurchsichtigen Linien schraffiert, und ist der auskragende Verbindungsbereich 20 mit Punkten schraffiert. Die Wärmeabführungsscheibe 16 ist ein scheibenförmiger Bereich, welcher eine dickere Dicke als andere Bereiche des Anschlussrahmens 12 aufweist. Im hier Folgenden wird eine Dicke-Richtung der Wärmeabführungsscheibe 16 eine Z-Richtung genannt, wird eine zu der Z-Richtung senkrechte Richtung eine X-Richtung genannt, und wird eine zu der X-Richtung und der Z-Richtung senkrechte Richtung eine Y-Richtung genannt. Der konvexe Positionierungsbereich 18 ist ein Bereich, der von einer oberen Oberfläche der Wärmeabführungsscheibe 16 aufwärts auskragt. Wie es in der 2 in einer Ansicht entlang der Z-Richtung gezeigt wird, weist der konvexe Positionierungsbereich 18 eine im Wesentlichen quadratische Form auf. Der auskragende Verbindungsbereich 20 ist ein Bereich, der von einer oberen Oberfläche des konvexen Positionierungsbereichs18 weiter aufwärts auskragt. Wie es in der 2 in der Ansicht entlang der Z-Richtung gezeigt wird, weist der auskragende Verbindungsbereich 20 eine viereckige Form auf. Wie es in den 2 und 3 gezeigt wird, ist die Vielzahl von Signalanschlüssen 26 benachbart zu einer Seite des auskragenden Verbindungsbereichs 20 angeordnet. Die jeweiligen Signalanschlüsse 26 erstrecken sich länglich in der X-Richtung, und sie sind in der Y-Richtung mit Intervallen dazwischen angeordnet. Ein Ende jedes Signalanschlusses 26 ist über der Wärmeabführungsscheibe 16 angeordnet. Zwischen den Signalanschlüssen 26 und dem Rohchipblock 14 ist ein Abstand vorgesehen. Wie es in der 1 gezeigt wird, sind die Signalanschlüsse 26 miteinander durch eine Verbindungsstange 22 bzw. Zuganker verbunden. Weiters sind die Signalanschlüsse 26 mit dem Rohchipblock 14 durch die Verbindungsstange 22 und eine Aufhängungsleitung 23 verbunden. Wie es in der 2 gezeigt wird, ist der konvexe Positionierungsbereich 18 nicht an einer den Signalanschlüssen 26 gegenüberliegenden Position angeordnet. Außer an der den Signalanschlüssen 26 gegenüberliegenden Position ist der konvexe Positionierungsbereich 18 angeordnet, um den auskragenden Verbindungsbereich 22 zu umgeben.
  • In dem Herstellungsverfahren der vorliegenden Ausführungsform wird zuerst ein Schritt eines Anbringens einer Schablone durchgeführt. In dem Schritt eines Anbringens einer Schablone wird eine Schablone 30 bzw. Lehre an den Anschlussrahmen 12 angebracht, wie es in den 5 bis 8 gezeigt wird. Die Schablone 30 weist eine quadratische Ringform als ihre Querschnittsform auf. Wie es in der 6 gezeigt wird, wird die Schablone 30 mit dem konvexen Positionierungsbereich 18 so wirkverbunden, dass eine innere periphere Oberfläche 30a der Schablone 30 in engen Kontakt mit einer äußeren peripheren Oberfläche 18a des konvexen Positionierungsbereichs 18 kommt. Dadurch wird die Schablone 30 bezüglich des Anschlussrahmens 12 akkurat positioniert. Wie es in den 5 und 7 gezeigt wird, ist eine Kerbe 30b an einem Teil der unteren Oberfläche der Schablone 30 vorgesehen. Wenn die Schablone 30 an dem Anschlussrahmen 12 angebracht wird, wird die Kerbe 30b an einer zu der Vielzahl der Signalanschlüsse 26 entsprechenden Position angeordnet. Da die Kerbe 30b vorgesehen ist, bildet die Schablone 30 keinen Kontakt mit den Signalanschlüssen 26 aus bzw. kommt sie mit diesen nicht in Kontakt. Wie es in der 6 gezeigt wird, ist ein Abstand zwischen der Schablone 30 und dem auskragenden Verbindungsbereich 20 vorgesehen. Wie es in den 7 und 8 gezeigt wird, ist die Höhe der Schablone 30 höher als eine Höhe des auskragenden Verbindungsbereichs 20.
  • Als Nächstes wird ein Schritt eines Anordnens eines Halbleiterchips durchgeführt. In dem Schritt eines Anordnens eines Halbleiterchips wird, wie es in den 9 bis 11 gezeigt wird, ein Halbleiterchip 40 innerhalb der Schablone 30 angeordnet. Das heißt, die Schablone 30 wird mit dem Halbleiterchip 40 wirkverbunden. Zuerst wird der Halbleiterchip 40 beschrieben werden. Wie es in den 10 und 11 gezeigt wird, enthält der Halbleiterchip 40 ein Halbleitersubstrat 42, eine Emitterelektrode 44, Signalelektroden 46 und eine Kollektorelektrode 48. Ein IGBT (Bipolar Transistor mit isolierter Gate-Elektrode bzw. Insulated Gate-Bipolar Transistor) ist in dem Halbleitersubstrat 42 vorgesehen. Die Emitterelektrode 44 und die Signalelektroden 46 sind an einer ersten Oberfläche des Halbleitersubstrats 42 (einer unteren Oberfläche davon in den 10 und 11) vorgesehen. Es sollte festgehalten werden, dass, obwohl in der 10 nur eine Signalelektrode 46 gezeigt wird, der Halbleiterchip 40 mehrere Signalelektroden 46 in einer zu einer Anzahl der Signalanschlüsse 26 entsprechenden Anzahl (bspw. fünf) enthält. Die Signalelektroden 46 sind an einer zu der Emitterelektrode 44 benachbarten Position angeordnet. Die Emitterelektrode 44 ist viel größer als jede Signalelektrode 46. Die Signalelektroden 46 sind eine Gate-Elektrode des IGBT, eine Elektrode für eine Temperaturerfassung, eine Elektrode für eine Stromstärkenerfassung, eine Elektrode für eine Spannungserfassung und dergleichen. Ein Signal, welches ein Potential der Emitterelektrode 44 als ein Referenzpotential aufweist, wird auf die Signalelektroden 46 aufgebracht. Daher ist eine Potentialdifferenz zwischen den Signalelektroden 46 und der Emitterelektrode 44 klein. Die Kollektorelektrode 28 bedeckt eine Gesamtheit einer zweiten Oberfläche des Halbleitersubstrats 42 (eine Oberfläche davon an einer zu der ersten Oberfläche entgegen gerichteten Seite, welche in den 10, 11 eine obere Oberfläche ist).
  • In dem Schritt des Anordnens eines Halbleiterchips wird der Halbleiterchip 40 in die Schablone 30 von oben eingeführt, wobei die Emitterelektrode 44 abwärts orientiert ist. Deswegen ist der Halbleiterchip 40 innerhalb der Schablone 30 angeordnet. Wie es in der 10 gezeigt wird, ist der Halbleiterchip 40 hier so eingestellt bzw. gesetzt, dass die Emitterelektrode 44 über dem auskragenden Verbindungsbereich 20 angeordnet ist, und jede Signalelektrode 46 ist über dem Ende ihres entsprechenden Signalanschlusses 26 angeordnet. Bei dieser Gelegenheit werden Lotschichten 50 zwischen die Emitterelektrode 44 und den auskragenden Verbindungsbereich 20, sowie zwischen jede Signalelektrode 46 und ihren entsprechenden Signalanschluss 26 zwischengefügt. Wie es in der 9 in der Ansicht entlang der Z-Richtung gezeigt wird, ist eine Kontur des Halbleiterchips 40 geringfügig kleiner als eine Kontur (d.h. die äußere periphere Oberfläche 18a) des konvexen Positionierungsbereichs 18. Daher ist der Halbleiterchip 40 geringfügig kleiner als die innere periphere Oberfläche 30a der Schablone 30. Wenn der Halbleiterchip 40 innerhalb der Schablone 30 angeordnet ist, wird der Halbleiterchip 40 deswegen davon abgehalten, einer durch die Schablone 30 aufgebrachten hohen Last unterworfen zu sein. Daher wird das Halbleitersubstrat 42 davon abgehalten, gebrochen oder angeschlagen zu werden. In dem Schritt des Anordnens eines Halbleiterchips wird eine periphere Oberfläche des Halbleiterchips 40 durch die innere periphere Oberfläche 30a der Schablone 30 geführt, und daher wird der Halbleiterchip 40 mit Bezug zu der Schablone 30 positioniert. Das heißt, der Halbleiterchip 40 wird mit Bezug zu dem Anschlussrahmen 12 über die bzw. mittels der Schablone 30 positioniert. In der 9 werden der auskragende Verbindungsbereich 20 und die Emitterelektrode 44 durch unterbrochene Linien gezeigt. Wie es in der Ansicht entlang der Z-Richtung in der 9 gezeigt wird, ist eine Gesamtheit einer oberen Oberfläche des auskragenden Verbindungsbereichs 20 innerhalb einer Kontur der Emitterelektrode 44 angeordnet. Durch Verwenden der Schablone 30 können die Emitterelektrode 44 und der auskragende Verbindungsbereich 20 mit Bezug zueinander akkurat positioniert werden, wie es in der 9 gezeigt wird.
  • Als Nächstes wird ein Aufschmelzschritt bzw. Reflow-Schritt durchgeführt. In dem Aufschmelzschritt wird ein Stapelkörper, welcher wie in den 9 bis 11 zusammengebaut worden ist, durch einen Aufschmelzofen bzw. Reflow-Ofen hindurchgebracht. Deswegen wird der Stapelkörper einmal erhitzt, und wird er danach zu einer Raumtemperatur herabgekühlt. Wenn der Stapelkörper erhitzt wird, schmilzt die Lotschicht 50. Wenn dann der Stapelkörper gekühlt wird, verfestigt sich die Lotschicht 50. Im Ergebnis wird, wie in den 12 und 13 gezeigt ist, die Emitterelektrode 44 mit dem auskragenden Verbindungsbereich 20 durch die Lotschicht 50 verbunden, und werden auch die Signalelektroden 46 mit ihren entsprechenden Signalanschlüssen 26 durch die Lotschichten 50 verbunden. Nach dem Aufschmelzschritt wird die Schablone 30 von dem Anschlussrahmen 12 und dem Halbleiterchip 40 entfernt.
  • Als Nächstes wird, wie in der 14 gezeigt ist, ein Kollektoranschluss 60 über dem Halbleiterchip 40 angeordnet, und wird die Kollektorelektrode 48 mit dem Kollektoranschluss 60 durch eine Lotschicht 52 verbunden. Der Kollektoranschluss 60 ist eine mit der Kollektorelektrode 48 verbundene Verdrahtung bzw. Leitung, und er dient auch als eine Wärmeabführungsscheibe zum Abführen einer Wärme von der Kollektorelektrode 48. Weiters wird bei dieser Gelegenheit der Hauptanschluss 28b in der 1 auch mit dem Kollektoranschluss 60 verbunden.
  • Als Nächstes wird, wie es in den 15 und 16 gezeigt wird, eine isolierende Harzschicht 70, welche den Halbleiterchip 40 bedeckt, durch ein Spritzgießen gebildet. Die Bereiche der jeweiligen Anschlüsse, welche mit dem Halbleiterchip 40 verbunden sind, werden auch durch die isolierende Harzschicht 70 bedeckt. Jeder der Signalanschlüsse 26 und jeder der Hauptanschlüsse 28a bis 28c kragen von der isolierenden Harzschicht 70 nach außen aus.
  • Als Nächstes wird der Anschlussrahmen 12 an einer Stelle außerhalb der isolierenden Harzschicht 70 geschnitten, um einen mit undurchsichtigen Linien in der 16 schraffierten Bereich (die Verbindungsstange 22, die Aufhängungsleitung 23 und dergleichen) zu entfernen. Deswegen werden die Signalanschlüsse 26 voneinander getrennt, und werden sie auch von dem Rohchipblock 14 getrennt. Weiters werden die Haupanschlüsse 28a bis 28c voneinander getrennt. Im Ergebnis ist eine in der 17 gezeigte Halbleitervorrichtung vollständig.
  • Als Nächstes wird ein herkömmliches Verfahren eines Herstellens einer Halbleitervorrichtung beschrieben werden. In dem herkömmlichen Herstellungsverfahren wird, wie in der 18 gezeigt ist, ein Anschlussrahmen 112 verwendet, in welchem ein Kollektorrohchipblock 160 und Signalanschlüsse 126 integriert sind. Zuerst wird, wie in der 18 gezeigt ist, der Anschlussrahmen 112 auf einer ersten Schablone 191 angebracht. Der Anschlussrahmen 112 wird mit Bezug zu der ersten Schablone 191 durch ein Einführen eines Stifts 191a mit der ersten Schablone 191 in ein in dem Anschlussrahmen 112 vorgesehenes Loch 112a positioniert. Als Nächstes wird eine zweite Schablone 192 auf den Anschlussrahmen 112 angebracht. Die zweite Schablone 192 wird mit Bezug zu der ersten Schablone 191 durch ein Einführen des Stifts 191 a der ersten Schablone 191 in ein Loch 192a der zweiten Schablone 192 positioniert. Als Nächstes wird ein Halbleiterchip 140 innerhalb eines Ringbereichs 192b der zweiten Schablone 192 angeordnet. Der Halbleiterchip 140 enthält ein Halbleitersubstrat 142, eine Emitterelektrode 144, Signalelektroden 146 und eine Kollektorelektrode 148. Hier wird der Halbleiterchip 140 angeordnet, wobei die Kollektorelektrode 148 nach unten orientiert ist. Danach wird die Kollektorelektrode 148 mit dem Rohchipblock 160 mittels einer Lotschicht 150 verbunden. Nachdem die Kollektorelektrode 148 mit dem Rohchipblock 160 verbunden worden ist, werden die erste Schablone 191 und die zweite Schablone 192 entfernt.
  • Als Nächstes wird jede Signalelektrode 146 des Halbleiterchips 140 mit ihrem entsprechenden Signalanschluss 126 des Anschlussrahmens 112 durch Drahtverbinden verbunden.
  • Als Nächstes wird, wie in der 19 gezeigt ist, ein Emitteranschluss 114 auf eine dritte Schablone 193 gesetzt. Die dritte Schablone 193 enthält eine Ausnehmung 193a, und der Emitteranschluss 114 wird in der Ausnehmung 193a angeordnet. Der Emitteranschluss 114 wird mit Bezug zu der dritten Schablone 193 durch die Ausnehmung 193a positioniert. Als Nächstes wird die Komponente, in welcher der Halbleiterchip 140 und der Anschlussrahmen 112 verbunden sind bzw. werden, an der dritten Schablone 193 angebracht. Hier ist die Emitterelektrode 144 des Halbleiterchips 140 über einem auskragenden Verbindungsbereich 114a des Emitteranschluss 114 angeordnet. Hier wird der Anschlussrahmen 112 mit Bezug zu der dritten Schablone 193 durch ein Einführen eines Stifts 193b der dritten Schablone 193 in das Loch 112a des Anschlussrahmens 112 positioniert. Danach wird die Emitterelektrode 144 mit dem auskragenden Verbindungsbereich 114a mittels einer Lotschicht 152 verbunden. Dann wird, wie es in der 20 gezeigt ist, der Halbleiterchip 140 in einer isolierenden Harzschicht 170 abgedichtet. Nachdem die isolierende Harzschicht 170 gebildet worden ist, wird der Anschlussrahmen 112 an einer Stelle, die sich außerhalb der isolierenden Harzschicht 170 befindet, geschnitten, um einen mit undurchsichtigen Linien in der 20 schraffierten Bereich (eine Verbindungsstange, eine Aufhängungsleitung und dergleichen) zu entfernen. Dadurch werden die jeweiligen Anschlüsse voneinander getrennt. Gemäß der vorstehenden Schritte ist die Herstellung der Halbleitervorrichtung durch das herkömmliche Verfahren abgeschlossen.
  • Bei dem herkömmlichen Verfahren tritt eine Fehlausrichtung, welche als ein gemeinsames Ergebnis der Fehlausrichtungen zwischen der ersten Schablone 191 und dem Anschlussrahmen 112, zwischen der ersten Schablone 191 und der zweiten Schablone 192, zwischen der zweiten Schablone 192 und dem Halbleiterchip 140, zwischen der dritten Schablone 193 und dem Emitteranschluss 114, sowie zwischen der dritten Schablone 193 und dem Anschlussrahmen 112 verursacht wird, zwischen der Emitterelektrode 144 und dem auskragenden Verbindungsbereich 114a auf. Da viele Fehlausrichtungs-Faktoren existieren, ist es wahrscheinlich, dass die Fehlausrichtung zwischen der Emitterelektrode 144 und dem auskragenden Verbindungsbereich 114a groß wird. Wenn die Fehlausrichtung zwischen der Emitterelektrode 144 und dem auskragenden Verbindungsbereich 114a groß ist, wird es schwierig, eine Wärme an einem Teil des Halbleiterchips 140 zu dem Emitteranschluss 114 zu übertragen, und kann der Teil des Halbleiterchips 140 lokal einer hohen Temperatur unterworfen werden. Wenn die Fehlaurichtung zwischen der Emitterelektrode 144 und dem auskragenden Verbindungsbereich 114a extrem groß ist, kann weiters der auskragende Verbindungsbereichl14a über die Emitterelektrode 144 hinaus auskragen, wie es in der 21 gezeigt wird. In diesem Fall verteilt sich die Lotschicht 152 über die Emitterelektrode 144 hinaus nach außen, und hängt sie über. In dieser Konfiguration tritt die isolierende Harzschicht 170 in einen Spalt bzw. eine Lücke zwischen die Lotschicht 152 und das Halbleitersubstrat 142 ein. In dieser Konfiguration wird eine extrem hohe Spannung auf die Lotschicht 152 wegen der thermischen Ausdehnung der isolierenden Harzschicht 170 zwischen der Lotschicht 152 und dem Halbleitersubstrat 142 aufgebracht, und daher verringert sich die Verlässlichkeit der Lotschicht 152 extrem.
  • Im Gegensatz hierzu beeinflussen bei dem Verfahren der Ausführungsform Fehlausrichtungen zwischen der Schablone 30 und dem Anschlussrahmen 12, sowie zwischen der Schablone 30 und dem Halbleiterchip 40 eine Fehlausrichtung zwischen der Emitterelektrode 44 und dem auskragenden Verbindungsbereich 20. Wegen ihrer verringerten Anzahl an Fehlausrichtungs-Faktoren kann die Fehlausrichtung zwischen der Emitterelektrode 44 und dem auskragenden Verbindungsbereich 20 gehemmt werden. Deswegen kann eine Wärmeabführungsleistung der Halbleitervorrichtung bei einer Massenproduktion der Halbleitervorrichtung stabilisiert werden. Es kann verhindert werden, dass Halbleitervorrichtungen mit einer geringen Wärmeabführungsleistung hergestellt werden. Insbesondere bei dem Verfahren der Ausführungsform ist die Emitterelektrode 44 größer als der auskragende Verbindungsbereich 20, wie es in der 9 gezeigt wird, und daher kann das Auftreten des in der 21 gezeigten Falles noch sicherer verhindert werden. Daher kann die Verlässlichkeit der Lotschicht 50 sichergestellt werden.
  • Weiters wird bei dem herkömmlichen Verfahren der Anschlussrahmen 112 verwendet, bei welchem der Kollektorrohchipblock 160 und die Signalanschlüsse 126 integriert sind. Nachdem der Anschlussrahmen 112 (d.h. die mit undurchsichtigen Linien in der 12 schraffierten Bereiche) geschnitten worden ist, verbleiben verbleibende Bereiche 160a der Aufhängungsleitung an außerhalb der isolierenden Harzschicht 170 ausgesetzten bzw. exponierten Positionen. Da die verbleibenden Bereiche 160a der Aufhängungsleitung mit den Kollektorrohchipblöcken 160 verbunden sind, zeigen die Signalanschlüsse 126 (welche eine Potential aufweisen, welches im Wesentlichen gleich zu demjenigen des Emitters ist) und die verbleibenden Bereiche 160a (welche ein Potential aufweisen, welches gleich zu demjenigen des Kollektors ist) zwischen diesen eine extrem große Potentialdifferenz. Deswegen ist es wahrscheinlich, dass eine Kriechentladung zwischen den Signalanschlüssen 126 und den verbleibenden Bereichen 160a auftritt. Daher müssen bei dem herkömmlichen Verfahren die Kerben 180 (Ausnehmungen, um eine Kriechentfernung zwischen den verbleibenden Bereichen 160a und den Signalanschlüssen 126 länger zu machen) in einer lateralen Oberfläche der isolierenden Harzschicht 170 zwischen den verbleibenden Bereichen 160a und den Signalanschlüssen 126 vorgesehen werden, um die Kriechentladung zu verhindern. Wenn jedoch die Kerben 180 vorgesehen sind, gibt es ein Problem darin, dass eine innere Spannung der isolierenden Harzschicht 170 groß werden kann, und dass eine Haltbarkeit der isolierenden Harzschicht 170 gegen einen Riss und dergleichen sich verringern kann.
  • Im Gegensatz hierzu wird bei dem Verfahren der Ausführungsform der Anschlussrahmen 12 verwendet, in welchem jeder Emitterrohchipblock 14 und seine entsprechenden Signalanschlüsse 26 integriert sind. Nachdem der Anschlussrahmen 12 (d.h. die mit undurchsichtigen Linien in der 16 schraffierten Bereiche) geschnitten worden ist, verbleiben verbleibende Bereiche 23a der Aufhängungsleitung 23 an außerhalb der isolierenden Harzschicht 70 ausgesetzten Positionen, wie es in der 17 gezeigt wird. Da die verbleibenden Bereiche 23a mit ihren entsprechenden Emitterrohchipblock 14 verbunden sind, zeigen die Signalanschlüsse 26 (welche ein Potential aufweisen, welches im Wesentlichen gleich zu demjenigen des Emitters ist) und die verbleibenden Bereiche 23a (welche ein Potential aufweisen, welches gleich zu demjenigen des Emitters ist) eine extrem kleine Potentialdifferenz zwischen diesen. Daher ist es weniger wahrscheinlich, dass eine Kriechentladung zwischen den verbleibenden Bereichen 23a und den Signalanschlüssen 26 auftritt. Deswegen wird keine Kerbe in einer lateralen Oberfläche der isolierenden Harzschicht 70 zwischen den verbleibenden Bereichen 23a und den Signalanschlüssen 26 benötigt. Daher ist eine Haltbarkeit der isolierenden Harzschicht 70 gegen einen Riss verbessert. Da keine Kerbe benötigt wird, wird weiters ein Versatz zwischen den Signalanschlüssen 26 und den Signalelektroden 46 entlang der Y-Richtung ebenfalls nicht benötigt. Deswegen kann die Aufhängungsleitung 23 an beiden Seiten jedes Satzes der Vielzahl von Signalanschlüssen 26 vorgesehen werden, und wird eine positionsmäßige Genauigkeit zwischen den Signalanschlüssen 26 und den Halbleiterchips 40 verbessert.
  • Bei dem Herstellungsverfahren der Ausführungsform kragt, wie es in der 10 gezeigt wird, weiters der auskragende Verbindungsbereich 20 von der oberen Oberfläche der Wärmeabführungsscheibe 16 aufwärts aus, und ist der Abstand zwischen dem auskragenden Verbindungsbereich 20 und der Schablone 30 vorgesehen, und kann daher ein Raum zwischen den Signalelektroden 46 und der Wärmeabführungsscheibe 16 sichergestellt sein. Deswegen kann eine Verdrahtung (d.h. Signalanschlüsse 26) für die Signalelektroden 46 in diesem Raum angeordnet werden. Daher kann die Verdrahtung für die Signalelektroden 46 in geeigneter Weise vorgesehen werden.
  • In der vorstehend erläuterten Ausführungsform ist der Halbleiterchip 40 innerhalb der Schablone 30 angeordnet, nachdem die Schablone 30 an dem Anschlussrahmen 12 angebracht worden ist. Die Schablone 30 kann jedoch an dem Anschlussrahmen 12 angebracht werden, nachdem der Halbleiterchip 40 innerhalb der Schablone 30 angeordnet worden ist. Es sollte festgehalten werden, dass, in vielen Fällen, jeder der Schritte mit Leichtigkeit stabil in der Reihenfolge der Schritte gemäß dieser Ausführungsform durchgeführt wird.
  • In der vorstehend erläuterten Ausführungsform sind weiters der auskragende Verbindungsbereich 20 und der konvexe Positionierungsbereich 18 kontinuierlich bzw. unterbrechungsfrei. Wie es in den 22 und 23 jedoch gezeigt wird, kann der konvexe Positionierungsbereich 18 an einer von dem auskragenden Verbindungsbereich 20 beabstandeten bzw. getrennten Position angeordnet werden.
  • Bei der vorstehend beschriebenen Ausführungsform ist weiters der auskragende Verbindungsbereich 20 höher als der konvexe Positionierungsbereich 18. Wie es in den 24 und 25 gezeigt wird, können der auskragende Verbindungsbereich 20 und der konvexe Positionierungsbereich 18 jedoch dieselbe Höhe aufweisen.
  • Bei der vorstehend beschriebenen Ausführungsform ist weiters der konvexe Positionierungsbereich 18 um den auskragenden Verbindungsbereich 20 herum angeordnet. Wie es in den 26 bis 29 gezeigt wird, können jedoch die konvexen Positionierungsbereiche 18 diskret um den auskragenden Verbindungsbereich 20 herum vorgesehen sein. Solange die Schablone 30 positioniert werden kann, kann der konvexe Positionierungsbereich 18 (können die konvexen Positionierungsbereiche 18) in einer beliebigen Weise angeordnet sein.
  • In der vorstehend beschriebenen Ausführungsform weist weiters die Schablone 30 die Ringform auf. Wie es in den 30 bis 33 gezeigt wird, kann die Schablone 30 jedoch eine andere Form als die Ringform aufweisen. Die 33 zeigt eine Konfiguration, bei welcher zwei Halbleiterchips 40 durch eine Schablone 30 positioniert werden können. Auch bei diesen Konfigurationen können der Anschlussrahmen 12 und die Halbleiterchips 40 mit Bezug zueinander durch die Schablone 30, welche mit sowohl dem Positionierungsbereich des Anschlussrahmens 12 als auch dem Halbleiterchip 40 (den Halbleiterchips 40) wirkverbindet, positioniert sein. Wie es in der 34 gezeigt wird, kann weiters die Schablone 30 ein scheibenförmiges Teil sein, welches mit einem quadratischen Loch darin versehen ist.
  • In der vorstehend beschriebenen Ausführungsform ist weiters eine Gesamtheit der oberen Oberfläche des konvexen Positionierungsbereichs 18 mit der Lotschicht 50 verbunden. Jedoch kann eine Oberflächenbehandlung, welche keine Lot-Benetzbarkeit aufweist (bspw. eine Oberfläche-aufrauende Behandlung, etc.), an einem äußeren peripheren Bereich der oberen Oberfläche des konvexen Positionierungsbereichs 18 durchgeführt werden. In dieser Konfiguration ist ein Teil (ein zentraler Bereich) der oberen Oberfläche des konvexen Positionierungsbereichs 18 mit der Lotschicht 50 verbunden. In diesem Fall ist der Bereich der oberen Oberfläche des konvexen Positionierungsbereichs 18, welcher die Lot-Benetzbarkeit aufweist (bspw. die mit dem Lot verbundene Region) vorzugsweise kleiner als die Emitterelektrode 44.
  • In der vorstehend beschriebenen Ausführungsform wird weiters die Schablone 30 durch den konvexen Positionierungsbereich 18 positioniert. Wie es in der 35 gezeigt ist, kann jedoch ein konkaver Positionierungsbereich 19 anstelle des konvexen Positionierungsbereichs 18 vorgesehen werden. Die Schablone 30 kann positioniert werden, indem eine äußere periphere Oberfläche 30c der Schablone 30 mit einer lateralen Oberfläche des konkaven Positionierungsbereichs 19 in Kontakt gebracht wird.
  • Einige der hierin offenbarten technischen Elemente werden im Nachfolgenden aufgelistet werden. Es ist festzuhalten, dass die jeweiligen technischen Elemente voneinander unabhängig sind, und dass sie einzeln oder in Kombinationen nützlich sind.
  • In einem Beispiel des hierin offenbarten Herstellungsverfahrens kann ein Positionierungsbereich eine konvexe Form enthalten. Weiters kann bei einem Wirkverbinden einer Schablone mit dem Positionierungsbereich eine laterale Oberfläche der Schablone mit einer lateralen Oberfläche der konvexen Form in Kontakt gebracht werden.
  • In einem Beispiel des hierin offenbarten Herstellungsverfahrens kann der Positionierungsbereich eine konkave Form beinhalten. Weiters kann bei einem Wirkverbinden der Schablone mit dem Positionierungsbereich eine laterale Oberfläche der Schablone mit einer lateralen Oberfläche der konkaven Form in Kontakt gebracht werden.
  • Bei einem Beispiel des hierin offenbarten Herstellungsverfahrens kann in einem Zustand, wo die Schablone mit dem Positionierungsbereich mit einem Halbleiterchip wirkverbunden ist, in einer Ansicht entlang einer Richtung, in welcher der Halbleiterchip und ein Anschlussrahmen gestapelt sind, eine Gesamtheit einer Region eines auskragenden Verbindungsbereichs, mit welchem ein Lot verbunden wird, innerhalb einer Kontur einer Hauptelektrode angeordnet sein.
  • Gemäß dieser Konfiguration kann verhindert werden, dass das die Hauptelektrode und den auskragenden Verbindungsbereich verbindende Lot eine überhängende Form aufweist.
  • In einem Beispiel des hierin offenbarten Herstellungsverfahrens kann das Wirkverbinden der Schablone mit dem Halbleiterchip nach dem Wirkverbinden der Schablone mit dem Positionierungsbereich durchgeführt werden.
  • In einem Beispiel des hierin offenbarten Herstellungsverfahrens kann die Hauptelektrode eine Emitterelektrode sein. Der Halbleiterchip kann weiters eine Signalelektrode aufweisen, welche an einer Oberfläche vorgesehen ist, an welcher die Emitterelektrode vorgesehen ist, sowie eine Kollektorelektrode, welche an einer hinteren Oberfläche vorgesehen ist, die sich an einer entgegen gerichteten Seite zu der Emitterelektrode befindet. Weiters kann der Anschlussrahmen einen den auskragenden Verbindungsbereich und den Positionierungsbereich enthaltenden Hauptkörper und einen sich von dem Hauptkörper erstreckenden Signalanschluss aufweisen. Dieses Herstellungsverfahren kann weiters ein Verbinden des Signalanschlusses mit der Signalelektrode, ein Verbinden eines Kollektoranschlusses mit der Kollektorelektrode, ein Bilden einer den Halbleiterchip bedeckenden isolierenden Harzschicht nach dem auskragenden Verbindungsbereich, und ein Abschneiden des Signalanschlusses von dem Hauptkörper, nachdem die isolierende Harzschicht gebildet ist, aufweisen. Der Signalanschluss und der Kollektoranschluss können mit dem Halbleiterchip verbunden sein.
  • Bei diesem Herstellungsverfahren werden, nachdem der Signalanschluss von dem Hauptkörper abgeschnitten worden ist, der Signalanschluss und der Hauptkörper nach außerhalb des isolierenden Harzes ausgesetzt. Da der Signalanschluss (d.h. die Signalelektrode) und der Hauptkörper (d.h. die Emitterelektrode) zwischen diesen eine kleine Potentialdifferenz aufweisen, ist es jedoch weniger wahrscheinlich, dass eine Kriechentladung zwischen dem Signalanschluss und dem Hauptkörper auftritt.
  • Während vorstehend spezifische Beispiele der vorliegenden Erfindung detailliert beschrieben worden sind, sind diese Beispiele lediglich illustrativ, und stellen sie keine Beschränkung des Schutzbereichs der Patentansprüche dar. Die in den Patentansprüchen beschriebene Technologie betrifft auch verschiedene Änderungen und Modifikationen der vorstehend beschriebenen spezifischen Beispiele. Die in der vorliegenden Beschreibung oder den vorliegenden Zeichnungen erläuterten technischen Elemente sehen eine technische Nutzbarkeit entweder unabhängig oder mittels verschiedener Kombinationen vor. Die vorliegende Erfindung ist nicht auf die zu der Zeit, wenn die Ansprüche eingereicht werden, beschriebenen Kombinationen beschränkt. Der Zweck der durch die vorliegende Beschreibung oder die vorliegenden Zeichnungen illustrierten Beispiele ist es weiters, mehrere Aufgaben gleichzeitig zu erfüllen, und ein Erfüllen einer beliebigen dieser Aufgaben gibt der vorliegenden Erfindung eine technische Verwendbarkeit.

Claims (7)

  1. Ein Verfahren einer Herstellung einer Halbleitervorrichtung durch ein Verbinden eines Halbleiterchips (42) mit einem Anschlussrahmen (12) unter Verwenden einer Schablone (30), wobei der Halbleiterchip (42) eine Hauptelektrode (44) aufweist, die an einer Oberfläche des Halbleiterchips (42) vorgesehen ist, wobei der Anschlussrahmen (12) einen auskragenden Verbindungsbereich (20) und einen Positionierungsbereich (18, 19) aufweist, wobei der Positionierungsbereich (18, 19) zumindest eine der Formen konvexe Form (18) und konkave Form (19) enthält, welche um den auskragenden Verbindungsbereich (20) herum vorgesehen ist, wobei das Verfahren aufweist: ein Wirkverbinden der Schablone (30) mit dem Positionierungsbereich (18, 19) in einem Zustand, wo ein Abstand zwischen dem auskragenden Verbindungsbereich (20) und der Schablone (30) vorgesehen ist, ein Wirkverbinden der Schablone (30) mit dem Halbleiterchip (42), und ein Verbinden des auskragenden Verbindungsbereichs (20) mit der Hauptelektrode (44) des Halbleiterchips (42) mittels eines Lots (50) in einem Zustand, wo die Schablone (30) mit dem Positionierungsbereich (18, 19) und dem Halbleiterchip (42) wirkverbunden ist.
  2. Das Verfahren gemäß dem Anspruch 1, wobei der Positionierungsbereich (18, 19) die konvexe Form (18) enthält, und bei dem Wirkverbinden der Schablone (30) mit dem Positionierungsbereich (18, 19) eine laterale Oberfläche der Schablone (30) mit einer lateralen Oberfläche der konvexen Form (18) in Kontakt gebracht wird.
  3. Das Verfahren gemäß dem Anspruch 1, wobei der Positionierungsbereich (18, 19) die konkave Form (19) enthält, und bei dem Wirkverbinden der Schablone (30) mit dem Positionierungsbereich (18, 19) eine laterale Oberfläche der Schablone (30) mit einer lateralen Oberfläche der konkaven Form (19) in Kontakt gebracht wird.
  4. Das Verfahren gemäß einem der Ansprüche 1-3, wobei in dem Zustand, wo die Schablone (30) mit dem Positionierungsbereich (18, 19) und dem Halbleiterchip (42) wirkverbunden ist, in einer Ansicht entlang einer Richtung, in welcher der Halbleiterchip (42) und der Anschlussrahmen (12) gestapelt sind, eine Gesamtheit einer Region des auskragenden Verbindungsbereichs (20), mit welchem das Lot (50) verbunden ist, innerhalb einer Kontur der Hauptelektrode (44) angeordnet ist.
  5. Das Verfahren gemäß einem der Ansprüche 1-4, wobei das Wirkverbinden der Schablone (30) mit dem Halbleiterchip (42) nach dem Wirkverbinden der Schablone (30) mit dem Positionierungsbereich (18, 19) durchgeführt wird.
  6. Das Verfahren gemäß einem der Ansprüche 1-5, wobei die Hauptelektrode (44) eine Emitterelektrode (44) ist, der Halbleiterchip (42) eine Signalelektrode (46), die an einer Oberfläche vorgesehen ist, an welcher die Emitterelektrode (44) vorgesehen ist, sowie eine Kollektorelektrode (48), die an einer hinteren Oberfläche vorgesehen ist, die an einer zu der Emitterelektrode (44) entgegen gerichteten Seite angeordnet ist, aufweist, wobei der Anschlussrahmen (12) einen Hauptkörper (14) und einen Signalanschluss (26) aufweist, wobei der Hauptkörper (14) den auskragenden Verbindungsbereich (20) und den Positionierungsbereich (18, 19) enthält, und sich der Signalanschluss (26) von dem Hauptkörper (14) erstreckt, wobei das Verfahren weiters aufweist: ein Verbinden des Signalanschlusses (26) mit der Signalelektrode (46), ein Verbinden eines Kollektoranschlusses (60) mit der Kollektorelektrode (48), ein Bilden einer den Halbleiterchip (42) bedeckenden isolierenden Harzschicht (70), nachdem der auskragende Verbindungsbereich (20), der Signalanschluss (26) und der Kollektoranschluss (60) mit dem Halbleiterchip (42) verbunden sind, und ein Abschneiden des Signalanschlusses (26) von dem Hauptkörper (14), nachdem die isolierende Harzschicht (70) gebildet ist.
  7. Eine Halbleitervorrichtung, aufweisend: einen Halbleiterchip (42), der eine Hauptelektrode (44) enthält, die an einer Oberfläche des Halbleiterchips (42) vorgesehen ist, und einen Anschlussrahmen (12), der einen auskragenden Verbindungsbereich (20) und einen Positionierungsbereich (18, 19) enthält, wobei der Positionierungsbereich (18, 19) zumindest eine der Formen konvexe Form (18) und konkave Form (19) enthält, die um den auskragenden Verbindungsbereich (20) herum vorgesehen ist, wobei der auskragende Verbindungsbereich (20) mit der Hauptelektrode (44) mittels eines Lots (50) verbunden ist.
DE102018204668.9A 2017-03-29 2018-03-27 Halbleitervorrichtung und Verfahren einer Herstellung derselben Pending DE102018204668A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-065283 2017-03-29
JP2017065283A JP6874467B2 (ja) 2017-03-29 2017-03-29 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
DE102018204668A1 true DE102018204668A1 (de) 2018-10-04

Family

ID=63524640

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112018001743.5T Pending DE112018001743T5 (de) 2017-03-29 2018-02-16 Halbleitervorrichtung
DE102018204668.9A Pending DE102018204668A1 (de) 2017-03-29 2018-03-27 Halbleitervorrichtung und Verfahren einer Herstellung derselben

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE112018001743.5T Pending DE112018001743T5 (de) 2017-03-29 2018-02-16 Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US20200035588A1 (de)
JP (2) JP6874467B2 (de)
CN (2) CN110520983A (de)
DE (2) DE112018001743T5 (de)
WO (1) WO2018179981A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604583B (zh) * 2016-02-08 2021-08-27 三菱电机株式会社 半导体装置
US10541223B2 (en) * 2017-05-05 2020-01-21 Kulicke And Soffa Industries, Inc. Methods of operating a wire bonding machine to improve clamping of a substrate, and wire bonding machines
JP7141316B2 (ja) * 2018-11-21 2022-09-22 日立Astemo株式会社 パワー半導体装置
JP7207150B2 (ja) * 2019-05-15 2023-01-18 株式会社デンソー 半導体装置
JP7215320B2 (ja) * 2019-05-15 2023-01-31 株式会社デンソー 半導体装置
JP2020198388A (ja) * 2019-06-04 2020-12-10 株式会社デンソー 半導体装置およびその製造方法
JP7327134B2 (ja) * 2019-12-12 2023-08-16 株式会社デンソー 半導体装置
DE112020006643T5 (de) * 2020-01-30 2022-11-24 Mitsubishi Electric Corporation Halbleitervorrichtung und leistungswandler
CN112289752B (zh) * 2020-12-01 2023-04-11 江苏捷捷微电子股份有限公司 一种倒装GaN功率器件封装结构及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831558B2 (ja) * 1991-03-29 1996-03-27 日本碍子株式会社 半導体装置の組立方法
JPH06252320A (ja) * 1993-02-25 1994-09-09 Toppan Printing Co Ltd リードフレーム並びにボンディング治具及びそのボンディング方法
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置
JP3836010B2 (ja) * 2001-10-19 2006-10-18 三菱電機株式会社 半導体装置
JP4302607B2 (ja) * 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
JP4952556B2 (ja) * 2007-12-11 2012-06-13 株式会社デンソー 半導体装置およびその製造方法
CN102460694A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
US8497572B2 (en) * 2010-07-05 2013-07-30 Denso Corporation Semiconductor module and method of manufacturing the same
JP5745238B2 (ja) * 2010-07-30 2015-07-08 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置およびその製造方法
JP5427745B2 (ja) * 2010-09-30 2014-02-26 日立オートモティブシステムズ株式会社 パワー半導体モジュール及びその製造方法
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2013123016A (ja) * 2011-12-12 2013-06-20 Denso Corp 半導体装置
CN102522340A (zh) * 2011-12-21 2012-06-27 杭州士兰集成电路有限公司 一种大功率模块的散热片安装方法
CN202816923U (zh) * 2012-08-10 2013-03-20 福建闽航电子有限公司 一种集成电路陶瓷封装外壳用的引线框架
US9847235B2 (en) * 2014-02-26 2017-12-19 Infineon Technologies Ag Semiconductor device with plated lead frame, and method for manufacturing thereof
JP5910653B2 (ja) * 2014-03-18 2016-04-27 トヨタ自動車株式会社 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
JP6256145B2 (ja) * 2014-03-26 2018-01-10 株式会社デンソー 半導体装置及びその製造方法
JP6485397B2 (ja) * 2016-04-04 2019-03-20 株式会社デンソー 電子装置及びその製造方法
JP6485398B2 (ja) * 2016-04-13 2019-03-20 株式会社デンソー 電子装置及びその製造方法
JP6610590B2 (ja) * 2017-03-21 2019-11-27 トヨタ自動車株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
JPWO2018179981A1 (ja) 2020-03-05
CN108695177A (zh) 2018-10-23
CN108695177B (zh) 2021-11-02
US20200035588A1 (en) 2020-01-30
JP6874467B2 (ja) 2021-05-19
JP2018170348A (ja) 2018-11-01
WO2018179981A1 (ja) 2018-10-04
DE112018001743T5 (de) 2019-12-19
US20180286702A1 (en) 2018-10-04
JP7156025B2 (ja) 2022-10-19
CN110520983A (zh) 2019-11-29

Similar Documents

Publication Publication Date Title
DE102018204668A1 (de) Halbleitervorrichtung und Verfahren einer Herstellung derselben
DE3814469C2 (de)
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE69433543T2 (de) Halbleitervorrichtung.
DE68927285T2 (de) Halbleiteranordnung mit Leiterrahmen
EP1061783A2 (de) Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE102013200518A1 (de) Halbleiterpackung
DE3782748T2 (de) Feldeffekttransistor mit isoliertem gate.
DE8816922U1 (de) Gehäuse für eine Halbleiteranordnung
DE112017007890B4 (de) Halbleitervorrichtung, Hochfrequenz-Leistungsverstärker und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10205698A1 (de) Leuchtdiode und Verfahren zur Herstellung Derselben
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
DE69029936T2 (de) Diodenmatrixtrennung
DE4308705C2 (de) Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer
DE10002639A1 (de) Bandträger für einen BGA und eine Halbleitervorrichtung, die diesen benutzt
DE102020211500A1 (de) Halbleitervorrichtung
DE3639053C2 (de) Integrierte Schaltungsanordnung
DE112018007782T5 (de) Halbleitervorrichtung
DE2557371A1 (de) Halbleiterelement
DE102015100262A1 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102020109703A1 (de) Halbleitergehäuse und verfahren zu seiner herstellung
DE19929215A1 (de) Verfahren zur Herstellung eines BGA-Halbleiterbauelements, ein TAB-Band für ein BGA-Halbleiterbauelement und ein BGA-Halbleiterbauelement
DE3721661A1 (de) Verbindungsband

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE

R084 Declaration of willingness to licence