JP5910653B2 - 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法 - Google Patents

放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP5910653B2
JP5910653B2 JP2014054403A JP2014054403A JP5910653B2 JP 5910653 B2 JP5910653 B2 JP 5910653B2 JP 2014054403 A JP2014054403 A JP 2014054403A JP 2014054403 A JP2014054403 A JP 2014054403A JP 5910653 B2 JP5910653 B2 JP 5910653B2
Authority
JP
Japan
Prior art keywords
lead frame
hole
heat sink
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014054403A
Other languages
English (en)
Other versions
JP2015177149A (ja
Inventor
知宏 黒田
知宏 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014054403A priority Critical patent/JP5910653B2/ja
Priority to US14/635,319 priority patent/US9214418B2/en
Priority to DE102015103897.8A priority patent/DE102015103897B4/de
Priority to CN201510121206.4A priority patent/CN105047635B/zh
Publication of JP2015177149A publication Critical patent/JP2015177149A/ja
Application granted granted Critical
Publication of JP5910653B2 publication Critical patent/JP5910653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法に関する。
従来から、放熱板とリードフレームが固定された放熱板付きリードフレームが知られている。また、この放熱板付きリードフレームに半導体チップが実装された半導体装置が知られている。特許文献１には、このような放熱板付きリードフレームおよび半導体装置が開示されている。特許文献１に開示の放熱板付きリードフレームは、放熱板と、放熱板に重ねて固定された裏面側リードフレームとを備えている。放熱板には半導体チップが実装される。裏面側リードフレームには、裏面側リードフレームの表裏面を貫通する孔が形成されている。放熱板付きリードフレーム及び半導体チップは封止樹脂により封止されている。これにより半導体チップが封止された半導体装置が形成されている。
特開２００９−０１０２０８号公報
特許文献１の半導体装置では放熱板付きリードフレームが封止樹脂により封止されるが、このとき、放熱板付きリードフレームと封止樹脂の密着力を改善することが求められていた。また、密着力を高めるために、リードフレームに形成される孔の寸法精度を高めることが求められていた。
そこで本明細書は、貫通孔を精度良く作ることができる技術を提供することを目的とする。
本発明は、半導体チップが実装される、放熱板付きリードフレームであって、放熱板と、一方面と前記一方面と反対側の他方面を備え、前記他方面が前記放熱板に接触するように前記放熱板に重ねて固定されたリードフレームであって、前記放熱板と重なる位置に、前記一方面から前記他方面に貫通する貫通孔が形成されており、前記他方面における前記貫通孔の開口面積が、前記一方面における前記貫通孔の開口面積より大きい前記リードフレームと、からなる。
このような構成によれば、リードフレームと放熱板を別体で形成するので、リードフレームの他方面における開口面積が一方面における開口面積より大きいテーパー状の貫通孔を精度良く作ることができる。
また、本発明は、半導体チップが実装される、放熱板付きリードフレームの製造方法であって、リードフレームに、その一方面から前記一方面と反対側の他方面に貫通する貫通孔を形成する貫通孔形成工程であって、前記他方面における前記貫通孔の開口面積が前記一方面における前記貫通孔の開口面積より大きくなるように前記貫通孔を形成する前記貫通孔形成工程と、前記他方面が放熱板に接触するように、前記貫通孔が形成された前記リードフレームを前記放熱板に重ねて固定する固定工程であって、前記他方面における前記貫通孔が前記放熱板によって塞がれる前記固定工程と、からなる。
このような構成によれば、リードフレームと放熱板を固定する前にリードフレームに貫通孔を形成するので、貫通孔を形成する工程が煩雑にならず、容易に貫通孔を形成することができる。また、リードフレームが放熱板に固定されずに単体の状態のときに貫通孔を形成するので、貫通孔を一つの工程で直接形成することができ、寸法精度を高めることができる。よって、封止樹脂との密着力が高く、寸法精度が高い放熱板付きリードフレームを容易に製造することができる。
実施形態に係る半導体装置の断面図である。 実施形態に係る放熱板付きリードフレームの断面図である。 裏面側リードフレームの上面図である。 裏面側リードフレームの一部を拡大して示す断面図である。 半導体装置の製造方法を説明するための図である（１）。 半導体装置の製造方法を説明するための図である（２）。 貫通孔を形成する方法を説明するための図である。 半導体装置の製造方法を説明するための図である（３）。 半導体装置の製造方法を説明するための図である（４）。 半導体装置の製造方法を説明するための図である（５）。 半導体装置の製造方法を説明するための図である（６）。 他の実施形態に係る放熱板付きリードフレームの断面図である。 更に他の実施形態に係る貫通孔を形成する方法を説明するための図である。 更に他の実施形態に係る裏面側リードフレームの一部の上面図である。 更に他の実施形態に係る裏面側リードフレームの一部の上面図である。
以下、実施形態について添付図面を参照して説明する。実施形態に係る半導体装置１０は、図１に示すように、半導体チップ５０と、半導体チップ５０が実装された放熱板付きリードフレーム２０とを備えている。また、半導体装置１０は、半導体チップ５０に固定された表面側リードフレーム８０を備えている。さらに半導体装置１０は、半導体チップ５０、放熱板付きリードフレーム２０、及び表面側リードフレーム８０を封止する封止樹脂６０を備えている。
半導体チップ５０は、その表面側に形成された表面電極及び信号電極と、裏面側に形成された裏面電極とを備えている（いずれも図示省略）。半導体チップ５０としては例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等を用いることができる。半導体チップ５０がＩＧＢＴである場合、半導体チップ５０の内部にはトレンチゲート、エミッタ領域、コレクタ領域等が形成されている（図示省略）。信号電極は、半導体チップ５０に対する信号の入出力に用いられる。半導体チップ５０の表面に表面側リードフレーム８０が固定されている。半導体チップ５０の裏面に放熱板付きリードフレーム２０が固定されている。半導体チップ５０と表面側リードフレーム８０は、接合材６１により固定されている。半導体チップ５０と放熱板付きリードフレーム２０は、接合材６１により固定されている。
表面側リードフレーム８０は、表面（一方面の一例）及び表面と反対側の裏面（他方面の一例）を有する平板状に形成されている。表面側リードフレーム８０の裏面に接合材６１を介して半導体チップ５０が固定される。接合材６１としては、はんだを用いることができる。表面側リードフレーム８０にはバスバー８７が形成されている。バスバー８７は側方に延びている。バスバー８７は半導体チップ５０に対する通電に用いられる。
放熱板付きリードフレーム２０は、図２に示すように、放熱板３０と、放熱板３０に重ねて固定された裏面側リードフレーム４０とを備えている。なお、裏面側リードフレーム４０が請求項に記載のリードフレームに相当している。放熱板３０は表面３１及び裏面３２を有する板状に形成されている。裏面側リードフレーム４０は表面４１及び裏面４２を有する板状に形成されている。放熱板３０の表面３１が裏面側リードフレーム４０の裏面４２に接触している。
放熱板３０は導電性及び熱伝導性を有している。放熱板３０の材料としては例えば銅やアルミニウム等の金属を用いることができる。図１に示すように、放熱板３０に半導体チップ５０が実装される。放熱板３０は、半導体チップ５０が発する熱を外部に放熱することができる。また、放熱板３０を介して電流を流すことができる。放熱板３０の表面３１に接合材６１を介して半導体チップ５０が固定される。接合材６１としては、はんだを用いることができる。
図１に示すように、放熱板３０の裏面３２には冷却器７１が固定されている。冷却器７１は、絶縁グリス（図示せず）を介して放熱板３０の裏面３２に接触している。冷却器７１は、内部に冷媒が循環しており、接触している対象物を冷却することができる。冷却器７１としては水冷式あるいは空冷式の公知の構成を用いることができる。放熱板３０を介して冷却器７１により半導体チップ５０を冷却することができる。
放熱板３０の裏面３２には凹部３３が形成されている。放熱板３０と裏面側リードフレーム４０には、かしめ孔２２が形成されている。かしめ孔２２には、かしめ部材２１が挿入されている。凹部３３及びかしめ孔２２内にはかしめ部材２１が配置されている。放熱板３０と裏面側リードフレーム４０は、かしめ部材２１により加圧固定されている。これによって、放熱板３０と裏面側リードフレーム４０は一体になっている。かしめ固定は、リベット等のかしめ部材を加圧することにより固定対象を加圧固定する方法である。
裏面側リードフレーム４０は導電性及び熱伝導性を有している。裏面側リードフレーム４０の材料としては例えば銅やアルミニウム等の金属を用いることができる。図３に示すように、裏面側リードフレーム４０には複数の開口部４５が形成されている。複数（本実施形態では２つ）の開口部４５は裏面側リードフレーム４０の中央部に形成されている。複数の開口部４５は隣り合って並んで形成されている。開口部４５は裏面側リードフレーム４０の表裏面を貫通している。図２に示すように、開口部４５は、裏面側リードフレーム４０と放熱板３０が重なり合う位置において、裏面側リードフレーム４０に形成されている。開口部４５は、放熱板３０の表面３１の上に形成されている。図１に示すように、開口部４５の中に接合材６１が配置されている。すなわち、半導体チップ５０は、開口部４５内の接合材６１を介して放熱板３０に接続されている。
また、図３に示すように、裏面側リードフレーム４０には複数の貫通孔４３（ディンプル）が形成されている。複数の貫通孔４３の大きさは特に限定されるものではない。複数の貫通孔４３が同じ大きさであっても異なる大きさであってもよい。貫通孔４３は上面視において円形状に形成されている。複数の貫通孔４３は開口部４５の周囲に形成されている。複数の貫通孔４３は間隔をあけて形成されている。貫通孔４３は裏面側リードフレーム４０の表裏面を貫通している。図２に示すように、貫通孔４３は、裏面側リードフレーム４０と放熱板３０が重なり合う位置において、裏面側リードフレーム４０に形成されている。貫通孔４３は、放熱板３０の表面３１の上に形成されている。図４に示すように、貫通孔４３は、裏面側リードフレーム４０の厚み方向（ｚ方向）に沿って開口面積（本実施形態では直径）が変化するように形成されている。裏面側リードフレーム４０の表面４１における貫通孔４３の開口面積Ｓ１が、裏面４２における貫通孔４３の開口面積Ｓ２より小さい（裏面側リードフレーム４０の裏面４２における貫通孔４３の開口面積Ｓ２が、表面４１における貫通孔４３の開口面積Ｓ１より大きい。）。貫通孔４３の開口面積は、裏面側リードフレーム４０の表裏面と平行な方向に貫通孔４３を切断したときの断面積を示している。貫通孔４３の内面はテーパー状に形成されている。また、裏面側リードフレーム４０にはバスバー４７が形成されている。バスバー４７は側方に延びている。バスバー４７は半導体チップ５０に対する通電に用いられる。貫通孔４３には封止樹脂６０が充填される。裏面側リードフレーム４０の表面４１側と裏面４２側における貫通孔４３の開口面積の違いにより、裏面側リードフレーム４０と封止樹脂６０の密着力を高めることができる。
また、裏面側リードフレーム４０には、プライマー処理が施されている。プライマー処理は、裏面側リードフレーム４０の全体にわたって施されている。貫通孔４３の内面にプライマー樹脂６２が塗布されている。プライマー樹脂６２は、裏面側リードフレーム４０と封止樹脂６０との密着力を高める。
また、図１に示すように、半導体装置１０は、信号端子４６を有している。信号端子４６は側方に延びている。信号端子４６は半導体チップ５０に対する信号の入出力に用いられる。図１に示すように、信号端子４６はボンディングワイヤ７２により半導体チップ５０の信号電極に接続される。ボンディングワイヤ７２の一端は信号端子４６に固定されている。ボンディングワイヤ７２の他端は半導体チップ５０の信号電極に固定されている。ボンディングワイヤ７２は、信号端子４６と信号電極を電気的に接続している。なお、図１は、単一の信号端子４６を示しているが、半導体装置１０は複数の信号端子４６を有している。
封止樹脂６０は、半導体チップ５０、放熱板付きリードフレーム２０、及び表面側リードフレーム８０を覆っている。封止樹脂６０は、開口部４５や貫通孔４３に充填されている。封止樹脂６０は例えばエポキシ樹脂などの封止用の公知の樹脂を用いることができる。
次に、上記の構成を備える半導体装置の製造方法について説明する。まず、半導体装置に用いる放熱板付きリードフレームの製造方法について説明する。放熱板付きリードフレームを製造する製造工程では、まず、図５に示すように、板状の金属部材９１を準備し、この金属部材９１に複数の開口部４５を形成する（開口部形成工程）。開口部４５は、例えば図示しない金型を用いたプレス加工により形成される。
次に、図６に示すように、金属部材９１に複数の貫通孔４３を形成する（貫通孔形成工程）。複数の貫通孔４３は、開口部４５の周囲に形成される。また、貫通孔４３は、図４に示すように、裏面側リードフレーム４０の表面４１側における貫通孔４３の開口面積Ｓ１が、裏面４２側における貫通孔４３の開口面積Ｓ２より小さくなるように形成される（裏面側リードフレーム４０の裏面４２側における貫通孔４３の開口面積Ｓ２が、表面４１側における貫通孔４３の開口面積Ｓ１より大きくなるように形成される。）。なお、貫通孔４３の形成は開口部４５の形成より前に行われてもよい。
貫通孔４３を形成する方法は特に限定されるものではないが、本実施形態では図７に示すように、金型９２を用いて貫通孔４３を形成している。金型９２は、下型１９１と上型１９２を備えている。上型１９２は、下方へ突出する複数の凸部１９３を備えている。この金型９２を用いて金属部材９１をプレス加工すると、凸部１９３により貫通孔４３が形成される。
次に、図８に示すように、金属部材９１にかしめ孔２２、信号端子４６、およびバスバー４７を形成する。かしめ孔２２、信号端子４６、およびバスバー４７は、例えば図示しない金型を用いたプレス加工により形成される。これにより、裏面側リードフレーム４０が形成される。なお、この段階では、裏面側リードフレーム４０と各信号端子４６とが繋がっている。
次に、形成された裏面側リードフレーム４０に対してプライマー処理をする（プライマー工程）。プライマー処理は、裏面側リードフレーム４０の全体にわたって施される。プライマー処理により、図４に示すように、裏面側リードフレーム４０の表面４１、裏面４２、開口部４５の内面、および貫通孔４３の内面にプライマー樹脂６２が塗布される。プライマー樹脂６２はスピンコート法により塗布される。プライマー樹脂６２は、裏面側リードフレーム４０と封止樹脂６０との密着力を高める。
次に、裏面側リードフレーム４０と放熱板３０を重ねて、かしめ固定する（固定工程）。裏面側リードフレーム４０と放熱板３０は、両者が重なり合う位置に開口部４５及び貫通孔４３が位置するように重ねられる。これにより、図２に示すように、放熱板付きリードフレーム２０が形成される。固定工程では、裏面側リードフレーム４０の裏面４２における貫通孔４３が放熱板３０によって塞がれる。
続いて、図９に示すように、放熱板付きリードフレーム２０に半導体チップ５０を実装する（実装工程）。半導体チップ５０は、上面視したときに、裏面側リードフレーム４０の開口部４５の中に配置される。また、半導体チップ５０の裏面電極が、放熱板３０の表面３１に接合材６１を介して固定される。
次に、図１０に示すように、半導体チップ５０に表面側リードフレーム８０を固定する。表面側リードフレーム８０は、半導体チップ５０の表面電極に接合材６１を介して固定される。次に、図１１に示すように、ボンディングワイヤ７２を半導体チップ５０の信号電極および信号端子４６に固定する。
次に、半導体チップ５０と放熱板付きリードフレーム２０を、封止樹脂６０により封止する（封止工程）。このとき、貫通孔４３には封止樹脂６０が充填される。貫通孔４３の開口面積が裏面４２側で表面４１側よりも大きいので、封止樹脂６０が貫通孔４３から表面４１側に抜けにくくなる。また、裏面側リードフレーム４６の表面４１及び貫通孔４３の内面に形成されているプライマー樹脂６２によっても、封止樹脂６０の密着性が向上される。したがって、封止工程で形成される封止樹脂６０は、裏面側リードフレーム４６から剥離し難い。
次に、裏面側リードフレーム４０の一部をカットすることで、裏面側リードフレーム４０から各信号端子４６を分離する。最後に、放熱板３０の裏面３２に冷却器７１を固定することにより図１に示す構成となる。以上のようにして半導体装置１０が製造される。
上述の説明から明らかなように、上述の構成を備える放熱板付きリードフレーム２０では裏面側リードフレーム４０の裏面４２側における貫通孔４３の開口面積が表面４１側における貫通孔４３の開口面積より大きい。これにより、放熱板付きリードフレーム２０が封止樹脂６０により封止され、封止樹脂６０が貫通孔４３に充填されたときに、封止樹脂６０が貫通孔４３から抜け難くなる。これにより、放熱板付きリードフレーム２０と封止樹脂６０の密着力が高まる。よって、封止樹脂６０との密着力が高い放熱板付きリードフレーム２０およびそれを備える半導体装置１０を得ることができる。また、上述の製造方法では、まず裏面側リードフレーム４０に貫通孔４３を形成し、その後に、貫通孔４３が形成された裏面側リードフレーム４０と放熱板３０を重ねて固定している。このように、裏面側リードフレーム４０と放熱板３０を固定する前に裏面側リードフレーム４０に貫通孔４３を形成するので、貫通孔４３を形成する工程が煩雑にならず、容易に貫通孔４３を形成することができる。また、裏面側リードフレーム４０が放熱板３０に固定されずに単体の状態のときに貫通孔４３を形成するので、貫通孔４３を一つの工程で直接形成することができ、寸法精度を高めることができる。よって、封止樹脂６０との密着力が高く、寸法精度が高い放熱板付きリードフレーム２０およびそれを備える半導体装置１０を容易に製造することができる。また、裏面側リードフレーム４０に対してプライマー処理をするときにプライマー樹脂６２が貫通孔４３に詰まりにくくなる。よって、プライマー樹脂６２による貫通孔４３の目詰まりを防ぐことができる。また、放熱板３０と裏面側リードフレーム４０が固定される前は別体になっているので、それぞれに対するめっき処理等が行いやすくなる。また、めっき処理等を必要な部分のみに行うことができ、コストを低減することができる。
以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。なお、以下の説明において上述の構成と同様の構成については同一の符号を付して説明を省略する。他の実施形態では図１２に示すように、裏面側リードフレーム４０の裏面４２に凹部４４が形成されていてもよい。凹部４４は複数の貫通孔４３の下に形成されている。凹部４４は複数の貫通孔４３と連通している。凹部４４は、裏面側リードフレーム４０と放熱板３０が重なり合う位置において、裏面側リードフレーム４０に形成されている。凹部４４は放熱板３０の表面３１に面している。このような構成によれば、凹部４４に封止樹脂６０が充填されることにより、裏面側リードフレーム４０と封止樹脂６０との密着力を更に高めることができる。
また、上記実施形態では、金型９２を用いたプレス加工により貫通孔４３を形成していたが、貫通孔４３の形成方法はこの構成に限定されるものではない。例えば、金属部材９１をエッチングすることにより貫通孔４３を形成してもよい。より詳細には、貫通孔４３を形成するときは、図１３に示すように、金属部材９１の表面に開口部９４を有するマスク９３を形成し、金属部材９１の表面からエッチングをすることにより貫通孔４３を形成する。マスク９３の開口部９４は貫通孔４３に対応する位置に形成されている。
また、上記実施形態では貫通孔４３が上面視において円形状に形成されていたが、貫通孔４３の形状は特に限定されるものではない。他の実施形態では、貫通孔４３は、図１４に示すように、上面視において三角形状や四角形状等の多角形状に形成されていてもよい。また、貫通孔４３は、図１５に示すような形状であってもよい。図１５に示す貫通孔４３は、中央部１４１と、中央部１４１から側方に突出する複数の突出部１４２とを備えている。中央部１４１は、概して長方形状に形成されている。複数の突出部１４２は、間隔をあけて並んで形成されている。中央部１４１と突出部１４２は連通している。
また、上記実施形態では放熱板３０と裏面側リードフレーム４０がかしめ固定されていたが、放熱板３０と裏面側リードフレーム４０の固定方法はこの構成に限定されるものではない。例えば、放熱板３０と裏面側リードフレーム４０は、はんだ、あるいは、ろう等の接合材により固定されていてもよい。
また、上記実施形態では裏面側リードフレーム４０に対してプライマー処理をしていたが、プライマー処理を省略することもできる。また、裏面側リードフレーム４０にプライマー処理をする場合、プライマー処理が不要な部分についてはマスクを形成することによりプライマー樹脂６２が塗布されないようにしてもよい。
また、上記実施形態では、裏面側リードフレーム４０が板状の構成であったが、この構成に限定されるものではない。裏面側リードフレーム４０は、棒状の構成であってもよい。棒状の裏面側リードフレーム４０に貫通孔４３が形成されている。棒状の裏面側リードフレーム４０の下側面（他方面の他の一例）における貫通孔４３の開口面積が、上側面（一方面の他の一例）における貫通孔４３の開口面積より大きい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０；半導体装置
２０；放熱板付きリードフレーム
２１；かしめ部材
２２；かしめ孔
３０；放熱板
３１；表面
３２；裏面
３３；凹部
４０；裏面側リードフレーム
４１；表面
４２；裏面
４３；貫通孔
４４；凹部
４５；開口部
４６；信号端子
４７；バスバー
５０；半導体チップ
６０；封止樹脂
６１；接合材
６２；プライマー樹脂
７１；冷却器
７２；ボンディングワイヤ
８０；表面側リードフレーム
８７；バスバー
９１；金属部材
９２；金型
９３；マスク
９４；開口部
１４１；中央部
１４２；突出部
１９１；下型
１９２；上型
１９３；凸部

Claims (7)

  1. 半導体チップが実装される、放熱板付きリードフレームであって、
    放熱板と、
    一方面と前記一方面と反対側の他方面を備え、前記他方面が前記放熱板に接触するように前記放熱板に重ねて固定されたリードフレームであって、前記放熱板と重なる位置に、前記一方面から前記他方面に貫通する貫通孔が形成されており、前記他方面における前記貫通孔の開口面積が、前記一方面における前記貫通孔の開口面積より大きい前記リードフレームと、からなり、
    前記他方面に、前記放熱板と重なる位置に凹部が形成されており、
    前記凹部の底面に前記貫通孔が開口している、放熱板付きリードフレーム。
  2. 請求項１に記載の放熱板付きリードフレームと、
    前記放熱板付きリードフレームに実装された半導体チップと、
    前記半導体チップおよび前記リードフレームを封止する封止樹脂と、を備え、
    前記貫通孔に前記封止樹脂が充填されている、半導体装置。
  3. 前記リードフレームに形成された前記貫通孔の内面にプライマー樹脂が塗布されている、請求項２に記載の半導体装置。
  4. 半導体チップが実装される、放熱板付きリードフレームを製造する方法であって、
    リードフレームに、その一方面から前記一方面と反対側の他方面に貫通する貫通孔を形成する貫通孔形成工程であって、前記他方面における前記貫通孔の開口面積が前記一方面における前記貫通孔の開口面積より大きくなるように前記貫通孔を形成する前記貫通孔形成工程と、
    前記他方面が放熱板に接触するように、前記貫通孔が形成された前記リードフレームを前記放熱板に重ねて固定する固定工程であって、前記他方面における前記貫通孔が前記放熱板によって塞がれる前記固定工程と、からなり、
    前記貫通孔形成工程では、前記他方面に、前記放熱板と重なる位置に凹部を形成し、前記凹部の底面に前記貫通孔を形成する、方法。
  5. 請求項４に記載の方法により製造された前記放熱板付きリードフレームに半導体チップを実装する実装工程を備える、半導体装置を製造する方法。
  6. 前記半導体チップおよび前記リードフレームを封止樹脂により封止する封止工程を更に備え、
    前記封止工程では、前記貫通孔に前記封止樹脂が充填される、請求項５に記載の方法。
  7. 前記固定工程の前に、前記貫通孔の内面にプライマー樹脂を塗布するプライマー工程を更に備える、請求項５又は６に記載の方法。
JP2014054403A 2014-03-18 2014-03-18 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法 Expired - Fee Related JP5910653B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014054403A JP5910653B2 (ja) 2014-03-18 2014-03-18 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
US14/635,319 US9214418B2 (en) 2014-03-18 2015-03-02 Lead frame with radiator plate, method for manufacturing lead frame with radiator plate, semiconductor device, and method for manufacturing semiconductor device
DE102015103897.8A DE102015103897B4 (de) 2014-03-18 2015-03-17 Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
CN201510121206.4A CN105047635B (zh) 2014-03-18 2015-03-18 附带散热板的引脚框架及其制造方法、以及半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014054403A JP5910653B2 (ja) 2014-03-18 2014-03-18 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015177149A JP2015177149A (ja) 2015-10-05
JP5910653B2 true JP5910653B2 (ja) 2016-04-27

Family

ID=54053771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014054403A Expired - Fee Related JP5910653B2 (ja) 2014-03-18 2014-03-18 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9214418B2 (ja)
JP (1) JP5910653B2 (ja)
CN (1) CN105047635B (ja)
DE (1) DE102015103897B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6565542B2 (ja) * 2015-09-25 2019-08-28 トヨタ自動車株式会社 半導体装置
US10083899B2 (en) 2017-01-23 2018-09-25 Infineon Technologies Ag Semiconductor package with heat slug and rivet free die attach area
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
CN107180799A (zh) * 2017-04-26 2017-09-19 东莞市柏尔电子科技有限公司 一种大功率三极管的封装基板
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP7388912B2 (ja) 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
CN100463125C (zh) * 2003-06-25 2009-02-18 宇芯（毛里求斯）控股有限公司 用于半导体封装的再分布的引线框及其制作方法
JP5096812B2 (ja) * 2007-06-28 2012-12-12 株式会社三井ハイテック 複合リードフレームを用いた半導体装置
JP4450031B2 (ja) 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
JP5286948B2 (ja) * 2008-06-04 2013-09-11 株式会社デンソー 基板および電子装置の製造方法
KR100888236B1 (ko) 2008-11-18 2009-03-12 서울반도체 주식회사 발광 장치
JP2011151102A (ja) * 2010-01-20 2011-08-04 Apic Yamada Corp リードフレーム及びリードフレームの製造方法
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
CN103515340B (zh) * 2012-06-29 2016-09-07 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
JP2014054403A (ja) 2012-09-13 2014-03-27 Panasonic Corp 洗濯機

Also Published As

Publication number Publication date
DE102015103897B4 (de) 2020-01-09
CN105047635B (zh) 2018-01-12
US9214418B2 (en) 2015-12-15
JP2015177149A (ja) 2015-10-05
DE102015103897A1 (de) 2015-09-24
US20150270204A1 (en) 2015-09-24
CN105047635A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
JP5910653B2 (ja) 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
JP5076549B2 (ja) 半導体装置
JP5649142B2 (ja) 封止型半導体装置及びその製造方法
JP2017005165A (ja) 半導体装置
JP2014216459A (ja) 半導体装置
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP6083399B2 (ja) 半導体装置及びその製造方法
US20180158758A1 (en) Leadframe and method of manufacturing the same
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
US9484289B2 (en) Semiconductor device with heat spreader
CN111373527B (zh) 半导体装置
JP6150866B2 (ja) 電力半導体装置
JP2015138843A (ja) 半導体装置及びその製造方法
TW201546991A (zh) 功率器件
JP6472568B2 (ja) 半導体装置の製造方法
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
US9355999B2 (en) Semiconductor device
US9373562B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2017069351A (ja) 半導体装置
JP2017069352A (ja) 半導体装置
JP6136978B2 (ja) 半導体装置及びその製造方法
JP2016081988A (ja) 半導体遮断器の放熱構造
KR20180002419A (ko) 파워 모듈 및 그 제조 방법
KR20160033869A (ko) 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지
KR20150142916A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160314

R151 Written notification of patent or utility model registration

Ref document number: 5910653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees