JP2013021254A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2013021254A
JP2013021254A JP2011155525A JP2011155525A JP2013021254A JP 2013021254 A JP2013021254 A JP 2013021254A JP 2011155525 A JP2011155525 A JP 2011155525A JP 2011155525 A JP2011155525 A JP 2011155525A JP 2013021254 A JP2013021254 A JP 2013021254A
Authority
JP
Japan
Prior art keywords
metal body
semiconductor element
insulating layer
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011155525A
Other languages
English (en)
Inventor
Masao Kikuchi
正雄 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011155525A priority Critical patent/JP2013021254A/ja
Priority to US13/405,720 priority patent/US20130015468A1/en
Priority to CN2012100898453A priority patent/CN102881659A/zh
Priority to DE102012211424.6A priority patent/DE102012211424B4/de
Publication of JP2013021254A publication Critical patent/JP2013021254A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本発明は、半導体素子へのストレスも抑制しつつ、放熱性能を向上させることができる半導体装置およびその製造方法の提供を目的とする。
【解決手段】本発明にかかる半導体装置は、半導体素子１と、半導体素子１裏面上に設けられた第１金属体２と、第１金属体２裏面上に設けられた第１絶縁層４と、第１絶縁層４裏面上に設けられた第２金属体３と、半導体素子１表面上に設けられた第３金属体９と、第３金属体９表面上に設けられた第２絶縁層１０と、第２絶縁層１０表面上に設けられた第４金属体１１とを備え、第２金属体３は、第１金属体２よりも薄く、第４金属体１１は、第３金属体９よりも厚い。
【選択図】図１

Description

本発明は半導体装置および半導体装置の製造方法に関し、特に、ＭＯＳＦＥＴやＩＧＢＴ等の１または複数個のパワー半導体素子を内蔵し、モータ等の負荷を制御するパワー半導体装置に関するものである。
半導体装置における半導体素子、特にパワー半導体素子は、モータ等の大きな負荷を制御する。そのため、制御する電流が大きく、自己発熱が大きい。したがって、パワー半導体素子を収納するパワー半導体装置は特に、十分な放熱性が必要となる。
従来のパワー半導体素子は、絶縁基板上に搭載され、その絶縁基板は金属板に接合されて、さらにケースに収納される。パワー半導体素子の上面電極には、複数のボンディングワイヤが接続され、そのボンディングワイヤのもう一端は、絶縁基板上の配線あるいは収納するケースに取り付けられた電極に接続される。一方、パワー半導体素子の裏面電極は、絶縁基板上の配線にはんだ接合される。
パワー半導体装置は、金属板表面でグリースなどを介して冷却器に取り付けられ、パワー半導体素子において生じた熱は、はんだ、絶縁基板、金属板等を介して、冷却器において放熱される。
また、パワー半導体素子を動作させるための電圧を供給するため、パワー半導体素子の上面電極と同一平面上に制御電極が設けられており、上記するように、ボンディングワイヤで基板上の配線あるいはケースに取り付けられた電極に接続される。大電流が流れる配線または電極と、制御用の配線または電極とは、同一の基板表面上またはケース表面上に設けられることが多い。
パワー半導体素子は、ＭＯＳＦＥＴやＩＧＢＴといった大きな電流を制御する用途では多用されており、パワー半導体装置によっては数Ａ〜数百Ａ程度の電流を制御する。このため、パワー半導体装置の冷却性能を向上するために、例えば、特許文献１に示されるようなパワー半導体装置が開示されている。
特許文献１に示されるパワー半導体装置は、コレクタ電極ならびに制御電極と同一面に形成されたエミッタ電極を有する複数の半導体素子を備え、さらに、これらの半導体素子を挟むように設けられ、挟む側の面に半導体チップの電極に接合するための電極パターンが配設された高熱伝導性絶縁基板を備える。高放熱伝導性基板の電極パターンと半導体素子の電極とをろう付けすることにより接合している。
特開平１０−５６１３１号公報
しかし従来の半導体装置は、半導体素子の表裏を挟み込むように絶縁基板を設けるため、組立てのばらつきによって絶縁基板の表面の平行度が悪化するという問題があった。特に、特許文献１に開示されたパワー半導体装置のように、絶縁基板として窒化アルミニウム等のセラミックスを用いる場合、絶縁基板が非常に硬いため、絶縁基板の表面に冷却器を取り付ける際に、片当たりが発生してしまう場合があった。冷却器と絶縁基板との間に大きな隙間が発生するため、グリース層が厚くなり、放熱性能が悪化してしまう。
さらに、硬くてもろい絶縁基板と、半導体素子の局部とに過大な力が加わることで、これらを破壊してしまう恐れがあった。
本発明は、上記のような問題を解決するためになされたものであり、半導体素子へのストレスも抑制しつつ、放熱性能を向上させることができる半導体装置およびその製造方法の提供を目的とする。
本発明にかかる半導体装置は、半導体素子と、前記半導体素子裏面上に設けられた第１金属体と、前記第１金属体裏面上に設けられた第１絶縁層と、前記第１絶縁層裏面上に設けられた第２金属体と、前記半導体素子表面上に設けられた第３金属体と、前記第３金属体表面上に設けられた第２絶縁層と、前記第２絶縁層表面上に設けられた第４金属体とを備え、前記第２金属体は、前記第１金属体よりも薄く、前記第４金属体は、前記第３金属体よりも厚いことを特徴とする。
本発明にかかる半導体装置の製造方法は、（ａ）半導体素子裏面上に、第１金属体を配設する工程と、（ｂ）前記第１金属体裏面上に、第１絶縁層を配設する工程と、（ｃ）前記第１絶縁層裏面上に、第２金属体を配設する工程と、（ｄ）前記半導体素子表面上に、第３金属体を配設する工程と、（ｅ）前記第３金属体表面上に、第２絶縁層を配設する工程と、（ｆ）前記第２絶縁層表面上に、第４金属体を配設する工程とを備え、前記工程（ｃ）が、前記第１金属体よりも薄い前記第２金属体を配設する工程であり、前記工程（ｆ）が、前記第３金属体よりも厚い前記第４金属体を配設する工程であることを特徴とする。
本発明にかかる半導体装置によれば、半導体素子と、前記半導体素子裏面上に設けられた第１金属体と、前記第１金属体裏面上に設けられた第１絶縁層と、前記第１絶縁層裏面上に設けられた第２金属体と、前記半導体素子表面上に設けられた第３金属体と、前記第３金属体表面上に設けられた第２絶縁層と、前記第２絶縁層表面上に設けられた第４金属体とを備え、前記第２金属体は、前記第１金属体よりも薄く、前記第４金属体は、前記第３金属体よりも厚いことにより、半導体素子表面側においては、厚さの薄い第３金属体を設け、半導体素子へのストレスを抑制することができ、また、半導体素子裏面側においては、厚さの厚い第１金属体を設け、低熱抵抗化を可能とし、放熱性を向上させることができる。
本発明にかかる半導体装置の製造方法によれば、（ａ）半導体素子裏面上に、第１金属体を配設する工程と、（ｂ）前記第１金属体裏面上に、第１絶縁層を配設する工程と、（ｃ）前記第１絶縁層裏面上に、第２金属体を配設する工程と、（ｄ）前記半導体素子表面上に、第３金属体を配設する工程と、（ｅ）前記第３金属体表面上に、第２絶縁層を配設する工程と、（ｆ）前記第２絶縁層表面上に、第４金属体を配設する工程とを備え、前記工程（ｃ）が、前記第１金属体よりも薄い前記第２金属体を配設する工程であり、前記工程（ｆ）が、前記第３金属体よりも厚い前記第４金属体を配設する工程であることにより、半導体素子表面側においては、厚さの薄い第３金属体を設け、半導体素子へのストレスを抑制することができ、また、半導体素子裏面側においては、厚さの厚い第１金属体を設け、低熱抵抗化を可能とし、放熱性を向上させることができる。
実施の形態１にかかる半導体装置の断面模式図である。 実施の形態１にかかる半導体装置の変形例を示す断面模式図である。 実施の形態１にかかる半導体装置の変形例を示す断面模式図である。 実施の形態１にかかる半導体装置の製造フローチャートである。 実施の形態１にかかる半導体装置の平面図である。
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本発明の実施の形態を説明するための、半導体装置の断面模式図である。
図１に示すように、本発明にかかる半導体装置は、表面にデバイス構造（素子構造）を有する半導体素子１と、半導体素子１の裏面側である下方向に、はんだ７を介して接続された第１金属体２と、第１金属体２の下方向に設けられた第１絶縁層４と、第１絶縁層４の下方向に設けられた第２金属体３と、半導体素子１の表面側である上方向に、はんだ８を介して接続された第３金属体９と、第３金属体９の上方向に設けられた第２絶縁層１０と、第２絶縁層１０の上方向に設けられた第４金属体１１とを備える。ここで、半導体素子１は、炭化珪素を主成分とするものであってもよい。炭化珪素を主成分とするものである場合には、冷却性能を高めることで、相乗的に耐圧の高い半導体装置を実現することができる。
図１に示すように、第２金属体３は、第１金属体２よりも上下方向に薄く形成される。また、第４金属体１１は、第３金属体９よりも上下方向に厚く形成される。
また、主端子５ａおよび主端子５ｂが、第１金属体２および第３金属体９に接続され、半導体素子１と信号端子６とが、ボンディングワイヤ１２を介して接続される。主端子５ａおよび主端子５ｂは、第１金属体２および第３金属体９とあらかじめ一体になった部材であっても良く、その場合には、接続のための工程を省くことができる。
また、半導体素子１の表面側には、半導体素子１と駆動するため、あるいはセンシングするための入出力電極を形成することができる。これらの電極は、ボンディングワイヤ１２で信号端子６と接続される。
さらに、全体をモールド樹脂１３で覆うことができ、この場合には、第２金属体３の下方向の面、および、第４金属体１１の上方向の面は、モールド樹脂１３から露出している。
半導体素子１の裏面側（下方向）には、はんだ等の接合層（図１においてははんだ７）を介して第１金属体２が設けられている。第１金属体２の下方向、すなわち、半導体素子１と相対する面側には第１絶縁層４が配置されており、さらにその下方向には、第２金属体３が配置されている。
半導体素子１の裏面側においては、半導体素子１の直下に、厚さの厚い第１金属体２を設けることで、熱を十分に拡散させて放熱性を確保することができる。第１金属体２の厚さは、第２金属体３の厚さに比べて十分に厚ければよい。なお、半導体素子１よりも左右方向の面積が大きな第１金属体２を設けることにより熱の拡散性を高め、放熱性を向上させる（熱抵抗を低下させる）ことができる。
第１絶縁層４の下方向に設けられた第２金属体３は、第１絶縁層４を保護するために設けられており、その厚さは保護するために十分な限り薄くてもよい。薄い方が熱抵抗を低下させることができるため好ましい。具体的には、例えば０．０１〜０．５ｍｍ程度が好ましい。
なお、厚さが薄い金属体を半導体素子１の直下に設けると、後述するように、半導体素子１に対する機械的ストレスを軽減することはできるが、厚さが薄い金属体の直下に設ける絶縁層が、半導体素子１の近傍に設けられることになる。このような構成では、半導体素子１で発生した熱は、十分に拡散しないうちにその絶縁層に到達してしまい、放熱性が悪化してしまう。よって、本実施の形態においては、半導体素子１の直下には、厚さが厚い金属体（第１金属体２）を設けている。
一方、半導体素子１の素子構造を有する表面側（上方向）には、裏面側における場合と同様に、はんだ等の接合層（図１においてははんだ８）を介して第３金属体９が配置されている。第３金属体９の上方向、すなわち、半導体素子１と相対する面側には第２絶縁層１０が配置されており、さらにその上方向には、第４金属体１１が配置されている。
半導体素子１の表面側においては、半導体素子１の直上に、厚さが薄い第３金属体９を設けることで、チャネル部、ゲート電極など半導体として機能する層を含むデバイス構造に対する機械的ストレスを低減し、デバイスの信頼性を高めることができる。第３金属体９の厚さは、第４金属体１１の厚さに比べて十分に薄ければよいが、具体的には、例えば０．１〜１．５ｍｍ程度が好ましい。
第１金属体２と同程度の厚さの金属体を半導体素子１の直上に設けると、半導体素子１の能動面に立体的に形成されたデバイス構造（素子構造）に対して機械的ストレスがかかり、その特性が低下してしまう恐れがある。よって、本実施の形態においては、半導体素子１の直上には、厚さが薄い金属体（第３金属体９）を設けている。
なお、半導体素子１の表面側には、信号電極等が形成され、また周縁部に耐圧を確保する領域が設けられるため、半導体素子１の裏面側と比べると接合可能な面積が小さくなる。よって、第３金属体９の左右方向の面積は小さくする必要がある。当該面積を小さくすることで、機械ストレスを低減させることができる。
また、第３金属体９の直上に第２絶縁層１０を形成することで、第３金属体９上面の放熱経路に対する機械的ストレスを軽減することができ、また高い放熱性を実現することができる。
第２絶縁層１０は強度が低いため、金型によって保持できない第２絶縁層１０を、あらかじめ第４金属体１１で保持することが望ましい。この状態でモールドすることで、第２絶縁層１０の強度を向上させ、絶縁性に優れた絶縁層を持つ両面絶縁構造が実現できる。
さらに第３金属体９を加えて、第３金属体９と、第２絶縁層１０と、第４金属体１１とが、加圧プレス等の方法であらかじめ一体化されたラミネート基板を用いることも可能である。このように形成することで、より強度を向上させることができ、絶縁性に優れた絶縁層を持つ両面絶縁構造が実現できる。
また、第３金属体９と、第２絶縁層１０と、第４金属体１１とが、回路基板を形成することも可能である。このように形成することで、モールド時の供給が容易となり、確実に絶縁層と金属体との間の密着を確保することができる。
ここで、半導体装置を、外側から冷却器で挟み込んで組み立てる場合には、第４金属体１１の上面は、半導体装置の裏面側、すなわち、第２金属体３の裏面との所望な平行度を確保していることが望ましい。そうでない場合、半導体装置の外側に設ける冷却器を取り付ける際、冷却器と半導体装置との間にギャップが大きくなり、放熱性が悪化する場合がある。
そこで、第４金属体１１をあらかじめ厚く形成しておき、モールド樹脂１３を用いてモールドした後に、第４金属体１１の上面を削って、その露出と平行度とを調整することができる。この際、研削抵抗により第２絶縁層１０にダメージが加わらないようにするためにも、第４金属体１１は、第２金属体３よりも厚く形成することが望ましい。
また、半導体装置の上下面において高い平行度を実現および保持するためには、半導体素子１の上下に配置される金属体の剛性が同程度になるように構成することが好ましい。
これに対し、本発明にかかる半導体装置では、半導体素子１の裏面側に、厚さが厚い第１金属体２を設け、さらに第１絶縁層４を介して、厚さが薄い第２金属体３を設ける。一方で、半導体素子１の表面側に、厚さが薄い第３金属体９を設け、さらに第２絶縁層１０を介して、厚さが厚い第４金属体１１を設けている。
このような構成であることにより、全体として半導体素子１を挟む上下方向の構造体の剛性を同程度とすることができ、モールド後の半導体装置の反りが小さくすることができる。よって、冷却器への取付けが容易となり、また半導体素子１への機械的ストレスも小さくなる。
なお図５は、本発明の実施の形態を説明するための、半導体装置の平面図である。図５に示すように、モールド樹脂１３から第４金属体１１の上方向の面が露出し、また、信号端子６、主端子５ａおよび主端子５ｂが、それぞれモールド樹脂１３の側面から延在している。
図２は、本実施の形態にかかる半導体装置の変形例を示す断面模式図である。図１と同様の構成については同符号を付し、その詳細な説明については省略する。
本変形例では、半導体素子１の表面側において、半導体素子１と第３金属体９との間に第５金属体１５を設ける。第５金属体１５は、第３金属体９と、例えばはんだ等の接合層（図２においてははんだ１６）を介して接合される。
第５金属体１５の上面が、ボンディングワイヤ１２のループが到達する上下方向の高さよりも高くなると、第３金属体９がボンディングワイヤ１２と干渉することがないため、好ましい。よって、第５金属体１５の上下方向の厚さを、当該条件を満たす程度に厚くすることが望ましい。
第５金属体１５を設けることによって、発熱する半導体素子１と第２絶縁層１０との間で熱が十分に拡散するため、第２絶縁層１０における到達温度が低減する。よって、第２絶縁層１０と第３金属体９との間、あるいは、第２絶縁層１０と第４金属体１１との間の、温度サイクルによる剥離を防止することができる。また、有機材料等からなる第２絶縁層１０の温度による変質についても防止することができる。
また、図２では、第５金属体１５は図２中に（ａ）で示したように、はんだ８で接続される部分外側の金属体端部に傾斜が設けられている。すなわち、第５金属体１５は、上方向に末広がり形状を有している。このように形成することによって、半導体素子１周辺の耐圧を維持しながら、さらに熱を拡げることができる。なお、図示したような傾斜形状だけでなく、例えば、上方向に向かって左右方向の幅が大きくなるような段差形状を有することも可能である。
なお、第２絶縁層１０と、第３金属体９と、第５金属体１５とをあらかじめ一体化した金属基板１４を形成し、半導体装置内部に設けることも可能である。こうすることによって、厚さが厚い第４金属体１１を、確実に第２絶縁層１０の上方に設けることができ、工業的価値が高まる。
図３は、第５金属体１７を半導体毎に別々に配置する場合を示す。図２と同様の構成については同符号を付し、その詳細な説明については省略する。
半導体素子１は、その種類によって上下方向の厚さが異なる場合がある。この場合には、別々に設けた第５金属体１７を、厚さが異なるはんだ等の接合層（図３においてははんだ１６）で厚さ方向の差異を吸収することにより、例えばそれぞれの厚さが等しい第５金属体１７を設けても、適切に組み立てることができる。逆に、厚さが等しいはんだ１６を用いる場合であっても、厚さの異なる第５金属体１７を各半導体素子１に対応させて設けることにより、適切に組み立てることができる。
なお、第５金属体１７を分割して設ける際の分割の仕方、すなわち半導体素子１毎に分割するか、複数の半導体素子１に対して一つの金属体を形成するか、さらにはこれらを組み合わせるかは、回路構成に応じて適正な構成とすればよい。
また、各第５金属体１７は、図２に示したような、上方向への末広がり形状を有していてもよく、さらに、第２絶縁層１０と、第３金属体９と、第５金属体１７とをあらかじめ一体化した金属基板を形成してもよい。
＜Ａ−２．製造方法＞
図４では、図３に示した半導体装置について、その製造フローを示す。
まず、半導体素子１（チップ）を第１金属体２の上に配置し、接合する。この際、第５金属体１７も同時に接合すれば、工程が省略できる（図４（ａ））。
また、あらかじめ第２絶縁層１０と、第３金属体９と、第４金属体１１とを加圧プレス等によって一体化して製造することができ、必要に応じて主端子５ｂとはんだ付けする。
これらを組み立てた後に、図４（ｂ）のようにモールド成形する。この際、第４金属体１１の上方にもモールド樹脂１３の層を設ける。
この後、半導体装置上面を所定の厚さまで研削する（図４（ｃ））。こうすることによって、半導体装置の上下面の平行度を良好に維持することができる。したがって冷却器に取り付ける際に不要な空隙の発生がなく、良好な放熱性能が得られる。
絶縁層は強度が低いため、金型によって保持できない第２絶縁層１０を、あらかじめ第４金属体１１で保持してモールドすることで、絶縁性に優れた絶縁層を持つ両面絶縁構造が実現できる。
さらには、モールド時に第４金属体１１の上面を露出させる必要がなく、金型を高精度に維持するための煩雑な管理、高頻度のメンテナンスが不要であり、良好に上面が露出した半導体装置を確実に製造することができる。
また、あらかじめ第３金属体９と、第２絶縁層１０と、第５金属体１７とを加圧プレス等により一体的に形成した後、組み立てて半導体装置を製造することで、確実に絶縁層と金属体とを接着することができる。
＜Ａ−３．効果＞
本発明にかかる実施の形態によれば、半導体装置において、半導体素子１と、半導体素子１裏面上に設けられた第１金属体２と、第１金属体２裏面上に設けられた第１絶縁層４と、第１絶縁層４裏面上に設けられた第２金属体３と、半導体素子１表面上に設けられた第３金属体９と、第３金属体９表面上に設けられた第２絶縁層１０と、第２絶縁層１０表面上に設けられた第４金属体１１とを備え、第２金属体３は、第１金属体２よりも薄く、第４金属体１１は、第３金属体９よりも厚いことで、半導体素子表面側においては、厚さの薄い第３金属体９を設け、半導体素子１へのストレスを抑制することができ、また、半導体素子１裏面側においては、厚さの厚い第１金属体２を設け、低熱抵抗化を可能とし、放熱性を向上させることができる。
また、モールドで金型を当接する際に偏圧が発生することで、第１絶縁層４および第２絶縁層１０に傾きが発生した場合であっても、モールド後に厚さの厚い第４金属体を削ることによって、上下面の平行度を調整することができる。よって、片当たりにより放熱性能が悪化することを抑制できる。
また、本発明にかかる実施の形態によれば、半導体装置において、半導体素子１、第１金属体２、第２金属体３、第３金属体９、第４金属体１１、第１絶縁層４、第２絶縁層１０を覆って形成される、モールド樹脂１３をさらに備え、第２金属体３は、裏面がモールド樹脂１３から露出し、第４金属体１１は、表面がモールド樹脂１３から露出することで、放熱性を向上させることができる。
また、第２金属体３と第４金属体１１との平行度を精度の高いものとしなくとも、第４金属体１１を露出させることができるため、生産性が高い。
また、本発明にかかる実施の形態によれば、半導体装置において、第３金属体９と、第２絶縁層１０と、第４金属体１１とが、一体化されたラミネート基板として形成されることで、金型によって保持できない、強度の低い第２絶縁層１０を、あらかじめ第３金属体９および第４金属体１１で保持してモールドでき、絶縁性に優れた両面絶縁構造を実現することができる。
また、本発明にかかる実施の形態によれば、半導体装置において、第３金属体９と、第２絶縁層１０と、第４金属体１１とが、回路基板を形成することで、モールド時の供給が容易となり、確実に絶縁層と金属体との間の密着を確保することができる。
また、本発明にかかる実施の形態によれば、半導体装置において、半導体素子１は、炭化珪素を主成分とすることで、相乗的に耐圧の高い半導体素子を使用することができるので、高耐圧の半導体装置が提供できる。
また、本発明にかかる実施の形態によれば、半導体装置において、半導体素子１と第３金属体９との間に設けられた、第５金属体１５または第５金属体１７をさらに備えることで、発熱する半導体素子１と第２絶縁層１０との間で熱が十分に拡がるため、第２絶縁層１０における到達温度が低減し、温度による変質や剥離が防止できる。
また、本発明にかかる実施の形態によれば、半導体装置において、第５金属体１５または第５金属体１７が、表面の方向に末広がり形状を有することで、半導体素子１周辺の耐圧を維持しながら、さらに熱を拡げ放熱性を高めることができる。
また、本発明にかかる実施の形態によれば、半導体装置において、第３金属体９と、第２絶縁層１０と、第５金属体１５とが、一体化された金属基板１４として形成されることで、金型によって保持できない、強度の低い第２絶縁層１０を、あらかじめ第３金属体９および第４金属体１１で保持してモールドでき、絶縁性に優れた両面絶縁構造を実現することができる。
また、本発明にかかる実施の形態によれば、半導体装置において、半導体素子１を複数備え、第５金属体１７が、各半導体素子１に対応して複数備えられ、第３金属体９が、複数の第５金属体１７表面に跨って設けられることで、種々のバリエーションの回路構成を、金属体と絶縁層との組合せにより、半導体装置に組み込むことができる。
本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
１ 半導体素子、２ 第１金属体、３ 第２金属体、４ 第１絶縁層、５ａ，５ｂ 主端子、６ 信号端子、９ 第３金属体、１０ 第２絶縁層、１１ 第４金属体、１２ ボンディングワイヤ、１３ モールド樹脂、１４ 金属基板、１５，１７ 第５金属体。

Claims (13)

  1. 半導体素子と、
    前記半導体素子裏面上に設けられた第１金属体と、
    前記第１金属体裏面上に設けられた第１絶縁層と、
    前記第１絶縁層裏面上に設けられた第２金属体と、
    前記半導体素子表面上に設けられた第３金属体と、
    前記第３金属体表面上に設けられた第２絶縁層と、
    前記第２絶縁層表面上に設けられた第４金属体とを備え、
    前記第２金属体は、前記第１金属体よりも薄く、
    前記第４金属体は、前記第３金属体よりも厚いことを特徴とする、
    半導体装置。
  2. 前記半導体素子、前記第１〜第４金属体、前記第１〜第２絶縁層を覆って形成される、モールド樹脂をさらに備え、
    前記第２金属体は、裏面が前記モールド樹脂から露出し、
    前記第４金属体は、表面が前記モールド樹脂から露出することを特徴とする、
    請求項１に記載の半導体装置。
  3. 前記第３金属体と、前記第２絶縁層と、前記第４金属体とが、一体化されたラミネート基板として形成されることを特徴とする、
    請求項１または２に記載の半導体装置。
  4. 前記第３金属体と、前記第２絶縁層と、前記第４金属体とが、回路基板を形成することを特徴とする、
    請求項１〜３のいずれかに記載の半導体装置。
  5. 前記半導体素子は、炭化珪素を主成分とすることを特徴とする、
    請求項１〜４のいずれかに記載の半導体装置。
  6. 前記半導体素子と前記第３金属体との間に設けられた、第５金属体をさらに備えることを特徴とする、
    請求項１〜５のいずれかに記載の半導体装置。
  7. 前記第５金属体が、前記表面の方向に末広がり形状を有することを特徴とする、
    請求項６に記載の半導体装置。
  8. 前記第３金属体と、前記第２絶縁層と、前記第５金属体とが、一体化された金属基板として形成されることを特徴とする、
    請求項６または７に記載の半導体装置。
  9. 前記半導体素子を複数備え、
    前記第５金属体が、各前記半導体素子に対応して複数備えられ、
    前記第３金属体が、複数の前記第５金属体表面に跨って設けられることを特徴とする、
    請求項６〜８のいずれかに記載の半導体装置。
  10. （ａ）半導体素子裏面上に、第１金属体を配設する工程と、
    （ｂ）前記第１金属体裏面上に、第１絶縁層を配設する工程と、
    （ｃ）前記第１絶縁層裏面上に、第２金属体を配設する工程と、
    （ｄ）前記半導体素子表面上に、第３金属体を配設する工程と、
    （ｅ）前記第３金属体表面上に、第２絶縁層を配設する工程と、
    （ｆ）前記第２絶縁層表面上に、第４金属体を配設する工程とを備え、
    前記工程（ｃ）が、前記第１金属体よりも薄い前記第２金属体を配設する工程であり、
    前記工程（ｆ）が、前記第３金属体よりも厚い前記第４金属体を配設する工程であることを特徴とする、
    半導体装置の製造方法。
  11. 前記工程（ｄ）（ｅ）（ｆ）における、前記第３金属体と、前記第２絶縁層と、前記第４金属体とが、一体化された金属基板として形成され、前記半導体素子表面上に配設されることを特徴とする、
    請求項１０に記載の半導体装置の製造方法。
  12. （ｇ）前記半導体素子、前記第１〜第４金属体、前記第１〜第２絶縁層を覆う、モールド樹脂を形成する工程と、
    （ｈ）少なくとも前記第４金属体表面を、前記モールド樹脂から露出させる工程とをさらに備えることを特徴とする、
    請求項１０または１１に記載の半導体装置の製造方法。
  13. （ｉ）前記工程（ｄ）の前に、前記半導体素子表面上に、第５金属体を配設する工程をさらに備え、
    前記工程（ｄ）が、前記第５金属体表面上に、第３金属体を配設する工程であることを特徴とする、
    請求項１０〜１２のいずれかに記載の半導体装置の製造方法。
JP2011155525A 2011-07-14 2011-07-14 半導体装置および半導体装置の製造方法 Pending JP2013021254A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011155525A JP2013021254A (ja) 2011-07-14 2011-07-14 半導体装置および半導体装置の製造方法
US13/405,720 US20130015468A1 (en) 2011-07-14 2012-02-27 Semiconductor device and method of manufacturing the same
CN2012100898453A CN102881659A (zh) 2011-07-14 2012-03-30 半导体装置以及半导体装置的制造方法
DE102012211424.6A DE102012211424B4 (de) 2011-07-14 2012-07-02 Halbleitervorrichtung und Verfahren für deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011155525A JP2013021254A (ja) 2011-07-14 2011-07-14 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013021254A true JP2013021254A (ja) 2013-01-31

Family

ID=47425802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011155525A Pending JP2013021254A (ja) 2011-07-14 2011-07-14 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20130015468A1 (ja)
JP (1) JP2013021254A (ja)
CN (1) CN102881659A (ja)
DE (1) DE102012211424B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179981A1 (ja) * 2017-03-29 2018-10-04 トヨタ自動車株式会社 半導体装置
WO2023047881A1 (ja) * 2021-09-21 2023-03-30 株式会社デンソー 半導体装置およびその製造方法
WO2024018851A1 (ja) * 2022-07-22 2024-01-25 ローム株式会社 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
CN106415833B (zh) * 2014-02-24 2019-02-26 三菱电机株式会社 功率半导体模块以及功率部件
DE102014221147A1 (de) * 2014-10-17 2016-04-21 Robert Bosch Gmbh Modul mit mindestens einem Leistungshalbleiter
CN205491580U (zh) * 2015-11-30 2016-08-17 比亚迪股份有限公司 Igbt散热模组以及具有其的igbt模组
DE102016120778B4 (de) 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
JP2018101664A (ja) * 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置の製造方法
JP6477975B2 (ja) * 2017-03-08 2019-03-06 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
US20190103342A1 (en) * 2017-10-04 2019-04-04 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
JP7163583B2 (ja) * 2018-01-30 2022-11-01 株式会社デンソー 半導体装置
IT201800004782A1 (it) * 2018-04-23 2019-10-23 Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola
JP7354076B2 (ja) 2020-09-24 2023-10-02 株式会社東芝 半導体モジュール
US11658171B2 (en) * 2020-12-23 2023-05-23 Semiconductor Components Industries, Llc Dual cool power module with stress buffer layer
US11502064B2 (en) * 2021-02-17 2022-11-15 Infineon Technologies Ag Power semiconductor module having a current sensor module fixed with potting material
US11874303B2 (en) * 2021-07-06 2024-01-16 Infineon Technologies Ag Power semiconductor module with current sensor rotation bar

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
JP2001156219A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2002329804A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
JP2009200525A (ja) * 2009-05-29 2009-09-03 Mitsubishi Electric Corp 半導体装置
JP2009212302A (ja) * 2008-03-04 2009-09-17 Denso Corp 半導体モジュール及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP2005117009A (ja) * 2003-09-17 2005-04-28 Denso Corp 半導体装置およびその製造方法
JP3978424B2 (ja) * 2003-12-10 2007-09-19 トヨタ自動車株式会社 半導体モジュール、半導体装置および負荷駆動装置
JP4338620B2 (ja) * 2004-11-01 2009-10-07 三菱電機株式会社 半導体装置及びその製造方法
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
DE112009005537B3 (de) * 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
JP5273101B2 (ja) * 2010-06-23 2013-08-28 株式会社デンソー 半導体モジュールおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056131A (ja) * 1996-08-12 1998-02-24 Denso Corp 半導体装置
JP2001156219A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2002329804A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
JP2005244166A (ja) * 2004-01-30 2005-09-08 Denso Corp 半導体装置
JP2009212302A (ja) * 2008-03-04 2009-09-17 Denso Corp 半導体モジュール及びその製造方法
JP2009200525A (ja) * 2009-05-29 2009-09-03 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179981A1 (ja) * 2017-03-29 2018-10-04 トヨタ自動車株式会社 半導体装置
JP2018170348A (ja) * 2017-03-29 2018-11-01 トヨタ自動車株式会社 半導体装置とその製造方法
JPWO2018179981A1 (ja) * 2017-03-29 2020-03-05 トヨタ自動車株式会社 半導体装置
JP7156025B2 (ja) 2017-03-29 2022-10-19 株式会社デンソー 半導体装置
WO2023047881A1 (ja) * 2021-09-21 2023-03-30 株式会社デンソー 半導体装置およびその製造方法
WO2024018851A1 (ja) * 2022-07-22 2024-01-25 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN102881659A (zh) 2013-01-16
DE102012211424B4 (de) 2014-05-08
DE102012211424A1 (de) 2013-01-17
US20130015468A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
JP2013021254A (ja) 半導体装置および半導体装置の製造方法
US9059334B2 (en) Power semiconductor module and method of manufacturing the same
JP4748173B2 (ja) 半導体モジュール及びその製造方法
JP5900620B2 (ja) 半導体装置
JP5928485B2 (ja) 半導体装置および半導体装置の製造方法
US8804339B2 (en) Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
JP5472498B2 (ja) パワーモジュールの製造方法
JPWO2017119226A1 (ja) パワー半導体装置
JP2007251076A (ja) パワー半導体モジュール
JP6813259B2 (ja) 半導体装置
JP2015005681A (ja) 半導体装置及びその製造方法
JP2013123014A (ja) 半導体装置
JP2017107937A (ja) 電力用半導体装置
US20130112993A1 (en) Semiconductor device and wiring substrate
JP2006332479A (ja) 電力半導体装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2020013923A (ja) 半導体装置
JP2006190728A (ja) 電力用半導体装置
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP2018010929A (ja) 半導体モジュール、電力変換装置
JP2006004961A (ja) 半導体モジュール
JP6906583B2 (ja) 半導体パワーモジュール
JP2019212809A (ja) 半導体装置
JP2014041876A (ja) 電力用半導体装置
JP6317178B2 (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150526