DE102023112320A1 - Multi-bauelement-leistungsmodul-anordnung - Google Patents

Multi-bauelement-leistungsmodul-anordnung Download PDF

Info

Publication number
DE102023112320A1
DE102023112320A1 DE102023112320.3A DE102023112320A DE102023112320A1 DE 102023112320 A1 DE102023112320 A1 DE 102023112320A1 DE 102023112320 A DE102023112320 A DE 102023112320A DE 102023112320 A1 DE102023112320 A1 DE 102023112320A1
Authority
DE
Germany
Prior art keywords
surface mount
housings
carrier
contact pads
discrete inductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023112320.3A
Other languages
English (en)
Inventor
EungSan Cho
Danny Clavette
Wenkang Huang
Angela Kessler
Kushal Kshirsagar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102023112320A1 publication Critical patent/DE102023112320A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/08—Cooling; Ventilating
    • H01F27/22—Cooling by heat conduction through solid or powdered fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Halbleiteranordnung (100) mit einem Träger (102), der ein dielektrisches Substrat (104) und eine Vielzahl von Kontaktpads (106) enthält, die auf einer oberen Fläche (108) des Trägers (102) angeordnet sind, ein erstes und ein zweites oberflächenmontiertes Gehäuse (114), die auf dem Träger (102) montiert sind, einen ersten und einen zweiten diskreten Induktor (120), die jeweils über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse (114) montiert sind, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils Unterseitenanschlüsse (118) aufweisen, die den Kontaktpads (106) des Trägers (102) zugewandt sind und mit diesen elektrisch verbunden sind, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils eine Oberseite aufweisen, die von dem Träger (102) abgewandt ist, und wobei der erste und der zweite diskrete Induktor (120) jeweils mit der Oberseite des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) thermisch gekoppelt sind.

Description

  • HINTERGRUND
  • Leistungsmodule werden in vielen Anwendungen eingesetzt, z.B. in der Automobilindustrie und in industriellen Anwendungen. Ein Leistungsmodul kann Leistungsbauelemente enthalten, die für die Steuerung großer Spannungen und/oder Ströme ausgelegt sind, z.B. MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), Dioden usw., sowie Treiberbauelemente, die für die Steuerung der Leistungsbauelemente konfiguriert sind. Ein Leistungsmodul kann auch passive elektrische Elemente enthalten, z.B. Induktoren, Kondensatoren usw., die die Leistung verbessern, z.B. den Wirkungsgrad, die Schaltgeschwindigkeit usw. Es ist wünschenswert, ein Leistungsmodul mit hoher Leistung, z.B. einem hohen Spitzenwirkungsgrad und einem hohen Volllast- oder Hochlastwirkungsgrad, bereitzustellen und dabei eine kleine Grundfläche und robuste elektrische Verbindungen beizubehalten.
  • ÜBERBLICK
  • Eine Halbleiteranordnung wird offenbart. Gemäß einer Ausführungsform umfasst die Halbleiteranordnung einen Träger mit einem dielektrischen Substrat und einer Vielzahl von Kontaktpads, die auf einer oberen Oberfläche des Trägers angeordnet sind, ein erstes und ein zweites oberflächenmontiertes Gehäuse, die auf dem Träger montiert sind, einen ersten und einen zweiten diskreten Induktor, die jeweils über dem ersten und dem zweiten oberflächenmontierten Gehäuse montiert sind, wobei das erste und das zweite oberflächenmontierten Gehäuse jeweils Unterseitenanschlüsse aufweisen, die den Kontaktpads des Trägers gegenüberliegen und mit diesen elektrisch verbunden sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils eine obere Seite aufweisen, die vom Träger weg zeigt, und wobei der erste und der zweite diskrete Induktor jeweils thermisch mit der oberen Seite des ersten bzw. des zweiten oberflächenmontierten Gehäuses gekoppelt sind.
  • Gemäß einer anderen Ausführungsform umfasst die Halbleiteranordnung einen Interposer, der eine Vielzahl von Oberseiten-Kontaktpads umfasst, die auf einer Oberseite des Interposers angeordnet sind, ein erstes und ein zweites oberflächenmontiertes Gehäuse, die auf dem Interposer montiert sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils Unterseitenanschlüsse umfassen, die den Oberseiten-Kontaktpads des Interposers gegenüberliegen und mit diesen elektrisch verbunden sind, und einen ersten und einen zweiten diskreten Induktor, die über dem ersten und dem zweiten oberflächenmontierten Gehäuse montiert sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils als eine Halbbrückenschaltung konfiguriert sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils einen Schalter-Ausgangsanschluss aufweisen, der jeweils als ein Schaltknoten der Halbbrückenschaltung des ersten und des zweiten oberflächenmontierten Gehäuses konfiguriert ist, und wobei die Schalter-Ausgangsanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses jeweils elektrisch mit einer ersten Leitung des ersten bzw. des zweiten diskreten Induktors verbunden sind.
  • Ein Verfahren zur Herstellung einer Halbleiteranordnung wird offenbart. Gemäß einer Ausführungsform umfasst das Verfahren das Bereitstellen eines Trägers, der ein dielektrisches Substrat und eine Vielzahl von Kontaktpads umfasst, die auf einer oberen Oberfläche des Trägers angeordnet sind, das Montieren eines ersten und eines zweiten oberflächenmontierten Gehäuses auf dem Träger und das Montieren eines ersten und eines zweiten diskreten Induktors über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils Unterseitenanschlüsse aufweisen, die den Kontaktpads des Trägers zugewandt sind und mit diesen elektrisch verbunden sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils eine Oberseite aufweisen, die vom Träger abgewandt ist, und wobei der erste und der zweite diskrete Induktor jeweils mit den Oberseiten des ersten bzw. des zweiten oberflächenmontierten Gehäuses thermisch gekoppelt sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Elemente in den Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugsziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können miteinander kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Die Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung näher erläutert.
    • 1 zeigt eine Halbleiteranordnung mit einem Träger, oberflächenmontierten Gehäusen, die auf dem Träger montiert sind, und diskreten Induktoren, die über den oberflächenmontierten Gehäusen montiert sind, gemäß einer Ausführungsform.
    • 2, die die 2A und 2B enthält, zeigt eine Draufsicht auf die Halbleiteranordnung aus 1 gemäß einer Ausführungsform. 2A zeigt eine Draufsicht auf die Halbleiteranordnung vor der Montage der diskreten Induktoren und 2B zeigt eine Draufsicht auf die Halbleiteranordnung nach der Montage der diskreten Induktoren.
    • 3 veranschaulicht eine Versorgungsspannungskonfiguration eines Trägers, der gemäß einer Ausführungsform als ein auf einer Leiterplatte montierter Interposer konfiguriert ist.
    • 4 zeigt eine Versorgungsspannungskonfiguration eines Trägers eines Trägers, der als Interposer auf einer Leiterplatte konfiguriert ist, gemäß einer anderen Ausführungsform.
    • 5 zeigt eine Halbleiteranordnung mit einem Träger, oberflächenmontierten Gehäusen, die auf dem Träger montiert sind, und diskreten Induktoren, die über den oberflächenmontierten Gehäusen montiert sind, gemäß einer anderen Ausführungsform.
    • 6 zeigt eine Halbleiteranordnung mit einem Träger, oberflächenmontierten Gehäusen, die auf dem Träger montiert sind, und diskreten Induktoren, die über den oberflächenmontierten Gehäusen montiert sind, gemäß einer anderen Ausführungsform.
    • 7 zeigt eine Halbleiteranordnung mit einem Träger, oberflächenmontierten Gehäusen, die auf dem Träger montiert sind, und diskreten Induktoren, die über den oberflächenmontierten Gehäusen montiert sind, gemäß einer anderen Ausführungsform.
    • 8 zeigt eine Halbleiteranordnung mit einem Träger, oberflächenmontierten Gehäusen, die auf dem Träger montiert sind, und diskreten Induktoren, die über den oberflächenmontierten Gehäusen montiert sind, gemäß einer anderen Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Hierin werden Ausführungsformen einer Halbleiteranordnung beschrieben, die oberflächenmontierte Gehäuse, die auf einem Träger montiert sind, und diskrete Induktoren aufweist, die über den oberflächenmontierten Gehäusen montiert sind. Jede Gruppierung eines oberflächenmontierten Gehäuses mit einem diskreten Induktor kann eine Leistungsstufe einer Leistungswandlerschaltung bilden, wobei das oberflächenmontierte Gehäuse eine Halbbrückenschaltung umfasst und der diskrete Induktor als ein Ausgangs-Induktor mit der Halbbrückenschaltung angeordnet ist. Die elektrische Verbindung zwischen den diskreten Induktoren und den oberflächenmontierten Gehäusen kann über den Träger oder über Verbindungen zwischen den Oberseiten der oberflächenmontierten Gehäuse und den freiliegenden Leitungsabschnitten der diskreten Induktoren oder über beide hergestellt werden. Die diskreten Induktoren sind nicht nur elektrisch mit dem Schaltkreis der oberflächenmontierten Gehäuse verbunden, sondern können auch als Kühlkörper konfiguriert werden, der während des Betriebs Wärme von den oberflächenmontierten Gehäusen ableitet. Zu diesem Zweck können die diskreten Induktoren ein Metallelement umfassen, das innerhalb eines isolierenden Außenkörpers angeordnet ist, der sowohl an der Unterseite als auch an einer Oberseite des Außenkörpers freiliegt. Dieses Metallelement kann durch ein wärmeleitendes Material mit dem oberflächenmontierten Gehäuse thermisch gekoppelt sein. Optional kann die Verbindung zwischen dem Metallelement und dem oberflächenmontierten Gehäuse eine elektrische Verbindung sein, die redundant zu einer unterseitigen Verbindung des oberflächenmontierten Gehäuses ist oder diese ersetzt.
  • Wie in 1A dargestellt, umfasst eine Halbleiteranordnung 100 einen Träger 102. Der Träger 102 umfasst ein dielektrisches Substrat 104 und eine Vielzahl von Kontaktpads 106, die auf einer oberen Oberfläche 108 des Trägers 102 angeordnet sind. Das dielektrische Substrat 104 kann elektrisch isolierende Materialien wie Keramik, Epoxidmaterialien, Kunststoffen, Glasmaterialien, Oxiden, Nitriden, vorimprägnierten Materialien usw. aufweisen. Die Kontaktpads 106 können leitfähige Metalle wie Kupfer, Aluminium, Zink, Wolfram, Nickel usw. aufweisen.
  • Gemäß einer Ausführungsform ist der Träger 102 ein Interposer, der so konfiguriert ist, dass er auf einem weiteren Träger montiert werden kann (in 1A nicht dargestellt). Bei diesem weiteren Träger kann es sich um einen elektronischen Träger handeln, auf dem mehrere elektronische Komponenten montiert werden können, z.B. eine Leiterplatte (PCB), ein DBC-Substrat (direkt gebondetes Kupfer - direct bonded copper), ein AMB-Substrat (gelötetes aktives Metall - active metal brazed), ein IMS-Substrat (isoliertes Metallsubstrat - insulated metal substrate) usw. Der Träger 102, der als Interposer konfiguriert ist, kann eine elektrische Verbindung zwischen den auf dem Interposer montierten Komponenten und dem weiteren Träger, auf dem der Interposer montiert ist, herstellen. Darüber hinaus kann der als Interposer konfigurierte Träger 102 eine elektrische Verbindung zwischen den verschiedenen auf dem Interposer montierten Komponenten herstellen. 1 zeigt ein Beispiel eines Trägers 102, der als Interposer konfiguriert ist und eine weitere Vielzahl von Kontaktpads 106 umfasst, die auf einer unteren Oberfläche 110 des Trägers 102 angeordnet sind, die der oberen Oberfläche 108 gegenüberliegt. Der als Interposer konfigurierte Träger 102 umfasst ein Netzwerk interner elektrischer Verbindungen 112, die innerhalb des dielektrischen Substrats 104 zwischen Gruppen von Kontaktpads 106, die auf der oberen Oberfläche 108 angeordnet sind, und/oder zwischen Kontaktpads 106, die auf der oberen Oberfläche 108 angeordnet sind, und Kontaktpads 106, die auf der unteren Oberfläche 110 angeordnet sind, gebildet werden. Anstatt als Interposer konfiguriert zu sein, kann der Träger 102 ein globaler Schaltungsträger ähnlich dem oben beschriebenen weiteren Träger sein, der die Montage mehrerer elektronischer Komponenten darauf ermöglicht, z.B. eine Leiterplatte (PCB), ein DBC-Substrat (direct bonded copper), ein AMB-Substrat (active metal brazed), ein IMS-Substrat (insulated metal substrate) usw. In diesem Fall können die Kontaktpads 106, die auf der unteren Oberfläche 110 angeordnet sind, weggelassen werden.
  • Gemäß einer Ausführungsform ist der Träger 102 eine Laminatvorrichtung. In diesem Fall kann das dielektrische Substrat 104 eine oder mehrere Kernlaminatschichten umfassen, die z.B. aus vorimprägniertem Material wie FR-4, FR-5, CEM-4 und/oder Harzmaterialien wie Bismaleimid-Trazine (BT)-Harz bestehen. Die Kontaktpads 106 können strukturierten Metallisierungsschichten entsprechen, die mit den einzelnen Laminatschichten verbunden sind. Die internen elektrischen Verbindungen 112 können durch strukturierte Metallisierungsschichten, die sich zwischen zwei der einzelnen Laminatschichten befinden, und durch Durchgangsstrukturen, die in den einzelnen Laminatschichten ausgebildet sind, gebildet werden.
  • Die Halbleiteranordnung 100 umfasst zusätzlich ein oberflächenmontiertes Gehäuse 114, das auf dem Träger 102 montiert ist. Das oberflächenmontierte Gehäuse 114 umfasst einen Gehäusekörper 116 mit einem oder mehreren Halbleiterchips (nicht sichtbar), die in den Gehäusekörper 116 eingebettet sind. Gemäß einer Ausführungsform umfasst das oberflächenmontierte Gehäuse 114 einen Leistungshalbleiterchip, der für Spannungen von mindestens 100 V und möglicherweise in der Größenordnung von 500 V oder mehr und/oder Ströme von mindestens 1 A und möglicherweise in der Größenordnung von 10 A oder mehr ausgelegt ist. Beispiele für diese Leistungshalbleiterchips sind MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren - Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Bipolartransistoren mit isoliertem Gate - Insulated Gate Bipolar Transistors) und HEMTs (Hohe-Elektronenmobilität-Transistoren - High Electron Mobility Transistors). Das oberflächenmontierte Gehäuse 114 umfasst Unterseitenanschlüsse 118, die an der Unterseite des Gehäusekörpers 116 angeordnet sind. Die Unterseitenanschlüsse 118 sind den Kontaktpads 106 des Trägers 102 zugewandt und elektrisch mit ihnen verbunden, deren Einzelheiten weiter unten beschrieben werden. Die Unterseitenanschlüsse 118 können aus leitfähigen Metallen wie Kupfer, Aluminium, Zink, Wolfram, Nickel usw. gebildet werden.
  • Gemäß einer Ausführungsform ist das oberflächenmontierte Gehäuse 114 ein eingebettetes Gehäuse. In diesem Fall kann der Gehäusekörper 116 aus mehreren Schichten dielektrischen Materials gebildet werden, die übereinander laminiert (gestapelt) sind. Der Halbleiterchip oder die Halbleiterchips des Gehäuses können in Öffnungen in diesen einzelnen Laminatschichten eingebettet und mit einem Harz versiegelt sein. Jede einzelne Laminatschicht kann ein starres dielektrisches Material enthalten, das für die Verkapselung von Halbleiterbauteilen geeignet ist. Beispiele für diese dielektrischen Materialien sind Epoxidmaterialien, Mischungen aus Epoxid- und Glasfasermaterialien wie FR-4, FR-5, CEM-4 usw. und Harzmaterialien wie Bismaleimid-Trazine (BT) Harz. Ein eingebettetes Gehäuse kann auch mehrere Metallisierungsschichten, z.B. aus Kupfer, Aluminium usw. und deren Legierungen, enthalten, die auf mindestens einigen der einzelnen Laminatschichten aufgebracht sind. Diese Metallisierungsschichten können so strukturiert sein, dass sie sowohl die internen elektrischen Verbindungen innerhalb des Gehäuses 116 als auch die Anschlüsse bilden, die an den Außenflächen des Gehäuses 116 freiliegen. In den Öffnungen, die sich durch die einzelnen Schichten des dielektrischen Materials erstrecken, können leitende Durchkontaktierungen, z.B. aus Wolfram, Kupfer usw., vorgesehen werden, um eine vertikale elektrische Verbindung herzustellen. Aufgrund der elektrischen Verbindung, die durch den eingebetteten Gehäusetyp bereitgestellt wird, benötigt ein eingebettetes Gehäuse keinen Leiterrahmen. Daher kann das oberflächenmontierte Gehäuse 114 ohne ein Die-Pad sein, das die Halbleiterchips aufnimmt, und/oder ohne leitende Leitungen, die aus der gleichen Leiterrahmen-Struktur wie ein Die-Pad gebildet werden.
  • Nach einer anderen Ausführungsform ist das oberflächenmontierte Gehäuse 114 ein gegossenes Gehäuse. In diesem Fall wird der Gehäusekörper 116 aus einer elektrisch isolierenden Formmasse gebildet, die z.B. Epoxid, duroplastischen Kunststoff usw. umfasst. Diese Art von Gehäuse kann einen metallischen Leiterrahmen mit einem Die-Pad umfassen, auf dem ein oder mehrere Halbleiterchips montiert werden können. Der metallische Leiterrahmen kann auch die Unterseitenanschlüsse 118 bilden. Der oder die Halbleiterchips können auf dem metallischen Leiterrahmen montiert werden, elektrische Verbindungen wie Bonddrähte, Clips usw. können gebildet werden, und der Gehäusekörper 116 kann dann durch ein Formgebungsverfahren wie Spritzgießen, Transfergießen, Formpressen usw. geformt werden.
  • Gemäß einer Ausführungsform ist das oberflächenmontierte Gehäuse 114 als Leistungsmodul konfiguriert. In dieser Konfiguration kann das oberflächenmontierte Gehäuse 114 eine Leistungswandlerschaltung wie einen ein- oder mehrphasigen Einweggleichrichter, einen ein- oder mehrphasigen Vollwellengleichrichter, einen Spannungsregler, einen Wechselrichter usw. umfassen. Die Leistungswandlerschaltung kann Halbleiterchips umfassen, die als Leistungsschaltvorrichtungen (z.B. MOSFETs, IGBTs, HEMTs) konfiguriert sind, sowie einen Halbleiterchip, der als Treiberchip konfiguriert ist, der einen Schaltvorgang der Leistungsschaltvorrichtungen steuert. Das Leistungsmodul kann zwei Leistungstransistorchips umfassen, die den Hochseiten-Schalter (High-Side-Schalter) und den Niedrigseiten-Schalter (Low-Side-Schalter) einer Halbbrückenschaltung bilden, sowie einen dritten Halbleiterchip, der als Treiberbaustein (z.B. ein CMOS-Logikbaustein) konfiguriert ist, der einen Schaltvorgang des Hochseiten-Schalters (High-Side-Schalters) und des Niedrigseiten-Schalters (Low-Side-Schalters) steuert. In einer anderen Ausführungsform kann das oberflächenmontierte Gehäuse 114 zwei Leistungstransistorchips umfassen, die den Niedrigseiten-Schalter (Low-Side-Schalter) von zwei separaten Halbbrückenschaltungen bilden, während ein anderes Gehäuse zwei Leistungstransistorchips umfasst, die den Hochseiten-Schalter (High-Side-Schalter) der gleichen zwei separaten Halbbrückenschaltungen bilden, oder umgekehrt.
  • Die Halbleiteranordnung 100 umfasst ferner einen diskreten Induktor 120, der über dem oberflächenmontierten Gehäuse 114 angebracht ist. Der diskrete Induktor 120 umfasst eine erste und eine zweite Leitung 122, 124, die aus einem Außenkörper 126 herausragen, und ein Metallelement 128, das innerhalb des Außenkörpers 126 angeordnet ist. In der montierten Position ist eine Unterseite 130 des Außenkörpers 126 dem Träger 102 zugewandt und eine Oberseite 130 des Außenkörpers 126 vom Träger 102 abgewandt. Der Außenkörper 126 besteht aus einem elektrisch isolierenden Material wie Epoxid, Harz, Keramik usw. Das Metallelement 128 und die erste und die zweite Leitung 122, 124 können ein leitfähiges Metall, z.B. Kupfer, Aluminium, Nickel, deren Legierungen usw., aufweisen. Das Metallelement 128 und die erste und die zweite Leitung 122, 124 können Teile einer durchgehenden Struktur sein oder mehrere Metallelemente umfassen, die aneinander befestigt sind. Das Metallelement 128 bildet die induktive Wicklung des diskreten Induktors 120, die eine definierte Induktivität zwischen der ersten und der zweiten Leitung 122, 124 bereitstellt. Das Metallelement 128 bildet die inneren Leitungsteile 134 des diskreten Induktors 120, die die induktive Wicklung mit der ersten und der zweiten Leitung 122, 124 verbinden. Die Teile 134 des Metallelements 128, die mit der ersten und der zweiten Leitung 122, 124 verbunden sind, können an einer unteren Seite 128 des Außenkörpers 126 freiliegen. Außerdem ist das Metallelement 128 so konfiguriert, dass es einen Wärmeabstrahlungsblock 132 umfasst, der an der Oberseite 130 des Außenkörpers 126 des diskreten Induktors 120 freiliegt. Da das Material des Metallelements eine wesentlich höhere Wärmeleitfähigkeit aufweist als das des Außenkörpers 126, z.B. in der Größenordnung des 5- bis 50-fachen, bildet die Anordnung des Metallelements 128 im Außenkörper 126 einen hoch wärmeleitenden Pfad für die Wärmeübertragung zwischen der Unterseite 128 des Außenkörpers 126 und der Oberseite 130 des Außenkörpers 126.
  • Der diskrete Induktor 120 ist so auf dem Träger 102 montiert, dass das Metallelement 128 thermisch mit der Oberseite des oberflächenmontierten Gehäuses 114 gekoppelt ist. In diesem Zusammenhang bedeutet thermisch gekoppelt, dass das Metallelement 128 entweder in direktem Kontakt mit der Oberseite des oberflächenmontierten Gehäuses 114 steht oder ein wärmeleitendes Material 136 (z.B. wie dargestellt) das Metallelement 128 und die Oberseite des oberflächenmontierten Gehäuses 114 kontaktiert. Bei diesem wärmeleitenden Material 136 kann es sich um ein elektrisch isolierendes Material handeln, wie z.B. ein Spaltfiltermaterial auf Silikonbasis oder ein thermisches Schnittstellenmaterial (TIM). Alternativ kann dieses wärmeleitende Material 136 ein elektrisch leitendes Material sein, wie z.B. ein Lot, Sinter oder ein leitfähiger Klebstoff. Die Wärmeleitfähigkeit des wärmeleitenden Materials 136 kann mindestens 0,01 W/cm-K (Watt pro Zentimeter-Kelvin) und vorzugsweise mindestens 0,1 W/cm-K oder mehr betragen.
  • Die Halbleiteranordnung 100 kann die folgende elektrische Konnektivität aufweisen. Das oberflächenmontierte Gehäuse 114 kann einen ersten 138 der Unterseitenanschlüsse 118 umfassen, der einem Schalter-Ausgangsanschluss Pad entspricht. Dieses Schalter-Ausgangsanschlusspad kann mit einem Schalter-Ausgang (SW) einer Halbbrückenschaltung des oberflächenmontierten Gehäuses 114 verbunden sein. Der erste 138 der Unterseitenanschlüsse 118 kann über den Träger 102 elektrisch mit der ersten Leitung 122 der diskreten Induktionsspule 120 verbunden sein. Diese elektrische Verbindung kann durch ein erstes und ein zweites 140, 142 der Kontaktpads 106 hergestellt werden, die auf der oberen Oberfläche 108 des Trägers 102 angeordnet sind und unmittelbar nebeneinander liegen. Diese erste und zweite 140, 142 der Kontaktpads 106 können durch die internen elektrischen Verbindungen 112 des Trägers 100 elektrisch miteinander verbunden werden. Das oberflächenmontierte Gehäuse 114 kann einen zweiten 144 der unteren Oberflächenanschlüsse 118 umfassen, der einem Erdungsanschluss des oberflächenmontierten Gehäuses 114 entspricht. Diese Erdungsklemme des oberflächenmontierten Gehäuses 114 kann ein Bezugspotential für die Halbbrückenschaltung bereitstellen. Der zweite 144 der Unterseitenanschlüsse 118 kann über den Träger 102 elektrisch mit einem Massepotential (GND) verbunden sein. Wie dargestellt, ist der zweite 144 der Unterseitenanschlüsse 118 einem dritten 146 der Kontaktpads 106, die auf der Oberseite 108 des Trägers 102 angeordnet sind, zugewandt und elektrisch mit diesem verbunden, der so konfiguriert sein kann, dass er das Massepotenzial bereitstellt. Im Falle eines Interposers kann das dritte 146 der Kontaktpads 106 mit einem der Kontaktpads 106, die auf der unteren Oberfläche 110 des Trägers 102 angeordnet sind, über die internen elektrischen Verbindungen 112 des Trägers 100 verbunden sein. Das oberflächenmontierte Gehäuse 114 kann einen dritten 148 der Unterseitenanschlüsse 118 umfassen, der einem Spannungseingangsanschluss des oberflächenmontierten Gehäuses 114 entspricht. Der Spannungseingangsanschluss kann so angeordnet sein, dass er eine Spannungsversorgung für die Halbbrückenschaltung bereitstellt. Der dritte 148 der unteren Oberflächenanschlüsse 118 des oberflächenmontierten Gehäuses 114 kann über den Träger 102 elektrisch mit einem Spannungseingang (VIN) verbunden sein. Wie dargestellt, ist der dritte 148 der unteren Oberflächenanschlüsse 118 einem vierten 150 der Kontaktpads 106 auf der oberen Oberfläche 108 des Trägers 102 zugewandt und elektrisch mit diesem verbunden, der so konfiguriert sein kann, dass er die Eingangsspannung (VIN) bereitstellt. Im Falle eines Interposers kann das vierte 150 der Kontaktpads 106 mit einem der Kontaktpads 106, die auf der unteren Oberfläche 110 des Trägers 102 angeordnet sind, über die internen elektrischen Verbindungen 112 des Trägers 100 verbunden sein. Das oberflächenmontierte Gehäuse 114 kann einen vierten 152 der Unterseitenanschlüsse 118 umfassen, der einem E/A-Pad des oberflächenmontierten Gehäuses 114 entspricht. Das E/A-Pad kann so angeordnet sein, dass es einen Schaltvorgang der Halbbrückenschaltung steuert. Der vierte 152 der Unterseitenanschlüsse 118 des oberflächenmontierten Gehäuses 114 kann über den Träger 102 elektrisch mit einem E/A-Signal verbunden werden. Wie dargestellt, ist der vierte 152 der Unterseitenanschlüsse 118 einem fünften 154 der Kontaktpads 106 auf der oberen Oberfläche 108 des Trägers 102 zugewandt und elektrisch mit ihm verbunden, der so konfiguriert sein kann, dass er das E/A-Signal liefert. Im Falle eines Interposers kann das fünfte 154 der Kontaktpads 106 über die internen elektrischen Verbindungen 112 des Trägers 100 mit einem der Kontaktpads 106 verbunden sein, die auf der unteren Oberfläche 110 des Trägers 102 angeordnet sind. Die zweite Leitung 124 des diskreten Induktors 120 kann einen Ausgangsanschluss der Leistungswandlerschaltung bilden, die das oberflächenmontierte Gehäuse 114 umfasst. Auf diesen Ausgangsanschluss kann über den Träger 102 zugegriffen werden. Wie dargestellt, ist die zweite Leitung 124 des diskreten Induktors 120 einem sechsten 156 der Kontaktpads 106, die auf der oberen Fläche 108 des Trägers 102 angeordnet sind, zugewandt und elektrisch mit ihm verbunden. Im Falle eines Interposers kann das sechste 156 der Kontaktpads 106 über die internen elektrischen Verbindungen 112 des Trägers 100 mit einem der Kontaktpads 106 verbunden sein, die auf der unteren Oberfläche 110 des Trägers 102 angeordnet sind.
  • Jede der oben beschriebenen Verbindungen zwischen den Unterseitenanschlüssen 118 und den Kontaktpads 106 und/oder zwischen der ersten und der zweiten Leitung 122, 124 und den Kontaktpads 106 kann durch ein Verbindungsmaterial 158 hergestellt werden, das eine elektrische und mechanische Verbindung bildet, z.B. Lot, Sinter, leitfähiger Klebstoff usw. Handelt es sich bei dem Träger 102 nicht um einen Interposer, sondern um einen globalen Schaltungsträger, können die Verbindungen zwischen den auf der oberen Oberfläche 108 angeordneten Kontaktpads 106 und den auf der unteren Oberfläche 110 des Trägers 102 angeordneten Kontaktpads 106 entfallen, und diese Signale können durch den Träger 102 selbst geleitet werden, z.B. durch Leiterbahnen und/oder Verbindungselemente wie Bonddrähte und Clips.
  • Gemäß einer Ausführungsform umfasst die Oberseite des oberflächenmontierten Gehäuses 114, die dem diskreten Induktor 120 zugewandt ist, eine oder mehrere freiliegende Metallflächen 160. Im Falle eines eingebetteten Gehäuses, das aus einem laminierten Gehäusekörper 116 aufgebaut ist, können die freiliegenden Metallpads 160 aus einem strukturierten Teil einer Metallisierungsschicht bereitgestellt werden, die Teil des Gehäuseaufbaus ist. Im Falle eines geformten Gehäuses, das in einer elektrisch isolierenden Formmasse eingekapselt ist, können die freiliegenden Metallpads 160 aus einem Verbindungsclip oder einer Wärmeleitpaste bereitgestellt sein. Mindestens eines der freiliegenden Metallpads 160 kann als aktiver Geräteanschluss des oberflächenmontierten Gehäuses 114 konfiguriert sein. Das heißt, ein Metallpad 160 kann als von außen zugänglicher Punkt eines elektrischen Kontakts zu den Schaltkreisen des oberflächenmontierten Gehäuses 114 in ähnlicher Weise wie die Unterseitenanschlüsse 118 des oberflächenmontierten Gehäuses 114 konfiguriert sein. Getrennt oder in Kombination kann mindestens eines der freiliegenden Metallpads 160 als Dummy-Pad konfiguriert werden, d.h. als eine Metallstruktur, die von den in dem oberflächenmontierten Gehäuse 114 enthaltenen Schaltungselementen getrennt ist. In diesem Fall kann das Dummy-Pad für Kühlzwecke verwendet werden.
  • Gemäß einer Ausführungsform ist mindestens eine der freiliegenden Metallpads 160 thermisch mit dem diskreten Induktor 120 verbunden. Auf diese Weise wird die Wärmeübertragung durch die Verbindung des diskreten Induktors mit einer Metalloberfläche verbessert. Wie dargestellt, ist der diskrete Induktor 120 so angeordnet, dass der Teil 134 des Metallelements 128, der mit der ersten Leitung 122 verbunden ist und an der Unterseite 128 des Außenkörpers 126 freiliegt, durch das wärmeleitende Material 136 mit einem der Metallpads 160 thermisch gekoppelt ist. Diese thermische Verbindung kann auch eine elektrische Verbindung bilden. Zum Beispiel kann das Metallpad 160, das thermisch mit dem Teil 134 des Metallelements 128 gekoppelt ist, der mit der ersten Leitung 122 verbunden ist, ein erstes Ausgangspad des oberflächenmontierten Gehäuses 114 sein, das elektrisch äquivalent zu einem der unteren Oberflächenanschlüsse 118 ist. In einer besonderen Ausführungsform kann dieses erste Ausgangspad denselben Knoten wie der erste 138 der Unterseitenanschlüsse 118 bilden, der, wie oben beschrieben, einem Schalter-Ausgang (SW) einer Halbbrückenschaltung des oberflächenmontierten Gehäuses 114 entsprechen kann. In diesem Fall kann das wärmeleitende Material 136 ein elektrisch leitendes Befestigungsmaterial sein, wie z.B. Lot oder Sinter. Auf diese Weise kann der elektrische Widerstand der Ausgangsverbindung zwischen dem oberflächenmontierten Gehäuse 114 und der ersten Leitung 122 des diskreten Induktors 120 erhöht werden.
  • Wie in 2 dargestellt, kann die Halbleiteranordnung 100 mehrere Paarungen der in der Querschnittsansicht von 1 gezeigten Konfiguration des oberflächenmontierten Gehäuses 114 und des diskreten Induktors 120 umfassen. Jede Unterbaugruppe, die eines der oberflächenmontierten Gehäuse 114 und einen der diskreten Induktoren 120 umfasst, kann einer Phase einer Leistungswandlerschaltung entsprechen. Diese Unterbaugruppen können so angeordnet werden, dass sie eine beliebige Anzahl von Phasen einer Leistungswandlerschaltung bilden, z.B. drei, vier, sechs, acht usw., wobei jede durch die Querschnittsansicht von 1A und die entsprechende Diskussion dargestellt werden kann.
  • 2A kann eine Zwischenstufe der Verarbeitung nach der Montage der oberflächenmontierten Gehäuse 114 und vor der Montage der diskreten Induktoren 120 darstellen. Wie dargestellt, kann die Halbleiteranordnung 100 ein erstes und ein zweites oberflächenmontiertes Gehäuse 114 umfassen, die auf dem Träger 100 montiert sind. Nach der Montage des ersten und des zweiten oberflächenmontierten Gehäuses 114 kann das wärmeleitende Material 136 auf die Oberseite des ersten und des zweiten oberflächenmontierten Gehäuses 114 aufgebracht werden. Zum Beispiel kann ein Siebdruckverfahren durchgeführt werden, um das wärmeleitende Material 136 als Bereiche aus Lötmaterial auf den Metallpads 160 des ersten und des zweiten oberflächenmontierten Gehäuses 114 zu bilden.
  • Die Halbleiteranordnung 100 kann ferner zusätzliche diskrete passive Elemente 162 umfassen, die auf dem Träger 102 angebracht sind. Die zusätzlichen diskreten passiven Elemente 162 können jede Art von diskreten Bauelementen umfassen, z.B. Widerstände, Kondensatoren, Induktoren. Gemäß einer Ausführungsform können zumindest einige der zusätzlichen diskreten passiven Elemente 162 diskrete Kondensatoren sein, die Teil der von den oberflächenmontierten Gehäusen 114 gebildeten Leistungswandlerschaltungen sind, z.B. Resonanzkondensatoren, Ausgangskondensatoren usw. Die zusätzlichen diskreten passiven Elemente 162 können auf den Kontaktpads 106 des Trägers 102 montiert und über den Träger 102 in ähnlicher Weise wie oben beschrieben mit den Unterseitenanschlüssen 118 des ersten und des zweiten oberflächenmontierten Gehäuses 114 elektrisch verbunden werden. In der dargestellten Ausführungsform umfasst die Halbleiteranordnung 100 eine erste Gruppe 164 der zusätzlichen diskreten passiven Elemente 162, die seitlich zwischen den Unterbaugruppen des ersten und des zweiten oberflächenmontierten Gehäuses 114 angeordnet sind. Diese Anordnung bietet eine erhöhte Raumeffizienz.
  • In 2B sind ein erster und ein zweiter der diskreten Induktoren 120 jeweils über dem ersten und dem zweiten oberflächenmontierten Gehäuse 114 montiert. Die diskreten Induktoren 120 können so montiert werden, dass das wärmeleitende Material 136 die Unterseite der diskreten Induktoren einschließlich des Teils 134 des Metallelements 128 berührt, der mit der ersten Leitung 122 verbunden ist. Ein Reflow-Prozess kann durchgeführt werden, um Lötverbindungen mit der ersten und der zweiten Leitung 122, 124 herzustellen. Die Dicke des wärmeleitenden Materials 136 kann so gewählt werden, dass ein geeigneter Kontakt über einen Bereich von Abmessungstoleranzen für die Elemente, z.B. eine Längenänderung der ersten und zweiten Leitung 122, 124, gewährleistet ist.
  • Wie in 2B zu sehen ist, kann der wärmeabstrahlende Block 132 des diskreten Induktors 120 so konfiguriert sein, dass er eine große Metalloberfläche aufweist, die vom Außenkörper freiliegt und somit eine effiziente Wärmeabstrahlung ermöglicht. Beispielsweise kann der wärmeabstrahlende Block 132 einen erheblichen Anteil der oberen Oberfläche des diskreten Induktors 120 ausmachen, z.B. 50 % oder mehr. Getrennt oder in Kombination kann sich der wärmeabstrahlende Block 132 bis zu den äußeren Seitenwänden des Außenkörpers 126 erstrecken und kann sich entlang der äußeren Seitenwände des Außenkörpers 126 erstrecken, wodurch eine zusätzliche freiliegende Metalloberfläche geschaffen wird. Dadurch wird die Fähigkeit zur Wärmeableitung verbessert.
  • In 3 ist eine elektrische Anschlussanordnung der Halbleiteranordnung 100 gemäß einer Ausführungsform schematisch dargestellt. In dieser Ausführungsform ist der Träger 106 als Interposer konfiguriert, und die Anordnung 100 umfasst außerdem eine Leiterplatte 200 mit Oberseiten-Kontaktpads 202. Bei der Leiterplatte 200 kann es sich um eine Platine handeln, die die Montage mehrerer Träger 106 ermöglicht, die als Interposer und/oder zusätzliche elektronische Elemente konfiguriert sind. Der Träger 106 ist auf der Leiterplatte 200 montiert, wobei die Kontaktpads 106, die auf der unteren Oberfläche 110 angeordnet sind, den Kontaktpads 202 der oberen Oberfläche der Leiterplatte 200 zugewandt sind und mit diesen elektrisch verbunden sind. Zur Herstellung dieser Verbindung kann ein elektrisch leitendes Verbindungsmaterial wie Lot oder Sinter verwendet werden.
  • In der Ausführungsform von 3 ist der Träger 106, der als Interposer konfiguriert ist, so konfiguriert, dass er gemeinsame Erdungs- und Eingangsverbindungen zu dem ersten und dem zweiten oberflächenmontierten Gehäuse 114 bereitstellt, wenn er darauf montiert ist. Wie in 3A gezeigt, umfasst der Träger 102 eine erste elektrische Verbindung 204 zwischen zwei der dritten 146 der Kontaktpads 106, die auf der oberen Fläche 108 des Trägers 102 angeordnet sind. Wie oben erläutert, können die dritten 146 der Kontaktpads 106 so konfiguriert sein, dass sie den zweiten 144 der Unterseitenanschlüsse 118 von den oberflächenmontierten Gehäusen 114 das Massepotenzial zur Verfügung stellen. Wie in 3B gezeigt, kann die erste elektrische Verbindung 204 eine gemeinsame Masseverbindung bilden, die sich innerhalb des Trägers 102 befindet und die Masseanschlussflächen des ersten und des zweiten oberflächenmontierten Gehäuses 118 miteinander verbindet. Das heißt, die beiden dritten 146 der Kontaktpads 106, die mit dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse 114 verbunden sind, können durch eine leitende Verbindung innerhalb des Trägers 102 miteinander verbunden werden. Diese leitende Verbindung kann durch eine Oberflächenmetallisierung des Trägers 102 und/oder durch die elektrischen Verbindungsbahnen 112, die innerhalb des Trägers 102 ausgebildet sind, hergestellt werden. Wie auch in 3A gezeigt, umfasst der Träger eine zweite elektrische Verbindung 206 zwischen zwei der vierten 150 der Kontaktpads 106, die auf der oberen Oberfläche 108 des Trägers 102 angeordnet sind. Wie oben erläutert, können die vierten 150 der Kontaktpads 106 so konfiguriert sein, dass sie die Eingangsspannung (VIN) an die dritten 148 der Unterseitenanschlüsse 118 von den oberflächenmontierten Gehäusen 114 liefern. Die zweite elektrische Verbindung 206 kann eine gemeinsame Spannungsversorgungsverbindung innerhalb des Trägers 102 bilden, die die Spannungseingangspads des ersten und des zweiten oberflächenmontierten Gehäuses 114 miteinander verbindet in ähnlicher Weise wie die in 3B gezeigte erste elektrische Verbindung 204.
  • In 4 ist eine elektrische Anschlussanordnung der Halbleiteranordnung 100 gemäß einer anderen Ausführungsform schematisch dargestellt. In dieser Ausführungsform sind die erste und die zweite elektrische Verbindung 204, 206 innerhalb der Leiterplatte 200 anstelle des Trägers 106 vorgesehen, der als Interposer konfiguriert ist. So kann die erste elektrische Verbindung 204 eine gemeinsame Masseverbindung bilden, die sich innerhalb der Leiterplatte 200 befindet und die Masseanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses 118 miteinander verbindet. Ebenso kann die zweite elektrische Verbindung 206 eine gemeinsame Spannungsversorgungsverbindung bilden, die sich innerhalb der Leiterplatte 200 befindet und die Spannungseingangspads des ersten und des zweiten oberflächenmontierten Gehäuses 114 miteinander verbindet. Wie in 4B gezeigt, kann der Träger 106, der als Interposer konfiguriert ist, so konfiguriert sein, dass er vertikale Verbindungen für dritte 146 der Kontaktpads 106 bereitstellt, die mit der Masseverbindung verbunden sind. Die Leiterplatte 200 kann interne Leiterbahnen und/oder Metallisierungsstrukturen auf einer Oberfläche der Leiterplatte 200 aufweisen, um die erste elektrische Verbindung 204 herzustellen. Der Träger 102 und die Leiterplatte 200 können in ähnlicher Weise konfiguriert werden, um die zweite elektrische Verbindung 206 zwischen den vierten 150 der Kontaktpads 106 herzustellen.
  • In 5 ist die Halbleiteranordnung 100 gemäß einer anderen Ausführungsform dargestellt. In dieser Ausführungsform umfasst das oberflächenmontierte Gehäuse 114 ein zusätzliches freiliegendes Metallpad 160, das thermisch mit dem Teil 134 der zweiten Leitung 124 gekoppelt ist, der von der Unterseite 130 des Außenkörpers 126 freiliegt. Gemäß einer Ausführungsform ist das zusätzliche freiliegende Metallpad 160, das mit der zweiten Leitung 124 verbunden ist, als Dummy-Pad konfiguriert. Somit ändert die Kopplung der zweiten Leitung 124 mit dem Metallpad 160 nicht die elektrische Konnektivität der Schaltung. Stattdessen bildet diese thermische Kopplungsanordnung einen separaten Wärmeableitungspfad zwischen der Oberseite des oberflächenmontierten Gehäuses 114 und dem Wärme abstrahlenden Block 132. Das heißt, beide Teile des Metallelements 128, die mit der ersten und der zweiten Leitung 122, 124 verbunden sind, bilden Wärmeableitungspfade zum Wärme abstrahlenden Block 132.
  • Gemäß einer Ausführungsform ist das wärmeleitende Material 136, das verwendet wird, um den Teil 134 der ersten Leitung 122 mit dem Metallpad 160 zu verbinden, das einen Geräteanschluss bildet, das gleiche Material, das verwendet wird, um den Teil 134 der zweiten Leitung 124 mit dem Metallpad 160 zu verbinden, das das Dummy-Pad bildet. Das wärmeleitende Material 136 kann zum Beispiel ein Lötmaterial sein. Dies ermöglicht einen gemeinsamen Lötprozess, bei dem das Lötmaterial auf beiden Metallpads 160 gebildet wird und der diskrete Induktor anschließend über dem oberflächenmontierten Gehäuse 114 montiert und das Lot aufgeschmolzen wird. Infolgedessen wird die erste Leitung 122 an das Metallpad 160 gelötet, das ein erstes Ausgangspad bildet, und die zweite Leitung 124 wird an das Metallpad 160 gelötet, das ein Dummy-Pad bildet. Da die zweite Leitung 124 an ein elektrisch inaktives Dummy-Pad gelötet ist, wird die elektrische Verbindung der Schaltung durch die Verwendung von Lot nicht unterbrochen.
  • Bezugnehmend auf 6 ist die Halbleiteranordnung 100 gemäß einer anderen Ausführungsform dargestellt. In dieser Ausführungsform umfasst das oberflächenmontierte Gehäuse 114 eine zusätzliche freiliegende Metallfläche 160. Jede der ersten und der zweiten Leitung 122, 124 ist durch das wärmeleitende Material 136 thermisch mit einem der freiliegenden Metallpads verbunden. Anders als bei der vorherigen Ausführungsform kann bei dieser Ausführungsform das freiliegende Metallpad 160, das mit der zweiten Leitung 124 gekoppelt ist, ein aktiver Geräteanschluss sein, der elektrisch mit dem diskreten Induktor verbunden ist. Insbesondere kann das freiliegende Metallpad 160, das mit der zweiten Leitung 124 verbunden ist, als ein zweites Ausgangspad des oberflächenmontierten Gehäuses 114 konfiguriert werden. Dieses zweite Ausgangspad kann so konfiguriert werden, dass es die äquivalente elektrische Verbindung zu der Verbindung zwischen der zweiten Leitung 124 und dem sechsten 156 der Kontaktpads 106 in der unter Bezugnahme auf 1 beschriebenen Ausführungsform bereitstellt. Zu diesem Zweck kann das oberflächenmontierte Gehäuse 114 eine Durchgangsstruktur aufweisen, die das freiliegende Metallpad 160, das mit der zweiten Leitung 124 gekoppelt ist, mit einem fünften 153 der Unterseitenanschlüsse 118 elektrisch verbindet, der dem sechsten 156 der Kontaktpads 106 gegenüberliegt und mit diesem elektrisch verbunden ist.
  • Wie in 6 gezeigt, können die erste und die zweite Leitung 122, 124 des diskreten Induktors 120 nach innen gebogen werden, so dass die Enden der ersten und der zweiten Leitung 122, 124 über der Oberseite des oberflächenmontierten Gehäuses 114 angeordnet sind. Das heißt, der diskrete Induktor 120 ist so konfiguriert, dass er eine direkte elektrische Verbindung an der Oberseite des oberflächenmontierten Gehäuses 114 herstellt, ohne mit dem Träger 102 verbunden zu sein. Auf diese Weise kann eine vorteilhafte Raumeffizienz realisiert werden, während gleichzeitig die vorteilhafte Wärmeableitung an das oberflächenmontierte Gehäuse 114 über den Interposer 120 erfolgt. In dieser Anordnung können die elektrischen Verbindungen zwischen der ersten und der zweiten Leitung 122, 124 und den Kontaktpads 106 wärmeleitendes Material 136 aufweisen, das auch elektrisch leitend ist, z.B. aus Lot, Sinter usw.
  • Bezugnehmend auf 7 ist die Halbleiteranordnung 100 gemäß einer anderen Ausführungsform dargestellt. In dieser Ausführungsform ist die erste Leitung 122 nach innen gebogen, so dass das Ende der ersten Leitung 122 über der Oberseite des oberflächenmontierten Gehäuses 114 angeordnet ist. Die erste Leitung 122 kann auf ähnliche Weise wie oben beschrieben thermisch und elektrisch mit dem Metallpad 160 verbunden sein. In der Zwischenzeit biegt sich die zweite Leitung 124 nach außen und verbindet sich mit dem sechsten 156 der Kontaktpads 106 und kann eine Ausgangsverbindung in ähnlicher Weise wie zuvor beschrieben bilden. Wie dargestellt, können zumindest einige der zusätzlichen diskreten passiven Elemente 162 in einem seitlichen Bereich zwischen der zweiten Leitung 124 und dem oberflächenmontierten Gehäuse 114 angebracht werden.
  • Bezugnehmend auf 8 ist die Halbleiteranordnung 100 gemäß einer anderen Ausführungsform dargestellt. In dieser Ausführungsform sind die Teile 134 der ersten und der zweiten Leitung 122, 124, die von der Unterseite 130 des Außenkörpers 126 freiliegen, beide durch einen einzigen Bereich des wärmeleitenden Materials 136 thermisch mit dem oberflächenmontierten Gehäuse 114 verbunden. In diesem Fall stellt das wärmeleitende Material 136 keine elektrische Verbindung her. Stattdessen dient das wärmeleitende Material 136 lediglich einer Kühlfunktion, indem es das oberflächenmontierte Gehäuse 114 mit dem Metallelement 128 des Induktors 120 thermisch koppelt. Bei dem wärmeleitenden Material 136 kann es sich beispielsweise um ein elektrisch isolierendes Material wie ein thermisches Schnittstellenmaterial (TIM) oder ein Spaltfüllmaterial handeln. Getrennt oder in Kombination kann die Oberseite des oberflächenmontierten Gehäuses 114 frei von den Metallpads 160 sein, die elektrische Anschlüsse bilden (wie dargestellt), oder die Metallpads 160 können Blindanschlüsse sein, wie zuvor beschrieben.
  • Obwohl die vorliegende Offenbarung nicht so beschränkt ist, zeigen die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Eine Halbleiteranordnung mit einem Träger, der ein dielektrisches Substrat und eine Vielzahl von Kontaktpads aufweist, die auf einer oberen Oberfläche des Trägers angeordnet sind; einem ersten und einem zweiten oberflächenmontierten Gehäuse, die auf dem Träger montiert sind; einem ersten und einem zweiten diskreten Induktor, die über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse montiert sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils Unterseitenanschlüsse aufweisen, die den Kontaktpads des Trägers gegenüberliegen und mit diesen elektrisch verbunden sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils eine Oberseite aufweisen, die von dem Träger abgewandt ist, und wobei der erste und der zweite diskrete Induktor mit den Oberseiten des ersten bzw. des zweiten oberflächenmontierten Gehäuses thermisch gekoppelt sind.
  • Beispiel 2. Die Halbleiteranordnung aus Beispiel 1, wobei der erste und der zweite diskrete Induktor jeweils einen Außenkörper aus elektrisch isolierendem Material, ein Metallelement, das innerhalb des Außenkörpers angeordnet ist, und eine erste und eine zweite Leitung, die vom Außenkörper aus freiliegen, umfassen, wobei der Außenkörper des ersten und des zweiten diskreten Induktors jeweils eine untere Seite, die dem Träger zugewandt ist, und eine obere Seite, die vom Träger abgewandt ist, umfasst, und wobei das Metallelement des ersten und des zweiten diskreten Induktors jeweils einen wärmeabstrahlenden Block umfasst, der an der oberen Seite des Außenkörpers des ersten bzw. des zweiten diskreten Induktors freiliegt.
  • Beispiel 3. Die Halbleiteranordnung aus Beispiel 2, bei der die Oberseiten des ersten und des zweiten oberflächenmontierten Gehäuses jeweils ein oder mehrere freiliegende Metallpads aufweisen, und bei der das eine oder die mehreren freiliegenden Metallpads des ersten und des zweiten oberflächenmontierten Gehäuses mit dem Metallelement des ersten bzw. des zweiten diskreten Induktors thermisch gekoppelt sind.
  • Beispiel 4. Die Halbleiteranordnung aus Beispiel 3, bei der die eine oder die mehreren freiliegenden Metallpads des ersten und des zweiten oberflächenmontierten Gehäuses ein erstes Ausgangskontaktpad umfassen, und bei der die erste Leitung des ersten und des zweiten diskreten Induktors jeweils elektrisch mit den ersten Ausgangskontaktpads des ersten bzw. des zweiten oberflächenmontierten Gehäuses verbunden sind.
  • Beispiel 5. Die Halbleiteranordnung aus Beispiel 4, bei der die zweiten Anschlüsse des ersten und des zweiten diskreten Induktors jeweils mit einem der Kontaktpads verbunden sind, die auf der oberen Oberfläche des Trägers angeordnet sind.
  • Beispiel 6. Die Halbleiteranordnung aus Beispiel 4, wobei die eine oder die mehreren freiliegenden Metallpads des ersten und des zweiten oberflächenmontierten Gehäuses ein Dummy-Pad umfassen, wobei die ersten Leitungen des ersten und des zweiten diskreten Induktors jeweils an die ersten Ausgangspads des ersten bzw. des zweiten oberflächenmontierten Gehäuses gelötet sind, und wobei die zweiten Leitungen des ersten und des zweiten diskreten Induktors jeweils an die Dummy-Pads des ersten bzw. des zweiten oberflächenmontierten Gehäuses gelötet sind.
  • Beispiel 7. Die Halbleiteranordnung aus Beispiel 4, wobei die eine oder mehreren freiliegenden Metallflächen des ersten und des zweiten oberflächenmontierten Gehäuses ein zweites Ausgangskontaktpad umfassen, wobei die zweiten Ausgangskontaktpads des ersten und des zweiten oberflächenmontierten Gehäuses jeweils mit einem der Unterseitenanschlüsse des ersten bzw. des zweiten oberflächenmontierten Gehäuses elektrisch verbunden sind, wobei die zweiten Leitungen des ersten und des zweiten diskreten Induktors jeweils mit den zweiten Ausgangskontaktpads des ersten bzw. des zweiten oberflächenmontierten Gehäuses elektrisch verbunden sind.
  • Beispiel 8. Die Halbleiteranordnung aus Beispiel 7, bei der die erste und die zweite Leitung des ersten und des zweiten diskreten Induktors nach innen gebogen sind, so dass die Enden der ersten und der zweiten Leitung jeweils über den Oberseiten des ersten bzw. des zweiten oberflächenmontierten Gehäuses angeordnet sind.
  • Beispiel 9. Die Halbleiteranordnung aus Beispiel 2, bei der der erste und der zweite diskrete Induktor durch ein elektrisch isolierendes Material, das zwischen den Oberseiten des ersten und des zweiten oberflächenmontierten Gehäuses und den freiliegenden Teilen des Metallelements, die jeweils mit der ersten und der zweiten Leitung des ersten bzw. des zweiten oberflächenmontierten Gehäuses verbunden sind, angeordnet ist, jeweils thermisch mit den Oberseiten des ersten bzw. des zweiten oberflächenmontierten Gehäuses gekoppelt sind.
  • Beispiel 10. Die Halbleiteranordnung aus Beispiel 1, bei der das erste und das zweite oberflächenmontierte Gehäuse jeweils einen Leistungshalbleiterchip umfassen, der in einen laminierten Gehäusekörper eingebettet ist.
  • Beispiel 11. Die Halbleiteranordnung aus Beispiel 1, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils einen Leistungshalbleiterchip umfassen, der in eine elektrisch isolierende Formmasse eingebettet ist.
  • Beispiel 12. Verfahren zum Herstellen einer Halbleiteranordnung, wobei das Verfahren umfasst: Bereitstellen eines Trägers, der ein dielektrisches Substrat und eine Vielzahl von Kontaktpads umfasst, die auf einer oberen Oberfläche des Trägers angeordnet sind; Montieren eines ersten und eines zweiten oberflächenmontierten Gehäuses auf dem Träger; und Montieren eines ersten und eines zweiten diskreten Induktors über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils Unterseitenanschlüsse umfassen, die den Kontaktpads des Trägers zugewandt sind und mit diesen elektrisch verbunden sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils eine obere Seite umfassen, die von dem Träger abgewandt ist, und wobei der erste und der zweite diskrete Induktor jeweils thermisch mit den oberen Seiten des ersten bzw. des zweiten oberflächenmontierten Gehäuses verbunden sind.
  • Beispiel 13. Verfahren nach Beispiel 12, bei dem die Montage des ersten und des zweiten diskreten Induktors das Aufbringen eines wärmeleitenden Materials auf die Oberseite des ersten und des zweiten oberflächenmontierten Gehäuses und das jeweilige Anordnen des ersten und des zweiten diskreten Induktors über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse umfasst, so dass das wärmeleitende Material zwischen den Oberseiten des ersten und des zweiten oberflächenmontierten Gehäuses und den Unterseiten des ersten und des zweiten diskreten Induktors angeordnet ist.
  • Beispiel 14. Das Verfahren aus Beispiel 12, bei dem das erste und das zweite oberflächenmontierte Gehäuse jeweils einen Leistungshalbleiterchip umfassen, der in einen laminierten Gehäusekörper eingebettet ist.
  • Beispiel 15. Das Verfahren aus Beispiel 12, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils einen Leistungshalbleiterchip umfassen, der in eine elektrisch isolierende Formmasse eingebettet ist.
  • Beispiel 16. Eine Halbleiteranordnung, die Folgendes umfasst: einen Interposer mit einer Vielzahl von Oberseiten-Kontaktpads, die auf einer Oberseite des Interposers angeordnet sind; ein erstes und ein zweites oberflächenmontiertes Gehäuse, die auf dem Interposer montiert sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils Unterseitenanschlüsse aufweisen, die den Oberseiten-Kontaktpads des Interposers gegenüberliegen und mit diesen elektrisch verbunden sind und einen ersten und einen zweiten diskreten Induktor, die über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse montiert sind, das erste und das zweite oberflächenmontierte Gehäuse jeweils als Halbbrückenschaltung konfiguriert sind, wobei das erste und das zweite oberflächenmontierte Gehäuse jeweils einen Schalter-Ausgangsanschluss aufweisen, der jeweils als ein Schalterknoten der Halbbrückenschaltung aus dem ersten und dem zweiten oberflächenmontierten Gehäuse konfiguriert ist, und wobei die Schalter-Ausgangsanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses jeweils elektrisch mit einer ersten Leitung aus dem ersten bzw. dem zweiten diskreten Induktor verbunden sind.
  • Beispiel 17. Die Halbleiteranordnung aus Beispiel 16, bei der die Schalter-Ausgangsanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses jeweils mit der ersten Leitung des ersten bzw. des zweiten diskreten Induktors über die Zwischenschaltung elektrisch verbunden sind.
  • Beispiel 18. Die Halbleiteranordnung aus Beispiel 17, wobei die Zwischenschaltung Paare von Oberseiten-Kontaktpads umfasst, die unmittelbar aneinander angrenzen, und wobei die Schalter-Ausgangsanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses jeweils elektrisch mit der ersten Leitung des ersten bzw. des zweiten diskreten Induktors durch die Paare der Oberseiten-Kontaktpads verbunden sind, die unmittelbar aneinander angrenzen.
  • Beispiel 19. Die Halbleiteranordnung aus Beispiel 16, wobei die Oberseiten des ersten und des zweiten oberflächenmontierten Gehäuses jeweils eine freiliegende Metallfläche aufweisen, die jeweils als die Schalter-Ausgangsanschlüsse des ersten bzw. des zweiten oberflächenmontierten Gehäuses konfiguriert sind, und wobei die Schalter-Ausgangsanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses jeweils an die erste Leitung von dem ersten bzw. dem zweiten diskreten Induktor gelötet sind.
  • Beispiel 20. Die Halbleiteranordnung aus Beispiel 16, wobei die Unterseitenanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses jeweils einen Erdungsanschluss und einen Spannungseingangsanschluss umfassen, und wobei der Interposer eine gemeinsame Erdungsverbindung umfasst, die die Erdungsanschlussanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses miteinander verbindet, und wobei der Interposer eine gemeinsame Spannungsversorgungsverbindung umfasst, die die Spannungseingangsanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses miteinander verbindet.
  • Beispiel 21. Die Halbleiteranordnung aus Beispiel 16, die ferner eine Leiterplatte mit Oberseiten-Kontaktpads umfasst, wobei der Zwischenschalter eine Vielzahl von Unterseiten-Kontaktpads umfasst, die auf einer Unterseite des Zwischenschalters angeordnet sind, wobei die Unterseiten-Kontaktpads des Zwischenschalters den Oberseiten-Kontaktpads der Leiterplatte gegenüberliegen und mit diesen elektrisch verbunden sind.
  • Beispiel 22. Die Halbleiteranordnung aus Beispiel 21, wobei die Unterseitenanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses jeweils Erdungsanschlüsse und Spannungseingangsanschlüsse umfassen, und wobei die Leiterplatte gemeinsame Erdungsanschlüsse und gemeinsame Spannungseingangsanschlüsse umfasst, die elektrisch mit den Erdungsanschlüssen und den Spannungseingangsanschlüssen des ersten und des zweiten oberflächenmontierten Gehäuses verbunden sind.
  • Die hier offengelegten Halbleiterchips können in einer Vielzahl von Gerätetechnologien gebildet werden, die eine Vielzahl von Halbleitermaterialien verwenden. Beispiele für solche Materialien sind unter anderem elementare Halbleitermaterialien wie Silizium (Si) oder Germanium (Ge), Verbindungshalbleitermaterialien der Gruppe IV wie Siliziumkarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AIGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AIGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), usw.
  • Die hier offengelegten Halbleiterchips können als vertikales Bauelement konfiguriert sein, was sich auf ein Bauelement bezieht, das einen Laststrom zwischen gegenüberliegenden Haupt- und Rückflächen des Chips leitet. Alternativ können die hier offengelegten Halbleiterchips als laterales Bauelement konfiguriert sein, was sich auf ein Bauelement bezieht, das einen Laststrom parallel zu einer Hauptoberfläche des Chips leitet.
  • Der hier verwendete Begriff „elektrische Verbindung“ beschreibt einen elektrischen Leitungspfad mit geringem Widerstand, der durch eine oder mehrere elektrisch leitende Strukturen bereitgestellt wird. Eine „elektrische Verbindung“ kann mehrere verschiedene elektrisch leitende Strukturen wie Bondpads, Lötstrukturen und Verbindungsleitungen umfassen.
  • Räumlich relative Begriffe wie „unter“, „unterhalb“, „unter“, „über“, „ober“ und dergleichen werden der Einfachheit halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe sollen verschiedene Ausrichtungen der Vorrichtung sowie andere Ausrichtungen als die in den Figuren dargestellten umfassen. Darüber hinaus werden Begriffe wie „erstes“, „zweites“ und dergleichen zur Beschreibung verschiedener Elemente, Regionen, Abschnitte usw. verwendet und sind ebenfalls nicht als einschränkend zu verstehen. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Die hier verwendeten Begriffe „mit“, „enthaltend“, „einschließend“, „umfassend“ und dergleichen sind offene Begriffe, die das Vorhandensein bestimmter Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „ein“ und „die“ schließen sowohl den Plural als auch den Singular ein, es sei denn, aus dem Kontext geht eindeutig etwas anderes hervor.
  • In Anbetracht der oben genannten Variations- und Anwendungsmöglichkeiten ist die vorliegende Erfindung weder durch die vorangehende Beschreibung noch durch die beigefügten Zeichnungen beschränkt. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre gesetzlichen Entsprechungen begrenzt.

Claims (22)

  1. Eine Halbleiteranordnung (100), die Folgendes umfasst: einen Träger (102), der ein dielektrisches Substrat (104) und eine Vielzahl von Kontaktpads (106) umfasst, die auf einer oberen Fläche (108) von des Trägers (102) angeordnet sind; ein erstes und ein zweites oberflächenmontiertes Gehäuse (114), die auf dem Träger (102) montiert sind; einen ersten und einen zweiten diskreten Induktor (120), die jeweils über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse (114) angebracht sind, wobei das erste und das zweite oberflächenmontierte Gehäuse s (114) jeweils Unterseitenanschlüsse (118) umfassen, die den Kontaktpads (106) des Trägers (102) gegenüberliegen und mit diesen elektrisch verbunden sind, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils eine Oberseite aufweisen, die von dem Träger (102) weg zeigt, und wobei der erste und der zweite diskrete Induktor (120) jeweils mit der Oberseite des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) thermisch gekoppelt sind.
  2. Halbleiteranordnung (100) nach Anspruch 1, wobei der erste und der zweite diskrete Induktor (120) jeweils einen Außenkörper (126) aus elektrisch isolierendem Material, ein Metallelement (128), das innerhalb des Außenkörpers (126) angeordnet ist, und eine erste und eine zweite Leitung (122, 124), die von dem Außenkörper (126) freiliegen, umfassen, wobei der Außenkörper (126) eines jeden des ersten und des zweiten diskreten Induktors (120) eine untere Seite, die dem Träger (102) zugewandt ist, und eine obere Seite, die von dem Träger (102) abgewandt ist, umfasst, und wobei das Metallelement (128) jeder des ersten und des zweiten diskreten Induktors (120) einen wärmeabstrahlenden Block umfasst, der an der oberen Seite des Außenkörpers (126) des jeweiligen ersten und zweiten diskreten Induktors (120) freiliegt.
  3. Halbleiteranordnung (100) nach Anspruch 2, wobei die Oberseiten des ersten und des zweiten oberflächenmontierten Gehäuses (114) jeweils eine oder mehrere freiliegende Metallflächen aufweisen, und wobei die eine oder die mehreren freiliegenden Metallflächen des ersten und des zweiten oberflächenmontierten Gehäuses (114) jeweils thermisch mit dem Metallelement (128) des ersten bzw. des zweiten diskreten Induktors (120) gekoppelt sind.
  4. Halbleiteranordnung (100) nach Anspruch 3, wobei die eine oder mehreren freiliegenden Metallflächen des ersten und des zweiten oberflächenmontierten Gehäuses (114) ein erstes Ausgangs-Kontaktpad umfassen, und wobei die erste Leitung (122) des ersten bzw. des zweiten diskreten Induktors (120) jeweils mit dem ersten Ausgangs-Kontaktpad des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) elektrisch verbunden sind.
  5. Halbleiteranordnung (100) nach Anspruch 4, bei der die zweite Leitung (124) des ersten und des zweiten diskreten Induktors (120) jeweils elektrisch mit einem der Kontaktpads (106) verbunden ist, die auf der oberen Fläche (108) des Trägers (102) angeordnet sind.
  6. Halbleiteranordnung (100) nach einem der Ansprüche 4 oder 5, wobei die eine oder mehreren freiliegenden Metallflächen des ersten und des zweiten oberflächenmontierten Gehäuses (114) eine Blindfläche umfassen, wobei die erste Leitung (122) des ersten und des zweiten diskreten Induktors (120) jeweils an das erste Ausgangs-Kontaktpad des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) gelötet sind und wobei die zweite Leitung (124) des ersten bzw. des zweiten diskreten Induktors (120) jeweils an die Blindfläche des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) gelötet sind.
  7. Halbleiteranordnung (100) nach einem der Ansprüche 4 bis 6, wobei die ein oder mehreren freiliegenden Metallpads des ersten und des zweiten oberflächenmontierten Gehäuses (114) ein zweites Ausgangspad umfassen, wobei das zweite Ausgangspad des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) jeweils mit einem entsprechenden der unteren Oberseitenanschlüsse (118) des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) elektrisch verbunden sind, wobei die zweite Leitung (124) des ersten und des zweiten diskreten Induktors (120) jeweils mit dem zweiten Ausgangspad des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) elektrisch verbunden sind.
  8. Halbleiteranordnung (100) nach Anspruch 7, wobei die erste und die zweite Leitung (122, 124) des ersten und des zweiten diskreten Induktors (120) nach innen gebogen sind, so dass die Enden der ersten und der zweiten Leitung (122, 124) jeweils über der Oberseite des ersten bzw. des zweiten oberflächenmontierten Gehäuse (114) angeordnet sind.
  9. Halbleiteranordnung (100) nach einem der Ansprüche 2 bis 8, wobei der erste und der zweite diskrete Induktor (120) jeweils mit den Oberseiten des ersten und des zweiten oberflächenmontierten Gehäuses (114) durch ein elektrisch isolierendes Material thermisch gekoppelt sind, das zwischen den Oberseiten des ersten und des zweiten oberflächenmontierten Gehäuses (114) und freiliegenden Teilen des Metallelements (128) angeordnet ist, die jeweils mit der ersten bzw. der zweiten Leitung (122, 124) des ersten und des zweiten oberflächenmontierten Gehäuses (114) verbunden sind.
  10. Die Halbleiteranordnung (100) nach einem der Ansprüche 1 bis 9, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils einen Leistungshalbleiterchip umfassen, der in einen Laminatgehäusekörper (116) eingebettet ist.
  11. Die Halbleiteranordnung (100) nach einem der Ansprüche 1 bis 10, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils einen Leistungshalbleiterchip umfassen, der in eine elektrisch isolierende Formmasse eingebettet ist.
  12. Verfahren zum Herstellen einer Halbleiteranordnung (100), wobei das Verfahren Folgendes umfasst: Bereitstellen eines Trägers (102) mit einem dielektrischen Substrat (104) und einer Vielzahl von Kontaktpads (106), die auf einer oberen Fläche (108) des Trägers (102) angeordnet sind; Montieren eines ersten und eines zweiten oberflächenmontierten Gehäuses (114) auf dem Träger (102); und Montieren eines ersten und eines zweiten diskreten Induktors (120) über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse (114), wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils Unterseitenanschlüsse (118) aufweisen, die den Kontaktpads (106) des Trägers (102) gegenüberliegen und mit diesen elektrisch verbunden sind, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils eine Oberseite aufweisen, die von dem Träger (102) weg zeigt, und wobei der erste und der zweite diskrete Induktor (120) jeweils mit der Oberseite des ersten und des zweiten oberflächenmontierten Gehäuses (114) thermisch gekoppelt sind.
  13. Verfahren nach Anspruch 12, wobei das Montieren des ersten und des zweiten diskreten Induktors (120) das Aufbringen eines wärmeleitenden Materials auf die Oberseite der ersten bzw. des zweiten oberflächenmontierten Gehäuse (114) und das jeweilige Anordnen des ersten und des zweiten diskreten Induktors (120) über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse (114) umfasst, so dass das wärmeleitende Material zwischen der Oberseite des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) und der Unterseiten des ersten bzw. des zweiten diskreten Induktors (120) angeordnet ist.
  14. Verfahren nach einem der Ansprüche 12 oder 13, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils einen Leistungshalbleiterchip umfassen, der in einen laminierten Gehäusekörper (116) eingebettet ist.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils einen Leistungshalbleiterchip umfassen, der in eine elektrisch isolierende Formmasse eingebettet ist.
  16. Eine Halbleiteranordnung (100), die Folgendes umfasst: einen Interposer mit einer Vielzahl von Oberseiten-Kontaktpads (106), die auf einer Oberseite des Interposers angeordnet sind; ein erstes und ein zweites oberflächenmontiertes Gehäuse (114), die auf der Zwischenschicht montiert sind, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils Unterseitenanschlüsse (118) aufweisen, die den Oberseiten-Kontaktpads (106) der Zwischenschicht gegenüberliegen und mit diesen elektrisch verbunden sind; und einen ersten und einen zweiten diskreten Induktor (120), die über dem ersten bzw. dem zweiten oberflächenmontierten Gehäuse (114) angebracht sind, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils als Halbbrückenschaltung konfiguriert sind, wobei das erste und das zweite oberflächenmontierte Gehäuse (114) jeweils einen Schalter-Ausgangsanschluss aufweisen, der jeweils als ein Schaltknoten der Halbbrückenschaltung von dem ersten und dem zweiten oberflächenmontierten Gehäuse (114) konfiguriert ist, und wobei der Schalter-Ausgangsanschluss des ersten und des zweiten oberflächenmontierten Gehäuses (114) jeweils elektrisch mit der ersten Leitung (122) von dem ersten bzw. dem zweiten diskreten Induktor (120) verbunden sind.
  17. Halbleiteranordnung (100) nach Anspruch 16, wobei der Schalter-Ausgangsanschluss des ersten und des zweiten oberflächenmontierten Gehäuses (114) jeweils mit der ersten Leitung (122) von dem ersten bzw. dem zweiten diskreten Induktor (120) über die Zwischenschaltung elektrisch verbunden sind.
  18. Halbleiteranordnung (100) nach Anspruch 17, wobei die Zwischenschaltung Paare der Oberseiten-Kontaktpads (106) umfasst, die unmittelbar aneinander angrenzen, und wobei der Schalter-Ausgangsanschluss des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) jeweils durch die Paare der Oberseiten-Kontaktpads (106), die unmittelbar aneinander angrenzen, elektrisch mit der ersten Leitung (122) des ersten bzw. des zweiten diskreten Induktors (120) verbunden sind.
  19. Halbleiteranordnung (100) nach einem der Ansprüche 16 bis 18, wobei die Oberseite des ersten und des zweiten oberflächenmontierten Gehäuses (114) jeweils eine freiliegende Metallfläche aufweist, die jeweils als der Schalter-Ausgangsanschluss des ersten bzw. des zweiten oberflächenmontierten Gehäuses (114) konfiguriert sind, und wobei der Schalter-Ausgangsanschluss des ersten und des zweiten oberflächenmontierten Gehäuses (114) jeweils an die erste Leitung (122) von dem ersten bzw. dem zweiten diskreten Induktor (120) gelötet sind.
  20. Halbleiteranordnung (100) nach einem der Ansprüche 16 bis 19, , wobei die Unterseitenanschlüsse (118) des ersten und des zweiten oberflächenmontierten Gehäuses (114) jeweils einen Erdungsanschluss und einen Spannungseingangsanschluss umfassen, und wobei die Zwischenschaltung eine gemeinsame Erdungsverbindung umfasst, die die Erdungsanschlussanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses (114) miteinander verbindet, und wobei die Zwischenschaltung eine gemeinsame Spannungsversorgungsverbindung umfasst, die die Spannungseingangsanschlüsse des ersten und des zweiten oberflächenmontierten Gehäuses (114) miteinander verbindet.
  21. Die Halbleiteranordnung (100) nach einem der Ansprüche 16 bis 20, die ferner eine Leiterplatte umfasst, die Kontaktpads (106) auf der oberen Oberfläche umfasst, wobei der Zwischenschalter eine Vielzahl von Kontaktpads (106) auf der unteren Oberfläche umfasst, die auf einer unteren Oberfläche (110) des Zwischenschalters angeordnet sind, wobei die Kontaktpads (106) auf der unteren Oberfläche des Zwischenschalters den Kontaktpads (106) auf der oberen Oberfläche der Leiterplatte gegenüberliegen und mit diesen elektrisch verbunden sind.
  22. Halbleiteranordnung (100) nach Anspruch 21, wobei die Unterseitenanschlüsse (118) des ersten und des zweiten oberflächenmontierten Gehäuses (114) jeweils Masseanschlussflächen und Spannungseingangsflächen umfassen, und wobei die Leiterplatte gemeinsame Masseverbindungen und gemeinsame Spannungseingangsverbindungen umfasst, die elektrisch mit den Masseanschlussflächen und den Spannungseingangsflächen des ersten und des zweiten oberflächenmontierten Gehäuses (114) verbunden sind.
DE102023112320.3A 2022-05-12 2023-05-10 Multi-bauelement-leistungsmodul-anordnung Pending DE102023112320A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/742,767 US20230369256A1 (en) 2022-05-12 2022-05-12 Multi-Device Power Module Arrangement
US17/742,767 2022-05-12

Publications (1)

Publication Number Publication Date
DE102023112320A1 true DE102023112320A1 (de) 2023-11-16

Family

ID=88510415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023112320.3A Pending DE102023112320A1 (de) 2022-05-12 2023-05-10 Multi-bauelement-leistungsmodul-anordnung

Country Status (3)

Country Link
US (1) US20230369256A1 (de)
CN (1) CN117059615A (de)
DE (1) DE102023112320A1 (de)

Also Published As

Publication number Publication date
CN117059615A (zh) 2023-11-14
US20230369256A1 (en) 2023-11-16

Similar Documents

Publication Publication Date Title
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
DE10310809B4 (de) Leistungshalbleitereinrichtung
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102015118633A1 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102017217593B4 (de) Mehrphasenleistungsvorrichtung, Verfahren zum Konstruieren eines Leistungselektronikvorrichtung-Packages und derartige Vorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102018112498A1 (de) Halbleiter-Chip-Baugruppe mit einer Kühlfläche und Verfahren zum Herstellen einer Halbleiter-Baugruppe
DE102014109771A1 (de) Mehrchipvorrichtung
DE102018106917A1 (de) Vorrichtung mit Schaltelementen und entsprechende Verfahren
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102014117953A1 (de) Halbleiterbauelement mit mehreren Halbleiterchips und einem Laminat
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102015106151B4 (de) Leiterplatte mit eingebettetem Leistungshalbleiterchip
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed