DE102017213873B4 - Leistungsschalter-Packaging mit vorgeformten elektrischen Verbindungen zum Verbinden eines Induktors mit einem oder mehreren Transistoren - Google Patents

Leistungsschalter-Packaging mit vorgeformten elektrischen Verbindungen zum Verbinden eines Induktors mit einem oder mehreren Transistoren Download PDF

Info

Publication number
DE102017213873B4
DE102017213873B4 DE102017213873.4A DE102017213873A DE102017213873B4 DE 102017213873 B4 DE102017213873 B4 DE 102017213873B4 DE 102017213873 A DE102017213873 A DE 102017213873A DE 102017213873 B4 DE102017213873 B4 DE 102017213873B4
Authority
DE
Germany
Prior art keywords
transistor
insulating layer
transistors
inductor
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017213873.4A
Other languages
English (en)
Other versions
DE102017213873A1 (de
Inventor
Eung San Cho
Danny Clavette
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE102017213873A1 publication Critical patent/DE102017213873A1/de
Application granted granted Critical
Publication of DE102017213873B4 publication Critical patent/DE102017213873B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung, umfassend:einen integrierten Schaltkreis (IC) (70) innerhalb einer ersten Isolationsschicht (80);einen Induktor (92);eine zweite Isolationsschicht (50), die zwischen der ersten Isolationsschicht (80) und dem Induktor (92) angeordnet ist, wobei:die erste Isolationsschicht (80) eine Grenzfläche mit der zweiten Isolationsschicht (50) teilt, undder Induktor (92) an der zweiten Isolationsschicht (50) befestigt ist; undeine Leiterbahn (32A), die dazu ausgelegt ist, Elektrizität zwischen dem IC (70) und dem Induktor (92) zu leiten, wobei sich die Leiterbahn (32A) innerhalb der zweiten Isolationsschicht (50) befindet,wobei der IC (70) umfasst:mindestens zwei Transistoren (10A, 10B);eine elektrische Verbindung zu einem Referenzknotenpunkt (REF) ;eine elektrische Verbindung zu einem Eingangsknotenpunkt (8); undeine elektrische Verbindung zu der Leiterbahn (32A),wobei:jeder Transistor der mindestens zwei Transistoren (10A, 10B) einen Steuerungsanschluss und zwei Lastanschlüsse beinhaltet; undein Transistor der mindestens zwei Transistoren (10A, 10B) einen vertikalen Transistor umfasst, wobei der vertikale Transistor mindestens einen Lastanschluss beinhaltet, der elektrisch mit einer Oberseite des IC (70) verbunden ist, und mindestens einen Lastanschluss, der elektrisch mit einer Unterseite des IC (70) verbunden ist.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung bezieht sich auf das Halbleiter-Packaging.
  • HINTERGRUND
  • Die Oberflächenmontagetechnik (Surface-Mount Technology - SMT) ist ein Produktionsverfahren für elektronische Elemente, welches das Befestigen von Komponenten und Vorrichtungen an einer Leiterplatte (Printed Circuit Board - PCB) beinhaltet. Komponenten und Vorrichtungen können auf die PCB gelötet sein, um Stabilität und elektrische Verbindungen durch die Leiterbahnen der PCB bereitzustellen.
  • Die Druckschrift US 2010 / 0 059 854 A1 betrifft allgemein Halbleitervorrichtungen und insbesondere Halbleitervorrichtungen mit einer integrierten passiven Vorrichtung (IPD), die über einer Einkapselung mit hohem spezifischen Widerstand ausgebildet ist und von anderen IPDs und Basisbandschaltungen getrennt ist.
  • Die Druckschrift DE 10 2008 003 952 A1 betrifft einen Mikrominiatur-Umrichter, wie zum Beispiel einen Gleichstromsteller (DC-DC-Wandler), der aus einem Halbleiterelement und passiven Komponenten gebildet wird.
  • KURZDARSTELLUNG
  • In einigen Beispielen beschreibt diese Offenbarung eine Vorrichtung, umfassend: einen integrierten Schaltkreis (IC) innerhalb einer ersten Isolationsschicht; einen Induktor; eine zweite Isolationsschicht, die zwischen der ersten Isolationsschicht und dem Induktor angeordnet ist, wobei: die erste Isolationsschicht eine Grenzfläche mit der zweiten Isolationsschicht teilt, und der Induktor an der zweiten Isolationsschicht befestigt ist; und eine Leiterbahn, die dazu ausgelegt ist, Elektrizität zwischen dem IC und dem Induktor zu leiten, wobei sich die Leiterbahn innerhalb der zweiten Isolationsschicht befindet, wobei der IC umfasst: mindestens zwei Transistoren; eine elektrische Verbindung zu einem Referenzknotenpunkt; eine elektrische Verbindung zu einem Eingangsknotenpunkt; und eine elektrische Verbindung zu der Leiterbahn, wobei: jeder Transistor der mindestens zwei Transistoren einen Steuerungsanschluss und zwei Lastanschlüsse beinhaltet; und ein Transistor der mindestens zwei Transistoren einen vertikalen Transistor umfasst, wobei der vertikale Transistor mindestens einen Lastanschluss beinhaltet, der elektrisch mit einer Oberseite des IC verbunden ist, und mindestens einen Lastanschluss, der elektrisch mit einer Unterseite des IC verbunden ist.
  • In einigen Beispielen beschreibt diese Offenbarung ein Verfahren, umfassend: Formen einer zweiten Isolationsschicht; Formen einer Leiterbahn innerhalb der zweiten Isolationsschicht; elektrisches Verbinden eines integrierten Schaltkreises (IC) mit der Leiterbahn, wobei der IC sich außerhalb der zweiten Isolationsschicht befindet; Formen einer ersten Isolationsschicht, die eine Grenzfläche mit der zweiten Isolationsschicht teilt, wobei der IC sich innerhalb der ersten Isolationsschicht befindet; elektrisches Verbinden eines Induktors mit der Leiterbahn in der zweiten Isolationsschicht; elektrisches Verbinden des IC mit einem Referenzknotenpunkt; und elektrisches Verbinden des IC mit einem Eingangsknotenpunkt, wobei der IC mindestens zwei Transistoren umfasst, wobei: jeder Transistor der mindestens zwei Transistoren einen Steuerungsanschluss und zwei Lastanschlüsse beinhaltet; ein Transistor der mindestens zwei Transistoren einen vertikalen Transistor umfasst, wobei der vertikale Transistor mindestens einen Lastanschluss beinhaltet, der elektrisch mit einer Oberseite des IC verbunden ist, und mindestens einen Lastanschluss, der elektrisch mit einer Unterseite des IC verbunden ist.
  • In einigen Beispielen beschreibt diese Offenbarung einen Stromrichter (Power Converter), der mindestens zwei Transistoren innerhalb einer ersten Isolationsschicht, wobei jeder Transistor der mindestens zwei Transistoren einen Steuerungsanschluss und mindestens zwei Lastanschlüsse beinhaltet, ein erster Lastanschluss eines ersten Transistors elektrisch mit einem Eingangsknotenpunkt des Stromrichters gekoppelt ist, ein zweiter Lastanschluss eines ersten Transistors elektrisch mit einem Schaltknotenpunkt gekoppelt ist und ein erster Lastanschluss eines zweiten Transistors elektrisch mit dem Schaltknotenpunkt gekoppelt ist, und eine Treiberschaltung, die dazu ausgelegt ist, Signale an den Steuerungsanschluss des ersten Transistors und den Steuerungsanschluss des zweiten Transistors zu liefern, beinhaltet. Der Stromrichter beinhaltet ferner einen elektrisch mit einer Leiterbahn und einem Ausgangsknotenpunkt des Stromrichters gekoppelten Induktor und eine zweite Isolationsschicht, die zwischen den mindestens zwei Transistoren und dem Induktor angeordnet ist, wobei die erste Isolationsschicht eine Grenzfläche mit der zweiten Isolationsschicht teilt. Der Stromrichter beinhaltet ferner die Leiterbahn, wobei die Leiterbahn elektrisch mit dem Schaltknotenpunkt gekoppelt ist und sich die Leiterbahn innerhalb der zweiten Isolationsschicht befindet.
  • Die Details eines oder mehrerer Beispiele sind in den beiliegenden Zeichnungen und der nachfolgenden Beschreibung dargelegt. Andere Merkmale, Objekte und Vorteile werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen ersichtlich.
  • Figurenliste
    • 1 ist ein Schaltplan für einen Stromrichter gemäß einigen Beispielen dieser Offenbarung.
    • Die 2-9 sind Querschnittsschaubilder eines Herstellungsprozesses für ein Halbleitergehäuse gemäß einigen Beispielen dieser Offenbarung.
    • 10 ist ein Querschnittsschaubild einer Vorrichtung mit einem Induktor gemäß einigen Beispielen dieser Offenbarung.
    • 11 ist ein Schaubild einer Draufsicht einer Vorrichtung mit einem Induktor gemäß einigen Beispielen dieser Offenbarung.
    • 12 ist ein Querschnittsschaubild einer Vorrichtung mit einem Induktor entsprechend der Linie A-A' in 11 gemäß einigen Beispielen dieser Offenbarung.
    • 13 ist ein Querschnittsschaubild einer Vorrichtung mit einem Induktor entsprechend der Linie B-B' in 11 gemäß einigen Beispielen dieser Offenbarung.
    • 14 ist ein Querschnittsschaubild einer Vorrichtung mit einem Induktor entsprechend der Linie C-C' in 11 gemäß einigen Beispielen dieser Offenbarung.
    • 15 ist ein Flussdiagramm, das eine beispielhafte Methode zum Herstellen einer Vorrichtung, die einen integrierten Schaltkreis beinhaltet, gemäß einigen Beispielen dieser Offenbarung darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ein Stromrichter kann zwei oder mehr Transistoren und einen Induktor beinhalten. Das Einrichten des Stromrichters auf einer Leiterplatte (PCB) kann das Befestigen eines integrierten Schaltkreises (IC), der die zwei oder mehr Transistoren enthält, an der PCB, und das Befestigen des Induktors, als ein von dem IC getrenntes Modul, an der PCB beinhalten. In dieser Auslegung können der IC und der Induktor durch elektrische Leiterbahnen in der PCB kommunizieren.
  • Um die Verbindung zwischen dem IC und dem Induktor zu verkürzen, kann der Induktor über dem IC auf der PCB angeordnet werden. Der IC kann innerhalb einer ersten Isolationsschicht liegen, die an eine zweite Isolationsschicht angrenzt, welche sich zwischen dem Induktor und der ersten Isolationsschicht befindet. Die Verbindung, oder „Leiterbahn“, zwischen dem IC und dem Induktor kann sich innerhalb der zweiten Isolationsschicht befinden. Durch Verkürzen der Leiterbahn und Isolieren der Leiterbahn von der PCB kann der Stromrichter weniger Rauschen und Parasitärkapazität entwickeln, als verglichen mit dem Befestigen des IC und des Induktors an der PCB als getrennte Module.
  • 1 ist ein Schaltplan für einen Stromrichter 2, gemäß einigen Beispielen dieser Offenbarung. In einigen Beispielen kann der Stromrichter 2 einen Halbbrücken-Gleichstrom-zu-Gleichstrom(Direct-Current-to-Direct-Current - DC-to-DC)-Abwärtsregler (Buck Converter) zum Umwandeln eines DC-Eingangssignals in ein DC-Ausgangssignal mit geringerer Spannung umfassen. Als ein DC-to-DC-Abwärtsregler kann der Stromrichter 2 als ein Spannungsregler in unterschiedlichen Anwendungen arbeiten. Die Methoden dieser Offenbarung können jedoch auf andere Schaltkreise und Auslegungen, wie zum Beispiel andere Stromrichter, einschließlich mehrphasiger Stromrichter, angewandt werden.
  • Der Stromrichter 2 kann eine Vorrichtung 4 beinhalten, die den integrierten Schaltkreis (IC) 6 beinhalten kann. Der Stromrichter 2 kann Transistoren 10A, 10B, Induktor 16, Kondensator 20 und Pulsweitenmodulations(Pulse-Width Modulation - PWM)-Steuerung- und-Treiber-Anordnung 12 beinhalten. In einigen Beispielen kann der Stromrichter 2 mehr oder weniger Komponenten als die in 1 dargestellten Komponenten enthalten. Der Stromrichter 2 kann Eingangsknotenpunkt 8, Ausgangsknotenpunkt 18 und Referenzknotenpunkt 22, sowie andere Knotenpunkte, die in 1 nicht dargestellt sind, beinhalten. Die Knotenpunkte 8, 18, 22 können dazu ausgelegt sein, Verbindungen mit externen Komponenten herzustellen. Zum Beispiel kann der Eingangsknotenpunkt 8 eine Verbindung zu einer Eingangsspannung, wie zum Beispiel einer Stromversorgung, herstellen, kann der Ausgangsknotenpunkt 18 eine Verbindung zu einer elektronischen Vorrichtung herstellen, kann der Referenzknotenpunkt 22 eine Verbindung zu einer Referenzspannung, wie zum Beispiel einer Bezugsmasse, herstellen. In einigen Beispielen kann die PWM-Steuerung-und-Treiber-Anordnung 12 eine Verbindung zu einem externen Schaltkreis zu einem Knotenpunkt (nicht dargestellt in 1) herstellen.
  • Die Transistoren 10A, 10B können Metall-Oxid-Halbleiter(Metal-Oxide Semiconductor - MOS)-Feldeffekttransistoren (Field-Effect Transistors - FETs), Bipolartransistoren (Bipolar Junction Transistors - BJTs), Bipolartransistoren mit isoliertem Gate (Insulated-Gate Bipolar Transistors - IGBTs), Transistoren mit hoher Elektronenbeweglichkeit (High-Electron-Mobility transistors - HEMTs), Galliumnitrid(GaN)-basierte Transistoren und/oder andere Elemente, die Spannung zur Steuerung verwenden, umfassen. Die Transistoren 10A, 10B können n-Typ-Transistoren oder p-Typ-Transistoren umfassen und die Transistoren 10A, 10B können vertikale Leistungstransistoren umfassen. Bei einem vertikalen Leistungstransistor können sich der Source-Anschluss und der Drain-Anschluss auf gegenüberliegenden Seiten oder gegenüberliegenden Oberflächen des Transistors befinden. Der Strom in einem vertikalen Leistungstransistor kann von oben nach unten durch den Transistor fließen. In einigen Beispielen können die Transistoren 10A, 10B andere analoge Vorrichtungen, wie zum Beispiel Dioden, beinhalten. Die Transistoren 10A, 10B können auch Freilaufdioden beinhalten, die in Parallelschaltung mit den Transistoren verbunden sind, um einen Durchbruch der Transistoren 10A, 10B in Sperrrichtung zu vermeiden. In einigen Beispielen können die Transistoren 10A, 10B als Schalter oder als analoge Vorrichtungen arbeiten. In noch weiteren Beispielen können die Transistoren 10 mehr als zwei Transistoren beinhalten, wie zum Beispiel bei mehrphasigen Stromrichtern oder anderen komplexeren Leistungsschaltkreisen. Zum Beispiel kann in einem mehrphasigen Stromrichter der Stromrichter 2 einen High-Side-Transistor und einen Low-Side-Transistor für jede Phase besitzen. Deshalb kann ein mehrphasiger Stromrichter eine oder mehrere Replikationen des Stromrichters 2 wie in 1 dargestellt beinhalten.
  • 1 stellt die Transistoren 10A, 10B mit drei Anschlüssen dar: Drain (D), Source (S) und Gate (G). Basierend auf der Spannung am Gate kann Strom zwischen dem Drain und der Source der Transistoren 10A, 10B fließen. Basierend auf der Spannung am Gate von Transistor 10A kann Strom von dem Eingangsknotenpunkt 8 zu Schaltknotenpunkt 14 durch den Drain und die Source von Transistor 10A fließen. Basierend auf der Spannung am Gate von Transistor 10B kann Strom von dem Schaltknotenpunkt 14 zu dem Referenzknotenpunkt 22 durch den Drain und die Source von Transistor 10B fließen. Der Transistor 10A kann einen High-Side-Transistor umfassen und der Transistor 10B kann einen Low-Side-Transistor umfassen, weil der Transistor 10B mit dem Referenzknotenpunkt 22 verbunden ist.
  • Die Transistoren 10A, 10B können verschiedene Materialverbindungen umfassen, wie zum Beispiel Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN), oder jede andere Kombination eines oder mehrerer Halbleitermaterialien. Um höhere Leistungsdichteanforderungen bei einigen Schaltkreisen auszunutzen, können Stromrichter bei höheren Frequenzen arbeiten. Verbesserungen in der Magnetik und bei schnellerem Schalten, wie zum Beispiel Galliumnitrid(GaN)-Schalter, können Stromrichter mit höheren Frequenzen unterstützen. Diese Schaltkreise mit höherer Frequenz können es erforderlich machen, dass Steuerungssignale mit einem präziseren Timing gesendet werden als bei Schaltkreisen mit niedrigerer Frequenz.
  • Die PWM-Steuerung-und-Treiber-Anordnung 12 kann Signale und/oder Spannungen an die Steuerungsanschlüsse der Transistoren 10A, 10B senden. In 1 ist die PWM-Steuerung-und-Treiber-Anordnung 12 als eine Komponente dargestellt, der PWM-Steuerungsschaltkreis und die Treiberschaltung können jedoch getrennte Komponenten sein. In einigen Beispielen kann die PWM-Steuerung-und-Treiber-Anordnung 12, nur der PWM-Steuerungsschaltkreis oder nur die Treiberschaltung außerhalb des Stromrichters 2 oder außerhalb des IC 6 platziert sein.
  • Der Induktor 16 kann einen Spuleninduktor umfassen, der außerhalb des IC 6 liegt. Der Induktor 16 kann eine Verbindung zu dem Schaltknotenpunkt 14 und zu dem Ausgangsknotenpunkt 18 herstellen. Der Induktor 16 kann den Fluss von Wechselstrom (Alternating Current - AC)-Elektrizität verhindern, während er den Fluss von Gleichstrom(Direct Current - DC)-Elektrizität zwischen dem Schaltknotenpunkt 14 und dem Ausgangsknotenpunkt 18 zulässt.
  • Der Kondensator 20 kann einen Folienkondensator, einen Elektrolytkondensator, einen Keramikkondensator oder jeden anderen geeigneten Typ von Kondensator oder von Kondensatoren, der bzw. die außerhalb des IC 6 und der Vorrichtung 4 liegt bzw. liegen, umfassen. Der Kondensator 20 kann eine optionale Komponente in dem Stromrichter 2 sein. Der Kondensator 20 kann eine Verbindung zu dem Ausgangsknotenpunkt 18 und zu dem Referenzknotenpunkt 22 herstellen. Der Kondensator 20 kann den Fluss von DC-Elektrizität verhindern, während er den Fluss von AC-Elektrizität zwischen dem Ausgangsknotenpunkt 18 und dem Referenzknotenpunkt 22 ermöglicht. Der Kondensator 20 kann als Glättungskondensator für die Spannung am Ausgangsknotenpunkt 18 wirken, um Schwankungen in der Spannung an dem Ausgangsknotenpunkt 18 abzumildern.
  • Die 2-9 sind Querschnittsschaubilder eines Herstellungsprozesses für ein Halbleitergehäuse gemäß einigen Beispielen dieser Offenbarung. 2 stellt eine erste Stufe des Herstellungsprozesses dar, die einen Träger 30 und Metallschichten 32A-32D beinhalten kann. Der Träger 30 kann als ein Substrat oder eine Basis fungieren, das oder die andere Komponenten, wie zum Beispiel die Metallschichten 32A-32D stützt. Die Metallschichten 32A-32D können auf dem Träger 30 plattiert sein und die Metallschichten 32A-32D können dazu ausgelegt sein, Elektrizität zu leiten. Die Metallschichten 32A-32D können sich in die Seite hinein oder aus ihr heraus erstrecken, und es können mehr oder weniger als vier Metallschichten vorhanden sein.
  • 3 stellt eine zweite Stufe des Herstellungsprozesses dar, die das Plattieren von Kontaktbolzen 40A, 40B auf den Metallschichten 32A, 32D durch Verwenden einer Fotolackmaske beinhalten kann. Die Kontaktbolzen 40A und 40B können dazu ausgelegt sein, Elektrizität mit den Metallschichten 32A bzw. 32D zu leiten.
  • 4 stellt eine dritte Stufe des Herstellungsprozesses dar, die das Formen von Formmasse 50 rund um die Metallschichten 32A-32D und die Kontaktbolzen 40A, 40B herum beinhalten kann. Die Formmasse kann auf dem Träger 30 abgelagert sein und kann eine Schicht rund um die Metallschichten 32A-32D und die Kontaktbolzen 40A, 40B herum formen. Die Formmasse 50 kann einen halbfesten Stoff oder einen formbaren Feststoff umfassen, der die Metallschichten 32A-32D und die Kontaktbolzen 40A, 40B bedeckt, sich um diese herum formt und/oder diese fixiert. Die Formmasse 50 kann das Leiten von Elektrizität zwischen dem Kontaktbolzen 40A und dem Kontaktbolzen 40B vermeiden oder verhindern. Die Formmasse 50 kann jedes geeignete Isolationsmaterial, wie zum Beispiel Laminat-Substrat, vorimprägnierte Verbundfasern oder Epoxidharzformmasse, das ein Siliziumdioxid- oder Aluminium-verstärktes Epoxidharzformmaterial, das oft zur Herstellung von PCBs verwendet wird, umfassen. Epoxidharzformmaterial kann einen Schmelzpunkt für seine erste Schmelze haben, der unter zweihundert Grad Celsius liegt und der niedriger als bei anderen Materialien, wie zum Beispiel FR-4, liegt. Epoxidharzformmaterial kann bei geringeren Temperaturen vor und während der ersten Schmelze geschmeidig sein. Epoxidharzformmaterial kann nach der ersten Schmelze eine höhere Schmelztemperatur haben, was es widerstandsfähig gegen Wärme macht, nachdem der Herstellungsprozess beendet ist.
  • Zusammen können die Kontaktbolzen 40 und die Metallschichten 32 vorgeformte elektrische Leiterbahnen durch die die Formmasse 50 umfassende Isolationsschicht umfassen. In einigen Beispielen können die Oberseiten der Kontaktbolzen 40A, 40B nach der Bildung der Formmasse 50 freiliegend sein.
  • 5 stellt eine vierte Stufe des Herstellungsprozesses dar, die das Entfernen des Trägers 30 von der Formmasse 50 und den Metallschichten 32A-32D beinhalten kann. Die Formmasse 50 kann nach dem Entfernen des Trägers 30 die Metallschichten 32A-32D und die Kontaktbolzen 40A, 40B zusammenhalten.
  • Die Metallschichten 32, die Kontaktbolzen 40 und die Formmasse 50 können eine vorgefertigte Schicht umfassen. Die durch die Metallschichten 32 und die Kontaktbolzen 40 gebildeten Leiterbahnen können vorgeformte Metallleiterbahnen oder Säulen umfassen. Die Leiterbahnen einschließlich der Metallschichten 32 und der Kontaktbolzen 40 können in manchen Fällen bessere Stromleitungseigenschaften aufweisen als lasergebohrte Vias. Lasergebohrte Vias können eine konische Form mit einer geringeren Dicke an einem Ende haben. Lasergebohrte Vias können im Vergleich zu vorgeformten Leiterbahnen bei hohen Schaltgeschwindigkeiten schlechter funktionieren. Vorgeformte Leiterbahnen können im Vergleich zu lasergebohrten Vias eine gleichmäßigere Größe und Form haben.
  • 6 stellt eine fünfte Stufe des Herstellungsprozesses dar, die das Erzeugen eines Pads 60 durch Verwenden einer Metallplatte und einer Fotolackmaske beinhalten kann. Vor dem Erzeugen des Pads 60 kann die Vorrichtung einschließlich der Formmasse 50, der Kontaktbolzen 40A, 40B und der Metallschichten 32A-32D von oben nach unten gedreht oder „invertiert“ werden, um die Metallschichten 32A-32D an der Oberseite der Vorrichtung freizulegen. Das Pad 60 kann oben auf der Metallschicht 32D erzeugt oder „plattiert“ werden und dazu ausgelegt sein, Elektrizität mit der Metallschicht 32D und dem Kontaktbolzen 40B zu leiten.
  • 7 stellt eine sechste Stufe des Herstellungsprozesses dar, die das Befestigen von IC 70 an der Formmasse 50 und der Metallschicht 32A durch Verwenden von Verbindungselementen 74A, 74B beinhalten kann. Die Verbindungselemente 74A, 74B können den IC 70 auf der Formmasse 50 stützen. In einigen Beispielen können die Verbindungselemente 74A, 74B Löthöcker, Lötkugeln, elektrisch leitfähige Paste oder Metallsäulen umfassen, die es dem Verbindungselement 74A ermöglichen, Elektrizität zwischen dem IC 70 und der Metallschicht 32A zu leiten. Leitfähiges Pad 72 kann oben auf dem IC 70 platziert sein. Obwohl 7 das leitfähige Pad 72 als sich über einen Großteil der oberen Seite des IC 70 erstreckend darstellt, kann das leitfähige Pad 72 einen größeren oder kleineren Teil des IC 70 bedecken oder kann das leitfähige Pad 72 mehrere leitfähige Pads oben auf dem IC 70 umfassen. Die Rückseite des IC 70 kann vor der sechsten Stufe vorplattiert werden, um das leitfähige Pad 72 zu formen.
  • Der IC 70 kann einen so genannten „Flip-Chip“ umfassen und kann zwei oder mehr Transistoren enthalten, die dazu ausgelegt sind, Elektrizität mit dem leitfähigen Pad 72 und den Verbindungselementen 74A, 74B zu leiten. Die Transistoren in dem IC 70 können Spannungen von weniger als einem Volt bis hin zu zweitausend Volt und Ströme von weniger als einem Milliampere bis hin zu hunderten von Ampere erfahren. Der IC 70 kann einen Schaltkreis enthalten, der ähnlich dem IC 4 in 1 ist.
  • 8 stellt eine siebte Stufe des Herstellungsprozesses dar, die das Ablagern von Formmasse 80, die ein anderes Material als die Formmasse 50 umfassen kann, beinhalten kann. Das Ablagern der Formmasse 80 kann als „Umspritzen“ („overmolding“) bezeichnet werden. Die Formmasse 80 kann weniger viskos sein als die Formmasse 50, um es der Formmasse 80 zu ermöglichen, in den Raum unterhalb des IC 70 zu fließen und diesen auszufüllen, um den IC 70 und die Verbindungselemente 74A, 74B zu fixieren. Die Füllstoffgröße oder Partikelgröße in der Formmasse 80 kann klein genug sein, um in den Raum zwischen dem IC 70 und der Formmasse 50 hinein zu passen. In einigen Beispielen kann die Formmasse 80 Verkapselungsmaterial oder Epoxidharzformmaterial umfassen. In einigen Beispielen kann der Herstellungsprozess flüssige Unterfüllung oder anisotropes Klebeband mit leitfähigem Film für den Raum zwischen dem IC 70 und der Formmasse 50 beinhalten.
  • 9 stellt eine achte Stufe des Herstellungsprozesses dar, die das Abschleifen der Formmasse 80 beinhalten kann, um das leitfähige Pad 72 auf der Rückseite des IC 70 freizulegen und um das Pad 60 freizulegen. Die Formmasse 80 kann eine Isolationsschicht umfassen, so dass das Abschleifen es dem Pad 60 und dem leitfähigen Pad 72 ermöglichen kann, Elektrizität mit anderen externen Komponenten zu leiten, wie in 10 gezeigt. Nach dem Abschleifen kann das leitfähige Pad 72 koplanar mit dem Pad 60 und der Formmasse 80 sein. In einigen Beispielen kann das leitfähige Pad 72 eine Dicke von weniger als ungefähr einhundertdreißig Mikrometer aufweisen.
  • 10 ist ein Querschnittsschaubild einer Vorrichtung 90 mit einem Induktor 92 gemäß einigen Beispielen dieser Offenbarung. 10 stellt auch eine neunte Stufe des Herstellungsprozesses dar, die das Invertieren der in 9 gezeigten Vorrichtung und das Befestigen oder die „Oberflächenmontage“ („surface mounting“) des Induktors 92 an die Kontaktbolzen 40A, 40B und die Formmasse 50 beinhalten kann, um die Vorrichtung 90 zu formen. Der Induktor 92 kann einen Spuleninduktor oder jeden anderen geeigneten Induktor umfassen. Wie in 10 dargestellt, kann der Induktor 92 ein erheblich größeres Volumen haben als der IC 70. In einigen Beispielen kann der Induktor 92 eine Breite und Länge im Bereich von zwei bis zwanzig Millimeter haben, während der IC 70 eine Breite und Länge im Bereich von zwei bis zehn Millimeter haben kann. Der IC 70 und der Induktor 92 können jegliche anderen Maße haben, die für die Methoden in dieser Offenbarung geeignet sind. Das Stapeln des Induktors 92 auf den IC 70 kann deshalb Platz auf einer PCB sparen.
  • Der Induktor 92 kann Zuleitungen 94A, 94B beinhalten, die Elektrizität leiten können und den Induktor 92 stützen können. Die Zuleitungen 94A, 94B können durch jeweilige Verbindungselemente 96A, 96B an den jeweiligen Kontaktbolzen 40A, 40B befestigt werden. Die Verbindungselemente 96A, 96B können Lot, elektrisch leitfähige Paste oder Klebstoff, oder jedes andere geeignete Material zum Fixieren der Zuleitungen 94A, 94B an den jeweiligen Kontaktbolzen 40A, 40B umfassen.
  • In Übereinstimmung mit den Methoden dieser Offenbarung kann die Vorrichtung 90 den IC 70 innerhalb einer ersten Isolationsschicht, welche die Formmasse 80 beinhaltet, umfassen. Die Vorrichtung 90 kann ferner eine zweite Isolationsschicht umfassen, welche die zwischen der ersten Isolationsschicht und dem Induktor 92 angeordnete Formmasse 50 beinhaltet. Die erste Isolationsschicht, welche die Formmasse 80 beinhaltet, kann mit der zweiten Isolationsschicht, an welcher der Induktor 92 befestigt werden kann, eine Grenzfläche teilen. Die Vorrichtung 90 kann ferner eine Leiterbahn einschließlich der Metallschicht 32A und des Kontaktbolzens 40A umfassen. Die Leiterbahn kann dazu ausgelegt sein, Elektrizität zwischen dem IC 70 und dem Induktor 92 innerhalb der zweiten Isolationsschicht, welche die Formmasse 50 beinhaltet, zu leiten.
  • Die Leiterbahn kann durch das Verbindungselement 74A, das Verbindungselement 96A und die Zuleitung 94A Elektrizität zwischen dem IC 70 und dem Induktor 92 leiten. Die Leiterbahn kann eine Metallsäule, wie zum Beispiel eine Kupfersäule, in Form des Kontaktbolzens 40A durch die Formmasse 50 beinhalten. Zusammen können das Verbindungselement 74A, die Metallschicht 32A, der Kontaktbolzen 40A, das Verbindungselement 96A und die Zuleitung 94A den Schaltknotenpunkt 14 in 1 umfassen oder mit diesem elektrisch verbunden sein. Die Leiterbahn kann vertikalen Stromfluss zwischen dem IC 70 und dem Induktor 92 ermöglichen.
  • Die Vorrichtung 90 kann auf einer PCB (nicht dargestellt in 10) montiert sein, so dass die Formmasse 80, das leitfähige Pad 72 und das Pad 60 an der PCB befestigt sind. Die Leiterbahn kann Elektrizität nicht mit den Bahnen in der PCB leiten, da die Formmasse 80 als Isolationsschicht fungieren kann. Durch das Isolieren der Leiterbahn von der PCB kann die Vorrichtung 90 weniger Rauschen und eine kürzere Verbindung erfahren, als im Vergleich zum Formen einer Leiterbahn von dem IC 70 durch eine Bahn in der PCB zu einer Leiterbahn durch beide die Formmassen 50, 80 umfassenden Isolationsschichten. Die Leiterbahn kann kürzer sein als eine Spur durch die Bahn(en) in der PCB und diese kürzere Bahn kann Parasitärkapazitäten und parasitäre Induktivitäten in der Vorrichtung 90 reduzieren. Die Leiterbahn kann auch die Schaltzeiten verbessern.
  • In einigen Beispielen kann der IC 70 zwei oder mehr Transistoren umfassen, jeder Transistor mit zwei Lastanschlüssen und einem Gate-Anschluss. Einer oder mehrere der Transistoren können einen vertikalen Transistor mit einem ersten Lastanschluss, verbunden mit einer oberen Seite des IC 70, wie zum Beispiel dem Verbindungselement 74A oder 74B, und einen zweiten Lastanschluss, verbunden mit einer unteren Seite des IC 70, wie zum Beispiel dem leitfähigen Pad 72, umfassen. Einer oder mehrere der Transistoren können einen lateralen Transistor umfassen, bei dem beide Lastanschlüsse mit der gleichen Seite des IC 70 verbunden sind. Der IC 70 kann auch elektrische Verbindungen zur Referenzspannung und zu einem Eingangsknotenpunkt haben. Wie in 10 gezeigt, kann das leitfähige Pad 72 durch eine Bahn in einer PCB eine elektrische Verbindung zur Referenzspannung bieten und kann das Verbindungselement 74B eine elektrische Verbindung zu einem Eingangsknotenpunkt, entweder in die Seite in 10 hinein oder aus ihr heraus, bieten.
  • 11 ist ein Draufsichtschaubild einer Vorrichtung 100 mit einem Induktor 102 gemäß einigen Beispielen dieser Offenbarung. Der Induktor 102 kann die oberste Ebene der Vorrichtung 100 sein und Zuleitungen 104A, 104B können sich unterhalb und an der Seite des Induktors 102 befinden. Die Zuleitungen 104A, 104B können dazu ausgelegt sein, Elektrizität zwischen dem Induktor 102 und den unteren Ebenen der Vorrichtung 100 zu leiten. Die Linien A-A', B-B' und C-C' können Querschnitte der Vorrichtung 100 sein, die jeweils mit den 12-14 übereinstimmen.
  • Die Zuleitung 104A kann Elektrizität zwischen dem Induktor 102 und Metallschicht 106A leiten, die Elektrizität mit IC 108A leiten kann. Die Metallschicht 106A kann mit Verbindungen 110A-110C auf dem IC 108A verbunden werden. Die Metallschicht 106A kann ähnlich dem Schaltknotenpunkt 14 und/oder der Metallschicht 32A in 10 sein. Durch die Verbindungen 110A-110C auf dem IC 108A kann die Metallschicht 106A Elektrizität mit einem oder mehreren Transistoren in dem IC 108A leiten. Die Metallschicht 106A und die Zuleitung 104A können keine Elektrizität mit der Unterseite der Vorrichtung 100, die an einer PCB befestigt sein kann, leiten.
  • Die Zuleitung 104B kann Elektrizität zwischen dem Induktor 102 und der Metallschicht 106B leiten, die Elektrizität mit Pad 108B leiten kann. Das Pad 108B kann Elektrizität mit der Unterseite der Vorrichtung 100, die an einer PCB befestigt sein kann, leiten. Die Zuleitung 104B, die Metallschicht 106B und das Pad 108B können in ihrer Funktion ähnlich dem Ausgangsknotenpunkt 18 in 1 und der Zuleitung 94B, dem Verbindungselement 96B, dem Kontaktbolzen 40B, der Metallschicht 32D und dem Pad 60 in 10 sein. Die Metallschicht 106B kann Elektrizität nicht direkt mit dem IC 108A leiten. Das Pad 108B kann eine plattierte Säule durch Isolationsschicht 112 umfassen.
  • Die Metallschichten 106C-106G können Elektrizität mit Verbindungen 110D-110K auf den IC 108A leiten. Eine oder mehrere der Verbindungen 110D-110K können dem Referenzknotenpunkt 22 in 1 entsprechen. Eine oder mehrere der Verbindungen 110D-110K können mit einer Stromversorgung für eine PWM-Steuerung oder eine Treiberschaltung innerhalb des IC 108A verbunden sein. In einigen Beispielen kann eine oder mehrere der Verbindungen 110D-110K mit einer PWM-Steuerung oder einer Treiberschaltung verbunden werden, die außerhalb des IC 108A liegt. In einigen Beispielen kann der IC 108A mehr oder weniger als zehn Verbindungen 110 haben und kann die Vorrichtung 100 mehr oder weniger als sieben Metallschichten 106 haben.
  • 12 ist ein Querschnittsschaubild einer Vorrichtung 100 mit einem Induktor 102 entsprechend der Linie A-A' in 11 gemäß einigen Beispielen dieser Offenbarung. Die Vorrichtung 100 kann alle der Metallschichten 106A-106G und der Verbindungen 110A-110K wie in 11 gezeigt enthalten, aber 12 kann einige der Metallschichten 106 und einige der Verbindungen 110 nicht darstellen. Einige der Metallschichten 106 und Verbindungen 110 können in die Seite hinein oder aus ihr heraus ragen, so dass einige der Metallschichten 106 und Verbindungselemente 110 die Linie A-A' nicht kreuzen können.
  • Der IC 108A kann vertikale Transistoren oder laterale Transistoren beinhalten. Vertikale Transistoren können Strom zwischen der Oberseite und der Unterseite des IC 108A leiten. Wie in 12 gezeigt, kann die obere Oberfläche des IC 108A Verbindungen haben, so dass die Transistoren innerhalb des IC 108A laterale Transistoren umfassen können.
  • Die Verbindungen 110 sind in 12 rund dargestellt, aber die Verbindungen 110 können jede geeignete Form zum Verbinden und Leiten von Elektrizität zwischen den Metallschichten 106 und dem IC 108A haben. In einigen Beispielen kann der IC 108A einen zuleitungslosen IC, wie zum Beispiel ein Power-Quad-Flat-No-Lead(PQFN)-Gehäuse umfassen, so dass die Metallschichten 106 direkt auf elektrischen Kontakten auf dem IC 108A ruhen können. Die Verbindungen 110 können auch Löthöcker oder Metallsäulen, wie zum Beispiel Kupfersäulen, umfassen.
  • Der Isolator 112 ist als eine einzelne Schicht dargestellt, kann aber zwei oder mehr Schichten umfassen, wie in 10 gezeigt. Der Isolator 112 kann jedes geeignete Isolationsmaterial umfassen, einschließlich vorimprägnierten Verbundfasern (Pre-Impregnated Composite Fibers - Prepreg), Laminat-Substrat oder harzartiges Material.
  • 13 ist ein Querschnittsschaubild einer Vorrichtung 100 mit einem Induktor 102 entsprechend der Linie B-B' in 11 gemäß einigen Beispielen dieser Offenbarung. Die Vorrichtung 100 kann alle der Metallschichten 106A-106G und der Verbindungen 110A-110K wie in 11 gezeigt enthalten, aber 13 kann einige der Metallschichten 106 und einige der Verbindungen 110 nicht darstellen. Einige der Metallschichten 106 und der Verbindungen 110 können in die Seite hinein oder aus ihr heraus ragen, so dass einige der Metallschichten 106 und der Verbindungen 110 die Linie B-B' nicht kreuzen können.
  • 14 ist ein Querschnittsschaubild einer Vorrichtung 100 mit einem Induktor 102 entsprechend der Linie C-C' in 11 gemäß einigen Beispielen dieser Offenbarung. Die Vorrichtung 100 kann alle der Metallschichten 106A-106G und der Verbindungen 110A-110K wie in 11 gezeigt enthalten, aber 14 kann einige der Metallschichten 106 und einige der Verbindungen 110 nicht darstellen. Einige der Metallschichten 106 und der Verbindungen 110 können in die Seite hinein oder aus ihr heraus ragen, so dass einige der Metallschichten 106 und der Verbindungen 110 die Linie C-C' nicht kreuzen können.
  • Die Metallschichten 106E-106G können mit anderen Komponenten oder Knotenpunkten in die Seite in 14 hinein oder aus ihr heraus verbunden werden. Diese Komponenten oder Knotenpunkte können einen Eingangsknotenpunkt, wie zum Beispiel den Eingangsknotenpunkt 8 in 1, einen PWM-Steuerschaltkreis, eine Treiberschaltung oder eine Stromversorgung für den PWM-Steuerschaltkreis oder eine Treiberschaltung innerhalb des IC 108A beinhalten.
  • 15 ist ein Flussdiagramm zum Darstellen einer beispielhaften Methode 120 zum Herstellen einer Vorrichtung, die einen IC beinhaltet, gemäß einigen Beispielen dieser Offenbarung. Die Methode 120 ist mit Bezug auf die Vorrichtung 90 in 10 beschrieben, obwohl andere Komponenten, wie zum Beispiel die Vorrichtung 100 in den 11-14, ähnliche Methoden beispielhaft aufzeigen können.
  • Die Methode von 15 beinhaltet das Formen einer zweiten Isolationsschicht (122). Die zweite Isolationsschicht kann die Formmasse 50 umfassen, welche vorimprägnierte Verbundfasern oder ein Laminat-Substrat umfassen kann.
  • Die Methode von 15 beinhaltet ferner das Formen einer Leiterbahn innerhalb der zweiten Isolationsschicht (124). Die Leiterbahn kann die Metallschicht 32A und den Kontaktbolzen 40A beinhalten. Die Leiterbahn kann geformt werden, bevor die zweite Isolationsschicht rund um die Leiterbahn herum geformt wird.
  • Die Methode von 15 beinhaltet ferner das elektrische Verbinden des IC 70 mit der Leiterbahn (126). Die zweite Isolationsschicht kann umgedreht werden und der IC 70 kann auf dem Verbindungselement 74A auf der zweiten Isolationsschicht platziert werden. Das Verbindungselement 74A, das einen Löthöcker umfassen kann, kann als eine elektrische Verbindung zwischen dem IC 70 und der Leiterbahn fungieren.
  • Die Methode von 15 beinhaltet ferner das Formen einer ersten Isolationsschicht, die eine Grenzfläche mit der zweiten Isolationsschicht teilt (128). Die erste Isolationsschicht kann die Formmasse 80 umfassen, die eine viskose Flüssigkeit oder einen halbflüssigen Stoff umfassen kann, der rund um den IC 70 herum aushärtet.
  • Die Methode von 15 beinhaltet ferner das elektrische Verbinden des Induktors 92 mit der Leiterbahn in der zweiten Isolationsschicht (130). Der Induktor 92 kann eine oder mehrere Zuleitungen 94 beinhalten. Die Zuleitung 94A kann durch das Verbindungselement 96A mit der Leiterbahn verbunden werden.
  • Die folgenden nummerierten Beispiele demonstrieren einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Eine Vorrichtung beinhaltet einen IC innerhalb einer ersten Isolationsschicht, einen Induktor und eine zwischen der ersten Isolationsschicht und dem Induktor angeordnete zweite Isolationsschicht. Die erste Isolationsschicht teilt eine Grenzfläche mit der zweiten Isolationsschicht und der Induktor ist an der zweiten Isolationsschicht befestigt. Die Vorrichtung beinhaltet ferner eine Leiterbahn, die dazu ausgelegt ist, Elektrizität zwischen dem IC und dem Induktor zu leiten, wobei sich die Leiterbahn innerhalb der zweiten Isolationsschicht befindet.
  • Beispiel 2. Vorrichtung aus Beispiel 1, wobei der IC mindestens zwei Transistoren, eine elektrische Verbindung zu einer Referenzspannung, eine elektrische Verbindung zu einem Eingangsknotenpunkt und eine elektrische Verbindung zu der Leiterbahn umfasst.
  • Beispiel 3. Vorrichtung aus jeder Kombination der Beispiele 1-2, wobei jeder Transistor der mindestens zwei Transistoren einen Steuerungsanschluss und zwei Lastanschlüsse beinhaltet. Ein Transistor der mindestens zwei Transistoren ist ein vertikaler Transistor, der mindestens einen Lastanschluss beinhaltet, der elektrisch mit einer Oberseite des IC verbunden ist, und mindestens einen Lastanschluss, der elektrisch mit einer Unterseite des IC verbunden ist.
  • Beispiel 4. Vorrichtung aus jeder Kombination der Beispiele 1-3, wobei jeder Transistor der mindestens zwei Transistoren einen lateralen Transistor umfasst, der mindestens zwei Lastanschlüsse beinhaltet, die elektrisch mit einer Oberseite des IC oder einer Unterseite des IC verbunden sind.
  • Beispiel 5. Vorrichtung aus jeder Kombination der Beispiele 1-4, wobei der IC eine Treiberschaltung umfasst, die dazu ausgelegt ist, Signale an den Steuerungsanschluss jedes Transistors der mindestens zwei Transistoren zu liefern.
  • Beispiel 6. Vorrichtung aus jeder Kombination der Beispiele 1-5,wobei der erste Transistor einen n-Typ-Feldeffekttransistor (FET) umfasst, und der zweite Transistor einen N-Typ-FET umfasst. Ein erster Lastanschluss eines ersten Transistors der mindestens zwei Transistoren ist mit dem Eingangsknotenpunkt gekoppelt und ein zweiter Lastanschluss des ersten Transistors ist mit der Leiterbahn und mit einem ersten Lastanschluss eines zweiten Transistors der mindestens zwei Transistoren gekoppelt. Ein zweiter Lastanschluss des zweiten Transistors ist mit der Referenzspannung gekoppelt.
  • Beispiel 7. Vorrichtung aus jeder Kombination der Beispiele 1-6, wobei die erste Isolationsschicht ein Verkapselungsmaterial umfasst, das den IC umgibt, und wobei die Leiterbahn sich nicht in das Verkapselungsmaterial hinein erstreckt.
  • Beispiel 8. Vorrichtung aus jeder Kombination der Beispiele 1-7, wobei die Leiterbahn durch eine Lötkugel, eine elektrisch leitfähige Paste oder eine Kupfersäule mit dem IC gekoppelt ist.
  • Beispiel 9. Vorrichtung aus jeder Kombination der Beispiele 1-8, wobei der IC, die Leiterbahn und der Induktor einen Stromrichter umfassen.
  • Beispiel 10. Vorrichtung aus jeder Kombination der Beispiele 1-9, wobei die Leiterbahn eine vorgeformte Kupfersäule durch die zweite Isolationsschicht umfasst; und wobei die Leiterbahn sich nicht in die erste Isolationsschicht hinein erstreckt.
  • Beispiel 11. Ein Verfahren beinhaltet das Formen einer zweiten Isolationsschicht, das Formen einer Leiterbahn innerhalb der zweiten Isolationsschicht und das elektrische Verbinden eines IC mit der Leiterbahn, wobei sich der IC außerhalb der zweiten Isolationsschicht befindet. Das Verfahren beinhaltet ferner das Formen einer ersten Isolationsschicht, die eine Grenzfläche mit der zweiten Isolationsschicht teilt, wobei sich der IC innerhalb der ersten Isolationsschicht befindet, und das elektrische Verbinden eines Induktors mit der Leiterbahn in der zweiten Isolationsschicht.
  • Beispiel 12. Verfahren nach Beispiel 11, das ferner das elektrische Verbinden des IC mit einer Referenzspannung und das elektrische Verbinden des IC mit einem Eingangsknotenpunkt umfasst, wobei der IC mindestens zwei Transistoren umfasst.
  • Beispiel 13. Verfahren aus jeder Kombination der Beispiele 11-12, wobei jeder Transistor der mindestens zwei Transistoren einen Steuerungsanschluss und zwei Lastanschlüsse beinhaltet. Ein Transistor der mindestens zwei Transistoren umfasst einen vertikalen Transistor, wobei der vertikale Transistor mindestens einen Lastanschluss beinhaltet, der elektrisch mit einer Oberseite des IC verbunden ist, und mindestens einen Lastanschluss, der elektrisch mit einer Unterseite des IC verbunden ist.
  • Beispiel 14. Verfahren aus jeder Kombination der Beispiele 11-13, wobei jeder Transistor der mindestens zwei Transistoren einen lateralen Transistor umfasst und wobei jeder Transistor der mindestens zwei Transistoren mindestens zwei Lastanschlüsse beinhaltet, die elektrisch mit einer Oberseite des IC oder einer Unterseite des IC verbunden sind.
  • Beispiel 15. Verfahren aus jeder Kombination der Beispiele 11-14, wobei der erste Transistor einen n-Typ-FET umfasst und der zweite Transistor einen n-Typ-FET umfasst. Ein erster Lastanschluss eines ersten Transistors der mindestens zwei Transistoren ist mit dem Eingangsknotenpunkt gekoppelt, ein zweiter Lastanschluss des ersten Transistors ist mit der Leiterbahn und mit einem ersten Lastanschluss eines zweiten Transistors der mindestens zwei Transistoren gekoppelt und ein zweiter Lastanschluss des zweiten Transistors ist mit der Referenzspannung gekoppelt.
  • Beispiel 16. Verfahren aus jeder Kombination der Beispiele 11-15, wobei das elektrische Verbinden des IC mit der Leiterbahn umfasst: Ablagern von Lot auf einem leitfähigen Höcker an der Grenzfläche; und Befestigen des IC an dem Lot durch Schmelzen des Lotes.
  • Beispiel 17. Verfahren aus jeder Kombination der Beispiele 11-16, wobei das Formen der Leiterbahn vor dem Formen der Leiterbahn innerhalb der zweiten Isolationsschicht erfolgt. Das Verfahren beinhaltet ferner das Formen einer zweiten Metallsäule vor dem Formen der zweiten Isolationsschicht, wobei die zweite Metallsäule sich innerhalb der zweiten Isolationsschicht befindet, und das Umdrehen der zweiten Isolationsschicht vor dem elektrischen Verbinden des IC mit der Leiterbahn. Das Verfahren beinhaltet ferner das Formen einer ersten Metallsäule vor dem Formen der ersten Isolationsschicht, wobei die erste Metallsäule sich innerhalb der ersten Isolationsschicht befindet, und das Abschleifen der ersten Isolationsschicht zum Freilegen der ersten Metallsäule vor dem elektrischen Verbinden des Induktors mit der Leiterbahn in der zweiten Isolationsschicht.
  • Beispiel 18. Ein Stromrichter beinhaltet mindestens zwei Transistoren innerhalb einer ersten Isolationsschicht, wobei jeder Transistor der mindestens zwei Transistoren einen Steuerungsanschluss und mindestens zwei Lastanschlüsse beinhaltet, wobei ein erster Lastanschluss eines ersten Transistors elektrisch mit einem Eingangsknotenpunkt des Stromrichters gekoppelt ist, und ein zweiter Lastanschluss eines ersten Transistors elektrisch mit einem Schaltknotenpunkt gekoppelt ist, eine Treiberschaltung, die dazu ausgelegt ist, Signale an den Steuerungsanschluss des ersten Transistors und den Steuerungsanschluss des zweiten Transistors zu liefern. Der Stromrichter beinhaltet ferner einen elektrisch mit einer Leiterbahn und einem Ausgangsknotenpunkt des Stromrichters gekoppelten Induktor und eine zweite Isolationsschicht, die zwischen den mindestens zwei Transistoren und dem Induktor angeordnet ist, wobei die erste Isolationsschicht eine Grenzfläche mit der zweiten Isolationsschicht teilt. Der Stromrichter beinhaltet ferner die Leiterbahn, wobei die Leiterbahn elektrisch mit dem Schaltknotenpunkt gekoppelt ist und sich die Leiterbahn innerhalb der zweiten Isolationsschicht befindet.
  • Beispiel 19. Stromrichter aus Beispiel 18, wobei der erste Transistor einen vertikalen n-Typ-FET umfasst und der zweite Transistor einen vertikalen n-Typ-FET umfasst.
  • Beispiel 20. Stromrichter aus jeder Kombination der Beispiele 18-19, der ferner ein Verkapselungsmaterial umfasst, das die mindestens zwei Transistoren umgibt, wobei die Leiterbahn sich nicht in das Verkapselungsmaterial hinein erstreckt.

Claims (14)

  1. Vorrichtung, umfassend: einen integrierten Schaltkreis (IC) (70) innerhalb einer ersten Isolationsschicht (80); einen Induktor (92); eine zweite Isolationsschicht (50), die zwischen der ersten Isolationsschicht (80) und dem Induktor (92) angeordnet ist, wobei: die erste Isolationsschicht (80) eine Grenzfläche mit der zweiten Isolationsschicht (50) teilt, und der Induktor (92) an der zweiten Isolationsschicht (50) befestigt ist; und eine Leiterbahn (32A), die dazu ausgelegt ist, Elektrizität zwischen dem IC (70) und dem Induktor (92) zu leiten, wobei sich die Leiterbahn (32A) innerhalb der zweiten Isolationsschicht (50) befindet, wobei der IC (70) umfasst: mindestens zwei Transistoren (10A, 10B); eine elektrische Verbindung zu einem Referenzknotenpunkt (REF) ; eine elektrische Verbindung zu einem Eingangsknotenpunkt (8); und eine elektrische Verbindung zu der Leiterbahn (32A), wobei: jeder Transistor der mindestens zwei Transistoren (10A, 10B) einen Steuerungsanschluss und zwei Lastanschlüsse beinhaltet; und ein Transistor der mindestens zwei Transistoren (10A, 10B) einen vertikalen Transistor umfasst, wobei der vertikale Transistor mindestens einen Lastanschluss beinhaltet, der elektrisch mit einer Oberseite des IC (70) verbunden ist, und mindestens einen Lastanschluss, der elektrisch mit einer Unterseite des IC (70) verbunden ist.
  2. Vorrichtung nach Anspruch 1, wobei der IC (70) eine Treiberschaltung umfasst, die dazu ausgelegt ist, Signale an den Steuerungsanschluss eines jeden Transistors der mindestens zwei Transistoren (10A, 10B) zu liefern.
  3. Vorrichtung nach Anspruch 1, wobei: der erste Transistor (10A) einen n-Typ-Feldeffekttransistor (FET) umfasst; der zweite Transistor (10B) einen n-Typ-FET umfasst; ein erster Lastanschluss eines ersten Transistors (10A) der mindestens zwei Transistoren (10A, 10B) mit dem Eingangsknotenpunkt (8) gekoppelt ist; ein zweiter Lastanschluss des ersten Transistors (10A) mit der Leiterbahn (32A) und einem ersten Lastanschluss eines zweiten Transistors (10B) der mindestens zwei Transistoren (10A, 10B) gekoppelt ist; und ein zweiter Lastanschluss des zweiten Transistors (10B) mit dem Referenzknotenpunkt (REF) gekoppelt ist.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die erste Isolationsschicht (80) ein Verkapselungsmaterial umfasst, das den IC (70) umgibt, wobei die Leiterbahn (32A) sich nicht in das Verkapselungsmaterial hinein erstreckt.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Leiterbahn (32A) durch eine Lötkugel, eine elektrisch leitfähige Paste oder eine Kupfersäule mit dem IC (70) gekoppelt ist.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der IC (70), die Leiterbahn (32A) und der Induktor (92) einen Stromrichter umfassen.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei: die Leiterbahn (32A) eine vorgeformte Kupfersäule durch die zweite Isolationsschicht (50) umfasst; und die Leiterbahn (32A) sich nicht in die erste Isolationsschicht (80) hinein erstreckt.
  8. Verfahren, umfassend: Formen einer zweiten Isolationsschicht (50); Formen einer Leiterbahn (32A) innerhalb der zweiten Isolationsschicht (50); elektrisches Verbinden eines integrierten Schaltkreises (IC) (70) mit der Leiterbahn (32A), wobei der IC (70) sich außerhalb der zweiten Isolationsschicht (50) befindet; Formen einer ersten Isolationsschicht (80), die eine Grenzfläche mit der zweiten Isolationsschicht (50) teilt, wobei der IC (70) sich innerhalb der ersten Isolationsschicht (80) befindet; elektrisches Verbinden eines Induktors (92) mit der Leiterbahn (32A) in der zweiten Isolationsschicht (50); elektrisches Verbinden des IC (70) mit einem Referenzknotenpunkt (REF); und elektrisches Verbinden des IC (70) mit einem Eingangsknotenpunkt (8), wobei der IC (70) mindestens zwei Transistoren (10A, 10B) umfasst, wobei: jeder Transistor der mindestens zwei Transistoren (10A, 10B) einen Steuerungsanschluss und zwei Lastanschlüsse beinhaltet; ein Transistor der mindestens zwei Transistoren (10A, 10B) einen vertikalen Transistor umfasst, wobei der vertikale Transistor mindestens einen Lastanschluss beinhaltet, der elektrisch mit einer Oberseite des IC (70) verbunden ist, und mindestens einen Lastanschluss, der elektrisch mit einer Unterseite des IC (70) verbunden ist.
  9. Verfahren nach Anspruch 8, wobei: der erste Transistor (10A) einen n-Typ-Feldeffekttransistor (FET) umfasst; der zweite Transistor (10B) einen n-Typ-FET umfasst; ein erster Lastanschluss eines ersten Transistors (10A) der mindestens zwei Transistoren (10A, 10B) mit dem Eingangsknotenpunkt (8) gekoppelt ist; ein zweiter Lastanschluss des ersten Transistors (10A) mit der Leiterbahn (32A) und einem ersten Lastanschluss eines zweiten Transistors (10B) der mindestens zwei Transistoren (10A, 10B) gekoppelt ist; und ein zweiter Lastanschluss des zweiten Transistors (10B) mit dem Referenzknotenpunkt (REF) gekoppelt ist.
  10. Verfahren nach Anspruch 8 oder 9, wobei das elektrische Verbinden des IC (70) mit der Leiterbahn (32A) umfasst: Ablagern von Lot auf einem leitfähigen Höcker an der Grenzfläche; und Befestigen des IC (70) an dem Lot durch Schmelzen des Lotes.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei das Formen der Leiterbahn (32A) vor dem Formen der Leiterbahn (32A) innerhalb der zweiten Isolationsschicht (50) erfolgt, wobei das Verfahren ferner umfasst: Formen einer zweiten Metallsäule vor dem Formen der zweiten Isolationsschicht (50), wobei die zweite Metallsäule sich innerhalb der zweiten Isolationsschicht (50) befindet; Umdrehen der zweiten Isolationsschicht (50) vor dem elektrischen Verbinden des IC (70) mit der Leiterbahn (32A); Formen einer ersten Metallsäule vor dem Formen der ersten Isolationsschicht (80), wobei die erste Metallsäule sich innerhalb der ersten Isolationsschicht (80) befindet; und Abschleifen der ersten Isolationsschicht (80), um die erste Metallsäule freizulegen, vor dem elektrischen Verbinden des Induktors (92) mit der Leiterbahn (32A) in der zweiten Isolationsschicht (50).
  12. Stromrichter, umfassend: mindestens zwei Transistoren (10A, 10B) innerhalb einer ersten Isolationsschicht (80), wobei: jeder Transistor der mindestens zwei Transistoren (10A, 10B) einen Steuerungsanschluss und mindestens zwei Lastanschlüsse beinhaltet, ein erster Lastanschluss eines ersten Transistors (10A) elektrisch mit einem Eingangsknotenpunkt (8) des Stromrichters gekoppelt ist, ein zweiter Lastanschluss eines ersten Transistors (10A) elektrisch mit einem Schaltknotenpunkt gekoppelt ist, und ein erster Lastanschluss eines zweiten Transistors (10B) elektrisch mit dem Schaltknotenpunkt gekoppelt ist, eine Treiberschaltung, die dazu ausgelegt ist, Signale an den Steuerungsanschluss des ersten Transistors (10A) und den Steuerungsanschluss des zweiten Transistors (10B) zu liefern; einen Induktor (92), der elektrisch mit einer Leiterbahn (32A) und einem Ausgangsknotenpunkt des Stromrichters gekoppelt ist; eine zweite Isolationsschicht (50), die zwischen den mindestens zwei Transistoren (10A, 10B) und dem Induktor (92) angeordnet ist, wobei die erste Isolationsschicht (80) eine Grenzfläche mit der zweiten Isolationsschicht (50) teilt; und die Leiterbahn (32A), wobei die Leiterbahn (32A) elektrisch mit dem Schaltknotenpunkt gekoppelt ist; und die Leiterbahn (32A) innerhalb der zweiten Isolationsschicht (50) liegt.
  13. Stromrichter nach Anspruch 12, wobei der erste Transistor (10A) einen vertikalen n-Typ-Feldeffekttransistor (FET) umfasst; und der zweite Transistor (10B) einen vertikalen n-Typ-FET umfasst.
  14. Stromrichter nach Anspruch 12 oder 13, der ferner ein Verkapselungsmaterial umfasst, das die mindestens zwei Transistoren (10A, 10B) umgibt, wobei die Leiterbahn (32A) sich nicht in das Verkapselungsmaterial hinein erstreckt.
DE102017213873.4A 2016-08-19 2017-08-09 Leistungsschalter-Packaging mit vorgeformten elektrischen Verbindungen zum Verbinden eines Induktors mit einem oder mehreren Transistoren Active DE102017213873B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/241,981 2016-08-19
US15/241,981 US9911720B1 (en) 2016-08-19 2016-08-19 Power switch packaging with pre-formed electrical connections for connecting inductor to one or more transistors

Publications (2)

Publication Number Publication Date
DE102017213873A1 DE102017213873A1 (de) 2018-02-22
DE102017213873B4 true DE102017213873B4 (de) 2019-08-22

Family

ID=61082646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017213873.4A Active DE102017213873B4 (de) 2016-08-19 2017-08-09 Leistungsschalter-Packaging mit vorgeformten elektrischen Verbindungen zum Verbinden eines Induktors mit einem oder mehreren Transistoren

Country Status (3)

Country Link
US (1) US9911720B1 (de)
CN (1) CN107768342B (de)
DE (1) DE102017213873B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135335B2 (en) * 2016-08-22 2018-11-20 Infineon Technologies Americas Corp. Powerstage attached to inductor
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
CN111245230B (zh) * 2018-11-29 2021-06-04 致茂电子(苏州)有限公司 半桥电路组件及切换式电源供应器
TWI676342B (zh) * 2018-11-29 2019-11-01 致茂電子股份有限公司 半橋電路組件及切換式電源供應器
US10818646B2 (en) 2019-02-13 2020-10-27 Infineon Technologies Ag Power stage device with carrier frame for power stage module and integrated inductor
US10693474B1 (en) 2019-02-14 2020-06-23 Infineon Technologies Ag PLL filter having a capacitive voltage divider
US11024702B2 (en) * 2019-03-04 2021-06-01 Cyntec Co., Ltd. Stacked electronic structure
CN112310041B (zh) * 2019-07-29 2023-04-18 群创光电股份有限公司 电子装置及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008003952A1 (de) 2007-01-11 2008-07-17 Fuji Electric Device Technology Co. Ltd. Mikrominiatur-Umrichter
US20100059854A1 (en) * 2008-09-05 2010-03-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an IPD over a High-Resistivity Encapsulant Separated from other IPDS and Baseband Circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029648A1 (en) 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
SG132533A1 (en) 2005-11-21 2007-06-28 St Microelectronics Asia Ultra-thin quad flat no-lead (qfn) package and method of fabricating the same
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
US20090057822A1 (en) 2007-09-05 2009-03-05 Yenting Wen Semiconductor component and method of manufacture
JP2010232314A (ja) * 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
US8445990B2 (en) * 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US8890284B2 (en) * 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
US9099452B2 (en) * 2013-11-08 2015-08-04 International Rectifier Corporation Semiconductor package with low profile switch node integrated heat spreader
CN103633056B (zh) 2013-12-06 2017-09-01 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008003952A1 (de) 2007-01-11 2008-07-17 Fuji Electric Device Technology Co. Ltd. Mikrominiatur-Umrichter
US20100059854A1 (en) * 2008-09-05 2010-03-11 Stats Chippac, Ltd. Semiconductor Device and Method of Forming an IPD over a High-Resistivity Encapsulant Separated from other IPDS and Baseband Circuit

Also Published As

Publication number Publication date
US20180053755A1 (en) 2018-02-22
CN107768342A (zh) 2018-03-06
US9911720B1 (en) 2018-03-06
DE102017213873A1 (de) 2018-02-22
CN107768342B (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
DE102017213873B4 (de) Leistungsschalter-Packaging mit vorgeformten elektrischen Verbindungen zum Verbinden eines Induktors mit einem oder mehreren Transistoren
EP3942603B1 (de) Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102017214248B4 (de) Vorrichtung mit einer an ein induktives Element angebrachten Leistungsstufe und Herstellungsverfahren dafür
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102017217593B4 (de) Mehrphasenleistungsvorrichtung, Verfahren zum Konstruieren eines Leistungselektronikvorrichtung-Packages und derartige Vorrichtung
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102015105821A1 (de) Vorrichtung mit mehreren Halbleiterchips und mehreren Trägern
DE102015108909B4 (de) Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
DE102018106917A1 (de) Vorrichtung mit Schaltelementen und entsprechende Verfahren
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102014114520A1 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102017219394A1 (de) Eingang/Ausgang-Stifte für Substrat mit eingebettetem Chip
DE102017214236A1 (de) Leistungswandler mit wenigstens fünf elektrischen Verbindungen auf einer Seite
DE102014117953A1 (de) Halbleiterbauelement mit mehreren Halbleiterchips und einem Laminat
DE102017206603A1 (de) Anpassbare geformte Leiterrahmenbaugruppe und entsprechendes Verfahren
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102005049978A1 (de) Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements
DE102017217612B4 (de) Gemeinsamer-Kontakt-Leiterrahmen für Mehrphasenanwendungen
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative