DE102017212457A1 - Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben - Google Patents

Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102017212457A1
DE102017212457A1 DE102017212457.1A DE102017212457A DE102017212457A1 DE 102017212457 A1 DE102017212457 A1 DE 102017212457A1 DE 102017212457 A DE102017212457 A DE 102017212457A DE 102017212457 A1 DE102017212457 A1 DE 102017212457A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor package
substrate
semiconductor
electroless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017212457.1A
Other languages
English (en)
Inventor
Soon Lock Goh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017212457.1A priority Critical patent/DE102017212457A1/de
Priority to US16/036,127 priority patent/US20190027430A1/en
Priority to CN201810781986.9A priority patent/CN109285813B/zh
Publication of DE102017212457A1 publication Critical patent/DE102017212457A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Ein Verfahren zum Herstellen eines Halbleitergehäuses umfasst das Bereitstellen eines Substrats, das zumindest teilweise Verkapseln des Substrats mit einem Verkapselungskörper, das Aufbringen einer ersten Ni-Schicht auf eine erste Oberfläche des Substrats durch Elektroplattieren und das Aufbringen einer zweiten Ni-Schicht auf die erste Ni-Schicht durch stromloses Ni-Plattieren.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung betrifft im Allgemeinen ein Halbleitergehäuse, das eine Ni-Plattierung umfasst, und ein Verfahren zum Herstellen eines derartigen Halbleitergehäuses.
  • HINTERGRUND
  • Halbleitergehäuse können Außenkontakte umfassen, die von einer oder mehreren Metallschichten bedeckt sind. Derartige Metallschichten können z.B. genutzt werden, um die elektrischen Eigenschaften des Halbleitergehäuses zu verbessern, um in der Lage zu sein, die Außenkontakte mit Pads auf einer Kundenplatine des Kunden zu verbinden, oder um die Lebensdauer der Außenkontakte zu verbessern. Ni ist ein Beispiel für ein derartiges Metall, das genutzt wird, um Außenkontakte zu bedecken. Die Herstellung derartiger Metallschichten kann mehrere Schritte umfassen, kann teure Apparaturen erfordern, kann die Nutzung kostspieliger Katalysatoren umfassen und kann zeitaufwendig sein. Verbesserte Herstellungsverfahren können dabei helfen, diese Probleme zu überwinden und können außerdem Halbleitergehäuse mit verbesserten elektrischen und/oder mechanischen Eigenschaften hervorbringen.
  • Aus diesen und anderen Gründen besteht ein Bedarf an verbesserten Halbleitergehäusen und an verbesserten Verfahren zur Herstellung von Halbleitergehäusen.
  • KURZDARSTELLUNG
  • Verschiedene Aspekte betreffen ein Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren das Bereitstellen eines Substrats, das zumindest teilweise das Verkapseln des Substrats mit einem Verkapselungskörper, das Aufbringen einer ersten Ni-Schicht auf eine erste Oberfläche des Substrats durch Elektroplattieren und das Aufbringen einer zweiten Ni-Schicht auf die erste Ni-Schicht durch stromloses Ni-Plattieren umfasst.
  • Verschiedene Aspekte betreffen ein Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren das Bereitstellen eines Substrats, wobei das Substrat auf einer ersten Oberfläche eine erste Ni-Schicht umfasst, das zumindest teilweise Verkapseln des Substrats und der ersten Ni-Schicht mit einem Verkapselungskörper und das Aufbringen einer zweiten Ni-Schicht auf die erste Ni-Schicht durch stromloses Ni-Plattieren umfasst.
  • Verschiedene Aspekte betreffen ein Halbleitergehäuse, wobei das Halbleitergehäuse einen Verkapselungskörper, ein Substrat, wobei das Substrat auf einer ersten Hauptfläche und mindestens einer Seitenfläche des Verkapselungskörpers vom Verkapselungskörper freigelegt ist, eine erste Ni-Schicht, die auf dem Substrat an der ersten Hauptfläche des Verkapselungskörpers angeordnet ist, und eine zweite Ni-Schicht, die auf der ersten Ni-Schicht und auf dem Substrat an der mindestens einen Seitenfläche des Verkapselungskörpers angeordnet ist, umfasst.
  • Figurenliste
  • Die beigefügten Zeichnungen stellen Beispiele dar und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien der Offenbarung. Weitere Beispiele und viele der beabsichtigten Vorteile der Offenbarung lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise relativ zueinander maßstabsgetreu. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
    • 1A zeigt eine Seitenansicht eines beispielhaften Halbleitergehäuses, das Außenkontakte auf einer ersten Hauptfläche umfasst.
    • 1B zeigt eine Seitenansicht des Halbleitergehäuses von 1A, wobei Metallschichten auf den Außenkontakten angeordnet sind.
    • Die 2A bis 2H zeigen Seitenansichten eines Halbleitergehäuses in verschiedenen Produktionsstadien gemäß einem beispielhaften Herstellungsverfahren.
    • 3 zeigt eine Seitenansicht eines weiteren beispielhaften Halbleitergehäuses.
    • Die 4A bis 4D zeigen Seitenansichten eines Halbleitergehäuses in verschiedenen Produktionsstadien gemäß einem weiteren beispielhaften Herstellungsverfahren.
    • 5 zeigt eine perspektivische Ansicht eines Halbleitergehäuses, das Außenkontakte umfasst, wobei die Außenkontakte auf einer ersten Hauptfläche und auf Seitenflächen des Halbleitergehäuses freigelegt sind.
    • 6 zeigt ein Flussdiagramm eines beispielhaften Verfahrens zum Herstellen eines Halbleitergehäuses.
    • 7 zeigt ein Flussdiagramm eines weiteren beispielhaften Verfahrens zum Herstellen eines Halbleitergehäuses.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird Bezug auf die beigefügten Zeichnungen genommen. Es kann jedoch für einen Fachmann offensichtlich sein, dass ein oder mehrere Aspekte der Offenbarung mit einem geringeren Grad der speziellen Einzelheiten umgesetzt werden können. In anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form gezeigt, um die Beschreibung eines oder mehrerer Aspekte der Offenbarung zu erleichtern. In dieser Hinsicht wird Richtungsterminologie, wie etwa „oben“, „unten“, „links“, „rechts“, „obere(r/s)“, „untere(r/s)“ usw., mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten der Offenbarung in einer Anzahl von verschiedenen Orientierungen positioniert sein können, wird die Richtungsterminologie zu Veranschaulichungszwecken verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Beispiele genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
  • Darüber hinaus kann, während ein bestimmtes Merkmal oder ein bestimmter Aspekt eines Beispiels bezüglich nur einer von mehreren Implementierungen offenbart sein kann, ein solches Merkmal oder ein solcher Aspekt außerdem mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann, sofern nicht explizit etwas anderes angegeben ist oder technische Beschränkungen dem entgegenstehen. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke „beinhalten“, „aufweisen“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ einschließend sein. Die Ausdrücke „gekoppelt“ und „verbunden“ können, zusammen mit Ableitungen von diesen, verwendet werden. Es versteht sich, dass diese Ausdrücke verwendet werden können, um anzugeben, dass zwei Elemente unabhängig davon miteinander zusammenarbeiten oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen; zwischen den „gebondeten“, „befestigten“ oder „verbundenen“ Elementen können Zwischenelemente oder -schichten bereitgestellt sein. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel anstatt als das Beste oder Optimale gemeint. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
  • Der bzw. die unten näher beschriebene(n) Halbleiterchip(s) kann bzw. können von verschiedenen Arten sein, kann bzw. können durch unterschiedliche Technologien hergestellt werden und kann bzw. können zum Beispiel integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Elemente, integrierte Logikschaltungen, Steuerschaltungen, Mikroprozessoren, Speichervorrichtungen usw. beinhalten.
  • Die unten beschriebenen Halbleitergehäuse können einen oder mehrere Halbleiterchips beinhalten. Beispielsweise können ein oder mehr Halbleiterleistungschips enthalten sein. Ferner können ein oder mehr integrierte Logikschaltungen in den Vorrichtungen enthalten sein. Die integrierten Logikschaltungen können dazu ausgelegt sein, die integrierten Schaltungen anderer Halbleiterchips, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips, zu steuern. Die integrierten Logikschaltungen können in Logikchips implementiert sein.
  • Der bzw. die Halbleiterchip(s) kann bzw. können an einen Träger gebondet sein. Der Träger kann ein (Permanent-) Vorrichtungsträger sein, der für das Packaging genutzt wird. Der Träger kann jede Art Material umfassen oder aus jeder Art Material bestehen, wie zum Beispiel metallischem Material, Kupfer oder Kupferlegierung oder Eisen/Nickel-Legierung. Der Träger kann mechanisch und elektrisch mit einem oder mehreren Kontaktelementen des bzw. der Halbleiterchips verbunden werden.
  • Der bzw. die Halbleiterchip(s) kann bzw. können mit einem Verkapselungsmaterial bedeckt sein, um in einem Verkapselungsstoff (künstlichem Wafer) eingebettet zu sein. Das Verkapselungsmaterial kann elektrisch isolierend sein. Das Verkapselungsmaterial kann ein beliebiges geeignetes Kunststoff- oder Polymermaterial, wie z.B. ein duroplastisches, thermoplastisches oder wärmehärtendes Material oder Laminat (vorimprägnierte Verbundfasern), umfassen oder aus einem solchen gefertigt sein und kann z.B. Füllstoffmaterialien enthalten. Es können verschiedene Techniken eingesetzt werden, um den bzw. die Halbleiterchip(s) mit dem Verkapselungsmaterial zu verkapseln, zum Beispiel Formpressen, Spritzgießen, Pulvergießen, Flüssiggießen oder Laminieren. Wärme und/oder Druck können genutzt werden, um das Verkapselungsmaterial aufzutragen.
  • Bei mehreren Beispielen werden Schichten oder Schichtenstapel aufeinander aufgetragen oder werden Materialien auf Schichten aufgetragen oder aufgebracht. Es versteht sich, dass beliebige derartige Begriffe wie „aufgetragen“ oder „aufgebracht“ buchstäblich alle Arten und Techniken zum Auftragen von Schichten aufeinander abdecken sollen. Insbesondere sollen sie Techniken abdecken, bei denen Schichten gleichzeitig als Ganzes aufgetragen werden, wie zum Beispiel Laminiertechniken, sowie Techniken, bei denen Schichten nacheinander aufgebracht werden, wie zum Beispiel Sputtern, Plattieren, Spritzen, CVD usw.
  • Die unten beschriebenen Halbleitergehäuse können verschiedene Arten von Gehäusen sein und können zum Beispiel Halbleitergehäuse ohne Anschlussdrähte sein. Ein Halbleitergehäuse „ohne Anschlussdrähte“ kann ein Gehäuse sein, bei dem Außenkontakte nicht aus einem Verkapselungskörper des Gehäuses „herausragen“. Beispiele für derartige Gehäuse ohne Anschlussdrähte sind QFN (Quad-Flat No-Leads), DFN (Dual-Flat No-Leads) und TSNP (Thin Small Non-Leaded Package). Die unten beschriebenen Halbleitergehäuse können dazu ausgelegt sein, durch Oberflächenmontagetechnik (Surface Mount Technology - SMT) auf einer Kundenplatine montiert zu werden. Die unten beschriebenen Halbleitergehäuse können Außenkontakte umfassen, die auf einer ersten Hauptfläche des Halbleitergehäuses und auf mindestens einer Seitenfläche des Gehäuses freigelegt sind. Insbesondere kann ein freigelegter Teil des Außenkontakts auf der ersten Hauptfläche und auf der mindestens einen Seitenfläche eine aneinandergrenzende freigelegte Oberfläche des Außenkontakts sein.
  • Die unten beschriebenen Halbleitergehäuse können ein Substrat umfassen. Das Substrat kann den Träger und einen oder mehrere Außenkontakte des Halbleitergehäuses umfassen. Das Substrat kann einen Leadframe umfassen, wobei der Träger und der eine oder die mehreren Außenkontakte Teile des Leadframes sind. Das Substrat kann ein Metall oder eine Metalllegierung wie z.B. Cu oder Fe umfassen oder daraus bestehen.
  • Die unten beschriebenen Halbleitergehäuse können eine erste Ni-Schicht umfassen, die auf dem bzw. den Außenkontakt(en) angeordnet ist, insbesondere auf einer freigelegten Oberfläche der Außenkontakte. Die erste Ni-Schicht kann auf den bzw. die Außenkontakt(e) aufgebracht sein. Zum Beispiel kann ein Ni-Elektroplattierungsprozess genutzt werden, um die erste Ni-Schicht aufzubringen. Ni-Elektroplattieren kann das Tauchen des Halbleitergehäuses in eine Elektrolytlösung und das Nutzen des bzw. der Außenkontakte(s) als eine Kathode umfassen. Gemäß einem Beispiel ist das Halbleitergehäuse während des Ni-Elektroplattierungsprozesses noch immer Teil eines künstlichen Wafers. Mit anderen Worten wird der künstliche Wafer als Ganzes in die Elektrolytlösung getaucht. Gemäß einem Beispiel bildet die erste Ni-Schicht sich allein auf der ersten Hauptfläche des Halbleitergehäuses, aber nicht auf den Seitenflächen.
  • Gemäß einem Beispiel umfassen die unten beschriebenen Halbleitergehäuse keine erste Ni-Schicht, sondern eine erste Metallschicht, die ein anderes Metall wie z.B. Pd, das als ein Katalysator für das stromlose Ni-Plattieren der zweiten Ni-Schicht wirken kann, umfasst. Zum Beispiel kann die erste Metallschicht eine erste Pd-Schicht sein.
  • Gemäß einem Beispiel ist die erste Ni-Schicht frei von jeglichem Phosphor oder Bor. Die erste Ni-Schicht kann bis auf geringe Mengen unvermeidlicher Verunreinigungen, die vom Herstellungsprozess herrühren, eine reine Ni-Schicht sein.
  • Die unten beschriebenen Halbleitergehäuse können eine zweite Ni-Schicht umfassen, die auf der ersten Ni-Schicht angeordnet ist. Zum Beispiel kann ein stromloser Ni-Plattierungsprozess genutzt werden, um die zweite Ni-Schicht auf die erste Ni-Schicht aufzubringen. Stromloses Ni-Plattieren ist eine autokatalytische Reaktion, die keinen elektrischen Strom erfordert. Das stromlose Ni-Plattieren kann das Hinzufügen eines Zusatzstoffs wie Phosphor (P) zum Ni umfassen. Zum Beispiel kann die zweite Ni-Schicht P in einer Menge umfassen, die geringer als, etwa so groß wie oder größer als 5%, 8%, 10% oder 12% der zweiten Ni-Schicht ist.
  • Die zweite Ni-Schicht kann direkt auf die erste Ni-Schicht aufgebracht werden. Da die erste Ni-Schicht als eine „Keimschicht“ wirken kann, ist es möglicherweise nicht notwendig, das Halbleitergehäuse vor dem stromlosen Ni-Plattierungsprozess mit z.B. Pd vorzubehandeln. Insbesondere ist es möglicherweise nicht notwendig, eine Pd-Schicht bereitzustellen, auf welche die zweite Ni-Schicht durch stromloses Ni-Plattieren aufgebracht werden kann. Daher können die unten beschriebenen Halbleitergehäuse frei von jeglichen Pd-Schichten sein. Insbesondere können die unten beschriebenen Halbleitergehäuse zwischen der ersten Ni-Schicht und der zweiten Ni-Schicht frei von Pd sein.
  • 1A zeigt ein Halbleitergehäuse 10, das einen Verkapselungskörper 102 und Außenkontakte 104, 106 umfasst. Das Halbleitergehäuse 10 umfasst ferner einen oder mehrere Halbleiterchips, die in 1A nicht gezeigt sind. Der bzw. die Halbleiterchip(s) kann bzw. können mechanisch und/oder elektrisch mit den Außenkontakten 104, 106 gekoppelt sein. Zum Beispiel können die Außenkontakte 104, 106 Teile eines Leadframes sein und können zeitgleich Außenkontakte und Chipträger sein.
  • Die ersten Außenkontaktoberflächen 104A, 106A der Außenkontakte 104, 106 können auf einer ersten Hauptfläche 100A des Halbleitergehäuses 10 vom Verkapselungskörper 102 freigelegt sein und die Außenkontaktseitenflächen 104C, 106D können an Seitenflächen 100C bzw. 100D des Halbleitergehäuses 10 vom Verkapselungskörper 102 freigelegt sein. Wegen der freigelegten Außenkontaktseitenflächen 104C, 106D können die Außenkontakte 104, 106 Seitenhilf-Pads (Side Assist Pads - SAPs) genannt werden. Eine zweite Hauptfläche 100B des Halbleitergehäuses 10 kann frei von jeglichen Außenkontakten sein. Die jeweiligen Außenkontaktoberflächen und Seitenflächen 104A, 104C und 106A, 106D können jeweils eine aneinandergrenzende Außenkontaktoberfläche der jeweiligen Außenkontakte 104 bzw. 106 bilden.
  • Wie in 1A gezeigt, können der Verkapselungskörper 102 und die Außenkontakte 104, 106 an der ersten Hauptfläche 100A koplanar sein. Der Verkapselungskörper 102 und die Außenkontakte 104, 106 können an den Seitenflächen 100C, 100D koplanar sein.
  • 1B zeigt ein Halbleitergehäuse 100, das identisch mit dem Halbleitergehäuse 10 von 1A sein kann, abgesehen davon, dass das Halbleitergehäuse 100 eine auf den Außenkontakten 104, 106 angeordnete erste Ni-Schicht 110 und eine auf der ersten Ni-Schicht 110 angeordnete zweite Ni-Schicht 120 umfasst. Das Halbleitergehäuse 100 kann dazu ausgelegt sein, so auf einer Platine montiert zu werden, dass die erste Hauptfläche 100A der Platine zugewandt ist.
  • Die erste Ni-Schicht 110 kann direkt auf den Außenkontakten 104, 106 angeordnet sein und die zweite Ni-Schicht 120 kann direkt auf der ersten Ni-Schicht 110 und direkt auf den Außenkontakten 104, 106, wie unten beschrieben, angeordnet sein.
  • Das Halbleitergehäuse 100 kann eine oder mehrere weitere Schichten umfassen, die auf der zweiten Ni-Schicht 120 angeordnet sind, zum Beispiel eine Schutzschicht. Die eine oder mehreren weiteren Schichten können z.B. eine Au-Schicht, eine Ag-Schicht, eine Pd-Schicht oder eine Sn-Schicht umfassen.
  • Wie in 1B gezeigt, kann die erste Ni-Schicht 110 allein auf den ersten Außenkontaktoberflächen 104A, 106A (vergleiche 1A) angeordnet sein, das heißt allein auf der ersten Hauptfläche 100A des Halbleitergehäuses 100. Die zweite Ni-Schicht 120 jedoch kann auf den ersten Außenkontaktoberflächen 104A, 106A und außerdem auf den Außenkontaktseitenflächen 104C, 106D angeordnet sein. Das heißt, die zweite Ni-Schicht kann auf der ersten Hauptfläche 100A und auf den Seitenflächen 100C, 100D des Halbleitergehäuses 100 angeordnet sein.
  • An der ersten Hauptfläche 100A des Halbleitergehäuses 100 kann die zweite Ni-Schicht 120 direkt auf der ersten Ni-Schicht 110 angeordnet sein und an den Seitenflächen 100C, 100D des Halbleitergehäuses 100 kann die zweite Ni-Schicht 120 direkt auf den jeweiligen Außenkontakten 104, 106 angeordnet sein.
  • Die erste Ni-Schicht 110 kann durch einen Ni-Elektroplattierungsprozess aufgebracht worden sein und die zweite Ni-Schicht 120 kann durch einen stromlosen Ni-Plattierungsprozess aufgebracht worden sein. Die erste Ni-Schicht 110 kann frei von P sein und die zweite Ni-Schicht 120 kann wie oben näher beschrieben P umfassen.
  • Die erste Ni-Schicht 110 kann eine entlang der Richtung des Pfeils A in 1B gemessene Dicke von etwa oder mehr als 0,1 µm, 0,2 µm, 0,5 µm, 0,8 µm, 1 µm, 2 µm, 3 µm, 4 µm, 5 µm, 6 µm, 8 µm oder 10 µm aufweisen. Die zweite Ni-Schicht 120 kann eine entlang der Richtung des Pfeils A gemessene Dicke von etwa oder mehr als 0,1 µm, 0,2 µm, 0,5 µm, 0,8 pm, 1 µm, 2 µm, 3 µm, 4 µm, 5 µm, 6 µm, 8 µm oder 10 µm aufweisen. Die Dicke (gemessen entlang des Pfeils B in 1B) dieses bestimmten Teils der zweiten Ni-Schicht 120, der auf den Seitenflächen 100C, 100D angeordnet ist, kann identisch mit der Dicke, gemessen entlang des Pfeils A, jenes Teils der zweiten Ni-Schicht 120 sein, der auf der ersten Hauptfläche 100A angeordnet ist.
  • Gemäß einem Beispiel für ein Halbleitergehäuse 100 ist eine kombinierte Dicke der ersten und zweiten Ni-Schicht 110, 120, gemessen entlang des Pfeils A, etwa gleich oder größer als 0,5 µm, 1 µm, 2 µm, 3 µm, 4 µm, 5 µm, 6 µm, 8 µm oder 10 µm.
  • Im Folgenden ist mit Bezug auf die 2A bis 2H ein Halbleitergehäuse 200 in verschiedenen Herstellungsstadien gezeigt. Das Halbleitergehäuse 200 kann identisch mit dem Halbleitergehäuse 100 sein.
  • Wie in 2A gezeigt, wird ein Substrat 201 bereitgestellt. Das Substrat 201 kann die Außenkontakte 104, 106 umfassen und kann einen Leadframe umfassen oder aus einem solchen bestehen. Das Substrat 201 kann auf einem temporären Träger 203 angeordnet sein. Der temporäre Träger 203 kann eine Folie oder ein Band, zum Beispiel ein wärmelösbares Band, umfassen. Ein Halbleiterchip 205 kann auf dem Substrat 201 angeordnet sein und kann mechanisch und/oder elektrisch mit dem Substrat 201 gekoppelt sein. Der Halbleiterchip 205 kann insbesondere mechanisch und/oder elektrisch mit den Außenkontakten 104, 106 gekoppelt sein. Der Halbleiterchip 205 kann z.B. an das Substrat 201 flip-chip-gebondet sein.
  • Wie in 2B gezeigt, werden das Substrat 201 und der Halbleiterchip 205 mit einem Verkapselungsmaterial 207 verkapselt. Zum Beispiel werden das Substrat 201 und der Halbleiterchip 205 mit einer Gussmasse umgossen.
  • Wie in 2C gezeigt, kann der temporäre Träger 203 entfernt werden, zum Beispiel nachdem das Verkapselungsmaterial 207 ausgehärtet ist.
  • Wie in 2D gezeigt, kann die erste Ni-Schicht 110 auf der ersten Hauptfläche 100A gebildet werden, zum Beispiel nach der Entfernung des temporären Trägers 203. Die erste Ni-Schicht 110 kann wie oben beschrieben durch Ni-Elektroplattieren gebildet werden.
  • Gemäß einem Beispiel werden die Außenkontaktoberflächen 104A, 106A von der ersten Ni-Schicht 110 vollständig bedeckt. Gemäß einem weiteren Beispiel werden die Außenkontaktoberflächen 104A, 106A von der ersten Ni-Schicht 110 nur teilweise bedeckt. Zum Beispiel werden etwa oder mehr als 10%, 20%, 30 %, 40%, 50% oder 60% der Außenkontaktoberflächen 104A, 106A von der ersten Ni-Schicht 110 bedeckt.
  • Vor der Bildung (z.B. durch Aufbringen) der ersten Ni-Schicht 110 können ein chemischer Entgratungsprozess (z.B. um Gussaustritt zu entfernen) und/oder ein Reinigungsprozess (z.B. Reinigung durch Nutzung eines Wasserstrahls) durchgeführt werden, um die Außenkontaktoberflächen 104A, 106A für die Bildung der ersten Ni-Schicht 110 vorzubereiten.
  • Das in 2D gezeigte Zwischenprodukt kann ein künstlicher Wafer 209 sein, der eine Vielzahl von Halbleiterchips 205 und eine Vielzahl von Substraten 201 umfasst oder aus solchen besteht. Gemäß einem Beispiel werden nach der Bildung der ersten Ni-Schicht 110 einzelne Vorrichtungen aus dem künstlichen Wafer 209 vereinzelt. Die Vorrichtungsvereinzelung kann das Zerschneiden oder Zersägen des künstlichen Wafers umfassen, z.B. das Zersägen entlang der in 2D gezeigten gestrichelten Linien.
  • 2E zeigt eine vereinzelte Vorrichtung 211. Die Außenkontaktseitenflächen 104C, 106D der vereinzelten Vorrichtung 211 können Grate 213 umfassen. Die Grate 213 können vom Zersägeprozess herrühren.
  • Wie in 2F gezeigt, können die Grate 213 entfernt werden, z.B. durch einen Ätzprozess. Es kann eine saure oder eine alkalische Ätzchemikalie genutzt werden. Zum Beispiel kann die Ätzchemikalie aus Ammoniumchlorid oder Natriumpersulfat bestehen oder diese umfassen. Die vereinzelte Vorrichtung 211 kann in ein Bad mit der Ätzchemikalie eingetaucht werden. Alternativ oder zusätzlich zum chemischen Ätzen können die Grate 213 mechanisch durch einen Hochdruckwasserstrahl entfernt werden.
  • Das Vorhandensein der ersten Ni-Schicht 110 kann die Zeitspanne, für die die vereinzelte Vorrichtung 211 in ein Ätzbad eingetaucht werden kann, ohne dabei die Außenkontakte 104, 106 zu beschädigen, deutlich verlängern. Zum Beispiel kann die Zeitspanne um einen Faktor von etwa 3,8 verlängert sein.
  • Nach der Entfernung der Grate 213 können die Außenkontaktseitenflächen 104C, 106D im Wesentlichen eine Oberflächenrauheit umfassen, die viel geringer als die Größe der Grate 213 ist. Diese geringe Oberflächenrauheit kann vorteilhaft für das Bilden der zweiten Ni-Schicht 120 (siehe unten) sein, da die geringe Oberflächenrauheit das Bonden zwischen den Außenkontaktseitenflächen 104C, 106D und der zweiten Ni-Schicht 120 verbessern kann.
  • Wie in 2G gezeigt, wird die zweite Ni-Schicht 120 auf der ersten Ni-Schicht 110 und den Außenkontakten 104, 106 gebildet (z.B. aufgebracht). Das Bilden der zweiten Ni-Schicht 120 kann wie oben näher beschrieben stromloses Ni-Plattieren umfassen. Die zweite Ni-Schicht 120 kann zunächst auf der ersten Ni-Schicht 110 wachsen und kann sich nachfolgend über den gesamten freigelegten Oberflächenbereich der Außenkontakte 104, 106 (das heißt über die ersten Außenkontaktoberflächen 104A, 106A und über die Außenkontaktseitenflächen 104C, 106D) ausbreiten („kriechen“). Zum Beispiel kann die zweite Ni-Schicht 120 über die Außenkontaktseitenflächen 104C, 106D kriechen. Möglicherweise ist wegen des Vorhandenseins der ersten Ni-Schicht 110 kein Katalysator wie Pd notwendig, um den stromlosen Ni-Plattierungsprozess einzuleiten.
  • Wie in 2H gezeigt, kann das Halbleitergehäuse 200 eine weitere Schicht 215 umfassen, die auf der zweiten Ni-Schicht 120 angeordnet ist. Die weitere Schicht 215 kann eine Schutzschicht sein. Die weitere Schicht 215 kann eine Metall- oder Metalllegierungsschicht sein und kann z.B. Au, Ag, Pd oder Sn umfassen oder daraus bestehen. Die weitere Schicht 215 kann durch einen Tauchprozess, z.B. einen stromlosen Ni-Tauch-Gold-(Electroless Ni Immersion Gold - ENIG-)Prozess gebildet werden.
  • 3 zeigt ein Halbleitergehäuse 300, das identisch mit den Halbleitergehäusen 100 und 200 sein kann, abgesehen davon, dass beim Halbleitergehäuse 300 die erste Ni-Schicht 110 teilweise vom Verkapselungskörper 102 verkapselt ist. Insbesondere ist, wie in 3 gezeigt, der Verkapselungskörper 102 an der ersten Hauptfläche 100A koplanar mit einer ersten Fläche 110A der ersten Ni-Schicht, die weg von den Außenkontakten 104, 106 gewandt ist. Die zweite Ni-Schicht 120 ist auf der ersten Ni-Schicht 110 und auf den Außenkontakten 104, 106 angeordnet und kann wie in 3 gezeigt über einen Umfang des Verkapselungskörpers 102 „hinausragen“.
  • Das Halbleitergehäuse 300 kann ferner einen Halbleiterchip umfassen, der elektrisch und/oder mechanisch mit den Außenkontakten 104, 106 gekoppelt ist. Das Halbleitergehäuse 300 kann ferner eine weitere Metallschicht umfassen, die auf der zweiten Ni-Schicht 120 angeordnet ist.
  • Im Folgenden ist mit Bezug auf die 4A bis 4D ein Halbleitergehäuse 400 in verschiedenen Herstellungsstadien gezeigt. Das Halbleitergehäuse 400 kann identisch mit dem Halbleitergehäuse 300 sein. Die Herstellung des Halbleitergehäuses 400 kann, abgesehen von den unten beschriebenen Unterschieden, identisch mit der Herstellung des mit Bezug auf 2A bis 2H beschriebenen Halbleitergehäuses 200 sein.
  • Wie in 4A gezeigt, wird ein auf einem temporären Träger 203 angeordnetes Substrat 201 bereitgestellt. Ein Halbleiterchip 205 ist mit dem Substrat 203 gekoppelt. Die erste Ni-Schicht 110 wurde vor dem Befestigen des Substrats 201 am temporären Träger 203 auf dem Substrat 201 gebildet. Gemäß einem Beispiel wurde vor dem Befestigen des Substrats 201 am temporären Träger 203 ein Ni-Elektroplattierungsprozess durchgeführt. Gemäß einem weiteren Beispiel kann das Substrat 201 mit der bereits darauf aufgetragenen ersten Ni-Schicht 110 von einem Zulieferer, z. B einem Leadframezulieferer, bezogen werden.
  • Wie in 4B gezeigt, wird Verkapselungsmaterial 207 über den Halbleiterchip 205, das Substrat 201 und die erste Ni-Schicht 110 aufgetragen.
  • Wie in 4C gezeigt, kann der temporäre Träger 203 entfernt werden und kann eine vereinzelte Vorrichtung 211, z.B. durch Zersägen, hergestellt werden.
  • Wie in 4D gezeigt, wird das Halbleitergehäuse 400 durch Bilden der zweiten Ni-Schicht 120 auf der ersten Ni-Schicht 110 und den Außenkontakten 104, 106 gebildet.
  • Gemäß einem Beispiel umfasst das Halbleitergehäuse 400 die mit Bezug auf 2H beschriebene weitere Metallschicht 215.
  • 5 zeigt eine perspektivische Ansicht eines Halbleitergehäuses 500. Das Halbleitergehäuse 500 kann einem der Halbleitergehäuse 100 bis 400 entsprechen. Das Halbleitergehäuse 500 umfasst Außenkontakte 104 und 106, die auf der ersten Hauptfläche 100A und entlang der Seitenflächen 100C bzw. 100D angeordnet sind. Das Halbleitergehäuse 500 kann einen weiteren Außenkontakt 501 umfassen, der auf der ersten Hauptfläche 100A angeordnet ist, z.B. wie in 5 gezeigt entlang einer Mittellinie der ersten Hauptfläche 100A angeordnet ist.
  • Die Außenkontakte 104, 106 und 501 können wie in 5 gezeigt freigelegte Außenkontaktseitenflächen auf den Seitenflächen des Halbleitergehäuses 500 umfassen. Die Außenkontakte 104, 106, 501 können wie mit Bezug auf die Halbleitergehäuse 100 bis 400 beschrieben alle von der ersten und zweiten Ni-Schicht bedeckt sein.
  • 6 zeigt ein Flussdiagramm eines Verfahrens 600 zum Herstellen eines Halbleitergehäuses wie die Halbleitergehäuse 100 oder 200. Bei 601 wird ein Substrat bereitgestellt. Bei 602 wird das Substrat zumindest teilweise mit einem Verkapselungskörper verkapselt. Bei 603 wird eine erste Ni-Schicht durch Elektroplattieren auf eine erste Oberfläche des Substrats aufgebracht. Bei 604 wird eine zweite Ni-Schicht durch stromloses Ni-Plattieren auf die erste Ni-Schicht aufgebracht.
  • Gemäß einem Beispiel wird die erste Ni-Schicht aufgebracht, während das Halbleitergehäuse Teil eines künstlichen Wafers ist, und wird die zweite Ni-Schicht nach der Vereinzelung des Halbleitergehäuses aus dem künstlichen Wafer aufgebracht.
  • 7 zeigt ein Flussdiagramm eines weiteren Verfahrens 700 zum Herstellen eines Halbleitergehäuses wie die Halbleitergehäuse 300 oder 400. Bei 701 wird ein Substrat bereitgestellt, wobei das Substrat auf einer ersten Oberfläche eine erste Ni-Schicht umfasst. Die erste Ni-Schicht kann durch einen Ni-Elektroplattierungsprozess auf dem Substrat gebildet worden sein. Bei 702 werden das Substrat und die erste Ni-Schicht zumindest teilweise mit einem Verkapselungskörper verkapselt. Bei 703 wird eine zweite Ni-Schicht durch stromloses Ni-Plattieren auf die erste Ni-Schicht aufgebracht.
  • Gemäß einem Beispiel wird die erste Ni-Schicht gebildet, während das Halbleitergehäuse Teil eines künstlichen Wafers ist, und wird die zweite Ni-Schicht nach der Vereinzelung des Halbleitergehäuses aus dem künstlichen Wafer aufgebracht.
  • Obwohl die Offenbarung mit Bezug auf eine oder mehrere Implementierungen dargestellt und beschrieben wurde, können Abänderungen und/oder Modifikationen an den dargestellten Beispielen vorgenommen werden, ohne vom Wesen und Schutzumfang der angehängten Ansprüche abzuweichen. Es ist beabsichtigt, mit besonderer Berücksichtigung der verschiedenen von den oben beschriebenen Komponenten oder Strukturen (Baugruppen, Vorrichtungen, Schaltungen, Systemen usw.) durchgeführten Funktionen, dass die Ausdrücke (einschließlich einem Bezug auf ein „Mittel“), die verwendet werden, um solche Komponenten zu beschreiben, soweit nicht anders angegeben, einer beliebigen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente durchführt (z.B. die funktional äquivalent ist), selbst wenn sie der offenbarten Struktur, die die Funktion in den vorliegend dargestellten beispielhaften Implementierungen der Offenbarung durchführt, strukturell nicht äquivalent ist.

Claims (19)

  1. Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Substrats; zumindest teilweises Verkapseln des Substrats mit einem Verkapselungskörper; Aufbringen einer ersten Ni-Schicht auf eine erste Oberfläche des Substrats durch Elektroplattieren; und Aufbringen einer zweiten Ni-Schicht auf die erste Ni-Schicht durch stromloses Ni-Plattieren.
  2. Verfahren nach Anspruch 1, wobei die erste Ni-Schicht allein auf eine erste Hauptfläche des Halbleitergehäuses aufgebracht wird und wobei die zweite Ni-Schicht auf die erste Hauptfläche und auf mindestens eine Seitenfläche des Halbleitergehäuses aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Aufbringen der ersten Ni-Schicht durchgeführt wird, während das Halbleitergehäuse Teil eines künstlichen Wafers ist, und wobei das Aufbringen der zweiten Ni-Schicht nach der Vereinzelung des Halbleitergehäuses durchgeführt wird.
  4. Verfahren nach Anspruch 3, wobei das Aufbringen der ersten Ni-Schicht Eintauchen des künstlichen Wafers als Ganzes in eine Elektrolytlösung umfasst.
  5. Verfahren nach Anspruch 3 oder 4, wobei die Vereinzelung Entfernen eines Grats von einem Cu-Pad auf mindestens einer Seitenfläche des Halbleitergehäuses umfasst.
  6. Verfahren nach Anspruch 5, wobei die zweite Ni-Schicht direkt auf das Cu-Pad auf der mindestens einen Seitenfläche aufgebracht wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: Aufbringen einer dritten Schicht auf die erste und zweite Ni-Schicht, wobei die dritte Schicht Au und/oder Ag und/oder Pd und/oder Sn umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat einen Leadframe umfasst.
  9. Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Substrats, wobei das Substrat auf einer ersten Oberfläche eine erste Ni-Schicht umfasst; zumindest teilweises Verkapseln des Substrats und der ersten Ni-Schicht mit einem Verkapselungskörper; und Aufbringen einer zweiten Ni-Schicht auf die erste Ni-Schicht durch stromloses Ni-Plattieren.
  10. Verfahren nach Anspruch 9, wobei das Verkapseln des Substrats Anordnen des Substrats auf einem temporären Träger, sodass die erste Ni-Schicht dem temporären Träger zugewandt ist, und das Umgießen des Substrats und des temporären Trägers umfasst.
  11. Verfahren nach Anspruch 9 oder 10, wobei die erste Ni-Schicht so auf dem Substrat angeordnet ist, dass eine erste Fläche der ersten Ni-Schicht weg vom Substrat gewandt ist, und wobei eine erste Hauptfläche des Verkapselungskörpers koplanar mit der ersten Fläche der ersten Ni-Schicht ist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die erste Ni-Schicht eine Dicke im Bereich von 0,2 µm bis 10 µm aufweist.
  13. Verfahren nach einem der Ansprüche 9 bis 12, das ferner Folgendes umfasst: Vereinzeln des Halbleitergehäuses aus einem künstlichen Wafer vor dem Aufbringen der zweiten Ni-Schicht.
  14. Halbleitergehäuse, das Folgendes umfasst: einen Verkapselungskörper; ein Substrat, wobei das Substrat auf einer ersten Hauptfläche und mindestens einer Seitenfläche des Verkapselungskörpers vom Verkapselungskörper freigelegt ist; eine erste Ni-Schicht, die auf dem Substrat an der ersten Hauptfläche des Verkapselungskörpers angeordnet ist; und eine zweite Ni-Schicht, die auf der ersten Ni-Schicht und auf dem Substrat an der mindestens einen Seitenfläche des Verkapselungskörpers angeordnet ist.
  15. Halbleitergehäuse nach Anspruch 14, wobei die zweite Ni-Schicht Phosphor umfasst und wobei die erste Ni-Schicht frei von Phosphor ist.
  16. Halbleitergehäuse nach Anspruch 15, wobei der Phosphorgehalt der ersten Ni-Schicht im Bereich von 5% bis 12% liegt.
  17. Halbleitergehäuse nach einem der Ansprüche 14 bis 16, wobei die erste Ni-Schicht eine Ni-Elektroplattierung-Schicht ist und wobei die zweite Ni-Schicht eine Stromlose-Ni-Plattierung-Schicht ist.
  18. Halbleitergehäuse nach einem der Ansprüche 14 bis 17, wobei eine kombinierte Dicke der ersten Ni-Schicht und der zweiten Ni-Schicht im Bereich von 1 µm bis 10 µm liegt.
  19. Halbleitergehäuse nach einem der Ansprüche 14 bis 18, wobei das Halbleitergehäuse ein Gehäuse ohne Anschlussdrähte ist.
DE102017212457.1A 2017-07-20 2017-07-20 Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben Pending DE102017212457A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017212457.1A DE102017212457A1 (de) 2017-07-20 2017-07-20 Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben
US16/036,127 US20190027430A1 (en) 2017-07-20 2018-07-16 Semiconductor package with nickel plating and method of fabrication thereof
CN201810781986.9A CN109285813B (zh) 2017-07-20 2018-07-17 具有镍镀层的半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017212457.1A DE102017212457A1 (de) 2017-07-20 2017-07-20 Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben

Publications (1)

Publication Number Publication Date
DE102017212457A1 true DE102017212457A1 (de) 2019-01-24

Family

ID=64952012

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017212457.1A Pending DE102017212457A1 (de) 2017-07-20 2017-07-20 Halbleitergehäuse mit Nickelplattierung und Verfahren zum Herstellen desselben

Country Status (3)

Country Link
US (1) US20190027430A1 (de)
CN (1) CN109285813B (de)
DE (1) DE102017212457A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608930B2 (en) * 2007-04-05 2009-10-27 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20150035166A1 (en) * 2009-01-29 2015-02-05 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US6624060B2 (en) * 2002-01-12 2003-09-23 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for pretreating a substrate prior to electroplating
JP2005039088A (ja) * 2003-07-16 2005-02-10 Sanyo Electric Co Ltd 切削方法、切削装置及び半導体装置の製造方法
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
CN102177579A (zh) * 2008-11-05 2011-09-07 株式会社三井高科技 半导体装置及其制造方法
WO2012164110A1 (es) * 2011-06-01 2012-12-06 Comercial De Utiles Y Moldes, S.A. Corredera compacta para moldes de inyección
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
US9768037B2 (en) * 2014-05-16 2017-09-19 Infineon Technologies Ag Electronic device package including metal blocks
US9806043B2 (en) * 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608930B2 (en) * 2007-04-05 2009-10-27 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20150035166A1 (en) * 2009-01-29 2015-02-05 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure

Also Published As

Publication number Publication date
CN109285813A (zh) 2019-01-29
US20190027430A1 (en) 2019-01-24
CN109285813B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112013007318B4 (de) Struktur und fertigungsverfahren eines dreidimensionalen systems einer metall-leiterplatte, die vor dem horizontalen bestücken geätzt wird
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE102009044605B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel
DE102013103011B4 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE69526539T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE112013007308B4 (de) Durch Ätzen vor dem Einhausen hergestellter dreidimensionaler metallischer Leiterplattenaufbau mit umgekehrt aufgesetztem Chip auf Systemebene und technologisches Verfahren
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE102014102006B4 (de) Halbleitermodul
DE112013007310B4 (de) Eine metallische Platinenstruktur für das Packaging vor dem Ätzen von 3D-System-In-Package Flip-Chips und ein dafür geeignetes Verfahren
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102005006730B4 (de) Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE112014003808B4 (de) Zuerst geätzte und später eingehauste dreidimensionale normale System-in-Package-Chipstapelgehäusestruktur und entsprechendes Verarbeitungsverfahren
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE102013106936A1 (de) Chip-Baustein und Verfahren zu seiner Herstellung
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
WO2016207220A1 (de) Herstellung elektronischer bauelemente
DE10238781A1 (de) Halbleitervorrichtung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE102017215797B4 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication