-
TECHNISCHES GEBIET
-
Diese Offenbarung betrifft im Allgemeinen ein Halbleitergehäuse, das eine Ni-Plattierung umfasst, und ein Verfahren zum Herstellen eines derartigen Halbleitergehäuses.
-
HINTERGRUND
-
Halbleitergehäuse können Außenkontakte umfassen, die von einer oder mehreren Metallschichten bedeckt sind. Derartige Metallschichten können z.B. genutzt werden, um die elektrischen Eigenschaften des Halbleitergehäuses zu verbessern, um in der Lage zu sein, die Außenkontakte mit Pads auf einer Kundenplatine des Kunden zu verbinden, oder um die Lebensdauer der Außenkontakte zu verbessern. Ni ist ein Beispiel für ein derartiges Metall, das genutzt wird, um Außenkontakte zu bedecken. Die Herstellung derartiger Metallschichten kann mehrere Schritte umfassen, kann teure Apparaturen erfordern, kann die Nutzung kostspieliger Katalysatoren umfassen und kann zeitaufwendig sein. Verbesserte Herstellungsverfahren können dabei helfen, diese Probleme zu überwinden und können außerdem Halbleitergehäuse mit verbesserten elektrischen und/oder mechanischen Eigenschaften hervorbringen.
-
Aus diesen und anderen Gründen besteht ein Bedarf an verbesserten Halbleitergehäusen und an verbesserten Verfahren zur Herstellung von Halbleitergehäusen.
-
KURZDARSTELLUNG
-
Verschiedene Aspekte betreffen ein Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren das Bereitstellen eines Substrats, das zumindest teilweise das Verkapseln des Substrats mit einem Verkapselungskörper, das Aufbringen einer ersten Ni-Schicht auf eine erste Oberfläche des Substrats durch Elektroplattieren und das Aufbringen einer zweiten Ni-Schicht auf die erste Ni-Schicht durch stromloses Ni-Plattieren umfasst.
-
Verschiedene Aspekte betreffen ein Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren das Bereitstellen eines Substrats, wobei das Substrat auf einer ersten Oberfläche eine erste Ni-Schicht umfasst, das zumindest teilweise Verkapseln des Substrats und der ersten Ni-Schicht mit einem Verkapselungskörper und das Aufbringen einer zweiten Ni-Schicht auf die erste Ni-Schicht durch stromloses Ni-Plattieren umfasst.
-
Verschiedene Aspekte betreffen ein Halbleitergehäuse, wobei das Halbleitergehäuse einen Verkapselungskörper, ein Substrat, wobei das Substrat auf einer ersten Hauptfläche und mindestens einer Seitenfläche des Verkapselungskörpers vom Verkapselungskörper freigelegt ist, eine erste Ni-Schicht, die auf dem Substrat an der ersten Hauptfläche des Verkapselungskörpers angeordnet ist, und eine zweite Ni-Schicht, die auf der ersten Ni-Schicht und auf dem Substrat an der mindestens einen Seitenfläche des Verkapselungskörpers angeordnet ist, umfasst.
-
Figurenliste
-
Die beigefügten Zeichnungen stellen Beispiele dar und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien der Offenbarung. Weitere Beispiele und viele der beabsichtigten Vorteile der Offenbarung lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise relativ zueinander maßstabsgetreu. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
- 1A zeigt eine Seitenansicht eines beispielhaften Halbleitergehäuses, das Außenkontakte auf einer ersten Hauptfläche umfasst.
- 1B zeigt eine Seitenansicht des Halbleitergehäuses von 1A, wobei Metallschichten auf den Außenkontakten angeordnet sind.
- Die 2A bis 2H zeigen Seitenansichten eines Halbleitergehäuses in verschiedenen Produktionsstadien gemäß einem beispielhaften Herstellungsverfahren.
- 3 zeigt eine Seitenansicht eines weiteren beispielhaften Halbleitergehäuses.
- Die 4A bis 4D zeigen Seitenansichten eines Halbleitergehäuses in verschiedenen Produktionsstadien gemäß einem weiteren beispielhaften Herstellungsverfahren.
- 5 zeigt eine perspektivische Ansicht eines Halbleitergehäuses, das Außenkontakte umfasst, wobei die Außenkontakte auf einer ersten Hauptfläche und auf Seitenflächen des Halbleitergehäuses freigelegt sind.
- 6 zeigt ein Flussdiagramm eines beispielhaften Verfahrens zum Herstellen eines Halbleitergehäuses.
- 7 zeigt ein Flussdiagramm eines weiteren beispielhaften Verfahrens zum Herstellen eines Halbleitergehäuses.
-
AUSFÜHRLICHE BESCHREIBUNG
-
In der folgenden ausführlichen Beschreibung wird Bezug auf die beigefügten Zeichnungen genommen. Es kann jedoch für einen Fachmann offensichtlich sein, dass ein oder mehrere Aspekte der Offenbarung mit einem geringeren Grad der speziellen Einzelheiten umgesetzt werden können. In anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form gezeigt, um die Beschreibung eines oder mehrerer Aspekte der Offenbarung zu erleichtern. In dieser Hinsicht wird Richtungsterminologie, wie etwa „oben“, „unten“, „links“, „rechts“, „obere(r/s)“, „untere(r/s)“ usw., mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten der Offenbarung in einer Anzahl von verschiedenen Orientierungen positioniert sein können, wird die Richtungsterminologie zu Veranschaulichungszwecken verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Beispiele genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
-
Darüber hinaus kann, während ein bestimmtes Merkmal oder ein bestimmter Aspekt eines Beispiels bezüglich nur einer von mehreren Implementierungen offenbart sein kann, ein solches Merkmal oder ein solcher Aspekt außerdem mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine beliebige gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann, sofern nicht explizit etwas anderes angegeben ist oder technische Beschränkungen dem entgegenstehen. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke „beinhalten“, „aufweisen“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ einschließend sein. Die Ausdrücke „gekoppelt“ und „verbunden“ können, zusammen mit Ableitungen von diesen, verwendet werden. Es versteht sich, dass diese Ausdrücke verwendet werden können, um anzugeben, dass zwei Elemente unabhängig davon miteinander zusammenarbeiten oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen; zwischen den „gebondeten“, „befestigten“ oder „verbundenen“ Elementen können Zwischenelemente oder -schichten bereitgestellt sein. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel anstatt als das Beste oder Optimale gemeint. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
-
Der bzw. die unten näher beschriebene(n) Halbleiterchip(s) kann bzw. können von verschiedenen Arten sein, kann bzw. können durch unterschiedliche Technologien hergestellt werden und kann bzw. können zum Beispiel integrierte elektrische, elektrooptische oder elektromechanische Schaltungen und/oder passive Elemente, integrierte Logikschaltungen, Steuerschaltungen, Mikroprozessoren, Speichervorrichtungen usw. beinhalten.
-
Die unten beschriebenen Halbleitergehäuse können einen oder mehrere Halbleiterchips beinhalten. Beispielsweise können ein oder mehr Halbleiterleistungschips enthalten sein. Ferner können ein oder mehr integrierte Logikschaltungen in den Vorrichtungen enthalten sein. Die integrierten Logikschaltungen können dazu ausgelegt sein, die integrierten Schaltungen anderer Halbleiterchips, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips, zu steuern. Die integrierten Logikschaltungen können in Logikchips implementiert sein.
-
Der bzw. die Halbleiterchip(s) kann bzw. können an einen Träger gebondet sein. Der Träger kann ein (Permanent-) Vorrichtungsträger sein, der für das Packaging genutzt wird. Der Träger kann jede Art Material umfassen oder aus jeder Art Material bestehen, wie zum Beispiel metallischem Material, Kupfer oder Kupferlegierung oder Eisen/Nickel-Legierung. Der Träger kann mechanisch und elektrisch mit einem oder mehreren Kontaktelementen des bzw. der Halbleiterchips verbunden werden.
-
Der bzw. die Halbleiterchip(s) kann bzw. können mit einem Verkapselungsmaterial bedeckt sein, um in einem Verkapselungsstoff (künstlichem Wafer) eingebettet zu sein. Das Verkapselungsmaterial kann elektrisch isolierend sein. Das Verkapselungsmaterial kann ein beliebiges geeignetes Kunststoff- oder Polymermaterial, wie z.B. ein duroplastisches, thermoplastisches oder wärmehärtendes Material oder Laminat (vorimprägnierte Verbundfasern), umfassen oder aus einem solchen gefertigt sein und kann z.B. Füllstoffmaterialien enthalten. Es können verschiedene Techniken eingesetzt werden, um den bzw. die Halbleiterchip(s) mit dem Verkapselungsmaterial zu verkapseln, zum Beispiel Formpressen, Spritzgießen, Pulvergießen, Flüssiggießen oder Laminieren. Wärme und/oder Druck können genutzt werden, um das Verkapselungsmaterial aufzutragen.
-
Bei mehreren Beispielen werden Schichten oder Schichtenstapel aufeinander aufgetragen oder werden Materialien auf Schichten aufgetragen oder aufgebracht. Es versteht sich, dass beliebige derartige Begriffe wie „aufgetragen“ oder „aufgebracht“ buchstäblich alle Arten und Techniken zum Auftragen von Schichten aufeinander abdecken sollen. Insbesondere sollen sie Techniken abdecken, bei denen Schichten gleichzeitig als Ganzes aufgetragen werden, wie zum Beispiel Laminiertechniken, sowie Techniken, bei denen Schichten nacheinander aufgebracht werden, wie zum Beispiel Sputtern, Plattieren, Spritzen, CVD usw.
-
Die unten beschriebenen Halbleitergehäuse können verschiedene Arten von Gehäusen sein und können zum Beispiel Halbleitergehäuse ohne Anschlussdrähte sein. Ein Halbleitergehäuse „ohne Anschlussdrähte“ kann ein Gehäuse sein, bei dem Außenkontakte nicht aus einem Verkapselungskörper des Gehäuses „herausragen“. Beispiele für derartige Gehäuse ohne Anschlussdrähte sind QFN (Quad-Flat No-Leads), DFN (Dual-Flat No-Leads) und TSNP (Thin Small Non-Leaded Package). Die unten beschriebenen Halbleitergehäuse können dazu ausgelegt sein, durch Oberflächenmontagetechnik (Surface Mount Technology - SMT) auf einer Kundenplatine montiert zu werden. Die unten beschriebenen Halbleitergehäuse können Außenkontakte umfassen, die auf einer ersten Hauptfläche des Halbleitergehäuses und auf mindestens einer Seitenfläche des Gehäuses freigelegt sind. Insbesondere kann ein freigelegter Teil des Außenkontakts auf der ersten Hauptfläche und auf der mindestens einen Seitenfläche eine aneinandergrenzende freigelegte Oberfläche des Außenkontakts sein.
-
Die unten beschriebenen Halbleitergehäuse können ein Substrat umfassen. Das Substrat kann den Träger und einen oder mehrere Außenkontakte des Halbleitergehäuses umfassen. Das Substrat kann einen Leadframe umfassen, wobei der Träger und der eine oder die mehreren Außenkontakte Teile des Leadframes sind. Das Substrat kann ein Metall oder eine Metalllegierung wie z.B. Cu oder Fe umfassen oder daraus bestehen.
-
Die unten beschriebenen Halbleitergehäuse können eine erste Ni-Schicht umfassen, die auf dem bzw. den Außenkontakt(en) angeordnet ist, insbesondere auf einer freigelegten Oberfläche der Außenkontakte. Die erste Ni-Schicht kann auf den bzw. die Außenkontakt(e) aufgebracht sein. Zum Beispiel kann ein Ni-Elektroplattierungsprozess genutzt werden, um die erste Ni-Schicht aufzubringen. Ni-Elektroplattieren kann das Tauchen des Halbleitergehäuses in eine Elektrolytlösung und das Nutzen des bzw. der Außenkontakte(s) als eine Kathode umfassen. Gemäß einem Beispiel ist das Halbleitergehäuse während des Ni-Elektroplattierungsprozesses noch immer Teil eines künstlichen Wafers. Mit anderen Worten wird der künstliche Wafer als Ganzes in die Elektrolytlösung getaucht. Gemäß einem Beispiel bildet die erste Ni-Schicht sich allein auf der ersten Hauptfläche des Halbleitergehäuses, aber nicht auf den Seitenflächen.
-
Gemäß einem Beispiel umfassen die unten beschriebenen Halbleitergehäuse keine erste Ni-Schicht, sondern eine erste Metallschicht, die ein anderes Metall wie z.B. Pd, das als ein Katalysator für das stromlose Ni-Plattieren der zweiten Ni-Schicht wirken kann, umfasst. Zum Beispiel kann die erste Metallschicht eine erste Pd-Schicht sein.
-
Gemäß einem Beispiel ist die erste Ni-Schicht frei von jeglichem Phosphor oder Bor. Die erste Ni-Schicht kann bis auf geringe Mengen unvermeidlicher Verunreinigungen, die vom Herstellungsprozess herrühren, eine reine Ni-Schicht sein.
-
Die unten beschriebenen Halbleitergehäuse können eine zweite Ni-Schicht umfassen, die auf der ersten Ni-Schicht angeordnet ist. Zum Beispiel kann ein stromloser Ni-Plattierungsprozess genutzt werden, um die zweite Ni-Schicht auf die erste Ni-Schicht aufzubringen. Stromloses Ni-Plattieren ist eine autokatalytische Reaktion, die keinen elektrischen Strom erfordert. Das stromlose Ni-Plattieren kann das Hinzufügen eines Zusatzstoffs wie Phosphor (P) zum Ni umfassen. Zum Beispiel kann die zweite Ni-Schicht P in einer Menge umfassen, die geringer als, etwa so groß wie oder größer als 5%, 8%, 10% oder 12% der zweiten Ni-Schicht ist.
-
Die zweite Ni-Schicht kann direkt auf die erste Ni-Schicht aufgebracht werden. Da die erste Ni-Schicht als eine „Keimschicht“ wirken kann, ist es möglicherweise nicht notwendig, das Halbleitergehäuse vor dem stromlosen Ni-Plattierungsprozess mit z.B. Pd vorzubehandeln. Insbesondere ist es möglicherweise nicht notwendig, eine Pd-Schicht bereitzustellen, auf welche die zweite Ni-Schicht durch stromloses Ni-Plattieren aufgebracht werden kann. Daher können die unten beschriebenen Halbleitergehäuse frei von jeglichen Pd-Schichten sein. Insbesondere können die unten beschriebenen Halbleitergehäuse zwischen der ersten Ni-Schicht und der zweiten Ni-Schicht frei von Pd sein.
-
1A zeigt ein Halbleitergehäuse 10, das einen Verkapselungskörper 102 und Außenkontakte 104, 106 umfasst. Das Halbleitergehäuse 10 umfasst ferner einen oder mehrere Halbleiterchips, die in 1A nicht gezeigt sind. Der bzw. die Halbleiterchip(s) kann bzw. können mechanisch und/oder elektrisch mit den Außenkontakten 104, 106 gekoppelt sein. Zum Beispiel können die Außenkontakte 104, 106 Teile eines Leadframes sein und können zeitgleich Außenkontakte und Chipträger sein.
-
Die ersten Außenkontaktoberflächen 104A, 106A der Außenkontakte 104, 106 können auf einer ersten Hauptfläche 100A des Halbleitergehäuses 10 vom Verkapselungskörper 102 freigelegt sein und die Außenkontaktseitenflächen 104C, 106D können an Seitenflächen 100C bzw. 100D des Halbleitergehäuses 10 vom Verkapselungskörper 102 freigelegt sein. Wegen der freigelegten Außenkontaktseitenflächen 104C, 106D können die Außenkontakte 104, 106 Seitenhilf-Pads (Side Assist Pads - SAPs) genannt werden. Eine zweite Hauptfläche 100B des Halbleitergehäuses 10 kann frei von jeglichen Außenkontakten sein. Die jeweiligen Außenkontaktoberflächen und Seitenflächen 104A, 104C und 106A, 106D können jeweils eine aneinandergrenzende Außenkontaktoberfläche der jeweiligen Außenkontakte 104 bzw. 106 bilden.
-
Wie in 1A gezeigt, können der Verkapselungskörper 102 und die Außenkontakte 104, 106 an der ersten Hauptfläche 100A koplanar sein. Der Verkapselungskörper 102 und die Außenkontakte 104, 106 können an den Seitenflächen 100C, 100D koplanar sein.
-
1B zeigt ein Halbleitergehäuse 100, das identisch mit dem Halbleitergehäuse 10 von 1A sein kann, abgesehen davon, dass das Halbleitergehäuse 100 eine auf den Außenkontakten 104, 106 angeordnete erste Ni-Schicht 110 und eine auf der ersten Ni-Schicht 110 angeordnete zweite Ni-Schicht 120 umfasst. Das Halbleitergehäuse 100 kann dazu ausgelegt sein, so auf einer Platine montiert zu werden, dass die erste Hauptfläche 100A der Platine zugewandt ist.
-
Die erste Ni-Schicht 110 kann direkt auf den Außenkontakten 104, 106 angeordnet sein und die zweite Ni-Schicht 120 kann direkt auf der ersten Ni-Schicht 110 und direkt auf den Außenkontakten 104, 106, wie unten beschrieben, angeordnet sein.
-
Das Halbleitergehäuse 100 kann eine oder mehrere weitere Schichten umfassen, die auf der zweiten Ni-Schicht 120 angeordnet sind, zum Beispiel eine Schutzschicht. Die eine oder mehreren weiteren Schichten können z.B. eine Au-Schicht, eine Ag-Schicht, eine Pd-Schicht oder eine Sn-Schicht umfassen.
-
Wie in 1B gezeigt, kann die erste Ni-Schicht 110 allein auf den ersten Außenkontaktoberflächen 104A, 106A (vergleiche 1A) angeordnet sein, das heißt allein auf der ersten Hauptfläche 100A des Halbleitergehäuses 100. Die zweite Ni-Schicht 120 jedoch kann auf den ersten Außenkontaktoberflächen 104A, 106A und außerdem auf den Außenkontaktseitenflächen 104C, 106D angeordnet sein. Das heißt, die zweite Ni-Schicht kann auf der ersten Hauptfläche 100A und auf den Seitenflächen 100C, 100D des Halbleitergehäuses 100 angeordnet sein.
-
An der ersten Hauptfläche 100A des Halbleitergehäuses 100 kann die zweite Ni-Schicht 120 direkt auf der ersten Ni-Schicht 110 angeordnet sein und an den Seitenflächen 100C, 100D des Halbleitergehäuses 100 kann die zweite Ni-Schicht 120 direkt auf den jeweiligen Außenkontakten 104, 106 angeordnet sein.
-
Die erste Ni-Schicht 110 kann durch einen Ni-Elektroplattierungsprozess aufgebracht worden sein und die zweite Ni-Schicht 120 kann durch einen stromlosen Ni-Plattierungsprozess aufgebracht worden sein. Die erste Ni-Schicht 110 kann frei von P sein und die zweite Ni-Schicht 120 kann wie oben näher beschrieben P umfassen.
-
Die erste Ni-Schicht 110 kann eine entlang der Richtung des Pfeils A in 1B gemessene Dicke von etwa oder mehr als 0,1 µm, 0,2 µm, 0,5 µm, 0,8 µm, 1 µm, 2 µm, 3 µm, 4 µm, 5 µm, 6 µm, 8 µm oder 10 µm aufweisen. Die zweite Ni-Schicht 120 kann eine entlang der Richtung des Pfeils A gemessene Dicke von etwa oder mehr als 0,1 µm, 0,2 µm, 0,5 µm, 0,8 pm, 1 µm, 2 µm, 3 µm, 4 µm, 5 µm, 6 µm, 8 µm oder 10 µm aufweisen. Die Dicke (gemessen entlang des Pfeils B in 1B) dieses bestimmten Teils der zweiten Ni-Schicht 120, der auf den Seitenflächen 100C, 100D angeordnet ist, kann identisch mit der Dicke, gemessen entlang des Pfeils A, jenes Teils der zweiten Ni-Schicht 120 sein, der auf der ersten Hauptfläche 100A angeordnet ist.
-
Gemäß einem Beispiel für ein Halbleitergehäuse 100 ist eine kombinierte Dicke der ersten und zweiten Ni-Schicht 110, 120, gemessen entlang des Pfeils A, etwa gleich oder größer als 0,5 µm, 1 µm, 2 µm, 3 µm, 4 µm, 5 µm, 6 µm, 8 µm oder 10 µm.
-
Im Folgenden ist mit Bezug auf die 2A bis 2H ein Halbleitergehäuse 200 in verschiedenen Herstellungsstadien gezeigt. Das Halbleitergehäuse 200 kann identisch mit dem Halbleitergehäuse 100 sein.
-
Wie in 2A gezeigt, wird ein Substrat 201 bereitgestellt. Das Substrat 201 kann die Außenkontakte 104, 106 umfassen und kann einen Leadframe umfassen oder aus einem solchen bestehen. Das Substrat 201 kann auf einem temporären Träger 203 angeordnet sein. Der temporäre Träger 203 kann eine Folie oder ein Band, zum Beispiel ein wärmelösbares Band, umfassen. Ein Halbleiterchip 205 kann auf dem Substrat 201 angeordnet sein und kann mechanisch und/oder elektrisch mit dem Substrat 201 gekoppelt sein. Der Halbleiterchip 205 kann insbesondere mechanisch und/oder elektrisch mit den Außenkontakten 104, 106 gekoppelt sein. Der Halbleiterchip 205 kann z.B. an das Substrat 201 flip-chip-gebondet sein.
-
Wie in 2B gezeigt, werden das Substrat 201 und der Halbleiterchip 205 mit einem Verkapselungsmaterial 207 verkapselt. Zum Beispiel werden das Substrat 201 und der Halbleiterchip 205 mit einer Gussmasse umgossen.
-
Wie in 2C gezeigt, kann der temporäre Träger 203 entfernt werden, zum Beispiel nachdem das Verkapselungsmaterial 207 ausgehärtet ist.
-
Wie in 2D gezeigt, kann die erste Ni-Schicht 110 auf der ersten Hauptfläche 100A gebildet werden, zum Beispiel nach der Entfernung des temporären Trägers 203. Die erste Ni-Schicht 110 kann wie oben beschrieben durch Ni-Elektroplattieren gebildet werden.
-
Gemäß einem Beispiel werden die Außenkontaktoberflächen 104A, 106A von der ersten Ni-Schicht 110 vollständig bedeckt. Gemäß einem weiteren Beispiel werden die Außenkontaktoberflächen 104A, 106A von der ersten Ni-Schicht 110 nur teilweise bedeckt. Zum Beispiel werden etwa oder mehr als 10%, 20%, 30 %, 40%, 50% oder 60% der Außenkontaktoberflächen 104A, 106A von der ersten Ni-Schicht 110 bedeckt.
-
Vor der Bildung (z.B. durch Aufbringen) der ersten Ni-Schicht 110 können ein chemischer Entgratungsprozess (z.B. um Gussaustritt zu entfernen) und/oder ein Reinigungsprozess (z.B. Reinigung durch Nutzung eines Wasserstrahls) durchgeführt werden, um die Außenkontaktoberflächen 104A, 106A für die Bildung der ersten Ni-Schicht 110 vorzubereiten.
-
Das in 2D gezeigte Zwischenprodukt kann ein künstlicher Wafer 209 sein, der eine Vielzahl von Halbleiterchips 205 und eine Vielzahl von Substraten 201 umfasst oder aus solchen besteht. Gemäß einem Beispiel werden nach der Bildung der ersten Ni-Schicht 110 einzelne Vorrichtungen aus dem künstlichen Wafer 209 vereinzelt. Die Vorrichtungsvereinzelung kann das Zerschneiden oder Zersägen des künstlichen Wafers umfassen, z.B. das Zersägen entlang der in 2D gezeigten gestrichelten Linien.
-
2E zeigt eine vereinzelte Vorrichtung 211. Die Außenkontaktseitenflächen 104C, 106D der vereinzelten Vorrichtung 211 können Grate 213 umfassen. Die Grate 213 können vom Zersägeprozess herrühren.
-
Wie in 2F gezeigt, können die Grate 213 entfernt werden, z.B. durch einen Ätzprozess. Es kann eine saure oder eine alkalische Ätzchemikalie genutzt werden. Zum Beispiel kann die Ätzchemikalie aus Ammoniumchlorid oder Natriumpersulfat bestehen oder diese umfassen. Die vereinzelte Vorrichtung 211 kann in ein Bad mit der Ätzchemikalie eingetaucht werden. Alternativ oder zusätzlich zum chemischen Ätzen können die Grate 213 mechanisch durch einen Hochdruckwasserstrahl entfernt werden.
-
Das Vorhandensein der ersten Ni-Schicht 110 kann die Zeitspanne, für die die vereinzelte Vorrichtung 211 in ein Ätzbad eingetaucht werden kann, ohne dabei die Außenkontakte 104, 106 zu beschädigen, deutlich verlängern. Zum Beispiel kann die Zeitspanne um einen Faktor von etwa 3,8 verlängert sein.
-
Nach der Entfernung der Grate 213 können die Außenkontaktseitenflächen 104C, 106D im Wesentlichen eine Oberflächenrauheit umfassen, die viel geringer als die Größe der Grate 213 ist. Diese geringe Oberflächenrauheit kann vorteilhaft für das Bilden der zweiten Ni-Schicht 120 (siehe unten) sein, da die geringe Oberflächenrauheit das Bonden zwischen den Außenkontaktseitenflächen 104C, 106D und der zweiten Ni-Schicht 120 verbessern kann.
-
Wie in 2G gezeigt, wird die zweite Ni-Schicht 120 auf der ersten Ni-Schicht 110 und den Außenkontakten 104, 106 gebildet (z.B. aufgebracht). Das Bilden der zweiten Ni-Schicht 120 kann wie oben näher beschrieben stromloses Ni-Plattieren umfassen. Die zweite Ni-Schicht 120 kann zunächst auf der ersten Ni-Schicht 110 wachsen und kann sich nachfolgend über den gesamten freigelegten Oberflächenbereich der Außenkontakte 104, 106 (das heißt über die ersten Außenkontaktoberflächen 104A, 106A und über die Außenkontaktseitenflächen 104C, 106D) ausbreiten („kriechen“). Zum Beispiel kann die zweite Ni-Schicht 120 über die Außenkontaktseitenflächen 104C, 106D kriechen. Möglicherweise ist wegen des Vorhandenseins der ersten Ni-Schicht 110 kein Katalysator wie Pd notwendig, um den stromlosen Ni-Plattierungsprozess einzuleiten.
-
Wie in 2H gezeigt, kann das Halbleitergehäuse 200 eine weitere Schicht 215 umfassen, die auf der zweiten Ni-Schicht 120 angeordnet ist. Die weitere Schicht 215 kann eine Schutzschicht sein. Die weitere Schicht 215 kann eine Metall- oder Metalllegierungsschicht sein und kann z.B. Au, Ag, Pd oder Sn umfassen oder daraus bestehen. Die weitere Schicht 215 kann durch einen Tauchprozess, z.B. einen stromlosen Ni-Tauch-Gold-(Electroless Ni Immersion Gold - ENIG-)Prozess gebildet werden.
-
3 zeigt ein Halbleitergehäuse 300, das identisch mit den Halbleitergehäusen 100 und 200 sein kann, abgesehen davon, dass beim Halbleitergehäuse 300 die erste Ni-Schicht 110 teilweise vom Verkapselungskörper 102 verkapselt ist. Insbesondere ist, wie in 3 gezeigt, der Verkapselungskörper 102 an der ersten Hauptfläche 100A koplanar mit einer ersten Fläche 110A der ersten Ni-Schicht, die weg von den Außenkontakten 104, 106 gewandt ist. Die zweite Ni-Schicht 120 ist auf der ersten Ni-Schicht 110 und auf den Außenkontakten 104, 106 angeordnet und kann wie in 3 gezeigt über einen Umfang des Verkapselungskörpers 102 „hinausragen“.
-
Das Halbleitergehäuse 300 kann ferner einen Halbleiterchip umfassen, der elektrisch und/oder mechanisch mit den Außenkontakten 104, 106 gekoppelt ist. Das Halbleitergehäuse 300 kann ferner eine weitere Metallschicht umfassen, die auf der zweiten Ni-Schicht 120 angeordnet ist.
-
Im Folgenden ist mit Bezug auf die 4A bis 4D ein Halbleitergehäuse 400 in verschiedenen Herstellungsstadien gezeigt. Das Halbleitergehäuse 400 kann identisch mit dem Halbleitergehäuse 300 sein. Die Herstellung des Halbleitergehäuses 400 kann, abgesehen von den unten beschriebenen Unterschieden, identisch mit der Herstellung des mit Bezug auf 2A bis 2H beschriebenen Halbleitergehäuses 200 sein.
-
Wie in 4A gezeigt, wird ein auf einem temporären Träger 203 angeordnetes Substrat 201 bereitgestellt. Ein Halbleiterchip 205 ist mit dem Substrat 203 gekoppelt. Die erste Ni-Schicht 110 wurde vor dem Befestigen des Substrats 201 am temporären Träger 203 auf dem Substrat 201 gebildet. Gemäß einem Beispiel wurde vor dem Befestigen des Substrats 201 am temporären Träger 203 ein Ni-Elektroplattierungsprozess durchgeführt. Gemäß einem weiteren Beispiel kann das Substrat 201 mit der bereits darauf aufgetragenen ersten Ni-Schicht 110 von einem Zulieferer, z. B einem Leadframezulieferer, bezogen werden.
-
Wie in 4B gezeigt, wird Verkapselungsmaterial 207 über den Halbleiterchip 205, das Substrat 201 und die erste Ni-Schicht 110 aufgetragen.
-
Wie in 4C gezeigt, kann der temporäre Träger 203 entfernt werden und kann eine vereinzelte Vorrichtung 211, z.B. durch Zersägen, hergestellt werden.
-
Wie in 4D gezeigt, wird das Halbleitergehäuse 400 durch Bilden der zweiten Ni-Schicht 120 auf der ersten Ni-Schicht 110 und den Außenkontakten 104, 106 gebildet.
-
Gemäß einem Beispiel umfasst das Halbleitergehäuse 400 die mit Bezug auf 2H beschriebene weitere Metallschicht 215.
-
5 zeigt eine perspektivische Ansicht eines Halbleitergehäuses 500. Das Halbleitergehäuse 500 kann einem der Halbleitergehäuse 100 bis 400 entsprechen. Das Halbleitergehäuse 500 umfasst Außenkontakte 104 und 106, die auf der ersten Hauptfläche 100A und entlang der Seitenflächen 100C bzw. 100D angeordnet sind. Das Halbleitergehäuse 500 kann einen weiteren Außenkontakt 501 umfassen, der auf der ersten Hauptfläche 100A angeordnet ist, z.B. wie in 5 gezeigt entlang einer Mittellinie der ersten Hauptfläche 100A angeordnet ist.
-
Die Außenkontakte 104, 106 und 501 können wie in 5 gezeigt freigelegte Außenkontaktseitenflächen auf den Seitenflächen des Halbleitergehäuses 500 umfassen. Die Außenkontakte 104, 106, 501 können wie mit Bezug auf die Halbleitergehäuse 100 bis 400 beschrieben alle von der ersten und zweiten Ni-Schicht bedeckt sein.
-
6 zeigt ein Flussdiagramm eines Verfahrens 600 zum Herstellen eines Halbleitergehäuses wie die Halbleitergehäuse 100 oder 200. Bei 601 wird ein Substrat bereitgestellt. Bei 602 wird das Substrat zumindest teilweise mit einem Verkapselungskörper verkapselt. Bei 603 wird eine erste Ni-Schicht durch Elektroplattieren auf eine erste Oberfläche des Substrats aufgebracht. Bei 604 wird eine zweite Ni-Schicht durch stromloses Ni-Plattieren auf die erste Ni-Schicht aufgebracht.
-
Gemäß einem Beispiel wird die erste Ni-Schicht aufgebracht, während das Halbleitergehäuse Teil eines künstlichen Wafers ist, und wird die zweite Ni-Schicht nach der Vereinzelung des Halbleitergehäuses aus dem künstlichen Wafer aufgebracht.
-
7 zeigt ein Flussdiagramm eines weiteren Verfahrens 700 zum Herstellen eines Halbleitergehäuses wie die Halbleitergehäuse 300 oder 400. Bei 701 wird ein Substrat bereitgestellt, wobei das Substrat auf einer ersten Oberfläche eine erste Ni-Schicht umfasst. Die erste Ni-Schicht kann durch einen Ni-Elektroplattierungsprozess auf dem Substrat gebildet worden sein. Bei 702 werden das Substrat und die erste Ni-Schicht zumindest teilweise mit einem Verkapselungskörper verkapselt. Bei 703 wird eine zweite Ni-Schicht durch stromloses Ni-Plattieren auf die erste Ni-Schicht aufgebracht.
-
Gemäß einem Beispiel wird die erste Ni-Schicht gebildet, während das Halbleitergehäuse Teil eines künstlichen Wafers ist, und wird die zweite Ni-Schicht nach der Vereinzelung des Halbleitergehäuses aus dem künstlichen Wafer aufgebracht.
-
Obwohl die Offenbarung mit Bezug auf eine oder mehrere Implementierungen dargestellt und beschrieben wurde, können Abänderungen und/oder Modifikationen an den dargestellten Beispielen vorgenommen werden, ohne vom Wesen und Schutzumfang der angehängten Ansprüche abzuweichen. Es ist beabsichtigt, mit besonderer Berücksichtigung der verschiedenen von den oben beschriebenen Komponenten oder Strukturen (Baugruppen, Vorrichtungen, Schaltungen, Systemen usw.) durchgeführten Funktionen, dass die Ausdrücke (einschließlich einem Bezug auf ein „Mittel“), die verwendet werden, um solche Komponenten zu beschreiben, soweit nicht anders angegeben, einer beliebigen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente durchführt (z.B. die funktional äquivalent ist), selbst wenn sie der offenbarten Struktur, die die Funktion in den vorliegend dargestellten beispielhaften Implementierungen der Offenbarung durchführt, strukturell nicht äquivalent ist.