DE102016008076A1

DE102016008076A1 - Nicht flüchtiger Speicher mit einstellbarer Zellenbitform

Info

Publication number: DE102016008076A1
Application number: DE102016008076.0A
Authority: DE
Inventors: Luiz M. Franca-Neto; Kurt Allan Rubin
Original assignee: HGST Netherlands BV
Current assignee: Western Digital Technologies Inc
Priority date: 2015-06-30
Filing date: 2016-06-30
Publication date: 2017-01-05
Also published as: KR101904602B1; US9472281B1; CN106448728B; GB201611056D0; JP2018174333A; GB2540047A; CN106448728A; TWI648738B; JP6352980B2; FR3038441A1; US20170018307A1; GB2540047B; US10229737B2; KR20170003485A; JP2017017322A; TW201717200A

Abstract

Ausführungsformen der vorliegenden Offenbarung betreffen allgemein einen nicht flüchtigen Speicher und insbesondere einen nicht flüchtigen Speicher mit einstellbaren Zellenbitformen. Gemäß einer Ausführungsform ist eine einstellbare Speicherzelle vorgesehen. Die Speicherzelle weist im Allgemeinen eine Gate-Elektrode, wenigstens eine Aufzeichnungsschicht und eine Kanalschicht auf. Die Kanalschicht kann im Allgemeinen ein Verarmungsgebiet unterstützen und befindet sich zwischen der Gate-Elektrode und der wenigstens einen Aufzeichnungsschicht. Gemäß dieser Ausführungsform kann die Kanalschicht nach dem Aktivieren des Gates verarmt werden und kann der zunächst durch den Kanal fließende Strom durch die wenigstens eine Aufzeichnungsschicht geleitet werden.

Description

HINTERGRUND
Gebiet der Offenbarung
Ausführungsformen der vorliegenden Offenbarung betreffen allgemein einen nicht flüchtigen Speicher, und hier offenbarte Ausführungsformen betreffen insbesondere das Speichern mehrerer Bits in einer nicht flüchtigen Speicherzelle und das Einstellen der Größe und/oder der Form der mehreren Bits.
Beschreibung des Stands der Technik
Heute existiert eine Anzahl verschiedener Speichertechnologien für das Speichern von Informationen, die in Computersystemen verwendbar sind. Diese verschiedenen Speichertechnologien können allgemein in zwei Hauptkategorien unterteilt werden, nämlich flüchtige Speicher und nicht flüchtige Speicher. Ein flüchtiger Speicher kann sich allgemein auf Computerspeichertypen beziehen, die Leistung benötigen, um gespeicherte Daten zu halten. Ein nicht flüchtiger Speicher kann sich andererseits allgemein auf Computerspeichertypen beziehen, die keine Leistung benötigen, um gespeicherte Daten zu halten. Beispiele flüchtiger Speichertypen umfassen bestimmte Typen eines Direktzugriffsspeichers (RAM), wie dynamischer RAM (DRAM) und statischer RAM (SRAM). Beispiele nicht flüchtiger Speichertypen umfassen Nurlesespeicher (ROM), Flash-Speicher, wie NOR- und NAND-Flash, usw.
In den letzten Jahren ist ein Bedarf an Vorrichtungen höherer Dichte (Kapazität) aufgetreten, die verhältnismäßig niedrige Kosten pro Bit aufweisen und bei Speicheranwendungen hoher Kapazität zu verwenden sind. Heutzutage sind die Speichertechnologien, welche die Computerindustrie im Allgemeinen dominieren, DRAM- und NAND-Flash, diese Speichertechnologien sind jedoch möglicherweise nicht in der Lage, die heutigen und künftigen Kapazitätsanforderungen von Computersystemen der nächsten Generation zu erfüllen.
In letzter Zeit hat eine Anzahl neu auftretender Technologien zunehmende Aufmerksamkeit als mögliche Kandidaten für den Speichertyp der nächsten Generation erregt. Einige dieser neu auftretenden Technologien umfassen Phasenänderungsspeicher (PCM), resistive RAM (durch die beiden Akronyme ReRAM oder RRAM bekannt) und andere. Aus Gründen der Zweckmäßigkeit kann der resistive RAM in der vorliegenden Offenbarung als ReRAM bezeichnet werden.
PCM ist ein Typ einer nicht flüchtigen Speichertechnologie, die auf der Grundlage des Schaltens einer Speicherzelle, typischerweise auf der Grundlage von Chalcogeniden in der Art von Ge₂Sb₂Te₅, zwischen zwei stabilen Zuständen, nämlich einem kristallinen Zustand und einem amorphen Zustand, funktioniert. Das Schalten zwischen den beiden Zuständen kann durch Erwärmen der Speicherzelle ermöglicht werden, welches typischerweise durch Anlegen eines elektrischen Stroms an die PCM-Zelle geschieht. Der ReRAM, der in der Hinsicht einige Ähnlichkeit mit PCM aufweist, dass sie beide durch Mechanismen arbeiten, die einen zustandsabhängigen Widerstand aufweisen, ist auch ein Typ einer nicht flüchtigen Speichertechnologie, der im Allgemeinen Daten unter Verwendung von Änderungen des elektrischen Widerstands speichert.
Jede dieser verschiedenen neu auftretenden Speichertechnologien kann ein ernster Kandidat für das Verdrängen des NOR- und des NAND-Flash-Speichers in Festkörper-Speicheranwendungen und, im Fall von NAND-Flash, in Festkörperlaufwerken (SSD) sein. Dabei kann es wünschenswert sein, Techniken bereitzustellen, die verwendet werden können, um eine höhere Kapazität des nicht flüchtigen Speichers zu erreichen, während die Kosten pro Bit minimiert werden.
KURZFASSUNG
Die Systeme, Verfahren und Vorrichtungen der Offenbarung weisen jeweils mehrere Aspekte auf, von denen kein einziger allein für die gewünschten Attribute verantwortlich ist. Ohne den Schutzumfang dieser Offenbarung, wie durch die folgenden Ansprüche ausgedrückt, einzuschränken, werden nun einige Merkmale kurz erörtert. Nach Berücksichtigung dieser Erörterung und insbesondere nach dem Lesen des Abschnitts mit dem Titel ”Detaillierte Beschreibung” wird verständlich werden, wie die Merkmale dieser Offenbarung Vorteile bereitstellen, welche unter anderem das Einstellen/Steuern der Größe und/oder der Form eines oder mehrerer in einer nicht flüchtigen Speicherzelle gespeicherter Bits einschließen.
Aspekte der vorliegenden Offenbarung betreffen allgemein einen nicht flüchtigen Speicher und insbesondere einen nicht flüchtigen Speicher mit einstellbaren Zellenbitformen.
Eine Ausführungsform der vorliegenden Offenbarung sieht eine einstellbare nicht flüchtige Speicherzelle vor. Die Speicherzelle weist im Allgemeinen ein Gate, wenigstens eine Aufzeichnungsschicht und eine Kanalschicht auf. Die Kanalschicht befindet sich im Allgemeinen zwischen dem Gate und der wenigstens einen Aufzeichnungsschicht. Zusätzlich kann die Kanalschicht ein Verarmungsgebiet unterstützen und kann ein Strom zunächst durch den Kanal fließen. Nach dem Aktivieren des Gates kann die Kanalschicht verarmt werden und kann der zunächst durch den Kanal fließende Strom durch die wenigstens eine Aufzeichnungsschicht geleitet (oder abgelenkt) werden. Ferner kann ein Abschnitt der wenigstens einen Aufzeichnungsschicht auf der Grundlage des durch die wenigstens eine Aufzeichnungsschicht geleiteten Stroms von einem ersten Widerstandszustand zu einem zweiten Widerstandszustand transformiert werden und kann wenigstens eine von der Größe oder der Form des transformierten Abschnitts gesteuert werden, um wenigstens ein Bit zu speichern.
Eine andere Ausführungsform der vorliegenden Offenbarung sieht ein Verfahren zum Aufzeichnen eines oder mehrerer Bits in wenigstens einer Speicherzelle vor. Das Verfahren kann im Allgemeinen das Anlegen eines Stroms an eine Kanalschicht der Speicherzelle und das Aktivieren eines Gates der Speicherzelle durch Anlegen einer Spannung an das Gate der Speicherzelle aufweisen. Das Verfahren kann auch nach dem Aktivieren des Gates das Verarmen der Kanalschicht aufweisen, um den Strom aus der Kanalschicht in eine Aufzeichnungsschicht der Speicherzelle zu leiten, wobei sich die Aufzeichnungsschicht in einem ersten Widerstandszustand befindet. Das Verfahren kann ferner das Transformieren wenigstens eines Abschnitts der Aufzeichnungsschicht vom ersten Widerstandszustand zu einem zweiten Widerstandszustand, um ein oder mehrere Bits in die Aufzeichnungsschicht zu schreiben, aufweisen, wobei der erste Widerstandszustand und der zweite Widerstandszustand verschieden sind und wobei wenigstens eine von der Größe oder der Form des wenigstens einen transformierten Abschnitts der Aufzeichnungsschicht teilweise durch die an das Gate angelegte Spannung und den an die Kanalschicht angelegten Strom gesteuert wird.
Eine weitere Ausführungsform der vorliegenden Offenbarung sieht ein System vor. Das System kann im Allgemeinen mehrere Speicherzellen und einen Prozessor, der dafür ausgelegt ist, jede der mehreren Speicherzellen zu adressieren, aufweisen. Beispielsweise kann der Prozessor für jede der mehreren Speicherzellen im Allgemeinen dafür ausgelegt sein, einen Strom an eine Kanalschicht der Speicherzelle anzulegen und ein Gate der Speicherzelle durch Anlegen einer Spannung an das Gate der Speicherzelle zu aktivieren. Der Prozessor kann im Allgemeinen auch nach dem Aktivieren des Gates den Strom von der Kanalschicht in eine Aufzeichnungsschicht der Speicherzelle leiten, wobei sich die Aufzeichnungsschicht in einem ersten Widerstandszustand befindet. Der Prozessor kann ferner in der Lage sein, wenigstens einen Abschnitt der Aufzeichnungsschicht von einem ersten Widerstandszustand zu einem zweiten Widerstandszustand zu transformieren, um ein oder mehrere Bits in die Aufzeichnungsschicht zu schreiben, wobei der erste Widerstandszustand und der zweite Widerstandszustand verschieden sind und wobei wenigstens eine von der Größe oder der Form des wenigstens einen transformierten Abschnitts der Aufzeichnungsschicht teilweise durch die an das Gate angelegte Spannung und den an die Kanalschicht angelegten Strom gesteuert wird.
KURZBESCHREIBUNG DER ZEICHNUNG
Um die vorstehend erwähnten Merkmale der vorliegenden Offenbarung in Einzelheiten verstehen zu können, kann eine eingehendere Beschreibung der Offenbarung, die vorstehend kurz zusammengefasst wurde, mit Bezug auf Ausführungsformen gegeben werden, von denen einige in der anliegenden Zeichnung veranschaulicht sind. Es ist jedoch zu verstehen, dass die anliegende Zeichnung nur typische Ausführungsformen dieser Erfindung veranschaulicht und demgemäß den Schutzumfang nicht einschränken soll, weil die Offenbarung auch für andere gleichermaßen wirksame Ausführungsformen gelten kann. Es zeigen:
1 ein Blockdiagramm eines als Beispiel dienenden Verarbeitungssystems gemäß Ausführungsformen der vorliegenden Offenbarung,
2 eine als Beispiel dienende Architektur einer Speicherzelle gemäß Ausführungsformen der vorliegenden Offenbarung,
3 ein Flussdiagramm als Beispiel dienender Operationen, die verwendet werden können, um mehrere Bits in einer Speicherzelle aufzuzeichnen, gemäß Ausführungsformen der vorliegenden Offenbarung,
die 4A–4C verschiedene Beispiele zum Steuern der Größe und/oder der Form eines aufgezeichneten Bits gemäß Ausführungsformen der vorliegenden Offenbarung,
die 5A–5C verschiedene Beispiele zum Steuern der Größe und/oder der Form eines aufgezeichneten Bits gemäß einer anderen Ausführungsform der vorliegenden Offenbarung,
6 eine als Beispiel dienende Architektur einer Kette von Speicherzellen gemäß Ausführungsformen der vorliegenden Offenbarung,
die 7A–7C ein Beispiel davon, wie eine Kette von Speicherzellen programmiert werden kann, gemäß Ausführungsformen der vorliegenden Offenbarung,
8 eine als Beispiel dienende Architektur einer Speicherzelle mit einer Aufzeichnungsschicht, die ein Verarmungsgebiet unterstützen kann, gemäß Ausführungsformen der vorliegenden Offenbarung,
9 eine Graphik, die eine als Beispiel dienende Codierung von Widerstandstopologien für eine Speicherzelle gemäß Ausführungsformen der vorliegenden Offenbarung zeigt, und
10 eine als Beispiel dienende Architektur einer Speicherzelle mit mehreren Phasenänderungsschichten gemäß Ausführungsformen der vorliegenden Offenbarung.
Zur Erleichterung des Verständnisses wurden, wo immer möglich, identische Bezugszahlen verwendet, um identische Elemente, die den Figuren gemeinsam sind, zu bezeichnen. Es wird erwogen, dass in einer Ausführungsform offenbarte Elemente vorteilhaft in anderen Ausführungsformen verwendet werden können, ohne dies spezifisch zu erwähnen.
DETAILLIERTE BESCHREIBUNG
Gemäß verschiedenen Aspekten der vorliegenden Offenbarung können die hier beschriebenen Techniken, Vorrichtungen, Systeme usw. allgemein für das Speichern mehrerer Bits in einer oder mehreren Speicherzellen, beispielsweise auf der Grundlage einer Sequenz von Spannungsprofilen (und Stromprofilen) mit einer gesteuerten Amplitude und zeitlichen Breite, welche auf die eine oder mehreren Speicherzellen angewendet werden, verwendet werden. Zusätzlich können die hier beschriebenen Techniken allgemein für das Steuern der Größe und/oder der Form eines Gebiets eines Aufzeichnungsmaterials (beispielsweise eines Phasenänderungsmaterials, eines ReRAM-Materials usw.) verwendet werden, das von einem Zustand in einen anderen transformiert wird und einen zustandsabhängigen Widerstand aufweist. Beispielsweise kann, wie nachstehend in weiteren Einzelheiten beschrieben wird, die Größe eines transformierten Gebiets teilweise durch die Verwendung eines Gates (einer Speicherzelle) zum Steuern der Position, wo der Strom in die Aufzeichnungsschicht hinein und aus dieser heraus fließt, gesteuert werden.
Verschiedene Aspekte der Offenbarung werden nachstehend vollständiger mit Bezug auf die anliegende Zeichnung beschrieben. Diese Offenbarung kann jedoch in vielen verschiedenen Formen verwirklicht werden und sollte nicht als auf eine spezifische in dieser Offenbarung vorgestellte Struktur oder Funktion eingeschränkt ausgelegt werden. Vielmehr werden diese Aspekte bereitgestellt, damit diese Offenbarung gründlich und vollständig ist und der Schutzumfang der Offenbarung Fachleuten voll vermittelt wird. Auf der Grundlage der hier dargelegten Lehren sollten Fachleute verstehen, dass der Schutzumfang der Offenbarung jeden Aspekt der hier dargelegten Offenbarung abdecken soll, ungeachtet dessen, ob er unabhängig von einem anderen Aspekt der Offenbarung implementiert ist oder mit einem anderen Aspekt der Offenbarung kombiniert ist. Beispielsweise kann eine Vorrichtung unter Verwendung einer Anzahl der hier dargelegten Aspekte implementiert werden oder kann ein Verfahren unter Verwendung einer Anzahl der hier dargelegten Aspekte verwirklicht werden. Zusätzlich soll der Schutzumfang der Offenbarung eine solche Vorrichtung oder ein solches Verfahren abdecken, das unter Verwendung einer anderen Struktur, Funktionalität oder Struktur und Funktionalität zusätzlich zu den verschiedenen Aspekten der hier dargelegten Offenbarung oder anders als die verschiedenen Aspekte der hier dargelegten Offenbarung verwirklicht wird. Es sei bemerkt, dass jeder Aspekt der hier dargelegten Offenbarung durch ein oder mehrere Elemente eines Anspruchs verwirklicht werden kann.
Das Wort ”beispielhaft” soll hier ”als ein Beispiel, ein Fall oder eine Veranschaulichung dienend” verstanden werden. Jeder hier als ”beispielhaft” beschriebene Aspekt ist nicht notwendigerweise als gegenüber anderen Aspekten bevorzugt oder vorteilhaft auszulegen. Es sei bemerkt, dass die hier offenbarten Figuren nicht maßstabsgerecht gezeichnet sein können und nicht tatsächliche oder relative Größen angeben können.
1 ist ein Blockdiagramm eines Beispiels eines Verarbeitungssystems 100, worin eine oder mehrere Ausführungsformen der vorliegenden Offenbarung verwendet und/oder verwirklicht werden können. Beispielsweise kann das Verarbeitungssystem 100, wie nachstehend in weiteren Einzelheiten beschrieben wird, eine oder mehrere Speicherzellen aufweisen (wie beispielsweise in den 2, 6, 8, 10–11 usw. dargestellt ist) und dafür ausgelegt sein, ein oder mehrere Bits (wie beispielsweise in den 4A–4C, 5A–5C usw. dargestellt ist) in jeder von der einen oder den mehreren Speicherzellen unter Verwendung der hier vorgestellten Techniken zu speichern.
Wie gezeigt ist, kann das Verarbeitungssystem 100 einen Prozessor 102, eine Speichervorrichtung (beispielsweise einen Speicher) 104, einen Zeilendecodierer 106 und einen Spaltendecodierer 108 aufweisen. Die Speichervorrichtung 104 kann mehrere Speicherzellen (nicht dargestellt) aufweisen, die in einer Feldformation aus Zeilen und Spalten angeordnet sein können. Der Prozessor 102 kann durch den Zeilendecodierer 106 und den Spaltendecodierer 108 mit dem Feld von Speicherzellen (in der Speichervorrichtung 104) verbunden sein. Bei einem Beispiel können individuelle Speicherzellen durch eine Anordnung von Wortleitungen (WL) und Bitleitungen (BL) programmiert oder abgefragt werden. Die WL können sich entlang den Zeilen des Felds erstrecken, und die BL können sich entlang den Spalten des Felds erstrecken. Eine individuelle Speicherzelle kann an einer Verbindungsstelle zwischen den WL und den BL existieren. Bei einem anderen Beispiel kann eine Kette von Speicherzellen (beispielsweise wie in den 6–7 dargestellt ist) auch durch die Anordnung von WL und BL programmiert oder abgefragt werden. Im Allgemeinen kann der Zeilendecodierer 106 während eines Lese-/Schreibzyklus (beispielsweise über eine Wählvorrichtung) eine Zeile von Speicherzellen, in die geschrieben oder aus denen gelesen werden soll, auswählen. Ähnlich kann der Spaltendecodierer 108 (beispielsweise über eine Wählvorrichtung) eine Spaltenadresse von Speicherzellen für den Lese-/Schreibzyklus auswählen. Beispiele von Wählvorrichtungen können Transistoren (beispielsweise einen Typ eines Feldeffekttransistors (FET), einen Typ eines Bipolar-Sperrschichttransistors (BJT) usw.), Dioden und dergleichen einschließen. Einige Beispiele eines Transistors können Metall-Oxid-(MOS)-Transistoren usw. einschließen. Der Transistor kann aus Polysilicium bestehen.
Gemäß verschiedenen Ausführungsformen kann jede der Speicherzellen innerhalb der Speichervorrichtung 104 einen Typ einer Speicherzelle aufweisen, der einen zustandsabhängigen Widerstand aufweist, so dass Daten auf der Grundlage des bestimmten Zustands der Speicherzelle in der Zelle gespeichert werden können. Beispielsweise kann gemäß einigen Ausführungsformen jede der Speicherzellen eine Phasenänderungsspeicherzelle (PCM-Zelle), eine resistive RAM-Zelle (ReRAM-Zelle) und dergleichen aufweisen. Gemäß verschiedenen Ausführungsformen kann jede der Speicherzellen innerhalb der Speichervorrichtung 104 einen Speicherzellentyp aufweisen, der Daten auf der Grundlage der magnetischen Polarisation von Speicherelementen innerhalb der Zellen speichern kann, wie ein magnetischer RAM (MRAM) und dergleichen.
2 zeigt eine Architektur einer Speicherzelle 200 gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Die Speicherzelle 200 kann ein Beispiel einer von mehreren Speicherzellen innerhalb der Speichervorrichtung 104 sein. Wie gezeigt ist, kann die Speicherzelle 200 eine Gate-Elektrode 202, eine Isolatorschicht 204, eine Kanalschicht 206, eine Aufzeichnungsschicht 208 und eine Substratschicht 210 aufweisen. Die Substratschicht 210 kann von einem Typ eines Materials sein, das verglichen mit der Aufzeichnungsschicht eine verhältnismäßig geringe elektrische Leitfähigkeit aufweist, einschließlich Materialien in der Art von Oxiden und Nitriden, wie SiOx, SiNx, C, AlOx, oder eines anderen Materials mit einer geringen elektrischen Leitfähigkeit. Die Substratschicht 210 könnte auch aus einem Material mit einer Schmelztemperatur bestehen, die größer ist als die Schmelztemperatur des Aufzeichnungsschichtmaterials, und sie könnte als eine Trennschicht zwischen zwei Phasenänderungsaufzeichnungsschichtmaterialien dienen. Im Allgemeinen könnte das Material für die Substratschicht 210 ein beliebiges Material sein, auf dem eine Aufzeichnungsschicht (beispielsweise eine Aufzeichnungsschicht 208) abgeschieden werden kann. Gemäß einer zusätzlichen Ausführungsform (nicht dargestellt) könnte das Substrat eine Abstandsschicht sein, welche zwei Aufzeichnungsschichten trennt. Für den Fall eines PCM würde die Abstandsschicht aus einem Material ausgewählt werden, dessen Schmelztemperatur oberhalb der Schmelztemperatur des PCM liegt. Die Abstandsschicht könnte aus einem Material in der Art von TiN oder Polysilicium bestehen. Die Leitfähigkeit der Abstandsschicht würde gewählt werden, um zu ermöglichen, dass ein erheblicher Betrag des Kanalstroms durch die Abstandsschicht hindurchtritt, die anderen Aufzeichnungsschichten jedoch nicht kurzgeschlossen werden.
Die Gate-Elektrode 202 kann Teil einer Wählvorrichtung in der Art eines Transistors, einer Diode oder dergleichen sein, die verwendet werden kann, um die Speicherzelle 200 zu adressieren. Falls die Wählvorrichtung beispielsweise eine Wählvorrichtung mit drei Anschlüssen in der Art eines Transistors ist, könnte die Gate-Elektrode 202 des Transistors mit einer von mehreren WL gekoppelt werden, während die Drain-Elektrode und die Source-Elektrode des Transistors mit BL bzw. mit der Masse verbunden werden. Ferner kann gemäß einigen Ausführungsformen, wenngleich dies nicht dargestellt ist, eine Gate-Elektrode alternativ oder zusätzlich unterhalb der Aufzeichnungsschicht aufgenommen sein.
Die Kanalschicht 206 kann einen beliebigen Typ eines Halbleitermaterials (wie beispielsweise Polysilicium oder Silicium) aufweisen, der ein Verarmungsgebiet unterstützen kann und undotiert, n-leitend oder p-leitend sein kann. Die Dotierung kann durch einen Implantationsschritt bereitgestellt werden. Im Allgemeinen kann, wenn eine Spannung (oder ein Strom) an die Gate-Elektrode 202 angelegt wird, ein elektrischer Strom von der Source- zur Drain-Elektrode des Transistors fließen (beispielsweise durch die Kanalschicht 206). Der Betrag des elektrischen Stroms, der fließt, kann eine Funktion der an die Gate-Elektrode 202 angelegten Spannung (oder des daran angelegten Stroms) sein. Abhängig davon, ob die Wählvorrichtung (beispielsweise der Transistor) als eine im Anreicherungsmodus oder im Verarmungsmodus arbeitende Wählvorrichtung ausgelegt ist, erlaubt eine in Bezug auf die Source-Elektrode an die Gate-Elektrode 202 angelegte Spannung von 0 V, dass ein Strom von der Source- zur Drain-Elektrode fließt. Ein im Verarmungsmodus arbeitender Transistor kann beispielsweise ermöglichen, dass ein Strom bei einer Spannung von 0 V von der Gate- zur Source-Elektrode von der Source- zur Drain-Elektrode fließt (beispielsweise durch den Kanal 206), während der Stromfluss (durch den Kanal 206) blockiert wird, indem die Gate-Spannung auf einen anderen endlichen Wert geändert wird. Der Strom kann dann von der Drain-Elektrode durch die Aufzeichnungsschicht 208 der Speicherzelle 200 fließen. Die Aufzeichnungsschicht kann aus einem beliebigen Material bestehen, bei dem sich der Widerstand ändert, wenn ein Strom durch die Aufzeichnungsschicht fließt. Dies schließt die Klasse der Phasenänderungs- und RRAM-Materialien ein. Phasenänderungsmaterialien schließen TeGeSb mit verschiedenen Zusammensetzungen ein. RRAM-Materialien schließen Metalloxide, wie SiOx, TaOx, TiOx, HfOx, NiOx, NbOx, ScOx, ErOx, YOx, ZrOx und andere Metalloxide, Metallnitride, wie SiNy, TaNy, TiNy und andere Metallnitride, sowie zusammengesetzte Schichten, die eine oder mehrere Schichten eines Oxids oder Nitrids enthalten, ein. Das RRAM-Material kann auch mehr Bestandteile als ein binäres Material aufweisen. Es könnte beispielsweise ein Material mit einer ternären oder einer quaternären Zusammensetzung sein. Die Aufzeichnungsschicht könnte auch bewegliche Ionenspezies, wie Ag, enthalten. Wie nachstehend in weiteren Einzelheiten beschrieben wird, kann im Allgemeinen der Betrag des Stroms, der durch die Aufzeichnungsschicht 208 fließen kann, teilweise durch den Betrag der an die Gate-Elektrode 202 angelegten Spannung (oder des daran angelegten Stroms) gesteuert werden.
Die Isolatorschicht 204 kann die Gate-Elektrode 202 und die Kanalschicht 206 trennen und allgemein verwendet werden, um zu verhindern, dass ein Strom (durch die Kanalschicht 206 geführt) durch die Gate-Elektrode 202 zurückfließt (beispielsweise wenn die Kanalschicht verarmt ist) (oder sie kann diesen Strom verringern). Beispiele von Materialien, die für die Isolatorschicht 204 verwendet werden können, umfassen verschiedene Oxid-, Nitrid- oder andere Materialien, wie Siliciumoxid, Siliciumnitrid, Aluminiumoxid, Hafniumoxid, Zirkoniumoxid oder Kohlenstoff.
Die Aufzeichnungsschicht 208 kann in der Lage sein, eine Anzahl verschiedener nicht flüchtiger Speichertypen zu unterstützen. Beispielsweise kann die Aufzeichnungsschicht 208 mit Speichertypen, die einen zustandsabhängigen Widerstand aufweisen, kompatibel sein, wie verschiedenen Typen von PCM, verschiedenen Typen von ReRAM und anderen. Bei einem anderen Beispiel kann die Aufzeichnungsschicht 208 mit Speichertypen kompatibel sein, die ein oder mehrere magnetische Polarisationsfelder (beispielsweise mit einer oder mehreren magnetischen Tunnelübergangs-(MTJ)-Schichten) unterstützen können, wie MRAM usw.
Gemäß einigen Ausführungsformen können für PCM die Phasenänderungsmaterialien, die innerhalb der Aufzeichnungsschicht 208 verwendet werden können, ein beliebiges von Germaniumantimon (GeSb), Germaniumtellurium (GeTe), Sb2Te3, Ge2Te2Te5 oder Kombinationen davon, die Germaniumantimontellurium (GeSbTe oder GST) enthalten, und Legierungen davon sowie diese Materialien mit Hinzufügungen anderer Materialien, wie Sn, einschließen. Andere PCM-Materialien schließen Ga-Sb, Mg-Sb, Al-Sb, Al-Sb-Te, In, Ga, Te, Ge, Sb oder Bi enthaltende Materialien oder andere Chalcogenide ein. Jedes dieser Phasenänderungsmaterialien kann im Allgemeinen eine oder mehrere verschiedene Materialeigenschaften (elektrische und/oder thermische Eigenschaften) aufweisen, die eine oder mehrere Verbesserungen gegenüber herkömmlichen nicht flüchtigen Speichertypen bieten können. Beispielsweise kann die Aufzeichnungsschicht 208 verschiedene Typen von einphasigen Phasenänderungsmaterialien, Phasentrennungslegierungen, langsamere kristalline Legierungen mit einer höheren Viskosität usw. einschließen. Die einphasigen Legierungen können hohe Löschgeschwindigkeiten bieten, und die Phasentrennungslegierungen und die langsameren kristallinen Legierungen mit einer höheren Viskosität können niedrigere Schmelztemperaturen und/oder längere kristalline Zeiten aufweisen, welche eine höhere Zyklusfähigkeit bieten können.
Gemäß einigen Ausführungsformen können für ReRAM die Materialien, die innerhalb der Aufzeichnungsschicht 208 verwendet werden können, beliebige Materialien einschließen, die Filamente und/oder Sauerstofffehlstellen verwenden, um eine Widerstandsschaltung zwischen verschiedenen Zuständen zu implementieren. Gemäß einigen Ausführungsformen können für ReRAM die Materialien, die innerhalb der Aufzeichnungsschicht 208 verwendet werden können, Metalloxide, wie Hf-O, Ta-O, Ti-O, Ni-O, Nb-O, Sc-0, Er-O, Y-O, Zr-O oder andere Metalloxide, einschließen. Gemäß einigen Ausführungsformen kann die Schicht 208 ferner in eine Gruppe von Schichten unterteilt sein, die unterschiedliche Dicken aufweisen und aus verschiedenen Materialien bestehen, einschließlich verschiedener Metalloxide mit unterschiedlichen Zusammensetzungen oder Bestandteilen. Das Metalloxid der Schicht 208 kann ein binäres Oxid oder ein ternäres Oxid einschließen, ist jedoch nicht darauf beschränkt. Die Schicht 208 kann auch eine oder mehrere Schichten repräsentieren, welche Materialien vom CBRAM-Typ, wie Cu oder Ag in einer Cu-enthaltenden Matrix, aufweisen.
Aus Gründen der Klarheit werden nachstehend bestimmte Aspekte der Techniken für PCM beschrieben, und PCM-Terminologie wird in einem großen Teil der nachstehenden Beschreibung verwendet. Es ist jedoch zu verstehen, dass die nachstehend beschriebenen Techniken auch für andere Materialien verwendet werden können, die einen zustandsabhängigen Widerstand aufweisen, wie ReRAM usw.
Wie vorstehend erwähnt wurde, wird allgemein das Speichern von Daten in einem Phasenänderungsmaterial erreicht, indem das Phasenänderungsmaterial erwärmt wird, bis es in einen (amorphen) Zustand eines hohen Widerstands zurückgesetzt wird oder in einen (kristallinen) Zustand eines geringen Widerstands gesetzt wird. Beispielsweise sei mit Bezug auf die Speicherzelle 200 bemerkt, dass durch das Anlegen einer Spannung an die Gate-Elektrode 202 der Strom, der in das Phasenänderungsmaterial in der Aufzeichnungsschicht 208 abgelenkt wird, thermische Energie erzeugen kann, die bewirken kann, dass das Phasenänderungsmaterial zwischen Zuständen übergeht. Im Allgemeinen kann für das Überführen des Phasenänderungsmaterials in den amorphen Zustand ein Rücksetzimpuls großer Amplitude (beispielsweise oberhalb der Schmelztemperatur des Phasenänderungsmaterials) und kurzer Dauer an das Phasenänderungsmaterial angelegt werden, um es zu schmelzen (beispielsweise in einen geschmolzenen Zustand zu versetzen) und zu ermöglichen, dass das Phasenänderungsmaterial schnell abkühlt, so dass es in einem ungeordneten amorphen Zustand verbleibt. Um das Phasenänderungsmaterial in den kristallinen Zustand zu versetzen, kann ein Setzimpuls (mit einer ausreichenden Amplitude, so dass er oberhalb der Glasübergangstemperatur des Phasenänderungsmaterials liegt) an das Phasenänderungsmaterial angelegt werden und während einer ausreichenden Zeit gehalten werden, um zu ermöglichen, dass das Phasenänderungsmaterial zu einem geordneten Widerstandszustand kristallisiert. Gemäß einigen Ausführungsformen kann der Zustand eines hohen Widerstands verwendet werden, um ein ”0”-Datenbit zu speichern, und kann der Zustand eines niedrigen Widerstands verwendet werden, um ein ”1”-Datenbit zu speichern.
Im Allgemeinen können eine oder mehrere hier beschriebene Techniken verwendet werden, um einen dreidimensionalen Speicher in einem zweidimensionalen Aufzeichnungsmedium (beispielsweise in der Art der Aufzeichnungsschicht 208) zu erreichen. Wie nachstehend in weiteren Einzelheiten beschrieben wird, können es beispielsweise im Gegensatz zur Bildung mehrerer aufeinander folgender Aufzeichnungsschichten (wie es typischerweise bei herkömmlichen Aufzeichnungsverfahren geschieht) die hier vorgestellten Techniken ermöglichen, mehrere Bits in einer einzigen Schicht eines Aufzeichnungsmediums zu speichern, beispielsweise durch Anlegen einer Sequenz von Stromsignalen mit einer gesteuerten Amplitude und/oder zeitlichen Breite und Steuern (oder Einstellen) der Größe und/oder der Form eines aufgezeichneten Bitgebiets im Aufzeichnungsmedium, um ein 3D-Volumenmedium zu erreichen.
3 zeigt beispielsweise Operationen 300, die verwendet werden können, um mehrere Bits in wenigstens einer Speicherzelle in der Art der Speicherzelle 200 gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung aufzuzeichnen (oder zu schreiben, zu speichern, zu programmieren usw.).
Die Operationen können bei 302 beginnen, wo ein elektrischer Strom an eine Kanalschicht der Speicherzelle angelegt werden kann. Beispielsweise kann die Kanalschicht der Speicherzelle gemäß einigen Ausführungsformen aus einem Halbleitermaterial bestehen, das ein Verarmungsgebiet unterstützen kann. Bei 304 kann das Gate der Speicherzelle durch Anlegen einer Spannung an das Gate der Speicherzelle aktiviert werden. Bei 306 kann der Kanal nach dem Aktivieren des Gates verarmt werden, um den Strom aus der Kanalschicht in eine Aufzeichnungsschicht einer Speicherzelle zu leiten, wobei sich die Aufzeichnungsschicht in einem ersten Widerstandszustand (beispielsweise einem amorphen Zustand) befindet. Beispielsweise kann gemäß einer Ausführungsform, abhängig von der Amplitude der an das Gate angelegten Spannung, ein Abschnitt der Kanalschicht verarmt werden (d. h. Elektronen können durch den Abschnitt der Kanalschicht geräumt werden, so dass der Abschnitt keine Elektrizität leiten kann), wodurch der Strom in die Aufzeichnungsschicht gezwungen wird (oder, beispielsweise als Ergebnis des Coulombschen Gesetzes, abgelenkt wird).
Bei 308 kann ein Abschnitt der Aufzeichnungsschicht vom ersten Widerstandszustand zu einem zweiten Widerstandszustand transformiert werden, um ein oder mehrere Bits in die Aufzeichnungsschicht zu schreiben, wobei der erste Widerstandszustand und der zweite Widerstandszustand verschieden sind. Gemäß einer Ausführungsform, bei der die Aufzeichnungsschicht beispielsweise aus einem Phasenänderungsmaterial besteht, kann ein Abschnitt der Aufzeichnungsschicht infolge der Erwärmung, die durch den an die Kanalschicht angelegten und in die Aufzeichnungsschicht abgelenkten Strom erzeugt wird, einen Übergang von einem ersten Widerstandszustand zu einem zweiten Widerstandszustand durchmachen. In einigen Fällen (beispielsweise für ein Phasenänderungsmaterial) kann der erste Widerstandszustand ein amorpher Zustand sein, kann der zweite Widerstandszustand ein kristalliner Zustand sein und kann der Übergang vom amorphen Zustand in den kristallinen Zustand durch Anlegen eines Setzstromimpulses erreicht werden. In anderen Fällen (wobei beispielsweise wiederum auf ein Phasenänderungsmaterial Bezug genommen wird) kann der erste Widerstandszustand der kristalline Zustand sein, kann der zweite Widerstandszustand ein amorpher Zustand sein und kann der Übergang vom kristallinen Zustand in den amorphen Zustand durch Anlegen eines Rücksetzstromimpulses erreicht werden. In wieder anderen Fällen können der erste Widerstandszustand und der zweite Widerstandszustand einer von mehreren Zwischenzuständen sein, wobei dies von den jeweiligen Eigenschaften des in der Aufzeichnungsschicht verwendeten Phasenänderungsmaterials abhängt. Beispielsweise können, wie vorstehend beschrieben wurde, verschiedene Legierungen eines Phasenänderungsmaterials unterschiedliche Materialeigenschaften, wie Glasübergangstemperaturen, Schmelzpunkttemperatur usw., aufweisen, welche die Größenordnungen zwischen Widerstandszuständen beeinflussen können.
Gemäß einigen Ausführungsformen kann zumindest eine von der Größe und der Form des wenigstens einen transformierten Abschnitts gesteuert werden, teilweise durch die an das Gate angelegte Spannung und den an die Kanalschicht angelegten Strom. Wie nachstehend beispielsweise in weiteren Einzelheiten beschrieben wird, können abhängig von der Größe und/oder der Form von jedem von dem einen oder den mehreren transformierten Abschnitten unterschiedliche Niveaus erreicht werden, was eine Mehrbitaufzeichnung ermöglichen kann.
Gemäß einer Ausführungsform der vorliegenden Offenbarung kann das Steuern der Größe und/oder der Form des einen oder der mehreren Bits in der Aufzeichnungsschicht das Steuern der Breite jedes transformierten Abschnitts der Aufzeichnungsschicht einschließen. Die 4A–4C zeigen beispielsweise ein Beispiel davon, wie drei verschiedene Aufzeichnungspegel (mit drei verschiedenen Breiten aufgezeichneter Gebiete) erreicht werden können, und zwar teilweise durch das Steuern der an die Speicherzelle angelegten Spannung und/oder des daran angelegten Stroms, gemäß einer Ausführungsform der vorliegenden Offenbarung. Jede der in den 4A–4C dargestellten Speicherzellen kann jeweils ein Beispiel der in den 2, 8, 11 usw. offenbarten Speicherzellen sein.
Wie in den 4A–4C dargestellt ist, können Spannungssignale(-impulse) 402A, 402B, 402C und Schreibstromsignale(-impulse) 404A, 404B, 404C verwendet werden, um die Breite der jeweiligen aufgezeichneten Bitgebiete 406A, 406B und 406C in jeder der Speicherzellen zu steuern. Gemäß dieser Ausführungsform kann die Breite der aufgezeichneten Bitgebiete 406A, 406B und 406C (in jeder der Speicherzellen) durch Anlegen von Konstantspannungssignalen an das Gate der Speicherzelle und Ändern der Schreibstromsignale, die an den Kanal der Speicherzelle angelegt werden, gesteuert werden.
Bei einem Beispiel kann ein Bit geringer Breite mit einer Breite w₁ (beispielsweise ein Niveau) durch Anlegen eines Spannungssignals 402A konstanter Amplitude an das Gate der Speicherzelle und Anlegen eines Schreibstromsignals 404A geringer Amplitude aufgezeichnet werden (wie in 4A dargestellt ist). Bei einem anderen Beispiel kann ein Bit mittlerer Breite mit einer Breite w₂ (beispielsweise ein zweites Niveau) durch Anlegen eines Spannungssignals 402B konstanter Amplitude an das Gate der Speicherzelle und Anlegen eines Schreibstromsignals 404B mittlerer Amplitude aufgezeichnet werden (wie in 4B dargestellt ist). Bei einem weiteren Beispiel kann ein Bit hoher Breite mit einer Breite w₃ (beispielsweise ein drittes Niveau) durch Anlegen eines Spannungssignals 402C konstanter Amplitude an das Gate der Speicherzelle und Anlegen eines Schreibstromsignals 404C hoher Amplitude aufgezeichnet werden (wie in 4C dargestellt ist). Im Allgemeinen kann es durch Anlegen einer konstanten Gate-Spannung und Ändern des Stroms (beispielsweise wie in den 4A–4C dargestellt ist) möglich sein, für Abschnitte der Aufzeichnungsschicht, die direkt unter dem Gate liegen, über die gesamte Tiefe der Aufzeichnungsschicht aufzuzeichnen. Wenn der Strom jedoch durch die Aufzeichnungsschicht in Abschnitte läuft, die sich nicht direkt unterhalb des Gates befinden, kann der Strom nicht so tief eindringen, was Gebiete unterschiedlicher Breite (in der Art der transformierten Gebiete 406A–406C) ermöglichen kann.
Wenngleich die Spannungssignale 402A–C und die Schreibstromsignale 404A–C als Rechteckimpulse dargestellt sind, können die Spannungssignale 402A–C und die Schreibstromsignale 404A–C auch in Form einer Anzahl anders geformter Impulse (beispielsweise in der Art dreieckiger usw.) auftreten. Ferner können, wenngleich dies nicht dargestellt ist, sowohl die Amplitude als auch/oder die zeitliche Breite der Spannungs- und Schreibstromsignale gesteuert werden.
Gemäß einer Ausführungsform der vorliegenden Offenbarung kann das Steuern der Größe und/oder der Form des einen oder der mehreren Bits in der Aufzeichnungsschicht das Steuern der Tiefe jedes transformierten Abschnitts der Aufzeichnungsschicht einschließen.
Die 5A–5C zeigen ein anderes Beispiel davon, wie mehrere (beispielsweise drei) verschiedene Aufzeichnungsniveaus (mit drei verschiedenen Breiten aufgezeichneter Gebiete) erreicht werden können, und zwar teilweise durch das Steuern der an die Speicherzelle angelegten Spannung und/oder des daran angelegten Stroms, gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. Jede der in den 5A–5C dargestellten Speicherzellen kann jeweils ein Beispiel der in den 2, 8, 11 usw. dargestellten Speicherzellen sein.
Wie in den 5A–5C dargestellt ist, können Spannungssignale(-impulse) 502A, 502B, 502C und Schreibstromsignale(-impulse) 504A, 504B, 504C verwendet werden, um die Tiefe aufgezeichneter Bitgebiete 506A, 506B bzw. 506C in jeder der Speicherzellen zu steuern. Gemäß dieser Ausführungsform kann die Tiefe der aufgezeichneten Bitgebiete 506A, 506B und 506C (in jeder der Speicherzellen) durch Ändern der Amplitude und/oder der zeitlichen Breite an das Gate der Speicherzelle angelegter Spannungssignale und Ändern der Amplitude und/oder der zeitlichen Breite an den Kanal der Speicherzelle angelegter Schreibstromsignale gesteuert werden. Durch das Ändern der Amplitude und/oder der zeitlichen Breite der Spannungs- und Stromsignale auf diese Weise kann ein feineres Steuerniveau (beispielsweise verglichen mit dem Steuern nur des Schreibstroms) über jeden Abschnitt der Aufzeichnungsschicht, der in einen anderen Widerstandszustand transformiert wird, bereitgestellt werden.
Wie dargestellt (beispielsweise in 5A), kann ein Bit geringer Tiefe mit einer Tiefe d₁ (beispielsweise ein Niveau) durch Anlegen des Spannungssignals 502A und des Schreibstromsignals 504A aufgezeichnet werden. Wie in 5B dargestellt ist, kann ein Bit mittlerer Tiefe mit einer Tiefe d₂ durch Anlegen des Spannungssignals 502B und des Schreibstromsignals 504B aufgezeichnet werden. Bei einem Beispiel kann das Spannungssignal 502B vom Spannungssignal 502A verschieden sein (d. h. in Bezug auf die Amplitude, die Form, die zeitliche Breite usw. variieren kann). Beispielsweise kann das Spannungssignal 502B eine andere Amplitude und/oder zeitliche Breite aufweisen als das Spannungssignal 502A. Bei einem Beispiel kann das Schreibstromsignal 504B vom Schreibstromsignal 504A verschieden sein. Beispielsweise kann das Schreibstromsignal 504B auch eine andere Amplitude und/oder zeitliche Breite aufweisen als das Schreibstromsignal 504A.
Wie in 5C dargestellt ist, kann ein Bit voller Tiefe mit einer Tiefe d₃ durch Anlegen des Spannungssignals 502C und des Schreibstromsignals 504C aufgezeichnet werden. Bei einem Beispiel kann das Spannungssignal 502C vom Spannungssignal 502B und vom Spannungssignal 502A verschieden sein (beispielsweise in Bezug auf die Amplitude, Form, zeitliche Breite usw. variieren). Ähnlich kann das Schreibstromsignal 504C auch vom Schreibstromsignal 504B und vom Schreibstromsignal 504A verschieden sein.
Ferner können, wenngleich dies in den 5A–5C nicht dargestellt ist, hier vorgestellte Techniken auch das Steuern der Tiefe der verschiedenen Gebiete 506A–506C durch Anlegen eines Konstantstromsignals an jede der Speicherzellen ermöglichen, während die an jede der Speicherzellen angelegte Spannung geändert wird.
Wenngleich die Spannungssignale 502A–C und die Schreibstromsignale 504A–C als Rechteckimpulse dargestellt sind, können die Spannungssignale 502A–C und die Schreibstromsignale 504A–C auch in Form einer Anzahl anders geformter Impulse (beispielsweise dreiecksförmig, mit einer anderen zeitlichen Breite usw.) vorliegen. Wenngleich ferner jede der in den 4A–4C und 5A–5C dargestellten Speicherzellen allgemein als ein mit einem einzigen Bit beschriebenes Gebiet (beispielsweise für ein Bit) dargestellt ist, können die hier vorgestellten Techniken auch auf mehr als ein Bit (beispielsweise zwei Bits, drei Bits usw.) anwendbar sein.
Wie vorstehend erwähnt wurde, kann die Speichervorrichtung (beispielsweise in 1 dargestellt) bei einigen Beispielen ein Feld von Speicherzellen mit einer oder mehreren in einer Kette verbundenen Speicherzellen aufweisen. Eine Kette kann sich, wie hier verwendet, auf zwei oder mehr Zellen beziehen, die linear verbunden sind.
6 zeigt zum Beispiel eine Architektur einer Kette 600 von Speicherzellen gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Wie gezeigt ist, kann eine Kette von drei Speicherzellen (beispielsweise die Speicherzellen 602, 604 und 606), wobei jede Speicherzelle 602, 604 und 606 ihr eigenes Gate aufweist, so verbunden sein, dass sich die jeweiligen Speicherzellen 602, 604 und 606 wenigstens eine von einer Isolatorschicht, einer Kanalschicht, einer Aufzeichnungsschicht und einem Substrat teilen können. Die Isolatorschicht, die Kanalschicht, die Aufzeichnungsschicht und das Substrat (in 6 dargestellt) können jeweilige Beispiele der Isolatorschicht 204, der Kanalschicht 206, der Aufzeichnungsschicht 208 und des Substrats 210, die in 2 dargestellt sind, sein. Dabei können die Materialien, die für die Isolatorschicht, die Kanalschicht, die Aufzeichnungsschicht und das Substrat (in 6 dargestellt) verwendet werden können, die gleichen Materialien sein, die für die Isolatorschicht 204, die Kanalschicht 206, die Aufzeichnungsschicht 208 bzw. das Substrat 210 aus 2 verwendet werden.
Gemäß einigen Ausführungsformen können die für die Isolatorschicht, die Kanalschicht, die Aufzeichnungsschicht und/oder das Substrat (in 6 dargestellt) verwendeten Materialien für jede der Speicherzellen in der Kette 600 die gleichen sein. Gemäß anderen Ausführungsformen können die für die Isolatorschicht, die Kanalschicht, die Aufzeichnungsschicht und/oder das Substrat verwendeten Materialien für jede der Speicherzellen in der Kette 600 verschieden sein. Mit Bezug auf die Aufzeichnungsschicht in 6 sei beispielsweise bemerkt, dass in einigen Fällen die Verwendung der gleichen (oder verschiedenen) Materialien für die Aufzeichnungsschicht für jede der Speicherzellen in der Kette eine größere Steuerung über die verschiedenen Widerstandszustände bereitstellen kann, die zwischen den verschiedenen Zellen erreicht werden können. Beispielsweise können in einigen Fällen für PCM verschiedene Legierungen eines Phasenänderungsmaterials (wie beispielsweise GST) für die verschiedenen Aufzeichnungsschichten verwendet werden.
Wie vorstehend erwähnt wurde, ermöglichen die hier vorgestellten Techniken gemäß einigen Ausführungsformen das Aufzeichnen von Bitgebieten unterschiedlicher Größen und/oder Formen für jede Speicherzelle in einer Kette von Speicherzellen. Beispielsweise sei mit Bezug auf die Kette 600 erwähnt, dass die hier vorgestellten Techniken verwendet werden können, um ein Bitgebiet für die Speicherzelle 602 aufzuzeichnen, das eine andere Größe und/oder Form aufweist als ein aufgezeichnetes Bitgebiet für die Speicherzelle 604 und die Speicherzelle 606.
Gemäß einer Ausführungsform kann das Programmieren (oder Beschreiben) jeder der Speicherzellen 602, 604 und 606 sequenziell erfolgen (d. h. eine zur Zeit), um ein Bitgebiet mit einer anderen Größe und/oder Form für jede der Speicherzellen 602, 604 und 606 aufzuzeichnen (in einer Kette 600). Beim sequenziellen Schreiben kann eine Speicherzelle zur Zeit durch Ausschalten der Gates einer anderen Speicherzelle in der Kette, die gegenwärtig nicht programmiert wird, programmiert werden. Im Allgemeinen wird, wenn ein Strom an den Kanal einer Kette von Speicherzellen angelegt wird, der Strom nur in der Speicherzelle, deren Gate eingeschaltet ist (beispielsweise mit einer an das Gate angelegten Spannung) in die Aufzeichnungsschicht abgelenkt. Für die restlichen Speicherzellen (bei denen beispielsweise eine Spannung von Null an das Gate angelegt wird) fließt der Strom weiter durch den Kanal.
Wie in 7A dargestellt ist, kann beispielsweise in einem Fall ein Bitgebiet 702 zuerst in der Speicherzelle 602 aufgezeichnet werden (wobei beispielsweise die Gates der Speicherzellen 604 und 606 ausgeschaltet sind), indem ein Spannungssignal an das Gate der Speicherzelle 602 angelegt wird und ein Schreibstromsignal an den Kanal angelegt wird. Wie in 7B dargestellt ist, kann nach der Aufzeichnung des Bitgebiets 702 ein Bitgebiet 704 in der Speicherzelle 604 aufgezeichnet werden (wobei beispielsweise die Gates der Speicherzellen 602 und 606 ausgeschaltet sind), indem ein Spannungssignal an das Gate der Speicherzelle 604 angelegt wird und ein Schreibstromsignal an den Kanal angelegt wird. Schließlich kann, wie in 7C dargestellt ist, nach der Aufzeichnung des Bitgebiets 704 ein Bitgebiet 706 in der Speicherzelle 606 aufgezeichnet werden (wobei beispielsweise die Gates der Speicherzellen 602 und 604 ausgeschaltet sind), indem ein Spannungssignal an das Gate der Speicherzelle 606 angelegt wird und ein Schreibstromsignal an den Kanal angelegt wird. Im Allgemeinen kann das Aufzeichnen jeder Speicherzelle in dieser sequenziellen Weise jedoch für eine Anzahl von Speicherzellen, die in einer Kette verbunden sein können, fortgesetzt werden.
Gemäß der in den 7A–7C dargestellten Ausführungsform können Bitgebiete 702, 704 und 706 mit unterschiedlichen Größen und/oder Formen für jede der Speicherzellen 602, 604 und 606 in der Kette 600 erhalten werden, indem die vorstehend mit Bezug auf die 4A–4C und 5A–5C beschriebenen Techniken verwendet werden. Beispielsweise können, wie vorstehend beschrieben wurde, unterschiedliche Breiten für die Bitgebiete 702, 704 und 706 erhalten werden, indem die gleiche Spannung an die Speicherzellen angelegt wird (wenn sie eingeschaltet sind) und das an den Kanal angelegte Stromsignal für jede der Speicherzellen geändert wird. Bei einem anderen Beispiel können, wie vorstehend beschrieben, unterschiedliche Tiefen für die Bitgebiete 702, 704 und 706 erhalten werden, indem die Gate-Spannungen und die Schreibströme für jede der Speicherzellen variiert werden (oder unterschiedliche Gate-Spannungen und Schreibströme an jede der Speicherzellen angelegt werden). Bei einem weiteren Beispiel können unterschiedliche Tiefen für die Bitgebiete 702, 704 und 706 erhalten werden, indem ein konstantes Schreibstromsignal an den Kanal für jede der Speicherzellen angelegt wird und die an jede der Speicherzellen angelegten Gate-Spannungen geändert werden.
Gemäß einer anderen Ausführungsform (die nicht dargestellt ist) kann das Programmieren (oder Beschreiben) jeder der Speicherzellen 602, 604 und 606 parallel (oder gleichzeitig) erfolgen, um Bitgebiete unterschiedlicher Größe und/oder Form für jede der Speicherzellen 602, 604 und 606 in der Kette 600 aufzuzeichnen. Im Allgemeinen kann, wenn gleichzeitig geschrieben wird, der an den Kanal angelegte Strom für jede der Speicherzellen gleich sein und können die an jede der Speicherzellen angelegten Gate-Spannungen verschieden sein. Auf diese Weise kann die Tiefe von jedem der Bitgebiete, die in den Speicherzellen aufgezeichnet werden, gesteuert werden. Weil gemäß dieser Ausführungsform im Allgemeinen jede der Speicherzellen eingeschaltet sein kann (beispielsweise mit einer an die Gates von jeder der Speicherzellen angelegten Spannung), wenn die Zellen gleichzeitig programmiert werden, und jede der verschiedenen Aufzeichnungsschichten innerhalb der Speicherzellen unterschiedliche Größenordnungen des Widerstands aufweisen kann, kann bei einigen Beispielen ein Stromtreiber verwendet werden, um einen konstanten Strom durch jede der Speicherzellen aufrechtzuerhalten. Bei anderen Beispielen kann eine Rückkopplungsschaltung (mit einem Mechanismus, der in der Lage ist, den Strom dynamisch zu messen, eine Rückkopplung bereitzustellen und die an jede der Speicherzellen angelegte Spannung einzustellen) verwendet werden, um durch jede der Speicherzellen einen konstanten Strom aufrechtzuerhalten.
Gemäß verschiedenen Ausführungsformen können die hier vorgestellten Techniken auch das Aufzeichnen eines oder mehrerer Bits innerhalb einer Schicht eines Aufzeichnungsmaterials (beispielsweise Phasenänderungsmaterial, ReRAM usw.) ermöglichen, indem der Verarmungsbereich (von der Kanalschicht) in die Aufzeichnungsschicht ausgedehnt wird.
8 zeigt beispielsweise eine als Beispiel dienende Architektur einer Speicherzelle 800 mit einer Aufzeichnungsschicht, die ein Verarmungsgebiet unterstützen kann, gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung. Wie dargestellt ist, kann die Speicherzelle 800 eine Oxidschicht aufweisen, die als ein Typ eines Isolators verwendet werden kann (beispielsweise um zu verhindern, dass ein Strom durch das Gate der Speicherzelle 800 zurücktließt) und der in 2 dargestellten Isolatorschicht 204 ähneln kann. Zusätzlich kann die Speicherzelle 800 eine Kanalschicht und ein Substrat aufweisen, die beide der Kanalschicht 206 bzw. dem Substrat 210 ähneln können, die in 2 dargestellt sind. Beispielsweise kann die Kanalschicht (oder die Speicherzelle 800) ein Halbleitermaterial aufweisen, das eine Verarmung unterstützen kann. Die Speicherzelle 800 kann ferner eine Aufzeichnungsschicht 802 für das Speichern eines oder mehrerer Bits aufweisen. Gemäß dieser Ausführungsform kann die Aufzeichnungsschicht 802 (zusätzlich zur Kanalschicht) in der Lage sein, ein Verarmungsgebiet zu unterstützen, so dass, wenn das Gate der Speicherzelle 800 aktiviert wird, wenig bis kein Strom durch den Abschnitt der Aufzeichnungsschicht, der verarmt ist, fließen kann.
Gemäß einigen Ausführungsformen können mehrere unabhängige transformierte Gebiete (die jeweils für das Speichern eines Bits verwendet werden können) durch Steuern der Tiefe des Verarmungsbereichs in der Aufzeichnungsschicht 802 in dieser erzeugt werden. Beispielsweise kann, wie in 8 dargestellt ist, auf der Grundlage der Spannungssignale (in der Spannungssignalsequenz 808), die an das Gate der Speicherzelle 800 angelegt werden, die Tiefe des Verarmungsbereichs in der Aufzeichnungsschicht (die beispielsweise ein Phasenänderungsmaterial aufweisen kann) so gesteuert werden, dass sie sich bis zu einer ersten Verarmungserstreckung 804 und einer zweiten Verarmungserstreckung 806 erstreckt (durch gestrichelte Linien in 8 dargestellt). Infolge der Verarmung bis zu einer ersten Verarmungserstreckung 804 und einer zweiten Verarmungserstreckung 806 kann der an die Speicherzelle 800 angelegte Strom (beispielsweise mit der Stromsignalsequenz 810) verwendet werden, um ein erstes unabhängiges Gebiet 812 bzw. ein zweites unabhängiges Gebiet 814 in einen von zwei Widerstandszuständen zu transformieren. Jedes transformierte Gebiet (oder jeder transformierte Abschnitt) kann einem Bit entsprechen. Demgemäß kann gemäß dieser Ausführungsform das erste unabhängige Gebiet 812 in einen der zwei Widerstandszustände transformiert werden, um ein Bit zu speichern, und kann das zweite unabhängige Gebiet 814 in einen der zwei Widerstandszustände transformiert werden, um ein anderes Bit zu speichern.
Auf diese Weise können eine oder mehrere Widerstandstopologien für die Speicherzelle 800 codiert werden. Die Anzahl der Widerstandstopologien, die codiert werden, kann von der Anzahl der in der Speicherzelle gespeicherten Bits abhängen. Beispielsweise können, wie in der Graphik 900 aus 9 dargestellt ist, die beiden in der Speicherzelle 800 gespeicherten Bits (beispielsweise durch unabhängige transformierte Gebiete 812 und 814 repräsentiert) für vier verschiedene Topologien (Profile) im Widerstandswert codieren, wobei jedes Widerstandsprofil eine Funktion der Tiefe in der Aufzeichnungsschicht 802 ist. Ein erstes Widerstandsprofil kann ”00” repräsentieren, ein zweites Widerstandsprofil kann ”01” repräsentieren, ein drittes Widerstandsprofil kann ”10” repräsentieren, und ein viertes Widerstandsprofil kann ”11” repräsentieren.
Gemäß einer Ausführungsform können die Lese- und Schreiboperation (beispielsweise für die Speicherzelle 800) unabhängig auf einer Pro-Zelle-Basis ausgeführt werden. Wenn beispielsweise mehrere Speicherzellen 800 gelesen werden, kann das Gate für eine individuelle Zelle individuell eingeschaltet werden (beispielsweise zum Ablenken von Lesestrom in die Zelle), um auf eine bestimmte Zelle zuzugreifen, oder die Zelle kann unsichtbar sein, während eine oder mehrere andere Zellen gelesen werden. Nach dem Lesen der Speicherzelle 800 kann die gesamte Widerstandstopologie gelesen werden und können die beiden Bits gemeinsam decodiert werden. Selbst wenn die Absolutwerte der Widerstände von Zelle zu Zelle variieren, kann der Decodierer noch zwei Bits zur Zeit richtig decodieren. Indem dies auf diese Weise ausgeführt wird, kann eine verbesserte Robustheit gegen Variationen sowohl für Lese- als auch für Schreiboperationen bereitgestellt werden, kann eine Subtraktion des Verbindungswiderstands ermöglicht werden und kann eine Korrektur für Variationen von Zelle zu Zelle ermöglicht werden usw.
Wenngleich die Speicherzelle 800 zwei gespeicherte Bits zeigt, können die hier beschriebenen Techniken auch für das Speichern von mehr als zwei Bits verwendet werden. Die Speicherzelle 800 kann mit Speichertypen kompatibel sein, die schnelle Leseoperationen implementieren können (wie beispielsweise SRAM). Zusätzlich können die hier beschriebenen Techniken auf eine Mehrzellen-Intersymbolinterferenzkorrektur erweitert werden. Beispielsweise sei mit Bezug auf 8 bemerkt, dass die hier beschriebenen Techniken das Messen benachbarter Widerstandstopologien (beispielsweise ”00”, ”01”, ”10”, ”11”) auf beiden Seiten von jener, die zu detektieren ist, ermöglichen können.
Im Allgemeinen kann für die verschiedenen hier beschriebenen Ausführungsformen der Prozess des Schreibens eines oder mehrerer Bits in eine Speicherzelle (beispielsweise mit einer Sequenz von Spannungs- und Stromsignalen) auf einem iterativen Programmieralgorithmus beruhen (beispielsweise in der Art eines Schreib-Prüf-Algorithmus, eines Lese-Prüf-Schreib-Algorithmus usw.). Der iterative Programmieralgorithmus kann verwendet werden, um die gewünschte Trennung zwischen den verschiedenen transformierten Gebieten zu erreichen (beispielsweise entweder innerhalb einer einzigen Phasenänderungsschicht oder, wie nachstehend beschrieben wird, zwischen mehreren verschiedenen Phasenänderungsschichten).
Gemäß einigen Ausführungsformen (nicht dargestellt) kann die Speicherzelle 800 mehrere Aufzeichnungsschichten für das Speichern von einem oder mehreren Bits aufweisen. Jede der verschiedenen Schichten kann verschiedene Eigenschaften (beispielsweise verschiedene Materialeigenschaften) aufweisen, so dass, wenn Abschnitte der verschiedenen Schichten transformiert und/oder geformt werden (beispielsweise durch die Verwendung der hier beschriebenen Techniken), verschiedene Widerstandszustände erreicht werden können. Gemäß dieser Ausführungsform können durch Erweitern des Verarmungsbereichs (beispielsweise auf der Grundlage einer an das Gate der Speicherzelle angelegten Spannung) von der Kanalschicht in die mehreren Schichten eines gegebenen Aufzeichnungsschichtmaterials (in der Art eines Phasenänderungsmaterials) ein oder mehrere Bits in jede Schicht geschrieben werden (beispielsweise auf der Grundlage in die eine oder die mehreren Schichten abgelenkter Stromsignale).
Im Allgemeinen kann (beispielsweise mit Bezug auf das Phasenänderungsmaterial), wenn eine Speicherzelle mit mehreren Phasenänderungsschichten programmiert wird, die Programmierung in der Reihenfolge von der tiefsten Phasenänderungsschicht zur flachsten Phasenänderungsschicht erfolgen. Beispielsweise kann in einem Fall die tiefste Phasenänderungsschicht einer Speicherzelle zuerst programmiert werden (beispielsweise durch Steuern der Tiefe des Verarmungsbereichs in der tiefsten Schicht und Anlegen eines Schreibstromsignals, das einen Abschnitt der tiefsten Schicht transformiert, um ein Bit zu speichern). Als nächstes kann eine Schicht oberhalb der tiefsten Schicht durch Zurückziehen des Verarmungsbereichs (beispielsweise in die Schicht oberhalb der tiefsten Schicht) und Anlegen eines Schreibstromsignals, das einen Abschnitt der Schicht oberhalb der tiefsten Schicht transformiert, um ein Bit zu speichern, programmiert werden. Dieser Prozess kann auf diese Weise fortgesetzt werden, bis sich der Verarmungsbereich in die flachste Phasenänderungsschicht zurückgezogen hat und ein Schreibstromsignal angelegt wird, um ein Bit in der flachsten Phasenänderungsschicht zu speichern. Zusätzlich können gemäß einigen Ausführungsformen mehrere Bits in jede Phasenänderungsschicht geschrieben werden, beispielsweise durch die Verwendung der vorstehend mit Bezug auf 8 beschriebenen Techniken.
In einigen Fällen können sich, wenn eine Speicherzelle mit mehreren Phasenänderungsschichten und einer Kanalschicht verwendet wird (beispielsweise wie in 8 dargestellt ist), Fehler in der Kanalschicht befinden, welche das Steuern der Tiefe des Verarmungsbereichs in den mehreren Phasenänderungsschichten begrenzen (oder verhindern) können. Dabei kann es wünschenswert sein, eine Speicherzellenarchitektur bereitzustellen, welche diese Konzentrationen von Fehlern in der Kanalschicht berücksichtigen kann.
10 zeigt eine Architektur einer Speicherzelle 1000 mit mehreren Phasenänderungsschichten gemäß einer anderen Ausführungsform der vorliegenden Offenbarung. Wie dargestellt ist, kann die Speicherzelle 1000 ein Gate, eine Oxidschicht und ein Gate aufweisen, die jeweils den Gates, Oxidschichten und Substraten gemäß vorstehend beschriebenen Ausführungsformen ähneln können (beispielsweise in 2 usw.). Wie auch dargestellt ist, kann die Speicherzelle 1000 jedoch, statt dass sie eine Kanalschicht zwischen der Oxidschicht und der Phasenänderungsschicht aufweist, insgesamt N Phasenänderungsschichten PCM₀, PCM₁, PCM₂, ..., PCM_N-2, PCM_N-1 aufweisen. Jede Phasenänderungsschicht kann verschiedene Eigenschaften, wie verschiedene Programmiertemperaturen, Größenordnungen des Widerstands, elektrische Leitfähigkeit und dergleichen, aufweisen. Beispielsweise kann PCM_N-1 die höchste Größenordnung des Widerstands und die geringste Leitfähigkeit der verschiedenen Schichten aufweisen, während PCM₀ die niedrigste Größenordnung des Widerstands und die höchste Leitfähigkeit der verschiedenen Schichten aufweisen kann. Gemäß dieser Ausführungsform kann PCM₀ als Kanalschicht wirken. In einigen Fällen kann durch die Verwendung einer Speicherzelle (in der Art der Speicherzelle 1000), die keine Kanalschicht aufweist, das Auftreten von Fehlern verringert werden, welche das Steuern des Verarmungsbereichs in den verschiedenen PCM-Schichten begrenzen können.
Allgemein können die verschiedenen hier beschriebenen Techniken (beispielsweise zum Speichern mehrerer Bits, zum Steuern der Größe und/oder der Form der Bits, zum Steuern der Verarmungstiefe usw.) verwendet werden, um die volumetrische Dichte mehrerer verschiedener nicht flüchtiger Speichertypen (wie beispielsweise PCM, ReRAM usw.) zu verbessern. Beispielsweise können die hier beschriebenen Techniken, wie vorstehend beschrieben wurde, verwendet werden, um ein planares 2D-Aufzeichnungsmedium in ein volumetrisches 3D-Medium umzuwandeln, und/oder verwendet werden, um mehrere Bits in ein Gebiet zu schreiben, wobei die Form des Gebiets durch ein Gate gesteuert wird. Zusätzlich können die hier beschriebenen Techniken verwendet werden, um ein 3D-Aufzeichnungsmedium in ein 3D-Medium umzuwandeln, das mehrere Informationsbits in jeder Zelle speichern kann. Dies kann sowohl für einen 3D-Speicher mit einem horizontalen Kanal als auch für einen 3D-Speicher mit einem vertikalen Kanal gelten.
Die verschiedenen hier beschriebenen Techniken können auch für das Kompensieren der Variabilität von Zelle zu Zelle verwendet werden, für das Verringern der Kosten pro GB verwendet werden (beispielsweise können keine zusätzlichen Lithographieschritte erforderlich sein, um mehr als ein Datenbit in einem Gebiet aufzuzeichnen), und/oder sie können mit langsam und schell auslesbaren flüchtigen und permanenten Speicherarchitekturen kompatibel sein.
Wenngleich sich das vorstehend Erwähnte auf Ausführungsformen der vorliegenden Erfindung bezieht, können andere und weitere Ausführungsformen der Erfindung entwickelt werden, ohne vom grundlegenden Schutzumfang davon abzuweichen, und der Schutzumfang davon ist durch die folgenden Ansprüche festgelegt.
Die verschiedenen der Erläuterung dienenden Logikblöcke, Module und Schaltungen, die hier in Zusammenhang mit der Offenbarung beschrieben wurden, können mit einem Prozessor für allgemeine Zwecke, einem digitalen Signalprozessor (DSP), einer anwendungsspezifischen integrierten Schaltung (ASIC), einem feldprogrammierbaren Gate-Array (FPGA) oder einer anderen programmierbaren Logikvorrichtung, einer diskreten Gate- oder Transistorlogik, diskreten Hardwarekomponenten oder einer Kombination davon, die dafür ausgelegt ist, die hier beschriebenen Funktionen auszuführen, implementiert oder ausgeführt werden. Ein Prozessor für allgemeine Zwecke kann ein Mikroprozessor sein, alternativ kann der Prozessor jedoch auch ein herkömmlicher Prozessor, eine herkömmliche Steuereinrichtung, eine herkömmliche Mikrosteuereinrichtung oder eine herkömmliche Zustandsmaschine sein. Ein Prozessor kann auch als Kombination von Rechenvorrichtungen, beispielsweise eine Kombination eines DSP und eines Mikroprozessors, mehrere Mikroprozessoren, ein oder mehrere Mikroprozessoren in Zusammenhang mit einem DSP-Kern oder eine andere solche Konfiguration implementiert werden.
Die hier offenbarten Verfahren umfassen einen oder mehrere Schritte oder Aktionen zum Erreichen des beschriebenen Verfahrens. Die Verfahrensschritte und/oder -aktionen können miteinander ausgetauscht werden, ohne vom Schutzumfang der Ansprüche abzuweichen. Mit anderen Worten kann die Reihenfolge und/oder die Verwendung spezifischer Schritte und/oder Aktionen modifiziert werden, ohne vom Schutzumfang der Ansprüche abzuweichen, es sei denn, dass eine spezifische Reihenfolge von Schritten oder Aktionen spezifiziert wird.
Hier bedeutet ein Ausdruck, der sich auf ”wenigstens eines von” einer Liste von Elementen bezieht, eine beliebige Kombination dieser Elemente, einschließlich einzelner Bestandteile. Beispielsweise soll ”wenigstens eines von a, b oder c” a, b, c, a-b, a-c, b-c und a-b-c sowie eine beliebige Kombination mit mehreren desselben Elements (beispielsweise a-a, a-a-a, a-a-b, a-a-c, a-b-b, a-c-c, b-b, b-b-b, b-b-c, c-c und c-c-c oder eine andere Anordnung von a, b und c) abdecken.
Die verschiedenen Operationen von Verfahren, die vorstehend beschrieben wurden, können durch geeignete Mittel ausgeführt werden, welche die entsprechenden Funktionen ausführen können. Die Mittel können verschiedene Hardware- und/oder Softwarekomponente(n) aufweisen.
Es sei bemerkt, dass die Ansprüche nicht auf die genaue Konfiguration und die genauen Komponenten, die vorstehend erläutert wurden, beschränkt sind. Verschiedene Modifikationen, Änderungen und Variationen können an der Anordnung, an der Operation und an den Einzelheiten der Verfahren und Vorrichtungen, die vorstehend beschrieben wurden, vorgenommen werden, ohne vom Schutzumfang der Ansprüche abzuweichen.

Claims

Verfahren zum Aufzeichnen eines oder mehrerer Bits in wenigstens einer Speicherzelle, welches Folgendes umfasst: Anlegen eines Stroms an eine Kanalschicht der wenigstens einen Speicherzelle, Aktivieren eines Gates der wenigstens einen Speicherzelle durch Anlegen einer Spannung an das Gate der wenigstens einen Speicherzelle, nach dem Aktivieren des Gates, Verarmen der Kanalschicht, um den Strom von der Kanalschicht in eine Aufzeichnungsschicht der wenigstens einen Speicherzelle zu leiten, wobei sich die Aufzeichnungsschicht in einem ersten Widerstandszustand befindet, und Transformieren wenigstens eines Abschnitts der Aufzeichnungsschicht vom ersten Widerstandszustand zu einem zweiten Widerstandszustand, um ein oder mehrere Bits in die Aufzeichnungsschicht zu schreiben, wobei der erste Widerstandszustand und der zweite Widerstandszustand verschieden sind, und wobei wenigstens eine von der Größe oder Form des wenigstens einen transformierten Abschnitts der Aufzeichnungsschicht teilweise durch die an das Gate angelegte Spannung und den an die Kanalschicht angelegten Strom gesteuert wird.
Verfahren nach Anspruch 1, wobei die Aufzeichnungsschicht entweder ein Phasenänderungsmaterial oder ein resistives Direktzugriffsspeichermaterial umfasst.
Verfahren nach Anspruch 1, wobei das Transformieren des wenigstens einen Abschnitts der Aufzeichnungsschicht zum Schreiben eines oder mehrerer Bits das Transformieren eines ersten Abschnitts des wenigstens einen Abschnitts zu einem Widerstandszustand und das Transformieren eines zweiten Abschnitts des wenigstens einen Abschnitts zu einem anderen Widerstandszustand umfasst, wobei jeder transformierte Abschnitt einem aufgezeichneten Bit entspricht.
Verfahren nach Anspruch 1, wobei das Steuern der wenigstens einen von der Größe und der Form des wenigstens einen transformierten Abschnitts das Steuern der Breite des wenigstens einen transformierten Abschnitts durch Anlegen einer konstanten Spannung an das Gate und Ändern des an die Kanalschicht angelegten Stroms umfasst.
Verfahren nach Anspruch 1, wobei das Steuern der wenigstens einen von der Größe oder der Form des wenigstens einen transformierten Abschnitts das Steuern der Tiefe des wenigstens einen transformierten Abschnitts durch Ändern einer an das Gate der wenigstens einen Speicherzelle angelegten Spannung und Ändern eines an den Kanal der wenigstens einen Speicherzelle angelegten Stroms umfasst.
Verfahren nach Anspruch 1, wobei die wenigstens eine Speicherzelle mehrere in einer Kette verbundene Speicherzellen umfasst.
Verfahren nach Anspruch 6, welches ferner Folgendes umfasst: sequenzielles Schreiben in jede der mehreren Speicherzellen, eine nach der anderen, durch Abschalten der Gates jeglicher Speicherzellen, in die nicht geschrieben wird.
Verfahren nach Anspruch 6, welches ferner Folgendes umfasst: gleichzeitiges Schreiben in jede der mehreren Speicherzellen durch Anlegen eines Konstantstromsignals und Ändern der an jede der mehreren Speicherzellen angelegten Spannung.
Verfahren nach Anspruch 1, welches ferner nach dem Aktivieren des Gates Folgendes umfasst: Erweitern der Verarmung der Kanalschicht in die Aufzeichnungsschicht der wenigstens einen Speicherzelle und Steuern einer Tiefe der Erweiterung der Verarmung in die Aufzeichnungsschicht auf der Grundlage der an das Gate angelegten Spannung, um ein oder mehrere Bits zu schreiben.
Verfahren nach Anspruch 9, welches ferner Folgendes umfasst: Codieren mehrerer Widerstandstopologien auf der Grundlage der Anzahl der einen oder der mehreren in die Aufzeichnungsschicht geschriebenen Bits.
Verfahren nach Anspruch 1, wobei das Steuern der wenigstens einen von der Größe oder der Form des wenigstens einen transformierten Abschnitts das Steuern der Tiefe des wenigstens einen transformierten Abschnitts durch Ändern wenigstens einer von der Zeit, während derer eine Spannung an das Gate der wenigstens einen Speicherzelle angelegt wird, und der Zeit, während derer ein Strom an den Kanal der wenigstens einen Speicherzelle angelegt wird, umfasst.
Einstellbare nicht flüchtige Speicherzelle, welche Folgendes umfasst: ein Gate, wenigstens eine Aufzeichnungsschicht und eine Kanalschicht, die ein Verarmungsgebiet unterstützen kann, das sich zwischen dem Gate und der wenigstens einen Aufzeichnungsschicht befindet, wobei ein Strom zunächst durch die Kanalschicht fließt, wobei nach dem Aktivieren des Gates die Kanalschicht verarmt wird und der zunächst in der Kanalschicht fließende Strom durch die wenigstens eine Aufzeichnungsschicht geleitet wird, wobei ein Abschnitt der wenigstens einen Aufzeichnungsschicht auf der Grundlage des durch die wenigstens eine Aufzeichnungsschicht geleiteten Stroms von einem ersten Widerstandszustand zu einem zweiten Widerstandszustand transformiert werden kann und wobei wenigstens eine von einer Größe oder einer Form des transformierten Abschnitts gesteuert werden kann, um wenigstens ein Bit zu speichern.
Einstellbare nicht flüchtige Speicherzelle nach Anspruch 12, wobei mehrere Abschnitte der wenigstens einen Aufzeichnungsschicht auf der Grundlage einer Sequenz durch die wenigstens eine Aufzeichnungsschicht geleiteter Stromsignale von einem ersten Widerstandszustand zu einem zweiten Widerstandszustand transformiert werden können und wobei wenigstens eine von einer Größe oder einer Form von jedem der mehreren transformierten Abschnitte gesteuert werden kann, um mehrere Bits zu speichern.
Einstellbare nicht flüchtige Speicherzelle nach Anspruch 13, wobei die Breite von jedem der mehreren transformierten Abschnitte durch eine an das Gate angelegte konstante Spannung und eine an die Kanalschicht angelegte veränderliche Stromsequenz gesteuert werden kann.
Einstellbare nicht flüchtige Speicherzelle nach Anspruch 13, wobei die Tiefe von jedem der mehreren transformierten Abschnitte durch eine an die Kanalschicht angelegte veränderliche Stromsequenz und eine an das Gate angelegte veränderliche Spannung gesteuert werden kann.
Einstellbare nicht flüchtige Speicherzelle nach Anspruch 12, wobei die wenigstens eine Aufzeichnungsschicht ein Verarmungsgebiet unterstützen kann.
Einstellbare nicht flüchtige Speicherzelle nach Anspruch 16, wobei mehrere Abschnitte der wenigstens einen Aufzeichnungsschicht auf der Grundlage der Erweiterung der Tiefe des Verarmungsgebiets in die wenigstens eine Aufzeichnungsschicht von einem ersten Widerstandszustand zu einem zweiten Widerstandszustand transformiert werden können.
Einstellbare nicht flüchtige Speicherzelle nach Anspruch 12, wobei die wenigstens eine Aufzeichnungsschicht wenigstens eines eines Phasenänderungsmaterials und eines resistiven Direktzugriffsspeichermaterials umfasst.
Einstellbare nicht flüchtige Speicherzelle nach Anspruch 12, wobei die wenigstens eine Aufzeichnungsschicht mehrere Schichten umfasst, wobei jede Schicht verschiedene Materialeigenschaften aufweist.
System, welches Folgendes umfasst: mehrere Speicherzellen, einen Prozessor, der dafür ausgelegt ist, jede der mehreren Speicherzellen zu adressieren, wobei für jede der mehreren Speicherzellen der Prozessor dafür ausgelegt ist, Folgendes auszuführen: Anlegen eines Stroms an eine Kanalschicht der Speicherzelle, Aktivieren eines Gates der Speicherzelle durch Anlegen einer Spannung an das Gate der Speicherzelle, nach dem Aktivieren des Gates, Leiten des Stroms von der Kanalschicht in eine Aufzeichnungsschicht der Speicherzelle, wobei sich die Aufzeichnungsschicht in einem ersten Widerstandszustand befindet, und Transformieren wenigstens eines Abschnitts der Aufzeichnungsschicht vom ersten Widerstandszustand zu einem zweiten Widerstandszustand, um ein oder mehrere Bits in die Aufzeichnungsschicht zu schreiben, wobei der erste Widerstandszustand und der zweite Widerstandszustand verschieden sind, und wobei wenigstens eine von der Größe oder Form des wenigstens einen transformierten Abschnitts der Aufzeichnungsschicht teilweise durch die an das Gate angelegte Spannung und den an die Kanalschicht angelegten Strom gesteuert wird.