JP5320601B2 - 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置 - Google Patents
不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5320601B2 JP5320601B2 JP2010099688A JP2010099688A JP5320601B2 JP 5320601 B2 JP5320601 B2 JP 5320601B2 JP 2010099688 A JP2010099688 A JP 2010099688A JP 2010099688 A JP2010099688 A JP 2010099688A JP 5320601 B2 JP5320601 B2 JP 5320601B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- nonvolatile
- variable resistor
- electrode
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 230000015654 memory Effects 0.000 claims abstract description 248
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 187
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 187
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 77
- 239000001301 oxygen Substances 0.000 claims abstract description 77
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 77
- 230000008859 change Effects 0.000 claims abstract description 26
- 230000005684 electric field Effects 0.000 claims abstract description 18
- 230000007704 transition Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 4
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 3
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 3
- 229910052779 Neodymium Inorganic materials 0.000 claims description 3
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 3
- 229910052772 Samarium Inorganic materials 0.000 claims description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 claims description 3
- 150000001342 alkaline earth metals Chemical class 0.000 claims description 3
- 229910052788 barium Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052745 lead Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052712 strontium Inorganic materials 0.000 claims description 3
- 229910052791 calcium Inorganic materials 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 60
- 239000002184 metal Substances 0.000 description 60
- 238000000034 method Methods 0.000 description 27
- 230000002829 reductive effect Effects 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 18
- 239000010410 layer Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 101000575029 Bacillus subtilis (strain 168) 50S ribosomal protein L11 Proteins 0.000 description 10
- 102100035793 CD83 antigen Human genes 0.000 description 10
- 101000946856 Homo sapiens CD83 antigen Proteins 0.000 description 10
- 101150068401 BSL1 gene Proteins 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 229910052735 hafnium Inorganic materials 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 101001070329 Geobacillus stearothermophilus 50S ribosomal protein L18 Proteins 0.000 description 2
- 101001093025 Geobacillus stearothermophilus 50S ribosomal protein L7/L12 Proteins 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 101000676341 Bacillus subtilis (strain 168) 50S ribosomal protein L27 Proteins 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007784 solid electrolyte Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
前記可変抵抗体の抵抗状態を不揮発的に低抵抗状態に遷移させる電圧と同一極性であって絶対値のより小さな電圧が前記第3の電極に印加された状態で前記第1及び前記第2の電極間に電圧を印加すると、前記第3の電極に当該電圧が印加されている間、不揮発的に保持されている前記可変抵抗体の夫々の前記抵抗状態に係る前記抵抗特性が一時的に低抵抗化することを第1の特徴とする。
図2は本発明の第1実施形態に係る不揮発性可変抵抗素子(以降、適宜「本発明素子1」と称す)の素子構造の断面図である。尚、以降に示す図面では、説明の都合上、要部を強調して示すこととし、素子各部の寸法比と実際の寸法比とは必ずしも一致しない場合がある。
図6に本発明の第2実施形態に係る不揮発性可変抵抗素子(以降、適宜「本発明素子2」と称す)の素子構造の断面図を示す。本発明素子2は、上述の本発明素子1の各構成要素に加えて、基板側から書き換え電圧を供給するための電極を更に備える、四端子構造の不揮発性可変抵抗素子である。
図10に本発明の第3実施形態に係る不揮発性可変抵抗素子(以降、適宜「本発明素子3」と称す)の素子構造の断面図を示す。
上述の本発明素子1〜3を単位メモリセルとして用いることで、大容量で安価、且つ、回り込み電流が抑制され、高速動作が可能な不揮発性半導体記憶装置を実現することができる。特に、本発明では本発明素子1〜3の何れかを複数、直列に接続してメモリセル列を構成し、NAND構成の不揮発性半導体記憶装置を構成することで、NANDフラッシュメモリと同様の動作を行うことができる。以下において、本発明に係る不揮発性半導体記憶装置の構造、動作方法、および製造方法につき、図面を参照して詳細に説明する。
図11は上述の第2実施形態に係る本発明素子2を複数、直列に接続してメモリセル列を構成した例を示す構造断面図である。本発明素子2が複数(ここでは、8個)、直列に接続したメモリセル列4が構成され、当該メモリセル列4の両端には選択トランジスタ23a,23bの入出力端子対の一方端が、夫々接続されている。直列に接続する本発明素子2の数は、特に限定されないが、バイトの整数倍(8個、16個、32個、または64個)であることがより好ましい。尚、選択トランジスタ23a,23bは、本発明素子2と同様の構造をしているが、可変抵抗体である金属酸化膜13の抵抗状態を高抵抗状態のまま変化させず、読み出し又は書き換え対象のメモリセル列4を選択するためのトランジスタとして用いている。勿論、当該選択トランジスタ23a,23bをSi基板上に形成してもよい。
図13〜図15に、上記メモリセル列4を少なくとも行方向に複数(ここでは、4個)配置して本発明素子2をマトリクス状に配置し、メモリセルアレイ5を構成した例を示す。図13にメモリセルアレイ5のレイアウト図を、図14、図15に夫々図13のA−A’断面およびB−B’断面における構造断面図を示す。図16にメモリセルアレイ5の等価回路図を示す。メモリセルアレイ5において、行方向に同じ位置の(即ち、同一列の)選択トランジスタ23aのゲート電極24aは行方向に接続して、行方向に延伸する共通のビットセレクト線BSL0を形成し、行方向に同じ位置の(即ち、同一列の)選択トランジスタ23bのゲート電極24bは行方向に接続して、行方向に延伸する共通のビットセレクト線BSL1を形成している。また、列方向に同じ位置の(即ち、同一行の)本発明素子2の第1ゲート電極17同士は、行方向に接続して、行方向に延伸するワード線WL1〜WL8を形成し、メモリセル列内の本発明素子2の第2ゲート電極21同士は、列方向に接続して、列方向に延伸する共通の第2ワード線WL1’〜WL4’を形成している。即ち、ワード線WL1〜WL8と第2ワード線WL1’〜WL4’は直交しており、ワード線と第2ワード線の夫々に適当な電圧を印加することで、マトリクス状に配置された本発明素子2の何れかを選択して書き換え動作を行うことができる。また、金属配線25が第1ビット線BL11〜BL14,金属配線27が第2ビット線BL21を構成している。
図17及び図18にメモリセルアレイ5の製造方法の一例を示す。先ず、図17(a)に示されるように、ビット線デコーダ、ワード線デコーダ等の周辺回路を形成したSi基板11上に層間絶縁膜12、金属膜21、絶縁膜22、ペロブスカイト構造の金属酸化膜18、金属膜19を順に堆積する。層間絶縁膜12はシリコン酸化膜で膜厚200nm程度とし、金属膜21としてはWを100nm〜200nm堆積し、絶縁膜22としてはシリコン窒化膜を10nm以下の膜厚で堆積する。ペロブスカイト構造の金属酸化膜18としてはPCMO(Pr1−XCaXMnO3)またはSm1−XCaXMnO3を100nm以下の膜厚で堆積する。ここでxは1以下の正の実数である。金属膜19としてはAlを5nm以下の膜厚で堆積する。金属膜19としては、他の例として、Ti,Ta,Hf,Zr,La等の、金属酸化膜18から酸素を引き抜いて酸化しやすい金属を用いることができる。
4.1.一括消去動作
図19にメモリセルアレイ5の一括消去(リセット)動作時の電圧印加条件の一例を示す。リセット動作時には全ての選択された行のメモリセル列に対して選択トランジスタ23a,23bがオフ状態となるようにビットセレクト線BSL0,BSL1に電圧(例えば、0V)を印加し、各メモリセル列4は第1ビット線BL11〜BL14および第2ビット線BL21と分離されている。選択されたメモリセル列のワード線WL1〜WL8には正の電圧Vresetを印加し、第2ワード線WL1’〜WL4’を接地(0Vを印加)する。これにより、ゲート電極17下の金属酸化膜13中の酸素が電界により絶縁膜16側に移動し、全ての選択されたメモリセル列内の本発明素子2は高抵抗化する。
図20にメモリセルアレイ5に対しメモリセル単位で消去(リセット)動作を行う場合の電圧印加条件の一例を示す。ここでは、ワード線WL5と第2ワード線WL2’に接続するメモリセルが消去対象として選択されているとする。選択されたメモリセル列を含む行に対して選択トランジスタ23a,23bがオフ状態となるようにビットセレクト線BSL0,BSL1に電圧(例えば、0V)を印加し、各メモリセル列4は第1ビット線BL11〜BL14および第2ビット線BL21と分離されている。メモリセルアレイ内の非選択な行に対応するワード線(WL1〜4、WL6〜8)、及び、メモリセルアレイ内の非選択な列に対応する第2ワード線(WL1’,WL3’,WL4’)には夫々Vreset/2の電圧を印加し、選択されたワード線WL5にVresetを、選択された第2ワード線WL2’に0Vを印加する。ここで、Vresetは可変抵抗体である金属酸化膜の抵抗状態が低抵抗状態から高抵抗状態に遷移する閾値電圧以上であり、Vreset/2は当該閾値電圧以下である。これにより、選択されたワード線WL5と選択された第2ワード線WL2’の交差する本発明素子2において、電界により絶縁膜16中の酸素が金属酸化膜13側へ移動し、選択された本発明素子2は高抵抗化する。ワード線と第2ワード線共に非選択のメモリセルには、ゲート電極と第2ゲート電極に同じVreset/2が印加されるため、本発明素子2の抵抗状態は変化しない。ワード線と第2ワード線のうち何れか一方が選択され、他方が非選択の半選択メモリセルにはVreset/2がゲート電極と第2ゲート電極の間に印加されるが、高抵抗状態に遷移する閾値電圧以下であるので、本発明素子2の抵抗状態は変化しない。
図21にメモリセルアレイ5の書き込み(セット)動作時の電圧印加条件の一例を示す。ここでは、ワード線WL5と第2ワード線WL2’に接続するメモリセルが書き込み対象として選択されているとする。セット動作時には選択されたメモリセル列を含む行に対して選択トランジスタ23a,3bがオフ状態となるようにビットセレクト線BSL0,BSL1に電圧を印加し、各メモリセル列4は第1ビット線BL11〜BL14および第2ビット線BL21と分離されている。メモリセルアレイ内の非選択な行に対応するワード線(WL1〜4、WL6〜8)、及び、メモリセルアレイ内の非選択な列に対応する第2ワード線(WL1’,WL3’,WL4’)には夫々Vset/2の電圧を印加し、選択されたワード線WL5に0Vを、選択された第2ワード線WL2’にVsetを印加する。ここで、Vsetは可変抵抗体である金属酸化膜の抵抗状態が高抵抗状態から低抵抗状態に遷移する閾値電圧以上であり、Vset/2は当該閾値電圧以下である。これにより、選択されたワード線WL5と選択された第2ワード線WL2’の交差する本発明素子2において、電界により絶縁膜16中の酸素が金属酸化膜13側へ移動し、選択された本発明素子2は低抵抗化する。ワード線と第2ワード線共に非選択のメモリセルには、ゲート電極と第2ゲート電極に同じVset/2が印加されるため、本発明素子2の抵抗状態は変化しない。ワード線と第2ワード線のうち何れか一方が選択され、他方が非選択の半選択メモリセルにはVset/2がゲート電極と第2ゲート電極の間に印加されるが、低抵抗状態に遷移する閾値電圧以下であるので、本発明素子2の抵抗状態は変化しない。
図22にメモリセルアレイ5の読み出し時の電圧印加条件の一例を示す。本実施形態では選択されたワード線と接続する同一行に属する本発明素子2の抵抗状態を同時に読み出す構成である。第2ワード線WL1’〜WL4’は全て接地(0Vを印加)し、選択されたワード線WL5を接地(0Vを印加)し、非選択のワード線WL1〜WL4,WL6〜WL8に電圧−Vg2(例えば、−1.0V)を印加する。ビットセレクト線BSL0,BSL1にも−Vg2を印加し、選択トランジスタ23a,23bをオン状態とする。ここで、第1ビット線を介して選択されたメモリセル列の一方端に読み出し電圧Vr(例えば、0.5V)を印加し、第2ビット線ビット線を介して選択されたメモリセル列の他方端に0Vを印加して、選択された本発明素子2の抵抗状態の読み出しを行う。
メモリセルアレイを多層化して大容量化すると、必然的に工程数が増加することになる。このため、多層化によるビットコスト低減の効果がプロセスコストの増加により相殺されるという問題がある。しかしながら、近年NANDフラッシュメモリで当該問題を解決すべく、層間絶縁膜を間に介してゲート電極(ワード線)を多層積層した後、貫通孔を空けて、当該貫通孔の側壁面上にゲート絶縁膜と多結晶Siチャネル層を形成することで、工程数を増加させることなく、多層化と大容量化を実現する方法が学会等で報告されている。本発明もNAND構成のデバイスであり、同等の構成が実現可能である。
以下、本発明の別実施形態について説明する。
4,7: メモリセル列
5,5a〜5c,6: メモリセルアレイ
11: 基板
12,31〜34: 層間絶縁膜
13: 金属酸化膜(チャネル領域/可変抵抗体)
14: 金属酸化膜(ドレイン領域/第1の電極)
15: 金属酸化膜(ソース領域/第2の電極)
16: 絶縁膜
17: ゲート電極(第3の電極)
18: 金属酸化膜
19,20: 金属膜
21: 第2ゲート電極(第4の電極)
22: 第2の絶縁膜
23a,23b: 選択トランジスタ
24a,24b: 選択トランジスタのゲート電極
25,27: 金属配線
26,28,29: 導通孔
36: チャネル層
38: 不純物層
BL11〜BL14: 第1ビット線
BL21,BL22: 第2ビット線
BSL0〜BSLn+1: ビットセレクト線
Vg1,Vg2: 本発明素子のゲート電極に印加される電圧の絶対値
Vr: 読み出し電圧
Vreset: リセット電圧
Vset: セット電圧
CB: 伝導帯の底(のエネルギー)
EF: フェルミ準位
VB: 価電子帯の頂上(のエネルギー)
WF: 仕事関数
WL1〜WL8、WL11〜WL28: ワード線
WL1’〜WL4’ 第2ワード線
Claims (16)
- 膜中の酸素濃度により抵抗が変化する金属酸化膜からなる可変抵抗体と、前記可変抵抗体上に形成された絶縁膜を有し、
前記可変抵抗体と接触する第1の電極および第2の電極を、前記絶縁膜と前記可変抵抗体との界面に平行な方向において互いに離間するように備え、
前記第1及び第2の電極の間を前記可変抵抗体を経由して流れる電流経路上に、前記絶縁膜を介して前記可変抵抗体と前記界面と垂直方向に対向する第3の電極を備え、
前記第3の電極に電圧を印加すると、前記界面に垂直な方向に成分を持つ電界により、前記可変抵抗体と前記絶縁膜との間で前記界面を介して可逆的に酸素が移動し、前記可変抵抗体の抵抗特性が二以上の異なる抵抗状態間で遷移し、当該遷移後の一の抵抗状態が不揮発的に保持され、
前記第1及び第2の電極間に電圧を印加すると、前記可変抵抗体の抵抗状態に係る抵抗特性に応じた電流が前記第1及び第2の電極間に流れ、
前記可変抵抗体の抵抗状態を不揮発的に低抵抗状態に遷移させる電圧と同一極性であって絶対値のより小さな電圧が前記第3の電極に印加された状態で前記第1及び前記第2の電極間に電圧を印加すると、前記第3の電極に当該電圧が印加されている間、不揮発的に保持されている前記可変抵抗体の夫々の前記抵抗状態に係る前記抵抗特性が一時的に低抵抗化することを特徴とする不揮発性可変抵抗素子。
- 前記第1及び第2の電極は、前記可変抵抗体と同じ金属酸化膜からなり、
その酸素濃度が、前記可変抵抗体の前記抵抗状態のうち抵抗特性が最も低抵抗の低抵抗状態の酸素濃度に固定されていることを特徴とする請求項1に記載の不揮発性可変抵抗素子。 - 前記可変抵抗体と前記絶縁膜との間の前記界面を介した酸素の移動による前記可変抵抗体の抵抗特性の変化が、前記可変抵抗体の前記界面に垂直な膜厚方向全体に渡って生じることを特徴とする請求項1又は2に記載の不揮発性可変抵抗素子。
- 前記金属酸化膜は、ペロブスカイト構造の金属酸化物を含むことを特徴とする請求項1〜3の何れか一項に記載の不揮発性可変抵抗素子。
- 前記金属酸化膜は、
Pr1−XCaX[Mn1−ZMZ]O3(但し、MはTa,Ti,Cu,Cr,Co,Fe,Ni,Gaの中から選択される何れかの元素)、
Sm1−XCaXMnO3、
La1−XAEXMnO3(但し、AEはCa,Sr,Pb,Baの中から選択される何れかの2価のアルカリ土類金属)、
RE1−XSrXMnO3(但し、REはSm,La,Pr,Nd,Gd,Dyの中から選択される何れかの3価の希土類元素)、
La1−XCoX[Mn1−ZCoZ]O3、
Gd1−XCaXMnO3、及び、
Nd1−XGdXMnO3、
の内の何れか1つの一般式(0≦X≦1,0≦Z<1)で表されるペロブスカイト構造の酸化物を含むことを特徴とする請求項4に記載の不揮発性可変抵抗素子。 - 前記界面に垂直な方向において、前記可変抵抗体を介して前記絶縁膜と対向する第2の絶縁膜と、
前記界面に垂直な方向において、前記絶縁膜、前記可変抵抗体、及び、前記第2の絶縁膜を介して前記第3の電極と対向する第4の電極を有し、
前記第3の電極と前記第4の電極間に閾値以上の電圧を印加すると、前記界面に垂直な方向に成分を持つ電界により、前記可変抵抗体の抵抗特性が二以上の異なる抵抗状態間で遷移することを特徴とする請求項1〜5の何れか一項に記載の不揮発性可変抵抗素子。 - 前記第2の絶縁膜は、
前記可変抵抗体と前記絶縁膜との間で前記界面を介して可逆的に酸素を移動させ、前記可変抵抗体の抵抗特性を遷移させるために必要な電圧を前記第3の電極と前記第4の電極間に印加しても、前記可変抵抗体と前記第2の絶縁膜との間では、前記可変抵抗体と前記第2の絶縁膜の界面を介した可逆的な酸素の移動が生じない材料から選択されることを特徴とする請求項6に記載の不揮発性可変抵抗素子。 - 環状の前記可変抵抗体を有し、
環状の前記可変抵抗体の上面と下面に、夫々、前記第1の電極および前記第2の電極が接し、
環状の前記可変抵抗体の外側壁面に環状の前記絶縁膜を介して前記第3の電極が接し、環状の前記可変抵抗体の内側壁面に環状の前記第2の絶縁膜を介して前記第4の電極が接する構造を有することを特徴とする請求項6又は7に記載の不揮発性可変抵抗素子。 - 請求項1〜8に記載の不揮発性可変抵抗素子を複数、列方向に直列に接続したメモリセル列を備え、
前記メモリセル列は、
前記メモリセル列内の前記不揮発性可変抵抗素子の夫々につき、隣接する一方の前記不揮発性可変抵抗素子の前記第1の電極と他方の前記不揮発性可変抵抗素子の前記第2の電極を接続してなり、
前記メモリセル列毎に、入出力端子対と前記入出力端子対の間に流れる電流を制御する制御端子を備える第1の選択トランジスタを備え、
前記メモリセル列の一端の前記第1の電極が前記第1の選択トランジスタの前記入出力端子対の一方端と接続されていることを特徴とする不揮発性半導体記憶装置。 - 前記メモリセル列は、
前記メモリセル列毎に、入出力端子対と前記入出力端子対の間に流れる電流を制御する制御端子を備える第2の選択トランジスタを備え、
前記メモリセル列の他端の前記第2の電極が前記第2の選択トランジスタの前記入出力端子対の一方端と接続されていることを特徴とする請求項9に記載の不揮発性半導体記憶装置。 - 前記メモリセル列が少なくとも行方向に複数配置されることで、前記不揮発性可変抵抗素子が行及び列方向に夫々複数、マトリクス状に配置され、
同一行の、又は、同一列の前記メモリセル列の一端の前記第1の電極同士が、前記第1の選択トランジスタを介して、共通の第1ビット線に接続され、
同一行の、又は、同一列の前記メモリセル列の他端の前記第2の電極同士が、前記第2の選択トランジスタを介して、共通の第2ビット線に接続され、
同一行の前記不揮発性可変抵抗素子の前記第3の電極同士が、行方向に延伸するワード線に接続されていることを特徴とする請求項10に記載の不揮発性半導体記憶装置。 - 請求項6〜8の何れか一項に記載の不揮発性可変抵抗素子を複数、列方向に直列に接続したメモリセル列を備え、
前記メモリセル列は、
前記メモリセル列内の前記不揮発性可変抵抗素子の夫々につき、隣接する一方の前記不揮発性可変抵抗素子の前記第1の電極と他方の前記不揮発性可変抵抗素子の前記第2の電極を接続してなり、
前記メモリセル列毎に、入出力端子対と前記入出力端子対の間に流れる電流を制御する制御端子を備える第1の選択トランジスタを備え、
前記メモリセル列の一端の前記第1の電極が前記第1の選択トランジスタの前記入出力端子対の一方端と接続され、
前記メモリセル列が少なくとも行方向に複数配置されることで、前記不揮発性可変抵抗素子が行及び列方向に夫々複数、マトリクス状に配置され、
同一行の、又は、同一列の前記メモリセル列の一端の前記第1の電極同士が、前記第1の選択トランジスタを介して、共通の第1ビット線に接続され、
同一行の、又は、同一列の前記メモリセル列の他端の前記第2の電極同士が、直接或いは第2の選択トランジスタを介して、共通の第2ビット線に接続され、
同一行の前記不揮発性可変抵抗素子の前記第3の電極同士が、行方向に延伸するワード線に接続され、
前記メモリセル列内の前記不揮発性可変抵抗素子の前記第4の電極同士が、共通の第2ワード線に接続されていることを特徴とする不揮発性半導体記憶装置。 - 同一列の前記メモリセル列内の前記不揮発性可変抵抗素子の前記第4の電極同士が、共通の前記第2ワード線に接続されていることを特徴とする請求項12に記載の不揮発性半導体記憶装置。
- 同一行の前記メモリセル列内の前記不揮発性可変抵抗素子の前記第4の電極同士が、共通の前記第2ワード線に接続されていることを特徴とする請求項12又は13に記載の不揮発性半導体記憶装置。
- 前記メモリセル列が、行方向、列方向、及び、行方向および列方向に垂直な第3の方向に三次元的に配置されていることを特徴とする請求項9〜14の何れか一項に記載の不揮発性半導体記憶装置。
- 前記不揮発性可変抵抗素子を複数、基板に垂直な列方向に直列に接続した前記メモリセル列を備え、
前記メモリセル列が行方向、及び、行方向及び列方向に垂直な第3方向に複数配置されることで、前記不揮発性可変抵抗素子が行及び列方向及び前記第3方向に夫々複数、三次元マトリクス状に配置され、
前記第3方向に同じ位置の前記メモリセル列の一端の前記第1の電極同士が、前記第1の選択トランジスタを介して、共通の第1ビット線に接続され、
行方向に同じ位置の前記メモリセル列の他端の前記第2の電極同士が、直接或いは第2の選択トランジスタを介して、共通の第2ビット線に接続され、
列方向に同じ位置の前記不揮発性可変抵抗素子の前記第3の電極同士が、共通のワード線に接続されていることを特徴とする請求項9に記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010099688A JP5320601B2 (ja) | 2010-04-23 | 2010-04-23 | 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置 |
US13/093,171 US8445881B2 (en) | 2010-04-23 | 2011-04-25 | Nonvolatile variable resistive element and nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010099688A JP5320601B2 (ja) | 2010-04-23 | 2010-04-23 | 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011233551A JP2011233551A (ja) | 2011-11-17 |
JP5320601B2 true JP5320601B2 (ja) | 2013-10-23 |
Family
ID=45322626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010099688A Expired - Fee Related JP5320601B2 (ja) | 2010-04-23 | 2010-04-23 | 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8445881B2 (ja) |
JP (1) | JP5320601B2 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10916317B2 (en) | 2010-08-20 | 2021-02-09 | Attopsemi Technology Co., Ltd | Programmable resistance memory on thin film transistor technology |
US9818478B2 (en) * | 2012-12-07 | 2017-11-14 | Attopsemi Technology Co., Ltd | Programmable resistive device and memory using diode as selector |
US10923204B2 (en) | 2010-08-20 | 2021-02-16 | Attopsemi Technology Co., Ltd | Fully testible OTP memory |
US10586832B2 (en) | 2011-02-14 | 2020-03-10 | Attopsemi Technology Co., Ltd | One-time programmable devices using gate-all-around structures |
JP2012238811A (ja) * | 2011-05-13 | 2012-12-06 | Toshiba Corp | 半導体不揮発性記憶装置およびその製造方法 |
KR20140082653A (ko) | 2011-10-19 | 2014-07-02 | 후지 덴키 가부시키가이샤 | 강상관 비휘발 메모리 소자 |
US9209196B2 (en) | 2011-11-30 | 2015-12-08 | Sharp Kabushiki Kaisha | Memory circuit, method of driving the same, nonvolatile storage device using the same, and liquid crystal display device |
CN103460375B (zh) | 2012-02-07 | 2016-11-02 | 松下知识产权经营株式会社 | 驱动非易失性半导体装置的方法 |
WO2013190882A1 (ja) * | 2012-06-19 | 2013-12-27 | シャープ株式会社 | 金属酸化物トランジスタ |
US20140273525A1 (en) * | 2013-03-13 | 2014-09-18 | Intermolecular, Inc. | Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films |
CN106575703B (zh) * | 2014-06-26 | 2019-12-17 | 英特尔公司 | 基于氧化物的三端子电阻式开关逻辑器件 |
US9728721B2 (en) | 2014-07-25 | 2017-08-08 | Globalfoundries Singapore Pte. Ltd. | Resistive memory device |
US9455402B2 (en) * | 2015-01-23 | 2016-09-27 | Macronix International Co., Ltd. | Resistive memory device with ring-shaped metal oxide on top surfaces of ring-shaped metal layer and barrier layer |
US9472281B1 (en) * | 2015-06-30 | 2016-10-18 | HGST Netherlands B.V. | Non-volatile memory with adjustable cell bit shape |
TWI564898B (zh) * | 2015-10-26 | 2017-01-01 | 國立中山大學 | 電阻式記憶體 |
US10199472B2 (en) | 2015-12-30 | 2019-02-05 | SK Hynix Inc. | Neuromorphic device including gating lines with different widths |
CN105742491B (zh) * | 2016-04-01 | 2018-06-12 | 北京大学 | 一种平面非易失性阻变存储器及其制备方法 |
US20170317141A1 (en) * | 2016-04-28 | 2017-11-02 | HGST Netherlands B.V. | Nonvolatile schottky barrier memory transistor |
US20170317142A1 (en) * | 2016-04-29 | 2017-11-02 | Western Digital Technologies, Inc. | Sidewall insulated resistive memory devices |
US20170365641A1 (en) * | 2016-06-16 | 2017-12-21 | HGST Netherlands B.V. | Non-volatile double schottky barrier memory cell |
US9978942B2 (en) * | 2016-09-20 | 2018-05-22 | Arm Ltd. | Correlated electron switch structures and applications |
US11615859B2 (en) | 2017-04-14 | 2023-03-28 | Attopsemi Technology Co., Ltd | One-time programmable memories with ultra-low power read operation and novel sensing scheme |
US11062786B2 (en) | 2017-04-14 | 2021-07-13 | Attopsemi Technology Co., Ltd | One-time programmable memories with low power read operation and novel sensing scheme |
JP7191820B2 (ja) | 2017-06-02 | 2022-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品及び電子機器 |
JP7195068B2 (ja) | 2017-06-26 | 2022-12-23 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
JP7265475B2 (ja) | 2017-06-27 | 2023-04-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10354728B2 (en) | 2017-06-28 | 2019-07-16 | Sandisk Technologies Llc | Write verification and resistive state determination based on cell turn-on characteristics for resistive random access memory |
JP7234110B2 (ja) | 2017-07-06 | 2023-03-07 | 株式会社半導体エネルギー研究所 | メモリセル及び半導体装置 |
US10665604B2 (en) | 2017-07-21 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, semiconductor wafer, memory device, and electronic device |
US10256402B1 (en) | 2017-09-25 | 2019-04-09 | Sandisk Technologies Llc | ReRAM read state verification based on cell turn-on characteristics |
US10770160B2 (en) | 2017-11-30 | 2020-09-08 | Attopsemi Technology Co., Ltd | Programmable resistive memory formed by bit slices from a standard cell library |
JP2019161056A (ja) | 2018-03-14 | 2019-09-19 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
WO2019191393A1 (en) * | 2018-03-28 | 2019-10-03 | University Of Cincinnati | Systems and methods for gated-insulator reconfigurable non-volatile memory devices |
KR102542998B1 (ko) | 2018-06-26 | 2023-06-14 | 에스케이하이닉스 주식회사 | 3차원 적층형 반도체 메모리 소자 |
JP6789576B2 (ja) * | 2018-08-02 | 2020-11-25 | 株式会社フローディア | 積和演算装置 |
US10930343B2 (en) * | 2018-08-21 | 2021-02-23 | Hewlett Packard Enterprise Development Lp | Symmetric bipolar switching in memristors for artificial intelligence hardware |
CN109524042B (zh) * | 2018-09-21 | 2020-03-17 | 浙江大学 | 一种基于反型模式阻变场效应晶体管的与非型存储阵列 |
CN109741773B (zh) * | 2018-09-21 | 2020-03-17 | 浙江大学 | 一种基于积累模式阻变场效应晶体管的与非型存储阵列 |
FI20205101A1 (en) * | 2020-01-31 | 2021-08-01 | Turun Yliopisto | New thin film material for memristor and memristor with such material |
EP3961735A1 (en) * | 2020-08-13 | 2022-03-02 | Samsung Electronics Co., Ltd. | Variable resistance memory device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3402249B2 (ja) * | 1999-03-19 | 2003-05-06 | 日本電気株式会社 | 半導体記憶装置 |
US6531371B2 (en) | 2001-06-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Electrically programmable resistance cross point memory |
JP4282314B2 (ja) | 2002-06-25 | 2009-06-17 | シャープ株式会社 | 記憶装置 |
JP4177818B2 (ja) | 2004-01-29 | 2008-11-05 | シャープ株式会社 | 半導体記憶装置 |
JP2006120702A (ja) * | 2004-10-19 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 可変抵抗素子および半導体装置 |
JP2007317874A (ja) * | 2006-05-25 | 2007-12-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5010891B2 (ja) * | 2006-10-16 | 2012-08-29 | 富士通株式会社 | 抵抗変化型素子 |
JP5106031B2 (ja) * | 2007-10-12 | 2012-12-26 | パナソニック株式会社 | 半導体記憶装置及びその製造方法並びに半導体スイッチング装置 |
US8391050B2 (en) * | 2008-03-19 | 2013-03-05 | Nec Corporation | Resistance change element, semiconductor memory device, manufacturing method and driving method thereof |
WO2010038788A1 (ja) * | 2008-09-30 | 2010-04-08 | 国立大学法人岡山大学 | 電流制御素子及びその製造方法 |
-
2010
- 2010-04-23 JP JP2010099688A patent/JP5320601B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-25 US US13/093,171 patent/US8445881B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8445881B2 (en) | 2013-05-21 |
US20120268980A1 (en) | 2012-10-25 |
JP2011233551A (ja) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5320601B2 (ja) | 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置 | |
US8432720B2 (en) | Nonvolatile semiconductor memory device | |
JP4088324B1 (ja) | 不揮発性半導体記憶装置 | |
KR100657911B1 (ko) | 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자 | |
US9595668B2 (en) | Self-rectifying RRAM element | |
US8565003B2 (en) | Multilayer cross-point memory array having reduced disturb susceptibility | |
JP6195927B2 (ja) | 抵抗性メモリデバイス | |
KR20150086182A (ko) | 스위치 소자 및 기억 장치 | |
JPWO2006137111A1 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
US9082533B2 (en) | Memristive element based on hetero-junction oxide | |
US20130062589A1 (en) | Resistance change memory | |
JP5270809B2 (ja) | 不揮発性記憶素子、及び不揮発性記憶装置 | |
JP5072967B2 (ja) | 電流制限素子とそれを用いたメモリ装置およびその製造方法 | |
CN103715197A (zh) | 具有单位单元作为单一器件的存储器件及其制造方法 | |
KR102022419B1 (ko) | 가변 저항 메모리 장치 및 그 동작 방법 | |
JP2006120701A (ja) | 可変抵抗素子とその駆動方法、および半導体装置 | |
JP2014063549A (ja) | 半導体記憶装置 | |
JP2010278275A (ja) | 半導体記憶装置 | |
US8274816B2 (en) | Nonvolatile memory device and information recording method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |