DE102015116099B3 - Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur - Google Patents

Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur Download PDF

Info

Publication number
DE102015116099B3
DE102015116099B3 DE102015116099.4A DE102015116099A DE102015116099B3 DE 102015116099 B3 DE102015116099 B3 DE 102015116099B3 DE 102015116099 A DE102015116099 A DE 102015116099A DE 102015116099 B3 DE102015116099 B3 DE 102015116099B3
Authority
DE
Germany
Prior art keywords
integrated circuit
transistors
area
voltage
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102015116099.4A
Other languages
English (en)
Inventor
Andreas Meiser
Dirk Priefert
Rolf Weis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102015116099.4A priority Critical patent/DE102015116099B3/de
Priority to US15/273,352 priority patent/US20170084606A1/en
Priority to CN201610849500.1A priority patent/CN107026157A/zh
Application granted granted Critical
Publication of DE102015116099B3 publication Critical patent/DE102015116099B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es ist eine integrierte Schaltung offenbart. Die integrierte Schaltung enthält einen Halbleiterkörper mit einer ersten Halbleiterschicht, einer Isolationsschicht auf der ersten Halbleiterschicht, und einer zweiten Halbleiterschicht auf der Isolationsschicht. Die integrierte Schaltung enthält außerdem eine Vielzahl von Transistoren, von denen jeder eine Laststrecke und einen Steuerknoten aufweist. Die Laststrecken sind in Reihe geschaltet, und die Vielzahl von Transistoren sind zumindest teilweise in die zweite Halbleiterschicht integriert. Eine spannungsbegrenzende Struktur ist zu der Laststrecke von einem von der Vielzahl von Transistoren parallel geschaltet, wobei die spannungsbegrenzende Struktur in die erste Halbleiterschicht integriert und über zwei elektrisch leitende Vias, die sich durch die Isolationsschicht hindurch erstrecken, mit einem von der Vielzahl von Transistoren verbunden ist.

Description

  • Diese Offenbarung betrifft allgemein eine integrierte Schaltung, die eine Vielzahl von Transistorbauelementen, deren Laststrecken in Reihe geschaltet sind, aufweist, und zumindest eine spannungsbegrenzende Struktur, die zu der Laststrecke von einem Transistorbauelement parallel geschaltet ist.
  • Transistorbauelemente wie beispielsweise MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) werden weithin in Automotive-, Industrie- oder Consumer-Elektronik-Anwendungen eingesetzt, um Lasten zu treiben, Leistung zu wandeln oder dergleichen. Jene Transistoren werden häufig als Leistungstransistoren bezeichnet. Gemäß einem Gestaltungskonzept erhält man die Funktionalität eines Leistungstransistors durch eine elektronische Schaltung (Transistoranordnung), die eine Vielzahl von Transistorbauelementen aufweist, deren Laststrecken in Reihe geschaltet sind. Bei dieser Gestaltung können spannungsbegrenzende Strukturen zu den Laststrecken zumindest einiger dieser Transistorbauelemente parallel geschaltet sein. Diese spannungsbegrenzenden Strukturen verhindern in einem Sperrzustand der Transistoranordnung, dass die einzelnen Transistorbauelemente überlastet werden. Weiterhin stellen die spannungsbegrenzenden Strukturen sicher, dass eine im Sperrzustand an die Transistoranordnung angelegte Gesamtspannung gleichmäßiger auf die Vielzahl von Transistorbauelementen verteilt wird.
  • Die Druckschrift DE 10 2013 206 057 A1 beschreibt eine Anordnung, bei der ein spannungsbegrenzendes Element parallel zur Laststrecke einer solchen Transistoranordnung mit mehreren Transistoren geschaltet ist. Die Transistoranordnung ist hierbei in einer ersten Halbleiterschicht und das spannungsbegrenzende Element ist in einer zweiten Halbleiterschicht eines Halbleiterkörpers integriert, wobei das spannungsbegrenzende Element als vertikales Bauelement in der zweiten Halbleiterschicht realisiert ist.
  • Die Aufgabe der Erfindung besteht darin, eine oben erläuterte Transistoranordnung, bei der eine spannungsbegrenzende Struktur parallel zu der Laststrecke zumindest eines der Transistorbauelemente geschaltet ist, auf raumsparende Weise zu implementieren. Diese Aufgabe wird durch die integrierte Schaltung gemäß Anspruch 1 gelöst.
  • Eine Ausgestaltung betrifft eine integrierte Schaltung. Die integrierte Schaltung enthält einen Halbleiterkörper mit einer ersten Halbleiterschicht, einer Isolationsschicht auf der ersten Halbleiterschicht, und einer zweiten Halbleiterschicht auf der Isolationsschicht. Die integrierte Schaltung enthält ferne eine Vielzahl von Transistoren, von denen jeder eine Laststrecke und einen Steuerknoten aufweist. Die Laststrecken sind in Reihe geschaltet, und die Vielzahl von Transistoren sind zumindest teilweise in der zweiten Halbleiterschicht integriert. Eine spannungsbegrenzende Struktur ist parallel zu der Laststrecke von einem von der Vielzahl von Transistoren geschaltet, wobei die spannungsbegrenzende Struktur in der ersten Halbleiterschicht integriert und durch zwei elektrisch leitende Vias, die sich durch die Isolationsschicht hindurch erstrecken, mit einem von der Vielzahl von Transistoren verbunden ist.
  • Nachfolgend werden Beispiele unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur die zum Verständnis dieser Prinzipien erforderlichen Aspekte gezeigt sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
  • 1 veranschaulicht schematisch eine integrierte Schaltung mit einer Vielzahl von Transistoren gemäß einem Ausführungsbeispiel;
  • 2 veranschaulicht schematisch eine integrierte Schaltung mit einer Vielzahl von Transistoren gemäß einem weiteren Ausführungsbeispiel;
  • 3A–3B zeigen eine perspektivische Schnittansicht und eine vertikale Querschnittsansicht von einem von der Vielzahl von Transistoren gemäß einem Ausführungsbeispiel;
  • 4A–4C zeigen eine perspektivische Schnittansicht und zwei vertikale Querschnittsansichten von einem von der Vielzahl von Transistoren gemäß einem Ausführungsbeispiel;
  • 5 zeigt eine Draufsicht auf einen von der Vielzahl von Transistoren gemäß einem Ausführungsbeispiel;
  • 6 zeigt eine vertikale Querschnittsansicht eines von der Vielzahl von Transistoren gemäß einem Ausführungsbeispiel; und
  • 7A–7B zeigen eine vertikale Querschnittsansicht und eine Draufsicht einer integrierten Schaltung gemäß einem Beispiel.
  • In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen. Die Zeichnungen stellen einen Teil der Beschreibung dar und zeigen anhand der Darstellung konkreter Ausführungsbeispiele, wie die Erfindung umgesetzt werden kann. Es versteht sich, dass, sofern nicht anders erwähnt, die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können.
  • 1 zeigt eine vertikale Querschnittsansicht einer integrierten Schaltung gemäß einem Ausführungsbeispiel. Die integrierte Schaltung enthält einen Halbleiterkörper 100 mit einer ersten Halbleiterschicht 110, einer Isolationsschicht 120 auf der ersten Halbleiterschicht 110, und eine zweite Halbleiterschicht 130 auf der Isolationsschicht 120. Ein Halbleiterkörper 100 dieses Typs kann als SOI-("Silicon on Insulator")-Substrat bezeichnet werden. Allerdings sind die ersten und zweiten Halbleiterschichten 110, 130 nicht darauf beschränkt, dass sie als Siliziumschichten ausgebildet sein müssen. Stattdessen kann jedes herkömmliche Halbleitermaterial verwendet werden, um diese Halbleiterschichten 110, 130 zu implementieren. Beispiele von einem derartigen Halbleitermaterial umfassen, ohne darauf beschränkt zu sein, Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN), Silizium oder Germanium enthaltende Materialien, oder dergleichen. Weiterhin ist die Isolationsschicht 120 nicht darauf beschränkt, dass sie aus einem Halbleiteroxid wie beispielsweise Siliziumoxid (SiO2) gemacht sein muss. Stattdessen kann jede andere Art von elektrisch oder dielektrisch isolierendem Material ebenso gut verwendet werden.
  • Die erste Halbleiterschicht 110 und die zweite Halbleiterschicht 130 können dieselbe Art von Halbleitermaterial enthalten. Beispielsweise enthalten sowohl die erste Halbleiterschicht 110 als auch die zweite Halbleiterschicht 130 monokristallines Silizium. Gemäß einem weiteren Ausführungsbeispiel enthalten die erste Halbleiterschicht 110 und die zweite Halbleiterschicht 130 unterschiedliche Arten von Halbleitermaterial. Gemäß einem Ausführungsbeispiel enthält von der ersten und zweiten Halbleiterschicht 110, 130 eine monokristallines Silizium, und die andere von der ersten und zweiten Halbleiterschicht 110, 130 enthält monokristallines Siliziumkarbid.
  • Bezug nehmend auf 1 enthält die integrierte Schaltung außerdem eine Vielzahl von Transistoren 2 1–2 n. In 1 sind diese Transistoren 2 1–2 n anhand von Schaltungssymbolen schematisch dargestellt. Ausführungsbeispiele, wie diese Transistoren implementiert sein können, werden nachfolgend ausführlicher erläutert. Jeder dieser Transistoren 2 1–2 n ist zumindest teilweise in die zweite Halbleiterschicht 130 integriert. "Zumindest teilweise integriert" bedeutet, dass zumindest aktive Halbleitergebiete dieser Transistoren 2 1–2 n in die zweite Halbleiterschicht 130 integriert sind. Bei dem in 1 gezeigten Ausführungsbeispiel sind die Transistoren 2 1–2 n als MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) gezeichnet. In diesem Fall sind aktive Halbleitergebiete Sourcegebiete, Bodygebiete, Driftgebiete und Draingebiete, was nachfolgend ausführlicher erläutert wird.
  • Jedes von der Vielzahl von Transistorbauelementen 2 1–2 n enthält eine Laststrecke zwischen einem ersten Lastknoten D und einem zweiten Lastknoten S. Bei dem in 1 gezeigten Transistorbauelement ist der erste Lastknoten ein Drainknoten, und der zweite Lastknoten ist ein Sourceknoten des betreffenden Transistors. Daher werden nachfolgend auch die Laststrecken der einzelnen Transistoren 2 1–2 n als Drain-Source-Strecken dieser Transistoren 2 1–2 n bezeichnet. Die Laststrecken D-S dieser Transistoren 2 1–2 n sind in Reihe geschaltet, wobei eine Reihenschaltung mit diesen Laststrecken zwischen einem ersten Lastknoten 12 und einem zweiten Lastknoten 13 der integrierten Schaltung angeschlossen ist. Weiterhin enthält jeder der Vielzahl von Transistoren 2 1–2 n einen Steuerknoten. Bei dem in 1 gezeigten Ausführungsbeispiel handelt es sich bei dem Steuerknoten um einen Gateknoten G des betreffenden MOSFETs 2 1–2 n.
  • Bezug nehmend auf 1 enthält die integrierte Schaltung außerdem zumindest eine spannungsbegrenzende Struktur. Bei dem in 1 gezeigten, konkreten Ausführungsbeispiel enthält die integrierte Schaltung eine Vielzahl von spannungsbegrenzenden Strukturen, so dass jeder der Transistoren 2 1–2 n eine ihm zugeordnete spannungsbegrenzende Struktur aufweist.
  • Die erste Halbleiterschicht 110 weist eine Grunddotierung von einem ersten Dotierungstyp (Leitfähigkeitstyp) auf. Ein Gebiet der ersten Halbleiterschicht 110, das die Grunddotierung vom ersten Dotierungstyp aufweist, ist in 1 mit dem Bezugszeichen 4 bezeichnet. Dieses Gebiet 4 wird nachfolgend als erstes Gebiet bezeichnet. Die spannungsbegrenzenden Strukturen werden durch das erste Gebiet 4 und durch eine Vielzahl von zweiten Gebieten 31 1–31 n+1 eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps gebildet, wobei jedes dieser zweiten Gebiete 31 1–31 n+1 elektrisch mit einem von einer Vielzahl von Vias 5 1–5 n+1 elektrisch verbunden ist. Gemäß einem Ausführungsbeispiel ist jedes der Vias 5 1–5 n+1 mit dem betreffenden zweiten Gebiet 31 1–31 n+1 ohmsch verbunden. Hierzu können die einzelnen zweiten Gebiete 31 1–31 n+1 Kontaktgebiete (in 1 anhand gepunkteter Linien dargestellt und im Fall des zweiten Gebiets 31 1 mit dem Bezugszeichen 32 1 bezeichnet) enthalten, die eine höhere Dotierungskonzentration als die zweiten Gebiete 31 1–31 n+1 aufweisen und dazu dienen, die zweiten Gebiete 31 1–31 n+1 mit den Vias 5 1–5 n+1 ohmsch zu verbinden.
  • Jede dieser spannungsbegrenzenden Strukturen kann als Reihenschaltung mit zwei Avalanche-Dioden oder Zener-Dioden angesehen werden, die in einer antiseriellen Konfiguration (engl.: "back-to-back configuration") verbunden sind. Die Maximalspannung, die zwischen die beiden mit einer spannungsbegrenzenden Struktur verbundenen Vias angelegt werden kann, ist im Wesentlichen gegeben durch die Durchbruchspannung derjenigen Zener- oder Avalanche-Diode, die in der Reihenschaltung in Rückwärtsrichtung vorgespannt ist. Wenn eine Spannung, die höher ist, als die Durchbruchspannung, angelegt wird, leitet die betreffende Zener- oder Avalanche-Diode und klemmt deshalb die Spannung zwischen den Vias. Schaltungssymbole jener Dioden sind ebenfalls in 1 gezeigt. Lediglich zum Zweck der Erläuterung repräsentieren die in der Figur gezeigten Dioden eine Situation, in der das erste Gebiet 4 p-dotiert ist und die zweiten Gebiete n-dotiert sind, so dass die Kathoden der Avalanche- oder Zener-Dioden durch die zweiten Gebiete 31 1–31 2 und die Anoden durch das erste Gebiet 4 gebildet werden. Auch wenn 1 eine spannungsbegrenzende Struktur zeigt, die jedem der Transistoren 2 1–2 n zugeordnet ist, handelt es sich hierbei lediglich um ein Beispiel. Die integrierte Schaltung kann eine beliebige Anzahl zwischen 1 und n von spannungsbegrenzenden Strukturen aufweisen, wobei n die Gesamtzahl der Transistoren 2 1–2 n in der Reihenschaltung bezeichnet. Bei dem in 1 gezeigten Ausführungsbeispiel ist die zumindest eine spannungsbegrenzende Struktur zu der Laststrecke des zugeordneten Transistors 2 i parallel geschaltet, wobei 2 i einen beliebigen Transistor der Vielzahl von Transistoren 2 1–2 n bezeichnet.
  • In jedem Fall ist die spannungsbegrenzende Struktur durch zwei elektrisch leitende Vias, die sich durch die Isolationsschicht 120 hindurch erstrecken, zu der Laststrecke des zugeordneten Transistors 2 i parallel geschaltet. Jedes Via erstreckt sich zu der ersten Halbleiterschicht 110 oder in diese hinein. Bei dem in 1 gezeigten Ausführungsbeispiel, bei dem eine spannungsbegrenzende Struktur zu der Laststrecke eines jeden der Vielzahl von Transistoren 2 1–2 n parallel geschaltet ist, gibt es n + 1 Vias 5 1–5 n+1, um die n spannungsbegrenzenden Strukturen zu den Laststrecken der n Transistoren parallel zu schalten. Von diesen Vias 5 1–5 n+1 teilen sich zwei spannungsbegrenzende Strukturen n – 1 Vias, welche bei dem in 1 gezeigten Ausführungsbeispiel Vias 5 2–5 n sind. Beispielsweise ist das Via 5 2 eines von zwei Vias (das andere ist Via 5 1), die dazu dienen, eine spannungsbegrenzende Struktur zu der Laststrecke des Transistorbauelements 2 1 parallel zu schalten. Und das Via 5 2 ist eines von zwei Vias (das andere ist Via 5 3), das dazu dient, eine spannungsbegrenzende Struktur zu der Laststrecke des Transistors 2 2 parallel zu schalten.
  • Bei dem vorliegenden Ausführungsbeispiel enthält jedes der Vias 5 1–5 n+1 einen elektrisch leitenden Kern 51 1, sowie einen Kragen 52 1, der den Kern von der zweiten Halbleiterschicht 130 elektrisch isoliert und separiert. Aus Gründen der Klarheit zeigt 1 lediglich für den Kern 51 1 und den Kragen 52 1 eines ersten Vias 5 1 Bezugszeichen.
  • Bezug nehmend auf das Obige sind die Laststrecken der Transistoren 2 1–2 n in Reihe geschaltet, wobei die Laststrecke eines jeden Transistors zwischen zwei von einer Vielzahl von Vias 5 1–5 n+1 angeschlossen ist. Ein derartiger Anschluss einer jeden Laststrecke zwischen zwei Vias ist in 1 lediglich schematisch dargestellt.
  • Die integrierte Schaltung 1 mit der Vielzahl von Transistoren 2 1–2 n arbeitet wie ein Transistor. Hierzu ist einer 2 1 der Vielzahl von Transistoren 2 1–2 n dazu ausgebildet, ein externes Steuersignal VDRV zu empfangen, wobei jeder der anderen Transistoren eine Laststreckenspannung von zumindest einem anderen Transistor als Steuersignal (Steuerspannung) erhält. Hierzu ist der Gateknoten G des ersten Transistors 2 1 mit einen Eingangsknoten 11 verbunden, wobei das externe Steuersignal VDRV zwischen den Eingangsknoten 11 und den ersten Lastknoten 12 der integrierten Schaltung angelegt werden kann. Der erste Transistor 2 1 schaltet abhängig von einem Spannungspegel seiner Steuerspannung VDRV ein oder aus. Lediglich zum Zweck der Darstellung ist der erste Transistor 2 1 bei dem in 1 gezeigten Ausführungsbeispiel als n-Kanal MOSFET vom Anreicherungstyp gezeichnet. Ein erster Transistor 2 1 von diesem Typ schaltet ein, wenn ein Spannungspegel der Steuerspannung VDRV über einer positiven Schwellenspannung liegt, und er schaltet aus, wenn der Spannungspegel der Steuerspannung VDRV unterhalb dieser positiven Schwellenspannung liegt. Wenn der erste Transistor 2 1 als n-Kanal MOSFET vom Verarmungstyp anstelle als n-Kanal MOSFET vom Anreicherungstyp implementiert ist, schaltet er ein, wenn ein Spannungspegel der Steuerspannung VDRV über einer negativen Schwellenspannung liegt, und er schaltet aus, wenn der Spannungspegel unter der negativen Schwellenspannung liegt.
  • Bei dem in 1 gezeigten Ausführungsbeispiel wird jeder der anderen Transistoren, das heißt der Transistoren 2 2–2 n, von zumindest einem von der Vielzahl von Transistoren 2 1–2 n gesteuert. Insbesondere wird jeder der anderen Transistoren 2 2–2 n durch eine Laststreckenspannung von zumindest einem von der Vielzahl von Transistoren 2 1–2 n gesteuert. Bei dem in 1 gezeigten Ausführungsbeispiel wird jeder dieser anderen Transistoren 2 2–2 n durch eine Laststreckenspannung von genau einem von der Vielzahl von Transistoren gesteuert. Die "Laststreckenspannung" eines Transistors 2 i ist die Spannung zwischen dem ersten und zweiten Lastknoten (Drain- und Sourceknoten) des betreffenden Transistors 2 i. Bei dem in 1 gezeigten Ausführungsbeispiel wird der Transistor 2 2, der direkt mit dem ersten Transistor 2 1 verbunden ist, durch die Laststreckenspannung des ersten Transistors 2 1 gesteuert. Hierzu ist der Gateknoten G des Transistors 2 2 mit dem Sourceknoten S des ersten Transistors 2 1 verbunden. Daher ist eine Steuerspannung, welche eine Spannung zwischen dem Gateknoten G und dem Sourceknoten S des Transistors 2 2 ist, gleich der negativen Laststreckenspannung, welche die Spannung zwischen dem Drainknoten D und dem Sourceknoten S des ersten Transistors 2 1 ist. Ein Transistor 2 3, welcher der direkt mit dem Transistor 2 2 verbundene Transistor ist, erhält als Steuerspannung eine Laststreckenspannung des Transistors 2 2. Hierzu ist der Gateknoten G des Transistors 2 3 mit dem Sourceknoten des Transistors 2 2 verbunden. Allgemein sei 2 i ein beliebiger der anderen Transistoren 2 2–2 n. Dann wird der Transistor 2 i durch die negative Laststreckenspannung des Transistors 2 i-1 gesteuert. Hierzu ist der Gateknoten G des Transistors 2 i mit dem Sourceknoten des Transistors 2 i-1 verbunden.
  • Es wird darauf hingewiesen, dass das Steuern eines jeden Transistors 2 2–2 n durch die Laststreckenspannung von genau einem Transistor (bei dem in 1 gezeigten Beispiel der Transistor 2 i-1) lediglich ein Beispiel darstellt. Gemäß einem anderen (nicht gezeigten) Ausführungsbeispiel empfängt zumindest einer der Transistoren (wie beispielsweise einer der Transistoren 2 3–2 n) als Steuerspannung eine Summe von Laststreckenspannungen von zwei oder mehr Transistoren. In diesem Fall ist der Gateknoten G eines jeden der Transistoren 2 1–2 n mit dem Sourceknoten eines anderen Transistors verbunden. Das heißt, der Gateknoten eines Transistors ist nicht mit dem Sourceknoten S dieses Transistors verbunden.
  • Nachfolgend wird die Arbeitsweise der in 1 gezeigten integrierten Schaltung erläutert. Zum Zweck der Erläuterung wird angenommen, dass es sich bei dem ersten Transistor 2 1 um einen n-Kanal MOSFET vom Anreicherungstyp handelt, und dass die anderen Transistoren 2 2–2 n n-Kanal MOSFETs vom Verarmungstyp sind. Zum Zweck der Erläuterung wird außerdem angenommen, dass eine Lastspannung VLOAD an den zweiten Lastknoten 13 und den ersten Lastknoten 12 der integrierten Schaltung, das heißt zwischen den Drainknoten D des Transistors 2 1 und den Sourceknoten S des ersten Transistors 2 1, angeschlossen ist.
  • Die integrierte Schaltung 1 befindet sich in einem eingeschalteten Zustand, in dem sie in der Lage ist, einen elektrischen Strom zwischen dem ersten und zweiten Lastknoten 12, 13 zu leiten, wenn die Steuerspannung VDRV zwischen dem Eingangsknoten 11 und dem ersten Lastknoten 12 einen Spannungspegel aufweist, der den ersten Transistor 2 1 einschaltet. Im eingeschalteten Zustand des ersten Transistors 2 1 ist ein Spannungspegel der Laststreckenspannung des ersten Transistors 2 1 zu gering, um den zweiten Transistor 2 auszuschalten (abzuschnüren), so dass sich der Transistor 2 2 im eingeschalteten Zustand befindet. Im eingeschalteten Zustand des Transistors 2 2 ist ein Spannungspegel der Laststreckenspannung des Transistors 2 2 zu gering, um den Transistor 2 3 auszuschalten, so dass sich der Transistor 2 3 im eingeschalteten Zustand befindet, und so weiter. Daher befinden sich, wenn der erste Transistor 2 1 sich im eingeschalteten Zustand befindet, die anderen Transistoren 2 2–2 n "automatisch" im eingeschalteten Zustand, so dass sich die integrierte Schaltung im eingeschalteten Zustand befindet.
  • Wenn die Steuerspannung VDRV einen Spannungspegel aufweist, der den ersten Transistor 2 1 ausschaltet, steigt ein Spannungspegel der Laststreckenspannung des ersten Transistors 2 1 an, bis er einen Spannungspegel erreicht, der den Transistor 2 2 ausschaltet. Wenn der Transistor 2 2 ausschaltet, steigt ein Spannungspegel seiner Laststreckenspannung an, bis er einen Spannungspegel erreicht, der den Transistor 2 3 ausschaltet, und so weiter. Im ausgeschalteten Zustand der einzelnen Transistoren begrenzen die spannungsbegrenzenden Strukturen die Spannungspegel der Laststreckenspannung, um die Gesamtlaststreckenspannung VLOAD gleichmäßiger über die einzelnen Transistoren 2 1–2 n zu verteilen. Es wird darauf hingewiesen, dass sich im ausgeschalteten Zustand der integrierten Schaltung 1 nicht notwendigerweise jeder der Transistoren 2 1–2 n im ausgeschalteten Zustand befinden muss. Die Anzahl von Transistoren, die sich im ausgeschalteten Zustand befinden, hängt ab von der Gesamt-Laststreckenspannung VLOAD und der Spannung, der jeder der Transistoren im ausgeschalteten Zustand standhalten kann, wobei die Spannung, der jeder der Transistoren 2 1–2 n standhalten kann, durch die betreffende spannungsbegrenzende Struktur begrenzt wird.
  • Indem die Transistoren 2 1–2 n in der zweiten Halbleiterschicht 130 implementiert werden und die spannungsbegrenzenden Strukturen in der ersten Halbleiterschicht 110 unterhalb der zweiten Halbleiterschicht 130 implementiert werden, kann die gesamte integrierte Schaltung 1 in einer sehr raumsparenden Weise implementiert werden. Darüber hinaus kann die Isolationsschicht 120 relativ dünn gemacht werden, was Kosten einspart. Insbesondere kann die Isolationsschicht derart implementiert werden, dass die dielektrische Festigkeit geringer ist als das Spannungssperrvermögen der integrierten Schaltung, wobei das "Spannungssperrvermögen" der integrierten Schaltung gleich dem maximalen Spannungspegel einer Spannung zwischen dem Drainknoten D und dem Sourceknoten S ist, dem die integrierte Schaltung standhalten kann. Dies wird nachfolgend erläutert.
  • Wenn beispielsweise der Transistor 2 i sperrt (wobei 2 i einen beliebigen der Transistoren 2 1–2 n bezeichnet; 31 i+1, 31 i bezeichnen die zugehörigen zweiten Gebiete, und 5 i+1, 5 i bezeichnen die zugehörigen Vias), gibt es einen Spannungsabfall zwischen dem Drainknoten D und dem Sourceknoten S des Transistors 2 i. Dieselbe Spannung fällt zwischen dem zweiten Gebiet 31 i+1 und dem zu dem zweiten Transistor 2 i gehörenden zweiten Gebiet 31 i ab, so dass sich ein Verarmungsgebiet (Raumladungsgebiet) in dem ersten Gebiet 4 zwischen den zweiten Gebieten 31 i+1, 31 i ausbreitet. Aufgrund dieses Verarmungsgebiets verringert sich ein elektrisches Potential entlang der Isolationsschicht 120 zwischen dem Sourcegebiet 31 i+1 und dem zweiten Gebiet 31 i von einem Pegel, der gleich dem Drainpotential ist, auf einen Pegel, der gleich dem Sourcepotential ist. Das "Drainpotential" ist das elektrische Potential an dem Drainknoten D des Transistors 2 i und dem Via 5 i+1, und das "Sourcepotential" ist das elektrische Potential an dem Sourceknoten S und dem Via 5 i. In dem Halbleitergebiet, das zwischen den Vias 5 i+1 und 5 i und oberhalb der Isolationsschicht 120 angeordnet ist, verringert sich das elektrische Potential im Wesentlichen auf die gleiche Weise wie in der ersten Halbleiterschicht 110 unterhalb der Isolationsschicht, so dass lediglich ein geringer Spannungsabfall über der Isolationsschicht 120 auftritt. Letzteres ermöglicht es, die Isolationsschicht mit einer geringen Dicke zu implementieren. Beispielsweise beträgt die Dicke weniger als 1 µm.
  • Gemäß einem Beispiel ist das erste Gebiet 4 mit einem von dem ersten und zweiten Lastknoten 11, 12 elektrisch verbunden. Wenn beispielsweise das erste Gebiet 4 p-dotiert ist und die zweiten Gebiete 31 1–31 n+1 n-dotiert sind (wie in 1 gezeigt), ist von dem ersten und zweiten Lastknoten 12, 13 der Lastknoten, der mit der ersten Halbleiterschicht 110 verbunden ist, derjenige mit dem geringeren elektrischen Potential. Daher sind pn-Übergänge zwischen den zweiten Gebieten 31 1–31 n und dem ersten Gebiet 4 in Rückwärtsrichtung vorgespannt, und ein Stromfluss von den Vias 5 1–5 n+1 ist die erste Halbleiterschicht 110 wird verhindert. Wenn es sich beispielsweise bei den Transistoren 2 1–2 n um n-Kanal Transistoren handelt, besitzt der erste Lastknoten 12 beim Betrieb der integrierten Struktur das geringere elektrische Potential und ist deshalb mit dem ersten Gebiet 4 verbunden. Eine derartige Verbindung ist in 1 anhand gestrichelter Linien schematisch dargestellt.
  • 2 zeigt eine integrierte Schaltung 1, die sich von der in 1 gezeigten integrierten Schaltung dadurch unterscheidet, dass das erste Gebiet 4 n-dotiert ist und die zweiten Gebiete 31 1–31 n+1 p-dotiert sind. Daher werden bei jeder spannungsbegrenzenden Struktur die Kathoden der beiden Avalanche- oder Zenerdioden durch das erste Gebiet 4 gebildet, und die Anoden werden durch die zugehörigen zweiten Gebiete gebildet. Die Polaritäten der in 2 gezeigten Dioden spiegeln dies wieder. Bei diesem Beispiel ist von dem ersten und zweiten Lastknoten 12, 13 der Lastknoten, der mit dem ersten Gebiet 4 verbunden ist, derjenige mit dem höheren elektrischen Potential. Daher sind pn-Übergänge zwischen den zweiten Gebieten 31 1–31 n und dem ersten Gebiet 4 in Rückwärtsrichtung vorgespannt und ein Stromfluss von den Vias 5 1–5 n+1 in die erste Halbleiterschicht 110 wird verhindert. Wenn es sich bei den Transistoren 2 1–2 n beispielsweise um n-Kanal Transistorbauelemente handelt, besitzt der zweite Lastknoten 13 beim Betrieb der integrierten Struktur das höhere elektrische Potential und ist deshalb mit dem ersten Gebiet 4 verbunden. Eine derartige Verbindung ist in 2 anhand gestrichelter Linien schematisch dargestellt.
  • 3A zeigt eine perspektivische Schnittansicht und 3B zeigt eine vertikale Querschnittsansicht eines Ausführungsbeispiels eines Transistors 2 i von der Vielzahl von Transistoren 2 1–2 n. Dieser Transistor 2 i repräsentiert einen beliebigen von der Vielzahl von Transistoren 2 1–2 n. Jeder der Transistoren 2 1–2 n kann wie in den 3A–3B implementiert sein. Allerdings ist es ebenso möglich, die Transistoren derart zu implementieren, dass sie unterschiedliche Topologien besitzen. In den 3A–3B bezeichnen die Bezugszeichen 5 i und 5 i+1 die beiden Vias, zwischen denen die Laststrecke des Transistors 2 i angeschlossen ist. Wenn der Transistor 2 i beispielsweise den ersten Transistor 2 1 repräsentiert, dann sind diese beiden Vias die in den 1 und 2 gezeigten Vias 5 1 und 5 2. Im Folgenden wird das Via 5 i als erstes Via und das Via 5 i+1 als zweites Via bezeichnet.
  • Bezug nehmend auf die 3A–3B enthält der Transistor 2 i aktive Bauelementgebiete, die in die zweite Halbleiterschicht 130 integriert sind. Bei dem vorliegenden Ausführungsbeispiel enthalten jene aktiven Bauelementgebiete ein Driftgebiet 21, ein Sourcegebiet 22, ein Bodygebiet 23, und ein Draingebiet 24. Das Sourcegebiet 22 und das Draingebiet 24 sind in einer ersten lateralen Richtung x der zweiten Halbleiterschicht 130 voneinander beabstandet. Bei dieser ersten lateralen Richtung x handelt es sich um die Richtung, in der das erste Via 5 i und das zweite Via 5 i+1 beabstandet sind. Das Bodygebiet 23 separiert das Sourcegebiet 22 von dem Driftgebiet 21, und das Driftgebiet 21 separiert das Bodygebiet 23 von dem Draingebiet 24. Gemäß einem Beispiel sind die Dotierungskonzentrationen des Sourcegebiets 22 und des Draingebiets 24 ausgewählt aus einem Bereich zwischen 1E19 cm–3 und 1E21 cm–3, die Dotierungskonzentration des Bodygebiets 23 ist ausgewählt aus einem Bereich zwischen 5E16 cm–3 und 1E18 cm–3, und die Dotierungskonzentration des Driftgebiets 21 ist ausgewählt aus einem Bereich zwischen 1E15 cm–3 und 1E18 cm–3. Die Dotierungskonzentration des Bodyanschlussgebiets 25 kann gleich oder höher als die Dotierungskonzentration des Bodygebiets 23 sein.
  • Ferner enthält der Transistor 2 i eine Gateelektrode 61, die zu dem Bodygebiet 23 benachbart und durch ein Gatedielektrikum 62 gegenüber dem Bodygebiet 23 dielektrisch isoliert ist. Bei dem vorliegenden Ausführungsbeispiel ist die Gateelektrode 61 in einem Graben angeordnet, der sich von einer ersten Oberfläche 101 der zweiten Halbleiterschicht 130 in die zweite Halbleiterschicht 130 hinein erstreckt. Allerdings handelt es sich bei der Implementierung der Gateelektrode 61 als Grabenelektrode in einem Graben der zweiten Halbleiterschicht 130 lediglich um ein Beispiel. Jede andere Art von Gatetopologie kann ebenso gut verwendet werden. Beispielsweise kann die Gateelektrode 61 als planare Elektrode implementiert sein, die oberhalb des Bodygebiets 23 angeordnet und durch das Gatedielektrikum 62 gegenüber dem Bodygebiet 23 dielektrisch isoliert ist.
  • Die Gateelektrode 61 ist mit dem Gateknoten G des Transistors 2 i verbunden oder bildet den Gateknoten G. Das Sourcegebiet 22 ist elektrisch mit einer Sourceelektrode 71 verbunden. Die Sourceelektrode 71 ist mit dem Sourceknoten S des Transistors 2 i verbunden oder bildet den Sourceknoten S. Das Draingebiet 24 ist elektrisch mit einer Drainelektrode 72 verbunden. Diese Drainelektrode 72 ist elektrisch mit dem Drainknoten D verbunden oder bildet den Drainknoten D des Transistors 2 i. Bezug nehmend auf das Obige ist der Sourceknoten S mit dem ersten Via 5 i verbunden, und der Drainknoten D ist mit dem zweiten Via 5 i+1 verbunden. Jene elektrischen Verbindungen sind in den A–3B nur schematisch dargestellt. Beispielsweise können diese elektrischen Verbindungen in einer Verdrahtungsanordnung (in den 3A–3B nicht gezeigt) oberhalb der Oberfläche 101 implementiert werden. Jene Verdrahtungsanordnungen zur Implementierung elektrischer Verbindungen zwischen Gebieten eines Halbleiterkörpers sind allgemein bekannt, so dass in dieser Hinsicht keine weiteren Erläuterungen erforderlich sind.
  • Bei dem in den 3A–3B gezeigten Ausführungsbeispiel ist von der Sourceelektrode 71 und der Drainelektrode 73 eine jede als Grabenelektrode implementiert. Das heißt, jede der Elektroden 71, 72 ist in einem Graben angeordnet, der sich von der Oberfläche 101 in die zweite Halbleiterschicht 130 hinein erstreckt. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einem anderen (nicht gezeigten) Ausführungsbeispiel ist die Sourceelektrode 71 auf dem Sourcegebiet 22 auf der Oberfläche 101 angeordnet, und/oder die Drainelektrode 72 ist auf dem Draingebiet 24 auf der Oberfläche 101 angeordnet.
  • Neben dem Sourcegebiet 22 ist auch das Bodygebiet 23 elektrisch mit der Sourceelektrode 71 verbunden. Bei dem vorliegenden Ausführungsbeispiel ist das Bodygebiet 23 über ein Verbindungsgebiet 25, das zwischen dem Bodygebiet 23 und der Isolationsschicht 120 angeordnet ist, mit der Sourceelektrode 71 verbunden. Das Verbindungsgebiet 25 ist vom selben Dotierungstyp wie das Bodygebiet 23, und es ist elektrisch mit der Sourceelektrode 71 verbunden. Optional enthält das Verbindungsgebiet 25 ein Kontaktgebiet 26, das eine höhere Dotierungskonzentration als andere Gebiete des Verbindungsgebiets 25 aufweisen kann und sorgt für einen ohmschen Kontakt zwischen der Sourceelektrode 71 und dem Verbindungsgebiet 25.
  • Das Verbindungsgebiet 25 grenzt in einem Gebiet zwischen der Sourceelektrode 71 und der Isolationsschicht 120 an die Sourceelektrode 71 an. Optional erstreckt sich das Verbindungsgebiet 25 in der ersten lateralen Richtung x unterhalb der Gateelektrode 61 und des Gatedielektrikums 62 zu dem Driftgebiet 21 und bildet mit dem Driftgebiet 21 einen pn-Übergang. Bei diesem Beispiel sind das Verbindungsgebiet 25 und das Driftgebiet 21 Teil einer weiteren spannungsbegrenzenden Struktur. Wenn das Driftgebiet 21 beispielsweise n-dotiert ist, das Verbindungsgebiet 25 p-dotiert ist und sich das Transistorbauelement 2 i sich im ausgeschalteten Zustand befindet, ist der pn-Übergang zwischen dem Verbindungsgebiet 25 und dem Driftgebiet 21 in Rückwärtsrichtung vorgespannt, wenn eine positive Spannung zwischen dem Drainknoten D und dem Sourceknoten S angelegt ist. Dieser pn-Übergang bricht durch, wenn der Spannungspegel einen Schwellenpegel erreicht. Ein derartiger Schwellenpegel hängt ab von einer Länge des Driftgebiets 21 zwischen dem Verbindungsgebiet 25 und dem Draingebiet 24, wobei sich der Schwellenpegel verringert, wenn sich die Länge verringert (das heißt, je näher sich das Verbindungsgebiet 25 an dem Draingebiet 24 befindet). Gemäß einem Beispiel erstreckt sich das Verbindungsgebiet weiter in Richtung des Draingebiets 24 als das Bodygebiet 23. Hierdurch tritt, wenn eine Spannung höher als das Spannungssperrvermögen des Transistors zwischen dem Drainknoten und dem Sourceknoten angelegt wird, ein Avalanche-Durchbruch am pn-Übergang zwischen dem Verbindungsgebiet 25 und dem Driftgebiet 21 auf, bevor ein Avalanche-Durchbruch zwischen dem Driftgebiet 21 und dem Bodygebiet 23 auftreten kann. Dies ist erwünscht, um zu verhindern, dass heiße Ladungsträger in das Gatedielektrikum 62 gelangen können, wo sie den Einschaltwiderstand des betreffenden Transistors negativ beeinflussen können.
  • Gemäß einem Beispiel ist der Schwellenpegel dieser weiteren spannungsbegrenzenden Struktur geringer als der Schwellenpegel, der zu der spannungsbegrenzenden Struktur unterhalb der Isolationsschicht 120 gehört. In diesem Fall begrenzt (klemmt) die spannungsbegrenzende Struktur die Spannung zwischen dem Drain- und dem Source-Knoten D, S wesentlich, während die spannungsbegrenzende Struktur unterhalb der Isolationsschicht die Isolationsschicht 120 im Wesentlichen vor hohen Spannungen schützt, indem sie auf die unter Bezugnahme auf 1 erläuterte Weise ein Verarmungsgebiet in der ersten Halbleiterschicht 110 erzeugt.
  • Das Sourcegebiet 22, das Driftgebiet 21 und das Draingebiet 24 besitzen denselben Dotierungstyp (n oder p), und das Bodygebiet 23 besitzt einen zum Dotierungstyp des Sourcegebiets 22, des Driftgebiets 21 und des Draingebiets 24 komplementären Dotierungstyp. Das Verbindungsgebiet 25 und das optionale Kontaktgebiet 26 besitzen denselben Dotierungstyp wie das Bodygebiet 23. Bei einem n-Kanal-MOSFET sind das Sourcegebiet 22, das Driftgebiet 21 und das Draingebiet 24 n-dotiert, und das Bodygebiet 23 ist p-dotiert. Bei einem p-Kanal-MOSFET besitzen die einzelnen aktiven Gebiete einen Dotierungstyp, der komplementär zum entsprechenden Dotierungstyp bei dem n-Kanal-MOSFET ist. Der Transistor 2 i kann als MOSFET vom Anreicherungstyp oder als MOSFET vom Verarmungstyp implementiert sein. Bei einem MOSFET vom Anreicherungstyp grenzt das Bodygebiet 23 an das Gatedielektrikum 62 an. Bei dieser Art von MOSFET dient die Gateelektrode 61 dazu, einen Inversionskanal in dem Bodygebiet 23 zwischen dem Sourcegebiet 22 und dem Driftgebiet 21 zu steuern. Bei einem MOSFET vom Verarmungstyp gibt es entlang des Gatedielektrikums 62 zwischen dem Sourcegebiet 22 und dem Driftgebiet 21 ein Kanalgebiet 27 vom selben Dotierungstyp wie das Sourcegebiet 22 und das Driftgebiet 21. Ein derartiges Kanalgebiet ist in 3A anhand gepunkteter Linien dargestellt. Bei dieser Art von MOSFET dient die Gateelektrode 61 dazu, einen leitenden Kanal in dem Kanalgebiet 27 zu steuern, wobei sich der Transistor 2 i im ausgeschalteten Zustand befindet, wenn die Gateelektrode 61 derart angesteuert wird, dass das Kanalgebiet 27 vollständig von Ladungsträgern ausgeräumt ist. Wenn es sich bei dem Transistor 2 i um einen MOSFET vom Anreicherungstyp handelt, befindet er sich im ausgeschalteten Zustand, wenn die Gateelektrode 61 derart angesteuert wird, dass in dem Bodygebiet 23 entlang des Gatedielektrikums kein Inversionskanal vorliegt.
  • Optional enthält der Transistor 2 i eine Feldelektrode 63 in dem Driftgebiet 21. Die Feldelektrode 63 ist durch ein Feldelektrodendielektrikum 64 gegenüber dem Driftgebiet 21 dielektrisch isoliert. Die Feldelektrode 63 ist entweder mit dem Sourceknoten S des Transistors 2 i oder dem Gateknoten G des Transistors 2 i elektrisch verbunden. Bezug nehmend auf die 3A–3B kann die Feldelektrode 63, wie die Gateelektrode 61, in einem Graben angeordnet sein, der sich von der Oberfläche 101 in die zweite Halbleiterschicht 130 hinein erstreckt.
  • 4A zeigt eine perspektivische Schnittansicht und die 4B–4C zeigen vertikale Querschnittsansichten eines Transistors 2 i gemäß einem weiteren Ausführungsbeispiel. Bei dem in den 4A–4B gezeigten Transistor 2 i handelt es sich um eine Modifikation des in den 3A–3B gezeigten Transistors 2 i. Bei dem in den 4A–4C gezeigten Transistor 2 i ist das Verbindungsgebiet 25, das das Bodygebiet 23 elektrisch mit der Sourceelektrode 71 verbindet, in der ersten lateralen Richtung x zwischen der Sourceelektrode 71 und dem Bodygebiet 23 angeordnet und grenzt in einer zur ersten lateralen Richtung x senkrechten zweiten lateralen Richtung y an das Sourcegebiet 22 an. Bei diesem Ausführungsbeispiel können sich die Sourceelektrode 71, das Sourcegebiet 22 und das Verbindungsgebiet 25 von der ersten Oberfläche 101 hinab zu der Isolationsschicht 120 erstrecken. Optional gibt es ein Halbleitergebiet 28 vom selben Dotierungstyp wie das Bodygebiet 23, das sich entlang der Isolationsschicht 120 von dem Sourcegebiet 22 bzw. dem Verbindungsgebiet 25 zu dem Draingebiet 24 erstreckt. Wie das in den 3A–3B gezeigte Verbindungsgebiet 25, bildet dieses Gebiet 28 mit dem Driftgebiet einen pn-Übergang und stellt einen Teil einer weiteren spannungsbegrenzenden Struktur dar. Das Gebiet 28 kann sich weiter in Richtung des Draingebiets 24 erstrecken als das Bodygebiet 23.
  • Bezug nehmend auf 5, die eine Draufsicht des Halbleiterbauelements 2 i gemäß einem der in den 3A–3B oder 4A–4C gezeigten Ausführungsbeispiele zeigt, kann der Transistor 2 i eine Vielzahl von Gateelektroden 61 aufweisen, wobei jede dieser Gateelektroden 61 zu dem Bodygebiet 23 benachbart und durch ein Gatedielektrikum 62 gegenüber dem Bodygebiet 23 dielektrisch isoliert ist. Jede dieser Gateelektroden 61 ist elektrisch mit dem Gateknoten verbunden, was in 5 nicht gezeigt ist. Diese Gateelektroden 61 sind in der zweiten lateralen Richtung y beabstandet, so dass es zwischen den einzelnen Gateelektroden 61 Abschnitte des Bodygebiets 23 gibt. Abhängig von der Art des Transistors 2 i kann es entlang des Gatedielektrikums 61 Kanalgebiete 72 geben oder nicht. Allerdings sind diese Kanalgebiete in 5 nicht gezeigt. Weiterhin kann der Transistor 2 i eine Vielzahl von Feldelektroden 63 aufweisen, von denen jede durch ein Feldelektrodendielektrikum 64 gegenüber dem Driftgebiet 21 dielektrisch isoliert ist. Die einzelnen Feldelektroden 63 sind entweder mit dem Gateknoten G oder dem Sourceknoten S verbunden. Allerdings sind derartige elektrische Verbindungen in 5 nicht gezeigt.
  • 6 zeigt eine vertikale Querschnittsansicht eines Transistors 2 i gemäß einem weiteren Ausführungsbeispiel. Das in 6 gezeigte Ausführungsbeispiel basiert auf den in den 3A–3B und 3A–4C gezeigten Ausführungsbeispielen und unterscheidet sich von diesen Ausführungsbeispielen dadurch, dass zwei Elektroden vorhanden sind, die sich von der Oberfläche 101 durch die zweite Halbleiterschicht 130 und die Isolationsschicht 120 in die erste Halbleiterschicht 110 hinein erstrecken, wobei letztere in 6 nicht gezeigt ist. Eine dieser Elektroden bildet zugleich den Kern 51 i des ersten Vias 5 i, der Sourceelektrode 71 und einer Drainelektrode 72 i-1 eines ersten, benachbarten Transistors. Von diesem ersten, benachbarten Transistor ist lediglich das Draingebiet 24 i-1, welches an die Drainelektrode 72 i-1 angrenzt, gezeigt. Die zweite Elektrode bildet zugleich den Kern 51 i+1 des zweiten Vias 5 i+1, der Drainelektrode 72 und einer Sourceelektrode 71 i+1 eines zweiten benachbarten Transistors. Von diesem zweiten benachbarten Transistor ist lediglich das Sourcegebiet 22 i+1 gezeigt. Die Sourceelektrode 71 kann auf die unter Bezugnahme auf die 4A–4C erläuterte Weise mit dem Bodygebiet (welches in 6 außerhalb des Darstellungsbereichs ist) verbunden sein, das heißt, zwischen der Sourceelektrode 71 und dem Bodygebiet kann in der ersten lateralen Richtung x ein Verbindungsgebiet vorhanden sein.
  • Die 7A–7B zeigen eine Modifikation der in 1 gezeigten integrierten Schaltung 1. 7A zeigt eine vertikale Querschnittsansicht der integrierten Schaltung, und 7B zeigt eine Draufsicht. Bei dieser integrierten Schaltung sind Halbleitergebiete 130 1–130 n, die die Transistoren 2 1–2 n enthalten, konzentrische Gebiete, die um ein Via 5 n, welches nachfolgend als das innerste Via bezeichnet wird, herum angeordnet sind. Bei diesem Beispiel ist das innerste Via das Via 5 n, das an den zweiten Lastknoten 13 angeschlossen ist. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Bei einem anderen (nicht gezeigten) Beispiel ist das Via 5 1, das mit dem ersten Lastknoten 12 verbunden ist, das innerste Via. Bezug nehmend auf 7B sind nicht nur die Halbleitergebiete 130 1–130 n, sondern auch die anderen Vias 5 1–5 4 konzentrisch um das innerste Via 5 n herum angeordnet.
  • Bei der in den 7A–7B gezeigten integrierten Schaltung ist das elektrische Potential der ersten und zweiten Halbleiterschicht 110, 130 in Bereichen außerhalb der Struktur mit den konzentrischen Gebieten gleich dem elektrischen Potential des Lastknotens, der mit dem äußersten Via 5 1 bzw. dem ersten Gebiet 4 verbunden ist. Bei dem in 7A gezeigten Beispiel ist der erste Lastknoten 12 mit dem äußersten Via 5 1 bzw. dem ersten Gebiet 4 verbunden. Wenn es sich bei den Transistoren 2 1–2 n beispielsweise um n-Kanal Bauelemente handelt, ist das elektrische Potential des ersten Lastknotens 12 das niedrigste elektrische Potential in der integrierten Schaltung. In diesem Fall steigt das elektrische Potential in Richtung des innersten Vias 5 n an, wenn sich die integrierte Schaltung 1 im ausgeschalteten Zustand befindet. Bei anderen Konfigurationen können das äußerste Via 5 1 und das äußerste Gebiet 4 an dem Lastknoten angeschlossen sein, der das höchste Potential aufweist. In diesem Fall verringert sich das elektrische Potential in Richtung des innersten Vias 5 n, wenn sich die integrierte Schaltung 1 im ausgeschalteten Zustand befindet.
  • Auch wenn die Vias 5 1–5 n so gezeichnet sind, dass sie bei dem in 7A gezeigten Beispiel einen Kragen aufweisen, handelt es sich hierbei lediglich um ein Beispiel. Die Vias 5 1–5 n könnten auch, wie unter Bezugnahme auf 6 erläutert, ohne einen Kragen implementiert werden. In 7B sind die Vias 5 1–5 n lediglich schematisch dargestellt, so dass ein Kragen, falls einer vorhanden ist, nicht gezeigt ist. Weiterhin handelt es sich, auch wenn die Halbleitergebiete 130 1–130 n und die Vias 5 1–5 4 als rechteckige Ringe gezeichnet sind, hierbei lediglich um ein Beispiel. Andere Formen wie beispielsweise Kreisringe, elliptische Ringe oder polygonale Ringe können ebenso gut verwendet werden.

Claims (18)

  1. Integrierte Schaltung, die aufweist: einen Halbleiterkörper (100), der eine erste Halbleiterschicht (110), eine Isolationsschicht (120) auf der ersten Halbleiterschicht (110) und eine zweite Halbleiterschicht (130) auf der Isolationsschicht (120) aufweist; eine Vielzahl von Transistoren (2 1–2 n), von denen jeder eine Laststrecke und einen Steuerknoten aufweist, wobei die Laststrecken in Reihe geschaltet sind, um eine Transistor-Reihenschaltung zu bilden, und wobei die Vielzahl von Transistoren zumindest teilweise in der zweite Halbleiterschicht (130) integriert sind; eine spannungsbegrenzende Struktur (4, 31 1, 31 2), die parallel zu der Laststrecke von einem der Vielzahl von Transistoren (2 1–2 n) geschaltet ist, wobei die spannungsbegrenzende Struktur (4, 311, 312) in der ersten Halbleiterschicht (110) integriert ist und über zwei elektrisch leitende Vias (51, 52), die sich durch die Isolationsschicht (120) erstrecken, an den einen der Vielzahl von Transistoren (2 1–2 n) angeschlossen ist.
  2. Integrierte Schaltung gemäß Anspruch 1, die ferner eine weitere spannungsbegrenzende Struktur (21, 25) aufweist, die in der zweiten Halbleiterschicht (130) integriert und parallel zu der Laststrecke von einem von der Vielzahl von Transistoren (2 1–2 n) geschaltet ist.
  3. Integrierte Schaltung gemäß Anspruch 1, die eine Vielzahl von spannungsbegrenzenden Strukturen (4, 31 1–31 n+1) aufweist, wobei jede der Vielzahl von spannungsbegrenzenden Strukturen (4, 31 1–31 n+1) parallel zu der Laststrecke von einem von der Vielzahl von Transistoren geschaltet ist.
  4. Integrierte Schaltung gemäß Anspruch 3, wobei die integrierte Schaltung n Transistorbauelemente, n spannungsbegrenzende Strukturen und n + 1 elektrisch leitende Vias (5 1–5 n+1) aufweist, und n – 1 der n + 1 elektrisch leitenden Vias jeweils mit zwei spannungsbegrenzenden Strukturen (4, 31 1–31 n+1) verbunden ist.
  5. Integrierte Schaltung gemäß Anspruch 4, wobei die zwei spannungsbegrenzenden Strukturen (4, 31 1–31 n+1) spannungsbegrenzende Strukturen (4, 31 1–31 n+1) sind, die zu zwei Transistoren (2 1–1 n) parallel geschaltet sind, die in der Transistor-Reihenschaltung benachbart sind.
  6. Integrierte Schaltung gemäß Anspruch 1, wobei die erste Halbleiterschicht (110) eine Grunddotierung eines ersten Dotierungstyps aufweist, wobei die spannungsbegrenzende Struktur (4, 31 1–31 n+1) zwei dotierte Gebiete (31 1–31 n+1) eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps aufweist, wobei jedes der zwei dotierten Gebiete (31 1–31 n+1) mit einem der zwei elektrisch leitenden Vias (5 1–5 n+1) verbunden ist.
  7. Integrierte Schaltung gemäß Anspruch 1, wobei von den zwei elektrisch leitenden Vias (5 1–5 n+1) zumindest eines einen elektrisch leitenden Kern und einen elektrisch isolierenden Kragen, der den Kern gegenüber der ersten Halbleiterschicht (110) isoliert, aufweist.
  8. Integrierte Schaltung gemäß Anspruch 1, wobei ein jeder der Vielzahl von Transistoren aufweist: ein Sourcegebiet (22), ein Bodygebiet (23), ein Driftgebiet (21) und ein Draingebiet (24), wobei das Bodygebiet (23) zwischen dem Sourcegebiet (22) und dem Driftgebiet (21) angeordnet ist, das Driftgebiet (21) zwischen dem Bodygebiet (23) und dem Draingebiet (24) angeordnet ist, und das Sourcegebiet (22) und das Draingebiet (24) in einer lateralen Richtung der zweiten Halbleiterschicht (120) beabstandet sind; und eine Gateelektrode (61), die zu dem Bodygebiet (23) benachbart und durch ein Gatedielektrikum (62) gegenüber dem Bodygebiet (23) dielektrisch isoliert ist.
  9. Integrierte Schaltung gemäß Anspruch 8, wobei die Gateelektrode (61) in einem Graben der zweiten Halbleiterschicht (130) angeordnet ist.
  10. Integrierte Schaltung gemäß Anspruch 8, wobei jeder von der Vielzahl von Transistoren ferner aufweist: eine Sourceelektrode (71), die elektrisch mit dem Sourcegebiet (22) verbunden ist; und eine Drainelektrode (72), die elektrisch mit dem Draingebiet (24) verbunden ist.
  11. Integrierte Schaltung gemäß den Ansprüchen 2 und 10, die ferner ein Gebiet (25) aufweist, das denselben Dotierungstyp wie das Bodygebiet (23) aufweist und elektrisch mit der Sourceelektrode (71) gekoppelt ist, wobei die weitere spannungsbegrenzende Struktur das Driftgebiet (21) und dieses Gebiet (25) vom selben Dotierungstyp wie das Bodygebiet aufweist.
  12. Integrierte Schaltung gemäß Anspruch 11, wobei sich das Gebiet (25) vom selben Dotierungstyp wie das Bodygebiet weiter in Richtung des Draingebiets (24) erstreckt als das Bodygebiet (23).
  13. Integrierte Schaltung gemäß Anspruch 11, wobei die Sourceelektrode (71) in einem ersten Graben der zweiten Halbleiterschicht (130) angeordnet ist, und die Drainelektrode (72) in einem zweiten Graben der zweiten Halbleiterschicht (130) angeordnet ist.
  14. Integrierte Schaltung gemäß Anspruch 13, wobei sich die Sourceelektrode (71) durch die Isolationsschicht (120) hindurch erstreckt und eines der beiden elektrisch leitenden Vias bildet, und wobei sich die Drainelektrode (72) durch die Isolationsschicht (120) hindurch erstreckt und ein anderes der beiden elektrisch leitenden Vias bildet.
  15. Integrierte Schaltung gemäß Anspruch 11, wobei zumindest einer von der Vielzahl von Transistoren (2 1–2 n) weiter aufweist: eine Feldelektrode (63), die durch ein Feldelektrodendielektrikum (64) gegenüber dem Driftgebiet (21) dielektrisch isoliert ist, wobei die Feldelektrode (63) elektrisch mit einer von der Gateelektrode (61) und der Sourceelektrode (71) verbunden ist.
  16. Integrierte Schaltung gemäß Anspruch 8, wobei zumindest einer von der Vielzahl von Transistoren (2 1–2 n) eine Vielzahl von beabstandeten Gateelektroden (61) aufweist, die elektrisch mit einem gemeinsamen Gateknoten (G) verbunden sind.
  17. Integrierte Schaltung gemäß Anspruch 1, die ferner aufweist: einen Steuerknoten (11) der integrierten Schaltung, einen ersten Lastknoten (12) der integrierten Schaltung und einen zweiten Lastknoten (13) der integrierten Schaltung, wobei die Laststrecken der Vielzahl von Transistoren (2 1–2 n) zwischen den Lastknoten (12, 13) der integrierten Schaltung in Reihe geschaltet sind; und wobei der Steuerknoten (11) von einem (21) von der Vielzahl von Transistoren (2 1–2 n) mit dem Steuerknoten (11) der integrierten Schaltung verbunden ist.
  18. Integrierte Schaltung gemäß Anspruch 17, wobei der eine (21) von der Vielzahl von Transistoren (2 1–2 n) ein Transistor vom Anreicherungstyp ist, und die anderen von der Vielzahl von Transistoren (2 1–2 n) Transistoren vom Verarmungstyp sind.
DE102015116099.4A 2015-09-23 2015-09-23 Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur Expired - Fee Related DE102015116099B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015116099.4A DE102015116099B3 (de) 2015-09-23 2015-09-23 Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur
US15/273,352 US20170084606A1 (en) 2015-09-23 2016-09-22 Integrated Circuit with a Plurality of Transistors and at Least One Voltage Limiting Structure
CN201610849500.1A CN107026157A (zh) 2015-09-23 2016-09-23 具有多个晶体管和至少一个电压限制结构的集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015116099.4A DE102015116099B3 (de) 2015-09-23 2015-09-23 Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur

Publications (1)

Publication Number Publication Date
DE102015116099B3 true DE102015116099B3 (de) 2017-03-23

Family

ID=58224978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116099.4A Expired - Fee Related DE102015116099B3 (de) 2015-09-23 2015-09-23 Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur

Country Status (3)

Country Link
US (1) US20170084606A1 (de)
CN (1) CN107026157A (de)
DE (1) DE102015116099B3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4231352A1 (de) * 2022-02-17 2023-08-23 Infineon Technologies Austria AG Halbleitervorrichtung mit einer substratschicht mit schwebendem basisbereich und gate-treiberschaltung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013206057A1 (de) * 2012-04-06 2013-10-10 Infineon Technologies Dresden Gmbh Integriertes schaltbauelement mit parallelem gleichrichterelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492211B1 (en) * 2000-09-07 2002-12-10 International Business Machines Corporation Method for novel SOI DRAM BICMOS NPN
JP2006294719A (ja) * 2005-04-07 2006-10-26 Oki Electric Ind Co Ltd 半導体装置
US7902604B2 (en) * 2009-02-09 2011-03-08 Alpha & Omega Semiconductor, Inc. Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
US8809949B2 (en) * 2009-06-17 2014-08-19 Infineon Technologies Austria Ag Transistor component having an amorphous channel control layer
US8569842B2 (en) * 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8759939B2 (en) * 2012-01-31 2014-06-24 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US8823081B2 (en) * 2012-09-21 2014-09-02 Infineon Technologies Austria Ag Transistor device with field electrode
US9431531B2 (en) * 2013-11-26 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having drain side contact through buried oxide
US9431532B1 (en) * 2015-02-13 2016-08-30 PowerWyse, Inc. System and method for fabricating high voltage power MOSFET

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013206057A1 (de) * 2012-04-06 2013-10-10 Infineon Technologies Dresden Gmbh Integriertes schaltbauelement mit parallelem gleichrichterelement

Also Published As

Publication number Publication date
CN107026157A (zh) 2017-08-08
US20170084606A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
DE102009037487B4 (de) Halbleitervorrichtung
DE102013022360B3 (de) Halbbrückenschaltung
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102013213447B4 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE102015116611B4 (de) Transistorbauelement
DE102013204252B4 (de) Halbleiterbauelement
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE4110369C2 (de) MOS-Halbleiterbauelement
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004059620A1 (de) Halbleitervorrichtung
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102013211717A1 (de) Rückwärts leitender IGBT
DE112015001353T5 (de) Halbleitervorrichtung
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE102007055290B4 (de) Halbleitervorrichtung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102015116099B3 (de) Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur
DE19926109B4 (de) Leistungsschalter

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee