DE102013206057A1 - Integriertes schaltbauelement mit parallelem gleichrichterelement - Google Patents

Integriertes schaltbauelement mit parallelem gleichrichterelement Download PDF

Info

Publication number
DE102013206057A1
DE102013206057A1 DE102013206057A DE102013206057A DE102013206057A1 DE 102013206057 A1 DE102013206057 A1 DE 102013206057A1 DE 102013206057 A DE102013206057 A DE 102013206057A DE 102013206057 A DE102013206057 A DE 102013206057A DE 102013206057 A1 DE102013206057 A1 DE 102013206057A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
integrated circuit
load
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013206057A
Other languages
English (en)
Inventor
Rolf Weis
Andreas Spitzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of DE102013206057A1 publication Critical patent/DE102013206057A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Beschrieben ist eine integrierte Schaltung, die aufweist: einen Halbleiterkörper mit einer ersten Halbleiterschicht (100) und eine zweite Halbleiterschicht (200), die in einer vertikalen Richtung des Halbleiterkörpers benachbart zu der ersten Halbleiterschicht (100) angeordnet ist; ein Schaltbauelement (1) mit einem Steueranschluss (11) und einer Laststrecke zwischen einem ersten Lastanschluss (12) und einem zweiten Lastanschluss (13); ein Gleichrichterelement (40), das parallel zu wenigstens einem Abschnitt der Laststrecke geschaltet ist, wobei das Schaltelement (1) in der ersten Halbleiterschicht (100) und das Gleichrichterelement (40) in der zweiten Halbleiterschicht (200) integriert sind.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen ein integriertes Schaltbauelement und ein paralleles Gleichrichterelement und insbesondere ein Schaltbauelement mit wenigstens einem Transistor und einem parallelen Gleichrichterelement.
  • Integrierte Schaltbauelemente, wie beispielsweise Leistungstransistoren, und insbesondere Leistungs-MOS-Transistoren, sind in Industrie-, Automobil- oder Endkundenanwendungen, wie beispielsweise Leistungswandlerschaltungen oder Lastansteuerschaltungen für verschiedene Arten von Lasten, wie beispielsweise Lampen oder Motoren, weit verbreitet. Es gibt Anwendungen, bei denen es wünschenswert ist, ein Gleichrichterelement, wie beispielsweise eine Diode, parallel zu dem Schaltbauelement zu haben. Dieses Gleichrichterelement kann als Freilaufelement wirken, welches insbesondere dann hilfreich ist, wenn das Schaltbauelement in einer Schaltung zum Ansteuern einer induktiven Last eingesetzt wird.
  • Herkömmliche Leistungs-MOSFETs besitzen eine integrierte Bodydiode, die zwischen den Source- und den Drainanschluss gekoppelt ist. Die Bodydiode erlaubt einem Strom durch den MOSFET zu fließen, jedes Mal dann, wenn der MOSFET in Rückwärtsrichtung gepolt ist. Zum Beispiel ist ein n-leitender MOSFET in Rückwärtsrichtung gepolt, wenn eine positive Spannung zwischen die Source- und Drainanschlüsse angelegt wird. Die integrierte Bodydiode eines MOSFET wird durch ein Bodygebiet, ein Driftgebiet und ein Draingebiet des MOSFET gebildet. Die elektrischen Eigenschaften der Bodydiode sind abhängig von den Eigenschaften dieser Bauelementgebiete. Das Bodygebiet, das Driftgebiet und Drain beeinflussen auch die elektrischen Eigenschaften des MOSFET, so dass die elektrischen Eigenschaften des MOSFET und der Bodydiode nicht unabhängig voneinander konzipiert werden können.
  • Es gibt Anwendungen, bei denen es wünschenswert ist, die Spannung über der Laststrecke (Drain-Source-Strecke) eines MOSFET auf eine Spannung zu begrenzen, die unterhalb der Sperrspannungsfestigkeit des MOSFET liegt, um zu verhindern, dass der MOSFET im Avalanche-Betrieb arbeitet. Dies kann erreicht werden durch Schalten einer Zenerdiode oder einer Avalanche-Diode parallel zu dem MOSFET, wobei die Diode so konzipiert ist, dass ihre Durchbruchsspannung geringer ist als die Sperrspannungsfestigkeit des MOSFET. Diese Diode muss in der Lage sein, Energie zu dissipieren, wenn sie im Durchbruchs-(Avalanche)-Betrieb betrieben wird. Die Diode muss also mit einem beträchtlichen Volumen konzipiert werden, um zu verhindern, dass die Diode zerstört wird, wenn sie im Durchbruchsbetrieb betrieben wird.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine integrierte Schaltung mit einem Schaltbauelement und einem Spannungsbegrenzungselement, das in platzsparender Weise implementiert werden kann, zur Verfügung zu stellen.
  • Diese Aufgabe wird durch eine integrierte Schaltung gemäß Anspruch 1 gelöst. Spezielle Ausführungsbeispiele und Verbesserungen sind in den Unteransprüchen angegeben.
  • Ein Ausführungsbeispiel betrifft eine integrierte Schaltung mit einem Halbleiterkörper mit einer ersten Halbleiterschicht und einer in einer vertikalen Richtung des Halbleiterkörpers benachbart zu der ersten Halbleiterschicht angeordneten zweiten Halbleiterschicht, mit einem Schaltbauelement mit einem Steueranschluss und einer Laststrecke zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss und mit einem Gleichrichterelement, das parallel zu wenigstens einem Abschnitt der Laststrecke geschaltet ist. Das Schaltbauelement ist in der ersten Halbleiterschicht integriert und das Gleichrichterelement ist in der zweiten Halbleiterschicht integriert.
  • Beispiele werden nun unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass nur solche Merkmale, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
  • 1 veranschaulicht ein Schaltbild einer integrierten Schaltung mit einem Schaltbauelement und einem Gleichrichterelement, das parallel zu einer Laststrecke des Schaltbauelements geschaltet ist.
  • 2 veranschaulicht ein Schaltbild einer integrierten Schaltung mit einem Schaltbauelement, das ein erstes Schaltelement aufweist.
  • 3 veranschaulicht ein Schaltbild einer integrierten Schaltung mit einem Schaltbauelement, das ein erstes Schaltelement und mehrere zweite Schaltelemente aufweist.
  • 4 veranschaulicht ein Schaltbild einer integrierten Schaltung gemäß einem weiteren Ausführungsbeispiel.
  • 5 veranschaulicht schematisch eine vertikale Querschnittsansicht eines Halbleiterkörpers mit einer integrierten Schaltung gemäß einem ersten Ausführungsbeispiel.
  • 6 veranschaulicht schematisch eine vertikale Querschnittsansicht eines Halbleiterkörpers mit einer integrierten Schaltung gemäß einem ersten Ausführungsbeispiel.
  • 7 veranschaulicht ein Ausführungsbeispiel eines in 6 dargestellten Konnektors.
  • 8 veranschaulicht schematisch eine vertikale Querschnittsansicht eines Halbleiterkörpers mit einer integrierten Schaltung gemäß einem zweiten Ausführungsbeispiel.
  • 9 veranschaulicht schematisch eine vertikale Querschnittsansicht eines Halbleiterkörpers mit einer integrierten Schaltung gemäß einem dritten Ausführungsbeispiel.
  • 10 veranschaulicht schematisch eine vertikale Querschnittsansicht eines Halbleiterkörpers mit einer integrierten Schaltung gemäß einem dritten Ausführungsbeispiel.
  • 11 veranschaulicht schematisch eine vertikale Querschnittsansicht eines Halbleiterkörpers mit einer integrierten Schaltung gemäß einem weiteren Ausführungsbeispiel.
  • 12 veranschaulicht schematisch eine vertikale Querschnittsansicht eines ersten Schaltelements gemäß einem ersten Ausführungsbeispiel.
  • 13 die 13A bis 13C umfasst, veranschaulicht eine erstes Ausführungsbeispiel eines zweiten Halbleiterbauelements, das als FINFET ausgebildet ist.
  • 14 die 14A bis 14C umfasst, veranschaulicht ein zweites Ausführungsbeispiel eines zweiten Halbleiterbauelements, das als FINFET ausgebildet ist.
  • 15 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers gemäß einem ersten Ausführungsbeispiel, bei dem ein erstes Halbleiterbauelement und mehrere zweite Halbleiterbauelemente in einer Halbleiterfinne implementiert sind.
  • 16 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers gemäß einem zweiten Ausführungsbeispiel, bei dem ein erstes Halbleiterbauelement und mehrere zweite Halbleiterbauelemente in einer Halbleiterfinne implementiert sind.
  • 17 veranschaulicht eine Draufsicht auf einen Halbleiterkörper gemäß einem dritten Ausführungsbeispiel, in dem ein erstes Halbleiterbauelement und mehrere zweite Halbleiterbauelemente, die jeweils mehrere FINFET-Zellen umfassen, implementiert sind.
  • 18 veranschaulicht eine vertikale Querschnittsansicht eines zweiten Halbleiterbauelements, das mehrere parallel geschaltete FINFET-Zellen aufweist.
  • 19 die 19A bis 19C umfasst, veranschaulicht ein weiteres Ausführungsbeispiel eines zweiten Halbleiterbauelements, das mehrere parallel geschaltete FINFET-Zellen aufweist.
  • 20 veranschaulicht zwei Halbleiterbauelemente des in 19 dargestellten Typs, die parallel geschaltet sind.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung ausgeführt werden kann, dargestellt sind. Selbstverständlich können Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist.
  • 1 zeigt ein Schaltbild einer integrierten Schaltung, die ein Schaltbauelement 1 mit einem Steueranschluss 11 und einer Laststrecke zwischen einem ersten Lastanschluss 12 und einem zweiten Lastanschluss 13 aufweist. In 1 ist das Schaltbauelement 1 nur schematisch als Schaltungsblock dargestellt. Das Schaltbauelement 1 ist ein steuerbares Schaltbauelement und kann durch ein Steuer- oder Ansteuersignal, das an den Steueranschluss 11 angelegt werden kann, ein- und ausgeschaltet werden. Wenn das Schaltbauelement 1 eingeschaltet ist, stellt es einen niederohmigen leitenden Pfad zwischen den ersten und zweiten Lastanschlüssen 12, 13 zur Verfügung. Wenn das Schaltbauelement ausgeschaltet ist, ist der leitende Pfad zwischen den ersten und zweiten Lastanschlüssen 12, 13 unterbrochen, so dass die Strecke zwischen den ersten und zweiten Lastanschlüssen 12, 13 extrem hochohmig ist. Das Schaltbauelement 1 gemäß 1 kann als ein elektronischer Schalter in verschiedenen Industrie-, Automobil- oder Endkundenanwendungen verwendet werden. Bezugnehmend auf 1 umfasst die integrierte Schaltung weiterhin ein Gleichrichterelement 40, das parallel zu wenigstens einem Abschnitt der Laststrecke des Schaltbauelements 1 geschaltet ist. Lediglich zu Veranschaulichungszwecken ist das Gleichrichterelement 40 gemäß 1 parallel zu der gesamten Laststrecke des Schaltbauelements 1 geschaltet. Dies ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel umfasst die Laststrecke des Schaltbauelements 1 zwei oder mehr Laststreckenabschnitte, die parallel geschaltet sind, wobei das Gleichrichterelement 40 parallel zu einem dieser Abschnitte oder parallel zu einigen dieser Abschnitte, jedoch nicht parallel zu der gesamten Laststrecke, geschaltet ist.
  • Gemäß einem Ausführungsbeispiel ist das Gleichrichterelement 40 als Zenerdiode oder als Avalanche-Diode ausgebildet. Bei dem in 1 dargestellten Ausführungsbeispiel ist eine Anode der Diode 40 an den ersten Lastanschluss 12 angeschlossen, wenn eine Kathode an den zweiten Lastanschluss 13 des Schaltbauelements 1 angeschlossen ist. Ein Gleichrichterelement 40, das als Zenerdiode oder als Avalanche-Diode ausgebildet ist, besitzt zwei Funktionen:
    Erstens ermöglicht es das Fließen eines Stromes zwischen den ersten und zweiten Lastanschlüssen 12, 13 unabhängig von einem Schaltzustand des Schaltbauelements 1, wenn eine Spannung zwischen den ersten und zweiten Lastanschlüssen 12, 13 eine bestimmte Polung besitzt. Bei dem in 1 dargestellten Ausführungsbeispiel erlaubt das Gleichrichterelement 40 immer das Fließen eines Stromes zwischen den ersten und zweiten Lastanschlüssen 12, 13, wenn eine positive Spannung zwischen den ersten Lastanschluss 12 und den zweiten Lastanschluss 13 angelegt wird. Zweites begrenzt das Gleichrichterelement 40 eine Spannung zwischen dem zweiten Lastanschluss 13 und dem ersten Lastanschluss 12 auf ein Maximum, das durch die Durchbruchspannung der Diode 40 gegeben ist. Damit wirkt die Diode 40 als Freilaufelement, das bei Anwendungen, bei denen ein Strom durch eine induktive Last gesteuert werden muss, benötigt werden kann, und wirkt als Schutzelement zum Schützen des Schaltbauelements 1 vor Spannungen, die höher sind als die Durchbruchspannung der Diode 40.
  • Das Schaltbauelement 1 kann auf viele verschiedene Arten implementiert werden. Es gibt Schaltbauelemente, wie beispielsweise MOSFETs, die eine integrierte Diode (Bodydiode) aufweisen. Allerdings können anders als bei der zusätzlichen Diode 40, die in 1 dargestellt ist, elektrische Eigenschaften einer Bodydiode eines MOSFET nicht unabhängig von den Eigenschaften des MOSFET selbst konzipiert werden.
  • 2 veranschaulicht ein Schaltbauelement 1 gemäß einem ersten Ausführungsbeispiel. Bei diesem Ausführungsbeispiel umfasst das Schaltbauelement 1 ein erstes Schaltelement 2 mit einem Steueranschluss 21, der an den Steueranschluss 11 des Schaltbauelements 1 angeschlossen ist, mit einem ersten Lastanschluss 22, der an den ersten Lastanschluss 12 des Schaltbauelements 1 angeschlossen ist, und mit einem zweiten Lastanschluss 23, der an den zweiten Lastanschluss 13 des Schaltbauelements 1 angeschlossen ist. Das Schaltelement 2 gemäß 2 ist als Transistor, speziell als MOSFET, ausgebildet.
  • In diesem Fall ist der Steueranschluss 21 der Gateanschluss, der erste Lastanschluss 22 ist der Sourceanschluss und der zweite Lastanschluss 23 ist der Drainanschluss des MOSFET. Es ist allgemein bekannt, dass ein MOSFET ein spannungsgesteuertes Halbleiterbauelement ist, das wie ein spannungsgesteuerter elektronischer Schalter betrieben werden kann. Speziell kann ein MOSFET durch Anlegen einer geeigneten Ansteuerspannung zwischen dem Gateanschluss, wie beispielsweise dem Gateanschluss 21 in 1, und dem Sourceanschluss, wie beispielsweise dem Sourceanschluss 22 gemäß 2, ein- und ausgeschaltet werden. Der in 2 dargestellte MOSFET ist ein n-leitender Anreicherungs-MOSFET. Dies ist jedoch lediglich ein Beispiel. Anstelle eines n-leitenden MOSFET könnte ebenso ein p-leitender MOSFET verwendet werden. Außerdem könnte das erste Schaltelement 2 auch als IGBT ausgebildet sein.
  • Der MOSFET 2 gemäß 2 besitzt eine integrierte Bodydiode (nicht dargestellt), die parallel zu dem Gleichrichterelement (Diode) 40 ist. Außerdem besitzt der MOSFET 2 eine Sperrspannungsfestigkeit. Die Sperrspannungsfestigkeit ist definiert als die maximale Spannung, der der MOSFET standhalten kann (ohne durchzubrechen), wenn er ausgeschaltet ist. Gemäß einem Ausführungsbeispiel ist die Durchbruchspannung der Diode 40 geringer als die Sperrspannungsfestigkeit des MOSFET 2. In diesem Fall verhindert die Diode 40, dass die Spannung zwischen dem zweiten Lastanschluss 13 und dem ersten Lastanschluss 12 die Durchbruchspannung des MOSFET 2 erreicht.
  • 3 veranschaulicht ein zweites Ausführungsbeispiel eines Schaltbauelements 1. Bei diesem Ausführungsbeispiel umfasst das Schaltbauelement das erste Schaltelement 2 und mehrere zweite Schaltelemente 3 1–3 n. Der Steueranschluss des ersten Schaltelements 2 ist an den Steueranschluss des Schaltbauelements 1 angeschlossen und die Laststrecke 22–23 des ersten Schaltelements 2 ist in Reihe zu den Laststrecken der zweiten Schaltelemente 3 1–3 n geschaltet. Die Reihenschaltung mit den Laststrecken des ersten Schaltelements 1 und der zweiten Schaltelemente 3 1–3 n ist zwischen die ersten und zweiten Lastanschlüsse 12, 13 des Schaltbauelements 2 geschaltet. Bei dem Ausführungsbeispiel gemäß 1 ist der erste Lastanschluss 22 des ersten Schaltelements 2 an den ersten Lastanschluss des Schaltbauelements 1 angeschlossen.
  • Wie das erste Schaltelement gemäß 2 ist das erste Schaltelement 2 gemäß 3 als Transistor ausgebildet, speziell als MOSFET, bei dem der Steueranschluss 21 ein Gateanschluss und die ersten und zweiten Lastanschlüsse 22, 23 Source- bzw. Drainanschlüsse sind.
  • In 1, wie auch in den nachfolgenden Figuren, bezeichnet das Bezugszeichen „3” gefolgt von einem tiefgestellten Index die einzelnen zweiten Schaltelemente. Gleiche Teile der einzelnen zweiten Schaltelemente, wie beispielsweise Steueranschlüsse und Lastanschlüsse, besitzen dasselbe Bezugszeichen gefolgt von einem tiefgestellten Index. 3 1 bezeichnet beispielsweise ein erstes der zweiten Schaltelemente, das einen Steueranschluss 31 1 und erste und zweite Lastanschlüsse 32 1, 33 1 aufweist. Wenn nachfolgend auf ein beliebiges der zweiten Schaltelemente oder auf die mehreren zweiten Schaltelemente Bezug genommen wird und wenn keine Unterscheidung zwischen den einzelnen zweiten Schaltelementen benötigt wird, werden Bezugszeichen 3, 31, 32, 33 ohne Indices verwendet, um die zweiten Schaltelemente und deren einzelne Teile zu bezeichnen.
  • Die zweiten Schaltelemente 3 sind bei dem in 1 dargestellten Ausführungsbeispiel als Transistoren ausgebildet und werden nachfolgend als zweite Transistoren bezeichnet, während das erste Schaltelement nachfolgend als erster Transistor bezeichnet wird. Jeder der zweiten Transistoren 3 besitzt einen Steueranschluss 31 und eine Laststrecke zwischen einem ersten Lastanschluss 32 und einem zweiten Lastanschluss 33. Die Laststrecken 32–33 der zweiten Schaltelemente sind miteinander in Reihe geschaltet, so dass der erste Lastanschluss eines zweiten Transistors an dem zweiten Lastanschluss eines benachbarten zweiten Transistors angeschlossen ist. Außerdem sind die Lastanschlüsse der zweiten Transistoren 3 in Reihe zu der Laststrecke 22–23 des ersten Schaltelements 2 geschaltet, so dass das erste Schaltelement 2 und die mehreren zweiten Transistoren 3 eine kaskodeartige Schaltung bilden.
  • Bezugnehmend auf 1 gibt es n zweite Transistoren 3, mit n > 1. Von diesen n zweiten Transistoren 3 ist ein erster zweiter Transistor 3 1 derjenige zweite Transistor, der am nächsten zu dem ersten Schaltelement 1 in der Reihenschaltung mit den n zweiten Transistoren 3 angeordnet ist und dessen Laststrecke 32 1–33 1 direkt an die Laststrecke 22–23 des ersten Schaltelements 1 angeschlossen ist. Ein n-ter zweiter Transistor 3 n ist derjenige zweite Transistor, der am weitesten beabstandet zu dem ersten Schaltelement 2 in der Reihenschaltung mit den n zweiten Transistoren 3 angeordnet ist. Bei dem in 1 dargestellten Ausführungsbeispiel gibt es n = 4 zweite Transistoren 3. Dies ist jedoch lediglich ein Beispiel, die Anzahl n der zweiten Transistoren 3 kann beliebig gewählt werden, nämlich abhängig von einer gewünschten Sperrspannungsfestigkeit der Schaltelementanordnung. Dies ist nachfolgend näher im Detail erläutert.
  • Der Steueranschluss 31 jedes der zweiten Schaltelemente 3 ist an einen der Lastanschlüsse eines anderen der zweiten Schaltelemente 3 oder an einen der Lastanschlüsse des ersten Schaltelements 2 angeschlossen. Bei dem in 1 dargestellten Ausführungsbeispiel ist der Steueranschluss 31 1 des ersten zweiten Transistors 3 1 an den ersten Lastanschluss 22 des ersten Schaltelements 2 angeschlossen. Der Steueranschluss 31 2–31 n jedes der anderen zweiten Transistoren 3 2–3 n-1 ist an den ersten Lastanschluss 32 1–32 3 des zweiten Transistors angeschlossen, der in der Reihenschaltung in Richtung des ersten Schaltelements 2 benachbart ist. Zu Erläuterungszwecken sein angenommen, dass 3 i einer der zweiten Transistoren 3 2–3 n, jedoch nicht der erste Transistor 3 1 ist. In diesem Fall ist der Steueranschluss 31 i dieses zweiten Transistors (oberer zweiter Transistor) 3 i an den ersten Lastanschluss 32 i-1 eines benachbarten zweiten Transistors (unterer zweiter Transistor) 3 i-1 angeschlossen. Der erste Lastanschluss 32 i-1 des unteren zweiten Transistors 3 i-1, an den der Steueranschluss des oberen zweiten Transistors 3 i angeschlossen ist, ist nicht direkt an einen der Lastanschlüsse 32 i, 33 i dieses oberen zweiten Transistors 3 i angeschlossen. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) ist ein Steueranschluss 31 i eines zweiten Transistors 3 i nicht an den ersten Lastanschluss 31 i-1 des zweiten Transistors 3 i-1 angeschlossen, der direkt an den zweiten Transistor 3 i angeschlossen ist, sondern ist an den Lastanschluss 32 i-k eines zweiten Transistors 3 i-k, mit k > 1, angeschlossen, der weiter weg von dem Transistor ist. Wenn beispielsweise k = 2, dann ist der Steueranschluss 31 i des zweiten Transistors 3 i an den ersten Lastanschluss 32 i-2 des zweiten Transistors 3 i-2 angeschlossen, der in der Reihenschaltung in der Richtung des ersten Schaltelements zwei zweite Transistoren von dem zweiten Transistor 3 i weg ist.
  • Bezugnehmend auf 1 können das erste Schaltelement 2 und die zweiten Schaltelemente 3 als MOSFETs ausgebildet sein. Jeder dieser MOSFETs besitzt einen Gateanschluss als Steueranschluss 21, 31, einen Sourceanschluss als ersten Lastanschluss 22, 32 und einen Drainanschluss als zweiten Lastanschluss 23, 33. MOSFETs sind spannungsgesteuerte Bauelemente, die durch die zwischen die Gate- und Sourceanschlüsse (auf den Steueranschluss und den ersten Lastanschluss) angelegte Spannung gesteuert werden können. Dadurch wird bei der in 1 dargestellten Anordnung der erste zweite Transistor 3 1 durch eine Spannung gesteuert, die der Laststreckenspannung des ersten Schaltelements 2 entspricht, und die anderen zweiten Transistoren 3 i werden durch die Laststreckenspannung wenigstens eines zweiten Transistors 3 i-1 oder 3 i-2 gesteuert. Die „Laststrecken”-Spannung eines MOSFET ist die Spannung zwischen den ersten und zweiten Lastanschlüssen (Drain- und Source-Anschluss) dieses MOSFET.
  • Bei dem in 1 dargestellten Ausführungsbeispiel ist das erste Schaltelement 2 ein selbstsperrender Transistor (Anreicherungs-Transistor), während die zweiten Transistoren 3 selbstleitende Transistoren (Verarmungs-Transistoren) sind. Dies ist jedoch lediglich ein Beispiel. Das erste Schaltelement 2 und die zweiten Transistoren 3 können jeweils als selbstsperrender Transistor oder als selbstleitender Transistor ausgebildet sein. Die einzelnen Transistoren können als n-leitende Transistoren oder als p-leitende Transistoren ausgebildet sein.
  • Das Ausbilden des ersten Schaltelements 2 und der zweiten Transistoren 3 als MOSFETs ist nur ein Beispiel. Eine beliebige Art von Transistor kann verwendet werden, um das erste Schaltelement 2 und die zweiten Transistoren 3 zu realisieren, wie beispielsweise ein MOSFET, ein MISFET, ein MESFET, ein IGBT, ein JFET, ein FINFET, ein Nanotube-Bauelement, ein HEMT usw. Unabhängig von der Art des Bauelementes, das verwendet wird, das erste Schaltelement 2 und die zweiten Schaltelemente 3 zu implementieren, können diese Bauelemente so verschaltet werden, dass jeder der zweiten Transistoren 3 durch die Laststreckenspannung wenigstens eines anderen zweiten Transistors 3 oder des ersten Schaltelements 2 in der Reihenschaltung gesteuert wird.
  • Das Schaltbauelement 1 mit dem ersten Schaltelement 2, das als Transistor ausgebildet ist, und mit den zweiten Schaltelementen 3, die jeweils als Transistoren ausgebildet sind, kann wie ein herkömmlicher Transistor durch Anlegen einer geeigneten Ansteuerspannung an das erste Schaltelement 2 ein- und ausgeschaltet werden. Der Steueranschluss 21 des ersten Schaltelements 2 bildet einen ersten Steueranschluss 11 des Schaltbauelements und der erste Lastanschluss 21 des ersten Schaltelements 2 und der zweite Lastanschluss des n-ten zweiten Transistors 3 n bilden die ersten und zweiten Lastanschlüsse 12 bzw. 13 des Schaltbauelements.
  • Das Funktionsprinzip des Schaltbauelements 1 gemäß 3 ist nachfolgend erläutert. Lediglich zu Erläuterungszwecken sei angenommen, dass das erste Halbleiterbauelement 2 als n-leitender Anreicherungs-MOSFET ausgebildet ist, dass die zweiten Transistoren 3 als n-leitende Verarmungs-MOSFETs oder n-leitende JEFTs ausgebildet sind und dass die einzelnen Bauelemente 2, 3 wie in 1 dargestellt verschaltet sind. Das Grundfunktionsprinzip gilt jedoch auch für ein Schaltbauelement 1, das mit anderen Arten von ersten und zweiten Halbleiterbauelementen realisiert ist.
  • Es ist allgemein bekannt, dass Verarmungs-MOSFETs oder -JFETs, die zum Realisieren der zweiten Transistoren 3 i verwendet werden können, Schaltelemente sind, die im Ein-Zustand sind, wenn eine Ansteuerspannung (Gate-Source-Spannung) von etwa Null angelegt wird, während MOSFETs oder JFETs im Aus-Zustand sind, wenn der Absolutwert der Ansteuerspannung höher ist als die Abschnürspannung des Bauelements. Die „Ansteuerspannung” ist die Spannung zwischen dem Gateanschluss und dem Sourceanschluss des Bauelements. Bei einem n-leitenden MOSFET oder JFET ist die Abschnürspannung eine negative Spannung, während die Abschnürspannung bei einem p-leitenden MOSFET oder JFET eine positive Spannung ist.
  • Wenn eine (positive) Spannung zwischen die zweiten und ersten Lastanschlüsse 13, 12 angelegt wird und wenn der erste Transistor 2 durch Anlegen eines geeigneten Ansteuerpotentials an den Steueranschluss 11 eingeschaltet wird, leitet der erste zweite Transistor 3 1 (ist in einem Ein-Zustand) und der Absolutwert der Spannung über der Laststrecke 22–23 des ersten Transistors 2 ist zu gering, um den ersten zweiten Transistor 3 1 abzuschnüren. Entsprechend beginnt der zweite Transistor 3 2, der durch die Laststreckenspannung des zweiten Transistors 3 1 gesteuert ist, ebenfalls zu leiten usw. Mit anderen Worten: Der Transistor 2 und jeder der zweiten Transistoren 3 leiten schließlich, so dass das Schaltbauelement 1 im Ein-Zustand ist. Wenn das Schaltbauelement 1 in einem Ein-Zustand ist und wenn der zweite Transistor 2 ausgeschaltet ist, nimmt der Spannungsabfall über der Laststrecke des ersten Transistors 2 zu, so dass der erste zweite Transistor 3 1 auszuschalten beginnt, wenn der Absolutwert der Laststreckenspannung die Abschnürspannung des ersten der zweiten Transistoren 3 erreicht. Wenn eine positive Spannung zwischen dem zweiten Lastanschluss 13 und dem ersten Lastanschluss 12 des Schaltbauelements 1 angelegt wird, ist die Spannung zwischen dem zweiten Lastanschluss 23 und dem ersten Lastanschluss 22 des ersten Transistors 2 ebenfalls eine positive Spannung, wenn das erste Schaltelement 2 ausschaltet. In diesem Fall ist die Gate-Source-Spannung des ersten zweiten Transistors 3 1 eine negative Spannung, die geeignet ist, diesen Transistor 3 1 abzuschnüren.
  • Wenn der erste zweite Transistor 3 1 ausgeschaltet ist, nimmt der Spannungsabfall über dessen Laststrecke zu, so dass der zweite zweite Transistor 3 2 ausgeschaltet wird, welcher wiederum den dritten zweiten Transistor ausschaltet, und so weiter, bis jeder der zweiten Transistoren 3 ausgeschaltet ist und das Schaltbauelement 1 schließlich in einem stabilen Aus-Zustand ist. Die externe Spannung, die zwischen die zweiten und ersten Anschlüsse 13 und 12 angelegt wird, schaltet so viele zweite Transistoren vom Ein-Zustand in den Aus-Zustand, wie benötigt werden, um die externe Spannung über das erste Schaltelement 2 und die zweiten Transistoren 3 zu verteilen. Bei Anlegen einer niedrigen externen Spannung sind einige zweite Transistoren immer noch im Ein-Zustand, während andere im Aus-Zustand sind. Die Anzahl von zweiten Transistoren, die im Aus-Zustand sind, nimmt zu, wenn die externe Spannung zunimmt. Wenn also eine hohe externe Spannung angelegt wird, die im Bereich der Sperrspannungsfestigkeit des Schaltbauelements 1 liegt, sind der erste Transistor 2 und jedes der zweiten Schaltelemente 3 im Aus-Zustand.
  • Wenn das Schaltbauelement 1 im Aus-Zustand ist und wenn der erste Transistor 2 ausgeschaltet wird, nimmt der Spannungsabfall über der Laststrecke des ersten Transistors 2 ab, so dass er den ersten zweiten Transistor 3 1 einschaltet, der wiederum den zweiten zweiten Transistor 3 2 einschaltet, und so weiter. Dies geht weiter bis jeder der zweiten Transistoren 3 wieder eingeschaltet ist.
  • Die Schaltzustände der zweiten Schaltelemente 3, die in Reihe zu dem ersten Schaltelement 2 geschaltet sind, sind abhängig von dem Schaltzustand des zweiten Transistors 2 und folgen dem Schaltzustand des ersten Schaltelements 2. Darüber ist der Schaltzustand des Schaltbauelements 1 definiert durch den Schaltzustand des ersten Schaltelements 2. Das Schaltbauelement 1 ist in einem Ein-Zustand, wenn das erste Schaltelement 2 in einem Ein-Zustand ist, und das Schaltbauelement 1 ist in einem Aus-Zustand, wenn das erste Schaltelement 2 in einem Aus-Zustand ist.
  • Das Schaltbauelement 1 besitzt einen niedrigen Widerstand zwischen den ersten und zweiten Lastanschlüssen 12, 13, wenn es in einem Ein-Zustand ist, und besitzt einen hohen Widerstand zwischen den ersten und zweiten Lastanschlüssen 12, 13, wenn es in einem Aus-Zustand ist. Im Ein-Zustand entspricht ein ohmscher Widerstand zwischen den ersten und zweiten Lastanschlüssen 12, 13 der Summe der Einschaltwiderstände RON des ersten Schaltelements 2 und der zweiten Schaltelemente 3. Eine Sperrspannungsfestigkeit, welche die maximale Spannung ist, die zwischen die ersten und zweiten Lastanschlüsse 12, 13 angelegt werden kann, wenn das Schaltbauelement 1 im Aus-Zustand ist, bevor ein Lawinendurchbruch (Avalanche-Durchbruch) einsetzt, entspricht der Summe der Sperrspannungsfestigkeiten des ersten Schaltelements 2 und der zweiten Schaltelemente 3. Das erste Schaltelement 2 und die einzelnen zweiten Schaltelemente können relativ geringe Sperrspannungsfestigkeiten besitzen, wie beispielsweise Sperrspannungsfestigkeiten zwischen 3 V und 50 V. Allerdings kann abhängig von der Anzahl n der zweiten Schaltelemente 3 eine hohe Gesamtsperrspannungsfestigkeit von bis zu einigen 100 V, wie beispielsweise 600 V oder mehr, erreicht werden.
  • Die Sperrspannungsfestigkeit und der Einschaltwiderstand des Schaltbauelements 1 sind definiert durch die Sperrspannungsfestigkeiten des ersten Schaltelements 2 und der zweiten Schaltelemente 3 und durch die Einschaltwiderstände des ersten Schaltelements 2 bzw. der zweiten Schaltelemente 3. Wenn erheblich mehr als zwei zweite Schaltelemente implementiert sind (n >> 2), wie beispielsweise mehr als 5, mehr als 10 oder sogar mehr als 20 zweite Schaltelemente implementiert sind, werden die Sperrspannungsfestigkeit und der Einschaltwiderstand des Schaltbauelements 1 hauptsächlich durch die Anordnung 30 mit den zweiten Schaltelementen 3 bestimmt. Das Schaltbauelement 1 kann wie ein herkömmlicher Leistungstransistor betrieben werden, wobei bei einem herkömmlichen Leistungstransistor ein integriertes Driftgebiet hauptsächlich den Einschaltwiderstand und die Sperrspannungsfestigkeit definiert. Damit besitzt die Anordnung 30 mit den zweiten Schaltelementen 3 eine Funktion, die der des Driftgebiets in einem herkömmlichen Leistungstransistor entspricht. Die Anordnung 30 mit den zweiten Transistoren 3 wird daher nachfolgend als aktives Driftgebiet (active drift region, ADR) bezeichnet. Das Schaltbauelement 1 gemäß 1 kann als ADZ-Transistor oder ADR-Transistor (ADZ-Transistor) oder als ADRFET (ADZFET) bezeichnet werden, wenn das erste Schaltelement 1 als ein MOSFET ausgebildet ist.
  • Wenn das Schaltbauelement 1 im Aus-Zustand ist, wird die zwischen den ersten und zweiten Lastanschlüssen 12, 13 angelegte Spannung so verteilt, dass ein Teil dieser Spannung über der Laststrecke 22–23 des ersten Schaltelements 2 abfällt, während andere Teile der Spannung über Laststrecken der zweiten Schaltelemente 3 abfallen. Allerdings kann es Fälle geben, bei denen keine gleiche Verteilung dieser Spannung auf die zweiten Schaltelemente 3 vorhanden ist. Stattdessen können solche zweiten Schaltelemente 3, die näher zu dem ersten Schaltelement 2 liegen, eine höhere Spannungsbelastung besitzen als solche zweiten Schaltelemente 3, die weiter beabstandet zu dem ersten Schaltelement 2 sind.
  • Um die Spannung gleichmäßiger auf die zweiten Schaltelemente 3 zu verteilen, umfasst das Schaltbauelement optional Spannungsbegrenzungsmittel 10 1–10 n, die dazu ausgebildet sind, die Spannung über der Laststrecke des zweiten Schaltelements 3 zu begrenzen oder zu klemmen. Optional ist ein Klemmelement 10 0 ebenfalls parallel zu der Laststrecke (zwischen die Source- und Drainanschlüsse) des ersten Schaltelements 2 geschaltet. Diese Spannungsklemmmittel 10 0–10 n können in vielfältiger Weise implementiert werden. Lediglich zu Veranschaulichungszwecken umfassen die in 1 veranschaulichten Klemmmittel 10 0–10 n Zenerdioden 10 0–10 n, wobei jede Zenerdiode 10 0–10 n parallel zu der Laststrecke eines der zweiten Schaltelemente 3 und, optional, des ersten Schaltelements 2 geschaltet ist.
  • Anstelle von Zenerdioden 10 0–10 n können ebenso Tunneldioden, PIN-Dioden, Avalanche-Dioden oder ähnliches verwendet werden. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) sind die einzelnen Klemmelemente 10 0–10 n als Transistoren, wie beispielsweise als p-leitende MOSFETs ausgebildet, wenn die zweiten Schaltelemente 3 n-leitende MOSFETs sind. Der Gateanschluss jedes dieser Klemm-MOSFETs ist an seinen Drainanschluss angeschlossen und die Laststrecke (die Drain-Source-Strecke) jedes MOSFET ist parallel zu der Laststrecke eines zweiten Schaltelements 3 geschaltet.
  • Die einzelnen Klemmelemente, wie beispielsweise die in 3 dargestellten Zenerdioden 10 0–10 n, können in demselben Halbleiterkörper wie das erste Schaltelement 2 und die zweiten Schaltelemente 3 integriert sein. Diese Klemmelemente könnten jedoch auch als externe Bauelemente, die außerhalb des Halbleiterkörpers angeordnet sind, implementiert sein.
  • 4 veranschaulicht ein Ausführungsbeispiel einer Schaltung, bei der die Diode 40 nur parallel zu einem Abschnitt der Laststrecke des Schaltelements 1 geschaltet ist. Das Schaltbauelement gemäß 4 entspricht dem zuvor anhand von 3 erläuterten Schaltbauelement und umfasst ein erstes Schaltelement 2 und mehrere zweite Schaltelemente 3. Bezugnehmend auf 4 ist die Diode 40 parallel zu einer Reihenschaltung geschaltet, die die Laststrecken von mehreren zweiten Schaltelementen 3 umfasst. Bei dem in 4 dargestellten Ausführungsbeispiel ist die Diode 40 parallel zu einer Reihenschaltung geschaltet, die die zweiten Schaltelemente 3 2, 3 3, 3 n aufweist. Dies ist jedoch lediglich ein Beispiel. Die Diode 40 kann parallel zu nur einem der ersten und zweiten Schaltelemente 2, 3 oder zu einer beliebigen Reihenschaltung, die zwei oder mehr Laststrecken einer Gruppe von in Reihe geschalteten Schaltelementen 2, 3 aufweist, geschaltet sein.
  • 5 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers, in dem das Schaltbauelement 1 und das Gleichrichterelement 40 integriert sind. Der Halbleiterkörper umfasst eine erste Halbleiterschicht 100, in die das Schaltbauelement 1 integriert ist, und eine zweite Halbleiterschicht 200, in die das Gleichrichterelement 40 integriert ist. Die zweite Halbleiterschicht 200 ist benachbart zu der ersten Halbleiterschicht 100 in einer vertikalen Richtung des Halbleiterkörpers. Die „vertikale Richtung” des Halbleiterkörpers ist eine Richtung senkrecht zu einer ersten Oberfläche 101 der ersten Halbleiterschicht 100 bzw. des Halbleiterkörpers. Das Schaltbauelement 1, das in 5 nur schematisch als Schaltungsblock dargestellt ist, ist im Bereich der ersten Oberfläche 101 der Halbleiterschicht 100 integriert. Ein Steueranschluss 11 und die ersten und zweiten Lastanschlüsse 12, 13 sind an der ersten Oberfläche 101 zugänglich. Diese Anschlüsse sind in 5 nur schematisch dargestellt. Die ersten und zweiten Lastanschlüsse 12, 13 sind in einer lateralen Richtung beabstandet, also einer Richtung parallel zu der ersten Oberfläche 101.
  • Die erste Halbleiterschicht 100 besitzt eine Grunddotierung eines ersten Dotierungstyps oder ist intrinsisch. Aktive Gebiete des ersten Schaltelements (2 in den 2, 3 und 4) oder des optionalen zweiten Schaltelements (3 in den 3 und 4), wie beispielsweise Source-, Body- und Draingebiete, wenn die Schaltelemente als MOSFETs implementiert sind, sind in der ersten Halbleiterschicht 100 nahe der ersten Oberfläche 101 integriert. Ausführungsbeispiele zum Implementieren des Schaltbauelements 1 mit wenigstens dem ersten Schaltelement 2 sind nachfolgend erläutert. Das erste Schaltelement 2 und die optionalen zweiten Schaltelemente 3 sind laterale Bauelemente, das heißt, dass Laststrecken (Drain-Source-Strecken) dieser Bauelemente sich hauptsächlich in der lateralen Richtung der ersten Halbleiterschicht 100 erstrecken, also der Richtung parallel zu der ersten Oberfläche 101.
  • Bezugnehmend auf 5 ist die Diode 40 ein vertikales Halbleiterbauelement, eine Laststrecke der Diode 40 erstreckt sich hauptsächlich in einer vertikalen Richtung des Halbleiterkörpers. Die Diode 40 ist durch drei Teilschichten der zweiten Halbleiterschicht 200 gebildet, nämlich eine erste Teilschicht 210 des ersten Dotierungstyps, eine zweite Teilschicht 220, die an die erste Teilschicht 210 angrenzt, und eine dritte Teilschicht 230, die an die zweite Teilschicht 220 angrenzt und den zweiten Dotierungstyp besitzt. Die erste Teilschicht 210 bildet einen ersten Emitter der Diode 40, die zweite Teilschicht 220 bildet eine Basis der Diode 40 und die dritte Teilschicht 230 bildet einen zweiten Emitter. Bei dem in 5 dargestellten Ausführungsbeispiel ist der erste Dotierungstyp ein p-Typ, so dass die erste Teilschicht 210 einen p-Emitter (Anode) der Diode bildet, während der zweite Dotierungstyp ein n-Typ ist, so dass die erste Teilschicht 230 einen n-Emitter (Kathode) der Diode 40 bildet. Das Basisgebiet 42 ist entweder vom ersten Dotierungstyp, vom zweiten Dotierungstyp oder intrinsisch. Die Dotierungskonzentration des Basisgebiets 42 ist niedriger als die Dotierungskonzentration der ersten und zweiten Emittergebiete 41, 43. Gemäß einem Ausführungsbeispiel ist die Dotierungskonzentration des Basisgebiets 42 niedriger als 1E15 cm–3 und insbesondere niedriger als 1E14 cm–3 oder sogar niedriger als 5E13 cm–3.
  • Die elektrischen Eigenschaften der Diode 40, wie beispielsweise die Durchbruchspannung oder der Einschaltwiderstand, sind definiert durch die Dotierungskonzentrationen der einzelnen Teilschichten 210, 220, 230 oder der Basis- bzw. Emittergebiete und durch die Länge des Basisgebiets 42. Die Länge des Basisgebiets 42 ist definiert durch die Dicke der zweiten Teilschicht 220, wobei die Dicke die vertikale Abmessung der zweiten Teilschicht 220 ist. Diese Parameter, nämlich der Dotierungstyp, die Dotierungskonzentration und die Länge des Basisgebiets 42 können unabhängig von dem Schaltbauelement 1 in der ersten Halbleiterschicht 100 konzipiert werden. Außerdem kann die Gesamtschaltung in platzsparender Weise implementiert werden, da das Schaltbauelement 1 und die Diode übereinander in dem selben Halbleiterkörper integriert sind, nämlich dem Halbleiterkörper, der die erste Halbleiterschicht 100 und die zweite Halbleiterschicht 200 aufweist.
  • Bei dem in 5 dargestellten Ausführungsbeispiel bildet die erste Teilschicht 210 eine zweite Oberfläche des Halbleiterkörpers gegenüber der ersten Oberfläche 101. Außerdem grenzt die zweite Halbleiterschicht 200, speziell die dritte Teilschicht 230, an die erste Halbleiterschicht 100 an. Die erste Teilschicht 210, die den ersten Emitter 41 der Diode 40 bildet, ist elektrisch an den ersten Lastanschluss 12 angeschlossen, während die dritte Teilschicht 230, die das zweite Emittergebiet 43 der Diode 40 bildet, elektrisch an den zweiten Lastanschluss 13 angeschlossen ist. Zum Anschließen des zweiten Lastanschlusses 13 an die dritte Teilschicht 230 ist ein Konnektor (Leiter) 45 an den zweiten Lastanschluss 13 an der ersten Oberfläche 101 angeschlossen und erstreckt sich in einer vertikalen Richtung durch den Halbleiterkörper 100 zu oder in die dritte Teilschicht 230. Der Konnektor 45 ist elektrisch leitend oder umfasst einen elektrisch leitenden Kern (vergleiche das Ausführungsbeispiel gemäß 7, das nachfolgend erläutert wird). Gemäß einem Ausführungsbeispiel ist der Konnektor 45 ein dotiertes Halbleitergebiet des selben Dotierungstyps wie die dritte Teilschicht 230, und damit komplementär zu dem Dotierungstyp der ersten Halbleiterschicht 100. Die Dotierungskonzentration des Konnektors 45 ist beispielsweise 1020 cm–3 oder mehr. Die elektrische Verbindung zwischen dem zweiten Lastanschluss 13 und dem Konnektor 45 ist in 5 nur schematisch dargestellt. Diese Verbindung kann in herkömmlicher Weise realisiert werden, beispielsweise unter Verwendung einer Metallisierung oder ähnlichem.
  • Die elektrische Verbindung zwischen der ersten Teilschicht 210 und dem ersten Lastanschluss 12 ist in 5 nur schematisch dargestellt. Diese elektrische Verbindung kann in herkömmlicher Weise unter Verwendung von Metallisierungen, Bonddrähten oder ähnlichem implementiert werden. Gemäß einem Ausführungsbeispiel ist die zweite Oberfläche 202 des Halbleiterkörpers auf einen elektrisch leitenden Träger (nicht dargestellt) montiert, wie beispielsweise einen Leiterrahmen (Leadframe), und der erste Lastanschluss 12 ist elektrisch an den Träger, beispielsweise unter Verwendung eines Bonddrahts, angeschlossen.
  • Bei dem in 5 dargestellten Ausführungsbeispiel grenzt die zweite Halbleiterschicht 200 an die erste Halbleiterschicht 100 an, so dass ein pn-Übergang zwischen der ersten Halbleiterschicht 100 und der dritten Teilschicht 230 der zweiten Halbleiterschicht 200 gebildet ist. Der Halbleiterkörper mit der ersten Halbleiterschicht 100 und der zweiten Halbleiterschicht 200 kann auf vielfältige Weise hergestellt werden.
  • Gemäß einem Ausführungsbeispiel wird ein hochdotiertes Substrat, das die erste Teilschicht 210 bildet, bereitgestellt. Die zweiten und dritten Teilschichten 220, 230 und die erste Halbleiterschicht 100 sind Epitaxieschichten, die auf dem Substrat dieses Ausführungsbeispiels gebildet werden. Gemäß einem weiteren Ausführungsbeispiel wird ein Substrat bereitgestellt, das eine Grunddotierung besitzt, die der Dotierungskonzentration der zweiten Teilschicht 220 entspricht. Auf diesem Substrat werden die dritte Teilschicht 230 und die erste Halbleiterschicht 100 durch einen Epitaxiewachstumsprozess hergestellt, während die erste Teilschicht 210 unter Verwendung eines Implantations- und/oder Diffusionsprozesses hergestellt wird. Anstatt die dritte Teilschicht 230 als eine Epitaxieschicht herzustellen, könnte die dritte Teilschicht alternativ durch Implantieren und/oder Diffundieren von Dotierstoffatomen in das Substrat vor dem Herstellen der ersten Halbleiterschicht 100 hergestellt werden. Gemäß noch einem weiteren Ausführungsbeispiel werden die erste Halbleiterschicht 100 und die zweite Halbleiterschicht 200 mit den drei Teilschichten 210, 220, 230 getrennt hergestellt und werden dann unter Verwendung eines Waferverbindungsprozesses zusammengefügt.
  • 6 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers gemäß einem weiteren Ausführungsbeispiel. Der Halbleiterkörper gemäß 6 unterscheidet sich von dem Halbleiterkörper gemäß 1 dadurch, dass die zweite Halbleiterschicht 200 nicht an die erste Halbleiterschicht 100 angrenzt, sondern von der ersten Halbleiterschicht 100 durch eine Isolationsschicht 300, wie beispielsweise eine Oxidschicht, getrennt ist. Der Konnektor 45 erstreckt sich durch die Isolationsschicht 300 zu oder in die dritte Teilschicht 230. Der Halbleiterkörper mit der ersten Halbleiterschicht 100, der Isolationsschicht 300 und der zweiten Halbleiterschicht 200 kann unter Verwendung eines Waferverbindungsprozesses hergestellt werden. Bei diesem Prozess werden die erste Halbleiterschicht 100 und die zweite Halbleiterschicht 200 getrennt hergestellt, dann wird eine Oberfläche der zweiten Halbleiterschicht 200, nämlich die Oberfläche, die der ersten Halbleiterschicht 100 zugewandt ist, und eine Oberfläche der ersten Halbleiterschicht 100, nämlich die Oberfläche, die der zweiten Halbleiterschicht 200 zugewandt ist, oxidiert. Dann werden die Oxidschichten auf den Oberflächen der ersten und zweiten Halbleiterschichten 100, 200 miteinander in Kontakt gebracht und in einem thermischen Prozess verbunden, so dass die zwei Oxidschichten die Isolationsschicht 300 bilden. Dann werden das Schaltbauelement 1 und der Konnektor 45 hergestellt. Selbstverständlich ist es nicht ein einzelner Halbleiterkörper (Die), der bei dem Verbindungsprozess hergestellt wird, sondern ein Wafer mit mehreren Halbleiterkörpern, die abschließend vereinzelt werden.
  • Bezugnehmend auf die Darstellung in gestrichelten Linen in den 5 und 6 können bei den Ausführungsbeispielen gemäß den 5 und 6, ebenso wie bei den nachfolgend erläuterten Ausführungsbeispielen, zwei symmetrische Schaltbauelemente 1 in der ersten Halbleiterschicht 100 hergestellt werden, wobei jedes dieser Schaltbauelemente 1 einen ersten Lastanschluss, der an den ersten Lastanschluss 12 angeschlossen ist, und einen zweiten Lastanschluss, der an den Lastanschluss 13 angeschlossen ist, aufweist.
  • Der Konnektor 45, der den zweiten Lastanschluss 13 mit der dritten Teilschicht 230 verbindet, ist in den 5 und 6 nur schematisch dargestellt. Bezugnehmend auf die vorangehende Beschreibung kann der Konnektor 45 ein dotiertes Halbleitermaterial aufweisen, das einen pn-Übergang mit dem umgebenden Halbleitermaterial des Halbleiterkörpers 100 bildet. Gemäß einem weiteren Ausführungsbeispiel, das in 7 dargestellt ist, kann der Konnektor einen elektrisch leitenden Kern aufweisen, der gegenüber dem umgebenden Halbleitermaterial elektrisch isoliert ist.
  • 7 veranschaulicht eine Querschnittsansicht eines Abschnitts der ersten Halbleiterschicht 100, in der der Konnektor 45 ausgebildet ist. Bei diesem Ausführungsbeispiel umfasst der Konnektor 45 einen elektrisch leitenden Kern 45 1, der durch eine Isolationsschicht 45 2 von der Halbleiterschicht 100 isoliert ist und der den zweiten Lastanschluss mit der dritten Teilschicht 230 elektrisch verbindet. Die Isolationsschicht ist beispielsweise eine Oxidschicht oder eine Nitridschicht. Der elektrisch leitende Kern umfasst beispielsweise ein hochdotiertes monokristallines oder polykristallines Halbleitermaterial oder ein Metall. Ein Konnektor, wie er in 7 dargestellt ist, kann bei jedem der zuvor beschriebenen und nachfolgend beschriebenen Ausführungsbeispiele implementiert werden.
  • 8 veranschaulicht ein Ausführungsbeispiel einer integrierten Schaltung, die eine Modifikation der in 5 dargestellten integrierten Schaltung ist. Bei dem in 5 dargestellten Ausführungsbeispiel wird ein Abschnitt der Halbleiterschicht 100 entfernt, so dass ein Abschnitt der dritten Teilschicht 230 freiliegt. In 8 bezeichnet das Bezugszeichen 231 die Oberfläche der dritten Teilschicht 230 in dem freiliegenden Gebiet. Der zweite Lastanschluss 13 ist elektrisch an die Oberfläche 231 der dritten Teilschicht 230 angeschlossen. Die elektrische Verbindung kann in herkömmlicher Weise erhalten werden, beispielsweise unter Verwendung einer Metallisierung oder ähnlichem.
  • 9 veranschaulicht ein weiteres Ausführungsbeispiel einer integrierten Schaltung. Das Ausführungsbeispiel gemäß 9 unterscheidet sich von dem Ausführungsbeispiel gemäß 5 dadurch, dass die erste Teilschicht 210, die den ersten Emitter 41 der Diode 40 bildet, elektrisch an den ersten Lastanschluss 12 durch einen zweiten Konnektor (Leiter) 47 angeschlossen ist. Der zweite Konnektor 47 erstreckt sich in einer vertikalen Richtung des Halbleiterkörpers durch die erste Halbleiterschicht 100, die dritte Teilschicht 230 und die zweite Teilschicht 220 zu oder in die erste Teilschicht 210. Bei diesem Ausführungsbeispiel umfasst der zweite Konnektor 47 einen elektrisch leitenden Kern 47 1, wie beispielsweise ein hochdotiertes polykristallines oder monokristallines Halbleitermaterial oder ein Metall, und die isolierende Schicht 47 2, die den leitenden Kern 47 1 gegenüber den umliegenden Halbleiterschichten 100, 230, 220 isoliert. Bei diesem Ausführungsbeispiel muss die erste Teilschicht 210 nicht an der Oberfläche 202 zugänglich sein, so dass bei diesem Ausführungsbeispiel die zweite Halbleiterschicht 200 eine vierte Teilschicht 240 aufweisen kann, die als Träger dient, auf dem die Anordnung mit der ersten Teilschicht 210, der zweiten Teilschicht 220, der dritten Teilschicht 230 und der ersten Halbleiterschicht 100 angeordnet ist. Der Dotierungstyp der vierten Teilschicht 240 kann dem Dotierungstyp der ersten Teilschicht 210 entsprechen, kann komplementär zu dem Dotierungstyp der ersten Teilschicht 210 sein oder kann intrinsisch sein.
  • 10 veranschaulicht eine Modifikation der integrierten Schaltung gemäß 9. Bei der integrierten Schaltung gemäß 10 sind die Positionen der ersten und dritten Teilschichten 210, 230 vertauscht, so dass die erste Teilschicht 210 an die erste Halbleiterschicht 100 angrenzt. Bei diesem Ausführungsbeispiel erstreckt sich der zweite Konnektor 47 nur durch die erste Halbleiterschicht 100 zu oder in die erste Teilschicht 210, während der Konnektor 45 (der nachfolgend als erster Konnektor bezeichnet wird) sich durch die erste Halbleiterschicht 100, die erste Teilschicht 210 und die zweite Teilschicht 220 zu oder in die dritte Teilschicht 230 erstreckt. Der erste Konnektor 45 ist beispielsweise wie in 7 dargestellt ausgebildet. Der zweite Konnektor 47 kann wie in 9 dargestellt ist ausgebildet sein. Bei einem alternativen Ausführungsbeispiel wird die Isolationsschicht 47 2 des zweiten Konnektors 47 weggelassen. Bei diesem Ausführungsbeispiel umfasst der elektrisch leitende Kern 47 1 beispielsweise ein hochdotiertes monokristallines Halbleitermaterial.
  • Bei den Ausführungsbeispielen gemäß der 9 und 10 grenzt die zweite Halbleiterschicht 200 an die erste Halbleiterschicht 100 an. In Übereinstimmung mit dem in 2 dargestellten Ausführungsbeispiel könnten die Ausführungsbeispiele gemäß den 9 und 10 so modifiziert werden, dass sie eine Isolationsschicht, wie beispielsweise eine Oxidschicht, zwischen den ersten und zweiten Halbleiterschichten 100, 200 umfassen. Bei dem in 10 dargestellten Ausführungsbeispiel kann der Konnektor 45 wie anhand von 7 erläutert ausgebildet sein, nämlich mit einem elektrisch leitenden Kern und mit einem elektrisch isolierenden Material, das den Kern in einer lateralen Richtung des Halbleiterkörpers umgibt.
  • 11 veranschaulicht eine vertikale Querschnittsansicht einer integrierten Schaltung gemäß einem weiteren Ausführungsbeispiel. Das Ausführungsbeispiel gemäß 11 basiert auf dem Ausführungsbeispiel gemäß 10, speziell der Alternative mit der vierten Teilschicht 240 unterhalb der dritten Teilschicht 230, und umfasst zusätzlich einen dritten Konnektor (Leiter) 48, der elektrisch an den ersten Lastanschluss 12 angeschlossen ist und der sich durch die erste Halbleiterschicht 100 und die ersten, zweiten und dritten Teilschichten 210, 220, 230 in die vierte Teilschicht 240 der zweiten Halbleiterschicht 200 erstreckt. Die vierte Teilschicht 240 besitzt einen Dotierungstyp, der komplementär ist zu dem Dotierungstyp der ersten Teilschicht 210, so dass ein weiterer pn-Übergang zwischen der vierten Teilschicht 240 und der ersten Teilschicht 210 gebildet ist. Dieser pn-Übergang bildet eine weitere Diode oder ist Teil einer weiteren Diode zwischen dem dritten Konnektor 48 und dem ersten Konnektor 45, und damit zwischen dem ersten und dem zweiten Lastanschluss 12, 13. Das Schaltsymbol dieser weiteren Diode ist in 11 ebenfalls dargestellt. Optional umfasst die zweite Halbleiterschicht 200 eine fünfte Teilschicht eines Dotierungstyps komplementär zu dem Dotierungstyp der ersten Teilschicht 110 und höher dotiert als die vierte Teilschicht 240. Der dritte Konnektor 48 erstreckt sich zu oder in die fünfte Teilschicht 250. Bei diesem Ausführungsbeispiel bilden die fünfte Teilschicht 250 und die erste Teilschicht Emittergebiete der weiteren Diode und die vierte Teilschicht 240 bildet das Basisgebiet der weiteren Diode, wobei bei diesem Ausführungsbeispiel die vierte Teilschicht 240 entweder eine niedrigere Dotierungskonzentration als die fünfte Teilschicht 250 aufweist oder intrinsisch ist.
  • Optional (und in 11 nicht dargestellt) kann die Verbindung zwischen dem ersten Lastanschluss 12 und der vierten Teilschicht 240 unter Verwendung einer externen Verdrahtung, beispielsweise von dem ersten Lastanschluss 12 zu einem Leiterrahmen, realisiert werden, wobei die vierte Teilschicht 240 oder die optionale fünfte Teilschicht 250 an dem Leiterrahmen befestigt ist. Ein Bonddraht kann dazu verwendet werden, den ersten Lastanschluss 12 wie zuvor beschrieben mit dem Leiterrahmen zu verbinden.
  • Der dritte Konnektor 48 ist realisiert wie der erste Konnektor 45 gemäß 7 und umfasst einen elektrisch leitenden Kern 48 1 und eine elektrisch isolierende Schicht 48 2, die den Kern von dem umgebenden Halbleitermaterial in einer lateralen Richtung des Halbleiterkörpers isoliert.
  • Die zwei Dioden, nämlich die erste Diode, die durch die erste, zweite und dritte Teilschicht 210, 220, 230 gebildet ist, und die zweite Diode, die durch erste, vierte und die optionale fünfte Teilschicht 210, 240, 250 gebildet ist, sind parallel zwischen die ersten und zweiten Lastanschlüsse 12, 13 geschaltet und können die selbe Sperrspannungsfestigkeit oder ähnliche Sperrspannungsfestigkeiten besitzen. Die Sperrspannungsfestigkeiten sind ähnlich, wenn ein Verhältnis zwischen einer ersten Sperrspannungsfestigkeit der ersten Diode und einer zweiten Sperrspannungsfestigkeit der zweiten Diode zwischen 0,7 und 1,3, zwischen 0,8 und 1,2 oder zwischen 0,9 und 1,1 liegt. Die Sperrspannungsfestigkeit der zweiten Diode kann über die Dotierungskonzentration der vierten Teilschicht 240 und den Abstand zwischen den Positionen, wo der leitende Kern 48 1 des dritten Konnektors 48 an die vierte Teilschicht 240 oder die fünfte Teilschicht 250 und die erste Teilschicht 210 angeschlossen ist, eingestellt werden. Die fünfte Teilschicht 250 kann an die zweite Oberfläche 202 angrenzen und kann unter Verwendung eines Implantations- und/oder Diffusionsprozesses hergestellt werden.
  • In der integrierten Schaltung gemäß 11 kann der zweite Lastanschluss 12 über die zweite Oberfläche 210 kontaktiert werden, das heißt durch elektrisches Kontaktieren der zweiten Oberfläche 202.
  • 12 veranschaulicht eine mögliche Implementierung eines Schaltbauelements 1 mit einem ersten Schaltelement 2. 12 zeigt eine vertikale Querschnittsansicht der ersten Halbleiterschicht 100 im Bereich der ersten Oberfläche 101, wo das erste Schaltelement 2 implementiert ist. Das erste Schaltelement 2 ist als lateraler MOSFET ausgebildet und umfasst ein Sourcegebiet 61 und ein Draingebiet 62, die in einer lateralen Richtung des Halbleiterkörpers 100 beabstandet sind. Der MOSFET umfasst außerdem ein Driftgebiet 69 und ein Bodygebiet 63, die einen pn-Übergang bilden, wobei das Bodygebiet 63 das Sourcegebiet 61 von dem Driftgebiet 69 trennt und das Driftgebiet 69 zwischen dem Draingebiet 62 und dem Bodygebiet 63 angeordnet ist. Eine Gateelektrode 64 ist benachbart zu dem Bodygebiet 63 und ist durch ein Gatedielektrikum 65 dielektrisch von dem Bodygebiet 63 isoliert. Die Gateelektrode 64 ist elektrisch an den Steueranschluss 11 angeschlossen, das Sourcegebiet 61 und das Bodygebiet 63 sind elektrisch an den ersten Lastanschluss (Sourceanschluss) 12 angeschlossen und der Drainanschluss 62 ist elektrisch an den zweiten Lastanschluss (Drainanschluss) 13 angeschlossen.
  • Die Gateelektrode 64 ist als planare Gateelektrode oberhalb der ersten Oberfläche 101 ausgebildet. Dies ist jedoch lediglich ein Beispiel. Die Gateelektrode 64 könnte auch als Grabenelektrode ausgebildet sein, die in einem Graben angeordnet ist, der sich in einer vertikalen Richtung von der ersten Oberfläche 101 in die erste Halbleiterschicht 100 erstreckt.
  • Der Konnektor 45 kann unterhalb des Draingebiets 62 angeordnet sein, so dass er sich von dem Draingebiet 62 in die erste Halbleiterschicht 100 erstreckt. Gemäß einem weiteren Ausführungsbeispiel (in gestrichelten Linien dargestellt) ist der Konnektor 45 in der lateralen Richtung der Halbleiterschicht 100 beabstandet zu dem Draingebiet 62 angeordnet und ist elektrisch an den zweiten Lastanschluss 13 angeschlossen. Die elektrische Verbindung zwischen dem zweiten Lastanschluss 13 und dem Konnektor 45 ist nur schematisch dargestellt.
  • Bezugnehmend auf 12 sind das Bodygebiet 63 und das Driftgebiet 69 in die erste Halbleiterschicht 100 eingebettet, so dass das Bodygebiet 63 und das Driftgebiet 69 von einem Halbleitergebiet umgeben sind, das die Grunddotierung des ersten Dotierungstyps der Halbleiterschicht 100 aufweist. Das Bodygebiet 63 besitzt den ersten Dotierungstyp, und damit den selben Dotierungstyp wie die Grunddotierung der ersten Halbleiterschicht 100, während das Driftgebiet 69 und das Sourcegebiet 61 den zweiten Dotierungstyp komplementär zu dem ersten Dotierungstyp besitzen. Das Draingebiet 62 besitzt den selben Dotierungstyp, wenn das zweite Schaltelement 2 als MOSFET ausgebildet ist, oder besitzt den ersten Dotierungstyp, wenn das zweite Schaltelement 2 als IGBT ausgebildet ist.
  • Die 13 bis 20 veranschaulichen einige illustrierende Ausführungsbeispiele zum Realisieren des ersten Schaltelements 2 und des zweiten Schaltelements 3 in integrierten Schaltungen, wie sie in den 3 und 4 dargestellt sind.
  • Die 13A bis 13C zeigen ein erstes Ausführungsbeispiel eines zweiten Schaltelements 3, das in der ersten Halbleiterschicht 100 ausgebildet ist. 13A zeigt eine perspektivische Ansicht des zweiten Schaltelements 3. 13B zeigt eine vertikale Querschnittsansicht und 13C zeigt eine horizontale Querschnittsansicht dieses zweiten Schaltelements 13. Die 13A, 13B, 13C zeigen nur den Abschnitt der ersten Halbleiterschicht 100, in dem das zweite Schaltelement 3 ausgebildet ist. Aktive Gebiete des ersten Schaltelements 2 und aktive Gebiete von benachbarten zweiten Schaltelementen sind nicht dargestellt. Grundsätzlich kann das erste Schaltelement 2 wie die zweiten Schaltelemente realisiert sein. Dies wird beispielsweise anhand von 15 weiter unten erläutert.
  • Das zweite Schaltelement 3 gemäß den 13A bis 13C ist als MOSFET, insbesondere als FINFET, ausgebildet und umfasst ein Sourcegebiet 53, ein Draingebiet 54 und ein Bodygebiet 55, die jeweils in einem finnenartigen Halbleiterabschnitt 52 ausgebildet sind, der nachfolgend als „Halbleiterfinne” bezeichnet wird. Die Halbleiterfinne 52 kann hergestellt werden durch Herstellen von zwei parallelen Gräben in der ersten Oberfläche 101 der ersten Halbleiterschicht 100. Das Halbleitergebiet 51 unterhalb der Halbleiterfinne 52 wird nachfolgend als Substrat 51 bezeichnet. Der Dotierungstyp und die -konzentration des Substrats können den Dotierungstyp und der Dotierungskonzentration der Grunddotierung der ersten Halbleiterschicht 100 entsprechen oder können sich von dem Dotierungstyp und/oder der Dotierungskonzentration der Grunddotierung der ersten Halbleiterschicht 100 unterscheiden.
  • In einer ersten horizontalen Richtung erstrecken sich die Source- und Draingebiete 53, 54 von einer ersten Seitenwand 52 2 zu einer zweiten Seitenwand 52 3 der Halbleiterfinne 52. In einer zweiten Richtung senkrecht zu der ersten Richtung sind die Source- und Draingebiete 53, 54 beabstandet zueinander und durch das Bodygebiet 56 getrennt. Die Gateelektrode 56 (in 13A in gestrichelten Linien dargestellt) ist gegenüber der Halbleiterfinne 52 durch ein Gatedielektrikum 57 dielektrisch isoliert und ist an Seitenwänden 52 2, 52 3 und einer oberen Oberfläche 52 1 der Halbleiterfinne 52 benachbart zu dem Bodygebiet 55.
  • Die 14A bis 14C veranschaulichen ein weiteres Ausführungsbeispiel eines zweiten Schaltelements 3, das als FINFET ausgebildet ist. 14A zeigt eine perspektivische Ansicht, 14B zeigt eine vertikale Querschnittsansicht in einer vertikalen Schnittebene E-E und 14C zeigt eine horizontale Querschnittsansicht in einer horizontalen Schnittebene D-D. Die vertikale Schnittebene E-E verläuft senkrecht zu der oberen Oberfläche 52 1 der Halbleiterfinne 52 und in einer Längsrichtung der Halbleiterfinne 52. Die horizontale Schnittebene D-D verläuft parallel zu der oberen Oberfläche 52 1 der Halbleiterfinne. Die „Längsrichtung” der Halbleiterfinne 52 entspricht der zweiten horizontalen Richtung und ist die Richtung, in der das Source- und Draingebiet 53, 54 zueinander beabstandet sind.
  • Das Schaltelement 3 gemäß den 14A bis 14C ist als FINFET mit U-förmigem umlaufenden Gate (U-shape-surround-gate-FINFET) ausgebildet. Bei diesem Schaltelement erstrecken sich das Sourcegebiet 53 und das Draingebiet 54 von der ersten Seitenwand 52 2 zu der zweiten Seitenwand 52 3 der Halbleiterfinne 52 in der ersten horizontalen Richtung und sind in der zweiten horizontalen Richtung (der Längsrichtung der Halbleiterfinne 52), die senkrecht zu der ersten horizontalen Richtung ist, zueinander beabstandet. Bezugnehmend auf die 14A und 14B sind das Sourcegebiet 53 und das Draingebiet 54 durch einen Graben voneinander getrennt, der sich von der oberen Oberfläche 52 1 der Halbleiterfinne in das Bodygebiet 55 erstreckt und der sich in der ersten horizontalen Richtung von der Seitenwand 52 2 zu der Seitenwand 52 3 erstreckt. Das Bodygebiet 55 ist zwischen dem Sourcegebiet 53, dem Draingebiet 54 und dem Graben in der Halbleiterfinne 52 angeordnet. Die Gateelektrode 56 ist benachbart zu dem Bodygebiet 55 in dem Graben und entlang der Seitenwände 52 2, 52 3 der Halbleiterfinne 52 und ist durch das Gatedielektrikum dielektrisch gegenüber dem Bodygebiet 55 und den Source- und Draingebieten 53, 54 isoliert. In einem oberen Bereich des Grabens, welcher ein Bereich ist, in dem die Gateelektrode 56 nicht benachbart zu dem Bodygebiet 55 angeordnet ist, kann die Gateelektrode 56 von einem isolierenden oder dielektrischen Material 58 bedeckt sein.
  • Die zweiten Schaltelemente gemäß den 13A bis 13C und der 14A bis 14C sind beispielsweise als Verarmungs-Transistoren ausgebildet, wie beispielsweise als n-leitender oder p-leitender Verarmungs-Transistor. In diesem Fall besitzen die Source- und Draingebiete 53, 54 und das Bodygebiet 55 den selben Dotierungstyp. Das Bodygebiet 55 besitzt üblicherweise eine niedrigere Dotierungskonzentration als die Source- und Draingebiete 53, 54. Die Dotierungskonzentration des Bodygebiets 55 ist beispielsweise etwa 2E18 cm–3. Um in der Lage zu sein, einen leitenden Kanal in dem Bodygebiet 55 zwischen dem Sourcegebiet 53 und dem Draingebiet 54 vollständig zu unterbrechen, erstreckt sich die Gateelektrode 56 entlang der Seitenwände 52 2, 52 3 der Halbleiterfinne 52 vollständig entlang der Halbleiterfinne 52 in der zweiten horizontalen Richtung (der Längsrichtung). In der vertikalen Richtung erstreckt sich die Gateelektrode 56 entlang der Seitenwände 52 2, 52 3 von den Source- und Draingebieten 53, 54 wenigstens bis unterhalb des Grabens.
  • Bezugnehmend auf die 13A und 14A ist das Sourcegebiet 53 an den ersten Lastanschluss (Sourceanschluss) 32 angeschlossen, das Draingebiet 54 ist an den zweiten Lastanschluss (Drainanschluss) 33 angeschlossen und die Gateelektrode 56 ist an den Steueranschluss (Gateanschluss) 31 angeschlossen. Diese Anschlüsse sind in den 13A und 14A nur schematisch dargestellt.
  • Eine Dicke der Halbleiterfinne 52, welche die Abmessung der Halbleiterfinne in der ersten horizontalen Richtung ist, und die Dotierungskonzentration des Bodygebiets 55 sind so eingestellt, dass ein durch die Gateelektrode 56 gesteuertes Verarmungsgebiet sich von der Seitenwand 52 2 bis zu der Seitenwand 52 3 erstrecken kann, um einen leitenden Kanal zwischen den Source- und Draingebieten 53, 54 vollständig zu unterbrechen und das zweite Schaltelement 3 auszuschalten. Bei einem n-leitenden Verarmungs-MOSFET breitet sich ein Verarmungsgebiet in dem Bodygebiet 55 aus, wenn eine negative Steuerspannung (Ansteuerspannung) zwischen die Gateelektrode 56 und das Sourcegebiet 53 bzw. zwischen dem Gateanschluss 31 und dem Sourceanschluss 32 angelegt wird. Bezugnehmend auf die Erläuterung zu 1 ist diese Ansteuerspannung abhängig von der Lastspannung des ersten Halbleiterbauelements 2 oder ist abhängig von der Lastspannung eines anderen der zweiten Schaltelemente 3. Wie weit sich das Verarmungsgebiet senkrecht zu den Seitenwänden 52 2, 52 3 erstreckt, ist ebenfalls abhängig von dem Betrag der zwischen dem Gateanschluss 31 und dem Sourceanschluss 32 angelegten Steuerspannung. Damit sind die Dicke der Halbleiterfinne 52 und die Dotierungskonzentration des Bodygebiets 55 ebenfalls abhängig von dem Betrag der Steuerspannung konzipiert, die während des Betriebs der Halbleiterbauelementanordnung auftreten kann.
  • Das Realisieren der in den 13A bis 13C und 14A bis 14C dargestellten FINFETs als U-shape-surround-gate-FINFET, bei dem das Kanalgebiet (Bodygebiet) 55 eine U-Form besitzt und die Gateelektrode 56 an Seitenwänden 52 2, 52 3 und auf einer oberen Oberfläche 52 1 der Halbleiterfinne 130 angeordnet ist, ist nur ein Beispiel. Diese FINFETs könnten auch so modifiziert werden (nicht dargestellt), dass die Gateelektrode 56 mit zwei Gateelektrodenabschnitten ausgebildet ist, die an den Seitenwänden 52 2, 52 3, jedoch nicht auf der oberen Oberfläche 52 1 der Halbleiterfinne 52 angeordnet sind. Ein FINFET dieses Typs kann als Doppel-Gate-FINFET bezeichnet werden. Jeder der zuvor und nachfolgend erläuterten FINFETs kann als U-shape-surround-gate-FINFET oder als Doppel-Gate-FINFET ausgebildet sein. Es ist sogar möglich, die einzelnen zweiten Schaltelemente 3 als unterschiedliche Arten von MOSFETs oder FINFETs in einer integrierten Schaltung zu realisieren.
  • Jedes der zweiten Schaltelemente 3 und das erste Halbleiterbauelement 2 kann als FINFET ausgebildet sein. Diese einzelnen FINFETs können in unterschiedlicher Weise implementiert werden, um das Schaltbauelement 1 zu realisieren.
  • 15 veranschaulicht eine vertikale Querschnittsansicht einer Halbleiterfinne 52, in der aktive Gebiete (Source-, Drain- und Bodygebiete) eines ersten Schaltelements 2 und von n zweiten Schaltelementen 3 angeordnet sind. Bei diesem Ausführungsbeispiel sind das erste Schaltelement 2 und die zweiten Schaltelemente als U-shape-surround-gate-FINFETs oder als Doppel-Gate-FINFETs ausgebildet. In 15 sind gleiche Bezugszeichen dazu verwendet, gleiche Merkmale wie in den 13A bis 13C und 14A bis 14C zu bezeichnen. In 15 besitzen die Bezugszeichen von gleichen Merkmalen der einzelnen zweiten Schaltelemente 3 1–3 n unterschiedliche Indices (1, 2, 3, n).
  • Bezugnehmend auf 15 sind die aktiven Gebiete von benachbarten zweiten Schaltelementen 3 durch Dielektrikumsschichten 59 voneinander isoliert, die sich in einer vertikalen Richtung der Halbleiterfinne 52 erstrecken. Diese Dielektrikumsschichten 59 können sich zu dem oder nach unten bis in das Substrat 51 erstrecken. Außerdem erstrecken sich die Dielektrikumsschichten 59 von Seitenwand zu Seitenwand der Halbleiterfinne 52. Dies ist allerdings außerhalb des in 15 dargestellten Bereichs. Die aktiven Gebiete des ersten Schaltelements 2 sind dielektrisch von aktiven Gebieten des ersten zweiten Schaltelements 3 1 durch eine weitere Dielektrikumsschicht 66 isoliert, die sich ebenfalls in einer vertikalen Richtung der Halbleiterfinne 52 erstreckt. Bei dem ersten Schaltelement 2 sind ein Sourcegebiet 61 und ein Draingebiet 62 durch ein Bodygebiet 63 getrennt. Die Gateelektrode 64, die in dem Graben angeordnet ist (und deren Position an den Seitenwänden der Halbleiterfinne durch gepunktete Linien dargestellt ist), erstreckt sich von dem Sourcegebiet 61 entlang des Bodygebiets 63 zu dem Draingebiet 62. Das Sourcegebiet 61 ist an den ersten Lastanschluss 22 angeschlossen, der den ersten Lastanschluss 12 der Halbleiteranordnung 1 bildet, das Draingebiet 62 ist an den zweiten Lastanschluss 23 angeschlossen und die Gateelektrode 64 ist an den Steueranschluss 21 angeschlossen, der den Steueranschluss 11 der Halbleiteranordnung 1 bildet. Das Bodygebiet 63 ist ebenfalls an den ersten Lastanschluss 22 angeschlossen.
  • Das erste Schaltelement 2 ist beispielsweise als Anreicherungs-MOSFET ausgebildet. In diesem Fall ist das Bodygebiet 63 komplementär zu den Source- und Draingebieten 61, 62 dotiert. Bei einem n-leitenden MOSFET sind die Source- und Draingebiete 61, 62 n-dotiert, wenn das Bodygebiet 63 p-dotiert ist, und bei einem p-leitenden MOSFET sind die Source- und Draingebiete 61, 62 p-dotiert, während das Bodygebiet 63 n-dotiert ist.
  • Gemäß einem Ausführungsbeispiel ist das Substrat 51 komplementär zu den aktiven Gebieten der zweiten Schaltelemente 3 und zu den Source- und Draingebieten 61, 62 des ersten Schaltelements 2 dotiert. In diesem Fall gibt es eine Sperrschichtisolation zwischen den einzelnen zweiten Schaltelementen 3. Wenn beispielsweise die ersten oder zweiten Schaltelemente 2, 3 n-leitende MOSFETs sind, kann das Substrat 51 p-dotiert sein. Bei diesem Ausführungsbeispiel kann das Substrat 51 eine Dotierung entsprechend der Grunddotierung der ersten Halbleiterschicht 100 besitzen.
  • Gemäß einem weiteren Ausführungsbeispiel (in gestrichelten Linien dargestellt) umfasst das Substrat 51 ein Halbleitersubstrat 51 1 und eine Isolationsschicht 51 2 auf dem Halbleitersubstrat 51 1. Die Halbleiterfinne 52 ist auf der Isolationsschicht 51 2 angeordnet. Bei diesem Ausführungsbeispiel gibt es eine Dielektrikumsschicht zwischen den einzelnen zweiten Schaltelementen 3 in dem Substrat 51. Die Dotierung des Halbleitersubstrats 51 1 kann bei diesem Ausführungsbeispiel der Grunddotierung der ersten Halbleiterschicht 100 entsprechen.
  • Gemäß noch einem weiteren Ausführungsbeispiel, das in 16 dargestellt ist, besitzt das Substrat 51 den selben Dotierungstyp wie die aktiven Gebiete der zweiten Schaltelemente 3 und wie die Source- und Draingebiete 61, 62 des ersten Schaltelements 2. Bei diesem Ausführungsbeispiel erstreckt sich die Gateelektrode 56 des ersten Schaltelements 2 bis an das Substrat, so dass ein leitender Kanal in dem Bodygebiet zwischen dem Sourcegebiet 61 und dem Substrat 51 vorhanden ist, wenn das erste Schaltelement 2 im Ein-Zustand ist. Bei diesem Ausführungsbeispiel besitzt das Substrat 51 einen Dotierungstyp, der komplementär zu dem Dotierungstyp der Grunddotierung der ersten Halbleiterschicht 100 ist. Das Substrat 51 grenzt an das Gebiet der ersten Halbleiterschicht 100 an, die die Grunddotierung des ersten Dotierungstyps besitzt.
  • Außerdem ist das Substrat 51 an den zweiten Lastanschluss 13 der Halbleiteranordnung über ein Kontaktgebiet 67 des selben Dotierungstyps wie das Substrat 51 angeschlossen. Das Kontaktgebiet 67 ist höher dotiert als das Substrat 51 und erstreckt sich von der ersten Oberfläche 52 1 der Halbleiterfinne 52 bis an das Substrat. Das Kontaktgebiet 67 kann an das Draingebiet 54 n des n-ten zweiten Schaltelements 3 angrenzen. Das Kontaktgebiet 57 ist optional. Eine Verbindung zwischen dem zweiten Lastanschluss 13 und dem Substrat könnte ebenso durch die Drain- und Bodygebiete 54 n, 55 n des zweiten Schaltelements gewährleistet werden.
  • In der Halbleiteranordnung gemäß 16 bildet das Substrat 51 einen Strompfad, der parallel ist zu dem Strompfad durch die zweiten Schaltelemente 3 oder der parallel ist zu der ADZ. Das Substrat 51 ist ähnlich dem Driftgebiet in einem herkömmlichen Leistungsschaltelement. Bei diesem Ausführungsbeispiel sind die Bodygebiete 55 der einzelnen zweiten Schaltelemente 3 an das Driftgebiet 51 gekoppelt.
  • Gemäß einem weiteren Ausführungsbeispiel (in 16 in gestrichelten Linien dargestellt) umfasst das Substrat 51 eine Halbleiterschicht 51 3, die komplementär zu verbleibenden Abschnitten des Substrats 51 und zu den Bodygebieten 55 der zweiten Schaltelemente 3 dotiert ist. Diese Schicht 51 3 ist zwischen den Bodygebieten 55 der zweiten Schaltelemente 3 und solchen Abschnitten des Substrats angeordnet, die als ein Driftgebiet dienen, und stellt eine Sperrschichtisolation zwischen den einzelnen zweiten Schaltelementen 3 in dem Substrat 51 zur Verfügung.
  • Jedes von dem ersten Schaltelement 2 und von den zweiten Schaltelementen 3 (die nachfolgend als Bauelemente bezeichnet werden) kann mehrere identische Zellen (Transistorzellen) aufweisen, die parallel geschaltet sind. Jede dieser Zellen kann wie das erste Schaltelement 2 bzw. wie die zweiten Schaltelemente 3 realisiert sein, die in den 13 und 14 dargestellt sind. Das Bereitstellen von mehreren parallel geschalteten Zellen in einem Bauelement kann helfen, die Stromtragfähigkeit zu erhöhen und den Einschaltwiderstand des einzelnen Bauelements zu reduzieren.
  • 17 veranschaulicht eine Draufsicht auf eine Halbleiteranordnung gemäß einem ersten Ausführungsbeispiel, die ein erstes Schaltelement 2 und mehrere zweite Schaltelemente 3 aufweist, wobei jedes dieser Bauelemente mehrere (von denen drei dargestellt sind) parallel geschaltete Zellen aufweist. Die einzelnen Zellen eines Bauelements sind in unterschiedlichen Halbleiterfinnen 52 I, 52 II, 52 III ausgebildet. Jede dieser Zellen besitzt ein Sourcegebiet 61, 53, das in 17 zusätzlich mit „S” bezeichnet ist, und ein Draingebiet 62, 54, das in 17 zusätzlich mit „D” bezeichnet ist. Die Zellen eines Bauelements sind parallel geschaltet, indem die Sourcegebiete des einen Bauelements miteinander verbunden sind und indem die Draingebiete des einen Bauelements miteinander verbunden sind. Diese Verbindungen, ebenso wie die Verbindungen zwischen den Lastanschlüssen der einzelnen Bauelemente sind in 17 schematisch in fetten Linien dargestellt. Verbindungen zwischen den Steueranschlüssen (Gateanschlüssen) und den Lastanschlüssen der einzelnen Bauelemente sind in 17 nicht dargestellt. Die Verbindungen zwischen den Zellen und den unterschiedlichen Bauelementen können realisiert werden unter Verwendung herkömmlicher Verdrahtungsanordnungen, die oberhalb des Halbleiterkörpers angeordnet sind und die die einzelnen aktiven Gebiete (Source- und Draingebiete) über Vias kontaktieren. Solche Verdrahtungsanordnungen sind allgemein bekannt, so dass diesbezüglich keine weiteren Erläuterungen notwendig sind. Die einzelnen Zellen eines Bauelements 2, 3 1, 3 2, 3 3, 3 n, besitzen eine gemeinsame Gateelektrode 64, 56 1, 56 2, 56 3, 56 n, die in den U-förmigen Gräben der einzelnen Halbleiterfinnen und in Gräben zwischen den einzelnen Finnen angeordnet sind. Diese „Gräben zwischen den Finnen” sind longitudinale Gräben entlang der Finnen. Alle Gates 64, 56 1, 56 2, 56 3, 56 n, sind durch ein Dielektrikum 66 und 59 elektrisch voneinander isoliert.
  • 18 veranschaulicht ein weiteres Ausführungsbeispiel zum Realisieren eines zweiten Schaltelements 3 mit mehreren Transistorzellen. Bei diesem Ausführungsbeispiel sind mehrere Transistorzellen des zweiten Schaltelements 3 in einer Halbleiterfinne ausgebildet. In der Längsrichtung der Halbleiterfinne 52 sind Source- und Draingebiete 53, 54 abwechselnd angeordnet, wobei ein Sourcegebiet 53 und ein benachbartes Draingebiet 54 durch einen (U-förmigen) Graben, der die Gateelektrode 56 aufnimmt, voneinander getrennt sind. Die Sourcegebiete 53 sind an den ersten Lastanschluss 22 angeschlossen und die Draingebiete 54 sind an den zweiten Lastanschluss 23 angeschlossen, so dass die einzelnen Transistorzellen parallel geschaltet sind. Die Gateelektrode 56 ist den einzelnen Transistorzellen gemeinsam und erstreckt sich entlang der Seitenwände der Halbleiterfinne 52 in der Längsrichtung. Jedes Sourcegebiet 53 und jedes Draingebiet 54 (außer den Source- und Draingebieten an den longitudinalen Enden der Halbleiterfinne 52) ist zwei benachbarten Transistorzellen gemeinsam.
  • Das anhand von 18 erläuterte Konzept, mehrere Transistorzellen in einer Halbleiterfinne vorzusehen, ist selbstverständlich auch auf die Realisierung des ersten Schaltelements 2 anwendbar.
  • Bezugnehmend auf die 19a bis 19C kann ein zweites Schaltelement 3 mehrere Halbleiterfinnen 52 IV, 52 V, 52 VI, 52 VII aufweisen, wobei jede Halbleiterfinne 52 IV–52 VII mehrere Transistorzellen aufweist (eine dieser Zellen ist in 19 durch einen strichpunktierten Rahmen hervorgehoben). 19A zeigt eine Draufsicht auf ein zweites Schaltelement 3, 19B zeigt eine vertikale Querschnittsansicht in einer Schnittebene F-F, die durch Sourcegebiete in verschiedenen Finnen schneidet, und 19C zeigt eine vertikale Querschnittsansicht in einer Schnittebene G-G, die durch die Gräben mit den Gateelektroden 56 in verschiedenen Finnen schneidet. Bezugnehmend auf 19A sind die Sourcegebiete der einzelnen Transistorzellen an den ersten Lastanschluss 22 angeschlossen und die Draingebiete der einzelnen Transistorzellen sind an den zweiten Lastanschluss 23 angeschlossen, so dass die einzelnen Transistorzellen parallel geschaltet sind. Diese Verbindungen sind in 19A nur schematisch dargestellt.
  • Das anhand der 19A bis 19C erläuterte Konzept, mehrere Halbleiterfinnen vorzusehen, wobei jede Halbleiterfinne mehrere Transistorzellen aufweist, ist selbstverständlich auch anwendbar auf die Realisierung des ersten Schaltelements 2.
  • Obwohl in 19A nur 20 Transistorzellen dargestellt sind, nämlich fünf Zellen in jeder der vier Halbleiterfinnen 52 IV–52 VII, kann ein zweites Schaltelement 3 oder das erste Schaltelement 2 bis zu einige Tausend oder sogar bis zu einige Zehn- oder einige Hundertmillionen Transistorzellen, die parallel geschaltet sind, aufweisen. Die einzelnen Transistorzellen bilden eine Matrix mit Transistorzellen, die parallel geschaltet sind. Ein Bauelement (erstes Schaltelement 2 oder zweites Schaltelement 3), das mehrere Transistorzellen aufweist, die in einer Matrix angeordnet sind, wird nachfolgend als Matrixbauelement bezeichnet.
  • 20 veranschaulicht wie zweite Schaltelemente, die als Matrixbauelemente realisiert sind, in Reihe geschaltet werden können. Zu Veranschaulichungszwecken sind in 20 nur zwei zweite Schaltelement 3 i, 3 i+1 dargestellt. Zum Schalten dieser zwei Bauelemente in Reihe sind die Sourcegebiete des zweiten Schaltelements 3 i+1 an die Draingebiete des Schaltelements 3 i angeschlossen. Die Sourcegebiete des zweiten Schaltelements 3 i sind an die Draingebiete des zweiten Schaltelements 3 i-1 (nicht dargestellt) angeschlossen und die Draingebiete des zweiten Schaltelements 3 i+1 sind an die Sourcegebiete des zweiten Schaltelements 3 i+2 (nicht dargestellt) angeschlossen.

Claims (23)

  1. Integrierte Schaltung, die aufweist: einen Halbleiterkörper mit einer ersten Halbleiterschicht (100) und einer zweiten Halbleiterschicht (200), die in einer vertikalen Richtung des Halbleiterkörpers benachbart zu der ersten Halbleiterschicht (100) angeordnet ist; ein Schaltbauelement (1) mit einem Steueranschluss (11) und einer Laststrecke zwischen einem ersten Lastanschluss (12) und einem zweiten Lastanschluss (13); ein Gleichrichterelement (40), das parallel zu wenigstens einem Abschnitt der Laststrecke geschaltet ist; und wobei das Schaltbauelement (1) in der ersten Halbleiterschicht (100) und das Gleichrichterelement (40) in der zweiten Halbleiterschicht (200) integriert sind.
  2. Integrierte Schaltung nach Anspruch 1, wobei die zweite Halbleiterschicht (200) aufweist: eine erste Teilschicht (210) eines ersten Dotierungstyps; eine zweite Teilschicht (230) eines zweiten Dotierungstyps komplementär zu dem ersten Dotierungstyp; und wobei die erste Teilschicht (210) elektrisch an den ersten Lastanschluss (12) gekoppelt ist und die zweite Teilschicht (230) elektrisch an den zweiten Lastanschluss (13) gekoppelt ist.
  3. Integrierte Schaltung nach Anspruch 2, wobei die zweite Halbleiterschicht (200) weiterhin aufweist: eine dritte Teilschicht (220), die zwischen der ersten Teilschicht (210) und der zweiten Teilschicht (230) angeordnet ist und die eine niedrigere Dotierungskonzentration als die erste Teilschicht (210) und die zweite Teilschicht (230) aufweist oder die intrinsisch ist.
  4. Integrierte Schaltung nach einem der vorangehenden Ansprüche, wobei die erste Halbleiterschicht (100) vom ersten Dotierungstyp ist.
  5. Integrierte Schaltung nach einem der vorangehenden Ansprüche, wobei die zweite Halbleiterschicht (200) an die erste Halbleiterschicht (100) angrenzt.
  6. Integrierte Schaltung nach einem der Ansprüche 2 bis 5, wobei die zweite Teilschicht (230) an die erste Halbleiterschicht (100) angrenzt.
  7. Integrierte Schaltung nach einem der Ansprüche 2 bis 5, wobei die erste Teilschicht (210) an die erste Halbleiterschicht (100) angrenzt.
  8. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, die weiterhin eine Isolationsschicht (300) aufweist, die zwischen der ersten Halbleiterschicht (100) und der zweiten Halbleiterschicht (200) angeordnet ist.
  9. Integrierte Schaltung nach einem der Ansprüche 2 bis 8, die weiterhin aufweist: einen ersten Konnektor (45), der sich vertikal durch die erste Halbleiterschicht (100) zu der zweiten Teilschicht (230) in der zweiten Halbleiterschicht (200) erstreckt und der an den zweiten Lastanschluss (13) angeschlossen ist.
  10. Integrierte Schaltung nach Anspruch 9, wobei der erste Konnektor (45) aufweist: ein dotiertes Halbleitergebiet eines ersten Dotierungstyps komplementär zu einem Dotierungstyp der ersten Halbleiterschicht (100).
  11. Integrierte Schaltung nach Anspruch 9, wobei der erste Konnektor (45) aufweist: ein elektrisch leitendes Gebiet (45 1); und ein Isolationsgebiet (45 2), das das elektrisch leitende Gebiet (45 1) von der ersten Halbleiterschicht (100) isoliert.
  12. Integrierte Schaltung nach einem der Ansprüche 2 bis 8, die weiterhin aufweist: einen Graben, der sich durch die erste Halbleiterschicht (100) zu der zweiten Teilschicht (230) in der zweiten Halbleiterschicht (200) erstreckt; und einen ersten Konnektor, der an die zweite Teilschicht (230) angeschlossen ist und der an den zweiten Lastanschluss (13) angeschlossen ist.
  13. Integrierte Schaltung nach einem der Ansprüche 2 bis 12, die weiterhin aufweist: einen zweiten Konnektor (47), der sich vertikal durch die erste Halbleiterschicht (100) zu der ersten Teilschicht (210) in der zweiten Halbleiterschicht (200) erstreckt und der an den ersten Lastanschluss (12) angeschlossen ist.
  14. Integrierte Schaltung nach Anspruch 13, wobei der zweite Konnektor (47) aufweist: ein dotiertes Halbleitergebiet des Dotierungstyps der ersten Halbleiterschicht (100).
  15. Integrierte Schaltung nach Anspruch 13, wobei der zweite Konnektor aufweist: ein elektrisch leitendes Gebiet (47 1); ein Isolationsgebiet (47 2), das elektrisch leitende Gebiet (47 1) von der ersten Halbleiterschicht (100) isoliert.
  16. Integrierte Schaltung nach einem der vorangehenden Ansprüche, bei der das Schaltbauelement (1) weiterhin aufweist: ein erstes Schaltelement (2) mit einer Laststrecke, die zwischen den ersten Lastanschluss (12) und den zweiten Lastanschluss (13) des Schaltbauelements (1) gekoppelt ist, und mit einem Steueranschluss (21), der an den Steueranschluss (11) des Schaltbauelements (1) gekoppelt ist.
  17. Integrierte Schaltung nach Anspruch 16, bei der das Schaltbauelement (1) weiterhin aufweist: mehrere zweite Schaltelemente (3 1–3 n), die jeweils eine Laststrecke zwischen einem ersten Lastanschluss (32 1–32 n) und einem zweiten Lastanschluss (33 1–33 n) und einen Steueranschluss (31 1–31 n) aufweisen; wobei die Laststrecken der mehreren zweiten Schaltelemente (3 1–3 n) in Reihe geschaltet sind und in Reihe zu der Laststrecke des ersten Schaltelements (2) geschaltet sind; wobei der Steueranschluss jedes der zweiten Schaltelemente (3 1–3 n) an den Lastanschluss eines anderen zweiten Schaltelements oder an einen der Lastanschlüsse des ersten Schaltelements (2) angeschlossen ist.
  18. Integrierte Schaltung nach Anspruch 16 oder 17, bei der das erste Schaltelement (2) ein Anreicherungs-MOSFET ist.
  19. Integrierte Schaltung nach Anspruch 18, bei der die zweiten Schaltelemente Verarmungs-MOSFETs sind.
  20. Integrierte Schaltung nach Anspruch 18 oder 19, bei der der Anreicherungs-MOSFET ein FINFET ist.
  21. Integrierte Schaltung nach einem der Ansprüche 18 bis 20, bei der der Anreicherungs-MOSFET mehrere parallel geschaltete Transistorzellen aufweist.
  22. Integrierte Schaltung nach einem der Ansprüche 19 bis 21, bei der jeder Verarmungs-MOSFET ein FINFET ist.
  23. Integrierte Schaltung nach Anspruch 22, bei der jeder Verarmungs-MOSFET mehrere parallel geschaltete Transistorzellen aufweist.
DE102013206057A 2012-04-06 2013-04-05 Integriertes schaltbauelement mit parallelem gleichrichterelement Withdrawn DE102013206057A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/441,038 2012-04-06
US13/441,038 US20130264654A1 (en) 2012-04-06 2012-04-06 Integrated Switching Device with Parallel Rectifier Element

Publications (1)

Publication Number Publication Date
DE102013206057A1 true DE102013206057A1 (de) 2013-10-10

Family

ID=49210138

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013206057A Withdrawn DE102013206057A1 (de) 2012-04-06 2013-04-05 Integriertes schaltbauelement mit parallelem gleichrichterelement

Country Status (3)

Country Link
US (1) US20130264654A1 (de)
CN (1) CN103367358B (de)
DE (1) DE102013206057A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116099B3 (de) * 2015-09-23 2017-03-23 Infineon Technologies Austria Ag Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur
DE102016106578A1 (de) * 2016-04-11 2017-10-12 Infineon Technologies Austria Ag Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren
DE102018113146A1 (de) * 2018-06-01 2019-12-05 Infineon Technologies Ag Gleichrichtereinrichtung und Halbleitereinrichtung
DE102018113145A1 (de) * 2018-06-01 2019-12-05 Infineon Technologies Ag Gleichrichtereinrichtung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569842B2 (en) * 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8455948B2 (en) * 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
JP6113542B2 (ja) * 2013-03-21 2017-04-12 株式会社東芝 半導体装置
US9659929B2 (en) * 2014-10-31 2017-05-23 Infineon Technologies Dresden Gmbh Semiconductor device with enhancement and depletion FinFET cells
US9570438B1 (en) * 2015-08-04 2017-02-14 Infineon Technologies Austria Ag Avalanche-rugged quasi-vertical HEMT
TWI781134B (zh) * 2017-01-25 2022-10-21 日商精工愛普生股份有限公司 電路裝置、電子機器及束線器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1043775B1 (de) * 1999-04-06 2006-06-14 STMicroelectronics S.r.l. Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
CA2567156A1 (en) * 2004-05-17 2006-07-20 Cambrios Technology Corp. Biofabrication of transistors including field effect transistors
JP4675585B2 (ja) * 2004-06-22 2011-04-27 シャープ株式会社 電界効果トランジスタ
DE102005003245B4 (de) * 2005-01-24 2008-05-29 Infineon Technologies Ag Ansteuerschaltung für ein Zündelement eines Insassenschutzsystems
US8098499B2 (en) * 2008-04-30 2012-01-17 Infineon Technologies Ag Circuit arrangement having two semiconductor switching elements and one freewheeling element
JP5217849B2 (ja) * 2008-09-29 2013-06-19 サンケン電気株式会社 電気回路のスイッチング装置
US10566462B2 (en) * 2009-07-30 2020-02-18 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
US8330633B2 (en) * 2011-04-28 2012-12-11 Linear Technology Corporation Current steering circuit with feedback

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116099B3 (de) * 2015-09-23 2017-03-23 Infineon Technologies Austria Ag Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur
DE102016106578A1 (de) * 2016-04-11 2017-10-12 Infineon Technologies Austria Ag Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren
DE102016106578B4 (de) 2016-04-11 2021-11-04 Infineon Technologies Austria Ag Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren
DE102018113146A1 (de) * 2018-06-01 2019-12-05 Infineon Technologies Ag Gleichrichtereinrichtung und Halbleitereinrichtung
DE102018113145A1 (de) * 2018-06-01 2019-12-05 Infineon Technologies Ag Gleichrichtereinrichtung
US10547250B2 (en) 2018-06-01 2020-01-28 Infineon Technologies Ag Rectifier device
DE102018113146B4 (de) * 2018-06-01 2020-02-06 Infineon Technologies Ag Gleichrichtereinrichtung und Halbleitereinrichtung
US10666158B2 (en) 2018-06-01 2020-05-26 Infineon Technologies Ag Rectifier device
DE102018113145B4 (de) 2018-06-01 2020-06-04 Infineon Technologies Ag Gleichrichtereinrichtung

Also Published As

Publication number Publication date
CN103367358A (zh) 2013-10-23
US20130264654A1 (en) 2013-10-10
CN103367358B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE102013213447B4 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102013107379B4 (de) Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE102013204252B4 (de) Halbleiterbauelement
DE102014116091B4 (de) Halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
AT505582A2 (de) Leistungsvorrichtung mit verbessertem randabschluss
DE102015116611B4 (de) Transistorbauelement
DE102015103017A1 (de) Gruppe III-nitrid-basierter Transistor vom Anreichungstyp
DE102014114836B4 (de) Halbleitervorrichtung
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102014119395B4 (de) Transistorbauelement mit Feldelektrode
DE102011056937A1 (de) Die-Gehäuse
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102014109859A1 (de) Halbleitervorrichtung mit einer Feldelektrode
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE112019000291T5 (de) Halbleiterbauteil und Leistungsmodul
DE102016113393A1 (de) Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
DE102015108091A1 (de) Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee