DE102012213172B4

DE102012213172B4 - Optisch getakteter Digital/Analog-Wandler und DDS-Einheit mit solchem Wandler

Info

Publication number: DE102012213172B4
Application number: DE102012213172.8A
Authority: DE
Inventors: Gerhard Kahmen
Original assignee: Rohde and Schwarz GmbH and Co KG
Current assignee: Rohde and Schwarz GmbH and Co KG
Priority date: 2012-04-30
Filing date: 2012-07-26
Publication date: 2018-01-04
Anticipated expiration: 2032-07-27
Also published as: CN104285376B; US9362934B2; CN104285376A; US20150123713A1; DE102012213172A1; WO2013164232A1

Abstract

Digital/Analog-Wandler (30) mit einer ersten Rückkehr-nach-Null-Stufe (311), die mit einer ersten Stromschiene (321) verbunden ist, wobei die erste Stromschiene (321) mit je einem ersten Ausgang von mehreren Differenzstufen (351, 352, 35n) verbunden ist, wobei die erste Rückkehr-nach-Null-Stufe (311) einen ein Taktsignal (Clk) empfangenden ersten Takteingang und einen ein invertiertes Taktsignal ( Clk ) empfangenden zweiten Takteingang aufweist, die direkt oder indirekt mit einer ersten Fotodiode (20) verbunden sind, wobei die erste Fotodiode (20) von einer gepulsten Lichtquelle (5) gespeist wird, wobei die erste Rückkehr-nach-Null-Stufe (311) einen ersten und zweiten Transistor (341, 342) enthält, und wobei der erste Takteingang mit dem ersten Transistor (341) und der zweite Takteingang mit dem zweiten Transistor (342) verbunden ist.

Description

Die Erfindung betrifft einen Digital/Analog-Wandler, der einen sehr hohen Dynamikbereich aufweist und eine Einheit zur direkten digitalen Synthese (DDS) mit einem solchem Digital/Analog-Wandler.
In Kommunikationssystemen besteht das Bedürfnis sehr breitbandige Signale mit hohem Dynamikbereich erzeugen zu können. Hierzu werden Hochgeschwindigkeits-Digital/Analog-Wandler in der Regel mit einer Rückkehr-nach-Null-Stufe (engl. return to zero (RTZ)) ausgestattet, die die Effekte von Einschwingvorgängen auf das Ausgangssignal minimieren. Um einen Digital/Analog-Wandler zu schaffen, der ein gutes Signal-zu-Rausch-, bzw. Verzerrungsverhältnis (engl. signal to noise and distortion ratio (SNDR)) aufweist, ist ein geringes Phasenrauschen an diesen Rückkehr-nach-Null-Stufen notwendig. Für einen optimalen Betrieb ist dabei ein möglichst geringer Rest-Jitter in der Größenordnung von z. B. wenigen Femtosekunden anzustreben, was nur mit schmalbandigen Oszillatoren höchster Güte erreicht werden kann und einen hohen Aufwand erfordert.
Aus der US 2011/0043399 A1 ist ein Digital/Analog-Wandler bekannt, der eine Rückkehr-nach-Null-Stufe aufweist, die zwei Differenzstufen beinhaltet.
Nachteilig an der US 2011/0043399 A1 ist, dass der Digital/Analog-Wandler eine aufwändige Taktverteilung, inklusive zeitlicher Taktverschiebung (engl. deskewing) verwendet. Innerhalb dieser Taktverteilungssysteme werden zahlreiche Zwischenverstärker und Phasenschieber verwendet, um den Takt zu verteilen und die erforderliche Treiberfähigkeit zu erreichen. Dabei sind technologisch bedingte Laufzeitschwankungen auszugleichen. Jede dieser Komponenten fügt zusätzlichen Jitter ein, was die Genauigkeit des getakteten Systems, also des Digital/Analog-Wandlers, gerade bei hohen Abtastraten verschlechtert.
Die US 6 202 165 B1 offenbart ein Halbleitersubstrat mit integrierten Fotodioden und weiteren MOS-Schaltungsstrukturen, das von einem gepulsten Laser-Licht angestrahlt wird.
Der Digital/Analog-Wandler in der US 7,042,379 B2 enthält für jeden Ausgang einer Differenzstufe jeweils eine Rückkehr-nach-Null-Stufe. Somit geht aus dieser Druckschrift keine Rückkehr-nach-Null-Stufe hervor, die über eine Stromschiene mit je einem Ausgang von mehreren Differenzstufen verbunden ist. Außerdem wird in dieser Druckschrift einer der beiden Transistoren der Rückkehr-nach-Null-Stufe von einer Bias-Spannung und einer der Transstoren der Rückkehr-nach-Null-Stufe vom Taktsignal der Kontrollschaltung angesteuert.
Die US 7,576,675 B1 offenbart ebenfalls einen Digital/Analog-Wandler mit einer Differenzstufe, deren Ausgänge mit einer Rückkehr-nach-Null-Stufe verbunden sind. Somit geht auch aus dieser Druckschrift keine erste Rückkehr-nach-Null-Stufe hervor, die über eine Stromschiene mit je einem Ausgang von mehreren Differenzstufen verbunden ist.
Die US 2008/0 080 809 A1 offenbart einen optoelektronischen Flip-Flop mit einem Halbleitersubstrat, das von einer Lichtquelle außerhalb des Halbleitersubstrats angesteuert wird. Ein Digital/Analog-Wandler geht aus dieser Druckschrift nicht hervor.
Es ist daher die Aufgabe der Erfindung einen Digital/Analog-Wandler und eine entsprechende Einheit zur direkten digitalen Synthese zu schaffen, die ein sehr geringes Phasenrauschen aufweisen, wodurch auch in Hochgeschwindigkeitsanwendungen ein hoher Dynamikbereich erreicht werden kann.
Die Aufgabe wird bezüglich des Digital/Analog-Wandlers durch die Merkmale des Anspruchs 1 und bezüglich der Einheit zur direkten digitalen Synthese durch die Merkmale des Anspruchs 14 gelöst. In den jeweiligen Unteransprüchen sind vorteilhafte Weiterbildungen angegeben.
Der erfindungsgemäße Digital/Analog-Wandler weist eine erste Rückkehr-nach-Null-Stufe auf, die mit einer ersten Stromschiene verbunden ist, wobei die erste Stromschiene mit je einem ersten Ausgang von mehreren Differenzstufen verbunden ist. Weiterhin weist die erste Rückkehr-nach-Null-Stufe zumindest einen Takteingang auf, der mit einer ersten Fotodiode verbunden ist, wobei die erste Fotodiode von einer gepulsten Lichtquelle gespeist wird.
Besonders vorteilhaft ist, dass die finale Stufe innerhalb des Hochgeschwindigkeits-Digital/Analog-Wandlers, die sogenannte Rückkehr-nach-Null-Stufe ein Taktsignal empfängt, welches von einer Fotodiode erzeugt wird, die ein gepulste Lichtsignal in ein elektrisches Taktsignal umwandelt, weil sich gepulste Lichtsignale erzeugen lassen, die einen um ein bis zwei Größenordnungen geringeren Jitter gegenüber den besten rein elektronisch realisierten Lösungen aufweisen. Dadurch, dass die finale Stufe, also die Rückkehr-nach-Null-Stufe, ein Taktsignal von einer gepulsten Lichtquelle empfängt, kann ein vorhandener Jitter auf den zugeführten Datensignalen wirkungsvoll unterdrückt werden. Das zugeführte Datensignal wird folglich auf den hochgenauen optischen Takt synchronisiert.
Ein weiterer Vorteil bei dem erfindungsgemäßen Digital/Analog-Wandler besteht, wenn eine zweite Rückkehr-nach-Null-Stufe vorhanden ist, die mit einer zweiten Stromschiene verbunden ist, wobei die zweite Stromschiene mit je einem zweiten Ausgang der mehreren Differenzstufen verbunden ist und wobei die zweite Rückkehr-nach-Null-Stufe zumindest einen Takteingang aufweist, der mit der ersten Fotodiode verbunden ist. Besonders vorteilhaft ist dabei, dass der erfindungsgemäße Digital/Analog-Wandler einen differenziellen Betrieb erlaubt und dass aufgrund der Tatsache, dass beide Rückkehr-nach-Null-Stufen das gleiche Taktsignal empfangen, diese zueinander synchronisiert sind.
Ein weiterer Vorteil bei dem erfindungsgemäßen Digital/Analog-Wandler besteht, wenn jede der mehreren Differenzstufen zumindest einen Dateneingang aufweist, wobei jeder Dateneingang mit einem Datenausgang je eines optisch getakteten Flipflops verbunden ist und/oder wenn jedes der optisch getakteten Flipflops einen Dateneingang aufweist, der mit einem digitalen Logikteil verbunden ist. Der Einsatz eines optisch getakteten Flipflops erlaubt, dass das Phasenrauschen, also der Jitter, auf einem Datensignal, welches einer Differenzstufe zugeführt wird, wirkungsvoll unterdrückt wird, bzw. dass das Phasenrauschen nur von dem Jitter des hochgenauen optischen Takts bestimmt wird. Besonders vorteilhaft ist, dass ein solches optisch getaktetes Flipflop ebenfalls eine sehr gute Jitter-Leistung aufweist. Phasenrauschen, das durch eine komplexe Taktverteilung und Taktverzögerung innerhalb des digitalen Logikteils entsteht, kann wirkungsvoll mittels eines optisch getakteten Flipflops für jeden Dateneingang unterdrückt werden.
Zusätzlich besteht bei dem erfindungsgemäßen Digital/Analog-Wandler ein Vorteil, wenn der Takteingang von jedem optisch getakteten Flipflop von der gepulsten Lichtquelle gespeist wird, wodurch das Phasenrauschen am Dateneingang auf das Phasenrauschen der gepulsten Lichtquelle (5) reduziert wird. Wie bereits erläutert, hat eine gepulste Lichtquelle eine hervorragende Jitter-Leistung, wodurch das digitale Datensignal am Ausgang des digitalen Logikteils vom Phasenrauschen befreit werden kann.
Außerdem besteht bei dem erfindungsgemäßen Digital/Analog-Wandler ein Vorteil, wenn die mehreren Differenzstufen über ihren ersten Ausgang die erste Stromschiene und über ihren zweiten Ausgang die zweite Stromschiene speisen und/oder wenn der Digital/Analog-Wandler derart ausgebildet ist, dass seine erste und/oder seine zweite Rückkehr-nach-Null-Stufe den Strom auf der ersten und/oder zweiten Stromschiene an einen ersten und/oder zweiten Ausgang durchschaltet, sobald der Einschwingvorgang des Stroms auf der ersten und/oder zweiten Stromschiene beendet ist und/oder unter einen vorgegebenen Schwellwert gefallen ist. Besonders vorteilhaft ist dabei, dass der Digital/Analog-Wandler derart ausgebildet ist, dass der Strom auf der ersten Stromschiene oder zweiten Stromschiene erst dann nach außen durchgeschaltet wird, sobald der Einschwingvorgang beendet und der Stromrippel unter einen Schwellwert gefallen ist. Dies wird dadurch erreicht, dass z. B. über Verzögerungsglieder das Taktsignal für die mehreren Differenzstufen oder die erste und/oder zweite Rückkehr-nach-Null-Stufe derart verzögert wird, dass die erste und/oder zweite Rückkehr-nach-Null-Stufe die erste und/oder zweite Stromschiene erst dann mit dem Ausgang des Digital/Analog-Wandlers verbindet, wenn der Schaltvorgang der mehreren Differenzstufen schon beendet ist. Dadurch ist sichergestellt, dass das Stromrippel auf der ersten Stromschiene und/oder zweiten Stromschiene nicht an den Ausgang übertragen wird.
Zusätzlich besteht bei dem erfindungsgemäßen Digital/Analog-Wandler ein Vorteil, wenn dessen Komponenten, wie zumindest ein Teil eines optischen Wellenleiters, über den die erste Fotodiode und/oder die weitere Fotodiode und/oder der Taktgenerator und/oder die optisch getakteten Flipflops mit dem gepulsten Lichtsignal gespeist werden, zusammen in einem Halbleiterchip, insbesondere in einem ASICs (engl. application-specific integrated circuit; dt. Anwendungsspezifische integrierte Schaltung) integriert sind. Dies erlaubt, dass die erste Fotodiode und/oder die weitere Fotodiode und/oder die optisch getakteten Flipflops möglichst nahe an die zu schaltenden Bauelemente angebracht werden können, wodurch das Phasenrauschen weiter abnimmt. Eine solche monolithische Integration senkt außerdem die Herstellungskosten und reduziert die Komplexität in der Fertigung.
Weiterhin besteht ein Vorteil, wenn es sich bei der gepulste Lichtquelle um einen modengekoppelten Laser (engl. mode-locked laser) handelt, weil modengekoppelte Laser periodische Lichtimpulse im ps-Bereich mit Repetitionsraten im GHz-Bereich erzeugen können und ein viel geringeres Phasenrauschen aufweisen, als herkömmliche Oszillatoren.
Schließlich ist es besonders vorteilhaft, wenn eine Einheit zur direkten digitalen Synthese (engl. direct digital synthesis (DDS)) einen solchen erfindungsgemäßen Digital/Analog-Wandler aufweist, wobei die Einheit zur direkten digitalen Synthese weiterhin ein Phasenregister und eine Umsetzungstabelle umfasst, wobei ein Ausgang des Phasenregisters auf eine Additionseinheit am Eingang des Phasenregisters rückgekoppelt ist und wobei der Ausgang des Phasenregisters mit der Umsetzungstabelle verbunden ist und wobei die Umsetzungstabelle mit dem Digital/Analog-Wandler verbunden ist. Eine solche Einheit zur direkten digitalen Synthese weist einen deutlich höheren Dynamikbereich auf, wenn der erfindungsgemäße Digital/Analog-Wandler eingesetzt ist, wodurch sich diese für den Einsatz in Präzisionsschaltungen eignet.
Verschiedene Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung beispielhaft beschrieben. Gleiche Gegenstände weisen dieselben Bezugszeichen auf. Die entsprechenden Figuren der Zeichnung zeigen im Einzelnen:
1 ein Übersichtsschaltbild eines optisch getakteten Flipflops zur Synchronisation zusammen mit einem weiteren digitalen Schaltungsteil;
2A einen beispielhaften Aufbau eines optisch getakteten Flipflops;
2B einen beispielhaften Aufbau eines optischen Taktgenerators der das optisch getaktete Flipflop aufweist;
3A einen beispielhaften Aufbau eines erfindungsgemäßen Digital/Analog-Wandlers mit einem besonders hohen Dynamikbereich, der durch die optische Taktung der Rückkehr-nach-Null-Stufe optisch erreicht wird;
3B einen weiteren beispielhaften Aufbau eines erfindungsgemäßen Digital/Analog-Wandlers mit einem besonders hohen Dynamikbereich, der durch die optische Taktung der Rückkehr-nach-Null-Stufe optisch erreicht wird;
4 ein von dem erfindungsgemäßen Digital/Analog-Wandler erzeugtes Stromsignal, von dem nur ein bestimmter Anteil ausgegeben wird;
5 eine Einheit zur direkten digitalen Synthese, die den erfindungsgemäßen Digital/Analog-Wandler beinhaltet; und
6 ein Übersichtsschaltbild einer monolithischen Integration eines optisch getakteten Flipflops zur Synchronisation zusammen mit einer digitalen Teilereinheit auf einem Halbleiterchip, insbesondere in einem ASICs.
1 zeigt ein Übersichtsschaltbild eines optisch getakteten Flipflops 1 zusammen mit einem weiteren digitalen Logikteil 2 auf einen Halbleiterchip 3, insbesondere in einem ASIC 3 (engl. application-specific integrated circuit; dt. anwendungsspezifische integrierte Schaltung). Wie bereits erläutert, bestimmt die Qualität des Taktsignals maßgeblich die Güte von getakteten Systemen. Beispielsweise wirkt sich die Qualität des Taktsignals direkt auf die Größe der ”Augenöffnung” von digitalen Signalen und damit auf die Übertragungssicherheit, bzw. auf die Geschwindigkeit bei der digitalen Signalübertragung aus. Je größer die Augenöffnung ist, desto höher kann die Datenrate gewählt werden, die synchron übertragen werden kann. Um die Qualität des Ausgangssignals der digitalen Schaltung zu verbessern, wird z. B. ein finales Nachsychronisations-Flipflop eingesetzt. Für den Fall, dass das dem Nachsynchronisations-Flipflop zugeführte Datenwort ebenfalls mit einem Phasenrauschen behaftet ist, erhöht sich die Augenöffnung des digitalen Ausgangssignals entsprechend dem jitterarmen Takt. Aus diesem Grund wird in 1 ein optisch getaktetes Flipflop 1 als Nachsynchronisations-Flipflop eingesetzt.
1 zeigt außerdem eine gepulste Lichtquelle 5, die z. B. durch einen modengekoppelten Laser 5 gebildet ist. Der modengekoppelte Laser 5 erzeugt ein optisches Taktsignal mit extrem geringen Jitter, was in dem Ausführungsbeispiel zu einer signifikanten Phasenrauschverbesserung des Ausgangssignals führt. Dabei wird das optische Taktsignal, welches der modengekoppelte Laser 5 erzeugt, dem optisch getakteten Flipflop 1 zugeführt.
Der digitale Logikteil 2 wird mit einem Takt betrieben, der von dem modengekoppelten Laser 5 erzeugt wird. Das optische Taktsignal wird dabei von einer Fotodiode 20 in ein elektrisches Taktsignal umgesetzt. Die Fotodiode 20 ist dabei bevorzugt in einem hochgenauen Taktgenerator 38 ausgebildet, bei dem es sich ebenfalls um ein optisch getaktetes Flipflop 1 handeln kann, wie später noch erläutert wird. Der Wortlaut hochgenau ist darauf zurückzuführen, dass das Phasenrauschen des Taktgenerators 38 gerade so hoch und nur minimal höher ist, wie das Phasenrauschen des modengekoppelten Lasers 5. Der Ausgang des hochgenauen Taktgenerators 38 kann mit einem Pulsextender 33 verbunden sein, der dafür sorgt, dass das elektrische Taktsignal am Ausgang des hochgenauen Taktgenerators 38 ein Tastverhältnis (engl. duty cycle) von bevorzugt 50% aufweist. Das elektrische Taktsignal am Ausgang des Pulsextenders 33 wird dem digitalen Logikteil 2 zugeführt. Dieses Taktsignal wird dann innerhalb des digitalen Logikteils 2 über einen Taktbaum an die einzelnen Systeme verteilt. Dabei können zusätzliche Verzögerungsglieder und Verstärker eingesetzt werden. Dies und die Tatsache, dass der digitale Logikteil 2 eine möglichst geringe Stromaufnahme haben soll, was wiederum zu einer niedrigen Slew-Rate (dt. Anstiegsrate) der einzelnen Elemente innerhalb des digitalen Logikteils führt, bedeutet ein erhöhtes Phasenrauschen und eine schlechtere Synchronisation. Dieses Phasenrauschen kann allerdings durch den Einsatz des optisch getakteten Flipflops 1 als Nachsynchronisations-Flipflop am Ausgang des digitalen Schaltungsteils 2 unterdrückt werden. Besonders vorteilhaft ist hier, dass der digitale Logikteil 2 und das optisch getaktete Flipflop 1 zusammen auf einem Halbleiterchip 3, insbesondere einem ASICs 3 integriert sind. Wie im weiteren Verlauf noch erläutert wird, beinhaltet auch das optisch getaktete Flipflop 1 zumindest eine Fotodiode 20, die ein gepulstes Lichtsignal in ein elektrisches Taktsignal umsetzt und damit die Transitoren innerhalb des optisch getakteten Flipflops 1 betreibt. Dabei ist es besonders vorteilhaft, dass auch diese Fotodiode direkt in dem ASICs 3 integriert ist.
Zusätzlich ist beim dargestellten Ausführungsbeispiel ebenfalls zumindest ein Teil des optischen Wellenleiters 6, der das gepulste Lichtsignal führt, direkt in dem ASIC 3 integriert. Dies kann z. B. dadurch realisiert werden, dass der optische Wellenleiter 6 innerhalb des ASIC durch ein in diesem Wellenlängenbereich transparentes Medium, wie z. B. Germanium oder SiO₂ gebildet ist, welches auf dem Wafer gebildet ist. Die anderen digitalen Logikteile 2 können z. B. in SiGe-Technologie oder CMOS-Technologie (engl. complementary metal oxide semiconductor; dt. komplementärer Metall-Oxid-Halbleiter) auf einem anderen Teil des gleichen ASICs gebildet sein. Der modengekoppelte Laser 5 kann dabei mittels eines Lichtwellenleiters 7, z. B. einer Glasfaser, mit dem optischen Wellenleiter 6 verbunden sein.
Dadurch wird das optische Taktsignal, kommend von dem modengekoppelten Laser 5, direkt an die Schaltungsteile geführt, wobei die Umsetzung des optischen Taktsignals in ein jitterarmes elektrisches Taktsignal durch breitbandige integrierte Fotodetektoren, also Fotodioden erfolgt. Diese Fotodioden sind unmittelbar, also so nahe wie möglich, an den kritischen zu taktenden Schaltungsteilen platziert. Damit kann auf einen weiteren elektrischen Taktbaum verzichtet werden, der die Jittereigenschaften des Taktsignals verschlechtern würde.
Durch die Verbesserung des Phasenrauschens kann die Qualität der digitalen Übertragung erhöht werden, wodurch die erzielbare Datenrate ansteigt, bzw. die Bitfehlerrate reduziert wird.
2A zeigt einen beispielhaften Aufbau eines optisch getakteten Flipflops 1. Der Eingang D und der Ausgang Q sind der besseren Übersichtlichkeit halber in 1 nicht gezeigt.
Das optisch getaktete Flipflop 1 weist vier Bipolartransistoren 21, 22, 26 und 27 auf. Die Emitter der Transistoren 21, 22 sind dabei mit der Fotodiode 20 verbunden, welche ihrerseits mit einer negativen Versorgungsspannung, die auch mit Masse verbunden sein kann, verbunden ist. An den Basisanschlüssen der Transistoren 21, 22 sind die Dateneingänge D und D angeschlossen. An ihnen liegt das Datensignal an. Die Kollektoren der Transistoren 21, 22 sind jeweils mittels eines Widerstands 23, 24 mit einer positiven Versorgungsspannung verbunden.
Die Fotodiode 20 ist in dieser Schaltung derart angeschlossen, dass lediglich ein minimaler Leckstrom fließt, solange kein Licht auf die Fotodiode 20 fällt. Sobald Licht auf die Fotodiode 20 fällt, entsteht ein Fotostrom von einer n-dotierten zu einer p-dotierten Region der Fotodiode 20. Die Intensität des Fotostroms ist in guter Näherung proportional zu der Lichtleistung des Laserpulses. Das differentielle Paar von Transistoren 21, 22 wird mit dem Datensignal beaufschlagt.
Ein Auffangregister wird durch ein differentielles Paar von Transistoren 26, 27 gebildet. Die Basisanschlüsse dieses differenziellen Paars sind überkreuzt mit den Kollektoranschlüssen der Transistoren 21, 22 verbunden. D. h. der Basisanschluss des Transistors 26 ist mit dem Kollektoranschluss des Transistors 21 verbunden. Der Basisanschluss des Transistors 27 ist mit dem Kollektoranschluss des Transistors 22 verbunden. Darüber hinaus ist der Kollektoranschluss des Transistors 26 mit dem Kollektoranschluss des Transistors 22 verbunden. Auch ist der Kollektoranschluss des Transistors 27 mit dem Kollektoranschluss des Transistors 21 verbunden. Die Emitteranschlüsse der Transistoren 26, 27 sind über eine Stromquelle 28 mit einer negativen Versorgungsspannung verbunden, welche auch mit Masse verbunden sein kann. Durch die Überkreuzverschaltung wird eine positive Rückkopplung erzeugt und somit der logische Zustand des Auffangregisters aufrechterhalten. Der von einer Stromquelle 28 erzeugte Ruhestrom des Auffangregisters muss dabei deutlich geringer sein als der Fotostrom, welcher von der Fotodiode 20 erzeugt wird. Nur wenn diese Bedingung erfüllt ist, kann der Fotostrom der Fotodiode 20 den Ruhestrom der Stromquelle 28 übertreffen und damit den logischen Zustand des Auffangregisters ändern.
Das hier gezeigte optisch getaktete D-Flipflop 1 kann für eine Vielzahl von Anwendungen eingesetzt werden. Insbesondere bietet es sich für eine Anwendung in einem hochgenauen Taktgenerator 38 an.
2B zeigt einen beispielhaften Aufbau eines solchen hochgenauen Taktgenerators 38, welcher aus dem optisch getakteten Flipflop 1 und einer Rückkoppeleinheit 44 besteht.
Die Rückkoppeleinheit 44 kann dabei aus einem ersten Transistor 45 und einem zweiten Transistor 46, einer Stromquelle 49 und zwei Widerständen 47, 48 bestehen. Der erste Widerstand 47 der Rückkoppeleinheit 44 ist zwischen eine positive Versorgungsspannung und den Kollektor des ersten Transistors 45 der Rückkoppeleinheit 44 als Lastwiderstand geschaltet. Der zweite Widerstand 48 der Rückkoppeleinheit 44 ist zwischen eine positive Versorgungsspannung und den Kollektor des zweiten Transistors 46 der Rückkoppeleinheit 44 als Lastwiderstand geschaltet. Die Emitter des ersten und zweiten Transistors 45, 46 der Rückkoppeleinheit 44 sind jeweils mit der Stromquelle 49 verbunden, welche gegen eine negative Versorgungsspannung, welche auch mit Masse verbunden sein kann, geschaltet ist. Die Basis des ersten Transistors 45 der Rückkoppeleinheit 44 ist mit der Basis des Transistors 27 verbunden. Die Basis des zweiten Transistors 46 der Rückkoppeleinheit 44 ist mit der Basis des Transistors 26 verbunden. Darüber hinaus ist der Kollektor des ersten Transistors 45 der Rückkoppeleinheit 44 mit der Basis des Transistors 21 als Rückkopplung verbunden. Ebenso ist der Kollektor des zweiten Transistors 46 der Rückkoppeleinheit 44 mit der Basis des Transistors 22 verbunden.
In diesem Fall liegt an dem Kollektor des ersten Transistors 45 der Rückkoppeleinheit 44 das Signal Q nicht an, wohingegen an dem Kollektor des zweiten Transistors 46 der Rückkoppeleinheit 44 das Signal Q anliegt. Das Signal Q wird auf den Dateneingang D zurückgekoppelt, wohingegen das Signal Q auf den Dateneingang D zurückgekoppelt wird. Es entsteht somit ein Taktsignal, dessen Taktzustände jeweils 50% des Taktes einnehmen. Die Frequenz des Taktsignals entspricht dabei der halben Pulsfrequenz des modengekoppelten Lasers 5. Der Pulsextender 33 (T-Flipflop) ist daher direkt in dem in dem hochgenauen Taktgenerator 38 integriert und wird nur zur Verdeutlichung nochmals separat in den Zeichnungsfiguren beschrieben.
3A zeigt einen beispielhaften Aufbau eines erfindungsgemäßen Digital/Analog-Wandlers 30 mit einem besonders hohen Dynamikbereich, der durch die optische Taktung der Rückkehr-nach-Null-Stufe 31 ₁, 31 ₂ erreicht wird. Gut zu erkennen sind eine erste Rückkehr-nach-Null-Stufe 31 ₁ und eine zweite Rückkehr-nach-Null-Stufe 31 ₂. Diese beiden Stufen 31 ₁ und 31 ₂ sind bezüglich des Jitters des Systemtakts eine extrem empfindliche Komponente eines Hochgeschwindigkeits-Digital/Analog-Wandlers 30. Der Jitter auf dem Taktsignal, mit welchem die beiden Stufen 31 ₁, 31 ₂ gesteuert werden, wirkt sich daher unmittelbar auf die Signalqualität in Form von einer Einschränkung des Dynamikbereichs aus.
Gut zu erkennen ist ebenfalls, dass die erste Rückkehr-nach-Null-Stufe 31 ₂ mit einer ersten Stromschiene 32 ₁ verbunden ist. Auf der anderen Seite ist die zweite Rückkehr-nach-Null-Stufe 31 ₂ mit einer zweiten Stromschiene 32 ₂ verbunden.
Im Weiteren weist die erste Rückkehr-nach-Null-Stufe 31 ₁ einen Takteingang auf, der direkt oder indirekt mit einer ersten Fotodiode 20 verbunden ist, wobei die erste Fotodiode 20 von einem modengekoppelten Laser 5 gespeist wird. Selbiges gilt auch für die zweite Rückkehr-nach-Null-Stufe 31 ₂, die ebenfalls einen Takteingang aufweist, der direkt oder indirekt mit der ersten Fotodiode 20 verbunden ist. Bei einer direkten Verbindung wird das von der ersten Fotodiode 20 erzeugte elektrische Taktsignal direkt der ersten und/oder zweiten Rückkehr-nach-Null-Stufe 31 ₁, 31 ₂ zugeführt. Bei einer indirekten Verbindung ist der Takteingang der ersten und/oder zweiten Rückkehr-nach-Null-Stufe 31 ₁, 31 ₂ mit dem hochgenauen Taktgenerator 38 oder mit dem optisch getakteten Flipflop 1, 1 ₁, 1 ₂ bis 1 _n verbunden, der in 2 beschrieben wurde, wobei der hochgenaue Taktgenerator 38, bzw. das optisch getaktete Flipflop 1, 1 ₁, 1 ₂ bis in die erste Fotodiode 20 enthält. Das elektrische Ausgangssignal dieser ersten Fotodiode 20 wird innerhalb des hochgenauen Taktgenerators 38 den Transistoren 21 und 22 zugeführt, wie dies in 2 beschrieben worden ist. Es ist ebenfalls möglich, dass zwischen der ersten Fotodiode 20 und/oder dem hochgenauen Taktgenerator 38 und den Takteingängen der ersten und/oder zweiten Rückkehr-nach-Null-Stufe 31 ₁, 31 ₂ noch ein Pulsextender 33 geschaltet ist. Dieser Pulsextender 33 sorgt dafür, dass der Schaltimpuls verbreitert wird. Durch einen Pulsextender 33 kann ein Tastverhältnis (engl. duty cycle) beliebig eingestellt werden. Bei Verwendung des hochgenauen Taktgenerators 38 aus 2 ist ein solcher Pulsextender 33 bereits integriert. Ein Tastverhältnis von 50% wird hier stets erreicht. Ein Tastverhältnis von 50% soll auch bevorzugt eingestellt werden. Die Erzeugung von anderen Tastverhältnissen, insbesondere solche kleiner als 50% kann sich gegebenenfalls positiv auf das Phasenrauschen des elektrischen Taktsignals auswirken.
Die erste Rückkehr-nach-Null-Stufe 31 ₁ besteht aus zumindest einem ersten Transistor 34 ₁ und einem zweiten Transistor 34 ₂, wobei die Emitterausgänge der beiden Transistoren 34 ₁, 34 ₂ miteinander und mit der ersten Stromschiene 32 ₁ verbunden sind. Ein Basisanschluss des ersten Transistors 34 ₁ ist dabei direkt oder indirekt mit der ersten Fotodiode 20 verbunden. An dem Basisanschluss des zweiten Transistors 34 ₂ liegt in dem erfindungsgemäßen Ausführungsbeispiel aus 3A bevorzugt eine konstante Spannung an.
Selbiges gilt auch für die zweite Rückkehr-nach-Null-Stufe 31 ₂, die ebenfalls aus zumindest einem ersten Transistor 34 ₃ und einem zweiten Transistor 34 ₄ besteht. Die Emitterausgänge des ersten Transistors 34 ₃ und des zweiten Transistors 34 ₄ innerhalb der zweiten Rückkehr-nach-Null-Stufe 31 ₂ sind einerseits miteinander und andererseits mit der zweiten Stromschiene 32 ₂ verbunden. Im Weiteren ist ein Basisanschluss des ersten Transistors 34 ₃ direkt oder indirekt mit der ersten Fotodiode 20 verbunden, wohingegen an einem Basisanschluss des zweiten Transistors 34 ₄ eine konstante Spannung anliegt.
Ein Kollektoranschluss des ersten Transistors 34 ₁ der ersten Rückkehr-nach-Null-Stufe 31 ₁ ist mit einem ersten Signalausgang des erfindungsgemäßen Digital/Analog-Wandlers 30 verbunden. Ein Kollektoranschluss des ersten Transistors 34 ₃ der zweiten Rückkehr-nach-Null-Stufe 31 ₂ ist mit einem zweiten Signalausgang des erfindungsgemäßen Digital/Analog-Wandlers 30 verbunden.
Ein Kollektoranschluss des zweiten Transistors 34 ₂ der ersten Rückkehr-nach-Null-Stufe 31 ₁ ist derart mit einem nicht dargestellten Lastwiderstand verbunden, dass ein Signal am Kollektoranschluss des zweiten Transistors 34 ₂ in diesem vollständig versumpft.
Selbiges gilt auch für den Kollektoranschluss des zweiten Transistors 34 ₄ der zweiten Rückkehr-nach-Null-Stufe 31 ₂, der auch möglichst ideal abgeschlossen ist.
Die Spannung, die am Basisanschluss des zweiten Transistors 34 ₂ der ersten Rückkehr-nach-Null-Stufe 31 ₁ angelegt ist, muss derart gewählt sein, dass sie niedriger ist, als die Impulshöhe des Taktsignals (High-Level) und gleichzeitig allerdings höher ist, als die Impulshöhe des ausgeschalteten Taktsignals (Low-Level). Selbiges gilt auch für die Spannung, die an dem Basisanschluss des zweiten Transistors 34 ₄ der zweiten Rückkehr-nach-Null-Stufe 31 ₂ angelegt ist. Diese Spannung muss ebenfalls kleiner sein, als die Impulshöhe des Taktsignals (High-Level) und höher sein, als die Impulshöhe des ausgeschalteten Taktsignals (Low-Level).
Für den Fall, dass der Logikpegel des Taktsignals ”high” ist, gibt die erste Rückkehr-nach-Null-Stufe 31 ₁ den Strom auf der ersten Stromschiene 32 ₁ über den Kollektorausgang des ersten Transistors 34 ₁ am ersten Signalausgang des Digital/Analog-Wandlers 30 aus. Gleichzeitig gibt die zweite Rückkehr-nach-Null-Stufe 31 ₂ den Strom auf der zweiten Stromschiene 32 ₂ am Kollektoranschluss des ersten Transistors 34 ₃ am zweiten Signalausgang des Digital/Analog-Wandlers 30 aus.
Umgekehrt gilt für den Fall, dass der Logikpegel des Taktsignals ”low” ist, dass der Strom auf der ersten Stromschiene 32 ₁ über den zweiten Transistor 34 ₂ in dem dort angeschlossenen Lastwiderstand versumpft. Selbiges gilt auch für den Strom auf der zweiten Stromschiene 32 ₂, der über den zweiten Transistor 34 ₄ der zweiten Rückkehr-nach-Null-Stufe 31 ₂ an dem angeschlossenen Lastwiderstand versumpft. Im Weiteren weist der erfindungsgemäße Digital/Analog-Wandler 30 noch mehrere Differenzstufen 35 ₁, 35 ₂ bis 35 _n auf, mit n ≥ 3 und n ∊
. Dabei weisen die mehreren Differenzstufen 35 ₁, 35 ₂ bis 35 _n einen ersten Ausgang auf, der mit der ersten Stromschiene 32 ₁ verbunden ist, und einen zweiten Ausgang auf, der mit der zweiten Stromschiene 32 ₂ verbunden ist.
Jeder dieser mehreren Differenzstufen 35 ₁, 35 ₂ bis 35 _n weist einen Dateneingang auf, wobei jeder Dateneingang mit dem Datenausgang je eines optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _n verbunden ist. Jedes dieser optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _n kann gemäß dem optisch getakteten Flipflop 1 aus 2 aufgebaut sein.
Jedes der optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _n weist einen Dateneingang auf, der mit dem digitalen Logikteil 2 verbunden ist.
Jedes optisch getaktete Flipflop 1 ₁, 1 ₂ bis 1 _N weist an seinem Takteingang eine Fotodiode 20 auf, wobei die Fotodiode 20 ein gepulstes Lichtsignal, insbesondere ein von einem Laser erzeugtes gepulstes Lichtsignal, in ein elektrisches Taktsignal umwandelt und den Transistoren 21, 22, 26 und 27 innerhalb des optischen getakteten Flipflops 1 ₁, 1 ₂ bis 1 _n zuführt. Wie bereits beschrieben, wird der Takteingang von jedem optisch getakteten Flipflop 1 ₁, 1 ₂ bis 1 _n von dem modengekoppelten Laser 5 gespeist, wodurch das Phasenrauschen am Dateneingang von jedem optisch getakteten Flipflop 1 ₁, 1 ₂ bis 1 _n unterdrückt wird.
Der digitale Logikteil 2 ist ebenfalls direkt oder indirekt mit einer Fotodiode 20 verbunden, die ein gepulstes Lichtsignal von dem modengekoppelten Laser 5 in ein elektrisches Taktsignal umwandelt und den Transistoren innerhalb des digitalen Logikteils 2 zuführt. Bevorzugt wird ebenfalls der in 2 beschriebene hochgenaue Taktgenerator 38 verwendet, der ein elektrisches Taktsignal aus einem gepulsten Lichtsignal erzeugt und den Transistoren innerhalb des digitalen Logikteils 2 zur Verfügung stellt. In diesem Fall ist der digitale Logikteil 2 indirekt mit der Fotodiode 20 verbunden. Es ist ebenfalls möglich, dass nach dem hochgenauen Taktgenerator 38 oder nach der Fotodiode 20 noch ein Pulsextender 33 eingefügt ist, der das Tastverhältnis verändert. Das elektrische Taktsignal am Ausgang des hochgenauen Taktgenerators 38 hat hier allerdings bereits ein Tastverhältnis von 50%.
Der digitale Logikteil 2 weist für jede Differenzstufe 35 ₁, 35 ₂ bis 35 _n einen Datenausgang auf. Es ist ersichtlich, dass der digitale Logikteil 2 einen Taktbaum und eine Vielzahl von Verzögerungsstufen beinhaltet, die alle zusätzlichen Jitter zu dem Taktsignal hinzufügen, so dass die digitalen Ausgangssignale an den einzelnen Ausgängen des digitalen Logikteils 2 nicht synchron zueinander sind. Die Phasenverschiebung der digitalen Ausgangssignale an den Datenausgängen des digitalen Logikteils 2 dürfen zueinander allerdings nur so groß sein, dass eine Synchronisation durch die optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _n weiterhin möglich ist. Insbesondere müssen die Ausgangssignale an den Datenausgängen bevorzugt z. B. weniger als eine halbe Periode des Taktsignals zueinander synchron sein.
Im Weiteren weist jede der mehreren Differenzstufen 35 ₁, 35 ₂ bis 35 _n einen ersten Transistor 36 _{1_1}, 36 _{2_2} bis 36 _{n_1} und einen zweiten Transistor 36 _{1_2}, 36 _{2_2} bis 36 _{n_2} auf. Dabei ist der Emitter des ersten Transistors 36 _{1_1}, 36 _{2_1} bis 36 _{n_1} und der Emitter des zweiten Transistors 36 _{1_2}, 36 _{2_2} bis 36 _{n_2} miteinander und mit je einer Stromquelle 37 ₁, 37 ₂ bis 37 _n verbunden. Im Weiteren ist ein Kollektoranschluss des ersten Transistors 36 _{1_1}, 36 _{2_1} bis 36 _{n_1} jeder der mehreren Differenzstufen 35 ₁, 35 ₂ bis 35 _n mit der ersten Stromschiene 32 ₁ verbunden. Außerdem ist ein Kollektoranschluss des zweiten Transistors 36 _{1_2}, 36 _{2_2} bis 36 _{n_2} jeder der mehreren Differenzstufen 35 ₁, 35 ₂ bis 35 _n mit der zweiten Stromschiene 32 ₂ verbunden.
Der Basisanschluss des ersten Transistors 36 _{1_1} der ersten Differenzstufe 35 ₁ ist mit einem Ausgang des ersten optisch getakteten Flipflops 1 ₁ verbunden. Ebenso verhält es sich für die weiteren Differenzstufen 35 ₂ bis 35 _n. Der Basisanschluss des ersten Transistors 36 _{2_1} der zweiten Differenzstufe 35 ₂ ist mit dem Ausgang des zweiten optisch getakteten Flipflops 1 ₂ verbunden, wohingegen der erste Transistor 36 _{n_1} mit dem Ausgang des optisch getakteten Flipflops 1 _n verbunden ist.
Die Basisanschlüsse der zweiten Transistoren 36 _{1_2}, 36 _{2_2} bis 36 _{n_2} sind in dem Ausführungsbeispiel aus 3A mit einer konstanten Spannungsquelle verbunden. Die Spannung muss derart gewählt sein, dass sie niedriger ist, als der Logikpegel ”high” am Ausgang der optisch getakteten Flipflops 1 ₁, 1 ₂ bis in und gleichzeitig höher ist, als der Logikpegel ”low” am Ausgang der optisch getakteten Flipflops 1 ₁, 1 ₂ bis in.
Für den Fall, dass beispielsweise die Logikpegel am Ausgang aller optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _n ”high” sind, werden sämtliche Stromquellen 37 ₁, 37 ₂ bis 37 _n mit der ersten Stromschiene 32 ₁ verbunden, so dass sich deren Ströme addieren. Für den Fall, dass die Logikpegel sämtlicher optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _N ”low” sind, werden alle Stromquellen 37 ₁, 37 ₂ bis 37 _n mit der zweiten Stromschiene 32 ₂ verbunden, so dass sich die Ströme dort addieren. Für den Fall, dass die Logikpegel der optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _N unterschiedlich sind, werden die Ströme von einigen Stromquellen 37 ₁, 37 ₂ bis 37 _n auf der ersten Stromschiene 32 ₁ und die Ströme von anderen Stromquellen 37 ₁, 37 ₂ bis 37 _n auf der zweiten Stromschiene 32 ₂ addiert.
Ein 8-Bit Digital/Analog-Wandler 30 kann 256 Ausgangszustände einstellen. Bevorzugt weist ein solcher 8-Bit Digital/Analog-Wandler 30 256 Differenzstufen 35 ₁ bis 35 ₂₅₆ auf. Die Stromquellen 37 ₁ bis 37 ₂₅₆ geben jeweils den gleichen Strom aus. Es ist allerdings auch möglich, dass ein 8-Bit Digital/Analog-Wandler 30 nur 8 Differenzstufen 35 ₁ bis 35 ₈ aufweist, wobei die Stromquellen 37 ₁ bis 37 ₈ dann entsprechend gewichtet sein müssen.
Die optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _n müssen allesamt synchron zueinander arbeiten, d. h. sie müssen zur gleichen Zeit das gleiche Taktsignal empfangen. Dadurch ist sichergestellt, dass die Differenzstufen 35 ₁, 35 ₂ bis 35 _n zur gleichen Zeit die Stromquellen 37 ₁, 37 ₂ bis 37 _n entweder mit der ersten Stromschiene 32 ₁ und/oder mit der zweiten Stromschiene 32 ₂ verbinden. Im Weiteren muss sichergestellt sein, dass die erste Rückkehr-nach-Null-Stufe 31 ₁ und die zweite Rückkehr-nach-Null-Stufe 31 ₂ das Stromsignal auf der ersten Stromschiene 32 ₁ und auf der zweiten Stromschiene 32 ₂ dann an ihren Signalausgang durchschalten, sobald der Einschwingvorgang, welcher durch den Schaltvorgang innerhalb Differenzstufen 35 ₁, 35 ₂ bis 35 _n hervorgerufen wurde, vorbei ist. In diesem Fall wird das Stromsignal auf der ersten Stromschiene 32 ₁ und das Stromsignal auf der zweiten Stromschiene 32 ₂, welches noch ein Überschwingen aufweist, in dem entsprechenden Lastwiderstand der ersten Rückkehr-nach-Null-Stufe 31 ₁ und der zweiten Rückkehr-nach-Null-Stufe versumpft.
Sobald der Einschwingvorgang des Stroms auf der ersten und/oder zweiten Stromschiene 31 ₁, 31 ₂ beendet ist oder der Stromrippel unter einem vorgegebenen Schwellwert gefallen ist, verbindet die erste Rückkehr-nach-Null-Stufe 31 ₁ die erste Stromschiene 32 ₁ mit dem ersten Signalausgang des erfindungsgemäßen Digital/Analog-Wandlers 30. Gleichzeitig verbindet die zweite Rückkehr-nach-Null-Stufe 31 ₂ die zweite Stromschiene 32 ₂ mit dem zweiten Signalausgang des erfindungsgemäßen Digital/Analog-Wandlers 30. Beim Entwurf des Digital/Analog-Wandlers 30 kann der Stromrippel des Einschwingvorgangs simuliert werden, so dass ein Zeitpunkt berechnet werden kann, zu dem der Stromrippel kleiner als ein vorgegebener Schwellwert ist, wobei sich der vorgegebene Schwellwert aus der Genauigkeit des erfindungsgemäßen Digital/Analog-Wandlers 30 ergibt und beliebig eingestellt werden. Über Verzögerungsglieder innerhalb des optischen Taktbaums oder des elektrischen Taktbaums kann der Schaltzeitpunkt der ersten Rückkehr-nach-Null-Stufe 31 ₁ und der zweiten Rückkehr-nach-Null-Stufe 31 ₂ bezüglich den Differenzstufen 35 ₁, 35 ₂ bis 35 _n entsprechend eingestellt werden. Derartige Verzögerungsglieder lassen sich beispielsweise durch einen mäanderförmigen Verlauf des optischen Wellenleiters 6 erreichen.
Bevorzugt ist außerdem, dass die erste Rückkehr-nach-Null-Stufe 31 ₁, die zweite Rückkehr-nach-Null-Stufe 31 ₂, die mehreren Differenzstufen 35 ₁, 35 ₂ bis 35 _n mit je einem optisch getakteten Flipflop 1 ₁, 1 ₂ bis 1 _n, der digitale Logikteil 2 und die erste Fotodiode 20 und die eventuell weiteren Fotodioden, bzw. der optische Taktgenerator monolithisch auf dem Halbleiterchip 3 integriert sind. Insbesondere ist auf diesem Halbleiterchip 3 auch der optische Wellenleiter 6 integriert, über den das gepulste Lichtsignal zur Takterzeugung übertragen wird. Bei dem Halbleiterchip 3 handelt es sich insbesondere um einen ASIC.
Das gepulste Lichtsignal kann innerhalb des Halbleiterchips 3 durch einen optischen Leistungsteiler 39 auf verschiedene Wellenleiter aufgeteilt werden. Die Leistung jedes Zweiges wird dabei innerhalb jedes optischen Leistungsteilers 39 derart eingestellt, dass an jeder Fotodiode 20 am Ende eines jeden Wellenleiters ein gepulstes Lichtsignal anliegt, welches die gleiche oder in etwa die gleiche Leistung aufweist. Längere Wellenleiter benötigten daher zu Beginn ein stärkeres gepulstes Lichtsignal.
3B zeigt einen weiteren beispielhaften Aufbau eines erfindungsgemäßen Digital/Analog-Wandlers 30 mit einem besonders hohen Dynamikbereich, der durch die optische Taktung der Rückkehr-nach-Null-Stufen 31 ₁, 31 ₂ erreicht wird. Der Aufbau des erfindungsgemäßen Digital/Analog-Wandlers 30 aus 3B entspricht weitestgehend demjenigen aus 3A, weshalb nachfolgend nur die Unterschiede erläutert werden und ansonsten auf die Beschreibung zu 3A verwiesen wird. Im Gegensatz zu 3A sind in 3B die Basisanschlüsse der zweiten Transistoren 34 ₂, 34 ₄ der ersten und zweiten Rückkehr-nach-Null-Stufen 31 ₁, 31 ₂ nicht mit einer konstanten Spannungsquelle verbunden, sondern mit einem zweiten Ausgang des hochgenauen Taktgenerators 38. Dadurch liegt an den Basisanschlüssen der zweiten Transistoren 34 ₂, 34 ₄ der ersten und zweiten Rückkehr-nach-Null-Stufen 31 ₁, 31 ₂ das Taktsignal clk an, wohingegen an den Basisanschlüssen der ersten Transistoren 34 ₁, 34 ₃ der ersten und zweiten Rückkehr-nach-Null-Stufen 31 ₁, 31 ₂ das Taktsignal clk vom ersten Ausgang des hochgenauen Taktgenerators 38 anliegt. Das Taktsignal clk am zweiten Ausgang des hochgenauen Taktgenerators 38 ist dabei bevorzugt um ca. 180° phasenverschoben zu dem Taktsignal clk am ersten Ausgang des hochgenauen Taktgenerators 38, der mit den Basisanschlüssen der ersten Transistoren 34 ₁, 34 ₃ der ersten und zweiten Rückkehr-nach-Null-Stufen 31 ₁, 31 ₂ verbunden ist. Der hochgenaue Taktgenerator 38 kann gemäß dem Ausführungsbeispiel aus 2 aufgebaut sein, wobei der Ausgang clk dem dortigen Ausgang Q und der Ausgang clk dem dortigen Ausgang Q entspricht. Der hochgenaue Taktgenerator 38 umfasst ebenfalls eine Fotodiode 20, sodass ein Lichtimpuls des modengekoppelten Lasers 5 zur Erzeugung des Taktsignals verwendet werden kann.
Dadurch, dass an den Basisanschlüssen der zweiten Transistoren 34 ₂, 34 ₄ der ersten und zweiten Rückkehr-nach-Null-Stufen 31 ₁, 31 ₂ ein im Vergleich zu den ersten Transistoren 34 ₁, 34 ₃ der ersten und zweiten Rückkehr-nach-Null-Stufen 31 ₁, 31 ₂ invertiertes Taktsignal anliegt, verdoppelt sich die Anstiegsrate (engl. slewrate). Dabei kann man auch davon sprechen, dass die erste und zweite Rückkehr-nach-Null-Stufen 31 ₁, 31 ₂ differentiell durch den hochgenauen Taktgenerator 38 angesteuert werden.
Selbiges gilt auch für die Basisanschlüsse der zweiten Transistoren 36 _{1_2}, 36 _{2_2} bis 36 _{n_2} der Differenzstufen 35 ₁, 35 ₂ bis 35 _n. Diese sind ebenfalls mit einem zweiten Ausgang der optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _n verbunden. Das Taktsignal Q der optisch getakteten Flipflops 1 ₁, 1 ₂ bis 1 _n ist gegenüber dem Taktsignal Q der optisch getakteten Flipflops 1 ₂, 1 ₂ bis 1 _n um 180° phasenverschoben, sodass die mehreren Differenzstufen 35 ₁, 35 ₂ bis 35 _n differentiell angesteuert werden, wodurch sich die Anstiegsrate verdoppelt. Für die optisch getakteten Flipflops 1 ₂, 1 ₂ bis 1 _n können ebenfalls solche aus 2 eingesetzt werden.
4 zeigt ein von dem erfindungsgemäßen Digital/Analog-Wandler 30 erzeugtes Stromsignal auf der ersten und/oder zweiten Stromschiene 32 ₁, 32 ₂, von dem nur ein bestimmter Anteil an den beiden Signalausgängen ausgegeben wird. Wie bereits erläutert, sind die mehreren Differenzstufen 35 ₁, 35 ₂ bis 35 _n jeweils mit der ersten Stromschiene 32 ₁ und der zweiten Stromschiene 32 ₂ verbunden. Die optisch getakteten Flipflops 1 ₂, 1 ₂ bis 1 _n arbeiten Taktsynchron und sorgen dafür, dass sämtliche Stromquellen 37 ₁, 37 ₂ bis 37 _n zur gleichen Zeit mit einer der beiden Stromschienen 32 ₁ bis 32 ₂ verbunden werden.
4 zeigt ein solches Stromsignal, wie es beispielsweise in der ersten Stromschiene 32 ₁ oder der zweiten Stromschiene 32 ₂ vorliegen kann. Gut zu erkennen ist, dass es nach dem Einschaltvorgang zu einem Stromrippel 41 kommt und der Stromverlauf ein Überschwingen aufweist. Das Überschwingen ist in 4 zur Verdeutlichung übertrieben dargestellt.
Gut zu erkennen sind in 4 zwei Schaltvorgänge, wobei der zweite Schaltvorgang den Strom auf der Stromschiene 32 ₁, 32 ₂ zusätzlich erhöht. Dargestellt sind ebenfalls zwei Zeitpunkte t₀, t₁. Der erfindungsgemäße Digital/Analog-Wandler 30 gibt bevorzugt zu den Zeitpunkten t₀ und t₁ das Stromsignal an den Ausgängen aus. Die Rückkehr-nach-Null-Stufen 31 ₁, 32 ₂ werden durch das Taktsignal derart z. B. über Verzögerungsleitungen angesteuert, dass der Teil des Stromsignals 40, welcher das Überschwingen, also den Stromrippel 41 beinhaltet, über den zweiten Transistor 34 ₂, 34 ₄ an dem entsprechenden Lastwiderstand versumpft wird. Nachdem das Stromsignal 40 eingeschwungen ist, schaltet die erste Rückkehr-nach-Null-Stufe 31 ₁ und die zweite Rückkehr-nach-Null-Stufe 31 ₂ das Stromsignal 40 an den Ausgang durch, bis der nächste Schaltvorgang erfolgt.
Je nach Abklingzeit des Stromsignals 40, also je nachdem wie lange der Stromrippel 41 dauert, können die Schaltzeitpunkte der Transistoren 34 ₁, 34 ₂, 34 ₃ und 34 ₄ in der ersten und zweiten Rückkehr-nach-Null-Stufe 31 ₁, 31 ₂ verändert werden. Dies ist sinnvoll, falls der Stromrippel 41 länger als eine halbe Periode andauert. Damit kann die Zeitdauer in jedem Takt, in der die erste Stromschiene 32 ₁ mit dem ersten Signalausgang und die zweite Stromschiene 32 ₂ mit dem zweiten Signalausgang verbunden ist, variiert werden. Dieser Sachverhalt wird in der Zeichnungsfigur durch die horizontalen Pfeile symbolisiert. Dadurch wird sichergestellt, dass am ersten Signalausgang und am zweiten Signalausgang stets ein vollständig oder ausreichend gut geglättetes Stromsignal 40 anliegt. Neben sehr hohen Schaltfrequenzen kann dabei auch eine sehr hohe Genauigkeit des Digital/Analog-Wandlers erreicht werden.
5 zeigt eine Einheit zur direkten digitalen Synthese 50, die den erfindungsgemäßen Digital/Analog-Wandler 30 beinhaltet. Durch die Einheit zur direkten digitalen Synthese 50 ist das Erzeugen von periodischen Signalen, z. B. von Sinusschwingungen möglich. Die Bandbreite der digital erzeugten Signale reicht dabei von sehr tiefen Frequenzen im Subhertz-Bereich, bis hin zur Nyquist-Frequenz des Digital/Analog-Wandlers 30. Neben der hohen Frequenzgenauigkeit, die praktisch nur durch die Stabilität des Taktgenerators, also des modengekoppelten Lasers 5 bestimmt wird, zeichnet sich dieses Verfahren durch relativ geringes Phasenrauschen, sehr kleine Frequenzschnitte im gesamten Frequenzbereich und ein schnelles phasendurchgängiges Abstimmen über einen einzigen großen Frequenzbereich aus.
Die Einheit zur direkten digitalen Synthese 30 weist ein Phasenregister 51, eine Umsetzungstabelle 52 (engl. look-up table) und den erfindungsgemäßen Digital/Analog-Wandler 30 auf, wobei ein Ausgang des Phasenregisters 51 auf eine Additionseinheit 53 am Eingang des Phasenregisters 51 rückgekoppelt ist, und wobei der Ausgang des Phasenregisters 51 mit der Umsetzungstabelle 52 verbunden ist und wobei die Umsetzungstabelle 52 mit dem erfindungsgemäßen Digital/Analog-Wandler 30 verbunden ist. Der Additionseinheit 53 wird neben dem rückgekoppelten Phasenwert am Ausgang des Phasenregisters 51 ein Frequenzkontrollwort zugeführt.
Das Phasenregister bildet z. B. eine Phasenlage von 0° bis 360° ab, wobei das Phasenregister 51 hochauflösend ist und z. B. 28 Bit oder 48 Bit den 360° Phasenbereich repräsentieren. Der kleinste einstellbare Phasenbereich ist dabei 360°/2²⁸ oder 360°/2⁴⁸. Bei jedem Takt erhöht sich der Wert am Ausgang des Phasenregisters 51. In einer Umsetzungstabelle 52 wird zu jedem Phasenwert der korrespondierende analoge Wert gesucht, den der erfindungsgemäße Digital/Analog-Wandler 30 einzustellen hat. In der Umsetzungstabelle 52 ist daher zu jedem Phasenwert der korrespondierende Wert des Sinus gespeichert, wobei bevorzugt nur ein Viertel des Sinusverlaufes in der entsprechenden Auflösung abgespeichert ist, und die übrigen Bereiche durch Vertauschen des Vorzeichens berechnet werden.
Besonders vorteilhaft ist, dass das Phasenregister 51 direkt oder indirekt mit einer weiteren Fotodiode 20 verbunden ist, die ein gepulstes Lichtsignal in ein elektrisches Taktsignal umwandelt, und dass ein modengekoppelter Laser 5 sowohl die Fotodiode 20 des Phasenregisters 51, als auch die Fotodioden 20 des Digital/Analog-Wandlers 30 speist. Unter einer indirekten Verbindung ist wiederum der Einsatz des optischen Taktgenerators zu verstehen, der bereits den 2 und 3 beschrieben worden ist. Der Einsatz einer solchen Fotodiode entweder direkt innerhalb des Phasenregisters 51 oder innerhalb eines optischen Taktgenerators, der möglichst nahe am Phasenregister 51 angeordnet sein soll, stellt sicher, dass das elektrische Taktsignal ein möglichst geringes Phasenrauschen, also einen möglichst kleinen Jitter aufweist.
Selbiges gilt auch für den erfindungsgemäßen Digital/Analog-Umsetzer 30. Durch Integration dieser elektrischen Komponenten zusammen mit den optischen Komponenten auf einem Halbleiterchip 3, insbesondere einem ASICs, kann eine Einheit zur direkten digitalen Synthese 50 geschaffen werden, die nur ein minimales Phasenrauschen aufweist. Insbesondere werden bevorzugt alle Komponenten, mit Ausnahme des modengekoppelten Lasers 5, direkt auf dem Halbleiterchip 3 monolithisch integriert.
Schlussendlich zeigt 6 ein weiteres Beispiel für ein Teilersystem 60, um z. B. einen optischen Takt in einen elektrischen Takt umzuwandeln und diesen in mehreren Stufen herunterzuteilen, sodass verschiedene Bereiche innerhalb des digitalen Logikteils 2 mit verschiedenen Taktfrequenzen betrieben werden können. Ein modengekoppelter Laser 5 erzeugt dabei ein optisches Taktsignal. Dieses Taktsignal wird optional einem Vorteiler 61 (engl. prescaler) zugeführt. Dieser Vorteiler 61 verfügt entweder über eine integrierte Fotodiode 20, die das gepulste Lichtsignal in ein elektrisches Taktsignal umsetzt, oder vor diesen Vorteiler 61 wird ein hochgenauer Taktgenerator 38, wie er in den 2, 3A und 3B gezeigt ist, eingesetzt. Dieser Vorteiler dient dazu, das Taktsignal herunter zu teilen, wobei der Faktor 2^K entspricht, wobei gilt K > 1 und K ∊
.
Der Vorteiler 61 ist weiterhin mit zumindest einer digitalen Teilereinheit 62 ₁ bis 62 _n verbunden. Die digitale Teilereinheit 62 ₁ bis 62 _n teilt das bereits heruntergeteilte elektrische Taktsignal in einstellbaren Schritten von z. B. 1 bis z. B. 1024 weiter herunter. Bevorzugt werden mehrere digitale Teilereinheiten 62 ₁ bis 62 _n eingesetzt, die in Serie geschalten sind. Dabei wird der Ausgang mit dem heruntergeteilten Eingangssignal mit dem Eingang der folgenden digitalen Teilereinheit 62 _n verbunden. Der Teilerfaktor (engl. division factor) wird den digitalen Teilereinheiten 62 ₁ bis 62 _n über eine Schnittstelle, wie z. B. SPI (engl. serial peripheral interface; dt. serielle dezentrale Schnittstelle) zugeführt. Das Taktsignal am Ausgang der digitalen Teilereinheiten 62 ₁ bis 62 _n ist so deutlich reduziert gegenüber dem gepulsten Lichtsignal am Ausgang des modengekoppelten Lasers 5.
Optional können die digitalen Teilereinheiten 62 ₁ bis 62 _n noch mit einem Pulsextender 33 verbunden werden. Der Pulsexender 33 verbindet dabei den Ausgang jeder digitalen Teilereinheit 62 ₁ bis 62 _n mit dem Dateneingang D je eines optisch getakteten Flipflops 1 ₁ bis 1 _n. Der Pulsextender 33 kann das Tastverhältnis (engl. duty cycle) erhöhen, wie dies z. B. in 6 dargestellt ist. Im Anschluss daran wird der Ausgang des Pulsextenders 33 noch mit einem Dateneingang D eines optisch getakteten Flipflops 1 ₁ bis 1 _n verbunden. Wie bereits in 2 erläutert, weist das optisch getaktete Flipflop 1 ₁ bis 1 _n einen optischen Takteingang auf, der von dem modengekoppelten Laser 5 über den optischen Wellenleiter 6 gespeist wird. Ein Phasenrauschen, welches innerhalb der digitalen Teilereinheiten 61, 62 ₁ bis 62 _n oder innerhalb des Pulsextenders 33 dem Taktsignal hinzugefügt worden ist, kann mittels der optisch getakteten Flipflops 1 ₁ bis 1 _n auf die Höhe des Phasenrauschens des modengekoppelten Lasers 5 reduziert werden.
Gut zu erkennen ist außerdem, dass das gepulste Lichtsignal, welches dem Takteingang der optisch getakteten Flipflops 1 ₁ bis 1 _n zugeführt wird, synchron zu dem elektrischen Taktsignal am Ausgang des Pulsextenders 33 sein muss. Eine steigende oder eine fallende Flanke innerhalb des gepulsten Lichtsignals sollte nicht auf eine steigende oder eine fallende Flanke innerhalb des elektrischen Taktsignals fallen. Derartige Laufzeitunterschiede können allerdings mittels optischer oder elektrischer Verzögerungsglieder ausgeglichen werden. Eine Berechnung der Laufzeiten kann direkt mittels Softwarewerkzeugen erfolgen, die ohnehin zu Erstellung des ASICs 3 notwendig sind.
Im Übrigen wäre es auch denkbar, dass der modengekoppelte Laser 5 ebenfalls direkt innerhalb des Halbleiterchips 3, insbesondere innerhalb des ASICs 3, integriert werden könnte, falls dies technologisch möglich wäre.
In den modengekoppelte Laser 5 kann auch gleichzeitig eine Fotodiode 20 integriert sein, sodass der modengekoppelte Laser 5 gleichzeitig noch einen elektrischen Taktausgang aufweist, wobei das Taktsignal am elektrischen Taktausgang zu dem optischen Taktsignal, also dem gepulsten Lichtsignal, synchronisiert ist. Bevorzugt weist der modengekoppelte Laser 5 in diesem Fall noch einen Pulsextender 33 auf, der ebenfalls innerhalb des Lasers integriert ist, sodass das elektrische Taktsignal am Ausgang ein Tastverhältnis von 50% aufweist. Dieses elektrische Taktsignal, welches an dem elektrischen Taktausgang des modengekoppelten Lasers 5 anliegt, kann zur Taktversorgung des digitalen Logikteils 2 verwendet werden, wobei gleichzeitig das gepulste Lichtsignal in den optisch getakteten Flipflops 1, 1 ₁, 1 ₂ bis 1 _n unmittelbar vor der ersten und/oder zweiten Rückkehr-nach-Null-Stufe 31 ₁, 31 ₂ in ein elektrisches Taktsignal umgesetzt wird.
Die optisch getakteten Flipflops 1 ₁ bis 1 _n benötigen bevorzugt keinen zusätzlichen Pulsextender 33, weil deren elektrisches Taktsignal bereits ein Tastverhältnis von 50% besitzt. Einzig für den Fall, dass eine Fotodiode 20 alleine eingesetzt wird, wird noch ein angeschlossener Pulsextender 33 benötigt, der das Tastverhältnis des elektrischen Taktsignals am Ausgang der Fotodiode erhöht. Dieser kann allerdings bereits in den optisch getakteten Flipflops 1 ₁ bis 1 _n enthalten sein, wenn diese nach dem Ausführungsbeispiel aus 2 aufgebaut sind.
Im Rahmen der Erfindung sind alle beschriebenen und/oder beanspruchten und/oder gezeichneten Merkmale beliebig miteinander kombinierbar.

Claims

Digital/Analog-Wandler (30) mit einer ersten Rückkehr-nach-Null-Stufe (31 ₁), die mit einer ersten Stromschiene (32 ₁) verbunden ist, wobei die erste Stromschiene (32 ₁) mit je einem ersten Ausgang von mehreren Differenzstufen (35 ₁, 35 ₂, 35 _n) verbunden ist, wobei die erste Rückkehr-nach-Null-Stufe (31 ₁) einen ein Taktsignal (Clk) empfangenden ersten Takteingang und einen ein invertiertes Taktsignal ( Clk ) empfangenden zweiten Takteingang aufweist, die direkt oder indirekt mit einer ersten Fotodiode (20) verbunden sind, wobei die erste Fotodiode (20) von einer gepulsten Lichtquelle (5) gespeist wird, wobei die erste Rückkehr-nach-Null-Stufe (31 ₁) einen ersten und zweiten Transistor (34 ₁, 34 ₂) enthält, und wobei der erste Takteingang mit dem ersten Transistor (34 ₁) und der zweite Takteingang mit dem zweiten Transistor (34 ₂) verbunden ist.
Digital/Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass der Digital/Analog-Wandler (30) eine zweite Rückkehr-nach-Null-Stufe (31 ₂) aufweist, die mit einer zweiten Stromschiene (32 ₂) verbunden ist, wobei die zweite Stromschiene (32 ₂) mit je einem zweiten Ausgang der mehreren Differenzstufen (35 ₁, 35 ₂, 35 _n) verbunden ist und wobei die zweite Rückkehr-nach-Null-Stufe (31 ₂) zumindest einen Takteingang aufweist, der direkt oder indirekt mit der ersten Fotodiode (20) verbunden ist.
Digital/Analog-Wandler nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass jede der mehreren Differenzstufen (35 ₁, 35 ₂, 35 _n) zumindest einen Dateneingang aufweist, wobei jeder Dateneingang mit einem Datenausgang je eines optisch getakteten Flipflops (1 ₁, 1 ₂, 1 _n) verbunden ist und/oder dass jedes der optisch getakteten Flipflops (1 ₁, 1 ₂, 1 _n) einen Dateneingang aufweist der mit einem digitalen Logikteil (2) verbunden ist und/oder dass die erste und/oder zweite Rückkehr-nach-Null-Stufe (31 ₁, 31 ₂) mit einem Taktgenerator (38) verbunden ist, wobei der Taktgenerator (38) die erste Fotodiode (20) enthält, sodass die erste und/oder zweite Rückkehr-nach-Null-Stufe (31 ₁, 31 ₂) indirekt mit der ersten Fotodiode (20) verbunden ist.
Digital/Analog-Wandler nach Anspruch 3, dadurch gekennzeichnet, dass jedes optische getaktete Flipflop (1; 1 ₁, 1 ₂, 1 _n) an seinem Takteingang eine Fotodiode (20) aufweist, wobei die Fotodiode (20) ein gepulstes Lichtsignal der Lichtquelle (5) in ein elektrisches Taktsignal umwandelt und den Transistoren (21, 22, 26, 27) innerhalb des optisch getakteten Flipflops (1; 1 ₁, 1 ₂, 1 _n) zuführt.
Digital/Analog-Wandler nach Anspruch 4, dadurch gekennzeichnet, dass der Takteingang von jedem optisch getakteten Flipflop (1; 1 ₁, 1 ₂, 1 _n) von der gepulsten Lichtquelle (5) gespeist wird, wodurch das Phasenrauschen am Dateneingang auf das Phasenrauschen der gepulsten Lichtquelle (5) reduziert wird.
Digital/Analog-Wandler nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass die mehreren Differenzstufen (35 ₁, 35 ₂, 35 _n) über ihren ersten Ausgang die erste Stromschiene (32 ₁) und über ihren zweiten Ausgang die zweite Stromschiene (32 ₂) speisen und/oder dass der Digital/Analog-Wandler (30) derart ausgebildet ist, dass seine erste und/oder seine zweite Rückkehr-nach-Null-Stufe (31 ₁, 31 ₂) den Strom auf der ersten und/oder zweiten Stromschiene (32 ₁, 32 ₂) an einen ersten Signalausgang und/oder einen zweiten Signalausgang durchschaltet, sobald der Einschwingvorgang des Stroms auf der ersten und/oder zweiten Stromschiene (32 ₁, 32 ₂) beendet ist und/oder unter einen vorgegebenen Schwellwert gefallen ist.
Digital/Analog-Wandler nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass der digitale Logikteil (2) direkt oder indirekt mit zumindest einer Fotodiode (20) verbunden ist, die ein gepulstes Lichtsignal von der Lichtquelle (5) in ein elektrisches Taktsignal umwandelt und den Transistoren innerhalb des digitalen Logikteils (2) zuführt und/oder dass der digitale Logikteil (2) für jede Differenzstufe (35 ₁, 35 ₂, 35 _n) einen Datenausgang aufweist und dass eine Phasenverschiebung der digitalen Ausgangssignale an den Datenausgängen des digitalen Logikteils (2) zueinander nur so groß ist, dass eine Synchronisation durch die optisch getakteten Flipflops (1 ₁, 1 ₂, 1 _n) möglich ist.
Digital/Analog-Wandler nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass die erste Rückkehr-nach-Null-Stufe (31 ₁), die zweite Rückkehr-nach-Null-Stufe (31 ₂), die mehreren Differenzstufen (35 ₁, 35 ₂, 35 _n) mit je einem optisch getakteten Flipflop (1 ₁, 1 ₂, 1 _n), der digitale Logikteil (2) und die erste Fotodiode (20) und die weitere Fotodiode (20) und der Taktgenerator (38) monolithisch auf einem Halbleiterchip (3) integriert sind und/oder dass in den modengekoppelte Laser (5) eine Fotodiode (20) und/oder ein Pulsextender (33) integriert ist, sodass die gepulste Lichtquelle (5) zumindest einen optischen Taktausgang und zumindest einen elektrischen Taktausgang aufweist.
Digital/Analog-Wandler nach Anspruch 8, dadurch gekennzeichnet, dass die erste Fotodiode (20) und/oder die weitere Fotodiode (20) und/oder die Fotodioden (20) von den optisch getakteten Flipflops (1; 1 ₁, 1 ₂, 1 _n) mit einem Pulsextender (33) verbunden sind, wobei der Pulsextender (33) einen elektrischen Impuls an seinem Ausgang ausgibt, der breiter ist, als ein elektrischer Impuls, der an seinem Eingang anliegt, wodurch das Tastverhältnis einstellbar ist und/oder dass der Pulsextender (33) in dem Taktgenerator (38) integriert ist.
Digital/Analog-Wandler nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass es sich bei dem Halbleiterchip (3) um einen ASICs (3) handelt und/oder dass zumindest ein Teil (6) eines optischen Wellenleiters (7) über die die erste Fotodiode (20) und/oder die weitere Fotodiode (20) und/oder die optisch getakteten Flipflops (1 ₁, 1 ₂, 1 _n) mit dem gepulsten Lichtsignal gespeist werden, in dem Halbleiterchip (3) integriert sind.
Digital/Analog-Wandler nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die erste Rückkehr-nach-Null-Stufe (31 ₁) aus zumindest einem ersten und einem zweiten Transistor (34 ₁, 34 ₂) besteht, wobei die Emitterausgänge der beiden Transistoren (34 ₁, 34 ₂) miteinander und mit der ersten Stromschiene (32 ₁) verbunden sind und/oder dass ein Basisanschluss des ersten Transistors (34 ₁) der ersten Rückkehr-nach-Null-Stufe (31 ₁) direkt oder indirekt mit der ersten Fotodiode (20) verbunden ist und wobei an einem Basisanschluss des zweiten Transistors (34 ₂) der ersten Rückkehr-nach-Null-Stufe (31 ₁) eine konstante Spannung anliegt, oder wobei der Basisanschluss des ersten Transistors (34 ₁) der ersten Rückkehr-nach-Null-Stufe (31 ₁) mit einem ersten Ausgang des Taktgenerators (38) verbunden ist und wobei der Basisanschluss des zweiten Transistors (34 ₂) der ersten Rückkehr-nach-Null-Stufe (31 ₁) mit einem zweiten Ausgang des Taktgenerators (38) verbunden ist, wobei das Taktsignal am ersten Ausgang zum Taktsignal am zweiten Ausgang des Taktgenerators (38) um 180° phasenverschoben ist und/oder dass die zweite Rückkehr-nach-Null-Stufe (31 ₂) aus zumindest einem ersten und einem zweiten Transistor (34 ₃, 34 ₄) besteht, wobei die Emitterausgänge der beiden Transistoren (34 ₃, 34 ₄) miteinander und mit der zweiten Stromschiene (32 ₂) verbunden sind und/oder wobei ein Basisanschluss des ersten Transistors (34 ₃) der zweiten Rückkehr-nach-Null-Stufe (31 ₂) direkt oder indirekt mit der ersten Fotodiode (20) verbunden ist und wobei an einem Basisanschluss des zweiten Transistors (34 ₄) der zweiten Rückkehr-nach-Null-Stufe (31 ₂) eine konstante Spannung anliegt, oder wobei der Basisanschluss des ersten Transistors (34 ₃) der zweiten Rückkehr-nach-Null-Stufe (31 ₂) mit dem ersten Ausgang des Taktgenerators (38) verbunden ist und wobei der Basisanschluss des zweiten Transistors (34 ₄) der zweiten Rückkehr-nach-Null-Stufe (31 ₂) mit dem zweiten Ausgang des Taktgenerators (38) verbunden ist, wobei das Taktsignal am ersten Ausgang zum Taktsignal am zweiten Ausgang des Taktgenerators (38) um 180° phasenverschoben ist.
Digital/Analog-Wandler nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass jede der mehreren Differenzstufen (35 ₁, 35 ₂, 35 _n) einen ersten und einen zweiten Transistor (36 _{1_1}, 36 _{2_1}, 36 _{n_1}, 36 _{1_2}, 36 _{2_2}, 36 _{n_2}) aufweist, wobei innerhalb jeder Differenzstufe (35 ₁, 35 ₂, 35 _n) der Emitter des ersten Transistors (36 _{1_1}, 36 _{2_1}, 36 _{n_1}) und des zweiten Transistors (36 _{1_2}, 36 _{2_2}, 36 _{n_2)} miteinander und mit je einer Stromquelle (37 ₁, 37 ₂, 37 _n) verbunden sind und/oder dass ein Kollektor-Anschluss des ersten Transistors (36 _{1_1}, 36 _{2_1}, 36 _{n_1}) jeder der mehreren Differenzstufen (35 ₁, 35 ₂, 35 _n) mit der ersten Stromschiene (32 ₁) verbunden ist, und/oder dass ein Kollektor-Anschluss des zweiten Transistors (36 _{1_2}, 36 _{2_2}, 36 _{n_2}) jeder der mehreren Differenzstufen (35 ₁, 35 ₁, 35 _n) mit der zweiten Stromschiene (32 ₂) verbunden ist und/oder dass ein Basisanschluss des ersten Transistors (36 _{1_1}, 36 _{2_1}, 36 _{n_1}) von jeder der mehreren Differenzstufen (35 ₁, 35 ₂, 35 _n) mit einem ersten Datenausgang je eines optisch getakteten Flipflops (1 ₁, 1 ₂, 1 _n) verbunden ist und/oder dass an einen Basisanschluss des zweiten Transistors (36 _{1_2}, 36 _{2_2}, 36 _{n_2}) von jeder der mehreren Differenzstufen (35 ₁, 35 ₂, 33 _n) eine konstante Spannung angelegt ist, oder dass ein Basisanschluss des zweiten Transistors (36 _{1_2}, 36 _{2_2}, 36 _{n_2}) von jeder der mehreren Differenzstufen (35 ₁, 35 ₂, 35 _n) mit einem zweiten Datenausgang je eines optisch getakteten Flipflops (1 ₁, 1 ₂, 1 _n) verbunden ist.
Digital/Analog-Wandler nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass es sich bei der gepulsten Lichtquelle (5) um einen modengekoppelten Laser (5) handelt.
Einheit zur direkten digitalen Synthese (50), aufweisend ein Phasenregister (51), eine Umsetzungstabelle (52) und einen Digital/Analog-Wandler (30), wobei ein Ausgang des Phasenregister (51) auf eine Additionseinheit (53) am Eingang des Phasenregister (51) rückgekoppelt ist und wobei der Ausgang des Phasenregisters (51) mit der Umsetzungstabelle (52) verbunden ist und wobei die Umsetzungstabelle (52) mit dem Digital/Analog-Wandler (30) verbunden ist, dadurch gekennzeichnet, dass es sich bei dem Digital/Analog-Wandler (30) um einen Digital/Analog-Wandler (30) nach einem der Ansprüche 1 bis 13 handelt.
Einheit zur direkten digitalen Synthese nach Anspruch 14, dadurch gekennzeichnet, dass das Phasenregister (51) an seinem Takteingang direkt oder indirekt mit einer Fotodiode (20) verbunden ist, die ein gepulstes Lichtsignal der Lichtquelle (5) in ein elektrisches Taktsignal umwandelt und dass die gepulste Lichtquelle (5) sowohl die Fotodiode (20) des Phasenregisters, als auch die Fotodioden (20) des Digital/Analog-Wandlers (30).