CN102334280A - 差动放大器及使用了该差动放大器的流水线ad变换器 - Google Patents

Abstract

本发明提供一种差动放大器及使用了该差动放大器的流水线AD变换器。在差动放大器(100)中，被赋予差动输入的输入端子(Vinp、Vinn)分别与输入晶体管(2、3)的栅极连接。输入晶体管(2、3)的源极分别连接电容器件(101、102)的一端。开关部(20)根据控制时钟，按相位切换电容器件(101、102)的另一端与输入端子(Vinp、Vinn)之间的连接。

Description

差动放大器及使用了该差动放大器的流水线AD变换器

技术领域

本发明涉及在流水线AD变换器等中使用的差动放大器。

背景技术

图8示出流水线AD变换器的框图。如图8所示，一般的流水线AD变换器10具备：级联连接的多个增益级11(级1～n)和编码器14。各增益级11输出将所输入的模拟信号进行数字变换得到的数字信号D1～Dn，并且对所输入的模拟信号加上或减去与该数字信号D1～Dn对应的模拟量，将其例如2倍得到的模拟信号输出到下级的增益级11中。编码器14将从各增益级11输出的数字信号D1～Dn逐位地移位相加，生成流水线AD变换器10的数字输出。

另外，在图8的下半部分示出增益级11的电路构成例。这里，代表性示出了级1的电路构成，其他的增益级11也是同样构成。各增益级11具备辅助A/D变换器12、辅助D/A变换器13及开关电容器电路，该开关电容器电路由开关组、采样电容Cs、Cf及放大器100A构成。在增益级11(级1)中，通过辅助AD变换器12对所输入的模拟输入Vin进行AD变换，输出数字值D1。另外，通过辅助DA变换器13将该数字值D1变换成模拟值。由开关电容器电路实现的放大部，从模拟输入Vin中减去由辅助DA变换器13输出的模拟值，并将结果放大增益倍(1.5bit级的理想值为2倍)。

在增益级11的放大部中，用图8中的时序图示出的相位φ1、φ2使得各自的开关接通。根据不同的相位φ1、φ2的时钟来控制开关，而得到下式(1)。

$\mathrm{Vout}=\frac{\mathrm{Cs}+\mathrm{Cf}}{\mathrm{Cf}+\frac{\mathrm{Cs}+\mathrm{Cf}+\mathrm{Cp}}{A}}\·\mathrm{Vin}\±\frac{\mathrm{Cs}}{\mathrm{Cf}+\frac{\mathrm{Cs}+\mathrm{Cf}+\mathrm{Cp}}{A}}\·\mathrm{Vref}---\left(1\right)$

这里，A表示放大器100A的DC增益，Vref表示参考电压。在1.5bit级方式中，将采样电容Cs、Cf的电容值设定成Cs＝Cf的关系，实现约2倍的增益。另外，Cp表示向放大器100A的输入端子附加的寄生电容。另外，虽然省略了图示，但在相位φ1时，放大器100A处于有源状态，一般而言，通过将差动输入端子短路而复位，以免前一相位的运算结果作为电荷残留于差动输入的电容中。同时也能复位输出端子。

为了实现流水线AD变换器的低消耗电力化及节省面积化，在专利文献1中公开了如下的双重采样技术：在按每个相位控制2通道的增益级，并行处理信号实现高速化的流水线AD变换器中，通过在2通道之间共用差动放大器来削减其个数，实现低消耗电力。

另外，在非专利文献1中公开了如下的放大器共用技术，在相邻的增益级中，利用互逆的相位使得差动放大器进行有源动作，在相邻的增益级之间以分时的方式共用差动放大器。

在如双重采样或放大器共用那样采用以分时的方式共用差动放大器的构成的情况下，由于在差动放大器的输入电容或寄生电容中前一相位的电荷作为历史残余进行保持，因此存在干扰下一相位的增益级动作中的电荷运算结果的问题。关于上述式(1)的传递函数，作为前一相位的运算结果蓄积到差动放大器的输入寄生电容Cp中的结果，得到了式(2)。

$\mathrm{Vout}=\frac{\mathrm{Cs}+\mathrm{Cf}}{\mathrm{Cf}+\frac{\mathrm{Cs}+\mathrm{Cf}+\mathrm{Cp}}{A}}\·\mathrm{Vin}\±\frac{\mathrm{Cs}}{\mathrm{Cf}+\frac{\mathrm{Cs}+\mathrm{Cf}+\mathrm{Cp}}{A}}\·\mathrm{Vref}-\frac{\mathrm{Cp}}{\mathrm{Cs}+(1+A)\·\mathrm{Cf}+\mathrm{Cp}}{\mathrm{Vout}}_{-1}---\left(2\right)$

这里，Vout_-1表示前一相位的模拟输出电压Vout，式(2)的最终项为历史残余项，为依存于前一相位的输入信号的干扰。

这些电荷的历史残余导致的信号干扰成为流水线AD变换器的积分非线性(INL：Integral Non Linearity)、微分非线性(DNL：Differential NonLinearity)及总谐波失真(THD：Total Harmonic Distortion)劣化的原因。

为了回避该问题，例如有在各相位的结束与开始之间设置复位期间，对差动放大器的输入端子进行复位的方法。可是，该方法因为伴随着控制电路的复杂度，另外会导致动作速度下降，所以特别是在如双重采样那样以高速化为目的的技术中是不优选的。

另外，例如在专利文献2中示出如下方法：通过2个差动放大器和与各个差动放大器的正负输入端子连接的开关，在第一相位的情况下，将两个差动放大器的正输入端子与正输入端子、负输入端子与负输入端子连接；在第二相位的情况下，调换输入端子的连接，而将正与负、负与正的输入输出端子连接，从而消去了差动放大器的输入电容或寄生电容所保持的电荷。

专利文献1：美国专利第6166675号说明书

专利文献2：美国专利第7304598号说明书

非专利文献1：“A 250-mW，8-b，52-MSamples/s Parallel-Pipeline DADconverter with Reduced Number of Amplifiers”，IEEE JOURNAL OFSOLID-STATE CIRCUITS，VL. 32，NO.3，MARCH 1997

可是，在专利文献2的方法中，除了现有的增益级构成之外，还在从差动放大器的输出端子向输入端子反馈的反馈环中追加开关，会导致运算的稳定特性劣化。

发明内容

本发明的目的在于提供一种差动放大器，能够在不导致运算的稳定特性劣化的情况下，降低例如以分时的方式被共用时残留于输入端子的电荷的历史残余效果。

本发明的一实施方式的差动放大器具备：第一及第二输入端子，被赋予差动输入；第一及第二输入晶体管，栅极分别与所述第一及第二输入端子连接；第一及第二电容器件，一端分别与所述第一及第二输入晶体管的源极连接；和开关部，根据控制时钟，按相位切换所述第一及第二电容器件的另一端与所述第一及第二输入端子之间的连接。

根据该方案，通过开关部，按相位切换与第一及第二输入端子连接的电容器件。因此，能够通过电容器件所蓄积的电荷，消去前一相位中输入晶体管的输入电容或布线寄生电容所蓄积的电荷。因此，能够降低例如以分时方式共用差动放大器时残留于输入端子的电荷引起的历史残余效果。而且，由于无需在从差动放大器的输出端子向输入端子反馈的反馈环中追加开关，因此不会产生运算的稳定特性的劣化。

另外，本发明的一个实施方式的差动放大器具备：第一及第二输入端子，被赋予差动输入；第一及第二输入晶体管，栅极分别与所述第一及第二输入端子连接；第一及第二电容器件；第一开关部，根据控制时钟，按相位切换所述第一及第二电容器件的一端与所述第一及第二输入晶体管的漏极之间的连接；和第二开关部，根据控制时钟，按相位切换所述第一及第二电容器件的另一端与所述第一及第二输入端子之间的连接。

根据该方案，通过第一及第二开关部，按相位切换与第一及第二输入端子连接的电容器件。因此，能够通过电容器件所蓄积的电荷，消去前一相位中输入晶体管的输入电容或布线寄生电容所蓄积的电荷。因此，能够降低例如以分时方式共用差动放大器时残留于输入端子的电荷引起的历史残余效果。而且，由于无需在从差动放大器的输出端子向输入端子反馈的反馈环中追加开关，因此不会产生运算的稳定特性的劣化。

(发明效果)

根据本发明的差动放大器，由于通过开关控制按相位调换与两个输入端子连接的电容器件的连接，因此能够降低输入晶体管所蓄积的电荷引起的历史残余效果。

附图说明

图1是本发明的实施方式1所涉及的差动放大器的构成图。

图2是本发明的实施方式2所涉及的差动放大器的构成图。

图3是本发明的实施方式3所涉及的差动放大器的构成图。

图4是本发明的实施方式4所涉及的差动放大器的构成图。

图5是本发明的实施方式5所涉及的差动放大器的构成图。

图6是本发明的实施方式6所涉及的增益级的开关和差动放大器的构成图。

图7是表示本发明的实施方式6所涉及的开关控制的时序图。

图8是表示流水线AD变换器的一般构成的概略图。

图9是表示共用差动放大器的双重采样技术应用的增益级电路构成的图。

具体实施方式

下面，参照附图详细说明本发明的实施方式。

(实施方式1)

图1表示实施方式1所涉及的差动放大器的构成图。图1的差动放大器100具备：正侧输入端子Vinp及负侧输入端子Vinn，作为被赋予差动输入的第一及第二输入端子；差动输入部1，具有作为第一及第二输入晶体管的Nch晶体管2、3和电流源0；第一及第二电容器件101、102，一端分别连接晶体管2、3的源极(共同连接于电流源0)；和开关部20，按相位切换第一及第二电容器件101、102的另一端与正侧输入端子Vinp及负侧输入端子Vinn之间的连接。其中，关于差动输入部1，为了方便起见表示了Nch晶体管构成，但晶体管类型或电路构成并不限于图示的构成。其他实施方式也同样。另外，电容器件101、102例如也可由(MIM：Metal-Insulator-Metal)电容或MOM(Metal-Oxide-Metal)电容等实现，如后述，也可由Pch、Nch晶体管实现。

开关部20具备作为第一～第四开关的开关S1、S2、S3、S4。开关S1、S2分别设置于第一电容器件101的另一端与正侧输入端子Vinp及负侧输入端子Vinn之间。另外，开关S3、S4分别设置于第二电容器件102的另一端与负侧输入端子Vinn及正侧输入端子Vinp之间。开关S1、S3在相同相位φ1下接通，开关S2、S4在其相反相位φ2下接通。

此外，在图1的构成中，第一及第二电容器件101、102的一端与晶体管2、3的源极直接连接，但也可在之间设置开关。

图1的差动放大器100可用于双重采样或放大器共用等以分时方式共用差动放大器的构成。图9示出在应用了双重采样技术的增益级上利用了图1的差动放大器100的构成。在图9的构成中，关于差动放大器100的差动输入Vinp、Vinn的每个输入，将图8所示的开关和采样电容的组作为通道15a、15b而并联两个。并且，通过开关sw1a、sw1b，按相位交替连接差动放大器100的差动输入Vinp、Vinn和两个通道15a、15b，以分时的方式共用差动放大器100。由此，可在不增加消耗电力的情况下将运算速度提升至约2倍。控制相位φ1、相位φ2的时钟，与图8时序图示出的时钟同样。

这里，利用图9说明将图1的差动放大器100应用于双重采样的情况下的动作。其中，差动放大器100的开关控制能够通过与图9的增益级用到的时钟相同的时钟实现。以下，详细说明每个相位的动作。

[φ1的动作]

在φ1的情况下，关于图9的增益级，通道15a侧的开关组为采样阶段，电容器件Csa、Cfa连接模拟输入AINP、AINN，电容器件Csa、Cfa与差动放大器100的输入端子Vinn、Vinp之间的开关sw1a断开。此时，通道15b侧为保持阶段，电容器件Csb、Cfb和差动放大器100的输入端子Vinn、Vinp通过开关sw1b连接。另外，在图1的结构中，处于开关S1、S3接通，开关S2、S4断开，正侧输入端子Vinp和电容器件101连接，负侧输入端子Vinn和电容器件102连接的状态(图示的连接状态)。

φ1的运算收敛的结果，差动放大器100的输入端子间电位差为下式。

Vinp-Vinn＝(Voutp-Voutn)/A

这里，A表示差动放大器100的DC增益。在φ1结束时，在正侧输入端子Vinp处蓄积由下式(3)得到的电荷Qin2。

Qin2＝Vinp×(Cin+Cp)+Vinp×(C101+C101p)

…(3)

这里，Cin表示晶体管的输入电容(包括栅极漏极之间、栅极源极之间、栅极基板之间)，Cp表示输入晶体管的栅极的布线寄生电容，C101表示电容器件101的电容值，C101p表示电容器件101的布线寄生电容。同样地，在负侧输入端子Vinn处蓄积下述电荷Qin3。

Qin3＝Vinn×(Cin+Cp)+Vinn×(C102+C102p)

C102表示电容器件102的电容值，C102p表示电容器件102的布线寄生电容。

[φ2的动作]

在φ2的情况下，相反地，开关sw1a接通，通道15a侧的开关组为保持阶段，通道15b侧的开关组为采样阶段。在差动放大器100中，开关S1、S3断开，开关S2、S4接通。由此，与φ1相反地，正侧输入端子Vinp连接电容器件102，负侧输入端子Vinn连接电容器件101。

输入晶体管2、3和电容器件101、102所蓄积的电荷量，自φ1开始被保存，因此当移行至φ2时的正侧输入端子Vinp的电荷量Qin2’仅替换了电容器件所蓄积的电荷的项，成为下式。

Qin2’＝Vinp×(Cin+Cp)+Vinn×(C102+C102p)

因为Vinn＝-Vinp，因此成为

Qin2’＝Vinp×(Cin-C102+Cp-C102p)。

如果按Cin＝C102＝C101、Cp＝C102p＝C101p来设定电容器件及其布线寄生电容，则能消去相位φ1时蓄积的电荷。

负侧输入端子Vinn也同样，当移行至φ2时的电荷量Qin3’成为下式，能消去电荷。由此，能消去由φ1运算结果而在正负输入端子所蓄积的电荷，在移行至φ2时，不会作为历史残余结果干扰通道15b侧的运算结果。

Qin3’＝Vinn×(Cin-C101+Cp-C101p)

因此，降低了上述式(2)中的历史残余项，即使在以分时方式共用差动放大器100的情况下，增益级中也能够在不会导致精度劣化的情况下进行运算。另外，在本实施方式中，如上述专利文献2所示，在不会导致运算的稳定特性劣化的情况下，可降低残留电荷的历史残余效果。

这样，根据本实施方式，通过在差动放大器的输入端子上连接电容器件，按各相位调换向正负端子的连接，从而可降低在前一相位中输入端子的电容所蓄积的电荷，从而能够降低以分时方式共用差动放大器的情况下残留于输入端子的电荷引起的历史残余效果。

(实施方式2)

图2表示实施方式2所涉及的差动放大器的构成图。图2的差动放大器100是在图1的构成上由虚拟晶体管构成了电容器件的构成。即，图2的差动放大器100具备：正侧输入端子Vinp及负侧输入端子Vinn，作为被赋予差动输入的第一及第二输入端子；差动输入部1，具有作为第一及第二输入晶体管的Nch晶体管2、3和电流源0；第一及第二虚拟晶体管103、104，源极(共同连接于电流源0)分别连接晶体管2、3的源极；开关部20，按相位切换第一及第二虚拟晶体管103、104的栅极与正侧输入端子Vinp及负侧输入端子Vinn之间的连接。其中，虚拟晶体管103、104并不限于与输入晶体管2、3同型的晶体管，但在这里使用同型的Nch晶体管。

开关部20具备作为第一～第四开关的开关S1、S2、S3、S4。开关S1、S2分别设置于第一虚拟晶体管103的栅极与正侧输入端子Vinp及负侧输入端子Vinn之间。另外，开关S3、S4分别设置于第二虚拟晶体管104的栅极与负侧输入端子Vinn及正侧输入端子Vinp之间。与实施方式1同样，开关S1、S3在相同相位φ1下接通，开关S2、S4在其相反相位φ2下接通。

此外，在图2的构成中，第一及第二虚拟晶体管103、104的漏极与源极被短路，但关于该漏极，也可采用未连接状态。

相位φ1结束时的正侧输入端子Vinp所蓄积的电荷与实施方式1示出的式(3)同样地由下式(4)表示。

Qin2＝Vinp×(Cin+Cp)+Vinp×(Cdumin+Cdump)

…(4)

这里，Cdumin表示虚拟晶体管的输入电容，Cdump表示虚拟晶体管的栅极的布线寄生电容。输入晶体管的输入电容Cin由栅极源极间电容Cgs、栅极漏极间电容Cgd以及栅极基板间电容Cgb构成。以下，与输入晶体管相同尺寸的晶体管的输入电容由Cgs、Cgd、Cgb标记。另外，Cdumin也同样进行区分，在使漏极源极端子短路的情况下Cgd＝Cgs。

在移行至φ2时，正侧输入端子Vinp所蓄积的电荷Qin2’中替换了虚拟晶体管的电荷量的项，成为下式。

Qin2’＝Vinp×(Cin-Cdumin+Cp-Cdump)

例如，如果将虚拟晶体管的尺寸W设定为与输入晶体管2的尺寸W相等，则相对于输入晶体管的输入电容Cin＝Cgs+Cgd+Cgb而言，虚拟晶体管的输入电容为Cdumin＝2×Cgs+Cgb，因此Cin-Cdumin＝Cgd-Cgs，能够大幅度降低电荷量。另外，通过使输入晶体管和虚拟晶体管的布线寄生电容一致，能进一步降低Qin2’。

这样，根据本实施方式，通过分别在差动放大器的正负输入端子上连接虚拟晶体管，按各相位调换向正负端子的连接，因此可降低在前一相位中输入端子的电容所蓄积的电荷，从而能够降低以分时方式共用差动放大器的情况下残留于输入端子的电荷引起的历史残余效果。

(实施方式3)

图3表示实施方式3涉及的差动放大器的构成图。图3的差动放大器100具备：正侧输入端子Vinp及负侧输入端子Vinn，作为被赋予差动输入的第一及第二输入端子；差动输入部1，具有作为第一及第二输入晶体管的Nch晶体管2、3和电流源0；第一及第二电容器件101、102；第一开关部31，按相位切换第一及第二电容器件101、102的一端与输入晶体管2、3的漏极之间的连接；和第二开关部32，按相位切换第一及第二电容器件101、102的另一端与正侧输入端子Vinp及负侧输入端子Vinn之间的连接。

第一开关部31具备作为第一～第四开关的开关S9、S10、S11、S12。开关S9、S10分别设置于第一电容器件101的一端与输入晶体管2、3的漏极之间。另外，开关S11、S12分别设置于第二电容器件102的一端与输入晶体管3、2的漏极之间。

第二开关部32具备作为第五～第八开关的开关S5、S6、S7、S8。开关S5、S6分别设置于第一电容器件101的另一端与正侧输入端子Vinp及负侧输入端子Vinn之间。另外，开关S7、S8分别设置于第二电容器件102的另一端与负侧输入端子Vinn及正侧输入端子Vinp之间。

开关S5、S7、S9、S11在相同相位φ1下接通，开关S6、S8、S10、S12在其相反相位φ2下接通。

对各相位φ1、φ2的动作进行说明。

[φ1的动作]

在φ1的情况下，开关S5、S7、S9、S11接通，开关S6、S8、S10、S12断开。结果成为下述状态：第一电容器件101经由开关S5、S9与正侧输入端子Vinp和输入晶体管2的漏极连接，第二电容器件102经由开关S7、S11与负侧输入端子Vinn和输入晶体管3的漏极连接(图示的连接状态)。

在φ1的情况下的运算收敛的结果，差动放大器100的输入端子间电位差成为下式。

Vinp-Vinn＝(Voutp-Voutn)/A

在φ1结束时，在正侧输入端子Vinp蓄积了下述实施方式1示出的式(3)所得到的电荷Qin2。

Qin2＝Vinp×(Cin+Cp)+Vinp×(C101+C101p)

同样地，在负侧输入端子Vinn蓄积了下述电荷Qin3。

Qin3＝Vinn×(Cin+Cp)+Vinn×(C102+C102p)

[φ2的动作]

在φ2的情况下，开关S5、S7、S9、S11断开，开关S6、S8、S10、S12接通。由此，与φ1时相反地，第一电容器件101经由开关S6、S10与负侧输入端子Vinn和输入晶体管3的漏极连接，第二电容器件102经由开关S8、S12与正侧输入端子Vinp和输入晶体管2的漏极连接。

输入晶体管2、3和电容器件101、102所蓄积的电荷量，自φ1开始被保存，因此当移行至φ2时正侧输入端子Vinp的电荷量Qin2’成为下式。

Qin2’＝Vinp×(Cin-C102+Cp-C102p)

若设定成Cin＝C102＝C101、Cp＝C102p＝C101p，则能消去相位φ1时蓄积的电荷。

对于负侧输入端子Vinn也同样，成为下式，能消去电荷。

Q3’＝Vinn×(Cin-C101+Cp-C101p)

由此，在本实施方式中，能降低残留于输入端子的电荷的干扰引起的历史残余效果。

这样，根据本实施方式，通过在差动放大器的输入端子上连接电容器件，按各相位调换向正负端子的连接，由此可降低在前一相位中输入端子的电容所蓄积的电荷，从而能够降低以分时方式共用差动放大器的情况下残留于输入端子的电荷引起的历史残余效果。

(实施方式4)

图4表示实施方式4所涉及的差动放大器的构成图。图4的差动放大器100是在图3的构成上由虚拟晶体管构成了电容器件的构成。即，图4的差动放大器100具备：正侧输入端子Vinp及负侧输入端子Vinn，作为被赋予差动输入的第一及第二输入端子；差动输入部1，具有作为第一及第二输入晶体管的Nch晶体管2、3和电流源0；第一及第二虚拟晶体管105、106；第一开关部31，按相位切换第一及第二虚拟晶体管105、106的漏极与输入晶体管2、3的漏极之间的连接；和第二开关部32，按相位切换第一及第二虚拟晶体管105、106的栅极与正侧输入端子Vinp及负侧输入端子Vinn之间的连接。其中，与实施方式2同样地，虚拟晶体管105、106并不限于与输入晶体管2、3同型的晶体管，但在这里使用同型的Nch晶体管。

第一开关部31具备作为第一～第四开关的开关S9、S10、S11、S12。开关S9、S10分别设置于第一虚拟晶体管105的漏极与输入晶体管2、3的漏极之间。另外，开关S11、S12分别设置于第二虚拟晶体管106的漏极与输入晶体管3、2的漏极之间。

第二开关部32具备作为第五～第八开关的开关S5、S6、S7、S8。开关S5、S6分别设置于第一虚拟晶体管105的栅极与正侧输入端子Vinp及负侧输入端子Vinn之间。另外，开关S7、S8分别设置于第二虚拟晶体管106的栅极与负侧输入端子Vinn及正侧输入端子Vinp之间。

开关S5、S7、S9、S11在相同相位φ1下接通(图4示出的连接状态)，开关S6、S8、S10、S12在其相反相位φ2下接通。

此外，在图4的构成中，第一及第二虚拟晶体管105、106的源极与漏极被短路，但关于该源极也可采用未连接状态。

相位φ1结束时的正侧输入端子Vinp所蓄积的电荷Qin2与实施方式2示出的式(4)同样地，表现为下式。

Qin2＝Vinp×(Cin+Cp)+Vinp×(Cdumin+Cdump)

当移行至φ2时，正侧输入端子Vinp所蓄积的电荷Qin2’成为下式。

Qin2’＝Vinp×(Cin-Cdumin+Cp-Cdump)

由此，与实施方式2同样地，例如若将虚拟晶体管的尺寸W设定为与输入晶体管2的尺寸W相等，则相对于输入晶体管的输入电容Cin＝Cgs+Cgd+Cgb，虚拟晶体管的输入电容为Cdumin＝2×Cgd+Cgb。由此Cin-Cdumin＝Cgs-Cgd，能大幅度降低电荷量。与实施方式2同样地，在比较考虑了Cgd和Cgs的情况下，由于输入晶体管的跨导gm和输入晶体管的漏极侧负载电阻带来的密勒效应，Cgd成分的效果变大，需要调整与其相应的虚拟晶体管的尺寸。

这样，根据本实施方式，通过分别在差动放大器的正负输入端子上连接虚拟晶体管，按各相位调换向正负端子的连接，由此可降低在前一相位中输入端子的电容所蓄积的电荷，从而能够降低以分时方式共用差动放大器的情况下残留于输入端子的电荷引起的历史残余效果。

(实施方式5)

图5表示实施方式5所涉及的差动放大器的构成图。图5的差动放大器100具备：差动输入部1、图2所示的虚拟晶体管103、104及开关部20、图4所示的虚拟晶体管105、106以及第一及第二开关部31、32。并且，其动作与实施方式2、4相同，在相位φ1、φ2的情况下，如实施方式2、4所示那样进行开关控制。

此外，在图5的构成中，虚拟晶体管103、104、105、106的漏极与源极被短路，但是虚拟晶体管103、104至少源极被连接即可，虚拟晶体管105、106至少漏极被连接即可。

虚拟晶体管103、104、105、106的尺寸W被设定成输入晶体管2、3的一半尺寸。这种情况下，由于虚拟晶体管103的栅极漏极电容与栅极源极电容相等且为输入晶体管的一半尺寸，因此输入电容为2×(1/2)×Cgs。另外，由于虚拟晶体管105的栅极源极电容与栅极漏极电容相等且为输入晶体管的一半尺寸，因此输入电容为2×(1/2)×Cgd。由此，相位φ1结束、相位φ2开始的时刻的正侧输入端子Vinp的电荷Qin2’，由于输入晶体管的栅极漏极间电容、栅极源极间电容、栅极基板间电容分别与2个虚拟晶体管的合计值相等，因此成为下式。

Qin2’＝Vinp×(Cgs+Cgd+Cgb+Cp)

-Vinp×{Cgs+Cgd+2×(1/2)×Cgb+2×Cdump}

＝Vinp(Cp-2×Cdump)

相对于输入晶体管的布线寄生电容器，通过调整虚拟晶体管的布线寄生电容器，能够完全地消去电荷。

这里，将差动放大器的DC增益A设计为40dB，将参考电压Vref设为0.5V，设采样电容Cs、Cf和寄生电容Cp相等(Cs＝Cf＝Cp)，在此基础上进行了模拟仿真。该模拟仿真的结果，相对于现有技术中因历史残余效果产生5.1mV误差，如本实施方式那样通过追加虚拟晶体管，确认出因历史残余效果产生的误差被削减到0.3mV这一效果。

这样，根据本实施方式，通过分别在差动放大器的正负输入端子上连接虚拟晶体管，按各相位调换向正负端子的连接，由此可减少在前一相位中输入端子的电容所蓄积的电荷，从而能够降低以分时方式共用差动放大器的情况下残留于输入端子的电荷引起的历史残余效果。

(实施方式6)

图6是实施方式6所涉及的差动放大器的周边电路构成图，图7是表示图6中的开关控制的时序图。

图6所示的开关sw1a、sw1b对应于图9所示的用于在增益级中在通道15a、15b之间切换差动放大器100的差动输入的开关sw1a、sw1b。此外，这里，作为差动放大器100，示出包括实施方式2涉及的开关S1、S2、S3、S4的构成(其他构成省略图示)。其中，图6的差动放大器100并不限于此，能由上述实施方式1～5涉及的任意一个差动放大器来实现。

图7的时序图与图6中的开关动作相对应，φ1p是下降沿比φ1早的时钟，同样地，φ2p是下降沿比φ2早的时钟。在相位φ1、φ1p的上升沿，开关sw1b和开关S1、S3接通，在相位φ1p的下降沿，开关sw1b断开，在φ1的下降沿，开关S1、S3断开。由此，在开关sw1b断开时从开关sw1b流入的电荷注入等电荷，因开关S1、S3接通，故在与正侧输入端子Vinp及负侧输入端子Vinn分别连接的上述输入晶体管和虚拟晶体管的栅极电容中被作为电荷保持。

在开关sw1b和开关S1、S3同时断开的情况下，因微小的时刻偏差、时钟通过的不同，难以确定从开关sw1b流入的流入电荷量，在虚拟晶体管所蓄积的电荷和输入晶体管所蓄积的电荷之间产生误差。可是，根据本实施方式，通过先使开关sw1b断开，从而可使虚拟晶体管和输入晶体管所蓄积的电荷量一定。由相位φ2、φ2p控制的开关sw1a和开关S2、S4也同样。

这样，在本实施方式中，通过将用于调换增益级内的差动放大器的差动输入的开关断开的时刻，设定得比差动放大器中的开关控制更早，从而能够降低在前一相位中输入端子的电容所蓄积的电荷，因此能够降低以分时的方式共用差动放大器的情况下残留于输入端子的电荷引起的历史残余效果。

(产业上的可利用性)

在本发明的差动放大器中，由于可降低差动输入晶体管所蓄积的电荷引起的历史残余效果，因此例如在抑制进行高速动作的流水线AD变换器的特性劣化方面是有用的。

符号说明：

2     第一输入晶体管

3     第二输入晶体管

10    流水线AD变换器

11    增益级

20    开关部

31    第一开关部

32    第二开关部

100   差动放大器

101   第一电容器件

102   第二电容器件

103   第一虚拟晶体管

104    第二虚拟晶体管

105    第一虚拟晶体管

106    第二虚拟晶体管

Vinp   正侧输入端子(第一输入端子)

Vinn   负侧输入端子(第二输入端子)

S1～S4 第一～第四开关

S5～S8 第五～第八开关

S9～S12第一～第四开关

Claims (14)

1.一种差动放大器，其特征在于，具备：

第一及第二输入端子，被赋予差动输入；

第一及第二输入晶体管，栅极分别与所述第一及第二输入端子连接；

第一及第二电容器件，一端分别与所述第一及第二输入晶体管的源极连接；和

开关部，根据控制时钟，按相位切换所述第一及第二电容器件的另一端与所述第一及第二输入端子之间的连接。

2.根据权利要求1所述的差动放大器，其特征在于，

所述开关部具备：

第一及第二开关，分别设置在所述第一电容器件的另一端与所述第一及第二输入端子之间；和

第三及第四开关，分别设置在所述第二电容器件的另一端与所述第二及第一输入端子之间。

3.根据权利要求1所述的差动放大器，其特征在于，

所述开关部在第一相位的情况下，将所述第一电容器件的另一端与所述第一输入端子连接并且将所述第二电容器件的另一端与所述第二输入端子连接，在第二相位的情况下，将所述第二电容器件的另一端与所述第一输入端子连接并且将所述第一电容器件的另一端与所述第二输入端子连接。

4.根据权利要求1所述的差动放大器，其特征在于，

该差动放大器在流水线AD变换器中的两个增益级之间以分时的方式被共用。

5.根据权利要求1所述的差动放大器，其特征在于，

所述第一及第二电容器件分别由第一及第二虚拟晶体管构成；

所述第一及第二虚拟晶体管的源极与所述第一及第二输入晶体管的源极连接，并且栅极与所述开关部连接。

6.根据权利要求5所述的差动放大器，其特征在于，

所述开关部具备：

第一及第二开关，分别设置在所述第一虚拟晶体管的栅极与所述第一及第二输入端子之间；和

第三及第四开关，分别设置在所述第二虚拟晶体管的栅极与所述第二及第一输入端子之间。

7.一种差动放大器，其特征在于，具备：

第一及第二输入端子，被赋予差动输入；

第一及第二输入晶体管，栅极分别与所述第一及第二输入端子连接；

第一及第二电容器件；

第一开关部，根据控制时钟，按相位切换所述第一及第二电容器件的一端与所述第一及第二输入晶体管的漏极之间的连接；和

第二开关部，根据控制时钟，按相位切换所述第一及第二电容器件的另一端与所述第一及第二输入端子之间的连接。

8.根据权利要求7所述的差动放大器，其特征在于，

所述第一开关部具备：

第一及第二开关，分别设置在所述第一电容器件的一端与所述第一及第二输入晶体管的漏极之间；和

第三及第四开关，分别设置在所述第二电容器件的一端与所述第一及第二输入晶体管的漏极之间；

所述第二开关部具备：

第五及第六开关，分别设置在所述第一电容器件的另一端与所述第一及第二输入端子之间；和

第七及第八开关，分别设置在所述第二电容器件的另一端与所述第一及第二输入端子之间。

9.根据权利要求7所述的差动放大器，其特征在于，

所述第一开关部在第一相位的情况下，将所述第一电容器件的一端与所述第一输入晶体管的漏极连接并且将所述第二电容器件的一端与所述第二输入晶体管的漏极连接，在第二相位的情况下，将所述第二电容器件的一端与所述第一输入晶体管的漏极连接并且将所述第一电容器件的一端与所述第二输入晶体管的漏极连接；

所述第二开关部在所述第一相位的情况下，将所述第一电容器件的另一端与所述第一输入端子连接并且将所述第二电容器件的另一端与所述第二输入端子连接，在所述第二相位的情况下，将所述第二电容器件的另一端与所述第一输入端子连接并且将所述第一电容器件的另一端与所述第二输入端子连接。

10.根据权利要求7所述的差动放大器，其特征在于，

该差动放大器在流水线AD变换器中的两个增益级之间以分时的方式被共用。

11.根据权利要求7所述的差动放大器，其特征在于，

所述第一及第二电容器件分别由第一及第二虚拟晶体管构成；

所述第一及第二虚拟晶体管的漏极与所述第一开关部连接，并且栅极与所述第二开关部连接。

12.根据权利要求11所述的差动放大器，其特征在于，

所述第一开关部具备：

第一及第二开关，分别设置在所述第一虚拟晶体管的漏极与所述第一及第二输入晶体管的漏极之间；和

第三及第四开关，分别设置在所述第二虚拟晶体管的漏极与所述第一及第二输入晶体管的漏极之间；

所述第二开关部具备：

第五及第六开关，分别设置在所述第一虚拟晶体管的栅极与所述第一及第二输入端子之间；和

第七及第八开关，分别设置在所述第二虚拟晶体管的栅极与所述第一及第二输入端子之间。

13.一种流水线AD变换器，是具备增益级的流水线AD变换器，其特征在于，

所述增益级具备：

权利要求1所述的差动放大器；

采样电容器件；和

开关，设置在所述差动放大器的所述第一及第二输入端子与所述采样电容器件之间；

将使所述开关断开的控制时刻设定得比使所述差动放大器的所述开关部断开的控制时刻早。

14.一种流水线AD变换器，是具备增益级的流水线AD变换器，其特征在于，

所述增益级具备：

权利要求7所述的差动放大器；

采样电容器件；和

开关，设置在所述差动放大器的所述第一及第二输入端子与所述采样电容器件之间；

将使所述开关断开的控制时刻设定得比使所述差动放大器的所述第一及第二开关部断开的控制时刻早。

Images