DE102012205251A1 - Halbleiterbearbeitungsverfahren - Google Patents

Halbleiterbearbeitungsverfahren Download PDF

Info

Publication number
DE102012205251A1
DE102012205251A1 DE201210205251 DE102012205251A DE102012205251A1 DE 102012205251 A1 DE102012205251 A1 DE 102012205251A1 DE 201210205251 DE201210205251 DE 201210205251 DE 102012205251 A DE102012205251 A DE 102012205251A DE 102012205251 A1 DE102012205251 A1 DE 102012205251A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
wafer
semiconductor
substrate
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201210205251
Other languages
English (en)
Inventor
Karl Priewasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102012205251A1 publication Critical patent/DE102012205251A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Bearbeitungsverfahren für einen Halbleiterwafer mit einem Einrichtungsbereich, an dem eine Vielzahl an Halbleitereinrichtungen jeweils in einer Vielzahl an Bereichen ausgebildet ist, die durch eine Vielzahl an sich schneidenden Trennlinien unterteilt werden, die an der Vorderseite des Halbleiterwafers ausgebildet sind, und einem Umfangsgrenzbereich, der den Einrichtungsbereich umgibt. Das Bearbeitungsverfahren umfasst einen Schutztape-Befestigungsschritt des Befestigens eines Schutztapes an der Vorderseite des Halbleiterwafers, einen Schleifschritt des Schleifens der Rückseite des Halbleiterwafers in einem zentralen Bereich, der dem Einrichtungsbereich entspricht, um dadurch eine kreisförmige Ausnehmung und einen ringförmigen Vorsprung, der die kreisförmige Ausnehmung umgibt, auszubilden, einen Substratvorsehschritt des Anlegens eines Haftmittels an nur einen äußeren Umfangsabschnitt des Halbleiterwafers, um ein Substrat an die Vorderseite des Halbleiterwafers zu bonden; und einen zusätzlichen Bearbeitungsschritt des Durchführens einer zusätzlichen Bearbeitung an dem Halbleiterwafer in dem Zustand, in dem das Substrat an die Vorderseite des Halbleiterwafers gebondet ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Halbleiterbearbeitungsverfahren (engl.: semiconductor wafer processing method), welches die Handhabbarkeit eines Halbleiterwafers mit verringerter Dicke nicht beeinträchtigt.
  • Stand der Technik
  • Bei einem Halbleitereinrichtungsherstellprozess werden Trennungslinien genannt Straßen in einem Gittermuster an einer Vorderseite eines im Wesentlichen diskförmigen Halbleiterwafers angeordnet, um dadurch eine Vielzahl an Regionen zu unterteilen, wobei in jeder dieser Regionen Einrichtungen, wie beispielsweise ICs und LSIs ausgebildet sind. Der Halbleiterwafer wird entlang der Straßen verwendend eine Schneidvorrichtung geschnitten, um dadurch den Halbleiterwafer in individuelle Halbleiterchips (Einrichtungen) zu unterteilen. Vor dem Schneiden des Halbleiterwafers entlang der Straßen wird eine Rückseite des Halbleiterwafers geschliffen, um die Dicke des Halbleiterwafers auf eine vorgegebene Dicke zu reduzieren. Um in den letzten Jahren eine Reduzierung der Größe und des Gewichts von elektrischer Ausstattung/Equipment zu erreichen, wurde es notwendig, die Dicke eines Wafers weiter auf beispielsweise ungefähr 50 μm zu reduzieren. Solch ein dünner Wafer, der auf diese Weise geschliffen wurde, ist schwierig zu handhaben und es besteht daher eine Möglichkeit einer Beschädigung des Wafers während des Transports oder dergleichen. Um diesem Problem Herr zu werden, wurde in dem veröffentlichten japanischen Patent JP 2007-19461 ein Schleifverfahren vorgeschlagen, sodass die Rückseite eines Wafers nur an einem zentralen Abschnitt geschliffen wird, der einem Einrichtungsbereich entspricht, der an der Vorderseite des Wafers ausgebildet ist, um dadurch eine kreisförmige Ausnehmung an diesem zentralen Abschnitt auszubilden und um folglich einen ringförmigen Vorsprung an der Rückseite des Wafers an einem Umfangsabschnitt, der einem Umfangsgrenzbereich umgebend den Einrichtungsbereich entspricht, auszubilden.
  • Als eine weitere Maßnahme, um die Handhabung solch eines dünnen Wafers zu erleichtern, wird die Verwendung eines Substrats genannt eine Abstützplatte in dem japanischen Patent JP 2004-207606 beispielsweise offenbart. Im Allgemeinen ist das Substrat an einer Vorderseite eines Wafers befestigt und eine Rückseite des Wafers wird anschließend mittels einer Schleifvorrichtung geschliffen. Anschließend wird der Wafer einer vorgegebenen Bearbeitung je nach Notwendigkeit ausgesetzt und das Substrat wird anschließend von dem Wafer entfernt. Der Wafer wird anschließend mittels einer Schneidvorrichtung geschnitten, um individuelle Einrichtungen zu erhalten.
  • Als neue dreidimensionale Anordnungstechnik wurde vor kurzem eine Stapeltechnik, bei der eine Vielzahl an Halbleiterchips gestapelt wird und Durchgangselektroden (engl.: through electrodes), die durch die gestapelten Halbleiterchips penetrieren, ausgebildet sind, um diese Halbleiterchips zu verbinden oder eine Stapeltechnik, bei der eine Vielzahl an Halbleiterwafern gestapelt wird und Durchgangselektroden, die durch die gestapelten Halbleiterwafer penetrieren, ausgebildet werden, um diese Halbleiterwafer zu verbinden, entwickelt.
  • Zusammenfassung der Erfindung
  • Das Substrat ist mittels eines Haftvermittlers an der Vorderseite des Halbleiterwafers befestigt und die Einrichtungsfläche des Wafers ist als eine mikroskopische Struktur ausgebildet. Demgemäß ist es nach dem Entfernen des Substrats von dem Wafer schwierig, das Haftmittel zu entfernen, das in dieser mikroskopischen (unebenen) Struktur verbleibt. Ferner muss das beim Schleifen des Wafers zu verwendende Substrat einen hohen Ebenheitsgrad aufweisen und solch ein Substrat mit einer hohen Ebenheit (engl.: flatness) ist sehr teuer. Demgemäß wird ein Verfahren zum Schleifen des Wafers ohne Verwendung solch eines Substrats gewünscht.
  • Auf der anderen Seite ist es bei der dreidimensionalen Anbringtechnik verwendend Durchgangselektroden notwendig einen Halbleiterwafer mit Durchgangselektroden herzustellen. Die Herstellung eines Halbleiterwafers mit Durchgangselektroden benötigt verschiedene Bearbeitungen, umfassend das Ausbilden der Durchgangselektroden, das Ausbilden von Vorsprüngen an der Vorderseite des Wafers, und das Ausbilden einer Folie an der Rückseite des Wafers. Jedoch können die folgenden Probleme auftreten. Im Allgemeinen weist ein Halbleiterwafer zur Verwendung bei der dreidimensionalen Anordnung eine Dicke von 50 μm oder weniger auf. Demgemäß muss als Maßnahme gegen einen scharfen Rand beim Schleifen des Wafers, der Wafer einer Randbearbeitung (engl.: edge trimming) vor dem Schleifen ausgesetzt werden, wodurch mühevolle Schritte durchgeführt werden müssen.
  • Bei dem Vorgang des Herstellens eines Halbleiterwafers mit Durchgangselektroden ist es notwendig eine Wärmebehandlung, wie beispielsweise einen Metallfolienausbildungsschritt, umfassend Erwärmung auf ungefähr 450°C und einen Rückflussschritt (engl.: reflow step), umfassend Erwärmen auf ungefähr 200°C durchzuführen. Demgemäß, in dem Fall, dass ein Substrat mittels eines Haftvermittlers an der Vorderseite des Wafers befestigt wird, kann das Haftmittel an der Einrichtungsoberfläche des Wafers nach dem Durchführen der oben erwähnten Wärmebehandlung verbleiben. Ferner ist das Haftmittel, das solchen hohen Temperaturen widerstehen kann, teuer.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung ein Halbleiterwaferbearbeitungsverfahren zur Verfügung zu stellen, das die obigen Probleme des Stands der Technik lösen kann.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Bearbeitungsverfahren für einen Halbleiterwafer mit einem Einrichtungsbereich, in dem eine Vielzahl an Halbleitereinrichtungen jeweils in einer Vielzahl an Bereichen ausgebildet ist, die durch eine Vielzahl an sich schneidenden Trennungslinien, die an der Vorderseite des Halbleiterwafers ausgebildet sind, unterteilt ist und einen Umfangstrennbereich, der den Einrichtungsbereich umgibt, vorgesehen, wobei das Bearbeitungsverfahren, umfasst einen Schutztape-Befestigungsschritt des Befestigens eines Schutztapes/Schutzbandes an der Vorderseite des Halbleiterwafers; einen Schleifschritt des Schleifens der Rückseite des Halbleiterwafers in einem zentralen Bereich, der dem Einrichtungsbereich entspricht, um dadurch eine kreisförmige Ausnehmung und einen ringförmigen Vorsprung, umfassend den Umfangsgrenzbereich, der die kreisförmige Ausnehmung nach dem Durchführen des Schutztape-Befestigungsschritts umgibt, auszubilden; einen Schutztape-Entfernungsschritt des Entfernens des Schutztapes von der Vorderseite des Halbleiterwafers nach dem Durchführen des Schleifschrittes; einen Substratvorsehschritt des Anlegens eines Haftmittels/Haftvermittlers an nur einem äußeren Umfangsabschnitt des Halbleiterwafers, um ein Substrat an die Vorderseite des Halbleiterwafers nach dem Durchführen des Schutztape-Entfernungsschritts zu bonden; und einen zusätzlichen Bearbeitungsschritt des Durchführens einer zusätzlichen Bearbeitung an dem Halbleiterwafer nach dem Durchführen des Substratvorsehschrittes.
  • Bevorzugt umfasst das Halbleiterbearbeitungsverfahren gemäß der vorliegenden Erfindung ferner einen kreisförmigen Schneideschritt des kreisförmigen Schneidens des Halbleiterwafers, um dadurch den Einrichtungsbereich von dem Umfangsgrenzbereich nach dem zusätzlichen Bearbeitungsschritt zu trennen.
  • Bei dem Halbleiterwaferbearbeitungsverfahren gemäß der vorliegenden Erfindung wird das Schutztape an der Vorderseite des Halbleiterwafers ohne Verwendung eines Substrates beim Schleifen des Halbleiterwafers befestigt, um die kreisförmige Ausnehmung an der Rückseite des Halbleiterwafers in seinem zentralen Bereich, der dem Einrichtungsbereich entspricht, auszubilden. Demgemäß wird ein teures Substrat beim Schleifen des Halbleiterwafers nicht benötigt und das Problem des scharfen Randes nach dem Schleifen tritt nicht auf. Ferner wird durch Vorsehen des Substrats an dem Halbleiterwafer das Haftmittel nur an dem äußeren Umfangsabschnitt des Halbleiterwafers angewendet, um das Substrat an die Vorderseite des Halbleiterwafers zu bonden. Demgemäß verbleibt das Haftmittel sogar nach der Wärmebehandlung nicht in dem Einrichtungsbereich. Zusätzlich kann der Betrag an Haftmittelmaterial, das beim Vorsehen des Substrats an dem Halbleiterwafer zu verwenden ist, reduziert werden.
  • Das obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung und die Art der Umsetzung von dieser werden besser ersichtlich und die Erfindung selbst wird am besten verstanden durch das Studium der folgenden Beschreibung und den angehängten Ansprüchen unter Bezugnahme auf die beigefügten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Flussdiagramm, das ein Halbleiterwaferbearbeitungsverfahren gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 ist ein Flussdiagramm, das eine Fortsetzung des Halbleiterwaferbearbeitungsverfahrens von 1 zeigt;
  • 3 ist eine perspektivische Ansicht eines Halbleiterwafers, wenn von einer Vorderseite betrachtet;
  • 4 ist eine Schnittansicht, die einen Zustand zeigt, in dem ein Schutztape an der Vorderseite des Halbleiterwafers mit Durchgangselektroden befestigt wird;
  • 5 ist eine perspektivische Ansicht, die eine Schleifvorrichtung zum Durchführen eines Schleifschritts zeigt;
  • 6 ist eine Draufsicht zum Darstellen des Schleifschritts;
  • 7A ist eine Schnittansicht des Hableiterwafers, der durch Durchführen des Schleifschrittes bearbeitet wurde;
  • 7B ist eine Schnittansicht, die einen Schutztapeentfernungsschritt zeigt;
  • 8A ist eine Schnittansicht, die eine Fortsetzung zeigt, bei der ein Substrat an der Vorderseite des Halbleiterwafers vorgesehen ist;
  • 8B ist eine schematische Draufsicht, die eine Bonding-Position zeigt;
  • 8C ist eine schematische Draufsicht, die eine Modifizierung der Bonding-Position zeigt;
  • 9 ist eine Schnittansicht, die eine Modifizierung des Bonding-Verfahrens, das in 8A gezeigt ist, darstellt;
  • 10 ist eine Schnittansicht des Halbleiterwafers, der durch Durchführen eines Durchgangselektrodenprojizierschritts bearbeitet wurde;
  • 11A ist eine Schnittansicht, die einen Zustand zeigt, in dem ein Substrat an der Vorderseite eines weiteren Halbleiterwafers ohne Durchgangselektroden vorgesehen ist;
  • 11B ist eine Schnittansicht des Halbleiterwafers nachdem die Durchgangselektrode in dem Halbleiterwafer ausgebildet wurden und anschließend der Durchgangselektrodenprojizierschritt durchgeführt wird;
  • 12A ist eine Schnittansicht, die einen Schleifschritt für einen ringförmigen Vorsprung darstellt;
  • 12B ist eine Schnittansicht des Halbleiterwafers, der durch Durchführen des Schleifschrittes für den ringförmigen Vorsprung bearbeitet wurde;
  • 13A ist eine Schnittansicht, die einen Zustand zeigt, in dem ein zweites Substrat an der Rückseite des Hableiterwafers vorgesehen ist;
  • 13B ist eine Schnittansicht, die einen Zustand zeigt, in dem der in 13A gezeigte Wafer invertiert ist und das Substrat anschließend entfernt wird;
  • 13C ist eine Schnittansicht, die einen kreisförmigen Schneidschritt zum Separieren eines Einrichtungsbereichs von dem zweiten Substrat zeigt;
  • 14A ist eine Schnittansicht zum Darstellen eines Schleifschritts für den ringförmigen Vorsprung bei einem Bearbeitungsverfahren gemäß einer zweiten Ausführungsform;
  • 14B ist eine Schnittansicht des Halbleiterwafers, der durch Durchführen des Schleifschritts für den ringförmigen Vorsprung bearbeitet wurde;
  • 14C ist eine Schnittansicht, die einen Zustand zeigt, bei dem eine Schutzlage an der Rückseite des Halbleiterwafers vorgesehen ist;
  • 14D ist eine Schnittansicht, die einen Zustand zeigt, in dem der in 14C gezeigte Halbleiterwafer invertiert ist und das Substrat als nächstes kreisförmig geschnitten wird, um entfernt zu werden;
  • 14E ist eine Schnittansicht, die einen Zustand zeigt, in dem das Substrat entfernt wird und ein zusätzlicher Vorderseiten-Bearbeitungsschritt anschließend durchgeführt wird;
  • 15A ist eine Schnittansicht, die einen Durchgangselektrodenprojizierschritt bei einem Halbleiterbearbeitungsverfahren gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • 15B ist eine Schnittansicht, die einen Zustand zeigt, bei dem der in 15A gezeigte Halbleiterwafer invertiert ist, und das Substrat anschließend kreisförmig geschnitten wird, um entfernt zu werden;
  • 15C ist eine Schnittansicht, die einen zusätzlichen Vorderseiten-Bearbeitungsschritt zeigt; und
  • 15D ist eine Schnittansicht, die einen Zustand zeigt, bei dem der Halbleiterwafer kreisförmig geschnitten wird, um einen Einrichtungsbereich abzutrennen.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Einige bevorzugte Ausführungsformen der vorliegenden Erfindung werden nun im Detail unter Bezugnahme auf die Zeichnungen beschrieben. Bezugnehmend auf 1 und 2 wird eine Serie an Flussdiagrammen gezeigt, die ein Halbeiterbearbeitungsverfahren gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigen. Bezugnehmend auf 3 wird ein Halbleiterwafer 11 gezeigt, der mit dem Halbleiterwaferbearbeitungsverfahren gemäß der ersten bevorzugten Ausführungsform zu bearbeiten ist. Wie in 3 gezeigt, wird der Halbleiterwafer 11 aus einem Silikonwafer mit einer Dicke von beispielsweise 700 μm ausgebildet. Eine Vielzahl an kreuzenden Straßen 13 ist an der Vorderseite 11a des Halbleiterwafers 11 ausgebildet, wodurch eine Vielzahl an rechteckförmigen Regionen unterteilt wird, in denen eine Vielzahl an Einrichtungen wie beispielsweise ICs und LSIs jeweils ausgebildet ist. Die Vorderseite 11a des Halbleiterwafers 11 umfasst einen Einrichtungsbereich 17, in dem die Einrichtungen 15 ausgebildet sind, und einen Umfangsgrenzbereich 19, der den Einrichtungsbereich 17 umgibt. Der äußere Umfang des Halbleiterwafers 11 ist mit einer Kerbe 21 als einer Markierung zum Anzeigen der Kristallorientierung des Halbleiterwafers versehen.
  • Bei dem Halbleiterwafer-Bearbeitungsverfahren gemäß der ersten bevorzugten Ausführungsform wird Schritt S10 des Flussdiagramms, das in 1 gezeigt ist, zunächst als ein Schutztape-Befestigungsschritt durchgeführt, um ein Schutztape (engl.: protective tage) an der Vorderseite 11a des Halbleiterwafers 11 zu befestigen. Wie in 4 gezeigt, weist der Halbleiterwafer 11 eine Vielzahl an Durchgangselektroden 12 auf und ein Schutztape 14 wird an der Vorderseite 11a des Halbleiterwafers 11 befestigt. Anschließend wird Schritt S11, wenn notwendig, durchgeführt, um die gesamte Rückseite 11b des Hableiterwafers 11 an einer Position zu schleifen, die mit einem Pfeil A in 4 gezeigt ist, wodurch die Dicke des Halbleiterwafers 11 auf 400 μm reduziert wird. Jedoch ist dieser Schleifschritt nicht immer bei dem Bearbeitungsverfahren der vorliegenden Erfindung notwendig.
  • Anschließend wird Schritt S12 als ein Schleifschritt durchgeführt, um die Rückseite 11b des Halbleiterwafers in einem zentralen Bereich, der dem Einrichtungsbereich 17 entspricht, zu schleifen, wodurch eine kreisförmige Ausnehmung und ein ringförmiger Vorsprung, der die kreisförmige Ausnehmung umgibt, ausgebildet wird. Dieser Schleifschritt wird nun unter Bezugnahme auf 5 und 6 beschrieben. Wie in 5 gezeigt, wird der Halbleiterwafer unter Unterdruck an einem Spanntisch 16 einer Schleifvorrichtung in dem Zustand gehalten, in dem das Schutztape 14, das an der Vorderseite 11a des Halbleiterwafers 11 befestigt ist, in Kontakt mit der Oberfläche des Spanntisches 16 steht. Die Schleifvorrichtung umfasst eine Schleifeinheit 18 zum Schleifen der Rückseite 11b des Halbleiterwafers 11, der an dem Spanntisch 16 gehalten wird. Die Schleifeinheit 18 umfasst ein Gehäuse 20, eine Spindel 22, die rotierbar in dem Gehäuse 20 untergebracht ist, ein Rad 24, das an dem unteren Ende der Spindel 22 fixiert ist, und ein Schleifrad 26, das entfernbar an der unteren Oberfläche des Rads 24 befestigt ist. Das Schleifrad 26 umfasst eine ringförmige Basis 28 und eine Vielzahl an abrasiven Elementen 30, die an der unteren Oberfläche der ringförmigen Basis 28 befestigt sind, um entlang des äußeren Umfangs der ringförmigen Basis 28 angeordnet zu sein.
  • Bei dem Schleifschritt S12 wird der Spanntisch 16 mit 300 U/min beispielsweise in der mit dem Pfeil a gezeigten Richtung gedreht und das Schleifrad 600 wird mit beispielsweise 6000 U/min in der mittels eines Pfeils b in 5 und 6 gezeigten Richtung gedreht. Zur selben Zeit wird ein Schleifeinheit-Zuführmechanismus (nicht gezeigt) angetrieben, um die abrasiven Elemente 30 des Schleifrads 26 in Kontakt mit der Rückseite 11b des Halbleiterwafers 11 zu bringen. Ferner wird das Schleifrad 26 nach unten um einen vorgegebenen Betrag bei einer vorgegebenen Zuführgeschwindigkeit zugeführt. Im Ergebnis wird die Rückseite 11b des Halbleiterwafers 11 an ihrem zentralen Bereich entsprechend dem Einrichtungsbereich 17 geschliffen, um eine kreisförmige Ausnehmung 32 mit einer vorgegebenen Tiefe (beispielsweise 50 μm für die Dicke des zentralen Abschnitts, der der kreisförmigen Ausnehmung 32 entspricht) auszubilden und im Ergebnis einen ringförmigen Vorsprung 34 um die kreisförmige Ausnehmung 32, wie in 7A gezeigt, auszubilden. Demgemäß wird der kreisförmige Vorsprung 34 als der verbleibende Umfangsabschnitt ausgebildet, der dem Umfangsgrenzbereich 19 entspricht.
  • Der Zusammenhang zwischen dem Halbleiterwafer 11, der an dem Spanntisch 16 gehalten wird, und den abrasiven Elementen 30 des Schleifrades 26 wird nun unter Bezugnahme auf 6 beschrieben. Das Zentrum P1 der Rotation des Spanntisches 16 und das Zentrum P2 der Rotation des Rings der abrasiven Elemente 30, die ringförmig an der ringförmigen Basis 28 des Schleifrades 26 angeordnet sind, weichen voneinander, wie in 6 gezeigt, ab. Ferner ist der äußere Durchmesser des Rings der abrasiven Elemente 30 kleiner eingestellt als der Durchmesser des Grenzkreises 30 zwischen dem Einrichtungsbereich 17 und dem Umfangsgrenzbereich 19 des Halbleiters 11. Ferner ist der äußere Durchmesser des Rings der abrasiven Elemente 30 größer eingestellt als der Radius des Grenzkreises 35. Demgemäß verläuft der Ring der abrasiven Elements 30 durch das Zentrum P1 der Rotation des Spanntisches 16.
  • Nach dem Durchführen des oben erwähnten Schleifschritts wird der Schritt S13 als ein Schutztape-Entfernungsschritt durchgeführt, um das Schutztape 14 von der Vorderseite 11a des Halbleiterwafers 11 abzuziehen (zu entfernen). 7B ist eine Schnittansicht, die diesen Schutztape-Entfernungsschritt zeigt. Anschließend wird Schritt S14 als ein Substratvorsehschritt durchgeführt, um ein Haftmittel nur an einem äußeren Umfangsabschnitt des Halbleiterwafers 11 vorzusehen, wodurch ein Substrat an der Vorderseite 11a des Halbleiterwafers 11 gebondet wird. Im Speziellen, wie in 8A und 8B gezeigt, wird ein Haftmittel 38 an der Vorderseite 11a des Halbleiterwafers 11 an nur einem äußeren Umfangsabschnitt davon angelegt und ein Substrat 36 wird anschließend an der Vorderseite 11a des Halbleiterwafers 11 vorgesehen. Bevorzugt wird wärmefestes Haftmittel als das Haftmittel 38 verwendet.
  • In dieser bevorzugten Ausführungsform ist das Substrat 36 aus einem Silikonwafer ausgebildet. Als eine Modifizierung kann das Substrat 36 aus Glas ausgebildet sein. Als ein Verfahren zum Anlegen des Haftmittels 38 wird das Haftmittel 38 kontinuierlich an der Vorderseite 11a über den äußeren Umfang des Halbleiterwafers 11 in dieser bevorzugten Ausführungsform, wie in 8B gezeigt, angelegt. Als eine Modifizierung kann das Haftmittel 38 diskret an der Vorderseite 11a über den äußeren Umfang des Halbleiterwafers 11, wie in 8C gezeigt, angelegt werden, wodurch das Substrat 36 an den Halbleiterwafer 11 gebondet wird.
  • Eine weitere Modifizierung ist in 9 gezeigt. Wie in 9 gezeigt, wird das Substrat 36 zunähst in engen Kontakt mit der Vorderseite 11a des Halbleiterwafers 11 gebracht und das Haftmittel 38 wird anschließend an den äußeren Umfangsoberflächen des Halbleiterwafers 11 und an das Substrat 36 entlang eines engen Kontaktabschnitts davon angelegt, wodurch das Substrat 36 mittels des Haftmittels 38 an der Vorderseite 11a des Halbleiterwafers 11 gebondet wird. Auch in diesem Fall kann das Haftmittel 38 kontinuierlich über den äußeren Umfang des Abschnitts mit engem Kontakt angelegt werden oder kann diskret über den äußeren Umfang des Abschnitts mit engem Kontakt angelegt werden.
  • Nach dem Durchführen des Substratvorsehschritts, der oben erwähnt wurde, wird Schritt S15 als ein Durchgangselektrodenausbildungsschritt durchgeführt, um Durchgangselektroden gemäß der Art eines zu bearbeitenden Halbleiterwafers auszubilden, also gemäß der Art, die bei einem jeweiligen Halbleiterwafer zu verwenden ist. Beispielsweise werden in dem Fall, dass der Halbleiterwafer ein Halbleiterwafer 11A ohne Durchgangselektroden ist, wie in 11A gezeigt, eine Vielzahl an Durchgangselektroden 12 in dem Halbleiterwafer 11A in dem Zustand ausgebildet, in dem das Substrat 36 an der Vorderseite 11a des Halbleiterwafers 11A, wie in 11B gezeigt, vorgesehen ist.
  • Anschließend wird Schritt S16 als ein Durchgangselektrodenprojizierschritt durchgeführt, um die Bodenoberfläche der kreisförmigen Ausnehmung 32 durch Trockenätzen, wie beispielsweise Plasmaätzen oder Nassätzen, wie chemisches, mechanisches Polieren (CMP), zu ätzen, wodurch die Durchgangselektroden 12 von der Bodenoberfläche der kreisförmigen Ausnehmung 32, wie in 10 und 11B gezeigt, hervorstehen.
  • Anschließend wird Schritt S16 als ein zusätzlicher Ausnehmungsbearbeitungsschritt durchgeführt, um eine zusätzliche Bearbeitung umfassend Wärmebehandlung und chemische Behandlung an der Bodenoberfläche der kreisförmigen Ausnehmung 32 durchzuführen. Beispielsweise umfasst dieser zusätzliche Bearbeitungsschritt einen Metallfolienausbildungsschritt zum Ausbilden einer Metallfolie an der Bodenoberfläche der kreisförmigen Ausnehmung 32.
  • Anschließend wird Schritt S18 als ein Schleifschritt für den ringförmigen Vorsprung (engl.: annular projection grinding step) durchgeführt, um den ringförmigen Vorsprung 34 des Halbleiterwafers 11 zu schleifen. Bei diesem Schleifschritt für den ringförmigen Vorsprung wird das Substrat 36 unter Unterdruck auf einem Spanntisch einer Schleifvorrichtung (nicht gezeigt) gehalten und der ringförmige Vorsprung 34 wird bis zu einer Position H1, die in 12A gezeigt ist, durch Verwenden eines Schleifrades geschliffen, wodurch im Wesentlichen der ringförmige Vorsprung 34 entfernt wird. 12B zeigt einen Zustand, in dem der ringförmige Vorsprung im Wesentlichen mittels dieses Schleifschrittes für den ringförmigen Vorsprung entfernt wurde.
  • Anschließend wird Schritt S19 als ein Schutzelementvorsehschritt durchgeführt. Wie in 13A gezeigt, wird der Schutzelementvorsehschritt durch Anlegen eines Haftmittels 42 an dem äußeren Umfangsabschnitt der Rückseite 11b des Halbleiterwafers 11 und durch Bonden eines Schutzelements (zweites Substrat) 40 durch das Haftmittel 42 an die Rückseite 11b des Halbleiterwafers 11 angelegt. Ähnlich zu dem Haftmittel 38 wird ein wärmefestes Haftmittel bevorzugt als das Haftmittel 42 verwendet. Ferner kann das Haftmittel 42 kontinuierlich an der Rückseite 11b über den äußeren Umfang des Halbleiterwafers 11 angewendet werden oder es kann diskret an der Rückseite 11b über den äußeren Umfang des Halbleiterwafers 11 angewendet werden.
  • Anschließend wird der in 13A gezeigte Zustand zu dem in 13B gezeigten Zustand invertiert und das Substrat 36 wird von der Vorderseite 11a des Halbleiterwafers 11 entfernt (Schritt S20 als ein Substratentfernungsschritt). Anschließend wird Schritt S21 als ein zusätzlicher Vorderseitenbearbeitungsschritt durchgeführt, um eine zusätzliche Bearbeitung an der Vorderseite 11a des Halbleiterwafers 11 durchzuführen. Dieser zusätzliche Vorderseitenbearbeitungsschritt umfasst einen Beulen/Kontaktflächenausbildungsschritt (engl.: bump forming step) und beispielsweise einen Rückflusslötschritt (engl.: reflow soldering step). Anschließend wird Schritt S22 als ein kreisförmiger Schneidschritt (engl.: circular cutting Stepp) durchgeführt. Wie in 13C gezeigt, wird der kreisförmige Schneidschritt durch kreisförmiges Schneiden des Halbleiterwafers 11 entlang einer kreisförmigen Linie R1 durch Verwenden eines Schneidmessers oder eines Laserstrahls durchgeführt, wodurch ein zentraler Abschnitt des Halbleiterwafers 11, der dem Einrichtungsbereich 17 entspricht, erhalten wird.
  • Bezugnehmend als nächstes auf 14A bis 14E wird eine Serie an Bearbeitungsschritten gemäß einer zweiten bevorzugten Ausführungsform nach dem zusätzlichen Ausnehmungsbearbeitungsschritt von Schritt S17 gezeigt. 14A zeigt einen ringförmigen Vorsprungsschleifschritt (engl.: annular projection grinding step) ähnlich zu dem in 12A gezeigten Schritt und 14B zeigt einen Zustand, der ähnlich zu dem in 12B gezeigten Zustand ist, nach dem Durchführen des Schleifschrittes für den ringförmigen Vorsprung. In der zweiten bevorzugten Ausführungsform wird ein Haftmittel 46 an dem äußeren Umfangsabschnitt der Rückseite 11B des Halbleiterwafers 11 angelegt und ein Schutzelement (Schutzlage) 44 wird durch das Haftmittel 46 an die Rückseite 11b des Halbleiterwafers 11, wie in 14C gezeigt, gebondet.
  • Anschließend wird der in 14C gezeigte Zustand hin zu dem in 14D gezeigten Zustand invertiert und der Halbleiterwafer 11 wird unter Ansaugen mittels des Schutzelements 44 an einem Spanntisch einer Schneidvorrichtung oder einer Laserbearbeitungsvorrichtung gehalten. In diesem Zustand wird das Substrat 36 kreisförmig entlang einer kreisförmigen Linie R32, gezeigt in 14D, durch Verwenden eines Schneidmessers oder eines Laserstrahls geschnitten, wodurch ein zentraler Abschnitt des Substrats 36, wie mittels eines Pfeils A in 14D gezeigt, entfernt wird. Anschließend wird das Schutzelement 44 von der Rückseite 11b des Halbleiterwafers 11, wie in 14E gezeigt, entfernt und ein zusätzlicher Vorderseitenbearbeitungsschritt umfassend einen Beulenausbildungsschritt und ein Rückflusslötschritt werden in diesem Zustand durchgeführt.
  • Anschließend, obwohl nicht gezeigt, wird der Halbleiterwafer 11 kreisförmig entlang einer kreisförmigen Linie R3, wie in einer dritten Ausführungsform (gezeigt in 15D) durch Verwenden eines Schneidmessers oder eines Laserstrahls, geschnitten, wodurch ein zentraler Abschnitt des Halbleiterwafers 11, der dem Einrichtungsbereich 17 entspricht, aus dem Zustand erhalten wird, in dem ein Umfangsabschnitt des Substrats 36 an dem Halbleiterwafer 11 vorgesehen ist.
  • Bezugnehmend als nächstes auf 15A bis 15D wird eine Reihe an Bearbeitungsschritten gemäß einer dritten bevorzugten Ausführungsform nach dem zusätzlichen Bearbeitungsschritt von Schritt S17 gezeigt. In dem in 15A gezeigten Zustand wird ein zusätzlicher Ausnehmungsbearbeitungsschritt umfassend einen Metallfolienausbildungsschritt durchgeführt. Anschließend wird der in 15A gezeigte Zustand hin zu dem in 15B gezeigten Zustand ohne Durchführen eines Schleifschritts für einen ringförmigen Vorsprung durchgeführt. In diesem Zustand wird das Substrat 36 kreisförmig entlang einer kreisförmigen Linie R2, die in 15B gezeigt ist, durch Verwenden eines Schneidmessers oder eines Laserstrahls geschnitten, wodurch ein zentraler Abschnitt des Substrate 36, wie mittels eines Pfeils A in 15B gezeigt ist, entfernt wird. 15C zeigt einen Zustand nach dem Entfernen des zentralen Abschnitts des Substrate 36. In dem in 15C gezeigten Zustand wird ein zusätzlicher Vorderseitenbearbeitungsschritt umfassend einen Beulenausbildungsschritt und einen Rückflusslötschritt durchgeführt.
  • Anschließend wird der Halbleiterwafer kreisförmig entlang einer kreisförmigen Linie R3, die in 15D gezeigt ist, durch Verwenden eines Schneidmessers oder eines Laserstrahls geschnitten, wodurch ein zentraler Abschnitt des Halbleiterwafers 11, der dem Einrichtungsbereich 17 entspricht, in dem Zustand, in dem ein Umfangsabschnitt des Substrats 36 an dem Halbleiterwafer 11 vorgesehen ist, erhalten wird.
  • Der zentrale Abschnitt des Halbleiterwafers 11, der dem Einrichtungsbereich 17, der durch die Bearbeitungsverfahren gemäß der ersten bis dritten oben erwähnten Ausführungsform erhalten wurde, entspricht, wird entlang der Trennungslinien 13 durch Verwenden eines Schneidmessers oder eines Lasers geschnitten, um die individuellen Halbleitereinrichtungen 15 zu erhalten.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Schutzbereich der Erfindung wird durch die angehängten Ansprüche festgelegt und alle Veränderungen und Modifizierungen, die in den Äquivalenzbereich des Schutzumfangs der Ansprüche fallen, werden daher von der Erfindung eingeschlossen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-19461 [0002]
    • JP 2004-207606 [0003]

Claims (2)

  1. Bearbeitungsverfahren für einen Halbleiterwafer mit einem Einrichtungsbereich, an dem eine Vielzahl an Halbleitereinrichtungen jeweils in einer Vielzahl an Bereichen ausgebildet ist, die durch eine Vielzahl an sich schneidenden Trennlinien unterteilt werden, die an der Vorderseite des Halbleiterwafers ausgebildet sind, und einem Umfangsgrenzbereich, der den Einrichtungsbereich umgibt, wobei das Bearbeitungsverfahren, umfasst: einen Schutztape-Befestigungsschritt des Befestigens eines Schutztapes an der Vorderseite des Halbleiterwafers; einen Schleifschritt des Schleifens der Rückseite des Halbleiterwafers in einem zentralen Bereich, der dem Einrichtungsbereich entspricht, um dadurch eine kreisförmige Ausnehmung und einen ringförmigen Vorsprung, umfassend den Umfangsgrenzbereich, der die kreisförmige Ausnehmung umgibt, nach dem Durchführen des Schutztape-Befestigungsschritts auszubilden; einen Schutztape-Entfernungsschritt des Entfernens des Schutztapes von der Vorderseite des Halbleiterwafers nach dem Durchführen des Schleifschritts; einen Substratvorsehschritt des Anlegens eines Haftmittels an nur einen äußeren Umfangsabschnitt des Halbleiterwafers, um ein Substrat an die Vorderseite des Halbleiterwafers nach dem Durchführen des Schutztape-Entfernungsschritts zu bonden; und einen zusätzlichen Bearbeitungsschritt des Durchführens einer zusätzlichen Bearbeitung an dem Halbleiterwafer nach dem Durchführen des Substratvorsehschritts.
  2. Bearbeitungsverfahren für einen Halbleiterwafer nach Anspruch 1, ferner umfassend: einen kreisförmigen Schneidschritt des kreisförmigen Schneidens des Halbleiterwafers, um dadurch den Einrichtungsbereich von dem Umfangsgrenzbereich nach dem Durchführen des zusätzlichen Bearbeitungsschritts zu trennen.
DE201210205251 2011-03-31 2012-03-30 Halbleiterbearbeitungsverfahren Pending DE102012205251A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-078852 2011-03-31
JP2011078852A JP5936312B2 (ja) 2011-03-31 2011-03-31 半導体ウエーハの加工方法

Publications (1)

Publication Number Publication Date
DE102012205251A1 true DE102012205251A1 (de) 2012-10-04

Family

ID=46845318

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210205251 Pending DE102012205251A1 (de) 2011-03-31 2012-03-30 Halbleiterbearbeitungsverfahren

Country Status (2)

Country Link
JP (1) JP5936312B2 (de)
DE (1) DE102012205251A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672664B2 (en) 2016-03-01 2020-06-02 Infineon Technologies Ag Composite wafer, semiconductor device, electronic component and method of manufacturing a semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9682539B2 (en) * 2012-07-30 2017-06-20 Erich Thallner Substrate composite, method and device for bonding of substrates
CN106796874B (zh) * 2014-10-10 2019-06-28 三菱电机株式会社 半导体装置的制造方法
JP6708257B2 (ja) * 2016-07-20 2020-06-10 三菱電機株式会社 半導体装置およびその製造方法
CN114378712B (zh) * 2021-12-30 2023-05-09 青岛嘉展力拓半导体有限责任公司 一种碳化硅减薄加工使弯曲度集中的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207606A (ja) 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd ウェーハサポートプレート
JP2007019461A (ja) 2005-04-27 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法及びウェーハ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011040511A (ja) * 2009-08-10 2011-02-24 Disco Abrasive Syst Ltd ウエーハの研削方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207606A (ja) 2002-12-26 2004-07-22 Disco Abrasive Syst Ltd ウェーハサポートプレート
JP2007019461A (ja) 2005-04-27 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法及びウェーハ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672664B2 (en) 2016-03-01 2020-06-02 Infineon Technologies Ag Composite wafer, semiconductor device, electronic component and method of manufacturing a semiconductor device
US11302579B2 (en) 2016-03-01 2022-04-12 Infineon Technologies Ag Composite wafer, semiconductor device and electronic component
US11848237B2 (en) 2016-03-01 2023-12-19 Infineon Technologies Ag Composite wafer, semiconductor device and electronic component

Also Published As

Publication number Publication date
JP5936312B2 (ja) 2016-06-22
JP2012216565A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102009004168B4 (de) Schichtbauelement-Herstellungsverfahren
DE102015208893B4 (de) Waferbearbeitungsverfahren
DE102015216619B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102013219271B4 (de) Schutzelement und Waferbearbeitungsverfahren
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102018205905A1 (de) SiC-Waferherstellungsverfahren
DE102010007769B4 (de) Waferbearbeitungsverfahren
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE102008058822A1 (de) Schleifscheibenanbringungsmechanismus
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102012205251A1 (de) Halbleiterbearbeitungsverfahren
DE102013205644A1 (de) Herstellverfahren für Chips mit Haftfolien
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE102011082244A1 (de) Waferbearbeitungsverfahren
DE102009004567A1 (de) Wafertrennverfahren
DE102021207672A1 (de) Si-substratherstellungsverfahren
DE102015208977A1 (de) Waferbearbeitungsverfahren und Zwischenelement
DE102020205233A1 (de) Bearbeitungsverfahren für einen verbundwafer
DE102019212101A1 (de) Halbleitersubstratbearbeitungsverfahren
DE102016224033A1 (de) Bearbeitungsverfahren für einen Wafer
DE102015204698A1 (de) Verfahren zum Teilen eines Wafers
DE102017219344B4 (de) Waferbearbeitungsverfahren
DE102020200724B4 (de) Trägerplattenentfernungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021687000

Ipc: H01L0021304000

R016 Response to examination communication