DE102012220161B4 - Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon - Google Patents

Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon Download PDF

Info

Publication number
DE102012220161B4
DE102012220161B4 DE102012220161.0A DE102012220161A DE102012220161B4 DE 102012220161 B4 DE102012220161 B4 DE 102012220161B4 DE 102012220161 A DE102012220161 A DE 102012220161A DE 102012220161 B4 DE102012220161 B4 DE 102012220161B4
Authority
DE
Germany
Prior art keywords
wafer
tapered portion
thickness
outer periphery
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012220161.0A
Other languages
English (en)
Other versions
DE102012220161A1 (de
Inventor
Karl Priewasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102012220161A1 publication Critical patent/DE102012220161A1/de
Application granted granted Critical
Publication of DE102012220161B4 publication Critical patent/DE102012220161B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

Waferbearbeitungsverfahren zum Reduzieren der Dicke eines Wafers (11) auf eine vorgegebene Dicke (t1), wobei der Wafer einen abgeschrägten Abschnitt (12) entlang des äußeren Umfangs davon aufweist, wobei das Waferbearbeitungsverfahren aufweist:einen Schritt zum Ausbilden eines geschichteten Wafers, bei dem ein Abstützsubstrat (23) an einer Vorderseite (11a) des Wafers befestigt wird, um dadurch einen geschichteten Wafer (25) auszubilden;einen Schritt zum Entfernen eines abgeschrägten Abschnitts (12), bei dem ein Schneidmesser (14) mit einer Rotationsachse, die parallel zu der Schichtungsrichtung des geschichteten Wafers ist, der durch den Schritt zum Ausbilden des geschichteten Wafers ausgebildet wird, so positioniert wird, dass der äußere Umfang des Schneidmessers auf den abgeschrägten Abschnitt des Wafers zeigt, und anschließendes Erwirken, dass das Schneidmesser in den Wafer von dem äußeren Umfang in Richtung des Zentrums davon schneidet, um dadurch teilweise den abgeschrägten Abschnitt in dem Bereich, der der vorgegebenen Dicke entspricht, von der Vorderseite des Wafers zu entfernen, wobei ein Teil des abgeschrägten Abschnitts an dem Wafer verbleibt; undeinen Schritt zum Reduzieren der Dicke, bei dem eine Rückseite (11b) des Wafers, der den geschichteten Wafer ausbildet, nach dem Durchführen des Schritts zum Entfernen des abgeschrägten Abschnitts, geschliffen wird, um dadurch die Dicke des Wafers auf die vorgegebene Dicke zu reduzieren.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Waferbearbeitungsverfahren zum Entfernen eines abgeschrägten Abschnitts, der entlang des äußeren Umfangs eines Wafers ausgebildet ist, und anschließendes Reduzieren der Dicke des Wafers auf eine vorgegebene Dicke.
  • Stand der Technik
  • Eine Vielzahl an Einrichtungen, wie beispielsweise ICs und LSIs ist an der Vorderseite eines Halbleiterwafers ausgebildet, um durch eine Vielzahl an querenden Unterteilungslinien (Straßen) unterteilt zu werden. Die Rückseite des Halbleiterwafers wird durch eine Schleifvorrichtung geschliffen, um die Dicke des Wafers auf eine vorgegebene Dicke zu reduzieren. Anschließend wird der Halbleiterwafer entlang der Trennlinien durch Verwenden einer Schneidvorrichtung (Trennvorrichtung; engl.: dicing apparatus) geschnitten, um dadurch die individuellen Einrichtungen zu erhalten, die voneinander getrennt wurden. Diese Einrichtungen werden in verschiedenen elektrischen Einrichtungen, wie beispielsweise Mobiltelefonen und persönlichen Computern, auf breiter Ebene verwendet. Die Schleifvorrichtung zum Schleifen der Rückseite des Wafers umfasst einen Spanntisch zum Halten des Wafers und eine Schleifeinheit mit einem rotierbaren Schleifrad, welches eine Vielzahl an abrasiven Elementen zum Schleifen des Wafers, der auf dem Spanntisch gehalten wird, aufweist. Durch Verwenden dieser Schleifvorrichtung kann der Wafer mit großer Genauigkeit geschliffen werden, um eine gewünschte Dicke zu erhalten.
  • Beim Schleifen der Rückseite des Wafers durch Verwenden der Schleifvorrichtung wird ein Schutztape an der Vorderseite des Wafers befestigt, um die Einrichtungen, die an der Vorderseite des Wafers ausgebildet sind, zu beschützen. Jedoch, wenn die Dicke des Wafers bei dem Schleifschritt auf ungefähr einige Zehntel Mikrometer reduziert wird, kann der Wafer nicht stabil mit dem Schutztape mit einem niedrigen Grad an Steifigkeit abgestützt werden, so dass der Wafer, der an dem Schutztape abgestützt wird, als Ganzes flexibel und daher unstabil wird. Demgemäß besteht ein Problem bei der Handhabung des Wafers bei dem Schleifschritt und jedem folgenden Schritt. Um die Handhabung des Wafers, der in dem Schleifschritt in seiner Dicke reduziert wurde, zu vereinfachen, wird in der JP 2000 - 158 334 A ein Verfahren mit den Schritten des Befestigens eines steifen Abstützsubstrats an der Vorderseite eines Wafers und anschließendes Schleifen der Rückseite des Wafers beschrieben.
  • Im Allgemeinen wird ein bogenförmiger abgeschrägter Abschnitt entlang des äußeren Umfangs eines Halbleiterwafers in dem Bereich von der Vorderseite zu der Rückseite des Halbleiterwafers ausgebildet. Demgemäß, wenn die Rückseite des Wafers geschliffen wird, um die Dicke des Wafers zu reduzieren, wird ein messerartiger Rand (traufenartiger Rand) durch eine bogenförmige Oberfläche des abgeschrägten Abschnitts und eine geschliffene Oberfläche des Wafers ausgebildet, was zu einer Gefahr und zum Absplittern des äußeren Umfangs des Wafers führt. Im Ergebnis tritt ein Problem auf, dass die Qualität von jeder Einrichtung reduziert sein kann oder der Wafer brechen kann. Um dieses Problem zu lösen, offenbart die JP 2000 - 173 961 A ein Halbleitereinrichtungsherstellverfahren mit den Schritten des Ausbildens einer eingeschnittenen Nut an der Vorderseite eines Halbleiterwafers entlang der Grenze zwischen einem flachen Abschnitt (Vorderseitenoberfläche) und einem abgeschrägten Abschnitt, der entlang des äußeren Umfangs des Wafers ausgebildet ist, und anschließendes Schleifen der Rückseite des Wafers, so dass die Dicke des Wafers weniger als die Tiefe der eingeschnittenen Nut wird.
  • US 2007 / 0 072 393 A1 betrifft ein Verfahren zum Zusammenbauen eines ersten und eines zweiten Materialwafers, beinhaltend ein Stutzen von zumindest dem ersten Wafer und ein Zusammenbauen des ersten und des zweiten Wafers.
  • DE 698 35 469 T2 betrifft ein Verfahren zum Herstellen eines Klebesubstrats, bestehend aus zwei aneinander geklebten Substraten.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Jedoch, in dem Fall, dass die eingeschnittene Nut an der Vorderseite des Wafers entlang der Grenze zwischen dem flachen Abschnitt und dem abgeschrägten Abschnitt des Wafers, wie bei dem Halbleitereinrichtungsherstellverfahren, das in der JP 2000 - 173 961 A offenbart ist, vor dem Befestigen eines Abstützsubstrats oder eines Schutztapes an der Vorderseite des Wafers ausgebildet wird, gibt es ein Problem, dass Schneidstaub zu der Vorderseite des Wafers schweben kann und an der Vorderseite von jeder Einrichtung anhaften kann, wodurch eine Reduzierung der Qualität von jeder Einrichtung erwirkt wird. Insbesondere in dem Fall eines Wafers mit einer Vielzahl an Festkörperbildsensoren, wie beispielsweise CCDs und CMOSs, gibt es ein fatales Problem, so dass die Bildaufnahmeleistungsfähigkeit der Festkörperbildsensoren reduziert sein kann. Ferner wird ein starkes Reinigen benötigt, um den Schneidstaub zu entfernen, der an der Vorderseite von jeder Einrichtung anhaftet.
  • In dem Fall des Entfernens des abgeschrägten Abschnitts nach dem Befestigen des Abstützsubstrats an der Vorderseite des Wafers muss der abgeschrägte Abschnitt (engl.: chamfered portion) von der Rückseite des Wafers in Richtung der Vorderseite davon entfernt werden, wodurch viel Zeit notwendig ist, um den Wafer zu bearbeiten. Ferner wird ein Schneidmesser mit einer Dicke, die größer ist als die Breite des abgeschrägten Abschnitts, benötigt, so dass die Kosten für das Schneidmesser selbst ansteigen. Zusätzlich ist die partielle Abnutzung des Schneidmessers anfällig dafür, dass sie aufgrund der kontinuierlichen Bearbeitung auftritt, wodurch die Anforderung des häufigen Auswechselns des Schneidmessers auftritt. In dem Fall des Verwendens eines Schneidmessers mit einer Dicke, die geringer ist als die Breite des abgeschrägten Abschnitts, muss ein kreisförmiges Schneiden mehrmals entlang des äußeren Umfangs des Wafers durchgeführt werden, was zu einer Reduzierung der Produktivität führt.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung ein Waferbearbeitungsverfahren zur Verfügung zu stellen, das die Dicke des Wafers auf eine vorgegebene Dicke ohne den Wafer zu beschädigen reduzieren kann, welches in einer kürzeren Zeitdauer bei geringeren Kosten im Vergleich zum Stand der Technik durchgeführt werden kann.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Waferbearbeitungsverfahren zum Reduzieren der Dicke eines Wafers auf eine vorgegebene Dicke zur Verfügung gestellt, wobei der Wafer einen abgeschrägten Abschnitt entlang des äußeren Umfangs davon aufweist, wobei das Waferbearbeitungsverfahren aufweist einen Schritt zum Ausbilden eines geschichteten Wafers (engl.: stacked wafer forming step), bei dem ein Abstützsubstrat an der Vorderseite des Wafers befestigt wird, um dadurch einen geschichteten Wafer auszubilden; einen Schritt zum Entfernen eines abgeschrägten Abschnitts (engl.: chamfered portion removing step), bei dem ein Schneidmesser parallel zu einer Rotationsachse der Schichtungsrichtung des geschichteten Wafers, der bei dem Schritt zum Ausbilden des geschichteten Wafers ausgebildet wird, positioniert wird, so dass der äußere Umfang des Schneidmessers auf den abgeschrägten Abschnitt des Wafers zeigt und anschließendes Erwirken, dass das Schneidmesser in den Wafer von dem äußeren Umfang in Richtung des Zentrums davon schneidet, um dadurch teilweise den abgeschrägten Abschnitt in dem Bereich, der der vorgegebenen Dicke entspricht, ausgehend von der Vorderseite des Wafers zu entfernen, wobei ein Teil des abgeschrägten Abschnitts an dem Wafer verbleibt; und einen Dickenreduzierungsschritt (engl.: thickness reducing step), bei dem die Rückseite des Wafers, der den geschichteten Wafer ausbildet, nach dem Durchführen des Schritts zum Entfernen des abgeschrägten Abschnitts, abgeschliffen wird, um dadurch die Dicke des Wafers auf eine vorgegebene Dicke zu reduzieren.
  • Bevorzugt weist das Waferbearbeitungsverfahren ferner einen Halteschritt auf, bei dem der geschichtete Wafer an einem Spanntisch einer Schneidvorrichtung in dem Zustand gehalten wird, in dem das Abstützsubstrat des geschichteten Wafers in Kontakt mit dem Spanntisch kommt bevor der Schritt zum Entfernen des abgeschrägten Abschnitts durchgeführt wird; wobei der Schritt zum Entfernen des abgeschrägten Abschnitts die Schritte aufweist: Positionieren des Schneidmessers, so dass die Rotationsachse des Schneidmessers parallel zu der Rotationsachse des Spanntischs wird und der äußere Umfang des Schneidmessers auf den abgeschrägten Abschnitt des Wafers zeigt; Erwirken, dass das Schneidmesser in den Wafer von dem äußeren Umfang in Richtung des Zentrums davon schneidet; Rotieren des Spanntischs um zumindest 360°, um dadurch teilweise den abgeschrägten Abschnitt in dem Bereich, der der vorgegebenen Dicke entspricht, von der Vorderseite des Wafers zu entfernen.
  • In dem Schritt zum Entfernen des abgeschrägten Abschnitts bei dem Waferbearbeitungsverfahren gemäß der vorliegenden Erfindung wird das Schneidmesser so angeordnet, dass der äußere Umfang des Schneidmessers auf den abgeschrägten Abschnitt des Wafers zeigt und das Schneidmesser wird als nächstes dazu gebracht in den Wafer von dem äußeren Umfang in Richtung des Zentrums davon zu schneiden, um dadurch teilweise den abgeschrägten Abschnitt in dem Bereich, der der vorgegebenen Dicke entspricht, ausgehend von der Vorderseite des Wafers zu entfernen. Demgemäß kann bei dem Schritt zum Entfernen der Dicke, der auf den Schritt zum Entfernen des abgeschrägten Abschnitts folgt, die Rückseite des Wafers geschliffen werden, um die Dicke des Wafers auf eine vorgegebene Dicke in einer kürzeren Zeitdauer bei geringeren Kosten im Vergleich zu dem Stand der Technik ohne den Wafer dabei zu beschädigen zu reduzieren.
  • Die obigen und anderen Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung und die Art der Umsetzung von diesen werden besser ersichtlich und die Erfindung selbst kann am besten durch Studium der folgenden Beschreibung und den angehängten Ansprüchen unter Bezugnahme auf die beigefügten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen, verstanden werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine perspektivische Ansicht, die einen Schritt zum Ausbilden eines geschichteten Wafers zeigt;
    • 2 ist eine Seitenansicht, die einen Zustand zeigt, in dem ein Schneidmesser mit einer Dicke, die gleich einer vorgegebenen Dicke eines Wafers ist, angeordnet wird, so dass der äußere Umfang des Schneidmessers auf den äußeren Umfang des Wafers in dem Schritt zum Entfernen des abgeschrägten Abschnitts gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
    • 3 ist eine Seitenansicht, die einen Zustand zeigt, in dem das Schneidmesser, das in 2 gezeigt ist, dazu gebracht wird in den Wafer von dem äußeren Umfang in Richtung des Zentrums davon zu schneiden;
    • 4 ist eine Seitenansicht, die ähnlich wie 2 eine zweite bevorzugte Ausführungsform verwendend ein Schneidmesser mit einer Dicke, die geringer ist, als die vorgegebene Dicke, zeigt;
    • 5 ist eine Seitenansicht ähnlich wie 2 eine dritte bevorzugte Ausführungsform verwendend ein Schneidmesser mit einer horizontal sich erstreckenden Rotationsachse zeigt;
    • 6 ist eine Seitenansicht, die einen geschichteten Wafer zeigt, der durch den Schritt zum Entfernen des abgeschrägten Abschnitts erhalten wird;
    • 7 ist eine perspektivische Ansicht einer Schleifvorrichtung, die geeignet zur Verwendung beim Durchführen eines Schritts zum Reduzieren der Dicke ist; und
    • 8 ist eine Seitenansicht, die den Schritt zum Reduzieren der Dicke zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nun im Detail unter Bezugnahme auf die Zeichnungen beschrieben. 1 ist eine perspektivische Ansicht, die einen Schritt zum Ausbilden eines geschichteten Wafers zeigt. Bezugszeichen 11 bezeichnet einen Halbleiterwafer, der aus einem Siliziumwafer mit einer Dicke von beispielsweise 700 µm ausgebildet ist. Eine Vielzahl an sich schneidenden Trennlinien (Straßen) 13 ist an der Vorderseite 11a des Halbleiterwafers 11 ausgebildet, wodurch eine Vielzahl an rechteckförmigen Bereichen unterteilt wird, in denen eine Vielzahl an Einrichtungen 15, wie beispielsweise ICs und LSIs jeweils ausgebildet sind. Die Vorderseite 11a des Halbleiterwafers 11 ist ein flacher Abschnitt und umfasst einen Einrichtungsbereich 17, in dem die Einrichtungen 15 ausgebildet sind, und einen Umfangsgrenzbereich 19, der den Einrichtungsbereich 17 umgibt. Der äußere Umfang des Halbleiterwafers 11 wird mit einer Kerbe 21 als einer Markierung zum Anzeigen der Kristallausrichtung des Siliziumwafers ausgebildet.
  • Gemäß dem Waferbearbeitungsverfahren der vorliegenden Erfindung wird der Schritt zum Ausbilden des geschichteten Wafers als ein erster Schritt, wie in 1 gezeigt, auf eine solche Weise ausgeführt, dass ein Abstützsubstrat 23 (engl.: support substrate) als ein Schutzelement an der Vorderseite 11a des Wafers 11 durch Verwenden eines Haftmittels befestigt wird, um dadurch einen geschichteten Wafer 25, wie in 2 gezeigt, auszubilden. Das Abstützsubstrat 23 kann aus einem Siliziumwafer, einem Glassubstrat, etc. ausgebildet sein. Nach dem Durchführen eines Schritts zum Reduzieren der Dicke, der im Folgenden beschrieben wird, muss das Abstützsubstrat 23 von dem Wafer 11 entfernt werden. Demgemäß wird das Haftmittel bevorzugt aus einem Haftmittel ausgewählt, das im heißen Wasser seine Haftkraft verliert, so dass die Haftkraft durch Aussetzen in heißem Wasser reduziert wird. Jedoch ist die Befestigung des Abstützsubstrats 23 bei dem Schritt zum Ausbilden des geschichteten Wafers nicht auf die Befestigung beschränkt, die das Haftmittel verwendet, sondern ein Wafer kann direkt an ein Abstützsubstrat gebonded werden, um dadurch einen SOI-Wafer (Silizium-Auf-Ioslator-Wafer; silicon on insulator wafer) auszubilden.
  • Nach dem Ausbilden des geschichteten Wafers 25 wird ein Halteschritt, wie in 2 gezeigt, auf eine solche Weise durchgeführt, dass der geschichtete Wafer 25 unter Unterdruck auf einem Spanntisch 4 einer Schneidvorrichtung 2 in dem Zustand gehalten wird, in dem das Abstützsubstrat 23 des geschichteten Wafers 25 in Kontakt mit der Halteoberfläche (obere horizontale Oberfläche, wenn in 2 betrachtet) des Spanntischs 4 kommt. Der äußere Umfang des Wafers 11 wird als ein bogenförmiger abgeschrägter Abschnitt 12 ausgebildet, der von der Vorderseite 11a zu der Rückseite 11b des Wafers 11 reicht. Bezugszeichen 6 bezeichnet eine Schneideinheit, die in der Schneidvorrichtung 2 ausgebildet ist. Die Schneideinheit 6 umfasst ein Spindelgehäuse 8, eine Spindel 10, die rotierbar in dem Spindelgehäuse 8 untergebracht ist und ein Schneidmesser 14, das an dem vorderen Ende (unteres Ende, wenn in 2 betrachtet) der Spindel 10 befestigt ist. Die Schneideinheit 6 ist angeordnet, so dass die Achse 10a (sich vertikal erstreckende Rotationsachse) der Spindel 10 parallel zu der Schichtrichtung des geschichteten Wafers 25 ist. In dieser bevorzugten Ausführungsform ist die Rotationsachse 11a der Spindel 10, das heißt, die Rotationsachse des Schneidmessers 14 parallel zu der sich vertikal erstreckenden Rotationsachse 4a des Spanntischs 4.
  • Nach dem Durchführen des Schritts des Haltens des geschichteten Wafers 25 auf dem Spanntisch 4 der Schneidvorrichtung 2, wie oben erwähnt, wird ein Schritt zum Entfernen des abgeschrägten Abschnitts auf die folgende Weise durchgeführt. Wie in 2 gezeigt, wird das Schneidmesser 14 so positioniert, dass der äußere Umfang des Schneidmessers 14 auf den abgeschrägten Abschnitt 12 des Wafers 11 in dem Bereich zeigt, der einer vorgegebenen Dicke t1 von der Vorderseite 11a des Wafers 11 entspricht. Zu diesem Zeitpunkt kann der Spanntisch 4 sich in einem rotierenden Zustand, wie in 2 gezeigt, oder in einem Zustand befinden, in welchem die Rotation angehalten wurde. Im Speziellen, wie in 3 gezeigt, werden der Spanntisch 4 und die Schneideinheit 6 relativ zueinander in einer horizontalen Richtung um einen vorgegebenen Abstand beim Rotieren des Schneidmessers 14 mit einer hohen Geschwindigkeit (beispielsweise 30000 U/min) bewegt, wodurch das Schneidmesser 14 dazu gebracht wird in den Wafer 11 von dem äußeren Umfang in Richtung des Zentrums davon zu schneiden.
  • Anschließend wird der Spanntisch 4 um zumindest 360° rotiert, um dadurch teilweise den abgeschrägten Abschnitt 12 in dem Bereich zu entfernen, der der vorgegebenen Dicke t1 ausgehend von der Vorderseite 11a des Wafers 11 entspricht. 6 ist eine Seitenansicht, die den Zustand zeigt, der durch Durchführen des Schritts zum Entfernen des abgeschrägten Abschnitts erhalten wird, um eine ringförmig eingeschnittene Nut 29 an dem äußeren Umfang des Wafers 11 auszubilden. In der in 2 und 3 gezeigten bevorzugten Ausführungsform weist das Schneidmesser 14 eine Dicke auf, die gleich zu der vorgegebenen Dicke t1 ausgehend von der Vorderseite 11a des Wafers 11 ist. Demgemäß wird, indem das Schneidmesser 14 dazu gebracht wird in den Wafer 11 ausgehend von dem äußeren Umfang in Richtung des Zentrums davon zu schneiden und anschließend den Spanntisch 4 um zumindest 360° zu rotieren, die ringförmig eingeschnittene Nut 29, die eine Breite aufweist, die gleich einer vorgegebenen Dicke t1 ist, an dem äußeren Umfang des Wafers 11 in dem Bereich ausgehend von der Vorderseite 11a ausgebildet.
  • 4 ist eine Seitenansicht, die eine zweite bevorzugte Ausführungsform des Schritts zum Entfernen des abgeschrägten Abschnitts in der vorliegenden Erfindung zeigt. In dieser bevorzugten Ausführungsform wird ein Schneidmesser 14A mit einer Dicke, die geringer ist als die vorgegeben Dicke t1, verwendet, wie in 4 gezeigt. Demgemäß wird durch einmaliges Durchführen des Schritts zum Entfernen des abgeschrägten Abschnitts eine ringförmig eingeschnittene Nut 27 mit einer Breite, die geringer ist als die vorgegebene Dicke t1 an dem äußeren Umfang des Wafers 11, wie in 4 gezeigt, ausgebildet. Anschließend wird der Schritt zum Entfernen des abgeschrägten Abschnitts mehrere Male durchgeführt, um dadurch die ringförmig eingeschnittene Nut 29 auszubilden, die die Breite aufweist, die gleich der vorgegebenen Dicke t1 ist, wie in 6 gezeigt.
  • 5 ist eine Seitenansicht eines wesentlichen Abschnitts einer Schneidvorrichtung 2A, die eine dritte bevorzugte Ausführungsform des Schritts zum Entfernen des abgeschrägten Abschnitts der vorliegenden Erfindung zeigt. In dieser Ausführungsform umfasst die Schneidvorrichtung 2A einen Spanntisch 4A mit einer sich horizontal erstreckenden Rotationsachse 4a, und der geschichtete Wafer 25 wird unter Druck auf den Spanntisch 4A in dem Zustand gehalten, in dem das Abstützsubstrat 23 des geschichteten Wafers 25 in die Halteoberfläche (vertikale Oberfläche, wenn in 5 betrachtet) des Spanntischs 4A, wie in 5 gezeigt, eintritt. Demgemäß wird der geschichtete Wafer 25 auf dem Spanntisch 4A so gehalten, dass die Schichtrichtung des geschichteten Wafers 25 horizontal ist. Die Schneidvorrichtung 2A umfasst eine Schneideinheit 6A, die angeordnet ist, so dass die Rotationsachse 11a der Spindel 10 horizontal ist. Die übrige Konfiguration der Schneideinheit 6A ist dieselbe wie die der Schneideinheit 6, die in 2 gezeigt ist. Diese Schneideinheit 6A ist eine allgemeine Schneideinheit.
  • In dieser bevorzugten Ausführungsform wird das Schneidmesser 14 so positioniert, dass der äußere Umfang des Schneidmessers 14 auf den abgeschrägten Abschnitt 12 des Wafers 11 in dem Bereich zeigt, der der vorgegebenen Dicke t1 ausgehend von der Vorderseite 11a des Wafers 11 entspricht. Anschließend werden das Schneidmesser 14 und der Spanntisch 4A relativ zueinander in einer vertikalen Richtung um eine vorgegebene Distanz bewegt, wodurch das Schneidmesser 14 dazu gebracht wird in den Wafer 11 ausgehend von dem äußeren Umfang in Richtung des Zentrums davon zu schneiden. Anschließend wird in diesem eingeschnittenen Zustand des Schneidmessers 14 der Spanntisch 4A um zumindest 360° rotiert, um dadurch teilweise den abgeschrägten Abschnitt 12 in dem Bereich, der der vorgebebenen Dicke t1 ausgehend von der Vorderseite 11a des Wafers 11 entspricht, zu entfernen. Die Dicke des Schneidmessers 14 ist gleich der vorgegebenen Dicke t1, so dass durch Rotieren des Spanntischs 4a um zumindest 360° in dem Zustand, in dem das Schneidmesser 14 in den Wafer 11 ausgehend von dem äußeren Umfang davon einschneidet, die ringförmig eingeschnittene Nut 29 mit der Breite, die gleich der vorgegebenen Dicke t1 ist, an dem äußeren Umfang des Wafers 11 in dem Bereich der Vorderseite 11a ausgebildet wird.
  • Nach dem Durchführen des Schritts zum Entfernen des abgeschrägten Abschnitts, der oben erwähnt wurde, wird ein Schritt zum Reduzieren der Dicke auf eine solche Weise durchgeführt, dass die Rückseite 11b des Wafers 11, der den geschichteten Wafer 25 bildet, durch Verwenden einer Schleifvorrichtung 22, die in 7 gezeigt ist, geschliffen wird, um dadurch die Dicke des Wafers 11 auf eine vorgegebene Dicke t1 zu reduzieren. Die Schleifvorrichtung 22, die in 7 gezeigt ist, umfasst eine Basis 24 mit einer Säule 26, die sich vertikal an einem hinteren Ende erstreckt. Ein Paar an sich vertikal erstreckenden Führungsschienen 28 ist an der vorderen Oberfläche der Säule 26 befestigt. Eine Schleifeinheit 30 ist an der Säule 26 angeordnet, um vertikal entlang der Führungsschienen 28 beweglich zu sein. Die Schleifeinheit 30 umfasst ein Spindelgehäuse 32 und ein Abstützelement 34 zum Abstützen des Spindelgehäuses 32. Das Abstützelement 34 wird an einer sich bewegenden Basis 36, die vertikal entlang der Führungsschienen 28 beweglich ist, angeordnet. Die Schleifeinheit 30 umfasst eine Spindel 38, die rotierbar in dem Spindelgehäuse 32 untergebracht ist, einen Motor 40 zum Rotieren der Spindel 38, eine Radbefestigung 42 (engl.: wheel mount), die an dem unteren Ende der Spindel 38 befestigt ist, und ein Schleifrad 44, das entfernbar an der Radbefestigung 42 befestigt ist.
  • Die Schleifvorrichtung 22 umfasst ferner einen Schleifeinheitszuführmechanismus 54 zum vertikalen Bewegen der Schleifeinheit 30 entlang der Führungsschienen 28. Der Schleifeinheitszuführmechanismus 54 umfasst einen Kugelgewindetrieb 50, der im Gewindeeingriff mit der sich bewegenden Basis 36 zum vertikalen Bewegen der sich bewegenden Basis 36 entlang der Führungsschienen 38 steht und einen Schrittmotor 52 zum Rotieren des Kugelgewindetriebs 50. Demgemäß, wenn der Schrittmotor 52 angetrieben wird, wird der Kugelgewindetrieb 50 rotiert, um dadurch vertikal die sich bewegende Basis 36 zu bewegen. Die obere Oberfläche der Basis 24 wird mit einer Ausnehmung 24a ausgebildet und ein Spanntischmechanismus 56 ist in der Ausnehmung 24a vorgesehen. Der Spanntischmechanismus 56 weist einen Spanntisch 58 auf. Der Spanntisch 58 ist in der Y-Richtung durch einen Spanntischbewegungsmechanismus (nicht gezeigt) beweglich, um wahlweise eine Lade-/Entladeposition A, die an der Vorderseite der Schleifeinheit 30 eingestellt ist, wie in 7 gezeigt, und eine Schleifposition B, die der Schleifeinheit 30 an der unteren Seite davon gegenüberliegt, einzunehmen. Ein Faltenbalg 60 und 62 ist an der Vorder- und Rückseite des Spanntischs 58 vorgesehen. Ferner ist ein Bedienpaneel 64, das die Eingabe von Schleifbedingungen oder dergleichen durch einen Bediener der Schleifvorrichtung 22 gestattet, an der oberen Oberfläche des vorderen Endabschnitts der Basis 24 vorgesehen.
  • Bei dem Schritt zum Reduzieren der Dicke wird die Rückseite 11b des Wafers 11, um die Dicke des Wafers 11 auf eine vorgegebene Dicke t1 zu reduzieren, geschliffen, wobei der geschichtete Wafer 25 unter Unterdruck auf dem Spanntisch 58 der Schleifvorrichtung 22 in dem Zustand gehalten wird, in dem das Abstützsubstrat 23 des geschichteten Wafers 25 sich in Kontakt mit der oberen Fläche des Spanntischs 58, wie in 8 gezeigt, befindet. In diesem Zustand ist die Rückseite 11b des Wafers 11 exponiert. Das Schleifrad 44 ist entfernbar mittels einer Vielzahl an Schrauben (nicht gezeigt) an der unteren Oberfläche der Radbefestigung 42, die an dem unteren Ende der Spindel 38 der Schleifeinheit 30 befestigt ist, angeordnet. Das Schleifrad 44 umfasst eine Radbasis 46 und eine Vielzahl an abrasiven Elementen 48, die ringförmig an der freien Endoberfläche (untere Oberfläche) der Radbasis 46, wie in 8 gezeigt, angeordnet sind.
  • Bei dem Schritt zum Reduzieren der Dicke wird der Spanntisch 58 bei beispielsweise 300 U/min in der Richtung, die mit einem Pfeil a angezeigt wird, rotiert und das Schleifrad 44 wird bei beispielsweise 6000 U/min in der Richtung, die mit dem Pfeil b angezeigt wird, wie in 8 gezeigt, rotiert. Zur gleichen Zeit wird der Schleifeinheitszuführmechanismus 54 betätigt, um die abrasiven Elemente 48 des Schleifrads 44 in Kontakt mit der Rückseite 11b des Wafers 11 zu bringen. Ferner wird das Schleifrad 44 nach unten um einen vorgegebenen Betrag mit einer vorgegebenen Zuführgeschwindigkeit zugeführt. Dieses Schleifen wird bei gleichzeitiger Messung der Dicke des Wafers verwendend ein Dickenmessgerät vom kontaktierenden oder nicht kontaktierenden Typ bis die Dicke des Wafers 11 auf die vorgegebene Dicke t1 reduziert wird durchgeführt. Wenn die Dicke des Wafers 11 die vorgegebene Dicke t1 einnimmt, wird der verbleibende Teil des abgeschrägten Abschnitts 12 vollständig entfernt. Demgemäß wird kein Messerrand (engl.: knife edge) durch den Schritt zum Reduzieren der Dicke ausgebildet, so dass die Beschädigung des Wafers 11 verhindert werden kann.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Schutzumfang der Erfindung wird durch die angehängten Ansprüche festgelegt.

Claims (2)

  1. Waferbearbeitungsverfahren zum Reduzieren der Dicke eines Wafers (11) auf eine vorgegebene Dicke (t1), wobei der Wafer einen abgeschrägten Abschnitt (12) entlang des äußeren Umfangs davon aufweist, wobei das Waferbearbeitungsverfahren aufweist: einen Schritt zum Ausbilden eines geschichteten Wafers, bei dem ein Abstützsubstrat (23) an einer Vorderseite (11a) des Wafers befestigt wird, um dadurch einen geschichteten Wafer (25) auszubilden; einen Schritt zum Entfernen eines abgeschrägten Abschnitts (12), bei dem ein Schneidmesser (14) mit einer Rotationsachse, die parallel zu der Schichtungsrichtung des geschichteten Wafers ist, der durch den Schritt zum Ausbilden des geschichteten Wafers ausgebildet wird, so positioniert wird, dass der äußere Umfang des Schneidmessers auf den abgeschrägten Abschnitt des Wafers zeigt, und anschließendes Erwirken, dass das Schneidmesser in den Wafer von dem äußeren Umfang in Richtung des Zentrums davon schneidet, um dadurch teilweise den abgeschrägten Abschnitt in dem Bereich, der der vorgegebenen Dicke entspricht, von der Vorderseite des Wafers zu entfernen, wobei ein Teil des abgeschrägten Abschnitts an dem Wafer verbleibt; und einen Schritt zum Reduzieren der Dicke, bei dem eine Rückseite (11b) des Wafers, der den geschichteten Wafer ausbildet, nach dem Durchführen des Schritts zum Entfernen des abgeschrägten Abschnitts, geschliffen wird, um dadurch die Dicke des Wafers auf die vorgegebene Dicke zu reduzieren.
  2. Waferbearbeitungsverfahren nach Anspruch 1, ferner aufweisend einen Halteschritt zum Halten des geschichteten Wafers an einem Spanntisch (58) einer Schneidvorrichtung (2A) in einem Zustand, in dem das Abstützsubstrat des geschichteten Wafers in Kontakt mit dem Spanntisch kommt bevor der Schritt zum Entfernen des abgeschrägten Abschnitts durchgeführt wird; wobei der Schritt zum Entfernen des abgeschrägten Abschnitts die Schritte aufweist: Anordnen des Schneidmessers, so dass die Rotationsachse des Schneidmessers parallel zu der Rotationsachse des Spanntischs wird und der äußere Umfang des Schneidmessers auf den abgeschrägten Abschnitt des Wafers zeigt; Erwirken, dass das Schneidmesser in den Wafer von dem äußeren Umfang in Richtung des Zentrums davon schneidet; und Rotieren des Spanntischs um zumindest 360°, um dadurch teilweise den abgeschrägten Abschnitt in dem Bereich, der der vorgegebenen Dicke entspricht, von der Vorderseite des Wafers zu entfernen.
DE102012220161.0A 2011-11-08 2012-11-06 Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon Active DE102012220161B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-244321 2011-11-08
JP2011244321A JP5946260B2 (ja) 2011-11-08 2011-11-08 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
DE102012220161A1 DE102012220161A1 (de) 2013-05-08
DE102012220161B4 true DE102012220161B4 (de) 2024-03-07

Family

ID=48129145

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012220161.0A Active DE102012220161B4 (de) 2011-11-08 2012-11-06 Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon

Country Status (4)

Country Link
US (1) US9437439B2 (de)
JP (1) JP5946260B2 (de)
CN (1) CN103084950B (de)
DE (1) DE102012220161B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6100002B2 (ja) * 2013-02-01 2017-03-22 株式会社荏原製作所 基板裏面の研磨方法および基板処理装置
CN103280423A (zh) * 2013-05-29 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种机械式拆键合工艺及***
CN103367221A (zh) * 2013-07-23 2013-10-23 华进半导体封装先导技术研发中心有限公司 一种晶圆拆键合工艺及***
CN104733300B (zh) * 2013-12-23 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种键合晶片的减薄方法
JP6223873B2 (ja) * 2014-03-14 2017-11-01 株式会社荏原製作所 研磨装置及び研磨方法
JP6385133B2 (ja) * 2014-05-16 2018-09-05 株式会社ディスコ ウェーハの加工方法及び中間部材
JP6313251B2 (ja) 2015-03-12 2018-04-18 東芝メモリ株式会社 半導体装置の製造方法
JP6444249B2 (ja) * 2015-04-15 2018-12-26 株式会社ディスコ ウエーハの生成方法
JP7130323B2 (ja) * 2018-05-14 2022-09-05 株式会社ディスコ ウェーハの加工方法
US11538711B2 (en) 2018-07-23 2022-12-27 Micron Technology, Inc. Methods for edge trimming of semiconductor wafers and related apparatus
JP7258489B2 (ja) * 2018-08-21 2023-04-17 株式会社岡本工作機械製作所 半導体装置の製造方法及び製造装置
JP7216613B2 (ja) * 2019-05-16 2023-02-01 株式会社ディスコ 加工装置
JP2022139255A (ja) * 2021-03-11 2022-09-26 株式会社岡本工作機械製作所 半導体装置の製造方法及び製造装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000158334A (ja) 1998-11-30 2000-06-13 Disco Abrasive Syst Ltd 作業用トレー及び研削方法
JP2000173961A (ja) 1998-12-01 2000-06-23 Sharp Corp 半導体装置の製造方法および製造装置
US20070072393A1 (en) 2003-10-14 2007-03-29 Tracit Technologies Method for preparing and assembling substrates
DE69835469T2 (de) 1997-01-17 2007-09-20 Shin-Etsu Handotai Co. Ltd. Verfahren zur Herstellung eines geklebten Substrates

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742593A (en) * 1970-12-11 1973-07-03 Gen Electric Semiconductor device with positively beveled junctions and process for its manufacture
US4261781A (en) * 1979-01-31 1981-04-14 International Business Machines Corporation Process for forming compound semiconductor bodies
DE3769909D1 (de) * 1986-10-22 1991-06-13 Bbc Brown Boveri & Cie Verfahren zum anbringen einer umlaufenden hohlkehle am rand einer halbleiterscheibe eines leistungshalbleiter-bauelements.
JPH03183130A (ja) * 1989-12-12 1991-08-09 Sony Corp 半導体基板の製造方法
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
JPH10337645A (ja) * 1997-04-08 1998-12-22 Olympus Optical Co Ltd 研削方法およびその研削方法により加工されたガラスレンズ
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
DE10255058A1 (de) * 2002-11-25 2004-06-17 Loh Optikmaschinen Ag Verfahren und Vorrichtung zur Randbearbeitung einer optischen Linse aus Kunststoff sowie Kombinationswerkzeug dafür
US7129172B2 (en) * 2004-03-29 2006-10-31 Intel Corporation Bonded wafer processing method
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
US8288918B2 (en) * 2008-12-24 2012-10-16 Ngk Insulators, Ltd. Composite substrate and manufacturing method thereof
US8173518B2 (en) * 2009-03-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
US8551881B2 (en) * 2011-04-25 2013-10-08 Nanya Technology Corporation Method of bevel trimming three dimensional semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69835469T2 (de) 1997-01-17 2007-09-20 Shin-Etsu Handotai Co. Ltd. Verfahren zur Herstellung eines geklebten Substrates
JP2000158334A (ja) 1998-11-30 2000-06-13 Disco Abrasive Syst Ltd 作業用トレー及び研削方法
JP2000173961A (ja) 1998-12-01 2000-06-23 Sharp Corp 半導体装置の製造方法および製造装置
US20070072393A1 (en) 2003-10-14 2007-03-29 Tracit Technologies Method for preparing and assembling substrates

Also Published As

Publication number Publication date
CN103084950B (zh) 2016-08-17
JP2013102026A (ja) 2013-05-23
JP5946260B2 (ja) 2016-07-06
US9437439B2 (en) 2016-09-06
CN103084950A (zh) 2013-05-08
US20130115861A1 (en) 2013-05-09
DE102012220161A1 (de) 2013-05-08

Similar Documents

Publication Publication Date Title
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102015208893B4 (de) Waferbearbeitungsverfahren
DE102013219271B4 (de) Schutzelement und Waferbearbeitungsverfahren
DE102009004168B4 (de) Schichtbauelement-Herstellungsverfahren
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE102006035031B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102014206527B4 (de) Aufteilungsverfahren für scheibenförmiges Werkstück
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102016204442A1 (de) Werkstückschneidverfahren
DE102011078726B4 (de) Bearbeitungsverfahren für einen Wafer
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE112007000524T5 (de) Wafer-Bearbeitungsverfahren
DE102010007769A1 (de) Waferbearbeitungsverfahren
DE102013208490A1 (de) Werkstückteilungsverfahren
DE10044463B4 (de) Plättchenschneidverfahren
DE102011082244A1 (de) Waferbearbeitungsverfahren
DE112014000461T5 (de) Verfahren zur Herstellung eines Trägers für den Einsatz in einer doppelseitigen Poliervorrichtung und Verfahren zum doppelseitigen Polieren von Wafern
DE102009004567A1 (de) Wafertrennverfahren
DE102021204071B4 (de) Waferbearbeitungsverfahren
DE102015208976A1 (de) Stützplatte und Verfahren zum Stützplattenausbilden
DE102015208977A1 (de) Waferbearbeitungsverfahren und Zwischenelement
DE2061135B2 (de) Präzisionssägevorrichtung
DE102010039798B4 (de) Waferbearbeitungsverfahren
DE102017219344A1 (de) Waferbearbeitungsverfahren
DE102012215909B4 (de) Werkzeug zum chemisch-mechanischen Planarisieren mit mehreren Spindeln

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division