DE102011082244A1 - Waferbearbeitungsverfahren - Google Patents

Waferbearbeitungsverfahren Download PDF

Info

Publication number
DE102011082244A1
DE102011082244A1 DE102011082244A DE102011082244A DE102011082244A1 DE 102011082244 A1 DE102011082244 A1 DE 102011082244A1 DE 102011082244 A DE102011082244 A DE 102011082244A DE 102011082244 A DE102011082244 A DE 102011082244A DE 102011082244 A1 DE102011082244 A1 DE 102011082244A1
Authority
DE
Germany
Prior art keywords
wafer
annular reinforcing
area
tape
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011082244A
Other languages
English (en)
Inventor
Shunichiro Hirosawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102011082244A1 publication Critical patent/DE102011082244A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ein Wafer, der an einer Flächenseite davon mit einem Einrichtungsbereich versehen ist, an dem Einrichtungen von geplanten Unterteilungslinien demarkiert werden, und mit einem Umfangsüberschussbereich, der den Einrichtungsbereich umgibt, wird in individuelle Einrichtungen unterteilt. Beim Durchführen des Unterteilungsvorganges wird die Rückseite des Einrichtungsbereichs geschliffen, um einen ringförmigen Verstärkungsabschnitt an der äußeren Umfangsseite davon auszubilden, ein Zertrennungstape wird an der Rückseite des Wafers angehaftet, der Wafer wird mit einem Laserstrahl von der Flächenseite aus bestrahlt, um den Wafer in Einrichtungen zu unterteilen und um Startpunkte beim Zerbrechen in dem ringförmigen Verstärkungsabschnitt auszubilden, und das Zertrennungstape wird expandiert, um den ringförmigen Verstärkungsabschnitt zu demontieren, wobei die Startpunkte beim Zerbrechen die Startpunkte sind, wodurch der ringförmige Verstärkungsabschnitt von dem Einrichtungsbereich getrennt wird und um den Abstand zwischen den angrenzenden Einrichtungen zu verbreitern. Da der ringförmige Verstärkungsabschnitt zum Zeitpunkt des Unterteilens des Wafers in individuelle Einrichtungen an Ort und Stelle verbleibt, wird die Handhabbarkeit während des Unterteilungsvorganges nicht beeinträchtigt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren, mit dem ein Wafer in individuelle Einrichtungen bzw. Elemente durch Bestrahlung mit einem Laserstrahl geteilt wird.
  • Stand der Technik
  • Bei dem Halbleitereinrichtungsherstellprozess wird eine Vielzahl an Bereichen durch geplante Unterteilungslinien, sogenannte Straßen, die in einem Raster an der Flächenseite eines im Wesentlichen kreisförmigen scheibenförmigen Halbleiterwafers angeordnet sind, abgegrenzt bzw. demarkiert und Einrichtungen, wie ICs, LSIs, etc. werden in den so abgegrenzten Bereichen ausgebildet. Anschließend wird der Halbleiterwafer entlang der Straßen mittels einer Schneidvorrichtung geschnitten und der Halbleiterwafer wird in individuelle Halbleiterchips (Einrichtungen) unterteilt. Der zu unterteilende Wafer wird an der Rückseite davon geschliffen, um eine vorgegebene Dicke aufzuweisen bevor er entlang der Straßen geschnitten wird. In den letzten Jahren wurde danach verlangt, dass die Dicke des Wafers auf einen kleineren Wert reduziert wird, beispielsweise ungefähr 50 μm, um Reduzierungen des Gewichts und der Größe von elektrischen Vorrichtungen zu erreichen, in welchen die individuellen Halbleiterchips verwendet werden.
  • Der auf diese Weise dünner gemachte Wafer wird nichtsdestotrotz papierartig und somit schwierig zu handhaben, sodass der Wafer während dem Fördern oder dergleichen zerbrechen kann. Um diesem Problem Herr zu werden, wurde ein Schleifverfahren vorgeschlagen, bei dem die Rückseite des Wafers nur in einem Bereich geschliffen wird, der dem Einrichtungsbereich entspricht, um einen ringförmigen Verstärkungsabschnitt an der Rückseite des Wafers in einem Bereich auszubilden, der einem Umfangsüberschussbereich (engl.: peripheral surplus region) entspricht, der den Einrichtungsbereich umgibt (siehe beispielsweise die JP 2007-173487 ). Zusätzlich wird ein Verfahren, mit dem der so ausgebildete Wafer mit dem ringförmigen Verstärkungsabschnitt an dem äußeren Umfang an der Rückseite davon entlang der Straßen (geplante Unterteilungslinien) unterteilt wird, vorgeschlagen, bei dem der Wafer mittels eines Schneidmessers von der Flächenseite aus geschnitten wird, nachdem der ringförmige Verstärkungsabschnitt entfernt wurde (siehe beispielsweise die veröffentlichte JP 2007-19379 ).
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Jedoch ist der Wafer, von dem der ringförmige Verstärkungsabschnitt entfernt wurde, anfällig dahingehend, dass er zerbrochen wird, während er zum Zeitpunkt des Zertrennens gehandhabt wird. Beim Zerteilen in individuelle Einrichtungen ist bei dem Wafer, der mit dem ringförmigen Verstärkungsabschnitt an dem äußeren Umfang der Rückseite davon versehen ist, daher der zeitliche Ablauf beim Entfernen des Verstärkungsabschnitts von Bedeutung.
  • Demgemäß ist es eine Aufgabe der vorliegenden Erfindung ein Waferbearbeitungsverfahren zur Verfügung zu stellen, bei dem ein Wafer, der geschliffen wurde, um in einem zentralen Bereich dünn zu sein, wobei ein ringförmiger Verstärkungsabschnitt an dem äußeren Umfang davon verbleibt, in individuelle Einrichtungen unterteilt werden kann, ohne die Handhabbarkeit währen eines Zertrennungsvorgangs zu verschlechtern.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bearbeiten eines Wafers zur Verfügung gestellt, der an seiner Flächenseite davon mit einem Einrichtungsbereich versehen ist, an dem eine Vielzahl an Einrichtungen mittels geplanter Unterteilungslinien abgegrenzt ist und mit einem Umfangsüberschussbereich, der die Einrichtungsbereiche umgibt, um den Wafer in individuelle Einrichtungen zu unterteilen, wobei das Verfahren, umfasst: einen Waferschleifschritt des Schleifens einer Rückseite, die dem Einrichtungsbereich des Wafers entspricht, bis hin zu einer vorgegebenen Dicke und Ausbilden eines ringförmigen Verstärkungsabschnitts an der Rückseite, der dem Umfangsüberschussbereich entspricht; einen Waferabstützschritt des Anhaftens eines Zertrennungstapes (engl.: dicing tape) an der Rückseite des Wafers und Anhaften eines äußeren Umfangsabschnitts des Zertrennungstapes an einem Zertrennungsrahmen, der eine Öffnung zum Aufnehmen des Wafers aufweist, um den Wafer durch den Zertrennungsrahmen mittels des Zertrennungstapes abzustützen; einen Waferhalteschritt des Haltens des Wafers, der von dem Zertrennungsrahmen abgestützt wird, auf einem Spanntisch, welcher einen Einrichtungsbereichhaltebereich zum Halten durch Saugen der Rückseite, die dem Einrichtungsbereich des Wafers entspricht, und einen ringförmigen Verstärkungsabschnitt-Abstützbereich zum Abstützen des ringförmigen Verstärkungsabschnitts aufweist; einen Ablationsbearbeitungsschritt zum Durchführen einer Ablationsbearbeitung durch Bestrahlen des Wafers mit einem Laserstrahl entlang der geplanten Unterteilungslinien von der Flächenseite, um den Wafer in individuelle Einrichtungen zu unterteilen und um Startpunkte beim Zerbrechen in dem ringförmigen Verstärkungsabschnitt auszubilden; einen Expandierschritt des Expandierens des Zertrennungstapes, um den ringförmigen Verstärkungsabschnitt zu demontieren, wobei die Startpunkte beim Zerbrechen die Startpunkte sind, wodurch der ringförmige Verstärkungsabschnitt von dem Einrichtungsbereich getrennt wird und um den Spalt zwischen den angrenzenden Einrichtungen zu verbreitern; und einen Aufnehmschritt des Aufnehmens der individuellen Einrichtungen von dem Zertrennungstape.
  • Gemäß der vorliegenden Erfindung werden die Startpunkte beim Zertrennen in dem ringförmigen Verstärkungsabschnitt bei dem Ablationsschritt des Unterteilens des Wafers in die individuellen Einrichtungen ausgebildet und der ringförmige Verstärkungsabschnitt wird von dem Einrichtungsbereich bei dem Vergrößerungsschritt des Verbreiterns des Spaltes zwischen den angrenzenden Einrichtungen getrennt. Dies stellt sicher, dass der ringförmige Verstärkungsabschnitt zum Zeitpunkt des Unterteilens des Wafers in die individuellen Einrichtungen zurückbleibt. Daher kann der Wafer in individuelle Einrichtungen unterteilt werden ohne die Handhabbarkeit während des Unterteilens des Wafers zu verschlechtern. Zusätzlich wird der Schritt des Trennens des ringförmigen Verstärkungsabschnitts von dem Einrichtungsbereich während des Expandierschritts durchgeführt und es besteht keine Notwendigkeit für einen eigenen Trennungsschritt des ringförmigen Verstärkungsabschnitts. Dies verspricht eine hohe Produktivität.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung und die Art zur Umsetzung von ihnen werden ersichtlicher und die Erfindung selbst kann am besten durch Studium der folgenden Beschreibung und der beigefügten Ansprüche unter Bezugnahme auf die beigefügten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen, verstanden werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht, die ein Beispiel eines Wafers zeigt;
  • 2 ist eine Schnittansicht, die schematisch einen Zustand zeigt, in dem ein Schutztape an der Flächenseite des Wafers anhaftet;
  • 3 ist eine perspektivische Ansicht, die einen Zustand zeigt, in dem die Rückseite, die einem Einrichtungsbereich des Wafers entspricht, geschliffen wird;
  • 4 ist eine Schnittsansicht, die schematisch einen Zustand zeigt, in dem eine Ausnehmung an der Rückseite des Einrichtungsbereichs des Wafers ausgebildet wird und ein ringförmiger Verstärkungsabschnitt an der äußeren Umfangsseite der Ausnehmung ausgebildet wird;
  • 5 ist eine Schnittansicht, die schematisch einen Zustand zeigt, in dem ein Zertrennungstape an der Rückseite des Wafers anhaftet;
  • 6 ist eine Schnittansicht, die schematisch einen Zustand zeigt, in dem der Wafer auf einem Spanntisch einer Laserstrahlbearbeitungsvorrichtung gehalten wird;
  • 7 ist eine Schnittansicht, die schematisch einen Zustand zeigt, in dem der Wafer einer Ablationsbearbeitung ausgesetzt ist;
  • 8 ist eine Draufsicht, die einen Wafer zeigt, der eine Ablationsbearbeitung erfahren hat;
  • 9 ist eine Schnittansicht, die einen Zustand zeigt, in dem der Abstand zwischen den angrenzenden Einrichtungen geweitet wurde; und
  • 10 ist eine Schnittansicht, die schematisch einen Zustand zeigt, in dem die Einrichtung hochgehoben wird.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Ein Wafer 1, der in 1 gezeigt ist, ist ein Silikonwafer, ein Halbleiterwafer aus Galliumarsenit, Siliziumcarbit oder dergleichen oder ein Wafer aus einem anorganischem Saphirmaterialsubstrat. Seine Flächenseite 1a ist mit einem Einrichtungsbereich 10, in dem eine Vielzahl an Einrichtungen bzw. Elemente D von geplanten Unterteilungslinien L, demarkiert werden und einem Umfangsüberschussbereich 11, der den Einrichtungsbereich 10 umgibt und in dem keine Einrichtung ausgebildet ist, versehen. In anderen Worten ist der Einrichtungsbereich 10 ein Bereich, in dem herzustellende Chips vorliegen, und der Umfangsüberschussbereich 11 ist ein Bereich, in welchem herzustellende Chips nicht vorliegen.
  • Im Folgenden erfolgt die Beschreibung des Bearbeitungsverfahrens gemäß der vorliegenden Erfindung, bei dem ein Abschnitt an der Rückseite des Einrichtungsbereichs 10 des Wafers 11 geschliffen wird, sodass ein ringförmiger Verstärkungsabschnitt, der dicker ist als der geschliffene Abschnitt, in dem Umfang des geschliffenen Abschnitts ausgebildet wird, anschließend wird der Einrichtungsbereich 10 geschnitten und mittels Laserstrahlbearbeitung entlang der geplanten Unterteilungslinien L unterteilt. Ferner wird der ringförmige Verstärkungsabschnitt von dem Einrichtungsbereich getrennt und die einzelnen Einrichtungen werden angehoben.
  • (1) Waferschleifschritt
  • Zunächst wird, wie in 2 gezeigt, ein Schutztape 2 zum Schützen der Einrichtungen an der Flächenseite 1a des Wafers 1 angehaftet. Anschließend wird eine Rückseite 1b des Wafers, wobei das Schutztape 2 an der Flächenseite 1a davon anhaftet, unter Verwendung einer Schleifvorrichtung 3, wie in 3 beispielsweise gezeigt, geschliffen. Die Schleifvorrichtung 3 umfasst einen Spanntisch 30, der in der Lage ist, rotiert zu werden während er den Wafer darauf hält und eine Schleifeinrichtung 31 zum Schleifen des Wafers, der auf dem Spanntisch 30 gehalten wird. Die Schleifeinrichtung 31 umfasst eine rotierende Welle 310, die eine vertikal eingestellte Achse aufweist, und ein Schleifrad 311, das an dem unteren Ende der rotierenden Welle 310 vorgesehen ist. Eine Vielzahl an Schleifsteinen 312 ist fest auf eine ringförmige Weise an der unteren Oberfläche des Schleifrades 311 befestigt.
  • Von dem Wafer 1 wird die Seite mit dem Schutztape 2 von dem Spanntisch 30 gehalten und die Rückseite 1b verbleibt exponiert. Anschließend wird der Spanntisch 30 in der Richtung des Pfeils A mit einer Rotationsgeschwindigkeit von beispielsweise 300 U/min rotiert und während beispielsweise die rotierende Welle 310 mit einer Rotationsgeschwindigkeit von 6.000 U/min rotiert wird, wird die Schleifeinrichtung 31 abgesenkt, sodass die rotierenden Schleifsteine in Kontakt mit der Rückseite 1b des Wafers 1 gebracht werden. In diesem Fall werden die Schleifsteine 312 in Kontakt mit nur dem Abschnitt der Rückseite des Wafers 1 gebracht, welcher auf der Rückseite des Einrichtungsbereichs 10 der Flächenseite 1a ist und werden nicht in Kontakt mit der äußeren Umfangsseite dieses Abschnitts gebracht. Zusätzlich sind das Rotationszentrum des Spanntisches 30 und das Rotationszentrum der Schleifsteine 311 exzentrisch zueinander und die Schleifsteine 311 werden stets in Kontakt mit dem Rotationszentrum des Wafers 1 gehalten. Im Ergebnis wird, wie in 3 und 4 gezeigt, der so geschliffene Abschnitt geformt, um eine vorgegebene Dicke aufzuweisen, was zu der Ausbildung einer Ausnehmung 12 führt; ferner wird ein ringförmiger Verstärkungsabschnitt 13, der in seiner Dicke schmäler ist als der geschliffene Abschnitt an der äußeren Umfangsseite der Ausnehmung 12 ausgebildet, nämlich an der Rückseite, die dem Umfangsüberschussbereich 11 entspricht, Beispielsweise beträgt im Fall eines Wafers, der einen Durchmesser von 20,3 cm (8 in) aufweist, die Dicke des Einrichtungsbereichs 10 ungefähr 50 μm und die Dicke des ringförmigen Verstärkungsabschnitts 13 beträgt ungefähr 600 μm.
  • (2) Waferabstützschritt
  • Als nächstes wird, wie in 5 gezeigt, ein Zertrennungstape 4 an der Rückseite 1b des Wafers angeklebt. An einem äußeren Umfangsabschnitt des Zertrennungstapes wird ein Zertrennungsrahmen 5, der in einer ringförmigen Form ausgebildet ist, angehaftet. Der Zertrennungsrahmen 5 wird im Inneren mit einer Öffnung 50 ausgebildet, welche mit dem Zertrennungstape 4 verschlossen wird und der Wafer 1 wird an dem so verschlossenen Abschnitt angehaftet, wodurch der Wafer 1 von dem Zertrennungstape 5 abgestützt wird.
  • (3) Waferhalteschritt
  • Wie in 6 gezeigt, wird der Wafer 1, der an dem Zertrennungsrahmen 5 gemeinsam mit dem Zertrennungstape 4, das an der Rückseite 1b davon anhaftet, abgestützt wird, auf einem Spanntisch 60 einer Laserstrahlbearbeitungsvorrichtung 6 gehalten nachdem das Schutztape 2 von der Flächenseite 1b davon abgezogen wurde. Der Spanntisch 60 umfasst einen Einrichtungsbereichhaltebereich 600 zum Halten der Rückseite, die dem Einrichtungsbereich 10 des Wafers 1 entspricht, durch Ansaugen und einen ringförmigen Verstärkungsabschnitt-Abstützbereich 601 zum Abstützen des ringförmigen Verstärkungsabschnitts 13. Der Einrichtungsbereichshaltebereich 600 steht in Verbindung mit einer Ansaugquelle (nicht gezeigt) und erstreckt sich zu der Oberseite relativ zu dem ringförmigen Verstärkungsabschnitt-Abstützbereich 601. Das Anlegen von Unterdruck an die Rückseite des Wafers 1 führt zu einem Zustand, in dem der Einrichtungsbereich-Haltebereich 600 in der Ausnehmung 12 untergebracht wird, wodurch der Wafer 1 gehalten wird. Bei diesem Vorgang wird das Zertrennungstape 4 in dem Zustand gehalten, in dem es zwischen dem Einrichtungsbereichshaltebereich 600 und der Ausnehmung 12 eingeklemmt ist.
  • (4) Ablationsschritt
  • Wie in 7 gezeigt, weist die Laserstrahlbearbeitungsvorrichtung 6 einen Laserkopf 61 zum Ausstrahlen eines Laserstrahls nach unten auf. Wenn der Wafer 1 auf dem Spanntisch 60 mit exponierter Flächenseite 1a gehalten wird, werden der Spanntisch 6 und der Laserkopf 61 horizontal relativ zueinander bewegt und gleichzeitig mit der Relativbewegung wird die Bestrahlung mit dem Laserstrahl 61a von der Seite der Flächenseite 1a entlang der geplanten Unterteilungslinien L, die in 1 gezeigt sind, durchgeführt.
  • Bei dem Ablationsschritt wird die Bestrahlung mit dem Laserstrahl 61a in einem Zustand begonnen, in dem der Laserkopf 61a zunächst an der Oberseite der geplanten Unterteilungslinie L in dem ringförmigen Verstärkungsabschnitt 13 angeordnet ist. Anschließend, während der Spanntisch 60 in einer X-Richtung bewegt wird, wird die Bestrahlung mit dem Laserstrahl 61a auch an den Einrichtungsbereich 10 angelegt. Ferner wird der Laserstrahl 61a, der durch den Einrichtungsbereich 10 verlaufen ist, dazu gebracht den ringförmigen Verstärkungsabschnitt 13 zu bestrahlen. Die Konzentrationsposition in der Dickenrichtung des Laserstrahls 61a in dem ringförmigen Verstärkungsabschnitt 13 und dem Einrichtungsbereich 10 wird in der Umgebung der Flächenseite 1a eingestellt. Folglich wird der Laserstrahl 61a in der Umgebung der Flächenseite 1a konzentriert und eine Serie von Ablationsbereichen 14 wird an der Seite der Flächenseite 1a in dem Bereich von einem Ende hin zu dem anderen Ende der geplanten Unterteilungslinie L ausgebildet. Solch eine Bearbeitung wird bei all den geplanten Unterteilungslinien L durchgeführt.
  • Wenn der Laserstrahl so in der Umgebung der Flächenseite in dem Einrichtungsbereich 10 und dem ringförmigen Verstärkungsabschnitt 13 entlang der geplanten Unterteilungslinien L konzentriert wird, findet das folgende statt. In dem Einrichtungsbereich 10 werden die Ablationsbereiche 14 entlang aller der geplanten Unterteilungslinien L ausgebildet, um in den Wafer von der Flächenseite hin zu der Rückseite einzuwirken. Folglich, wie in 8 gezeigt, werden Ablationsnuten 14a in einem rasterartigen Gesamtmuster entlang der geplanten Unterteilungslinien L ausgebildet. Die Ausbildung der Ablationsnuten 14a erwirkt, dass der Wafer 1 in Chips auf der Basis von jeweils einer individuellen Einrichtung D unterteilt wird.
  • Auf der anderen Seite, da der ringförmige Verstärkungsabschnitt ausgebildet ist, um dicker zu sein als der Einrichtungsbereich 10, wie in 7 gezeigt, wirken die Ablationsbereiche 14 nicht in den ringförmigen Verstärkungsabschnitt 13, was dazu führt, dass ein Durchtrennen nicht auftritt, sondern halb durchtrennte Nuten ausgebildet werden. Die halb durchtrennten Nuten sind Startpunkte beim Zerbrechen 14b, die mit einer dicken Linie in 8 dargestellt sind. Die Startpunkte beim Zerbrechen 14b werden an Verlängerungslinien der Ablationsnuten 14a, die in dem Einrichtungsbereich 10 ausgebildet sind, ausgebildet. Die Startpunkte beim Zerbrechen 14b sind Nuten, die an der Flächenseite ausgebildet sind und die nicht soweit hindurchdringen, um bis zu der Rückseite zu reichen und sie wirken als Startpunkte zur Demontage des ringförmigen Verstärkungsabschnitts 13 bei dem späteren Expandierschritt. Da die Ablationsnuten 14a und die Startpunkte beim Zerbrechen 14b in der Konzentrierungstiefe gleich sind, können sie durch eine Reihe von Ablationsbearbeitungsschritten ausgebildet werden, ohne die Produktivität zu verringern.
  • (5) Expandierschritt
  • Nachdem der Einrichtungsbereich 10 in die individuellen Chips unterteilt wurde und die Startpunkte beim Zerbrechen 14b in dem ringförmigen Verstärkungsabschnitt 13, wie in 8 gezeigt, ausgebildet wurden, wird die Vielzahl an Einrichtungen D, die die Form des Wafers 1 als Ganzes hält, da sie von dem Zertrennungsrahmen 5 abgestützt werden, von dem Spanntisch 60, wie in 7 gezeigt, abgenommen. Anschließend wird, wie in 9 gezeigt, des Zertrennungstape 4 in der Richtung der Ebene/Ebenen (C-Richtungen in 9) expandiert, wodurch der Spalt zwischen den angrenzenden Einrichtungen geweitet wird. Übrigens wird in diesem Moment der ringförmige Verstärkungsabschnitt 13 demontiert, wobei die Startpunkte beim Zerbrechen 14b Startpunkte sind, um von dem Einrichtungsbereich 10 getrennt zu werden. Folglich kann das Aufweiten des Spaltes zwischen den Einrichtungen und die Trennung des ringförmigen Verstärkungsabschnitts 13 simultan durchgeführt werden. Dies verspricht eine hohe Produktivität.
  • (6) Anhebeschritt
  • Im Folgenden wird in dem Zustand, in welchem der Spalt zwischen den Einrichtungen geweitet wurde, das Aufnehmen der individuellen Einrichtungen D durchgeführt. Beispielsweise, wie in 10 gezeigt, wird eine Spannzange 7 (engl.: collet) abgesenkt, die Einrichtung D wird durch Ansaugen zu der Spannzange 7 hingeführt, die Spannzange 7 wird angehoben, um dadurch die Einrichtung D von dem Zertrennungstape 4 abzuziehen und um die Einrichtung D anzuheben, und die Einrichtung D wird hin zu einer vorgegebenen Position gefördert. Falls im Übrigen ein UV gehärtetes Tape als Zertrennungstape verwendet wird, kann des Zertrennungstape 4 mit UV-Strahlen bestrahlt werden, um seine Klebrigkeit vor dem Anheben abzusenken, wodurch das Anheben prablemloser durchgeführt werden kann.
  • Wie oben erwähnt, werden die Startpunkte beim Zerbrechen in dem ringförmigen Verstärkungsabschnitt bei dem Ablationsschritt zum Unterteilen des Wafers in individuelle Einrichtungen ausgebildet und der ringförmige Verstärkungsabschnitt wird von dem Einrichtungsbereich bei dem Expandierschritt zum Aufweiten des Spaltes zwischen angrenzenden Einrichtungen getrennt. Dies stellt sicher, dass der ringförmige Verstärkungsabschnitt zum Zeitpunkt des Unterteilens des Wafers in die individuellen Einrichtungen zurückbleibt. Daher kann der Wafer in die individuellen Einrichtungen unterteilt werden, ohne die Handhabbarkeit während des Unterteilungsablaufs zu verschlechtern. Zusätzlich kann die Unterteilung des ringförmigen Verstärkungsabschnitts bei dem Expandierschritt zum Aufweiten den Spalts zwischen den Einrichtungen durchgeführt werden. Dies eliminiert die Notwendigkeit eines eigenen Schritts zum Trennen des ringförmigen Verstärkungsabschnitts und verspricht daher eine hohe Produktivität.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Schutzumfang der Erfindung wird durch die angehängten Ansprüche festgelegt und alle Änderungen und Modifizierungen, die in den Äquivalenzbereich des Schutzumfangs fallen, werden daher von der Erfindung eingeschlossen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-173487 [0003]
    • JP 2007-19379 [0003]

Claims (1)

  1. Verfahren zum Bearbeiten eines Wafers (1), der an einer Flächenseite (1a) davon mit einem Einrichtungsbereich (10), in dem eine Vielzahl an Einrichtungen (D) mit geplanten Unterteilungslinien (L) begrenzt wird und mit einem Umfangsüberschussbereich (11), der die Einrichtungsbereiche (10) umgibt, um den Wafer (1) in individuelle Einrichtungen (D) zu unterteilen, versehen ist, wobei das Verfahren, umfasst: einen Waferschleifschritt zum Schleifen einer Rückseite (1b), die dem Einrichtungsbereich (10) des Wafers (1) entspricht, bis hin zu einer vorgegebenen Dicke und Ausbilden eines ringförmigen Verstärkungsabschnitts (13) an der Rückseite (1b), der dem Umfangsüberschussbereich (11) entspricht; einen Waferabstützschritt des Anhaftens eines Zertrennungstapes (4) an der Rückseite (1d) des Wafers und des Anhaftens eines äußeren Umfangsabschnitts des Zertrennungstapes (4) an den Zertrennungsrahmen (5), der eine Öffnung (50) zum Aufnehmen des Wafers (1) aufweist, um den Wafer (1) mittels des Zertrennungsrahmens (5) über das Zertrennungstape (4) abzustützen; einen Waferhalteschritt des Haltens des Wafers (1), der von dem Zertrennungsrahmen (5) abgestützt wird, auf einem Spanntisch (60), der einen Einrichtungsbereichhaltebereich (600) zum Halten der Rückseite (1b) durch Ansaugen, die dem Einrichtungsbereich des Wafers (1) entspricht, und einen ringförmigen Verstärkungsabschnitt-Abstützabschnitt (601) zum Abstützen des ringförmigen Verstärkungsabschnitts (13) aufweist; einen Ablationsbearbeitungsschritt zum Durchführen einer Ablationsbearbeitung durch Bestrahlen des Wafers (1) mit einem Laserstrahl (61a) entlang der geplanten Unterteilungslinien (L) von der Flächenseite (1a) aus, um den Wafer (1) in individuelle Einrichtungen (D) zu unterteilen und um Startpunkte (14b) beim Zerbrechen in dem ringförmigen Verstärkungsabschnitt (13) auszubilden; einen Expandierschritt des Expandierens des Zertrennungstapes (4), um den ringförmigen Verstärkungsabschnitt (13) zu demontieren, wobei die Startpunkte (14b) beim Zerbrechen Startpunkte sind, wodurch der ringförmige Verstärkungsabschnitt (13) von dem Einrichtungsbereich (10) getrennt wird und um den Spalt zwischen den angrenzenden Einrichtungen (D) zu verbreitern; und einen Aufnehmschritt des Aufnehmens der individuellen Einrichtungen (D) von dem Zertrennungstape (4).
DE102011082244A 2010-09-10 2011-09-07 Waferbearbeitungsverfahren Granted DE102011082244A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP,2010-202845 2010-09-10
JP2010202845A JP5654810B2 (ja) 2010-09-10 2010-09-10 ウェーハの加工方法

Publications (1)

Publication Number Publication Date
DE102011082244A1 true DE102011082244A1 (de) 2012-04-26

Family

ID=45807122

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011082244A Granted DE102011082244A1 (de) 2010-09-10 2011-09-07 Waferbearbeitungsverfahren

Country Status (4)

Country Link
US (1) US8486806B2 (de)
JP (1) JP5654810B2 (de)
CN (1) CN102403204B (de)
DE (1) DE102011082244A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390968B2 (en) * 2011-09-29 2016-07-12 Intel Corporation Low temperature thin wafer backside vacuum process with backgrinding tape
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
JP5992802B2 (ja) * 2012-11-07 2016-09-14 リンテック株式会社 シート貼付装置及び貼付方法
CN103811396A (zh) * 2014-01-24 2014-05-21 南通富士通微电子股份有限公司 圆片封装工艺用治具
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
JP2016147342A (ja) * 2015-02-12 2016-08-18 株式会社ディスコ 加工装置のチャックテーブル
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
JP2017126725A (ja) * 2016-01-15 2017-07-20 株式会社ディスコ ウエーハの加工方法
JP6631347B2 (ja) * 2016-03-18 2020-01-15 トヨタ自動車株式会社 半導体装置の製造方法
KR102383560B1 (ko) * 2016-10-28 2022-04-08 가부시키가이샤 도교 세이미쓰 워크 분할 장치 및 워크 분할 방법
JP6797043B2 (ja) * 2017-02-08 2020-12-09 株式会社ディスコ 加工装置のチャックテーブル
DE112017007411T5 (de) * 2017-04-07 2019-12-19 Mitsubishi Electric Corporation Halbleiter-Herstellungsverfahren
JP7464472B2 (ja) * 2020-07-17 2024-04-09 株式会社ディスコ 加工装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2007173487A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの加工方法および装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4791772B2 (ja) * 2005-07-14 2011-10-12 株式会社ディスコ ウェーハの加工方法
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
JP2007266557A (ja) * 2006-03-30 2007-10-11 Renesas Technology Corp 半導体装置の製造方法
JP4847199B2 (ja) * 2006-04-25 2011-12-28 株式会社ディスコ ウエーハに装着された接着フィルムの破断方法
JP2008235398A (ja) * 2007-03-19 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
JP2010050416A (ja) * 2008-08-25 2010-03-04 Toshiba Corp 半導体装置の製造方法
JP2010093005A (ja) * 2008-10-07 2010-04-22 Disco Abrasive Syst Ltd ウエーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2007173487A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの加工方法および装置

Also Published As

Publication number Publication date
US20120064696A1 (en) 2012-03-15
US8486806B2 (en) 2013-07-16
CN102403204A (zh) 2012-04-04
CN102403204B (zh) 2016-08-10
JP5654810B2 (ja) 2015-01-14
JP2012059985A (ja) 2012-03-22

Similar Documents

Publication Publication Date Title
DE102011082244A1 (de) Waferbearbeitungsverfahren
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102006030866B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE102015208893B4 (de) Waferbearbeitungsverfahren
DE102006018644B4 (de) Bearbeitungsverfahren für einen Halbleiterwafer
DE102004044945B4 (de) Verfahren zum Verarbeiten eines Wafers
DE102008022745A1 (de) Waferunterteilungsverfahren
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102017206401A1 (de) Verfahren zum bearbeiten eines sic-und wafers
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102010007769B4 (de) Waferbearbeitungsverfahren
DE102011078726B4 (de) Bearbeitungsverfahren für einen Wafer
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE102013205644A1 (de) Herstellverfahren für Chips mit Haftfolien
DE102016224978A1 (de) Substratbearbeitungsverfahren
DE102019212101A1 (de) Halbleitersubstratbearbeitungsverfahren
DE102016203396A1 (de) Bearbeitungsverfahren eines Einzelkristallsubstrats
DE102016203836A1 (de) Verfahren zum Bearbeiten eines Einzelkristallsubstrats
DE102015207193A1 (de) Einkristallsubstrat-Bearbeitungsverfahren
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE102016109693B4 (de) Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
DE102017219344A1 (de) Waferbearbeitungsverfahren
DE102012205251A1 (de) Halbleiterbearbeitungsverfahren
DE102014227005B4 (de) Verfahren zum Aufteilen eines Wafers in Chips

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division