DE102012111503B4 - Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102012111503B4
DE102012111503B4 DE102012111503.6A DE102012111503A DE102012111503B4 DE 102012111503 B4 DE102012111503 B4 DE 102012111503B4 DE 102012111503 A DE102012111503 A DE 102012111503A DE 102012111503 B4 DE102012111503 B4 DE 102012111503B4
Authority
DE
Germany
Prior art keywords
conductivity type
forming
base substrate
layer
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012111503.6A
Other languages
English (en)
Other versions
DE102012111503A1 (de
Inventor
In Hyuk Song
Jae Hoon Park
Dong Soo Seo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE102012111503A1 publication Critical patent/DE102012111503A1/de
Application granted granted Critical
Publication of DE102012111503B4 publication Critical patent/DE102012111503B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen eines Leistungshalbleiterbauelements (100), wobei das Verfahren Folgendes umfasst: Vorbereiten eines Basissubstrats mit einer Oberfläche und einer gegenüberliegenden Oberfläche und ausgebildet aus einer Driftschicht (120) vom ersten Leitungstyp; Ausbilden einer Ätzmaske (10) auf einer Oberfläche des Basissubstrats, wobei die Ätzmaske (10) eine Mehrzahl offener Teile zum Ausbilden einer Mehrzahl von Gräben (130; 130a, 130b) aufweist; Ausbilden eines Primärgrabens (130a) entsprechend dem offenen Teil von einer Oberfläche des Basissubstrats in einer Dickenrichtung; Durchführen einer Ioneninjektion an dem Primärgraben (130a) und Thermodiffusion zum Ausdehnen einer Diffusionsschicht (140) vom ersten Leitungstyp in Richtung benachbarter Gräben (130) mit einer Konzentration höher als die der Driftschicht (120) vom ersten Leitungstyp; Ausbilden eines Sekundärgrabens (130b), der sich von einer unteren Oberfläche des Primärgrabens (130a) zu der Dickenrichtung erstreckt und durch die Diffusionsschicht (140) vom ersten Leitungstyp hindurchtritt; Entfernen der Ätzmaske (10) mit der Mehrzahl offener Teile zum Ausbilden der Gräben (130; 130a; 130b); Ausbilden eines ersten Isolierfilms (160) auf einer Oberfläche des Basissubstrats sowie einer Innenwand der Gräben (130); Ausbilden einer ersten Elektrode (165) in jedem der Gräben (130); und Ausbilden einer Muldenschicht (170) vom zweiten Leitungstyp auf der Diffusionsschicht (140) vom ersten Leitungstyp; wobei sich ein Spitzenpunkt eines Verunreinigungsdotierprofils der Diffusionsschicht (140) vom ersten Leitungstyp gemäß der Ioneninjektion zwischen der Muldenschicht (170) vom zweiten Leitungstyp und einer unteren Oberfläche der Gräben (130) befindet und wobei sich ein Spitzenpunkt der Muldenschicht (170) vom zweiten Leitungstyp an der einen Oberfläche des Basissubstrates befindet.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Erfindungsgebiet
  • Die vorliegende Erfindung betrifft ein Leistungshalbleiterbauelement und ein Verfahren zu dessen Herstellung.
  • 2. Beschreibung des verwandten Stands der Technik
  • Gemäß einer signifikanten Entwicklung von verschiedenen Formen von IGBT-Bauelementen (Insulated Gate Bipolar Transistor) einschließlich eines im Patentdokument 1 offenbarten IGBT wurden jüngst Anwendungen für eine große Kapazität von Industrie und ein Elektroauto sowie Haushaltsgeräte verwendet.
  • Der größte Vorteil des IGBT-Bauelements besteht darin, dass das IGBT-Bauelement im Gegensatz zu einem Metalloxidhalbleiter-Feldeffekttransistor (MOS – Metal Oxide Semiconductor) eine bipolare Operation ausführt, wobei diese bipolare Operation ein Leitfähigkeitsmodulationsphänomen generiert, um den Reihenwiderstand in Abhängigkeit von einem Rohmaterial eines Wafers zum Zeitpunkt einer Einschaltoperation des IGBT-Bauelements zu reduzieren, so dass ein Leitungsverlust im Vergleich zu den MOSFET bezüglich Stehspannungs- und Hochstromprodukten signifikant reduziert wird, wodurch es ermöglicht wird, den Leistungsverlust zu reduzieren.
  • Gemäß dem jüngsten Trend der IGBT-Technologie wurde deshalb eine Technologie entwickelt, die die Leitfähigkeitsmodulationsform maximieren kann. Dazu wird hauptsächlich eine Technologie des Akkumulierens von Lochträgern verwendet. Die Lochträger werden durch von einer P-Kollektorschicht injizierte Löcher generiert und nehmen zu einer Emitterschicht allmählich ab, so dass ein Verhältnis des Leitungsverlustes zu der Emitterschicht zunimmt.
  • Aus der US 2005/0029586 A1 sind schon eine Halbleiteranordnung und ein Verfahren zu deren Herstellung bekannt, bei denen ein Primärgraben und ein Sekundärgraben Anwendung finden. Auch aus der DE 10 2007 043 341 A1 sind eine Halbleitervorrichtung und ein Verfahren zu deren Herstellung bekannt, bei denen unterschiedliche Störstellenkonzentrationen in grabenartigen Konfigurationen eingesetzt werden. Als weiterer Stand der Technik ist die US 2011/0 180 813 A1 zu nennen, die sich ebenfalls mit der Herstellung von Gebieten mit unterschiedlicher Störstellenkonzentration beschäftigt.
  • Die Erfindung strebt eine weitere Verbesserung der Technologie des Reduzierens einer Breite eines Graben-Graben-Gebiets (MESA) an, das ein finaler Bewegungsweg der Lochträger wird, um die Bewegung der Lochträger zu begrenzen.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Erfindungsgemäß wird die Aufgabe durch die Gegenstände der unabhängigen Ansprüche gelöst. Die vorliegende Erfindung erfolgte bei dem Bemühen, ein Leistungshalbleiterbauelement, das eine Leitfähigkeitsmodulationsform maximieren kann, und ein Verfahren zu dessen Herstellung bereitzustellen.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Leistungshalbleiterbauelements bereitgestellt, wobei das Verfahren Folgendes umfasst: Vorbereiten eines Basissubstrats mit einer Oberfläche und der anderen Oberfläche und ausgebildet aus einer Driftschicht vom ersten Leitungstyp; Ausbilden eines Ätzresists auf einer Oberfläche des Basissubstrats, wobei der Ätzresist ein offenes Teil zum Ausbilden eines Grabens aufweist; Ausbilden eines Primärgrabens entsprechend dem offenen Teil von einer Oberfläche des Basissubstrats in einer Dickenrichtung; Durchführen einer Ioneninjektion und Thermodiffusion an dem Primärgraben zum Ausbilden einer Diffusionsschicht vom ersten Leitungstyp mit einer Konzentration höher als der der Driftschicht vom ersten Leitungstyp; und Ausbilden eines Sekundärgrabens, der sich von einer unteren Oberfläche des Primärgrabens zu der Dickenrichtung erstreckt und durch die Diffusionsschicht vom ersten Leitungstyp hindurchtritt; wobei sich ein Spitzenpunkt eines Verunreinigungsdotierprofils der Diffusionsschicht vom ersten Leitungstyp gemäß der Ioneninjektion zwischen einer Oberfläche des Basissubstrats und einer unteren Oberfläche des Sekundärgrabens befindet.
  • Die Diffusionsschicht vom ersten Leitungstyp kann in einer halbkreisförmigen Form an jeder von beiden Seiten des Primär- und Sekundärgrabens auf der Basis des Primär- und Sekundärgrabens ausgebildet sein.
  • Das Verfahren kann weiterhin nach dem Ausbilden des Sekundärgrabens das Entfernen des Ätzresists beinhalten.
  • Das Verfahren kann weiterhin Folgendes beinhalten: nach dem Entfernen des Ätzresists 5, Ausbilden eines ersten Isolierfilms auf einer Oberfläche des Basissubstrats sowie einer Innenwand des Primär- und Sekundärgrabens; Ausbilden einer ersten Elektrode in dem Primär- und Sekundärgraben und Ausbilden einer Muldenschicht vom zweiten Leitungstyp auf der Diffusionsschicht vom ersten Leitungstyp.
  • Der erste Leitungstyp kann ein N-Typ und der zweite Leitungstyp ein P-Typ sein.
  • Das Verfahren kann weiterhin Folgendes beinhalten: nach dem Entfernen des Ätzresists und vor dem Ausbilden des ersten Isolierfilms,
    Ausbilden eines zweiten Isolierfilms auf dem Basissubstrat sowie der Innenwand des Primär- und Sekundärgrabens und Entfernen des zweiten Isolierfilms.
  • Der erste Isolierfilm kann ein Gateoxidfilm und der zweite Isolierfilm ein Opferoxidfilm sein.
  • Das Verfahren kann weiterhin Folgendes beinhalten: nach dem Ausbilden der Muldenschicht vom zweiten Leitungstyp, Ausbilden zweiter Elektrodengebiete auf der Muldenschicht vom zweiten Leitungstyp und auf jeder der äußeren Mulden von beiden Seiten von mehreren Primär- und Sekundärgräben; Ausbilden eines Körpergebiets vom zweiten Leitungstyp auf der Muldenschicht vom zweiten Leitungstyp und zwischen den zweiten Elektrodengebieten, wobei das Körpergebiet vom zweiten Leitungstyp eine Konzentration höher als die der Muldenschicht vom zweiten Leitungstyp aufweist; Ausbilden eines dritten Isolierfilms auf dem Primärgraben in einer Oberfläche des Basissubstrats, um den ersten Isolierfilm und die erste Elektrode zu kontaktieren; und Ausbilden einer zweiten Elektrode auf einer Oberfläche des Basissubstrats sowie dem dritten Isolierfilm, wobei der Primär- und Sekundärgraben mehrere sind.
  • Das Verfahren kann weiterhin Folgendes beinhalten: nach dem Ausbilden der zweiten Elektrode, Ausbilden eines Halbleitersubstrats vom zweiten Leitungstyp auf einer unteren Oberfläche der Driftschicht vom ersten Leitungstyp auf der Basis einer Dickenrichtung des Basissubstrats.
  • Das zweite Elektrodengebiet kann ein Emittergebiet vom ersten Leitungstyp sein, und die zweite Elektrode kann eine Emitterelektrode sein.
  • Der Spitzenpunkt des Verunreinigungsdotierprofils der Diffusionsschicht vom ersten Leitungstyp gemäß der Ioneninjektion kann zwischen einem Gebiet unter der Muldenschicht vom zweiten Leitungstyp und einer unteren Oberfläche des Sekundärgrabens auf der Basis einer Dickenrichtung des Leitungshalbleiterbauelements positioniert sein.
  • Bei dem Ausbilden des Ätzresists kann der Ätzresist aus einem Oxidmaterial bestehen.
  • Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung wird ein Leistungshalbleiterbauelement bereitgestellt, das Folgendes enthält: ein Basissubstrat mit einer Oberfläche und der anderen Oberfläche und aus einer Driftschicht vom ersten Leitungstyp ausgebildet; ein Halbleitersubstrat, ausgebildet auf der anderen Oberfläche des Basissubstrats; eine Diffusionsschicht vom ersten Leitungstyp, ausgebildet auf einer Oberfläche des Basissubstrats und mit einer Konzentration höher als die der Driftschicht vom ersten Leitungstyp; eine Muldenschicht vom zweiten Leitungstyp, auf der Diffusionsschicht vom ersten Leitungstyp ausgebildet; einen Graben, der so ausgebildet ist, dass er durch die Muldenschicht vom zweiten Leitungstyp und die Diffusionsschicht vom ersten Leitungstyp von einer Oberfläche des Basissubstrats einschließlich der Muldenschicht vom zweiten Leitungstyp in einer Dickenrichtung hindurchgeht; einen ersten Isolierfilm, auf einer Oberfläche des Basissubstrats sowie einer Innenwand des Grabens ausgebildet; und eine in dem Graben ausgebildete erste Elektrode, wobei sich ein Spitzenpunkt eines Verunreinigungsdotierprofils der Diffusionsschicht vom ersten Leitungstyp zwischen einem Gebiet unter der Muldenschicht vom zweiten Leitungstyp und einer unteren Oberfläche des Grabens befindet.
  • Der erste Leitungstyp kann ein N-Typ und der zweite Leitungstyp ein P-Typ sein.
  • Die Diffusionsschicht vom ersten Leitungstyp kann in einer halbkreisförmigen Form an jeder von beiden Seiten des Grabens auf der Basis des Grabens ausgebildet sein.
  • Der erste Isolierfilm kann ein Gateoxidfilm sein.
  • Das Leistungshalbleiterbauelement kann weiterhin Folgendes enthalten: zweite Elektrodengebiete, auf der Muldenschicht vom zweiten Leitungstyp und jeder der äußeren Mulden von beiden Seiten der mehreren Gräben ausgebildet; ein Körpergebiet vom zweiten Leitungstyp, auf der Muldenschicht vom zweiten Leitungstyp und zwischen den zweiten Elektrodengebieten ausgebildet und mit einer Konzentration höher als die der Muldenschicht vom zweiten Leitungstyp; einen dritten Isolierfilm, ausgebildet auf dem Graben einer Oberfläche des Basissubstrats, um den ersten Isolierfilm und die erste Elektrode zu kontaktieren; und eine zweite Elektrode, auf einer Oberfläche des Basissubstrats sowie dem dritten Isolierfilm ausgebildet, wobei die Graben mehrere sind.
  • Das zweite Elektrodengebiet kann ein Emittergebiet vom ersten Leitungstyp und die zweite Elektrode eine Emitterelektrode sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung lassen sich anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen klarer verstehen. Es zeigen:
  • 1 bis 6 Querschnittsansichten, die sequentiell Prozesse eines Verfahrens zum Herstellen eines Leistungshalbleiterbauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigen; und
  • 7 eine grafische Darstellung, die Dotierprofile jedes Gebiets auf der Basis der Linie A-A' des Halbleiterbauelements von 6 zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung lassen sich anhand der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen in Verbindung mit den beiliegenden Zeichnungen klarer verstehen. In den beiliegenden Zeichnungen werden die gleichen Bezugszahlen verwenden, um die gleichen oder ähnliche Komponenten zu bezeichnen, und redundante Beschreibungen davon entfallen. Weiterhin werden in der folgenden Beschreibung die Ausdrücke „erster”, „zweiter”, „eine Seite”, „die andere Seite” und dergleichen verwendet, um eine gewisse Komponente von anderen Komponenten zu unterscheiden, doch sollte die Konfiguration solcher Komponenten nicht so ausgelegt sein, als wenn sie durch die Ausdrücke beschränkt wäre. Wenn weiterhin bei der Beschreibung der vorliegenden Erfindung bestimmt wird, dass die ausführliche Beschreibung des verwandten Stands der Technik den Kern der vorliegenden Erfindung verdunkeln würde, entfällt deren Beschreibung.
  • Im Folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen ausführlich beschrieben.
  • Ein in der bevorzugten Ausführungsform der vorliegenden Erfindung offenbartes Leistungshalbleiterbauelement stellt einen IGBT (Insulated Gate Bipolar Transistor) dar. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt.
  • Verfahren zum Herstellen eines Leistungshalbleiterbauelements
  • Die 1 bis 6 sind Querschnittsansichten, die sequentiell Prozesse eines Verfahrens zum Herstellen eines Leistungshalbleiterbauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigen, und 7 ist eine grafische Darstellung, die Dotierprofile jedes Gebiets auf der Basis einer Linie A-A' des Halbleiterbauelements von 6 zeigt.
  • Zuerst kann unter Bezugnahme auf 1 ein Basissubstrat mit einer Oberfläche und der anderen Oberfläche und aus einer Driftschicht 120 vom ersten Leitungstyp ausgebildet hergestellt werden.
  • In diesem Fall kann der erste Leitungstyp ein N-Typ und die Driftschicht 120 vom ersten Leitungstyp eine N-Driftschicht sein, doch ist die vorliegende Erfindung nicht darauf beschränkt.
  • Als Nächstes kann unter Bezugnahme auf 1 ein Ätzresist 10 mit einem offenen Teil zum Ausbilden eines Grabens auf einer Oberfläche des Basissubstrats ausgebildet werden.
  • Der Ätzresist 10 kann aus einem Oxidmaterial bestehen.
  • Da der Ätzresist 10 aus dem Oxidmaterial besteht, ist es möglich, danach Ioneninjektions- und Thermodiffusionsprozesse durchzuführen.
  • Da der Ätzresist 10 aus dem Oxidmaterial besteht, können somit alle Primär- und Sekundärgräben 130a und 130b unter Verwendung eines einzelnen Ätzresists 10 verarbeitet werden.
  • Als Nächstes kann unter Bezugnahme auf 1 der dem offenen Teil entsprechende Primärgraben 130a von einer Oberfläche des Basissubstrats in einer Dickenrichtung ausgebildet werden.
  • Als Nächstes werden unter Bezugnahme auf 2 und 3 die Ioneninjektions- und Thermodiffusionsprozesse an dem Primärgraben 130 durchgeführt, wodurch ermöglicht wird, eine Diffusionsschicht 140 vom ersten Leitungstyp mit einer Konzentration höher als die der Driftschicht 120 vom ersten Leitungstyp auszubilden.
  • In diesem Fall kann die Diffusionsschicht 140 vom ersten Leitungstyp eine Diffusionsschicht vom NO-Typ mit der Konzentration sein, die höher als die des N-Typs der Driftschicht 120 vom ersten Leitungstyp ist, doch ist die vorliegende Erfindung nicht darauf beschränkt.
  • Als Nächstes kann unter Bezugnahme auf 3 ein zweiter Graben 130b ausgebildet werden, so dass er sich in einer Dickenrichtung von einer unteren Oberfläche des Primärgrabens 130a erstreckt und durch die Diffusionsschicht 140 vom ersten Leitungstyp hindurchgeht.
  • Das heißt, wie in 3 gezeigt, der Graben 130 kann durch doppeltes Durchführen der Grabenverarbeitung ausgebildet werden.
  • Weiterhin kann sich ein Spitzenpunkt eines Verunreinigungsdotierprofils der Diffusionsschicht 140 vom ersten Leitungstyp gemäß der oben erwähnten Ioneninjektion in einem Gebiet zwischen einer Oberfläche des Basissubstrats und einer unteren Oberfläche des Sekundärgrabens 130b befinden.
  • Insbesondere kann sich der Spitzenpunkt (ein Gebiet, in dem die Dotierkonzentration am tiefsten in einem Gebiet der Diffusionsschicht 140 vom ersten Leitungstyp von 3 bis 5 gezeigt ist und I (eine Konzentration der Spitzenakkumulation der vergrabenen Löcher (BHA)) in 7) des Verunreinigungsdotierprofils der Diffusionsschicht 140 vom ersten Leitungstyp gemäß der oben erwähnten Ioneninjektion zwischen einem Gebiet unter einer Muldenschicht 170 vom zweiten Leitungstyp (siehe 6) und der unteren Oberfläche des Sekundärgrabens 130b auf der Basis der Dickenrichtung des Bauelements befinden.
  • 7 ist eine grafische Darstellung, die Profile von Verunreinigungsdotierkonzentrationen jedes Gebiets auf der Basis der Linie A-A' des Leistungshalbleiterbauelements von 6 zeigt, zeigt eine Dotierkonzentration des N-Typs jedes Gebiets, eine Dotierkonzentration des P-Typs jedes Gebiets und eine Nettodotierung jedes Gebiets.
  • Da der Spitzenpunkt der Verunreinigungsdotierkonzentration der Diffusionsschicht 140 vom ersten Leitungstyp, der das I-Gebiet ist, an einem von der Muldenschicht 170 vom zweiten Leitungstyp um einen vorbestimmten Abstand auf der Basis der Dicke des Leistungshalbleiterbauelements beabstandeten Punkt ausgebildet ist, kann das Leistungshalbleiterbauelement (insbesondere ein Insulated Gate Bipolar Transistor, IGBT) gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung in diesem Fall eine Variation bei einer Schwellwertspannung (Vth) trotz einer Abnahme bei Vce(sat) zum Zeitpunkt des Betreibens davon verringern.
  • Hierbei bedeutet die Abnahme bei Vce(sat) eine Zunahme bei einer Konzentration der Diffusionsschicht 140 vom ersten Leitungstyp.
  • Das heißt, bei dem Leistungshalbleiterbauelement 100 gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung werden im Vergleich zu dem Stand der Technik höher konzentrierte Verunreinigungen injiziert, um die Bewegung der Lochträger zu begrenzen, wodurch es ermöglicht wird, eine Schaltgeschwindigkeit des Leistungshalbleiterbauelements zu erhöhen und den ganzen Betrieb des Bauelements zu verbessern.
  • Diesbezüglich ist bei dem Prozess des Ausbildens der Diffusionsschicht 140 vom ersten Leitungstyp zu berücksichtigen, dass der Spitzenpunkt der Verunreinigungsdotierkonzentration zur Zeit des Injizierens der Ionen unter der Muldenschicht 170 vom zweiten Leitungstyp (siehe 6) ausgebildet ist und nicht von der unteren Oberfläche des Sekundärgrabens 130b abweicht.
  • Wie in 3 gezeigt, kann die Diffusionsschicht 140 vom ersten Leitungstyp in einer halbkreisförmigen Form an jedem von beiden Seiten der Primär- und Sekundärgräben 130a und 130b (im Folgenden als 130 bezeichnet) auf der Basis der Primär- und Sekundärgräben 130 ausgebildet werden.
  • Insbesondere kann die in einer Kreisform oder einer Ellipsenform (mit Ausnahme des Primärgrabengebiets) um die untere Oberfläche des Primärgrabens 130a herum ausgebildete Diffusionsschicht 140 vom ersten Leitungstyp, wie in 2 gezeigt, jeweils durch die Verarbeitung des Sekundärgrabens 130b in der halbkreisförmigen Form ausgebildet werden.
  • Als Nächstes kann der Ätzresist 10 entfernt werden, wie in 4 gezeigt.
  • Als Nächstes kann ein erster Isolierfilm 160 auf einer Oberfläche des Basissubstrats sowie Innenwänden des Primär- und Sekundärgrabens 130a ausgebildet werden, wie in 5 gezeigt.
  • Hier kann der erste Isolierfilm 160 ein Gateoxidfilm sein, ist aber nicht darauf beschränkt.
  • Als Nächstes kann eine erste Elektrode 165 in dem Primär- und Sekundärgraben 130 ausgebildet werden und eine Muldenschicht 170 vom zweiten Leitungstyp kann auf der Diffusionsschicht 140 vom ersten Leitungstyp ausgebildet werden, wie in 6 gezeigt.
  • Hierbei können der erste und zweite Leitungstyp ein N-Typ bzw. ein P-Typ sein, sind aber nicht darauf beschränkt.
  • Unter Bezugnahme auf 6 kann die Muldenschicht 170 vom zweiten Leitungstyp eine Muldenschicht vom P-Typ sein.
  • Außerdem kann die erste Elektrode 165 eine Gateelektrode sein, ist aber nicht darauf beschränkt.
  • Dabei kann, wie in 3 und 4 gezeigt, nach dem Entfernen des Ätzresists 10 und vor dem Ausbilden des ersten Isolierfilms 160 ein zweiter Isolierfilm 150 auf dem Basissubstrat sowie den Innenwänden des Primär- und Sekundärgrabens 130 ausgebildet und dann entfernt werden.
  • Hier kann der zweite Isolierfilm 150 ein Opferoxidfilm sein.
  • Der Prozess des Ausbildens und Entfernens des Opferoxidfilms, der ein Prozess ist, der ein Gebiet der Primär- und Sekundärgräben 130 weich poliert, ist ein Prozess zum weichen Verarbeiten einer Beschädigung wie etwa eines Risses, der zum Zeitpunkt der Verarbeitung des Grabens auftreten kann, und Minimieren eines Defektes, der danach auftreten kann.
  • Wie in 6 gezeigt, können die Primär- und Sekundärgräben 130 mehrere sein.
  • Unter Bezugnahme auf 6 kann das Verfahren zum Herstellen eines Leistungshalbleiterbauelements Folgendes beinhalten: nach dem Ausbilden der Muldenschicht 170 vom zweiten Leitungstyp, Ausbilden zweiter Elektrodengebiete 190 auf der Muldenschicht 170 vom zweiten Leitungstyp und auf jeder der äußeren Mulden von beiden Seiten von mehreren Primär- und Sekundärgräben 130, Ausbilden eines Körpergebiets 180 vom zweiten Leitungstyp auf der Muldenschicht 170 vom zweiten Leitungstyp und zwischen den zweiten Elektrodengebieten 190, wobei das Körpergebiet 180 vom zweiten Leitungstyp eine Konzentration höher als die der Muldenschicht 170 vom zweiten Leitungstyp aufweist, Ausbilden eines dritten Isolierfilms 191 auf dem Primärgraben 130a in einer Oberfläche des Basissubstrats, um den ersten Isolierfilm 160 und eine erste Elektrode 165 zu kontaktieren, und Ausbilden einer zweiten Elektrode 193 auf einer Oberfläche des Basissubstrats sowie dem dritten Isolierfilm 191.
  • Das zweite Elektrodengebiet 190 und die zweite Elektrode 193, wie oben beschrieben, können ein Emittergebiet vom ersten Leitungstyp bzw. eine Emitterelektrode sein, sind aber nicht darauf beschränkt.
  • Weiterhin können das zweite Elektrodengebiet 190 und das Körpergebiet 180 vom zweiten Leitungstyp ein N+-Typ mit der Konzentration höher als die des NO-Typs der Diffusionsschicht 140 vom ersten Leitungstyp bzw. ein P+-Typ mit der Konzentration höher als die des P-Typs der Muldenschicht 170 vom zweiten Leitungstyp sein, sind aber nicht darauf beschränkt.
  • Wie in 6 gezeigt, können die zweiten Elektrodengebiete 190 mehrere sein und so ausgebildet sein, dass sie voneinander beabstandet sind.
  • Als Nächstes kann ein Halbleitersubstrat 110 vom zweiten Leitungstyp auf der unteren Oberfläche der Driftschicht 120 vom ersten Leitungstyp auf der Basis der Dickenrichtung des Basissubstrats ausgebildet werden, wie in 6 gezeigt.
  • Das Halbleitersubstrat 110 vom zweiten Leitungstyp kann aus einem Siliziumwafer ausgebildet werden, ist aber nicht darauf beschränkt.
  • Leistungshalbleiterbauelement
  • 6 ist eine Ansicht, die eine Konfiguration eines Leistungshalbleiterbauelements gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Hier wird das Leistungshalbleiterbauelement unter Bezugnahme auf die 1 bis 5 beschrieben, die Querschnittsansichten sind, die Prozesse eines Verfahrens zum Herstellen eines Leistungshalbleiterbauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung sequentiell zeigen, und 7, die eine grafische Darstellung ist, die Dotierprofile jedes Gebiets auf der Basis der Linie A-A' des Halbleiterbauelements von 6 zeigt.
  • Wie in 6 gezeigt, kann das Halbleiterbauelement 100 Folgendes enthalten: ein Basissubstrat mit einer Oberfläche und der anderen Oberfläche und aus einer Driftschicht 120 vom ersten Leitungstyp ausgebildet; ein Halbleitersubstrat 110 vom zweiten Leitungstyp, ausgebildet auf der anderen Oberfläche des Basissubstrats, eine Diffusionsschicht 140 vom ersten Leitungstyp, ausgebildet auf einer Oberfläche des Basissubstrats und mit einer Konzentration höher als die der Driftschicht 120 vom ersten Leitungstyp, eine Muldenschicht 170 vom zweiten Leitungstyp, auf der Diffusionsschicht 140 vom ersten Leitungstyp ausgebildet, einen Graben (130 in 3), der so ausgebildet ist, dass er durch die Muldenschicht 170 vom zweiten Leitungstyp und die Diffusionsschicht 140 vom ersten Leitungstyp von einer Oberfläche des Basissubstrats einschließlich der Muldenschicht 170 vom zweiten Leitungstyp in einer Dickenrichtung hindurchgeht; einen ersten Isolierfilm 160 (siehe 5), auf einer Oberfläche des Basissubstrats sowie einer Innenwand des Grabens 130 ausgebildet, und eine in dem Graben 130 ausgebildete erste Elektrode 165.
  • Hier kann sich der Spitzenpunkt (I in 7) des Verunreinigungsdotierprofils der Diffusionsschicht 140 vom ersten Leitungstyp in einem Gebiet zwischen einem Gebiet unter der Muldenschicht 170 vom zweiten Leitungstyp und der unteren Oberfläche des Grabens 130 befinden.
  • Weiterhin können der erste und zweite Leitungstyp ein N-Typ und ein P-Typ sein, sind aber nicht darauf beschränkt.
  • Weiterhin kann die Diffusionsschicht 140 vom ersten Leitungstyp in der halbkreisförmigen Form jeweils auf beiden Seiten des Grabens 130 auf der Basis des Grabens 130 ausgebildet werden, wie in 3 bis 6 gezeigt.
  • Weiterhin kann der erste Isolierfilm 160 ein Gateoxidfilm sein.
  • Dabei kann, wie in 6 gezeigt, der Graben (130 in 3) mehrere sein.
  • Das Leistungshalbleiterbauelement 100 kann weiterhin Folgendes enthalten: zweite Elektrodengebiete 190, auf der Muldenschicht 170 vom zweiten Leitungstyp und jeder der äußeren Mulden von beiden Seiten der mehreren Gräben 130 ausgebildet, ein Körpergebiet 180 vom zweiten Leitungstyp, auf der Muldenschicht 170 vom zweiten Leitungstyp und zwischen den zweiten Elektrodengebieten 190 ausgebildet und mit einer Konzentration höher als die Muldenschicht 170 vom zweiten Leitungstyp, einen dritten Isolierfilm 191, ausgebildet auf dem Graben 130 einer Oberfläche des Basissubstrats, um den ersten Isolierfilm 160 und die erste Elektrode 165 zu kontaktieren, und eine zweite Elektrode 193, auf einer Oberfläche des Basissubstrats sowie dem dritten Isolierfilm 191 ausgebildet.
  • Das zweite Elektrodengebiet 190 kann ein Emittergebiet vom ersten Leitungstyp und die zweite Elektrode 193 eine Emitterelektrode sein.
  • Wenngleich nicht gezeigt, kann das Leistungshalbleiterbauelement 100 eine nichtgezeigte, auf einer unteren Oberfläche des Halbleitersubstrats 110 vom zweiten Leitungstyp ausgebildete dritte Elektrode enthalten. Die dritte Elektrode kann eine Kollektorelektrode sein und das Halbleitersubstrat 110 vom zweiten Leitungstyp kann als ein Kollektorgebiet betrieben werden.
  • Da bei dem Leistungshalbleiterbauelement 100 gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung die Diffusionsschicht 140 vom ersten Leitungstyp mit der Konzentration höher als die des Driftgebiets 120 vom ersten Leitungstyp ausgebildet ist und sich der Spitzenpunkt des Verunreinigungsdotiergebiets der Diffusionsschicht 140 vom ersten Leitungstyp zwischen dem Gebiet unter der Muldenschicht 170 vom zweiten Leitungstyp und der unteren Oberfläche des zweiten Grabens 130 befindet, obwohl die gleiche Verunreinigungskonzentration vom ersten Leitungstyp auf das Leistungshalbleiterbauelement 100 angewendet ist, kann das Leistungshalbleiterbauelement gemäß der vorliegenden Erfindung eine Spannung (Vce(sat)) unter der des Leistungshalbleiterbauelements gemäß dem Stand der Technik aufweisen.
  • Wegen der Struktur wie oben beschrieben, tritt in dem Leistungshalbleiterbauelement 100 gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung, da der Spitzenpunkt des Verunreinigungsdotierprofils der Diffusionsschicht 140 vom ersten Leitungstyp so ausgebildet ist, dass er von der Muldenschicht 170 vom zweiten Leitungstyp beabstandet ist, ein größeres Ausmaß an Lochakkumulation im Vergleich zum Stand der Technik auf, wodurch ermöglicht wird, ausgezeichnete Charakteristika zu implementieren.
  • Da weiterhin bei dem Leistungshalbleiterbauelement 100 gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung eine Variation bei der Schwellwertspannung gemäß der Zunahme bei der Verunreinigungsdotierkonzentration vom ersten Leitungstyp klein ist, wodurch ein Freiheitsgrad bei einem Design beim Auslegen des Leistungshalbleiterbauelements 100 verbessert wird.
  • Mit dem Leistungshalbleiterbauelement und dem Verfahren zu dessen Herstellung gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung wird die Diffusionsschicht vom ersten Leitungstyp mit der Konzentration höher als die der Driftschicht vom ersten Leitungstyp zwischen der Driftschicht vom ersten Leitungstyp und der zweiten Muldenschicht ausgebildet, um die Bewegung des Lochträgers zu begrenzen, wodurch ermöglicht wird, den Leitungsverlust des Leistungshalbleiterbauelements zu reduzieren.
  • Weiterhin wird gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung die Sekundärgrabenverarbeitung angewendet, so dass der Spitzenpunkt der Verunreinigungsdotierkonzentration der Diffusionsschicht vom ersten Leitungstyp so ausgebildet wird, dass er von der Muldenschicht vom zweiten Leitungstyp beabstandet ist, wodurch ermöglicht wird, die Variation bei der Schwellwertspannung zum Zeitpunkt des Betreibens des Leistungshalbleiterbauelements, das das IGBT-Bauelement enthält, zu reduzieren.

Claims (16)

  1. Verfahren zum Herstellen eines Leistungshalbleiterbauelements (100), wobei das Verfahren Folgendes umfasst: Vorbereiten eines Basissubstrats mit einer Oberfläche und einer gegenüberliegenden Oberfläche und ausgebildet aus einer Driftschicht (120) vom ersten Leitungstyp; Ausbilden einer Ätzmaske (10) auf einer Oberfläche des Basissubstrats, wobei die Ätzmaske (10) eine Mehrzahl offener Teile zum Ausbilden einer Mehrzahl von Gräben (130; 130a, 130b) aufweist; Ausbilden eines Primärgrabens (130a) entsprechend dem offenen Teil von einer Oberfläche des Basissubstrats in einer Dickenrichtung; Durchführen einer Ioneninjektion an dem Primärgraben (130a) und Thermodiffusion zum Ausdehnen einer Diffusionsschicht (140) vom ersten Leitungstyp in Richtung benachbarter Gräben (130) mit einer Konzentration höher als die der Driftschicht (120) vom ersten Leitungstyp; Ausbilden eines Sekundärgrabens (130b), der sich von einer unteren Oberfläche des Primärgrabens (130a) zu der Dickenrichtung erstreckt und durch die Diffusionsschicht (140) vom ersten Leitungstyp hindurchtritt; Entfernen der Ätzmaske (10) mit der Mehrzahl offener Teile zum Ausbilden der Gräben (130; 130a; 130b); Ausbilden eines ersten Isolierfilms (160) auf einer Oberfläche des Basissubstrats sowie einer Innenwand der Gräben (130); Ausbilden einer ersten Elektrode (165) in jedem der Gräben (130); und Ausbilden einer Muldenschicht (170) vom zweiten Leitungstyp auf der Diffusionsschicht (140) vom ersten Leitungstyp; wobei sich ein Spitzenpunkt eines Verunreinigungsdotierprofils der Diffusionsschicht (140) vom ersten Leitungstyp gemäß der Ioneninjektion zwischen der Muldenschicht (170) vom zweiten Leitungstyp und einer unteren Oberfläche der Gräben (130) befindet und wobei sich ein Spitzenpunkt der Muldenschicht (170) vom zweiten Leitungstyp an der einen Oberfläche des Basissubstrates befindet.
  2. Verfahren nach Anspruch 1, wobei die Diffusionsschicht (140) vom ersten Leitungstyp in einer halbkreisförmigen Form an den Seiten der Gräben (130) ausgebildet ist.
  3. Verfahren nach Anspruch 1, wobei der erste Leitungstyp ein N-Typ und der zweite Leitungstyp ein P-Typ ist.
  4. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: nach dem Entfernen der Ätzmaske (10) und vor dem Ausbilden des ersten Isolierfilms (160), Ausbilden eines zweiten Isolierfilms auf dem Basissubstrat sowie der Innenwand der Gräben und Entfernen des zweiten Isolierfilms.
  5. Verfahren nach Anspruch 4, wobei der erste Isolierfilm (160) ein Gateoxidfilm und der zweite Isolierfilm ein Opferoxidfilm ist.
  6. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: nach dem Ausbilden der Muldenschicht (170) vom zweiten Leitungstyp, Ausbilden zweiter Elektrodengebiete (190) auf der Muldenschicht (170) vom zweiten Leitungstyp und auf jeder der oberen äußeren Wände von den Seiten der Gräben (130); Ausbilden eines Körpergebiets (180) vom zweiten Leitungstyp auf der Muldenschicht (170) vom zweiten Leitungstyp und zwischen den zweiten Elektrodengebieten (190), wobei das Körpergebiet (180) vom zweiten Leitungstyp eine Konzentration höher als die der Muldenschicht (170) vom zweiten Leitungstyp aufweist; Ausbilden eines dritten Isolierfilms (191) auf den Gräben (130) in einer Oberfläche des Basissubstrats, um den ersten Isolierfilm (160) und die erste Elektrode (165) zu kontaktieren; und Ausbilden einer zweiten Elektrode (190) auf einer Oberfläche des Basissubstrats sowie dem dritten Isolierfilm (191).
  7. Verfahren nach Anspruch 6, weiterhin umfassend: nach dem Ausbilden der zweiten Elektrode (190), Ausbilden eines Halbleitersubstrats (110) vom zweiten Leitungstyp auf einer unteren Oberfläche der Driftschicht (120) vom ersten Leitungstyp auf der Basis einer Dickenrichtung des Basissubstrats.
  8. Verfahren nach Anspruch 6, wobei das zweite Elektrodengebiet (190) ein Emittergebiet vom ersten Leitungstyp ist und die zweite Elektrode eine Emitterelektrode ist.
  9. Verfahren nach Anspruch 1, wobei der Spitzenpunkt des Verunreinigungsdotierprofils der Diffusionsschicht (140) vom ersten Leitungstyp gemäß der Ioneninjektion zwischen einem Gebiet unter der Muldenschicht (170) vom zweiten Leitungstyp und einer unteren Oberfläche des Sekundärgrabens (130b) auf der Basis einer Dickenrichtung des Leistungshalbleiterbauelements (100) positioniert ist.
  10. Verfahren nach Anspruch 1, wobei bei dem Ausbilden der Ätzmaske die Ätzmaske aus einem Oxidmaterial besteht.
  11. Leistungshalbleiterbauelement (100), das Folgendes umfasst: ein Basissubstrat mit einer Oberfläche und einer gegenüberliegenden Oberfläche und aus einer Driftschicht (120) vom ersten Leitungstyp ausgebildet; ein Halbleitersubstrat vom zweiten Leitungstyp, ausgebildet auf der gegenüberliegenden Oberfläche des Basissubstrats; eine Diffusionsschicht (140) vom ersten Leitungstyp, gebildet von dem Basissubstrat und mit einer Konzentration höher als die der Driftschicht (120) vom ersten Leitungstyp, so dass sich ein Spitzenpunkt eines Verunreinigungsdotierprofils der Diffusionsschicht (140) vom ersten Leitungstyp zwischen einem Gebiet unter der Muldenschicht (170) vom zweiten Leitungstyp und einer unteren Oberfläche der Gräben (130) befindet; eine Muldenschicht (170) vom zweiten Leitungstyp mit einer höheren Konzentration als der der Diffusionsschicht (140) vom ersten Leitungstyp und auf der Diffusionsschicht (140) vom ersten Leitungstyp ausgebildet, so dass sich ein Spitzenpunkt der Muldenschicht (170) vom zweiten Leitungstyp an der einen Oberfläche des Basissubstrates befindet; eine Mehrzahl von Gräben (130), die so ausgebildet sind, dass sie durch die Muldenschicht (170) vom zweiten Leitungstyp und die Diffusionsschicht (140) vom ersten Leitungstyp von einer Oberfläche des Basissubstrats einschließlich der Muldenschicht (170) vom zweiten Leitungstyp in einer Dickenrichtung hindurchgehen; einen ersten Isolierfilm (160), auf einer Oberfläche des Basissubstrats sowie einer Innenwand der Gräben (130) ausgebildet; und eine in jedem der Gräben (130) ausgebildete erste Elektrode (165).
  12. Leistungshalbleiterbauelement (100) nach Anspruch 11, wobei der erste Leitungstyp ein N-Typ und der zweite Leitungstyp ein P-Typ ist.
  13. Leistungshalbleiterbauelement (100) nach Anspruch 11, wobei die Diffusionsschicht (140) vom ersten Leitungstyp in einer halbkreisförmigen Form an den Seiten der Gräben (130) ausgebildet ist.
  14. Leistungshalbleiterbauelement (100) nach Anspruch 11, wobei der erste Isolierfilm (160) ein Gateoxidfilm ist.
  15. Leistungshalbleiterbauelement (100) nach Anspruch 11, das weiterhin Folgendes umfasst: zweite Elektrodengebiete (190), auf der Muldenschicht (170) vom zweiten Leitungstyp und auf jeder der oberen äußeren Wände der Gräben (130) ausgebildet; ein Körpergebiet (180) vom zweiten Leitungstyp, auf der Muldenschicht (170) vom zweiten Leitungstyp und zwischen den zweiten Elektrodengebieten ausgebildet und mit einer Konzentration höher als die Muldenschicht (170) vom zweiten Leitungstyp; einen dritten Isolierfilm (191), ausgebildet auf den Gräben (130) einer Oberfläche des Basissubstrats, um den ersten Isolierfilm (160) und die erste Elektrode (165) zu kontaktieren; und eine zweite Elektrode (190), auf einer Oberfläche des Basissubstrats sowie dem dritten Isolierfilm (191) ausgebildet.
  16. Leistungshalbleiterbauelement (100) nach Anspruch 15, wobei das zweite Elektrodengebiet (190) ein Emittergebiet vom ersten Leitungstyp und die zweite Elektrode eine Emitterelektrode ist.
DE102012111503.6A 2012-08-30 2012-11-28 Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung Active DE102012111503B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0095649 2012-08-30
KR1020120095649A KR101388706B1 (ko) 2012-08-30 2012-08-30 전력 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE102012111503A1 DE102012111503A1 (de) 2014-03-06
DE102012111503B4 true DE102012111503B4 (de) 2016-02-25

Family

ID=50098265

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012111503.6A Active DE102012111503B4 (de) 2012-08-30 2012-11-28 Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (3) US8653628B1 (de)
JP (2) JP2014049744A (de)
KR (1) KR101388706B1 (de)
CN (1) CN103681322B (de)
DE (1) DE102012111503B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388706B1 (ko) 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
US9245986B2 (en) * 2012-11-29 2016-01-26 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device and method of manufacturing the same
WO2016120053A1 (en) * 2015-01-27 2016-08-04 Abb Technology Ag Insulated gate power semiconductor device and method for manufacturing such a device
US9653455B1 (en) * 2015-11-10 2017-05-16 Analog Devices Global FET—bipolar transistor combination
CN105489646A (zh) * 2015-12-22 2016-04-13 上海华虹宏力半导体制造有限公司 Igbt电荷存储层形成的方法和电荷存储型igbt
CN105679668A (zh) * 2016-03-09 2016-06-15 上海道之科技有限公司 一种沟槽igbt器件的制造方法
WO2018016543A1 (ja) 2016-07-19 2018-01-25 富士電機株式会社 半導体装置
JP6493372B2 (ja) * 2016-12-07 2019-04-03 トヨタ自動車株式会社 半導体装置
JP6958011B2 (ja) * 2017-06-15 2021-11-02 富士電機株式会社 半導体装置および半導体装置の製造方法
US10756726B2 (en) 2018-10-01 2020-08-25 Texas Instruments Incorporated Systems with power transistors, transistors coupled to the gates of the power transistors, and capacitive dividers coupled to the power transistors
KR102141845B1 (ko) 2019-12-10 2020-08-07 주식회사 넥스젠파워 고전력 스위칭용 반도체 소자 및 그 제조방법
CN115249616A (zh) * 2021-04-27 2022-10-28 无锡华润华晶微电子有限公司 绝缘栅双极型晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029586A1 (en) * 2003-08-05 2005-02-10 Syotaro Ono Semiconductor device having trench gate structure and manufacturing method thereof
DE102007043341A1 (de) * 2007-02-16 2008-08-28 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170966B2 (ja) * 1993-08-25 2001-05-28 富士電機株式会社 絶縁ゲート制御半導体装置とその製造方法
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
US6552389B2 (en) * 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
JP5034315B2 (ja) * 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
JP5195357B2 (ja) * 2008-12-01 2013-05-08 トヨタ自動車株式会社 半導体装置
JP5707681B2 (ja) * 2009-03-04 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
EP2418680A4 (de) 2009-04-10 2012-12-12 Sumitomo Electric Industries Bipolarer transistor mit isoliertem gate
KR101186011B1 (ko) 2009-11-27 2012-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그의 형성 방법
JP5676923B2 (ja) * 2010-06-02 2015-02-25 三菱電機株式会社 半導体装置の製造方法および半導体装置
KR101062862B1 (ko) 2010-07-07 2011-09-07 주식회사 하이닉스반도체 측벽접합을 구비한 반도체장치 제조 방법
KR20120095649A (ko) 2011-02-21 2012-08-29 삼성전자주식회사 촬영 장치 및 그 촬영 방법
US8823087B2 (en) 2012-03-15 2014-09-02 Infineon Technologies Austria Ag Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device
US8895394B2 (en) 2012-06-20 2014-11-25 Freescale Semiconductor, Inc. Trench FET with source recess etch
KR101388706B1 (ko) * 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
US8723317B2 (en) 2012-09-14 2014-05-13 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050029586A1 (en) * 2003-08-05 2005-02-10 Syotaro Ono Semiconductor device having trench gate structure and manufacturing method thereof
DE102007043341A1 (de) * 2007-02-16 2008-08-28 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
US20150087117A1 (en) 2015-03-26
US9196702B2 (en) 2015-11-24
US9076811B2 (en) 2015-07-07
KR101388706B1 (ko) 2014-04-24
US8653628B1 (en) 2014-02-18
KR20140028716A (ko) 2014-03-10
US20140117407A1 (en) 2014-05-01
JP2014049744A (ja) 2014-03-17
DE102012111503A1 (de) 2014-03-06
CN103681322A (zh) 2014-03-26
US20140061717A1 (en) 2014-03-06
CN103681322B (zh) 2016-12-21
JP2015207784A (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
DE102012111503B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008023349B4 (de) Halbleitervorrichtung
DE102009042391B4 (de) Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102010011258A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016116564A1 (de) Halbleitervorrichtung
DE112011100533T5 (de) Halbleitervorrichtung
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102015102569A1 (de) Halbleiterbauelement
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
DE102014013947A1 (de) Halbleiterbauelement
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE112018002359T5 (de) Halbleiterbauteil
DE112013007278B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015214718A1 (de) Trench-Bipolartransistor mit isoliertem Gate und Herstellungsverfahren dafür
DE102014115743B4 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung
DE102008029868A1 (de) Halbleiterbauteil und Herstellungsverfahren desselben
DE102019208844A1 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final