DE102010047609B4 - Multichipmodul - Google Patents

Multichipmodul Download PDF

Info

Publication number
DE102010047609B4
DE102010047609B4 DE102010047609.9A DE102010047609A DE102010047609B4 DE 102010047609 B4 DE102010047609 B4 DE 102010047609B4 DE 102010047609 A DE102010047609 A DE 102010047609A DE 102010047609 B4 DE102010047609 B4 DE 102010047609B4
Authority
DE
Germany
Prior art keywords
chips
wiring
lsi
chip
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010047609.9A
Other languages
English (en)
Other versions
DE102010047609A1 (de
Inventor
Masateru Koide
Daisuke Mizutani
Aiichiro Inoue
Hideo Yamashita
Iwao Yamazaki
Masayuki Kato
Seiji Ueno
Kazuyuki Imamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Socionext Inc filed Critical Fujitsu Ltd
Publication of DE102010047609A1 publication Critical patent/DE102010047609A1/de
Application granted granted Critical
Publication of DE102010047609B4 publication Critical patent/DE102010047609B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Multichipmodul mit: einer Basisplatte (10); einer Verdrahtungsplatte (20), die auf der Basisplatte (10) angeordnet ist und die eine Platte (22) und eine Verdrahtungsschicht (24), innerhalb der ein auf der Platte (22) angeordnetes Verdrahtungsmuster (26a) angeordnet ist, enthält; und einer Vielzahl von Chips (30A bis 30D), die auf der Verdrahtungsplatte (20) angeordnet sind, wobei jeder von der Vielzahl von Chips (30A bis 30D) mit wenigstens einem der anderen Chips (30A bis 30D) verbunden ist und die Vielzahl von Chips (30A bis 30D) und die Basisplatte (10) durch Durchgangslöcher (22a) elektrisch miteinander verbunden sind, die innerhalb der Verdrahtungsschicht (24) und der Platte (22) vorgesehen sind, wobei die Vielzahl der Chips vier Chips (30A bis 30D) enthält, die matrixartig angeordnet sind, und jeder der Chips (30A bis 30D) mit wenigstens einem der anderen Chips (30A bis 30D) über das Verdrahtungsmuster (26a) in einem Bereich verbunden ist, wo alle vier Chips (30A bis 30D) aneinandergrenzen, und wobei erste Pads mit einer ersten Dichte und zweite Pads mit einer zweiten Dichte, die niedriger als die erste Dichte ist, auf den unteren Flächen der Vielzahl von Chips (30A bis 30D) angeordnet sind, die ersten Pads mit dem Verdrahtungsmuster (26a) elektrisch verbunden sind und die zweiten Pads mit der Basisplatte (10) über die Durchgangslöcher (22a) elektrisch verbunden sind.

Description

  • GEBIET
  • Die hierin diskutierten Ausführungsformen beziehen sich auf ein Multichipmodul.
  • HINTERGRUND
  • Ein Halbleiterchipmodul, das als Multichipmodul (MCM) bezeichnet wird, ist bekannt. In einem herkömmlichen Multichipmodul sind mehrere Siliziumchips, die durch separate Prozesse hergestellt worden sind, auf ein vereinigendes Substrat gepackt. Nackte Siliziumchips sind exponiert und untereinander jeweilig durch eine Verdrahtung verbunden, die auf einer Keramik- oder Build-Up-Platte gebildet ist (siehe zum Beispiel die japanische ungeprüfte Patentveröffentlichung JP H06-283 661 A ).
  • Um jedoch in JP H06-283 661 A einen substantiellen Kanalbereich als Reaktion auf die Verdrahtungsspezifikation der Keramik- oder der Build-Up-Platte sicherzustellen, muss ein Abstand zwischen benachbarten Chips groß sein.
  • Da sich durch den großen Abstand zwischen den Chips zusätzlich eine Verdrahtungslänge zwischen den Chips verlängert, kann es schwierig sein, Daten mit hohen Raten zwischen den Chips, wie etwa Großintegrations-(LSI)-Chips, zu übertragen. Wenn sich die Verdrahtungslänge verlängert, muss ferner der in der LSI installierte Treiber in einen anderen, größeren Treiber verändert werden, und die Größe der LSI kann entsprechend zunehmen. Des Weiteren wird durch die Verdrahtungsspezifikation das Vorsehen einer großen Anzahl von Kanälen in der Platte beschränkt.
  • Andererseits ist vor kurzem eine Platte mit feinen Verdrahtungen wie beispielsweise eine Build-Up-Platte entwickelt worden (siehe zum Beispiel die japanische ungeprüfte Patentveröffentlichung JP 2001-94 033 A ). Um die Build-Up-Platte herzustellen, ist jedoch ein spezifischer Prozess oder eine spezifische Anlage zusätzlich erforderlich. Somit können sich ihre Kosten erhöhen.
  • Dokument US 2004/0 115 919 A1 beschreibt eine Halbleitervorrichtung, welche eine Miniaturisierung eines Multichipmoduls unter Verwendung eines Interposer-Substrats und ein Verfahren zur Herstellung desselben beschreibt. Dies ist derart konfiguriert, dass eine eingebettete Elektrode, welche durch ein Interposer-Substrat hindurchtritt, vorgesehen ist, wobei ein Ende davon mit einer Verbindungelektrode verbunden ist, auf welcher Vorrichtungschips Flip-Chip angebracht sind und ein Anbringungssubstrat über eine Bump-Elektrode verbindet.
  • Dokument DE 42 22 402 A1 beschreibt eine Anordnung für die Verdrahtung von Multi-Chipmodulen, bei der Überkreuzungen von Leiterbahnen notwendig sind. Dabei wird ein zusätzliches Bauelement, das lediglich Überkreuzungen von Leiterbahnen enthält, in das Multichipmodul eingebracht. Dieses Bauelement kann separat als universelles Bauelement gefertigt werden oder bei Flip-Chip-Technik zusammen mit dem Substrat für das Multichipmodul hergestellt werden.
  • Dokument US 2004/0 080 341 A1 beschreibt eine elektronische Schaltkreisvorrichtung und eine integrierte Schaltkreisvorrichtung, wobei eine Anordnung von Verbindungsanschlüssen, externen Verbindungsanschlüssen und Eingabe/Ausgabeschnittstelle-Schaltkreisen eines Halbleiterchips als eine Einheitsschaltkreisvorrichtung optimiert sind, um einen Energieverbrauch zu vermindern und eine kürzere Signalübertragungszeit zu erzielen. Dabei sind Verbindungspads an jeweils benachbarten Seiten von Halbleiterchips angebracht und Eingabe/Ausgabeschnittstelle-Schaltkreise, Testpads und externe Verbindungspads sind entlang den verbleibenden drei Seiten angebracht, wobei die Verbindungspads und die elektronischen Schaltkreise nicht über die Eingabe/Ausgabeschnittstellen Schaltkreise direkt verbunden sind.
  • Dokument US 7 402 901 B2 beschreibt eine Halbleitervorrichtung, umfassend eine Vielzahl von Halbleiterchips, ein Halbleitersubstrat, welches auf derselben Oberfläche davon eine Chip-zu-Chip-Zwischenverbindung zum elektrischen verbinden der Vielzahl von Halbleiterchips miteinander aufweist und eine Vielzahl von Chip-Verbindungspads der Chip-zu-Chip-zwischen Verbindung verbunden sind, und eine Verdrahtungsplatte aufweist, welche eine Vielzahl von Lands aufweist, deren Abstand größer als ein Abstand der Chip-Verbindungspads ist, wobei eine Hauptoberfläche einer jeden der Vielzahl von Halbleiterchips mit den Chip-Verbindungspads über ein erstes Verbindungselement derart verbunden ist, dass die Vielzahl von Halbleiterchips auf dem Halbleitersubstrat angebracht sind und ein externes Verbindungspad auf der Hauptoberfläche mit Ausnahme einer dem Halbleitersubstrat gegenüberliegenden Region ausgebildet ist und mit dem Land auf der Verbindungsplatte über ein zweites Verbindungselement verbunden ist.
  • ZUSAMMENFASSUNG
  • Daher ist es eine Aufgabe bei einem Aspekt der Ausführungsformen, ein Multichipmodul vorzusehen, bei dem eine Verdrahtungslänge zwischen Chips verkürzt ist.
  • Gemäß einem Aspekt der Ausführungsformen enthält ein Multichipmodul: eine Platte; eine Verdrahtungsplatte, die auf der Platte angeordnet ist und ein Verdrahtungsmuster enthält; und eine Vielzahl von Chips, die auf der Verdrahtungsplatte angeordnet sind. Jeder von der Vielzahl von Chips ist mit wenigstens einem der anderen Chips verbunden, und die Vielzahl von Chips und die Platte sind über einen Abschnitt elektrisch miteinander verbunden, der nicht das Verdrahtungsmuster der Verdrahtungsplatte ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht zum schematischen Darstellen eines Multichipmoduls gemäß einer Ausführungsform;
  • 2 ist eine teilweise vergrößerte Ansicht eines Silizium-Interposers;
  • 3 ist eine Draufsicht auf eine Anordnung von LSI-Chips;
  • 4 ist eine Ansicht zum schematischen Darstellen eines Verbindungszustandes der LSI-Chips;
  • 5A bis 5D sind Ansichten zum Darstellen von Signalübertragungswellenformen (Spannungs- und Stromwellenformen) von Sende- und Empfangsinvertern; und
  • 6 ist eine Ansicht zum Darstellen der vergrößerten Spannungswellenform des Empfangsinverters, die in 5C gezeigt ist, und von vergrößerten Spannungswellenformen, wenn die Länge eines Verdrahtungsmusters 0,5 mm und 1,0 mm beträgt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die folgende Beschreibung unter Bezugnahme auf 1 bis 4 betrifft ein Multichipmodul und ein Verfahren zum Herstellen des Multichipmoduls gemäß einer Ausführungsform. 1 ist eine Querschnittsansicht zum schematischen Darstellen eines Multichipmoduls 100 gemäß einer Ausführungsform. Das Multichipmodul 100 ist auf einer Grundplatte 200 durch Lotbumps 210 befestigt, wie in 1 gezeigt.
  • Das Multichipmodul 100 enthält: eine Basisplatte 10; einen Silizium-Interposer 20; vier LSI-Chips 30A bis 30D; und einen Wärmeverteiler 50. Die LSI-Chips 30C und 30D sind in 3 gezeigt.
  • Die Basisplatte 10 wird als Build-Up-Platte bezeichnet. Die Basisplatte 10 ist eine mehrschichtige Platte, die enthält: eine Platte, die Verdrahtungsschichten hat und als Kernplatte bezeichnet wird; und Verdrahtungsschichten, die auf vorderen und hinteren Flächen der Platte gebildet sind. Beispiele für das Material der Platte können Epoxidharz, Polyimid oder Keramik sein. Ein Beispiel für das Material der Verdrahtung ist Kupfer.
  • Der Silizium-Interposer 20 enthält: eine Platte 22; und eine Verdrahtungsschicht 24, die auf der Platte 22 angeordnet ist. 2 ist eine teilweise vergrößerte Ansicht eines Silizium-Interposers. Wie in 2 gezeigt, sind viele Durchgangslöcher 22a vorgesehen, um die Platte 22 in vertikaler Richtung zu durchdringen. Die Durchgangslöcher 22a sind mit Metallen, wie etwa Kupfer, durch Plattieren gefüllt. Kontaktflecke 22b sind vorgesehen, um jeweilig die Durchgangslöcher 22a in der Platte 22 zu bedecken. Die Verdrahtungsschicht 24 enthält eine Isolierschicht, die auf die Platte 22 aufgebracht ist. Verdrahtungsmuster 26a und Durchgangslöcher 26b sind in der Isolierschicht durch eine Halbleiterfertigungsanlage wie beispielsweise ein Halbleiterbelichtungsgerät gebildet. Ein Abstand a zwischen den Verdrahtungsmustern 26a ist zum Beispiel in feiner Teilung vorgesehen, die kleiner gleich 50 μm ist. Ein Abstand b zwischen den Durchgangslöchern 26b beträgt zum Beispiel ungefähr 150 μm bis 200 μm. Dieses Durchgangsloch 26b ist plattiert und mit einem Metall wie beispielsweise Kupfer gefüllt. Auf der oberen Fläche der Verdrahtungsschicht 24 sind Kontaktflecke 26c gebildet, um die Verdrahtungsmuster 26a bzw. die Durchgangslöcher 26b zu bedecken.
  • Der obengenannte Silizium-Interposer 20 ist auf der oberen Fläche der Basisplatte 10 über Lotbumps 18 befestigt. Der Bump 18 verbindet das Durchgangsloch 22a elektrisch mit der Basisplatte 10.
  • 3 zeigt eine positionelle Beziehung zwischen den LSI-Chips 30A bis 30D. Jeder der LSI-Chips 30A bis 30D enthält einen Siliziumwafer und ein Schaltungsmuster, das auf dem Siliziumwafer gebildet ist. Wie in 3 gezeigt, sind die LSI-Chips 30A bis 30D matrixartig dicht aneinander auf dem Silizium-Interposer 20 angeordnet. Hier sind die obengenannten Verdrahtungsmuster 26a des Silizium-Interposers 20 innerhalb eines schraffierten Bereiches vorgesehen, der in 3 gezeigt ist. Der schraffierte Bereich 120 ist zum Beispiel ein Quadrat mit einer Größe von 10 mm mal 10 mm.
  • Wie in 1 gezeigt, sind auf den unteren Flächen der LSI-Chips 30A bis 30D erste Pads 32a mit hoher Dichte und zweite Pads 32b mit niedriger Dichte angeordnet, die niedriger als jene der ersten Pads 32a ist. Das erste Pad 32a ist mit den Verdrahtungsmustern 26a über den Lotbump elektrisch verbunden. Andererseits ist das zweite Pad 32b über den Lotbump mit Abschnitten elektrisch verbunden, die nicht die Verdrahtungsmuster 26a sind, das heißt mit den Kontaktflecken 26c und den Durchgangslöchern 26b.
  • Das heißt, die Basisplatte 10 und die LSI-Chips 30A bis 30D sind über den Silizium-Interposer 20 (die Abschnitte, die nicht die Verdrahtungsmuster 26a sind) elektrisch miteinander verbunden.
  • 4 zeigt schematisch den Verbindungszustand zwischen den LSI-Chips 30A bis 30D. Wie in 4 gezeigt, ist der LSI-Chip 30A mit den LSI-Chips 30B und 30C über die Verdrahtungsmuster 26a verbunden, und der LSI-Chip 30C ist mit den LSI-Chips 30A und 30D über die Verdrahtungsmuster 26a verbunden. In diesem Zustand ist einer der LSI-Chips 30A bis 30D mit den anderen der LSI-Chips 30A bis 30D über die Verdrahtungsmuster 26a in einem Bereich verbunden, wo alle vier Chips aneinandergrenzen, wie in 4 gezeigt. Zusätzlich ist der Abstand zwischen dem Silizium-Interposer 20 und den LSI-Chips 30A bis 30D mit Harzen 38 gefüllt, wie in 1 gezeigt.
  • 5A bis 5D zeigen Signalübertragungswellenformen (Spannungs- und Stromwellenformen) von Sende- und Empfangsinvertern in solch einem Fall, wo kurze Verdrahtungslängen in dem Silizium-Interposer 20 unter Verwendung des Inverters erreicht werden, der innerhalb des Chips vorgesehen ist, und wo der Inverter, der innerhalb des Chips vorgesehen ist, mit einer von vier Einheiten versehen ist, die in einer herkömmlichen ESD-Diode enthalten sind, welche Einheiten ein einzelnes ”edion” und ein einzelnes ”ediop” enthalten. In dem Fall können Signale mit Frequenzen von etwa 3 GHz bis etwa 4 GHz übertragen werden.
  • 6 zeigt die vergrößerte Spannungswellenform des Empfangsinverters, die in 5C gezeigt ist. 6 zeigt also eine Spannungswellenform mit einer Strichpunktlinie, wenn die Länge des Verdrahtungsmusters 26a 0,5 mm beträgt, und eine Spannungswellenform mit einer gestrichelten Linie, wenn die Länge des Verdrahtungsmusters 26a 1,0 mm beträgt. Aus 6 geht hervor, dass die Spannungswellenform im Wesentlichen der Spannungswellenform in dem Fall ähnlich ist, wo die Länge des Verdrahtungsmusters 26a 1,5 mm beträgt, auch wenn die Länge des Verdrahtungsmusters 26a auf 0,5 mm oder 1,0 mm festgelegt ist. Das heißt, in der vorliegenden Ausführungsform kann die Signalübertragung mit Frequenzen von etwa 3 GHz bis etwa 4 GHz in dem Fall erreicht werden, wo die Länge des Verdrahtungsmusters 26a kleiner als 1,5 mm ist, zusätzlich zu dem Fall, wo sich die Länge des Verdrahtungsmusters 26a auf 1,5 mm beläuft.
  • Unter erneuter Bezugnahme auf 1 ist der Wärmeverteiler 50 mit den LSI-Chips 30A bis 30D über ein Thermoinjektionsmaterial (TIM) 40 verbunden. Der Wärmeverteiler 50 ist zum Beispiel aus solch einem Material wie Kupfer hergestellt und hat eine Funktion zum Abstrahlen der Wärme, die in den LSI-Chips 30A bis 30D erzeugt wird.
  • In solch einem Multichipmodul 100, der wie oben konfiguriert ist, bewirkt der Silizium-Interposer 20 die Verbindung zwischen den LSI-Chips und die Verbindung zwischen den LSI-Chips und der Basisplatte 10.
  • Der Silizium-Interposer 20, der auf der Basisplatte 10 angeordnet ist, hat in der vorliegenden Ausführungsform, wie oben erwähnt, die Verdrahtungsmuster 26a. Einer von den mehreren LSI-Chips 30A bis 30D, die auf dem Silizium-Interposer 20 angeordnet sind, ist mit wenigstens einem von den anderen verbunden. Ferner sind mehrere LSI-Chips und die Basisplatte 10 über den Abschnitt (Durchgangsloch) miteinander verbunden, der nicht das Verdrahtungsmuster 26a ist. Bei solchen Anordnungen ist jeder der LSI-Chips 30A bis 30D mit der Basisplatte 10 elektrisch verbunden und ist einer der LSI-Chips 30A bis 30D mit den anderen LSI-Chips elektrisch verbunden. In diesem Fall können die Verdrahtungsmuster zu feinen Mustern gebildet sein, da der Silizium-Interposer 20 individuell von der Basisplatte gefertigt werden kann. Auf diese Weise kann das Verdrahtungsmuster verkürzt werden und kann die Verdrahtungslänge zwischen den LSI-Chips verkürzt werden. Aus diesem Grund können die vier LSI-Chips als einzelner LSI-Pseudogroßchip behandelt werden.
  • Ferner braucht in der vorliegenden Ausführungsform gemäß der Verdrahtungsspezifikation kein substantieller Kanalbereich sichergestellt zu werden, so dass die Verdrahtungslänge zwischen den Chips verkürzt werden kann. Weiterhin kann durch das Verkürzen der Verdrahtungslänge zwischen den Chips (die zum Beispiel kleiner gleich 1,5 mm ist) die Hochgeschwindigkeitsübertragung (von etwa 3 GHz bis etwa 4 GHz) erreicht werden. Weiterhin gestattet das Verkürzen der Verdrahtungslänge die Verwendung eines LSI-Treibers, der dieselben Spezifikationen wie jene in der LSI hat.
  • Demzufolge kann die Größe der LSI selbst verkleinert werden.
  • Zusätzlich wird in der vorliegenden Ausführungsform ein LSI-Pseudoeinzelgroßchip durch die Ansammlung der kleineren Chips erhalten. Somit ist es unnötig, eine Halbleiterfertigungsanlage vorzubereiten, wie beispielsweise ein Hochleistungshalbleiterbelichtungsgerät, das für die Produktion des LSI-Großchips oder eine große Maske verwendet wird. Daher kann ein Multichipmodul mit gewünschten Fähigkeiten mit niedrigen Kosten gefertigt werden.
  • Da in der vorliegenden Ausführungsform die Verdrahtungsmuster 26a durch die Halbleiterfertigungsanlage gebildet werden, kann der Abstand zwischen den Verdrahtungsmustern 26a kleiner festgelegt werden (zum Beispiel kleiner gleich 1,5 mm). In diesem Fall kann die Fertigungsbedingung der Verdrahtung zwischen den Chips im Wesentlichen mit jener der Verdrahtung innerhalb des Chips identisch sein, so dass dadurch die Verringerung der Übertragungseffektivität zwischen den LSI-Chips effizient unterdrückt werden kann.
  • In der vorliegenden Ausführungsform sind die LSI-Chips 30A bis 30D vier Chips, die matrixartig angeordnet sind, und alle vier Chips sind über die Verdrahtungsmuster 26a in dem Bereich miteinander verbunden, wo alle vier Chips aneinandergrenzen. Somit sind die LSI-Chips effektiv miteinander verbunden.
  • In der vorliegenden Ausführungsform kann die Verdrahtungslänge zwischen den LSI-Chips 30A und 30D auf kleiner gleich 1,5 mm festgelegt sein. Deshalb kann die Fertigungsbedingung der Verdrahtung zwischen den Chips im Wesentlichen mit jener der Verdrahtung innerhalb des Chips identisch sin. Dadurch kann die Verringerung der Übertragungseffektivität zwischen den LSI-Chips unterdrückt werden, und so können der Widerstandswert und der Energieverbrauch reduziert werden.
  • Anhand der obigen Ausführungsform ist der Fall beschrieben worden, wo vier LSI-Chips vorgesehen sind. Die Ausführungsform ist nicht auf solch einen Fall beschränkt. Eine beliebige Anzahl der LSI-Chips kann vorgesehen sein. Anhand der obigen Ausführungsform ist der Fall beschrieben worden, wo ein LSI-Chip mit den anderen zwei LSI-Chips verbunden ist, wie in 4 gezeigt. Die Ausführungsform ist nicht auf solch einen Fall beschränkt. Eine beliebige Anzahl der LSI-Chips kann mit einer LSI verbunden sein.
  • Anhand der obigen Ausführungsform ist der LSI-Chip als Chip beschrieben worden. Die Ausführungsform ist nicht auf den LSI-Chip beschränkt. Ein anderer Chip-Typ kann eingesetzt werden. Anhand der obigen Ausführungsform ist der Silizium-Interposer als Verdrahtungsplatte beschrieben worden. Die Ausführungsform ist nicht auf den Silizium-Interposer beschränkt. Eine andere Platte als die Siliziumplatte kann eingesetzt werden.

Claims (4)

  1. Multichipmodul mit: einer Basisplatte (10); einer Verdrahtungsplatte (20), die auf der Basisplatte (10) angeordnet ist und die eine Platte (22) und eine Verdrahtungsschicht (24), innerhalb der ein auf der Platte (22) angeordnetes Verdrahtungsmuster (26a) angeordnet ist, enthält; und einer Vielzahl von Chips (30A bis 30D), die auf der Verdrahtungsplatte (20) angeordnet sind, wobei jeder von der Vielzahl von Chips (30A bis 30D) mit wenigstens einem der anderen Chips (30A bis 30D) verbunden ist und die Vielzahl von Chips (30A bis 30D) und die Basisplatte (10) durch Durchgangslöcher (22a) elektrisch miteinander verbunden sind, die innerhalb der Verdrahtungsschicht (24) und der Platte (22) vorgesehen sind, wobei die Vielzahl der Chips vier Chips (30A bis 30D) enthält, die matrixartig angeordnet sind, und jeder der Chips (30A bis 30D) mit wenigstens einem der anderen Chips (30A bis 30D) über das Verdrahtungsmuster (26a) in einem Bereich verbunden ist, wo alle vier Chips (30A bis 30D) aneinandergrenzen, und wobei erste Pads mit einer ersten Dichte und zweite Pads mit einer zweiten Dichte, die niedriger als die erste Dichte ist, auf den unteren Flächen der Vielzahl von Chips (30A bis 30D) angeordnet sind, die ersten Pads mit dem Verdrahtungsmuster (26a) elektrisch verbunden sind und die zweiten Pads mit der Basisplatte (10) über die Durchgangslöcher (22a) elektrisch verbunden sind.
  2. Multichipmodul nach Anspruch 1, wobei eine Länge der Verdrahtung zwischen der Vielzahl von Chips (30A bis 30D) kleiner gleich 1,5 mm ist.
  3. Multichipmodul nach Anspruch 1 oder 2, wobei ein Abstand des Verdrahtungsmusters gleich oder geringer als 50 μm ist.
  4. Multichipmodul nach einem der Ansprüche 1 bis 3, wobei die Verdrahtungsplatte (20) ein Silizium-Interposer ist.
DE102010047609.9A 2009-10-16 2010-10-07 Multichipmodul Active DE102010047609B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-239489 2009-10-16
JP2009239489A JP5282005B2 (ja) 2009-10-16 2009-10-16 マルチチップモジュール

Publications (2)

Publication Number Publication Date
DE102010047609A1 DE102010047609A1 (de) 2011-04-28
DE102010047609B4 true DE102010047609B4 (de) 2017-03-16

Family

ID=43796995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010047609.9A Active DE102010047609B4 (de) 2009-10-16 2010-10-07 Multichipmodul

Country Status (3)

Country Link
US (1) US8446020B2 (de)
JP (1) JP5282005B2 (de)
DE (1) DE102010047609B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803269B2 (en) * 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
KR101966328B1 (ko) * 2016-03-29 2019-04-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US11824009B2 (en) 2018-12-10 2023-11-21 Preferred Networks, Inc. Semiconductor device and data transferring method for semiconductor device
US11094654B2 (en) * 2019-08-02 2021-08-17 Powertech Technology Inc. Package structure and method of manufacturing the same
DE102020105005A1 (de) 2020-02-26 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Substrat und halbleiterlaser

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4222402A1 (de) * 1992-07-08 1994-01-13 Daimler Benz Ag Anordnung für die Mehrfachverdrahtung von Mulichipmodulen
US20040080341A1 (en) * 2002-06-28 2004-04-29 Naoto Sasaki Electronic circuit apparatus and integrated circuit device
US20040115919A1 (en) * 2001-05-14 2004-06-17 Yuji Takaoka Semiconductor device and its manufacturing method
US7402901B2 (en) * 2005-03-16 2008-07-22 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
US20090178275A1 (en) * 2008-01-10 2009-07-16 International Business Machines Corporation Silicon Carrier Including An Integrated Heater For Die Rework And Wafer Probe

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3318786B2 (ja) 1993-03-29 2002-08-26 ソニー株式会社 マルチチップモジュールの構造
JP2907127B2 (ja) * 1996-06-25 1999-06-21 日本電気株式会社 マルチチップモジュール
JPH1117052A (ja) * 1997-06-23 1999-01-22 Seiko Epson Corp 半導体集積回路の実装方法
JP3823636B2 (ja) 1999-09-22 2006-09-20 カシオ計算機株式会社 半導体チップモジュール及びその製造方法
JP2001284520A (ja) * 2000-04-04 2001-10-12 Matsushita Electric Ind Co Ltd 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造
JP3892774B2 (ja) * 2002-08-13 2007-03-14 富士通株式会社 半導体装置の製造方法
JP4380130B2 (ja) * 2002-09-13 2009-12-09 ソニー株式会社 半導体装置
KR20070039398A (ko) * 2005-10-07 2007-04-11 히다치 막셀 가부시키가이샤 반도체장치, 반도체 모듈 및 반도체 모듈의 제조방법
JP4963969B2 (ja) * 2007-01-10 2012-06-27 ルネサスエレクトロニクス株式会社 配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4222402A1 (de) * 1992-07-08 1994-01-13 Daimler Benz Ag Anordnung für die Mehrfachverdrahtung von Mulichipmodulen
US20040115919A1 (en) * 2001-05-14 2004-06-17 Yuji Takaoka Semiconductor device and its manufacturing method
US20040080341A1 (en) * 2002-06-28 2004-04-29 Naoto Sasaki Electronic circuit apparatus and integrated circuit device
US7402901B2 (en) * 2005-03-16 2008-07-22 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
US20090178275A1 (en) * 2008-01-10 2009-07-16 International Business Machines Corporation Silicon Carrier Including An Integrated Heater For Die Rework And Wafer Probe

Also Published As

Publication number Publication date
JP5282005B2 (ja) 2013-09-04
JP2011086820A (ja) 2011-04-28
US20110089579A1 (en) 2011-04-21
DE102010047609A1 (de) 2011-04-28
US8446020B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE69605286T2 (de) Organischer chipträger für chips des drahtbondtpys
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE602004006676T2 (de) Gefaltete flexible Verbindungsschaltung mit Rasterkontaktschnittstelle
DE60128656T2 (de) Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE69315606T2 (de) Dreidimensionale gestapelte Mehrchip-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE69737317T2 (de) Mehrschichtige gedruckte Leiterplatte
DE102008040900B4 (de) Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur
DE69830883T2 (de) Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte
DE69433736T2 (de) Mehrchipmodul
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102010047609B4 (de) Multichipmodul
DE112004001678T5 (de) Verfahren und Vorrichtung für ein Paket mit zwei Substraten
DE102014115313B4 (de) Leiterplatte, Millimeterwellensystem und Verfahren zum Betreiben eines Millimeterwellensystems
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE69318771T2 (de) Multichip-Modul und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE102010033789A1 (de) Multichipmodul und Verfahren zum Herstellen desselben
DE102005041452A1 (de) Dreidimensional integrierte elektronische Baugruppe
DE102019005046A1 (de) Multichip-packungsstruktur für einen bildsensor
US6919635B2 (en) High density microvia substrate with high wireability
WO2011003647A1 (de) Leiterplatte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: REICHERT & LINDNER PARTNERSCHAFT PATENTANWAELT, DE

R081 Change of applicant/patentee

Owner name: FUJITSU LIMITED, KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJITSU LIMITED, FUJITSU SEMICONDUCTOR LTD., , JP

Effective date: 20150331

Owner name: SOCIONEXT INC., YOKOHAMA-SHI, JP

Free format text: FORMER OWNER: FUJITSU LIMITED, FUJITSU SEMICONDUCTOR LTD., , JP

Effective date: 20150331

Owner name: FUJITSU LIMITED, KAWASAKI-SHI, JP

Free format text: FORMER OWNERS: FUJITSU LIMITED, KAWASAKI-SHI, KANAGAWA-KEN, JP; FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

Effective date: 20150331

Owner name: SOCIONEXT INC., YOKOHAMA-SHI, JP

Free format text: FORMER OWNERS: FUJITSU LIMITED, KAWASAKI-SHI, KANAGAWA-KEN, JP; FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

Effective date: 20150331

R082 Change of representative

Representative=s name: REICHERT & LINDNER PARTNERSCHAFT PATENTANWAELT, DE

Effective date: 20150331

Representative=s name: HOFFMANN - EITLE PATENT- UND RECHTSANWAELTE PA, DE

Effective date: 20150331

R082 Change of representative

Representative=s name: HOFFMANN - EITLE PATENT- UND RECHTSANWAELTE PA, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: SOCIONEXT INC., YOKOHAMA-SHI, JP

Free format text: FORMER OWNERS: FUJITSU LIMITED, KAWASAKI-SHI, KANAGAWA-KEN, JP; SOCIONEXT INC., YOKOHAMA-SHI, KANAGAWA, JP

R082 Change of representative

Representative=s name: HOFFMANN - EITLE PATENT- UND RECHTSANWAELTE PA, DE