DE102010002540A1 - Platine, IC-Karte mit der Platine und Herstellungsverfahren hierfür - Google Patents

Platine, IC-Karte mit der Platine und Herstellungsverfahren hierfür Download PDF

Info

Publication number
DE102010002540A1
DE102010002540A1 DE102010002540A DE102010002540A DE102010002540A1 DE 102010002540 A1 DE102010002540 A1 DE 102010002540A1 DE 102010002540 A DE102010002540 A DE 102010002540A DE 102010002540 A DE102010002540 A DE 102010002540A DE 102010002540 A1 DE102010002540 A1 DE 102010002540A1
Authority
DE
Germany
Prior art keywords
insulating
electrode parts
insulating layer
layers
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010002540A
Other languages
English (en)
Inventor
Takuya Kariya-city Kouya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102010002540A1 publication Critical patent/DE102010002540A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/034—Organic insulating material consisting of one material containing halogen
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Eine IC-Karte weist eine Mehrschichtplatine und einen oder mehrere blanke IC-Chips auf. Die Mehrschichtplatine ist gebildet aus Isolationsschichten aus beispielsweise PTFE, wobei Verdrahtungsmuster auf den Isolationsschichten ausgebildet sind und eine Aufeinanderstapelung erfolgt, um eine Laminatstruktur zu bilden. Elektrodenteile als Teile der Verdrahtungsmuster sind elektrisch mit dem IC-Chip verbunden. Ein Bauteil aus beispielsweise Kupfer, das als Verstärkungsbauteil dient, befindet sich in einem Bereich, der in Isolationsschichten anders als eine erste Isolationsschicht ausgebildet ist. Der Bereich ist direkt unterhalb der Elektrodenteile ausgebildet. Der Bereich wird in einer Richtung Z entlang der Dicke der gestapelten Isolationsschichten gebildet. Der Bereich direkt unterhalb der Elektrodenteile in den Isolationsschichten anders als die erste Isolationsschicht hat eine höhere Steifigkeit als die umgebenden Isolationsschichten.

Description

  • Diese Anwendung beansprucht die Priorität der japanischen Patentanmeldung Nr. 2009-55533 vom 9. März 2009; auf den dortigen Offenbarungsgehalt wird vollinhaltlich Bezug genommen.
  • Die vorliegende Erfindung betrifft eine Platine (wobei hier „Platine” als übergeordneter Begriff für bedruckte oder gedruckte Schaltkreiskarten jeglicher Art stehen soll), eine IC-Karte (gedruckte oder bedruckte integrierte Schaltkreiskarte oder IC-Anordnung), welche aus einer oder mehreren blanken, d. h. ungehäusten IC-Chips und der Platine mit Isolationsschichten und gedruckten Verdrahtungsmustern aufgebaut ist, sowie ein Herstellungsverfahren für eine Platine bzw. IC-Karte.
  • Verschiedene Arten von IC-Karten (oder IC-Anordnungen) bestehend aus wenigstens einer Platine sind allgemein bekannt. Beispielsweise weist eine Platine oder bedruckte Verdrahtungskarte („printed wiring board”) eine Isolationsschicht und ein gedrucktes Verdrahtungsmuster aus leitfähigen Bahnen oder Drähten, beispielsweise Kupferdrähten, auf. Die Isolationsschicht ist aus einem Isolationsmaterial, welches abhängig vom Anwendungszweck gewählt wird. Die IC-Karte besteht aus einer derartigen Platine und einer Mehrzahl von blanken, d. h. nicht eingehausten IC-Chips aus einem Halbleiter, beispielsweise Silizium, die auf der Platine angeordnet sind.
  • Für gewöhnlich verwendet ein Herstellungsschritt für eine IC-Karte ein Drahtbonden oder Flip-Chip-Bonden. Bei dem Drahtbondverfahren werden Anschlusskissenteile eines blanken IC-Chips und Elektrodenteile eines Verdrahtungsmusters elektrisch mittels leitfähiger Drähte verbunden. Bei dem Flip-Chip-Verbindungsverfahren werden Bondkissenteile elektrisch mit Kissenteilen (beispielsweise Lotkissen) verbunden, um den IC-Chip auf der Platine zu befestigen und zu kontaktieren.
  • Bei der Herstellung einer IC-Karte wird die Platine auf einer Erwärmungseinheit angeordnet (die beispielsweise aus einer Keramik oder Metall ist), die auf eine hohe Temperatur im Bereich zwischen 150°C und 200°C erhitzt ist, und ein blanker IC-Chip wird auf der Platine unter Verwendung leitfähiger Drähte oder Lotkissen angebondet (wobei nachfolgend diese leitfähigen Drähte oder Lotkissen allgemein als „Bondteil” bezeichnet werden), wenn das Bondteil aus Gold ist, durch ein Thermokompressionsbon den unter Verwendung von Ultraschallvibrationen, so dass ein Ultraschall-Thermokompressionsbonden vorliegt.
  • Weiterhin wird ein isolierendes Material wie Glasepoxyharz oder phenolgetränktes Papier während der Herstellung einer IC-Karte verwendet. Bei der Herstellung einer IC-Karte, welche für Hochfrequenzsignale im Millimeterband oder einer Millimeterwelle geeignet sein soll, werden oftmals Fluorkohlenstoffpolymere, beispielsweise Polytetrafluorethylen (PTFE), mit niedrigem dielektrischem Verlustfaktor im Vergleich zu den obigen Isolationsmaterialien verwendet. Beispielsweise beschreibt die offengelegte japanische Patentanmeldung H07-323501 eine herkömmliche Technik, welche PTFE verwendet. Das heißt, bei Verwendung eines Isolationsmaterials mit niedrigem dielektrischem Verlustfaktor lassen sich Energieverluste (dielektrische Verluste) unterdrücken, welche proportional zur Signalfrequenz und einem dielektrischen Verlustfaktor sind.
  • Es ist bekannt, dass ein Elastizitätsmodul von Isolationsmaterialien wie Fluorkohlenstoffharzen und Flüssigkristallpolymeren (LCP), welche bei Hochfrequenzanwendungsfällen verwendbar sind, bei hohen Temperaturen im Bereich von 150 bis 200°C extrem abnimmt.
  • Dies verringert die Zuverlässigkeit der IC-Karte, da das Isolationsmaterial, das in der Platine enthalten ist, welche sich auf der Wärmestufeneinheit befindet, Ultraschallwellen streut und Lasten verteilt, die auf das Bondteil aufzubringen sind (also beispielsweise den leitfähigen Draht oder ein Lotkissen), so dass eine zuverlässige Bondierung zwischen dem blanken IC-Chip und Kontaktteilen (beispielsweise Lotkissen) verhindert ist.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Platine, eine IC-Karte (oder IC-Anordnung) bestehend aus einem oder mehreren blanken IC-Chips und der Platine, auf der diese blanken IC-Chips angeordnet und mit einem Verdrahtungsmuster verbunden sind, zu schaffen. Die vorliegende Erfindung soll auch ein Verfahren zur Herstellung der Platine bzw. IC-Karte schaffen. In jedem Fall sollen hierbei die oben erläuterten Nachteile beseitigt sein.
  • Zur Lösung der vorliegenden Aufgabe schafft die vorliegende Erfindung eine IC-Karte bestehend aus wenigstens einer Platine und einem oder mehreren blanken IC-Chips, welche elektrisch verbunden sind. Die Platine ist aufgebaut aus wenigstens einer Isolationsschicht aus einem isolierenden Material, auf welchem ein Verdrahtungs- oder Leiterbahnmuster ausgebildet ist. Das oder die Verdrahtungsmuster haben Elektroden teile, über welche der wenigstens eine blanke IC-Chip elektrisch mit dem Verdrahtungsmuster verbunden ist.
  • Genauer gesagt, die Platine gemäß der vorliegenden Erfindung hat einen verbesserten Aufbau, bei welchem ein Verstärkungsteil in die Isolationsschichten eingelegt ist, wobei das Verstärkungsteil in einem Bereich zu liegen kommt, der in den Isolationsschichten direkt unterhalb der Position der Elektrodenteile in den Verdrahtungsmustern liegt. Das heißt, der Bereich ist in den Isolationsschichten direkt unterhalb der Elektrodenteile ausgebildet. „Bereich, der in den Isolationsschichten direkt unterhalb der Elektrodenteile ausgebildet ist”, bezeichnet einen vorbestimmten Bereich, der in den Isolationsschichten direkt unterhalb der Elektrodenteile in Richtung einer Z-Achse liegt (Dickenrichtung der Isolationsschichten, die in der Platine aufeinandergestapelt sind), gesehen von den Elektrodenteilen des Verdrahtungsmusters aus, das in einer ersten Isolationsschicht gebildet ist.
  • Da der Bereich in den Isolationsschichten, der direkt unterhalb der Elektrodenteile der Platine liegt, eine erhöhte Steifigkeit aufgrund des Verstärkungsteils hat, macht es dies möglich, Ultraschallwellen und eine Belastung in der Z-Achse weitaus besser fortpflanzen zu lassen oder zu übertragen (d. h. in Richtung der Dicke der Isolationsschicht), wenn Ultraschallwellen und/oder Lasten oder Kräfte während des Schritts der elektrischen Verbindung des blanken IC-Chips mit den Verdrahtungsmustern über die Verbindungsteile, also leitfähige Drähte oder Kontaktkissen, während der Herstellung der Platine auf die Platine aufgebracht werden.
  • Das heißt, die vorliegende Erfindung schafft eine Platine, welche vorab das Verstärkungsteil in der Isolationsschicht auswählt und dann verwendet, wobei dessen Steifigkeit höher als diejenige des Isolationsmaterials ist, welches die Isolationsschicht bildet, ungeachtet des Isolationsmaterialtyps, der die Isolationsschicht bildet. Diese Anordnung kann problemlos einen Thermoschmelzschritt tolerieren, um das Verbindungsmaterial (Verbindungsteil), also beispielsweise einen leitfähigen Draht und/oder ein Kontaktkissen, mit den Elektrodenteilen des Verdrahtungsmusters auf der Oberfläche der Isolationsschicht zu verbinden. Der obige Aufbau erlaubt, dass einer oder mehrere blanke, d. h. ungehäuste IC-Chips mit der Platine in der IC-Karte verbunden werden können.
  • Ein weiterer Aspekt der vorliegenden Erfindung schafft eine Platine mit einer Struktur oder einem Aufbau, bei dem ein Leiterbahnmuster oder Verdrahtungsmuster auf einer Isolationsschicht aus isolierendem Material ausgebildet ist und Elektrodenteile an dem Verdrahtungsmuster ausgebildet sind, welche elektrisch das Verdrahtungsmuster mit einem blanken IC-Chip verbinden. Bei diesem Aufbau des aufgedruckten oder gedruckten Verdrahtungsmusters wird ein Verstärkungsteil mit einer vorbestimmten Steifigkeit, die höher als diejenige des Isolationsmaterials ist, in einen Bereich in den Isolationsschichten eingelegt oder eingebettet. Die Position dieses Bereichs entspricht den Elektrodenteilen, die auf der Isolationsschicht ausgebildet sind. Dieser Bereich ist direkt unterhalb der Elektrodenteile in den Isolationsschichten ausgebildet, welche nicht die Isolationsschicht sind, auf der die Elektrodenteile ausgebildet sind. Es ist somit möglich, die Platine auf geeignete Weise bei einer IC-Karte gemäß der vorliegenden Erfindung anzuwenden.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer IC-Karte gemäß obigen Ausführungen geschaffen. Diese IC-Karte („printed IC board”) ist aufgebaut aus einer mehrschichtigen Platine und einem oder mehreren blanken IC-Chips, die auf der mehrschichtigen Platine angeordnet sind. Die mehrschichtige Platine ist gebildet aus einer Mehrzahl der Isolationsschichten und den Verdrahtungs- oder Leiterbahnmustern, die auf den Isolationsschichten ausgebildet sind, wobei die Isolationsschichten und Verdrahtungsmuster aufeinandergestapelt sind, um eine Laminatstruktur zu bilden. Insbesondere weist das Verfahren gemäß der vorliegenden Erfindung einen Schritt des Ausbildens einer Durchgangsöffnung als einen Bereich in den Isolationsschichten auf, welche nicht die erste Isolationsschicht sind, und zwar direkt unterhalb des Elektrodenteils. Die Elektrodenteile sind auf einer Oberfläche der ersten Isolationsschicht ausgebildet, und diese Elektrodenteile sind in elektrischer Verbindung mit dem blanken IC-Chip, wobei die erste Isolationsschicht auf eine zweite Isolationsschicht gestapelt ist, so dass eine Oberfläche der ersten Isolationsschicht, die entgegengesetzt zu der Oberfläche ist, auf der die Elektrodenteile ausgebildet sind, zu einer Oberfläche der zweiten Isolationsschicht weist. Das Verfahren weist weiterhin den Schritt des Einsetzens des Verstärkungsteils mit bestimmter Steifigkeit, die höher als diejenige des Isolationsmaterials ist, in die Durchgangsöffnung auf. Das Verfahren weist weiterhin den Schritt des Stapelns einer Mehrzahl der Isolationsschichten auf.
  • Insbesondere wird beim ersten Herstellungsschritt die Durchgangsöffnung in den Isolationsschichten gebildet, welche nicht die erste Isolationsschicht sind. Die Durchgangsöffnung wird in den Isolationsschichten, welche nicht die erste Isolationsschicht sind, gebildet, und zwar direkt unterhalb des Elektrodenteils in dem Verdrahtungsmuster, das auf der ersten Isolationsschicht ausgebildet ist. Im nachfolgenden Schritt wird das Verstärkungsteil in die Durchgangsöffnung eingesetzt, wobei das Verstärkungsteil eine höhere Steifigkeit hat als das Isolationsmaterial, aus welchem die Isolationsschich ten gebildet sind. Im nachfolgenden Schritt werden die erste Isolationsschicht und die Gruppe der Isolationsschichten, welche nicht die erste Isolationsschicht sind, aufeinandergestapelt, um die Platine mit Laminatstruktur zu bilden.
  • Beim Herstellungsverfahren für die IC-Karte ist es möglich, das Verstärkungsteil problemlos in die Isolationsschichten einzulegen und wenigstens einen blanken IC-Chip mit der mehrschichtigen Platine richtig zu verbinden.
  • Weitere Einzelheiten, Aspekte und Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsformen anhand der Zeichnung.
  • Es zeigt:
  • 1 die Ausgestaltung einer IC-Karte gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2A bis 2H jeweils Ansichten wesentlicher Herstellungsschritte für die IC-Karte gemäß der ersten Ausführungsform der vorliegenden Erfindung;
  • 3A bis 3C jeweils Ansichten des Aufbaus einer IC-Karte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 4A bis 4E jeweils Ansichten wesentlicher Herstellungsschritte der IC-Karte gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
  • 5 die Ansicht des Aufbaus einer IC-Karte gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • 6A bis 6G jeweils Ansichten wesentlicher Herstellungsschritte der IC-Karte gemäß der dritten Ausführungsform der vorliegenden Erfindung; und
  • 7A bis 7C jeweils Ansichten des Aufbaus einer IC-Karte gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die einzelnen Figuren der Zeichnung beschrieben. In der nachfolgenden Beschreibung der verschiedenen Ausführungsformen bezeichnen gleiche Bezugszeichen oder Symbole gleiche oder äquivalente Teile.
  • <Erste Ausführungsform>
  • Es wird nachfolgend anhand der 1 und 2A bis 2H eine gedruckte IC-Karte (oder gedruckte IC-Anordnung) gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben.
  • 1 ist eine Ansicht, welche den Aufbau der IC-Karte 1 gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. Die 2A bis 2H sind jeweils Ansichten, welche wichtige Herstellungsschritte für die IC-Karte 1 gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen.
  • <Gesamtaufbau>
  • Gemäß 1 ist die IC-Karte 1 im Wesentlichen gebildet aus einer mehrschichtigen gedruckten oder bedruckten Schaltkreiskarte oder Platine 2, einem oder mehreren blanken, d. h. nicht eingehausten IC-Chips 3 (1 zeigt aus Gründen der Übersichtlichkeit nur einen derartigen IC-Chip 3) und weiteren Bauteilen oder Bestandteilen 4, beispielsweise Kondensatoren und Widerständen. Die mehrschichtige Platine 2 hat einen Mehrschichtaufbau, in welchem eine Mehrzahl von gedruckten Leiterbahn- oder Verdrahtungsmustern aufeinandergestapelt ist, um eine Laminatstruktur zu bilden, wobei das Verdrahtungsmuster beispielsweise aus einem Kupferdünnfilm gefertigt ist. Der blanke IC-Chip 3 ist aus einem Halbleiter, beispielsweise Silizium. Insbesondere befinden sich der blanke IC-Chip 3 und die weiteren Bauteile 4 alle auf einer Oberfläche der Platine 2.
  • Der blanke IC-Chip und die Oberfläche der Mehrschichtplatine 2 sind elektrisch unter Verwendung leitfähiger Drähte 5 aus Gold oder Kupfer verbunden. Es ist auch möglich, dass einer oder mehrere der zusätzlichen Bauteile 4 in die Mehrschichtplatine 2 eingebaut ist oder sind.
  • Der blanke IC-Chip 3 ist ein Halbleiter-IC-Element, welches nicht gepackt, d. h. beispielsweise vergossen ist. Der blanke IC-Chip 3 liegt in einem Hohlraumteil 2a in der Oberfläche der Mehrschichtplatine 2 und ist hier unter Verwendung eines Klebers, beispielsweise eines Ag-Epoxyharzes oder Silikonharzes, befestigt. Der leitfähige Draht 5 ist elektrisch mit Kissenteilen 3a bzw. 3b seitens des IC-Chips 3 durch Drahtbonden verbunden.
  • Die Mehrschichtplatine 2 ist gebildet aus einer Mehrzahl von isolierenden Lagen oder Schichten 20 aus einem jeweils geeigneten Isolationsmaterial und dem Verdrahtungsmuster 10. In dem Verdrahtungsmuster 10 ist eine Mehrzahl von Teilen 10a und 10b (nachfolgend als „Elektrodenteile” bezeichnet) an Signalleitungen ausgebildet. Diese Elektrodenteile 10a und 10b sind elektrisch mit den leitfähigen Drähten 5 durch Drahtbonden verbunden.
  • Die Isolationsschichten 20 sind gebildet aus einer Gruppe von Isolationsschichten, welche aufeinandergestapelt sind, um die Mehrschichtplatine 2 zu bilden. Gemäß 1 liegt in der Anordnung der Isolationsschichten 20 aus N Lagen oder Schichten (N = 1 bis 7 bei der ersten Ausführungsform von 1) ein Kupferteil 6 mit hoher Steifigkeit (welches als „Verstärkungsteil” dient) in einem bestimmten Bereich (der dem „Bereich direkt unterhalb der Elektrodenteile 10a und 10b” entspricht), der einer zweiten Schicht (N = 2) und einer dritten Schicht (N = 3) entspricht, gezählt von der Seite der Elektrodenteile 10a und 10b her.
  • Ein solcher bestimmter Bereich ist in den Isolationsschichten 20 in der Mehrschichtplatine 2 für jedes Elektrodenteil 10a und 10b ausgebildet. Weiterhin sind Durchkontaktierungen 7 ausgebildet, um Signalleitungen oder Masseleitungen untereinander zu verbinden, und verlaufen zwischen den unterschiedlichen Isolationsschichten 20.
  • <Verfahren A zur Herstellung der IC-Karte>
  • Nachfolgend wird ein Verfahren A zur Herstellung der IC-Karte 1 gemäß der ersten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Gemäß den 2A bis 2H verwendet das Herstellungsverfahren A für die IC-Karte 1 ein sequenzielles Laminierverfahren zur Herstellung eines komprimierten Substrats 9. Bei dem Verfahren wird ein Basissubstrat 8 gebildet durch Stapeln einer Mehrzahl der Isolationsschichten 20 und des Verdrahtungsmusters 10. Dann werden die Isolationsschicht 20 und das Kupferteil 6 auf das Basissubstrat 8 gestapelt. Der Stapelschritt wird wiederholt, um das komprimierte Substrat 9 zu bilden.
  • Im Herstellungsschritt des Basissubstrats 8 gemäß 2A wird eine Durchgangsöffnung in einer vorimprägnierten Schicht durch eine Laservorrichtung oder dergleichen gebildet. Diese Durchgangsöffnung wird dann mit einer leitfähigen Paste gefüllt, um in der vorimprägnierten Schicht die Durchkontaktierung 7 herzustellen, wobei die vorimprägnierte Schicht der Isolationsschicht 20 entspricht. An beide Oberflächen der vorimprägnierten Schicht mit der Durchkontaktierung 7 wird ein Kupferdünnfilm durch thermisches Pressen unter Verwendung einer Laminierpresse oder eines Rollenlaminators angebracht. Ein Leiterbahn- oder Verdrahtungsmuster 10 wird mittels Ätzen an dem Kupferdünnfilm ausgebildet, der an der Isolationsschicht 20 befestigt ist. Schließlich wird die Isolationsschicht 20, an der das Verdrahtungsmuster 10 ausgebildet ist, zwischen zwei vorimprägnierte Schichten und ein Paar von Kupferdünnfilmen eingebracht, und diese Schichten werden aneinandergeheftet und miteinander befestigt, um durch thermisches Pressen eine Laminatstruktur zu bilden, so dass das Verdrahtungsmuster 10 zwischen den beiden Oberflächen des Laminats liegt. Dies bildet das Basissubstrat 8 bestehend aus drei Isolationsschichten 20 und vier Schichten eines Verdrahtungsmusters 10.
  • Das Konzept der vorliegenden Erfindung ist selbstverständlich nicht auf das obige Herstellungsverfahren für das Basissubstrat 8 beschränkt. Beispielsweise ist es möglich, ein anderes Verfahren zur Herstellung des Basissubstrats 8 zu verwenden, bei dem ein Verdrahtungsmuster auf einer Oberfläche einer jeden von Platten durch Ätzen nach Anbringen eines Kupferdünnfilms gebildet wird, wobei dann die Durchkontaktierungen 7 gefüllt werden. Schließlich werden diese Platten mit dem Verdrahtungsmuster und den Durchkontaktierungen 7 aufeinandergestapelt und gleichzeitig zusammengedrückt.
  • Es ist auch möglich, ein anderes Aufbauverfahren zur Herstellung des Basissubstrats 8 zu verwenden. Zusätzlich ist es möglich, dass das Basissubstrat 8 einen anderen Aufbau aus einer Mehrzahl von Isolationsschichten 20 und dem Verdrahtungsmuster 10 hat, also nicht den Aufbau aus den drei Schichten der Isolationsschichten 20 und den vier Schichten des Verdrahtungsmusters 10.
  • Nachfolgend werden gemäß den 2B und 2C zwei Hohlräume in den zwei vorimprägnierten Schichten (welche den beiden Isolationsschichten 20 entsprechen) durch eine Laservorrichtung oder dergleichen ausgebildet, und in diese Hohlräume werden Kupferbauteile eingelegt. Schließlich werden sieben weitere Isolationsschichten 20 laminiert und durch thermisches Pressen fest aufgebracht, so dass die zwei Isolationsschichten 20 mit den beiden Hohlräumen, in welche die Kupferbauteile eingesetzt sind, die zweiten und dritten Schichten werden, die drei Isolationsschichten, welche das Basissubstrat 8 bilden, die vierten bis sechsten Schichten werden und schließlich zwei weitere Isolationsschichten 20 die erste bzw. siebte Schicht werden. Das heißt, die zweiten bis sechsten Isolationsschichten 20 werden zwischen die ersten und siebten Isolationsschichten 20 gesetzt.
  • Nachfolgend werden gemäß den 2D bis 2F Durchgangsöffnungen an bestimmten Positionen in den ersten bis dritten Isolationsschichten des komprimierten Substrats 9 durch eine Laservorrichtung oder dergleichen gebildet. Diese Durchgangsöffnungen werden dann mit einer leitfähigen Paste gefüllt, so dass die leitfähige Paste elektrisch mit den Durchkontaktierungen 7 an den vorbestimmten Positionen im Basismaterial 8 kontaktieren. Weiterhin wird das Verdrahtungsmuster an beiden Oberflächen des komprimierten Substrats 9 ausgebildet. Ein Hohlraumteil 2a wird an einer bestimmten Position in den ersten bis dritten Schichten der Mehrschichtplatine 2 durch eine Laservorrichtung oder dergleichen gebildet, um die Mehrschichtplatine 2 bestehend aus den sieben Isolationsschichten 20 und den sechs Verdrahtungsmustern 10 zu bilden.
  • Schließlich wird bzw. werden gemäß den 2G und 2H einer oder mehrere blanke IC-Chips 3 in den Hohlraumteil 2a eingesetzt und hier durch ein Ag-Epoxyharz oder Silikonharz befestigt (Die-Bonding). Die weiteren Bestandteile oder Chipkomponenten 4, beispielsweise Kondensatoren und Widerstände, werden ebenfalls an bestimmten Positionen auf den Signalleitungen und Masseleitungen auf der Oberfläche der Mehrschichtplatine 2 durch Löten oder dergleichen befestigt. Die Mehrschichtplatine 2 mit dem einen oder den mehreren IC-Chips 3 wird auf der Erwärmungsstufeneinheit angeordnet, welche auf eine Temperatur im Bereich von 150°C bis 200°C erhitzt ist. Die Kissenteile des IC-Chips 3 oder der IC-Chips 3 werden elektrisch mit den Elektrodenteilen 10a und 10b auf der Oberfläche (auf Seiten der ersten Isolationsschicht 20) der Mehrschichtplatine 2 unter Verwendung der leitfähigen Drähte 5 aus Gold oder Kupfer verbunden.
  • <Effekte>
  • Das Herstellungsverfahren A für die IC-Karte 1 kann die leitfähigen Drähte 5 mit den Elektrodenteilen 10a und 10b durch thermisches Schweißen zuverlässig verbinden, da Ultraschallwellen aufgrund des Vorhandenseins des Kupferteils 6 direkt unterhalb der Isolationsschicht 20 nicht gestreut werden und auch keine Lasten abgeschirmt oder verteilt werden, selbst wenn Ultraschallwellen und Lasten (Kräfte) auf die Mehrschichtplatine 2 einwirken, wenn die Kontaktkissen des IC-Chips 3 elektrisch mit den Elektrodenteilen 10a und 10b auf der Oberfläche der Mehrschichtplatine 2 durch die Drahtbondierung verbunden werden.
  • Da die IC-Karte 1, welche durch das Herstellungsverfahren gemäß der ersten Ausführungsform gebildet wird, den verbesserten Aufbau hat, bei dem der blanke IC- Chip 3 sauber mit der Mehrschichtplatine 2 verbunden werden kann, hat die IC-Karte 1 hohe Zuverlässigkeit in ihrem Aufbau und im Betrieb.
  • Zusätzlich ist es zu der Verhinderung, dass sich die Isolationsschicht 20 von dem Kupferteil 6 löst, möglich, zu verhindern, dass sich das Verdrahtungsmuster 10 von der Isolationsschicht 20 löst, da das Kupferteil 6, welches als Verstärkungsteil dient, und das Verdrahtungsmuster 10 aus gleichem Material sind, so dass das Kupferteil 6 und das Verdrahtungsmuster 10 gleichen linearen Ausdehnungskoeffizienten haben.
  • <Zweite Ausführungsform>
  • Unter Bezugnahme auf die 3A bis 3C und 4A bis 4E wird nachfolgend eine IC-Karte 1-1 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Die 3A, 3B und 3C sind jeweils Ansichten, welche den Aufbau der IC-Karte 1-1 gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen. Die 4A bis 4E sind jeweils Ansichten, welche wesentliche Schritte bei der Herstellung der gedruckten oder bedruckten IC-Karte 1-1 gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen.
  • <Gesamtaufbau>
  • Gemäß den 3A bis 3C hat die IC-Karte 1-1 („printed IC board”) eine Mehrschichtplatine 2-1, die sich im Aufbau von der Mehrschichtplatine 2 der IC-Karte 1 gemäß der ersten Ausführungsform unterscheidet. Die nachfolgende Beschreibung erläutert die Unterschiede zu der IC-Karte gemäß der ersten Ausführungsform, und Gleichheiten zwischen den ersten und zweiten Ausführungsformen werden aus Gründen der Kürze der Erläuterung nicht beschrieben.
  • Die Mehrschichtplatine 2-1 weist eine Mehrzahl von vorimprägnierten Schichten 20 (entsprechend den Isolationsschichten 20) auf, welche gebildet werden durch Imprägnieren von Polytetrafluorethlyen (PTFE) mit niedrigem dielektrischem Verlustfaktor in ein Glasgewebe (welches als „Füller” oder „Trag- oder Hilfsmaterial” dient). In der Mehrschichtplatine 2-1 ist auf einer Mehrzahl der Isolationsschichten 20 ein Leiterbahn- oder Verdrahtungsmuster 10 gebildet. Das in der Isolationsschicht 20 enthaltene Glasgewebe liegt in einem Verhältnis gemäß dem Imprägnierungsbetrag durch PTFE vor, so dass die Isolationsschicht 20 und das Verdrahtungsmuster 10 gleichen linearen Ausdehnungskoeffizienten haben.
  • Die Elektroden 10a und 10b sind an den Signalleitungen des Verdrahtungsmusters 10 ausgebildet, und Massekissen 10c, 10d, 10e und 10f sind zusätzlich am Verdrahtungsmuster 10 ausgebildet. Das heißt, bei dem Aufbau der IC-Karte 1-1 gemäß der zweiten Ausführungsform entsprechen die Elektroden 10a und 10b und die Massekissen 10c bis 10f den Elektrodenteilen.
  • <Verfahren B zur Herstellung der IC-Karte 1-1>
  • Nachfolgend werden Hauptschritte oder wesentliche Schritte des Herstellungsverfahrens B für die IC-Karte 1-1 gemäß der zweiten Ausführungsform der vorlegenden Erfindung beschrieben.
  • Das Herstellungsverfahren B gemäß der zweiten Ausführungsform unterscheidet sich vom Herstellungsverfahren A gemäß der ersten Ausführungsform im Wesentlichen im Schritt der Herstellung des komprimierten Substrats 9. Die nachfolgende Beschreibung erläutert somit nur die wesentlichen Unterschiede. Das heißt, die zweite Ausführungsform hat den unterschiedlichen Schritt des Ablegens des blanken IC-Chips 3 und anderer Bauteile während der Herstellung des komprimierten Substrats 9 im Vergleich zum Herstellungsverfahren A der ersten Ausführungsform. Die nachfolgende Beschreibung erläutert nur die unterschiedlichen Schritte und lässt gleiche Schritte zwischen den Verfahren A und B weg.
  • Beim Verfahren B zur Herstellung der IC-Karte 1-1 gemäß der zweiten Ausführungsform werden gemäß den 4A bis 4E die sieben Isolationsschichten 20 und die achtschichtigen Verdrahtungsmuster 10 gleichzeitig durch einen einzelnen Laminierschritt zusammenlaminiert.
  • Genauer gesagt, gemäß den 4A und 4B wird in der zweiten Isolationsschicht 20 und der dritten Isolationsschicht 20 ein erster Hohlraum gebildet, und ein zweiter Hohlraum wird in der dritten Isolationsschicht 20, der vierten Isolationsschicht 20 und der fünften Isolationsschicht 20 durch eine Laservorrichtung oder dergleichen gebildet.
  • Ein Kupferteil 6 (das als das Verstärkungsteil dient) wird dann im ersten Hohlraum angeordnet und ein weiteres Bauteil 4 im zweiten Hohlraum. Die sieben Isolati onsschichten 20, in welchen die Verdrahtungsmuster 10 ausgebildet sind, werden aufeinandergestapelt und thermische zusammengedrückt, um eine Laminatstruktur zu bilden. Durchkontaktierungen 7 sind in Teilen der sechsten Isolationsschicht 20 ausgebildet, welche den Implementierungsstellen für die weiteren Bauteile 4 entsprechen, beispielsweise Kondensatoren und Widerständen. Über diese Durchkontaktierungen 7 ist jedes Bauteil 4 elektrisch angeschlossen.
  • <Effekte>
  • Wie oben im Detail beschrieben, wird bei der IC-Karte 1-1 der zweiten Ausführungsform PTFE in jeder der Isolationsschichten 20 verwendet; da PTFE einen kleinen (oder niedrigen) dielektrischen Verlustfaktor hat, ist es möglich, dielektrische Energieverluste (dielektrische Verluste) aufgrund dieses niedrigen Verlustfaktors zu unterdrücken. Somit ist es möglich, die IC-Karte 1-1 gemäß der vorliegenden Erfindung bei Vorrichtungen anzuwenden, welche Hochfrequenzsignale im Millimeterband oder eine Millimeterwelle verwenden.
  • Weiterhin kann man bei der IC-Karte 1-1 der zweiten Ausführungsform, da das PTFE Glasgewebe enthält, so dass die Isolationsschichten 20 und das Verdrahtungsmuster 10 gleichen linearen Ausdehnungskoeffizienten haben, verhindern, dass sich das Verdrahtungsmuster 10 von den Isolationsschichten 20 löst.
  • <Dritte Ausführungsform>
  • Nachfolgend wird eine IC-Karte 1-2 („printed IC board”) gemäß der dritten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 5 und 6A bis 6G beschrieben.
  • 5 zeigt den Aufbau der IC-Karte 1-2 gemäß der dritten Ausführungsform der vorliegenden Erfindung, und die 6A bis 6G zeigen jeweils Ansichten von wesentlichen Schritten bei der Herstellung der IC-Karte 1-2 gemäß der dritten Ausführungsform der vorliegenden Erfindung.
  • <Gesamtaufbau>
  • Gemäß 5 hat die gedruckte oder bedruckte IC-Karte 1-2 gemäß der dritten Ausführungsform eine Mehrschichtplatine 2-2, die sich im Aufbau von der Mehrschichtplatine 2 der IC-Karte 1 gemäß der ersten Ausführungsform unterscheidet und sich auch von der Mehrschichtplatine 2-1 der IC-Karte 1-1 gemäß zweiten Ausführungsform unterscheidet.
  • Da die IC-Karte 1-2 gemäß der dritten Ausführungsform sich in der Anschlussstruktur zwischen dem blanken IC-Chip und der Mehrschichtplatine gegenüber der IC-Karte 1 gemäß der ersten Ausführungsform unterscheidet, wird in der nachfolgenden Beschreibung nur diese unterschiedliche Anschlussstruktur erläutert und gleiche oder einander entsprechende Bauteile oder Bestandteile bei erster bis dritter Ausführungsform werden nicht mehr näher erläutert.
  • Genauer gesagt, die IC-Karte 1-2 gemäß der dritten Ausführungsform besteht im Wesentlichen aus der Mehrschichtplatine 2-2 (mehrschichtige gedruckte Schaltkreiskarte), dem blanken, d. h. nicht eingehausten IC-Chip 3 (wenigstens einem hiervon) und wenigstens einem weiteren Bauteil oder Bestandteil 4, beispielsweise einem Kondensator oder einem Widerstand. Weiterhin sind der IC-Chip 3 und die Elektrodenteile 10a und 10b, die auf der Oberfläche der Mehrschichtplatine 2-2 ausgebildet sind, elektrisch über Kissen („bumps”) angeschlossen, die an Kissenteilen 3a und 3b des IC-Chips 3 ausgebildet sind. Diese Bumps oder Kissen sind beispielsweise aus Gold oder Kupfer.
  • Weiterhin sind die Verdrahtungsmuster 10 in der Mehrschichtplatine 2-2 in Form allgemein bekannter koplanarer Linien ausgebildet, und die Breite einer Signallinie oder Signalleitung im Verdrahtungsmuster 10 ist so festgelegt, dass die charakteristische Impedanz der Mehrschichtplatine 2-2 einen bestimmten Wert (beispielsweise 50 Ω) unter Berücksichtigung eines Abstands zwischen der Signalleitung und Masse hat, welche auf der gleichen Oberfläche ausgebildet sind.
  • <Verfahren C zur Herstellung der IC-Karte 1-2>
  • Gemäß den 6A bis 6G unterscheidet sich das Herstellungsverfahren C gemäß der dritten Ausführungsform vom Herstellungsverfahren A der ersten Ausführungsform wie folgt.
  • Das Verfahren C gemäß der dritten Ausführungsform bildet einen einzelnen Hohlraum bei dem Herstellungsschritt des komprimierten Substrats 9 aus und verwendet ein sogenanntes Flip-Chip-Bonden.
  • Die nachfolgende Beschreibung erläutert unterschiedliche Schritte und lässt gleiche oder einander entsprechende Schritte zwischen der ersten Ausführungsform und der dritten Ausführungsform weg.
  • Gemäß den 6B und 6C wird während des Herstellungsschritts des komprimierten Substrats 9 ein einzelner Hohlraum in den vorimprägnierten Schichten (welche den drei Isolationsschichten 20 entsprechen) durch eine Laservorrichtung oder dergleichen ausgebildet, und in den Hohlraum wird ein Kupferbauteil eingesetzt. Schließlich werden die sieben Isolationsschichten 20 laminiert und durch thermisches Pressen fest aneinandergefügt, so dass die zwei Isolationsschichten 20 mit dem Hohlraum, wo sich das Kupferbauteil oder die Kupferbauteile 6 befinden (und welche als Verstärkungsteil dienen), die zweiten und dritten Schichten werden, die drei Isolationsschichten, welche das Basissubstrat 8 bilden, die vierten bis sechsten Schichten werden und die zwei Isolationsschichten 20 die erste und siebte Schicht werden. Das heißt, die zweiten bis sechsten Isolationsschichten 20 sind zwischen den ersten und siebten Isolationsschichten 20 eingeschlossen.
  • Das Kupferteil 6 hat annähernd die gleiche Fläche wie der Implementierungsbereich oder die Implementierungsfläche des blanken IC-Chips 3 und ist in einem Bereich angeordnet oder abgelegt, der gegenüber der Position liegt, wo der IC-Chip 3 aufzubauen ist.
  • In den Schritten gemäß den 6F und 6G werden die weiteren Bestandteile 4, beispielsweise Kondensatoren oder Widerstände, an vorbestimmten Positionen auf den Signalleitungen angebracht, die auf der Oberfläche der Mehrschichtplatine 2-2 ausgebildet sind. Die Befestigung erfolgt beispielsweise durch Löten. Die Mehrschichtplatine 2-2 mit dem blanken IC-Chip 3 hierauf wird auf der Wärmestufeneinheit angeordnet, die auf eine Temperatur zwischen 150°C und 200°C erhitzt ist. Gemäß 6G wird der IC-Chip 3 mit der Oberseite nach unten auf der Oberfläche der ersten Isolationsschicht 20 angeordnet, um direkt die Kontaktkissen an den Teilen 3a und 3b des IC-Chips 3 mit den Elektrodenteilen 10a und 10b auf der Oberfläche (auf Seiten der ersten Isolationsschicht 20) der Mehrschichtplatine 2-2 zu befestigen und zu kontaktieren.
  • <Effekte>
  • Bei dem Herstellungsverfahren C für die IC-Karte 1-2 der dritten Ausführungsform wird der blanke IC-Chip 3 elektrisch mit der Mehrschichtplatine 2-2 ohne irgendwelche leitfähigen Drähte 5 verbunden. Die Herstellungsverfahren A und B gemäß der ersten und zweiten Ausführungsform verwenden derartige leitfähige Drähte oder Bonddrähte 5. Somit ist es möglich, den Implementierungsbereich oder die Einbaufläche für den IC-Chip 3 zu verringern und die Gesamtlänge des Verbindungsteils zwischen IC-Chip 3 und Mehrschichtplatine 2-2 so gering wie möglich zu gestalten, so dass dieser Aufbau es möglich macht, unter anderem die elektrischen Eigenschaften der IC-Karte 1-2 zu verbessern.
  • <Abwandlungen>
  • Das Grundkonzept der vorliegenden Erfindung ist nicht auf die voranbeschriebenen ersten bis dritten Ausführungsformen beschränkt. Das Konzept der vorliegenden Erfindung ist gleichermaßen gut bei verschiedenen Abwandlungen und alternativen Ausgestaltungsformen möglich, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Beispielsweise verwenden die ersten und zweiten Ausführungsformen die Verdrahtungsmuster 10 in der IC-Karte in Form von sogenannten Mikrostrip-Leitungen oder koplanaren Leitungen (als ein Typ von elektrischer Übertragungsleitung); die vorliegende Erfindung ist nicht hierauf beschränkt. Es ist möglich, die Verdrahtungsmuster 10 durch bekannte Masse-Koplanarleitungen auszubilden.
  • In einem Beispiel, bei dem die Verdrahtungsmuster 10 aus einer Mikrostreifenleitung sind, wird ein Leitungsmuster auf einer Oberfläche (Hauptoberfläche) der ersten Isolationsschicht 20 ausgebildet, welche die Elektrodenteile 10a und 10b aufweist, und ein Massemuster wird in einem Bereich auf der Oberfläche (Sekundäroberfläche) zwischen den ersten und zweiten Isolationsschichten 20 ausgebildet, der zum Ablegen des Kupferbauteils 6 und der Durchkontaktierungen 7 in dem Bereich benötigt wird, der direkt unterhalb der Elektrodenteile liegt. Ein Massemuster wird auf einer Oberfläche (dritten Oberfläche) der zweiten Isolationsschicht 20 ausgebildet, die gegenüber der Oberfläche der ersten Isolationsschicht 20 liegt. Die Massemuster in der sekundären Oberfläche und der dritten Oberfläche werden elektrisch über die Durchkontaktierungen 7 in der zweiten Isolationsschicht 20 verbunden.
  • Eine Dicke „h” der beiden Isolationsschichten 20 fließt hierbei in die folgende Gleichung (1) ein: Z = (120Π/εeff1/2)/{W/h + 1,393 + ln(W/h + 1,444)} (1) wobei εeff1/2 = (εr + 1)/2 + (εr – 1)/2(1 + 12 h/W)1/2 ist, W eine Breite der Mikrostreifenleitung ist, εr die relative statische Dielektrizitätskonstante ist und Z die charakteristische Impedanz der Mehrschichtplatine 2 ist. Da beispielsweise h annähernd 135 μm wird (h ÷ 135 μm), wenn Z = 50 Ω, εr = 3,5 und W = 300 μm, ist es bevorzugt, wenn jede der Isolationsschichten 20 eine Dicke von annähernd 67,5 μm hat.
  • Die 7A bis 7C sind Ansichten, welche den obigen Aufbau der IC-Karte gemäß einer anderen Abwandlung der vorliegenden Erfindung zeigen.
  • In dem Aufbau der IC-Karte gemäß den 7A bis 7C ist es möglich, Ultraschallwellen daran zu hindern, gestreut zu werden, und zu verhindern, dass eine auf die Elektrodenteile 10a und 10b aufgebrachte Kraft ungerichtet verteilt wird, während die IC-Karte hergestellt wird, indem die Dicke des Bereichs direkt unterhalb der Elektrodenteile 10a und 10b geschwächt wird. Dieser Aufbau macht es möglich, den blanken IC-Chip 3 korrekt mit der Mehrschichtplatine 2 zu verbinden. Weiterhin ist es möglich, Verschlechterungen im Leitfähigkeitsverlust der Signalleitung zu unterdrücken, da die Verdrahtung eine optimale Breite hat, indem die Dicke der Isolationsschichten 20 außerhalb des Bereichs, der direkt unterhalb der Elektrodenteile 10a und 10b liegt, geeignet aufrechterhalten wird.
  • Jede der IC-Karten gemäß der ersten bis dritten Ausführungsformen und der voranstehend beschriebenen Abwandlungen zeigt eine Anordnung, bei der ein einzelner blanker IC-Chip 3 auf der IC-Karte angebracht wird. Die vorliegende Erfindung ist nicht hierauf beschränkt. Es ist möglich, einen Aufbau zu haben, bei dem eine Mehrzahl von blanken IC-Chips auf der IC-Karte angeordnet wird. Weiterhin ist es möglich, dass die IC-Karte eine einschichtige Platine anstelle der Mehrschichtplatine hat.
  • <Weitere Aspekte und Effekte der vorliegenden Erfindung>
  • Die IC-Karte gemäß der vorliegenden Erfindung verwendet als Isolationsmaterial einen Thermoplasten oder ein thermoplastisches Harz, um die Isolationsschicht oder die Isolationsschichten zu bilden, da Fluorkohlenstoffpolymere wie PTFE, Kunstharze wie PEEK (Polyetheretherketon) und LCP (Flüssigkristallpolymer) einen niedrigen dielektrischen Verlustfaktor im Vergleich zu Isolierharz wie Glasepoxy und Phenolpapier haben, und die meisten Isolationsharze, die zum Stapeln einer Mehrzahl von Platinen geeignet sind, haben thermoplastische Eigenschaften.
  • Da die IC-Karte mit obigem Aufbau Energieverluste (dielektrische Verluste) proportional zur Signalfrequenz und zum dielektrischen Verlustfaktor unterdrücken können, ist es möglich, die IC-Karte der vorliegenden Erfindung bei verschiedenen Vorrichtungen zu verwenden, welche mit Hochfrequenzsignalen im Millimeterband oder mit Millimeterwellen arbeiten.
  • Bei der IC-Karte gemäß der vorliegenden Erfindung hat der Bereich, der direkt unterhalb der Elektrodenteile ausgebildet ist, einen einzelnen Bereich, der in den Isolationsschichten gebildet ist, so dass dieser einzelne Bereich der Gesamtheit der Elektrodenteile entspricht. Die vorliegende Erfindung ist nicht auf diesen Aufbau beschränkt. Beispielsweise kann eine Mehrzahl von Bereichen direkt unterhalb der Elektrodenteile in den Isolationsschichten ausgebildet werden.
  • Da die IC-Karte mit obigem Aufbau den Belegungsgrad in den Isolationsschichten durch die Verstärkungsteile oder das Verstärkungsteil verringern kann, ist es möglich, die Dichte des Verdrahtungsmusters in den Isolationsschichten zu erhöhen, wenn eine Mehrzahl von Verdrahtungsmustern in den Isolationsschichten gebildet wird oder die Verdrahtungsmuster mit Mikrostreifenleitungen realisiert werden.
  • Es ist bevorzugt, eine Mehrschichtplatine für das gedruckte Schaltkreismuster zu verwenden, welche einen Aufbau hat, bei dem eine Mehrzahl von Isolationsschichten und Verdrahtungsmustern in Laminatstruktur gestapelt wird. Die Verwendung einer solchen Mehrschichtplatine kann die Fläche verringern, welche eine Platine in der IC-Karte einnimmt.
  • Insbesondere ist es für das Verstärkungsteil, das in der Mehrschichtplatine angeordnet wird, vorteilhaft, wenn eine Struktur vorliegt, bei der das Verstärkungsteil in Isolationsschichten ausgebildet oder angeordnet wird, welche nicht der ersten Isolationsschicht entsprechen, und zwar gesehen von der anderen Oberfläche der ersten Isolationsschicht her, welche gegenüber derjenigen Oberfläche der ersten Isolationsschicht liegt, auf der die Elektrodenteile ausgebildet sind.
  • Da dieser Aufbau nicht die Ausbildung eines Bereichs (in Form eines konkaven Teils) für das Verstärkungsteil der ersten Isolationsschicht benötigt, kann jegliche Technik vermieden werden, die verhindern soll, dass das Verstärkungsteil das Elektrodenteil kontaktiert. Beispielsweise wird eine Durchtrittsöffnung in einem Bereich direkt unterhalb der Elektrodenteile in einer Mehrzahl von Isolationsschichten anders als die erste Isolationsschicht ausgebildet (besagte Isolationsschichten können auch als „Zielisolati onsschichten” bezeichnet werden), und das Verstärkungsteil wird in der Durchtrittsöffnung aufgenommen und gehalten. Die Zielisolationsschichten mit der Durchtrittsöffnung sind zwischen der ersten Isolationsschicht und den verbleibenden Isolationsschichten eingeschlossen, welche in der Mehrschichtplatine nicht die Zielisolationsschichten sind. Somit kann das Verstärkungsteil problemlos in der Ausnehmung angeordnet werden, welche durch die Durchtrittsöffnungen gebildet wird, welche in den Zielisolationsschichten gebildet sind.
  • Um zu vermeiden, dass Ultraschallwellen gestreut werden und aufgebrachte Kräfte angerichtet verteilt werden, während die IC-Karte hergestellt wird, ist es wünschenswert, die Dicke der Isolationsschicht oder der Isolationsschichten zu verringern.
  • Um dies zu erreichen, ist es bevorzugt, wenn die erste Isolationsschicht eine geringere Dicke als jede der verbleibenden Isolationsschichten hat.
  • Eine Verringerung der Dicke der ersten Isolationsschicht kann vermeiden, dass Ultraschallwellen gestreut werden und aufgebrachte Kräfte ungerichtet verteilt werden, wenn die Isolationsschichten gestapelt und dann thermisch aneinandergeheftet werden, um die IC-Karte mit der Laminatstruktur herzustellen. Somit kann der blanke IC-Chip mit den Verdrahtungsmustern in der Mehrschichtplatine sauber verbunden werden.
  • Es ist notwendig, die Breite einer Signalleitung weiter zu verringern, wenn die Dicke der Isolationsschicht weiter verringert wird und das Verdrahtungsmuster in Form einer Mikrostreifenleitung gebildet wird, um eine Impedanzcharakteristik der Platine an einen bestimmten Wert (beispielsweise 50 Ω) anzupassen. Eine zu starke Verringerung der Breite der Signalleitung führt jedoch zu Leitfähigkeitsverlusten auf der Signalleitung und kann somit einen Leitfähigkeitsverlust der gesamten Schaltung erhöhen.
  • Um dies zu vermeiden, schafft die vorliegende Erfindung eine IC-Karte mit einem Aufbau, bei dem eine Mehrzahl der Verdrahtungsmuster in Mikrostreifenleitungsform ausgebildet ist, was eine Kombination aus Leitungsmustern und Massemustern ist, und das Leitungsmuster wird auf der ersten Oberfläche mit den Elektrodenteilen der ersten Isolationsschicht ausgebildet, das Massemuster wird nur in einem Bereich ausgebildet, der direkt unterhalb des Elektrodenteils liegt, und zwar auf einer zweiten Oberfläche der ersten Isolationsschicht, die zu einer Oberfläche der zweiten Isolationsschicht weist, und das Massemuster wird in einer dritten Oberfläche der zweiten Isolationsschicht gebildet, welche zur zweiten Oberfläche der ersten Isolationsschicht weist. Weiterhin wer den die Massemuster in der zweiten Oberfläche und der dritten Oberfläche elektrisch über Durchkontaktierungen in der zweiten Isolationsschicht verbunden.
  • Die IC-Karte mit obigem Aufbau verringert die Dicke in dem Bereich der ersten Isolationsschicht entsprechend dem Bereich direkt unterhalb der Elektrodenteile erheblich, und es wird somit möglich, den blanken IC-Chip mit den Platinen sauber zu verbinden und Leitfähigkeitsverluste der Signalleitung zu unterdrücken, ohne dass die Breite der Signalleitung eingeschränkt ist, während die Dicke der Isolationsschichten anders als diejenige der ersten Isolationsschicht aufrechterhalten wird.
  • Weiterhin ist es bevorzugt, wenn das Isolationsmaterial Zusatzmaterial enthält, so dass sich ein gleicher linearer Ausdehnungskoeffizient zu den Verdrahtungsmustern ergibt, und es ist auch vorteilhaft, wenn das Verstärkungsteil in der Isolationsschicht aus einem Material mit gleichem linearem Ausdehnungskoeffizienten wie demjenigen der Verdrahtungsmuster ist.
  • Es ist ausreichend, wenn das Zusatzmaterial ein Isolationsmaterial mit niedrigem linearem Ausdehnungskoeffizienten enthält, beispielsweise Glasfaser oder ein Glasgewebe, und es ist nicht notwendig, dass die Gesamtheit der Isolationsschichten mit dem Hilfsmaterial gleichen linearen Ausdehnungskoeffizienten haben.
  • Der Aufbau der IC-Karte ist in der Lage, zu verhindern, dass sich das Verstärkungsteil von den Isolationsschichten löst, und auch, zu verhindern, dass sich die Verdrahtungsmuster von den Isolationsschichten lösen.
  • Insofern zusammenfassend weist somit eine IC-Karte eine Mehrschichtplatine und einen oder mehrere blanke IC-Chips auf. Die Mehrschichtplatine ist gebildet aus Isolationsschichten aus beispielsweise PTFE, wobei Verdrahtungsmuster auf den Isolationsschichten ausgebildet sind und eine Aufeinanderstapelung erfolgt, um eine Laminatstruktur zu bilden. Elektrodenteile als Teile der Verdrahtungsmuster sind elektrisch mit dem IC-Chip verbunden. Ein Bauteil aus beispielsweise Kupfer, das als Verstärkungsbauteil dient, befindet sich in einem Bereich, der in Isolationsschichten anders als eine erste Isolationsschicht ausgebildet ist. Der Bereich ist direkt unterhalb der Elektrodenteile ausgebildet. Der Bereich wird in einer Richtung Z entlang der Dicke der gestapelten Isolationsschichten gebildet. Der Bereich direkt unterhalb der Elektrodenteile in den Isolationsschichten anders als die erste Isolationsschicht hat eine höhere Steifigkeit als die umgebenden Isolationsschichten.
  • Ausführungsformen der vorliegenden Erfindung wurden im Detail beschrieben; es versteht sich, dass eine weitere Vielzahl von Modifikationen und Abwandlungen möglich ist, ohne vom Wesen der vorliegenden Erfindung abzuweichen, wie es durch die nachfolgenden Ansprüche und deren Äquivalente definiert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2009-55533 [0001]
    • - JP 07-323501 [0006]

Claims (10)

  1. Eine IC-Karte, aufweisend: eine Platine, aufweisend wenigstens eine Isolationsschicht aus isolierendem Material, auf welcher wenigstens ein Verdrahtungsmuster ausgebildet ist; und wenigstens einen blanken IC-Chip, der elektrisch mit dem Verdrahtungsmuster verbunden ist, welches auf der Platine ausgebildet ist, wobei Elektrodenteile als ein Teil des Verdrahtungsmusters elektrisch mit dem IC-Chip verbunden sind und ein Verstärkungsteil bestimmter Steifigkeit, welche höher als diejenige des Isolationsmaterials ist, welches die Isolationsschicht bildet, in einem Bereich in der Isolationsschicht direkt unterhalb der Elektrodenteile vorhanden ist.
  2. IC-Karte nach Anspruch 1, dadurch gekennzeichnet, dass das Isolationsmaterial ein thermoplastisches Harz ist.
  3. IC-Karte nach Anspruch 2, dadurch gekennzeichnet, dass eine Mehrzahl von Bereichen entsprechend den Elektrodenteilen in der Isolationsschicht direkt unterhalb der Elektrodenteile ausgebildet ist.
  4. IC-Karte nach Anspruch 2, dadurch gekennzeichnet, dass die Platine eine Mehrschichtplatine ist, welche eine Mehrzahl von Isolationsschichten und Verdrahtungsmuster aufweist, welche aufeinandergestapelt sind.
  5. IC-Karte nach Anspruch 4, dadurch gekennzeichnet, dass das Verstärkungsteil in Isolationsschichten anders als eine erste Isolationsschicht ausgebildet ist und das Elektrodenteil in der ersten Isolationsschicht ausgebildet ist, wobei die erste Isolationsschicht auf eine Oberfläche einer zweiten Isolationsschicht gestapelt ist, die gegenüber einer Oberfläche der ersten Isolationsschicht liegt, auf der das Elektrodenteil ausgebildet ist.
  6. IC-Karte nach Anspruch 5, dadurch gekennzeichnet, dass eine Dicke der ersten Isolationsschicht kleiner als diejenige einer jeden anderen Isolationsschicht in der Mehrschichtplatine ist.
  7. IC-Karte nach Anspruch 5, dadurch gekennzeichnet, dass die Verdrahtungsmuster mittels einer Mikrostreifenleitung gebildet sind, welche eine Kombination aus Leitungsmustern und Massemustern ist, wobei: die Leitungsmuster auf einer ersten Oberfläche der ersten Isolationsschicht ausgebildet sind, welche die Elektrodenteile aufweist, die Massemuster nur in einem Bereich direkt unterhalb der Elektrodenteile auf einer zweiten Oberfläche der ersten Isolationsschicht, welche einer Oberfläche der zweiten Isolationsschicht zugewandt ist, ausgebildet sind und die Massemuster in einer dritten Oberfläche der zweiten Isolationsschicht ausgebildet sind, welche zur zweiten Oberfläche der ersten Isolationsschicht weist; und die Massemuster, die in der zweiten Oberfläche und der dritten Oberfläche ausgebildet sind, mit Durchkontaktierungen elektrisch verbunden sind, die in der zweiten Isolationsschicht ausgebildet sind.
  8. IC-Karte nach Anspruch 2, dadurch gekennzeichnet, dass das Isolationsmaterial Hilfsmaterial enthält, um den gleichen linearen Ausdehnungskoeffizienten wie denjenigen der Verdrahtungsmuster zu erhalten, wobei das Verstärkungsteil ein Material aufweist oder aus einem Material ist, welches den gleichen linearen Ausdehnungskoeffizienten wie die Verdrahtungsmuster hat.
  9. Eine Platine, in der ein Verdrahtungsmuster auf wenigstens einer Isolationsschicht aus einem Isolationsmaterial ausgebildet ist, Elektrodenteile an dem Verdrahtungsmuster ausgebildet sind, welche das Verdrahtungsmuster mit einem blanken IC-Chip elektrisch verbinden, und ein Verstärkungsteil mit einer bestimmten Steifigkeit, die höher als diejenige des Isolationsmaterials ist, sich in einem Bereich befindet, der den Elektrodenteilen entspricht, und direkt unterhalb Isolationsschichten ausgebildet ist, die anders als die Isolationsschicht sind, auf welcher die Elektrodenteile ausgebildet sind.
  10. Ein Verfahren zur Herstellung einer IC-Karte, welche gebildet ist aus wenigstens einer Mehrschichtplatine und wenigstens einem blanken IC-Chip, der sich auf der Mehrschichtplatine befindet, wobei die Mehrschichtplatine aufgebaut ist aus einer Mehrzahl von Isolationsschichten und Verdrahtungsmustern, die auf den Isolationsschichten ausgebildet sind, wobei die Isolationsschichten und Verdrahtungsmuster aufeinandergestapelt sind, um eine Laminatstruktur zu bilden, wobei das Verfahren die Schritte aufweist von: Ausbilden einer Durchgangsöffnung in einem Bereich direkt unterhalb der Elektrodenteile in den Isolationsschichten anders als eine erste Isolationsschicht der Mehrschichtplatine, wobei die Elektrodenteile auf einer Oberfläche einer ersten Isolationsschicht ausgebildet sind und die Elektrodenteile elektrisch mit dem blanken IC-Chip verbunden sind, wobei die erste Isolationsschicht auf einer zweiten Isolationsschicht so aufgestapelt wird, dass eine Oberfläche der ersten Isolationsschicht, die gegenüber der Oberfläche liegt, auf welcher die Elektrodenteile ausgebildet sind, zu einer Oberfläche der zweiten Isolationsschicht weist; und Einsetzen eines Verstärkungsteils vorbestimmter Steifigkeit, die höher als diejenige des Isolationsmaterials ist, in die Durchgangsöffnung; und Aufeinanderstapeln der Mehrzahl von Isolationsschichten.
DE102010002540A 2009-03-09 2010-03-03 Platine, IC-Karte mit der Platine und Herstellungsverfahren hierfür Withdrawn DE102010002540A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-055533 2009-03-09
JP2009055533A JP4798237B2 (ja) 2009-03-09 2009-03-09 Ｉｃ搭載基板、及び多層プリント配線板

Publications (1)

Publication Number Publication Date
DE102010002540A1 true DE102010002540A1 (de) 2010-09-16

Family

ID=42558089

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010002540A Withdrawn DE102010002540A1 (de) 2009-03-09 2010-03-03 Platine, IC-Karte mit der Platine und Herstellungsverfahren hierfür

Country Status (4)

Country Link
US (1) US20100226110A1 (de)
JP (1) JP4798237B2 (de)
CN (1) CN101835343A (de)
DE (1) DE102010002540A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
FR2982116B1 (fr) * 2011-10-28 2014-09-26 Thales Sa Circuit hyperfrequences multicouches et procede de fabrication d'un tel circuit.
KR101921258B1 (ko) 2012-05-09 2018-11-22 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 패키지
JP6102106B2 (ja) 2012-07-20 2017-03-29 株式会社デンソー レーダ装置
US9006901B2 (en) * 2013-07-19 2015-04-14 Alpha & Omega Semiconductor, Inc. Thin power device and preparation method thereof
US9596751B2 (en) * 2014-04-23 2017-03-14 Kyocera Corporation Substrate for mounting electronic element and electronic device
CN112349695B (zh) * 2020-09-28 2022-04-19 中国电子科技集团公司第二十九研究所 一种四层布线lcp封装基板、制造方法及多芯片***级封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07323501A (ja) 1994-06-01 1995-12-12 Nippon Pillar Packing Co Ltd 多層板用プリプレグ、積層板、多層プリント回路基板およびその製造方法
JP2009055533A (ja) 2007-08-29 2009-03-12 Toshiba Corp 無線通信装置および無線通信システム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140897A (ja) * 1983-12-28 1985-07-25 日本電気株式会社 樹脂絶縁多層基板
JPS62108593A (ja) * 1985-11-06 1987-05-19 日本電気株式会社 多層配線基板
JPH064579Y2 (ja) * 1987-10-15 1994-02-02 株式会社フジクラ フレキシブルプリント配線板
US5031821A (en) * 1988-08-19 1991-07-16 Hitachi, Ltd. Semiconductor integrated circuit device, method for producing or assembling same, and producing or assembling apparatus for use in the method
JPH0629428A (ja) * 1992-07-07 1994-02-04 Mitsubishi Electric Corp 半導体装置
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3175673B2 (ja) * 1997-11-27 2001-06-11 日本電気株式会社 半導体素子を実装したフレキシブル回路基板ユニットの製造方法
JP3886712B2 (ja) * 2000-09-08 2007-02-28 シャープ株式会社 半導体装置の製造方法
JP2003046301A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 高周波用配線基板
JP2003133653A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 配線基板およびそれを用いた半導体装置の実装構造体
JP3982479B2 (ja) * 2003-10-28 2007-09-26 松下電工株式会社 電気部品内蔵回路板及びその製造方法
JP4182016B2 (ja) * 2004-03-11 2008-11-19 日本電気株式会社 伝送線路型素子及びその作製方法
JP4718890B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体
CN100558222C (zh) * 2005-04-28 2009-11-04 松下电器产业株式会社 多层布线板及其制造方法
JP2007059699A (ja) * 2005-08-25 2007-03-08 Fujitsu Ltd プリント配線基板
WO2007119608A1 (ja) * 2006-03-31 2007-10-25 Nec Corporation 配線基板、実装基板及び電子装置
US7687722B2 (en) * 2006-10-03 2010-03-30 Endicott Interconnect Technologies, Inc. Halogen-free circuitized substrate with reduced thermal expansion, method of making same, multilayered substrate structure utilizing same, and information handling system utilizing same
TWI349994B (en) * 2008-01-30 2011-10-01 Advanced Semiconductor Eng Package process for embedded semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07323501A (ja) 1994-06-01 1995-12-12 Nippon Pillar Packing Co Ltd 多層板用プリプレグ、積層板、多層プリント回路基板およびその製造方法
JP2009055533A (ja) 2007-08-29 2009-03-12 Toshiba Corp 無線通信装置および無線通信システム

Also Published As

Publication number Publication date
JP4798237B2 (ja) 2011-10-19
CN101835343A (zh) 2010-09-15
JP2010212375A (ja) 2010-09-24
US20100226110A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102010002050A1 (de) Leiterplatte mit daran befestigtem IC, Leiterplatte und Verfahren zur Fertigung der Leiterplatte mit daran befestigtem IC
DE69738298T2 (de) Anisotropische, leitende folie und ihr herstellungsverfahren
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE102010002540A1 (de) Platine, IC-Karte mit der Platine und Herstellungsverfahren hierfür
DE102008045744B4 (de) Halbleiterbaustein mit einer an eine Rückseite eines Chips gekoppelten Elektronikkomponente und Verfahren zur Herstellung
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE102015113208A1 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis
DE102014101238A1 (de) In Leiterplatten eingebettetes Leistungsmodul
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102008059130A1 (de) Anordnung mit einem Shuntwiderstand und einem Verfahren zur Herstellung einer Anordnung mit einem Shuntwiderstand
DE102010038154A1 (de) Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102006025711A1 (de) Mehrschichtsubstrat mit leitfähiger Struktur und Harzfilm und Verfahren zur Herstellung desselben
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
EP3231261A1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
EP1192841B1 (de) Intelligentes leistungsmodul
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
EP2724597A2 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE102011007842A1 (de) Mehrschichtige Leiterplatte
DE102019202715A1 (de) Folienbasiertes package mit distanzausgleich
EP3599636A1 (de) Keramischer schaltungsträger und elektronikeinheit
DE102007040876A1 (de) Mehrschicht-Leiterplatte

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001