DE102009052053A1

DE102009052053A1 - Schaltung mit Mehrphasenoszillator

Info

Publication number: DE102009052053A1
Application number: DE102009052053A
Authority: DE
Inventors: Nicola Da Dalt
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-11-07
Filing date: 2009-11-05
Publication date: 2010-05-20
Anticipated expiration: 2029-11-06
Also published as: CN101741353B; US20100117742A1; US7847643B2; CN101741353A; DE102009052053B4

Abstract

Bei einem Ausführungsbeispiel wird eine Schaltung bereitgestellt, welche einen Mehrphasenoszillator (23) zum Ausgeben einer Vielzahl von Ausgangssignalen gleicher Frequenz und unterschiedlicher Phasenversätze umfasst. Ein Rückkopplungswert (Cv) wird basierend auf mindestens zweien der Ausgangssignale erzeugt. Ein Referenzwert (Cr) wird basierend auf einem Referenztakt und einem vorgegebenen Wert erzeugt. Der Referenzwert (Cr) und der Rückkopplungswert (Cv) werden kombiniert.

Description

In vielen verschiedenen Arten von elektronischen Geräten, beispielsweise in Kommunikationsgeräten, werden Phasenregelschleifen (PLL, vom Englischen „Phase Locked Loop”) zur Frequenzsynthese benutzt. Allgemein können mit Phasenregelschleifen Ausgangssignale erzeugt werden, welche eine vorgegebene Frequenz- und Phasenbeziehung mit einem Referenzsignal, beispielsweise einem Referenztaktsignal, aufweisen.
Das Regeln derartiger Phasenregelschleifen beinhaltet herkömmlicherweise die Bestimmung einer Phasen- und/oder Frequenzbeziehung zwischen dem Ausgangssignal der Phasenregelschleife und dem Referenzsignal. Bei manchen Anwendungen, beispielsweise bei digitalen Phasenregelschleifen, kann eine niedrige Auflösung einer so detektierten Phasendifferenz unerwünschte Effekte wie Jitter erzeugen, wobei diese Effekte Komponenten niedriger Frequenz aufweisen können.
Es ist daher eine Aufgabe der Erfindung, Vorrichtungen und Verfahren bereitzustellen, bei welchen bei der Erzeugung von Ausgangssignalen vorgegebener Frequenz das Auftreten derartiger unerwünschter Effekte reduziert wird.
Gemäß einem Ausführungsbeispiel der Erfindung wird eine Schaltung nach Anspruch 1 bereitgestellt. Gemäß einem anderen Ausführungsbeispiel wird eine Schaltung gemäß Anspruch 9 bereitgestellt. Gemäß einem weiteren Ausführungsbeispiel wird eine Schaltung gemäß Anspruch 12 bereitgestellt. Gemäß einem weiteren Ausführungsbeispiel wird eine Schaltung gemäß Anspruch 18 bereitgestellt. Gemäß einem weiteren Ausführungsbeispiel wird ein Verfahren nach Anspruch 20 bereitgestellt. Die jeweiligen abhängigen Ansprüche definieren weitere Ausführungsbeispiele.
Gemäß einem Ausführungsbeispiel wird eine Schaltung bereitgestellt. Die Schaltung gemäß dieses Ausführungsbeispiels um fasst einen Mehrphasenoszillator, welcher eingerichtet ist, eine Vielzahl von Ausgangssignalen gleicher Frequenz mit unterschiedlichem Phasenversatz bereitzustellen, einen Rückkopplungswerterzeuger, welcher eingerichtet ist, auf Basis mindestens zweier der Vielzahl von Ausgangssignalen einen Rückkopplungswert zu erzeugen und einen Referenzwerterzeuger, welcher eingerichtet ist, auf Basis eines Referenztaktes und eines vorgegebenen Wertes einen Referenzwert zu erzeugen. Weiterhin umfasst die Schaltung ein Schleifenfilter, welches eingerichtet ist, den Mehrphasenoszillator basierend auf dem Rückkopplungswert und dem Referenzwert zu steuern.
Bei anderen Ausführungsbeispielen können andere Elemente und/oder andere Signale verwendet werden.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügte Zeichnung erläutert.
Es zeigen:
1 ein Diagramm zum Erläutern einiger Merkmale einiger Ausführungsbeispiele der vorliegenden Erfindung;
2 ein Blockdiagramm einer Phasenregelschleife gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
3 ein Blockdiagramm einer Phasenregelschleife gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
4 Beispiele für Wellenformen bei einer bestimmten Implementierung des Ausführungsbeispiels von 3;
5 ein Blockdiagramm einer Phasenregelschleife gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung;
6 ein Blockdiagramm eines Teils einer Phasenregelschleife gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und
7 ein Blockdiagramm einer Phasenregelschleife gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
Im Folgenden werden Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die beigefügte Zeichnung detailliert beschrieben. Es ist zu bemerken, dass die im Folgenden beschriebenen Ausführungsbeispiele nur zur Veranschaulichung der vorliegenden Erfindung dienen und nicht als den Bereich der Erfindung einschränkend auszulegen sind. Es ist weiter zu bemerken, dass in der folgenden Beschreibung jede direkte Verbindung oder Kopplung zwischen funktionellen Blöcken, Einrichtungen, Komponenten, Schaltungselementen oder anderen gezeigten oder beschriebenen Komponenten, d. h. jede Verbindung ohne dazwischen liegende Elemente, auch durch eine indirekte Verbindung oder Kopplung, d. h. eine Verbindung oder Kopplung mit einem oder mehreren dazwischen liegenden Elementen realisiert werden kann. Zudem ist zu bemerken, dass eine Aufteilung von Ausführungsbeispielen in funktionelle Blöcke oder Einheiten, welchen in den Figuren gezeigt sind, nicht dahingehend auszulegen sind, dass diese Einheiten notwendigerweise physikalisch getrennt implementiert sein müssen. Derartige getrennt dargestellte Einheiten können auch in gemeinsamen Schaltungen oder gemeinsamen Chips implementiert sein.
Es ist zu bemerken, dass Merkmale der verschiedenen hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nichts anderes angegeben ist.
Weiterhin ist zu bemerken, dass das Beschreiben eines Ausführungsbeispiels mit einer Vielzahl von Elementen nicht dahingehend auszulegen ist, dass alle diese Elemente notwendig zur Ausführung der vorliegenden Erfindung sind. Bei anderen Ausführungsbeispielen können stattdessen nur manche dieser Elemente vorgesehen sein.
In den Figuren bezeichnen gleiche Bezugszeichen ähnlich oder äquivalente, aber nicht notwendigerweise identische Elemente.
Im Folgenden werden Phasenregelschleifen (PLL) gemäß Ausführungsbeispielen der vorliegenden Erfindung beschrieben. Bei manchen Ausführungsbeispielen kann eine Phasenregelschleife einen digital gesteuerten Oszillator (DCO, vom Englischen „Digitally Controlled Oscillator”) umfassen. Allgemein ist ein digital gesteuerter Oszillator ein Oszillator, dessen Ausgangsfrequenz oder Ausgangsfrequenzen mit einem digitalen Steuersignal gesteuert werden können.
Bei manchen Ausführungsbeispielen der vorliegenden Erfindung wird ein Mehrphasenoszillator benutzt. Ein Mehrphasenoszillator ist ein Oszillator, welcher eingerichtet ist, eine Vielzahl von Ausgangssignalen auszugeben, wobei die Ausgangssignale die gleiche Frequenz aufweisen und zueinander phasenversetzt sind. Beispielsweise kann eine Mehrphasenoszillator vier Ausgangssignale ausgeben, welche einen sukzessiven Phasenversatz von 90 Grad aufweisen (d. h. ein zweites Signal ist bezüglich eines ersten Signals um 90 Grad phasenverschoben, ein drittes Signal ist bezüglich des zweiten Signals um 90 Grad phasenverschoben und ein viertes Signal ist bezüglich des dritten Signals um 90 Grad phasenverschoben). Mehrphasenoszillatoren können jedoch jede Anzahl von Ausgangssignalen erzeugen, d. h. sie sind nicht auf vier Ausgangssignale begrenzt, und können jeden gewünschten oder geeigneten Phasenversatz zwischen den Signalen benutzen. Es ist zudem zu bemerken, dass die Phasenversätze zwischen den Signalen nicht konstant sein müssen und sich nicht zu 360 Grad addieren müssen. Ein Beispiel für einen Mehrphasenoszillator ist ein sogenannter Ringoszillator.
Bei Phasenregelschleifen wird allgemein eine Phase des Ausgangssignals oder der Ausgangssignale von einem Oszillator in irgendeiner Weise an eine Phase eines Referenztaktsignals angepasst, d. h. eingestellt, mit diesem eine vorgegebene Bezie hung zu haben. Bei manchen Ausführungsbeispielen der vorliegenden Erfindung werden manche oder alle der Ausgangssignale eines Mehrphasenoszillators für diese Phasenanpassung benutzt. Dies ist schematisch in 1 dargestellt.
1 zeigt einen digital gesteuerten Mehrphasenoszillator 10, welcher bei dem Beispiel der 1 vier Ausgangssignale ausgibt, welche mit phase0 bis phase3 bezeichnet sind. Bei dem dargestellten Beispiel weisen die Signale phase0 bis phase3 eine Frequenz von 4 GHz auf, obwohl sowohl die Anzahl der Ausgangssignale als auch die Frequenz nur als Beispiel aufzufassen sind und andere Werte ebenso benutzt werden können.
Ein mögliches Beispiel für die Signale phase0 bis phase3 ist schematisch in einem mit 13 bezeichneten Gebiet in 1 dargestellt. Bei dem dargestellten Beispiel weisen die Signale einen sukzessiven Phasenversatz von 90 Grad auf, d. h. phase1 ist bezüglich phase0 um 90 Grad versetzt, d. h. phasenverschoben, usw.
Bei manchen Ausführungsbeispielen werden ansteigende Flanken, fallende Flanken oder beide Arten von Flanken der von einem Mehrphasenoszillator ausgegebenen Signale, beispielsweise der Signale phase0 bis phase3 in 1, benutzt, um eine Phasenbeziehung bezüglich eines Referenztaktes oder Referenzsignals zu bestimmen. Bei manchen Ausführungsbeispielen führt dies zu einer Steigerung der Phasenauflösung. Beispielsweise ist, wenn die ansteigenden Flanken der Signale phase0 bis phase3 benutzt werden, für einen 4 GHz-Oszillator wie den Oszillator 10 der Zeitunterschied zwischen zwei aufeinanderfolgenden ansteigenden Flanken 62,5 ps, wie durch einen Pfeil 12 in 1 angedeutet. Wenn nur ein Einphasenoszillator benutzt wird oder ein einziges Ausgangssignal eines Mehrphasenoszillators benutzt wird, ist wie durch einen Pfeil 11 angedeutet der Zeitunterschied zwischen zwei aufeinanderfolgenden ansteigenden Flanken 250 ps. Daher wird bei manchen Ausführungsbeispielen durch die Benutzung einer Vielzahl von Aus gangssignalen mit unterschiedlichen Phasen eine Auflösung verbessert.
Die obigen unter Bezugnahme auf 1 vorgenommenen Erläuterungen dienen lediglich dazu, einige Prinzipien zu erläutern, welche bei manchen Ausführungsbeispielen der vorliegenden Erfindung benutzt werden, und sind nicht als einschränkend auszulegen.
In 2 ist ein Blockdiagramm einer Phasenregelschleife gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Die Phasenregelschleife des Ausführungsbeispiels der 2 umfasst einen digital gesteuerten Mehrphasenoszillator 23, welcher eingerichtet ist, M Ausgangssignale p1, p2, p3, ..., pM auszugeben, welche die gleiche Frequenz aufweisen, aber unterschiedliche Phasenversätze. Beispielsweise kann M = 4 sein, und die Ausgangssignale p1–pM können ähnlich den Ausgangssignalen phase0–phase3 sein, welche in 1 dargestellt sind. M ist jedoch nicht auf 4 beschränkt und kann jede ganze Zahl größer als 1 sein.
Bei dem in 2 dargestellten Ausführungsbeispiel wird das Signal pM zudem als Ausgangssignal der Phasenregelschleife ausgegeben. Bei anderen Ausführungsbeispielen wird ein anderes Signal der Signale p1–pM ausgegeben. Bei noch einem andere Ausführungsbeispiel kann das Ausgangssignal ein weiteres Signal zusätzlich zu den Signalen p1–pM sein. Bei noch einem anderen Ausführungsbeispiel wird mehr als eines der Signale p1–pM, beispielsweise alle Signale p1–pM, ausgegeben und somit als Ausgangssignal benutzt. Bei noch einem anderen Ausführungsbeispiel kann der digital gesteuerte Mehrphasenoszillator 23 mehr als M Ausgangssignale mit unterschiedlichen Phasen ausgeben, und von diesen mehr als M Ausgangssignalen werden die Signale p1–pM für eine Rückkopplungsschleife der Phasenregelschleife wie im Folgenden beschrieben benutzt.
Bei dem Ausführungsbeispiel der 2 werden die Signale p1–pM einem Rückkopplungswerterzeuger 24 zugeführt. Der Rückkopplungswerterzeuger 24 ist bei dem Ausführungsbeispiel der 2 eingerichtet, einen digitalen Rückkopplungswert Cv basierend auf den Signalen p1–pM zu erzeugen. Bei einem Ausführungsbeispiel zeigt der Rückkopplungswert Cv eine Anzahl von ansteigenden Flanken der Signale p1–pM, beispielsweise eine Anzahl von ansteigenden Flanken pro vorgegebenes Zeitintervall oder eine Anzahl von ansteigenden Flanken seit einem vorgegebenen Startpunkt, an. Bei anderen Ausführungsbeispielen können fallende Flanken oder sowohl ansteigende als auch fallende Flanken benutzt werden.
Der Rückkopplungswert Cv wird dann einem Kombinierer 21 zugeführt, in welchem er mit einem digitalen Referenzwert Cr kombiniert wird. Bei einem Ausführungsbeispiel kann der Kombinierer 21 ein Subtrahierer sein, welcher den digitalen Rückkopplungswert Cv von dem digitalen Referenzwert Cr abzieht, oder umgekehrt, und die Differenz als einen digitalen Fehlerwert Ce ausgibt. Bei anderen Ausführungsbeispielen kann der Kombinierer 21 den Fehlerwert Ce aus Cr und Cv auf andere Weise als eine einfache Subtraktion bestimmen und kann beispielsweise einen Addierer umfassen.
Bei dem Ausführungsbeispiel von 2 wird der digitale Referenzwert Cr durch einen Referenzwerterzeuger 20 basierend auf einem Referenztakt und einem vorgegebenen Wert N, welcher bei dem Ausführungsbeispiel von 2 in einem Speicher wie einem Speicher 25 gespeichert ist, erzeugt. N kann ein ganzzahliger Wert sein, aber kann auch ein nichtganzzahliger Wert sein und bestimmt bei einem Ausführungsbeispiel die Beziehung einer Frequenz des Referenztaktes zu einer Frequenz der Signale p1–pM. Bei einem Ausführungsbeispiel kann der digitale Referenzwert Cr erzeugt werden, indem bei jeder ansteigenden Flanke, jeder fallenden Flanke oder jeder ansteigenden und jeder fallenden Flanke des Referenztaktes N zu dem Wert Cr addiert wird. Bei anderen Ausführungsbeispielen kann dieser Wert zusätzlich mit einem vorgegebenen Faktor multipliziert werden, beispielsweise einem Faktor, welcher von der Anzahl der Signale p1–pM abhängt, d. h. von M.
Bei dem Ausführungsbeispiel von 2 wird das digitale Fehlersignal Ce einem digitalen Schleifenfilter 22 zugeführt, welches ein Steuersignal ctrl zum Steuern des digital gesteuerten Mehrphasenoszillators 23 ausgibt, beispielsweise zum Steuern der Frequenz der Signale p1–pM. Das Schleifenfilter 23 kann jedes geeignete digitale Filter sein, welches herkömmlicherweise als Schleifenfilter in Phasenregelschleifen benutzt wird.
Beispiele für die Implementierung verschiedener in 2 gezeigter Elemente wie dem Referenzwerterzeuger 20, dem Kombinierer 21 oder dem Rückkopplungswerterzeuger 24 werden im Folgenden unter Bezugnahme auf weitere Ausführungsbeispiele erläutert.
In 3 ist eine Phasenregelschleife gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
Bei der Phasenregelschleife der 3 ist ein digital gesteuerter Mehrphasenoszillator 33 bereitgestellt, welcher M Ausgangssignale p1–pM mit der gleichen Frequenz, aber unterschiedlichen Phasenversätzen bereitstellt, ähnlich zu dem bereits unter Bezugnahme auf 2 erläuterten. Zudem wird ein Ausgangssignal out bereitgestellt, welches identisch mit einem der Signale p1–pM sein kann, aber nicht mit einem dieser Signale identisch sein muss. Die Abwandlungen und Alternativen, welche bezüglich des digital gesteuerten Mehrphasenoszillators 23 der 2 erläutert wurden, sind ebenso auf den digital gesteuerten Mehrphasenoszillator 33 des Ausführungsbeispiels der 3 anwendbar.
Die Ausgangssignale p1–pM werden einem Mehrphasenzähler 34 zugeführt, welcher ein Zähler ist, der eingerichtet ist, ba sierend auf einer Vielzahl von Eingangssignalen mit unterschiedlichen Phasenlagen zu zählen, z. B. bei dem Ausführungsbeispiel von 3 eingerichtet ist, die ansteigenden Flanken von p1–pM zu zählen. In anderen Worten gibt der Zähler 34 ein Rückkopplungssignal Cv aus, welches bei jeder ansteigenden Flanke eines der Signale p1–pM vergrößert wird. Bei anderen Ausführungsbeispielen können fallende Flanken oder sowohl ansteigende als auch fallende Flanken benutzt werden.
Das Rückkopplungssignal Cv wird einer Abtasteinheit 35 zugeführt, welche mit einem Referenztakt getaktet ist. Die Abtasteinheit 35 kann beispielsweise ein Flip-Flop, einen Latch oder eine andere Art von Register umfassen. Mit der Abtasteinheit 35 wird das Rückkopplungssignal Cv in die Taktdomäne des Referenztakts transformiert, d. h. es wird zu einem digitalen Signal, welches von dem Referenztakt getaktet ist. Das so erzeugte Ausgangssignal der Abtasteinheit 35, dessen Wert dem Rückkopplungswert Cv entspricht, wird einem negativen Eingang eines Subtrahierers 36 zugeführt.
Die Phasenregelschleife des Ausführungsbeispiels der 3 umfasst weiterhin einen Speicher 30, welcher bei dem Ausführungsbeispiel von 3 einen Wert N·M speichert, wobei N ein ganzzahliger oder nichtganzzahliger Wert wie bei dem Ausführungsbeispiel von 2 ist und M die Anzahl der Signale p1–pM ist, welche dem Zähler 34 zugeführt werden. Bei einem anderen Ausführungsbeispiel wird in dem Speicher 30 nur der Wert N gespeichert, und die Multiplikation mit M kann in einer anderen Einheit fortgeführt werden.
Der Wert N·M wird einem Zähler 31 zugeführt, welcher mit dem Referenztakt getaktet ist. Der Zähler 31 gibt einen Referenzwert Cr aus, welcher bei jeder ansteigenden Flanke des Referenztaktes um N·M vergrößert wird. Der Referenzwert Cr wird einem positiven Eingang des Subtrahierers 36 zugeführt, und der Subtrahierer 36 gibt demzufolge einen digitalen Fehlerwert Ce aus, welcher Cr–Cv entspricht.
Der Fehlerwert wird einem digitalen Schleifenfilter 32 zugeführt, welches durch den Referenztakt getaktet wird und welches ein Steuersignal ctrl basierend auf Ce zum Steuern des digital gesteuerten Mehrphasenoszillators 33 ausgibt, beispielsweise zum Steuern der Frequenzen der Signale p1–pM.
Mit einer Regelschleife wie oben beschrieben wird der digital gesteuerte Mehrphasenoszillator 33 im Wesentlichen gesteuert, das Signal Ce zu minimieren, so dass Cr zumindest näherungsweise gleich Cv wird. In anderen Worten wird die Ausgangsfrequenz des digital gesteuerten Mehrphasenoszillators 33 gesteuert, näherungsweise gleich N mal der Frequenz des Referenztaktes zu sein. Um die Funktionsweise der Phasenregelschleife des Ausführungsbeispiels der 3 weiter zu erläutern werden Beispiele für Wellenformen von darin benutzten Signalen unter Bezugnahme auf 4 erläutert. Für das erläuternde Beispiel der 4 wird angenommen, dass M = 4 ist, d. h. der digital gesteuerte Mehrphasenoszillator 32 vier Signale ausgibt, welche in 4 mit DCO phase0 bis DCO phase3 bezeichnet sind und welche zueinander sukzessiv um 90 Grad phasenversetzt sind. Weiterhin ist in 4 der Referenztakt, der Referenzwert Cr und der Rückkopplungswert Cv in beispielhafter Weise gezeigt.
Wie in 4 dargestellt wird mit jeder ansteigenden Flanke des Referenztaktes der Wert Cr um N·M vergrößert, d. h. von 0 auf N·M bei der ersten ansteigenden Flanke, von N·M auf 2·N·M bei der zweiten ansteigenden Flanke usw. Wie zu sehen ist, wächst mit N Taktzyklen des Signals DCO phase0 oder irgendeines anderen der von dem digital gesteuerten Oszillator ausgegebenen Signale Cv um N·M, und wenn der Referenztakt und die von dem digital gesteuerten Mehrphasenoszillator 33 ausgegebenen Signale angeglichen sind, entspricht diese Zeit einer Taktperiode des Referenztaktes, in welcher das Signal Cr ebenso um N·M ansteigt.
Es ist zu bemerken, dass die in 4 dargestellten Wellenformen und Signale nur als Beispiele zur weiteren Veranschaulichung der Funktionsweise des Ausführungsbeispiels von 3 dienen, und die Signale der 3 nicht auf die in 4 gezeigten begrenzt sind. Beispielsweise können mehr Ausgangssignale des digital gesteuerten Mehrphasenoszillators und/oder Signale mit anderen Phasenversätzen als die dargestellten benutzt werden.
In 5 ist eine Phasenregelschleife gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Die in 5 dargestellte Phasenregelschleife umfasst einen digital gesteuerten Mehrphasenoszillator 53, welcher M Ausgangssignale p1–pM mit der gleichen Frequenz, aber unterschiedlichen Phasenversätzen, und ein Ausgangssignal out, welches einem der Signale p1–pM entsprechen kann, ausgibt, ähnlich dem digital gesteuerten Mehrphasenoszillator 33 des Ausführungsbeispiels der 3. Die unter Bezugnahme auf die digital gesteuerten Oszillatoren 32 und 33 der 2 und 3 diskutierten Variationen und Abwandlungen sind ebenso auf den digital gesteuerten Mehrphasenoszillator 53 der 5 anwendbar.
Das Ausgangssignal out wird einem Zähler 54 zugeführt, welcher eingerichtet ist, einen ersten Rückkopplungswert Cv1 auszugeben und diesen Wert bei jeder ansteigenden Flanke des Ausgangssignals out zu vergrößern. Das Ausgangssignal out weist bei dem Ausführungsbeispiel der 5 die gleiche Frequenz wie die Signale p1–pM auf. Daher wird Cv1 in jeder Periode eines der Signale p1–pM einmal erhöht.
Der erste Rückkopplungswert Cv1 wird in einer Abtasteinheit 55 abgetastet, welche ein Flip-Flop oder eine andere Art Register umfassen kann und welche mit dem Referenztakt getaktet ist. Der so abgetastete Wert wird einen negativen Eingang eines Subtrahierers 57 zugeführt.
Weiterhin wird ein Referenzwert Cr einem positiven Eingang des Subtrahierers 57 zugeführt. Der Referenzwert Cr wird durch einen Zähler 51 erzeugt, welcher durch den Referenztakt getaktet wird und welchem ein Wert N von einem Speicher 50 zugeführt wird. N definiert wie bei dem vorher beschriebenen Ausführungsbeispiel ein Verhältnis zwischen einer Frequenz des Ausgangssignals out und einer Frequenz des Referenztaktes und kann wie bei den vorherigen Ausführungsbeispielen eine ganze Zahl oder ein nichtganzzahliger Wert sein. Bei dem Ausführungsbeispiel der 5 wird der Referenzwert Cr bei jeder ansteigenden Flanke des Referenztaktes um N vergrößert. Wie bei den vorherigen Ausführungsbeispielen können allgemein anstelle nur ansteigender Flanken ansteigende und fallende Flanken oder nur fallende Flanken des Referenztaktsignals und/oder des Ausgangssignals out verwendet werden.
Weiterhin werden bei dem Ausführungsbeispiel der 5 die Ausgangssignale p1–pM einer Abtast- und Dekodierschaltung 56 zugeführt, welche die Signale p1–pM basierend auf dem Referenztakt abtastet und welche eingerichtet ist, ein zweites Rückkopplungssignal Cv2 auszugeben, welches einem weiteren Eingang des Subtrahierers 57 zugeführt wird. Abhängig von der Dekodierung in der Abtast- und Dekodierschaltung 56 kann der weitere Eingang ein positiver oder negativer Eingang sein.
Beispielsweise kann bei einem Ausführungsbeispiel die Abtast- und Dekodierschaltung 56 die Signale p1–pM abtasten, die Anzahl positiver Wert zählen (d. h. die Anzahl der Signale p1–pM, welche bei dem durch den Referenztakt definierten Abtastzeitpunkt einen Zustand logisch 1 und nicht einen Zustand logisch 0 anzeigen), diesen Wert durch M, d. h. die Anzahl der Signale p1–pM, teilen, und den so erzeugten Wert als Rückkopplungswert Cv2 ausgeben. Eine derartige Schaltung 56 kann durch Benutzung von Logikgattern implementiert werden. Bei einem derartigen Ausführungsbeispiel kann der weitere Eingang des Subtrahierers 57 ein weiterer negativer Eingang sein, so dass sowohl Cv1 als auch Cv2 von Cr subtrahiert werden, um einen Fehlerwert Ce zu erzeugen, welcher einem digitalen Schleifenfilter 52 zugeführt wird, welches von dem Referenztakt getaktet wird, um ein Steuersignal ctrl zu erzeugen, um wiederum den digital gesteuerten Mehrphasenoszillator 53 zu steuern. Allgemein kann der erste Rückkopplungswert Cv1 als ein Wert angesehen werden, welcher sich auf eine Anzahl von vollen Taktperioden des Ausgangssignals out bezieht (da Cv1 bei jeder ansteigenden Flanke des Ausgangssignals out erhöht wird), während Cv2 als „fraktionaler” Teil der Phasenposition angesehen werden kann, d. h. eine Position innerhalb eines gegebenen vollen Taktzyklus, welcher mit einer Auflösung bestimmt wird, welche von der Anzahl der Signale p1–pM, die hierfür benutzt werden, abhängt.
Die obigen Ausführungsbeispiele dienen lediglich als Bespiele für mögliche Implementierungen der vorliegenden Erfindung, und eine Vielzahl von Modifikationen und Abwandlungen ist möglich. Beispielsweise werden bei den obigen Ausführungsbeispielen eine Vielzahl von Signalen, welche von einem Mehrphasenoszillator ausgegeben werden und welche die gleiche Frequenz aber unterschiedliche Phasenlagen aufweisen, benutzt, um einen Rückkopplungswert zu erzeugen. Bei anderen Ausführungsbeispielen werden diese Ausgangssignale nicht direkt benutzt, sondern einem Phaseninterpolator zugeführt, um eine größere Vielzahl von Signalen mit der gleichen Frequenz und unterschiedlichen Phasen zu erzeugen. Dies wird unter Bezugnahme auf 6 erläutert.
In 6 ist als Beispiel ein digital gesteuerter Vierphasenoszillator 60 dargestellt, welcher vier Ausgangssignale p1–p4 mit der gleichen Frequenz, aber unterschiedlichen Phasenversätzen, ausgibt. Diese Signale p1–p4 werden einem Phaseninterpolator 61 zugeführt. Bei dem in 6 dargestellten Beispiel benutzt der Phaseninterpolator 61 die Signale p1–p4, um 16 Signale q1–q16 zu erzeugen, welche bei einem Ausführungsbeispiel alle die gleiche Frequenz wie die Signale p1–p4 aufweisen und sukzessiv unterschiedliche Phasenversätze auf weisen. Beispielsweise können bei einem Ausführungsbeispiel die Signale p1–p4 zueinander sukzessiv um 90 Grad versetzt sein, wie dies für die Signale phase0 bis phase3 in 1 gezeigt ist, und die Signale q1–q16 können dann sukzessive um 22,5 Grad versetzt sein. Der Phasenversatz der Signale muss jedoch nicht konstant sein.
Bei einem Ausführungsbeispiel erzeugt der Phaseninterpolator 61 Signale, welche zwischen zwei ihm zugeführten benachbarten Signalen dazwischen liegende Phasen aufweisen. Beispielsweise kann bei dem Ausführungsbeispiel der 6 p1 q1 entsprechen, p2 kann q5 entsprechen, p3 kann q9 entsprechen und p4 kann q13 entsprechen, und der Phaseninterpolator 61 erzeugt bei einem derartigen Beispiel drei dazwischen liegende Signale zwischen zwei benachbarten Signalen der Signale p1–p4.
Als Phaseninterpolator 61 kann jeder herkömmliche Phaseninterpolator benutzt werden, beispielsweise ein Phaseninterpolator, welcher zwei Signale mit unterschiedlichen Phasen, welche ihm zugeführt werden, mit jeweiligen Gewichtungsfaktoren multipliziert, die so gewichteten Signale addiert und das addierte Signal filtert.
Eine Struktur wie die unter Bezugnahme auf 6 erläuterte kann in jedem der vorstehend und nachstehend beschriebenen Ausführungsbeispiele benutzt werden, um den jeweiligen digital gesteuerten Oszillator alleine zu ersetzen.
Bei manchen der oben beschriebenen Ausführungsbeispiele, beispielsweise den Ausführungsbeispielen der 3 und 5, wird der Referenztakt direkt benutzt, um Elemente wie den Zähler 31 oder das digitale Schleifenfilter 32 in 3 oder den Zähler 51 und das digitale Schleifenfilter 52 in 5 zu takten. In anderen Worten sind die Takteingänge dieser Elemente direkt mit einem Referenztakteingang verbunden.
Bei anderen Ausführungsbeispielen kann der Referenztakt indirekt, d. h. mit dazwischen liegenden Elementen, mit Takteingängen zumindest mancher Elemente einer Schaltung gekoppelt sein. Die dazwischen liegenden Elemente können den Takt an einen Signalausgang des jeweiligen digital gesteuerten Mehrphasenoszillators anpassen oder in anderen Worten den Referenztakt in die Taktdomäne des digital gesteuerten Mehrphasenoszillators übertragen. Ein Beispiel für ein derartiges Ausführungsbeispiel wird unter Bezugnahme auf 7 diskutiert.
Das Ausführungsbeispiel der 7 stellt eine Abwandlung des Ausführungsbeispiels der 5 dar, und einander entsprechende Elemente tragen das gleiche Bezugszeichen und werden nicht nochmals detailliert beschrieben, sondern es werden nur die Unterschiede zu dem Ausführungsbeispiel der 5 dargelegt.
Bei dem Ausführungsbeispiel der 5 werden der Zähler 51, die Abtasteinheit 55, das digitale Schleifenfilter 52 und die Abtast- und Dekodierschaltung 56 direkt mit dem Referenztakt getaktet. Bei dem Ausführungsbeispiel der 7 wird von den dargestellten Elementen nur die Abtast- und Dekodierschaltung 56 direkt mit dem Referenztakt getaktet. In einer Abtasteinheit 71, welche einen oder mehrere Flip-Flops enthalten kann, wird der Referenztakt basierend auf dem Ausgangssignal out des digital gesteuerten Mehrphasenoszillators 53 abgetastet, um einen angepassten Referenztakt zu erzeugen, d. h. einen in die Taktdomäne des digital gesteuerten Mehrphasenoszillators 53 übertragenen Referenztakt. Bei dem Ausführungsbeispiel der 7 werden der Zähler 51, die Abtasteinheit 55 und das digitale Schleifenfilter 52 mit diesem angepassten Referenztakt getaktet.
Zudem ist zwischen der Abtast- und Dekodierschaltung 56 und dem Subtrahierer 57 eine Abtasteinheit 70 bereitgestellt, um den zweiten Rückkopplungswert Cv2 basierend auf dem angepass ten Referenztakt abzutasten, so dass dem Subtrahierer 57 der zweite Referenzwert Cv2 entsprechend dem Timing des angepassten Referenztaktes zugeführt wird.
Im Übrigen entspricht die Funktionsweise des Ausführungsbeispiels der 7 der Funktionsweise des Ausführungsbeispiels der 5. Es ist zu bemerken, dass eine ähnliche Abwandlung bei dem Ausführungsbeispiel der 3 durchgeführt werden kann. Beispielsweise können bei dem Ausführungsbeispiel der 3 der Zähler 31, das digitale Schleifenfilter 32 und die Abtasteinheit 35 auch mit einem angepassten Referenztakt getaktet werden, welcher wie unter Bezugnahme auf 7 erläutert erzeugt wird.
Es ist zu bemerken, dass bei den obigen Ausführungsbeispielen keine Frequenzteiler benutzt werden, um Frequenzen der von dem jeweiligen digital gesteuerten Multiphasenoszillator ausgegebene Signale, z. B. der Signale p1–pM, zu teilen. Bei anderen Ausführungsbeispielen können derartige Frequenzteiler bereitgestellt sein.
Während bei den obigen Ausführungsbeispielen digital gesteuerte Oszillatoren innerhalb vollständig digitaler Phasenregelschleifen beschrieben wurden, können bei anderen Ausführungsbeispielen manche Elemente der Phasenregelschleife wie beispielsweise der Oszillator analoge Schaltkreise umfassen.
Wie oben beschrieben sind verschiedene Abwandlungen bei den oben beschriebenen Ausführungsbeispielen möglich, und daher ist der Bereich der Erfindung nicht auf diese Ausführungsbeispiele eingeschränkt auszulegen.

Claims

Schaltung, umfassend: einen Mehrphasenoszillator (23; 33; 53) zum Erzeugen einer Vielzahl von Ausgangssignalen, wobei die Ausgangssignale die gleiche Frequenz und unterschiedliche Phasenversätze aufweisen, einen mit dem Oszillator (23; 33; 53) gekoppelten Rückkopplungswerterzeuger (24; 34; 54, 56), welcher eingerichtet ist, einen Rückkopplungswert (Cv; Cv1, Cv2) in Abhängigkeit von zumindest zweien der Vielzahl von Ausgangssignalen zu erzeugen, einen Referenzwerterzeuger (20; 31; 51), welcher eingerichtet ist, einen Referenzwert in Abhängigkeit von einem Referenztakt und einem vorgegebenen Wert zu erzeugen, einen Kombinierer (21; 36; 57), welcher eingerichtet ist, den Referenzwert (Cr) und den Rückkopplungswert (Cv; Cv1, Cv2) zu kombinieren und einen kombinierten Wert (Ce) auszugeben, und ein Schleifenfilter (22; 32; 52), welches eingerichtet ist, ein Steuersignal (ctrl) zum Steuern des Mehrphasenoszillators (23; 33; 53) in Abhängigkeit von dem kombinierten Signal (Ce) zu erzeugen.
Schaltung nach Anspruch 1, wobei der Oszillator ein digital gesteuerter Oszillator (23; 33; 53) ist.
Schaltung nach Anspruch 1 oder 2, wobei der vorgegebene Wert eine Beziehung zwischen einer Frequenz des Referenztaktes und der Frequenz der Vielzahl von Ausgangssignalen bestimmt.
Schaltung nach einem der Ansprüche 1–3, umfassend eine Abtasteinheit (35; 55) zum Abtasten des Rückkopplungswertes in Abhängigkeit von dem Referenztakt.
Schaltung nach Anspruch 1, weiter umfassend eine Abtasteinheit (71), welche eingerichtet ist, den Referenztakt in Abhängigkeit von zumindest einem der Vielzahl von Ausgangssignalen abzutasten, um einen angepassten Referenztakt zu erzeugen, wobei mindestens ein Element aus der Gruppe bestehend aus dem Referenzwerterzeuger und dem Schleifenfilter in Abhängigkeit von dem angepassten Referenztakt getaktet wird.
Schaltung nach einem der Ansprüche 1–5, wobei der Rückkopplungswerterzeuger einen Zähler (34) umfasst, welcher eingerichtet ist, Flanken zu zählen, welche aus der Gruppe ausgewählt sind bestehend aus ansteigenden Flanken, fallenden Flanken und sowohl ansteigenden als auch fallenden Flanken der mindestens zwei der Vielzahl von Ausgangssignalen.
Schaltung nach einem der Ansprüche 1–6, wobei der Rückkopplungswert einen ersten Rückkopplungswert (Cv1) und einen zweiten Rückkopplungswert (Cv2) umfasst, und wobei der Rückkopplungswerterzeuger (54, 56) eingerichtet ist, den ersten Rückkopplungswert (Cv1) in Abhängigkeit von einem der Ausgangssignale des Oszillators (53) zu erzeugen und den zweiten Rückkopplungswert (Cv2) in Abhängigkeit von den mindestens zweien der Vielzahl von Ausgangssignalen zu erzeugen.
Schaltung nach einem der Ansprüche 1–7, weiter umfassend einen Phaseninterpolator (61), welcher zwischen den Oszillator (60) und den Rückkopplungswerterzeuger gekoppelt ist.
Schaltung, umfassend: einen digital gesteuerten Mehrphasenoszillator (33) umfassend einen Steuereingang und eine Vielzahl von Ausgängen, einen ersten Zähler (34) umfassend mindestens zwei Eingänge und einen Ausgang, wobei jeder der mindestens zwei Eingänge mit einem der Vielzahl von Ausgängen des digital gesteuerten Mehrphasenoszillators (53) gekoppelt ist, einen Referenztakteingang, einen zweiten Zähler (31) umfassend einen Eingang, einen Takteingang und einen Ausgang, wobei der Eingang des zweiten Zählers (31) mit einem Speicher (30) gekoppelt ist und der Takteingang des zweiten Zählers (31) mit dem Referenztakteingang gekoppelt ist, einen Subtrahierer (36), wobei der Subtrahierer einen positiven Eingang, einen negativen Eingang und einen Ausgang umfasst, wobei der positive Eingang des Subtrahierers (31) mit einem des Ausgangs des ersten Zählers (34) und des Ausgangs des zweiten Zählers (31) gekoppelt ist und der negative Eingang des Subtrahierers (36) mit dem anderen des Ausgangs des ersten Zählers (34) und des Ausgangs des zweiten Zählers (31) gekoppelt ist, und ein digitales Schleifenfilter (32) umfassend einen Eingang und einen Ausgang, wobei der Eingang des digitalen Schleifenfilters (32) mit dem Ausgang des Subtrahierers gekoppelt ist und wobei der Ausgang des digitalen Schleifenfilters (32) mit dem Steuereingang des digital gesteuerten Mehrphasenoszillators (33) gekoppelt ist.
Schaltung nach Anspruch 9, weiter umfassend eine Abtasteinheit (35), wobei die Abtasteinheit (35) einen Ausgang, einen Eingang und einen Takteingang umfasst, wobei der Eingang der Abtasteinheit (35) mit dem Ausgang des ersten Zählers (34) gekoppelt ist, wobei der Ausgang der Abtasteinheit (35) mit einem des negativen Eingangs und des positiven Eingangs des Subtrahierers (36) gekoppelt ist und wobei der Takteingang der Abtasteinheit (35) mit dem Referenztakteingang gekoppelt ist.
Schaltung nach Anspruch 9 oder 10, wobei der Speicher (30) einen vorgegebenen Wert speichert, wobei der vorgegebene Wert die Anzahl der mindestens zwei Eingänge des ersten Zählers (34) multipliziert mit einem be absichtigten Verhältnis zwischen einer Frequenz von Ausgangssignalen des digital gesteuerten Mehrphasenoszillators (33) und einer Frequenz eines an dem Referenztakteingang angelegten Referenztaktsignals ist.
Schaltung, umfassend: einen Mehrphasenoszillator (53) mit einer Vielzahl von Ausgängen und einem Steuereingang, einen ersten Zähler (54) umfassend einen Eingang und einen Ausgang, wobei der Eingang des ersten Zählers (54) mit einem der Ausgänge des Mehrphasenoszillators (53) gekoppelt ist, eine Abtast- und Dekodierschaltung (56), wobei die Abtast- und Dekodierschaltung (56) mindestens zwei Eingänge und einen Ausgang umfasst, wobei jeder der mindestens zwei Eingänge der Abtast- und Dekodierschaltung (56) mit einem der Ausgänge des Mehrphasenoszillators (53) gekoppelt ist, einen Referenztakteingang, einen zweiten Zähler (51) umfassend einen Eingang, einen Ausgang und einen Takteingang, wobei der Eingang des zweiten Zählers (51) mit einem Speicher (50) gekoppelt ist, wobei der Takteingang des zweiten Zählers (51) mit dem Referenztakteingang gekoppelt ist, einen Kombinierer (57), wobei ein erster Eingang des Kombinierers mit dem Ausgang des ersten Zählers (54) gekoppelt ist, wobei ein zweiter Eingang des Kombinierers (57) mit dem Ausgang des zweiten Zählers (51) gekoppelt ist und wobei ein dritter Eingang des Kombinierers (57) mit dem Ausgang der Abtast- und Dekodierschaltung (56) gekoppelt ist, und ein digitales Schleifenfilter (52) umfassend einen Eingang und einen Ausgang, wobei der Eingang des digitalen Schleifenfilters (52) mit einem Ausgang des Kombinierers (57) gekoppelt ist und der Ausgang des digitalen Schleifenfilters (52) mit dem Steuereingang des Mehrphasenoszillators (53) gekoppelt ist.
Schaltung nach Anspruch 12, weiter umfassend eine Abtasteinheit (55), wobei die Abtasteinheit (55) einen Ausgang, einen Eingang und einen Takteingang aufweist, wobei der Eingang der Abtasteinheit (55) mit dem Ausgang des ersten Zählers (54) gekoppelt ist, wobei der Ausgang der Abtasteinheit (55) mit dem ersten Eingang des Kombinierers gekoppelt ist und wobei der Takteingang der Abtasteinheit (55) mit dem Referenztakteingang gekoppelt ist.
Schaltung nach Anspruch 12 oder 13, wobei das digitale Schleifenfilter einen Takteingang aufweist, wobei der Takteingang des digitalen Schleifenfilters mit dem Referenztakteingang gekoppelt ist.
Schaltung nach einem der Ansprüche 12–14, weiter umfassend einen Phaseninterpolator (60), welcher zwischen den Mehrphasenoszillator (53) und die Abtast- und Dekodierschaltung (56) gekoppelt ist.
Schaltung nach einem der Ansprüche 12–15, wobei die Abtast- und Dekodierschaltung (56) einen mit dem Referenztakteingang gekoppelten Takteingang aufweist.
Schaltung nach einem der Ansprüche 12–16, wobei der Kombinierer (57) ausgewählt ist aus der Gruppe bestehend aus einem Addierer und einem Subtrahierer.
Schaltung, umfassend: einen Mehrphasenoszillator (53), welcher eingerichtet ist, eine Vielzahl von Ausgangssignalen zu erzeugen, wobei die Ausgangssignale die gleiche Frequenz und verschiedene Phasenversätze aufweisen, eine Abtast- und Dekodierschaltung (56), welche mit dem Oszillator (53) gekoppelt ist, um einen Rückkopplungswert (Cv2) zu erzeugen, wobei das Erzeugen des Rückkopplungswerts ein Abtasten von mindestens zweien der Vielzahl von Ausgangssignalen in Abhängigkeit von einem Referenztakt umfasst, einen Referenzwerterzeuger, welcher eingerichtet ist, einen Referenzwert (Cr) in Abhängigkeit von dem Referenztakt und einem vorgegebenen Wert zu erzeugen, einen Kombinierer (57), welcher eingerichtet ist, den Referenzwert und den Rückkopplungswert zu kombinieren, um einen kombinierten Wert (Ce) zu bilden, und ein Schleifenfilter (52), welches eingerichtet ist, ein Steuersignal zum Steuern des Mehrphasenoszillators (53) in Abhängigkeit von dem kombinierten Signal (Ce) zu erzeugen.
Schaltung nach Anspruch 18, weiter umfassend einen weiteren Rückkopplungswerterzeuger (54), welcher mit dem Mehrphasenoszillator (53) gekoppelt ist und eingerichtet ist, einen weiteren Rückkopplungswert (Cv1) in Abhängigkeit von mindestens einem der Vielzahl von Ausgangssignalen zu erzeugen, wobei der Kombinierer (57) eingerichtet ist, den Referenzwert, den Rückkopplungswert und den weiteren Rückkopplungswert zu kombinieren, um den kombinierten Wert auszugeben.
Verfahren, umfassend: Erzeugen einer Vielzahl von Ausgangssignalen, wobei die Ausgangssignale die gleiche Frequenz und unterschiedliche Phasen aufweisen, Erzeugen eines Rückkopplungswerts (Cv) in Abhängigkeit von zumindest zweien der Ausgangssignale, Erzeugen eines Referenzwertes (Cr) in Abhängigkeit von einem Referenztakt und einem vorgegebenen Wert, und Steuern der Erzeugung der Vielzahl von Ausgangssignalen in Abhängigkeit von dem Referenzwert (Cr) und dem Rückkopplungswert (Cv).
Verfahren nach Anspruch 20, weiter umfassend Festsetzen des vorgegebenen Wertes, um eine Beziehung zwischen der Frequenz der Vielzahl von Ausgangssignalen und einer Frequenz des Referenztaktes festzulegen.
Verfahren nach Anspruch 20 oder 21, wobei das Steuern weiter ein Kombinieren des Rückkopplungswertes (Cv) und des Referenzwertes (Cr) zum Bilden eines kombinierten Wertes (Ce), Filtern des kombinierten Wertes (Ce) zum Erzeugen eines Steuerwertes (ctrl) und ein Steuern der Erzeugung der Vielzahl von Ausgangssignalen in Abhängigkeit von dem Steuerwert (ctrl) umfasst.
Verfahren nach einem der Ansprüche 20–22, wobei das Erzeugen des Rückkopplungswertes (Cv) ein Zählen von Ereignissen umfasst, welche ausgewählt sind aus der Gruppe bestehend aus nur ansteigenden Flanken der mindestens zwei der Ausgangssignale, nur fallenden Flanken der mindestens zwei der Ausgangssignale und sowohl ansteigenden als auch fallenden Flanken der mindestens zwei der Ausgangssignale.
Verfahren nach einem der Ansprüche 20–23, wobei das Erzeugen des Rückkopplungswertes ein Erzeugen eines ersten Rückkopplungswertes in Abhängigkeit von einem der Ausgangssignale und ein Erzeugen eines zweiten Rückkopplungswertes in Abhängigkeit von mindestens zweien der Ausgangssignale umfasst.
Verfahren nach einem der Ansprüche 20–24, wobei das Erzeugen des Rückkopplungswertes ein Abtasten der mindestens zwei Ausgangssignale in Abhängigkeit von dem Referenztaktsignal umfasst.