TWI650862B - 折疊通道溝槽mosfet - Google Patents

Abstract

一種溝槽MOSFET元件包括本體區和源極區，凹凸部分沿MOSFET元件 的通道寬度方向設置，使得本體區和源極區的深度變化沿通道寬度方向設置。凹凸部分增大了MOSFET的通道寬度。

Description

折疊通道溝槽MOSFET

本發明主要涉及積體電路，更確切地說是關於具有場效電晶體(FET)的積體電路元件。

場效電晶體(FET)是半導體電晶體元件，其中電絕緣閘極所加電壓控制了源極和汲極之間的電流流動。FET的一個例子是金屬氧化物半導體FET(MOSFET)，其中通過氧化絕緣物，使閘極電極與半導體本體區絕緣。當閘極加載電壓時，所產生的電場穿通氧化物，在半導體-絕緣物交界處形成一個「反轉層」或「通道」。反轉層提供可以穿過電流的通道。改變閘極電壓調製該層的導電性，從而控制汲極和源極之間的電流。MOSFET可以具有不同的結構。在一個例子中，MOSFET可以具有一種平面結構，其中閘極、源極和汲極在元件上方，電流在平行於表面的通路中流動。在另一個例子中，MOSFET可以具有一種垂直結構，其中用摻雜多晶矽填充的溝槽，從源極延伸到汲極，側壁和地板都內襯一層熱生長的二氧化矽。這樣的溝槽MOSFET電晶體允許不收縮的電流流動，從而提供較小的比導通電阻。

FET適合多種功率開關應用。在一種電池保護電路模塊(PCM)中使用的特殊結構中，兩個FET背對背配置，它們的汲極在浮動結構中連接在一 起。第1A圖表示這種結構的示意圖。第1B圖表示這種元件100連接電池保護電路模塊PCM 102、電池104以及負載或充電器106。在本例中FET 120和130充放電的閘極分別由控制器積體電路(IC)110獨立驅動。這種結構允許在兩個方向上控制電流：充電到電池和電池到負載。在正常的充電和放電操作中，MOSFET 120和130都接通(即導電)。在電池104發生過充電或充電過電流情況時，控制器IC 110斷開充電FET 120，並接通放電FET 130。在過放電或過電流情況下，控制器IC 110接通充電FET 120，並斷開放電FET 130。

正是在這一背景下，提出了本發明的各種實施例。

本發明提供一種折疊通道溝槽MOSFET，獲得低通道電阻，減小源極-源極電阻。

為實現上述目的，本發明提供一種溝槽MOSFET元件，其特點是，其包含：第一導電類型的輕摻雜外延層，在第一導電類型的重摻雜半導體基板上；用導電材料填充的閘極溝槽，在輕摻雜外延層中延伸；與第一導電類型相反的第二導電類型的本體區，在一部分輕摻雜外延層中，其中本體區具有第一凹凸部分，沿通道寬度方向設置；以及第一導電類型的源極區，在本體區頂部，其中源極區具有第二凹凸部分，在第一凹凸部分上方沿通道寬度方向設置，其中MOSFET元件的通道寬度隨著引入第一和第二凹凸部分而增大。

上述第一導電類型為N型，第二導電類型為P型。

上述輕摻雜外延層、本體區和源極區的深度沿通道寬度變化。

上述輕摻雜外延層具有第三凹凸部分，沿MOSFET元件的通道寬度方向設置。

上述第三凹凸部分的深度延伸到半導體基板中，比輕摻雜外延層的其他部分更深的地方。

上述第一凹凸部分的深度延伸到輕摻雜外延層中，比本體區的其他部分更深的地方。

上述第二凹凸部分的深度延伸到本體區中，比源極區的其他部分更深的地方。

上述第一個和第二凹凸部分的錐形邊緣，其角度約在25度和90度之間。

一種用於製備溝槽MOSFET元件的方法，其特點是，其包含：在第一導電類型的重摻雜半導體基板上，製備第一導電類型的輕摻雜外延層；在輕摻雜外延層中製備閘極電極；在輕摻雜外延層的一部分中，製備與第一導電類型相反的第二導電類型的本體區，其中本體區的第一凹凸部分沿通道寬度方向設置；並且在本體區頂部中，製備第一導電類型的源極區，其中源極區具有第二凹凸部分，沿第一凹凸部分上方的通道寬度方向設置。

上述第一導電類型為N型，第二導電類型為P型。

上述輕摻雜外延層具有第三凹凸部分，沿MOSFET元件的通道寬度方向設置。

其中在第一導電類型的重摻雜半導體基板上，製備第一導電類型的輕摻雜外延層，包含：在半導體基板上，製備第一外延層；利用第一遮罩，製備一個掩埋層，其中第一遮罩限定第三凹凸部分；並且在掩埋層上，製備一個第二外延層。

其中在輕摻雜外延層中，製備一個閘極電極，包括：利用第二遮罩，在輕摻雜外延層中，製備一個閘極溝槽，其中第二遮罩限定閘極溝槽；用絕緣材料內襯閘極溝槽的內表面；並且用導電材料通過回刻填充閘極溝槽。

其中在一部分輕摻雜外延層中，製備與第一導電類型相反的第二導電類型的本體區，包括：在輕摻雜外延層上方，製備一第一絕緣材料層；在第一絕緣材料層上方，製備一第二絕緣材料層，其中第一絕緣材料層可以抵抗刻蝕第二絕緣材料層的擴散製程；在輕摻雜外延層上，製備第三遮罩，其中第三遮罩具有一個開口，以限定第一凹凸部分；並且在輕摻雜外延層中，注入第二導電類型的摻雜物，以形成本體區，其中第二導電類型的摻雜物注入到開口下方輕摻雜外延層內較深的地方，以形成第一凹凸部分。

上述第一絕緣材料為氮化物。

上述第二絕緣材料為氧化物。

其中第一絕緣材料層的厚度約為200Å至500Å。

其中第二絕緣材料層的厚度約為500Å至1000Å。

其中第一凹凸部分的角度遵循開口的斜度。

其中在本體區頂部中，製備第一導電類型的源極區，包括：利用第三遮罩，製備本體區，其中第三遮罩具有開口，以限定第一凹凸部分；並在本體區中，注入第一導電類型的摻雜物，以形成源極區，其中第一導電類型的摻雜物注入到開口下方本體區中較深的地方，以形成第二凹凸部分。

上述方法還包含：利用接觸溝槽遮罩，製備接觸溝槽；用第一導電材料，內襯接觸溝槽的內表面；用第二導電材料填充接觸溝槽，其中第二導電材料不同於第一導電材料；並且回刻第二導電材料。

本發明折疊通道溝槽MOSFET與現有技術相比，其優點在於，本發明通過折疊溝槽MOSFET的通道區，來獲得低通道電阻，減小源極-源極電阻。

100、200、500、700‧‧‧元件

102‧‧‧電路模塊PCM

104‧‧‧電池

106‧‧‧負載或充電器

110‧‧‧控制器IC

120‧‧‧充電FET

130‧‧‧放電FET

220、230‧‧‧MOSFET

242‧‧‧背部金屬

244、710、810‧‧‧基板

246、720、812‧‧‧外延層

246‧‧‧外延漂流層

246‧‧‧外延區

246、720‧‧‧輕摻雜外延層

250、604‧‧‧本體區

252‧‧‧溝槽

254‧‧‧絕緣物

256‧‧‧電絕緣閘極電極

260、406‧‧‧源極

260、406、606、750、850、660a‧‧‧源極區

265‧‧‧源極金屬層

267‧‧‧源極接頭

280、282‧‧‧通道終點

284、286‧‧‧保護環

400‧‧‧FinFET

400‧‧‧電晶體

400‧‧‧FinFET電晶體

402‧‧‧矽本體

404‧‧‧汲極

404‧‧‧汲極區

408‧‧‧通道

410‧‧‧閘極結構

412、860‧‧‧介電層

600、700‧‧‧溝槽MOSFET元件

600‧‧‧溝槽MOSFET

602、742、842a‧‧‧閘極電極

725、735、755‧‧‧凹凸部分

730、830‧‧‧本體區

740、840‧‧‧閘極溝槽

790‧‧‧角度

812‧‧‧EPI

812、820‧‧‧EPI層

814‧‧‧掩埋層

819‧‧‧遮罩

822、824‧‧‧絕緣層

824‧‧‧閘極氧化層

826‧‧‧第一絕緣材料

826‧‧‧層

826‧‧‧氮化層

826‧‧‧鈍化層

828‧‧‧第二絕緣材料

828‧‧‧絕緣材料

828‧‧‧氧化層

829‧‧‧本體遮罩

842‧‧‧導電材料

869‧‧‧光致抗蝕劑

870‧‧‧接觸溝槽

872‧‧‧圍牆金屬

874‧‧‧導電插頭

880‧‧‧金屬層

824a‧‧‧氧化物

A-A'‧‧‧線A-A'

B-B'‧‧‧線B-B'

L‧‧‧通道長度

W‧‧‧通道寬度

閱讀以下詳細說明並參照以下所附圖式之後，本發明的其他特徵和優勢將顯而易見：第1A圖表示一種具有兩個背對背MOSFET的傳統開關電路的示意圖；第1B圖表示一種傳統的電池保護電路模塊(PCM)的示意圖；第2A圖表示在並排結構中具有兩個背對背MOSFET的傳統的開關元件的平面示意圖；第2B圖表示沿第2A圖的A-A’線，第2A圖所示傳統的開關電路的剖面示意圖；第3圖表示傳統的平面MOSFET元件的示意圖；第4圖表示傳統的FinFET元件的示意圖；第5圖表示折疊通道平面MOSFET元件的示意圖；第6圖表示傳統的溝槽MOSFET元件的示意圖；第7圖表示依據本發明的各個方面，溝槽MOSFET元件的示意圖；第8AA’-29AA’圖表示在第7圖所示的A-A’剖面中製備溝槽MOSFET製程的剖面圖；以及第8BB’-29BB’圖表示在第7圖所示的B-B’剖面中製備溝槽MOSFET製程的剖面圖。

以下結合所附圖式，進一步說明本發明的具體實施例。

引言

第2A圖表示具有兩個完全絕緣的垂直MOSFET 220和230的元件200的傳統佈局，兩個MOSFET 220和230都具有各自的端接和通道終點。 MOSFET 1和MOSFET 2之間要求有大量的死空間，以提供各自的端接區和通道終點。

第2A圖所示元件的剖面圖表示在第2B圖中。每個垂直MOSFET 220/230都包括多個有源元件晶胞，形成在較重摻雜的基板244上生長的輕摻雜外延層246中。在本例中，重摻雜(例如N+)基板244作為汲極，兩個MOSFET 220和230的汲極通過形成在基板244背面的背部金屬242電連接在一起。有源元件形成在較輕摻雜的外延漂流層246中，外延漂流層246具有相同的導電類型(例如N-型)，生長在基板244的正面。本體區250的導電類型與基板244和外延區246相反(例如P-型)，形成在一部分外延層246中。溝槽252形成在外延層246中，然後內襯絕緣物254(例如氧化物)。電絕緣閘極電極256，例如由多晶體矽(多晶矽)製成，置於溝槽252中。與基板244導電類型相同的重摻雜(例如N+)源極區260形成在溝槽252附近。通過源極金屬層265和垂直源極接頭267，形成到源極區的外部電接頭。利用與閘極電極類似的絕緣電極，製備通道終點280、282，閘極電極通過外延區中的源極型導電區，短接至外延漂流區。端接還包括由本體型導電區形成的保護環284、286。

該元件的一個關鍵特徵在於，兩個MOSFET 220和230接通下的源極至源極電阻。必須使該電阻盡可能地小。總的源極-源極電阻R_ss由下式給出：

其中R_ch為當閘極接通時，通過源極260和本體區250的導電通道的電阻，R_drift是外延層246的電阻，R_backmetal是背部金屬242的電阻以及R_substrate是基板244的電阻。由於通道電阻(R_ch)為總的源極-源極電阻R_ss的最大組成部分之一，因此必須使導電通道電阻(R_ch)盡可能地小。

第3圖表示一種傳統的平面MOSFET中，其通道長度(L)和通道寬度(W)的示意圖。半導體元件領域中技術人員眾所周知，通道電阻(R_ch) 與通道長度(L)成正比，與通道寬度(W)成反比。對於指定的晶片尺寸來說，通道電阻(R_ch)也與通道密度成反比。為了減小通道電阻(R_ch)，傳統的方法是減小MOSFET的晶胞尺寸，從而增大通道密度。然而，由於製造水平，使得一個晶胞中的套接件和一個鄰近晶胞中的另一個套接件之間的距離存在一個極限。

FINFET

鰭式場效電晶體(「FinFET」)是一種建立在絕緣體上矽基板的非平面電晶體。Hisamoto等人在《用於深亞第十微米時代的折疊通道MOSFET》1032 IEDM(1998)中，介紹了一種FinFET結構，其中包括一個垂直的超薄矽魚鰭，兩個自對準到源極和汲極的閘極，一個升高的源極和汲極，以降低寄生電阻，以及一個準平面結構。第4圖表示一種改良型FinFET電晶體400的透視圖。 電晶體400由矽本體402製成，矽本體402包括一個汲極區404、一個源極區406和一個鰭形通道區408，連接在汲極區404和源極區406之間。汲極404、源極406和鰭-通道408被介電層412覆蓋。閘極結構410穿過鰭形通道408並纏繞在它上面，使得閘極結構與通道408的三個邊交接。FinFET 400的結構提供優於通道傳導的改良電控制，有助於降低漏電流水平，克服其他的短通道效應。另外，要注意的是，FinFET的通道通過在通道408上方纏繞閘極，其寬度大約為通道區鰭高度的兩倍。此後，人們提出了多種方法，通過折疊如第5圖所示的元件500等元件，增大平面MOSFET的通道寬度。

折疊通道溝槽MOSFET，以減小R _ss

依據本發明的各個方面，要闡明折疊通道MOSFET的優勢，必須理解傳統的溝槽MOSFET。第6圖表示一部分傳統的溝槽MOSFET元件600。溝槽MOSFET 600包括一個閘極電極602、一個本體區604以及一個在基板上方的源極區606(圖中沒有表示出)。要注意的是，雖然第6圖僅表示出了一個閘極電極 602，但是在源極區606a邊緣的附近，可能存在另一個閘極電極。溝槽MOSFET 600的通道長度(L)為源極區606的底部和本體區604的底部(即基板頂部)之間，通道寬度(W)為如圖所示剖面的第三維度。為了通過減小溝槽MOSFET 600的通道電阻(R_ch)來改善總的源極-源極電阻R_ss，必須減小其通道長度(L)或增大其通道寬度(W)。

本發明的各個方面通過“折疊”溝槽MOSFET的通道區，來獲得低通道電阻。第7圖表示依據本發明的各個方面，溝槽MOSFET元件700的示意圖。要注意的是，雖然第7圖僅表示出了一部分有源元件晶胞，但是元件700可以具有多個有源元件晶胞。溝槽MOSFET元件700包括一個第一導電類型的輕摻雜外延層720(例如N-)，形成在相同導電類型(例如N+)的重摻雜半導體基板710上方。與基板710和外延層720(例如P型)相反，具有第二導電類型的本體區730，形成在一部分輕摻雜外延層720中。用電絕緣閘極電極742(例如多晶矽)填充的閘極溝槽740，在輕摻雜外延層720中延伸。與基板(例如N+)導電類型相同的重摻雜源極區750，形成在本體區730內的溝槽附近。

如第7圖所示，外延層720具有一個凹凸部分725(或凹陷部分)，沿元件700的通道寬度方向設置，使得外延層720的深度變化在外延層720和基板710之間的交界面處沿通道寬度方向設置。另外，本體區730具有一個凹凸部分735，沿凹凸部分725上方的通道寬度方向設置，使得本體區730的深度變化在本體區730和外延層720之間的交界面處沿通道寬度方向設置。源極區750具有一個凹凸部分755，沿凹凸部分725和735上方的通道寬度方向設置，使得源極區750的深度變化在源極區750和本體區730之間的交界面處沿通道寬度方向設置。如圖所示，凹凸部分725、735和755都具有一個凹陷的底面和錐形邊緣。引入凹凸部分725、735和755之後，元件700的通道就「折疊」起來了，如第7圖所示，從而減小了通道寬度，降低了通道電阻。在一個例子中，當凹凸部分725、735和 755的錐形邊緣角度790約為45度時，通道電阻可以降低16.3%。要注意的是，角度790越尖，通道電阻(R_ch)的減小越顯著。作為例子，但不作為局限，凹凸部分725、735和755的錐形邊緣的角度約在25度和90度之間。

第8AA’-29AA’圖和第8BB’-29BB’圖表示第7圖所示的A-A’和B-B’剖面中，溝槽MOSFET的製備製程。在第8AA’和8BB’圖中，該製程使用第一導電類型的半導體基板810作為初始材料。在一些例子中，基板810可以是重摻雜的N型(N+)矽晶圓。然後，在N+基板810上沉積一個薄的外延層(EPI)812。在一些例子中，EPI 812為矽的輕摻雜N-型層。在第9AA’和9BB’圖中，在EPI層812上使用一個掩埋層遮罩819，然後注入輕摻雜的N型雜質(N+)，形成掩埋層814。如第9AA’圖所示，一部分EPI 812被掩埋層遮罩819覆蓋，以限定凹凸部分的位置。在第10AA’和10BB圖中，例如通過退火，驅動雜質。要注意的是，如第10AA’圖所示，在退火製程除去掩埋層遮罩819之後，被掩埋層遮罩819覆蓋的那部分EPI 812留下，裸露出來。在下一步中，與基板810具有相同導電類型的厚EPI層820，製備在基板810上方，如第11AA’和11BB’圖上方。在一些實施例中，厚EPI層820為輕摻雜N型層。在一些配置中，厚EPI層820的厚度約為1μm至3μm之間。如第11AA’圖所示，在上述步驟中掩埋層注入物的掩埋，導致之前被掩埋層遮罩819覆蓋的那部分EPI層820更厚且更深，之前未被掩埋層遮罩819覆蓋的那部分區域更薄且更淺。EPI層820的較厚且較深區形成第一凹凸部分。

在第12AA’和12BB’圖中，絕緣層822製備在EPI層820上方。在一些實施例中，絕緣層822為氧化層。在絕緣層822上方使用光致抗蝕劑(圖中沒有表示出)，並形成圖案，以限定閘極溝槽。帶圖案的光致抗蝕劑包括在閘極溝槽位置處的開口。如第13AA’和13BB’圖所示，通過刻蝕製程，刻蝕掉通過光致抗蝕劑中的開口暴露於刻蝕劑的那部分絕緣層822。除去光致抗蝕劑之後，剩 餘的那部分絕緣層822用作遮罩，向下刻蝕下方的EPI層820的相應部分，形成閘極溝槽840，如第14AA’和14BB’圖所示。然後，除去剩餘的那部分絕緣層822。

然後，可以生長並除去一個犧牲氧化層(圖中沒有表示出)以改善矽表面。然後在EPI層820上方，沿閘極溝槽840的內表面，形成一個絕緣層(例如閘極氧化物)824，如第15AA’和15BB’圖所示。在第16AA’和16BB’圖中，導電材料842沉積在閘極氧化層824上方。在一些實施例中，導電材料可以是原位摻雜或未摻雜的多晶矽。然後，回刻導電材料842，形成閘極電極842a，如第17AA’和17BB’圖所示。在第18AA’和18BB’圖中，進行退火製程。如第18BB’圖所示，通過在退火配方中加入一些氧氣，可以在閘極電極842a上方形成一個氧化物824a的薄層。

在第19AA’和19BB’圖中，在閘極氧化層824上方，沉積一個第一絕緣材料826的薄層。在一些實施例中，第一絕緣材料826的薄層厚度範圍在200Å至500Å之間。在第20AA’和20BB’圖中，一第二絕緣材料828層沉積在第一絕緣材料826的薄層上方。在一些實施例中，第二絕緣材料828的層厚約為500Å至1000Å。薄層826和層828是兩種不同的絕緣材料，每種材料都可以抵抗刻蝕另一種材料的刻蝕製程。也就是說，第一絕緣材料826的薄層可以抵抗刻蝕第二絕緣材料828層的刻蝕製程，反之亦然。第一絕緣材料826的薄層可以形成一個刻蝕終點，用於後續在第二絕緣材料828層上的刻蝕。在一些實施例中，薄層826為氮化層，第二絕緣材料828層為氧化層。處理絕緣材料828，使得開口的邊緣在刻蝕後為斜坡或錐形。例如，表面可以摻雜或注入，以增大刻蝕深度，改善跟切，用於濕刻蝕。如果使用等離子刻蝕的話，可以在刻蝕過程中加入氧氣，以腐蝕光致抗蝕劑，形成傾斜的邊緣。因此，可以定制所需角度的開口斜度。

然後，進行本體注入和本體擴散。在第21AA’和21BB’圖中，使用本體遮罩829用於本體注入。要注意的是，本體遮罩829具有一開口，表示在 A-A’平面中，而不是在B-B’平面中。如第22AA’和22BB’圖所示，摻雜物通過氧化層828和薄氮化層826注入到EPI層820中。摻雜離子的導電類型與基板810的摻雜相反。在一些實施例中，對於N通道元件來說，摻雜離子可以是硼離子。在一些實施例中，對於P-通道元件來說，可以使用磷或砷離子。由於遮罩開口下方的氧化層828和鈍化層826並不厚，因此，摻雜物可以注入到開口下方EPI層820中較深的地方，形成第二凹凸部分。凹凸部分的角度遵循氧化物開口的斜度。如第23AA’和23BB’圖所示，用熱活化摻雜原子，並驅動摻雜物擴散，形成本體區830。

製備本體區830之後，進行源極注入和源極擴散。首先，如第24AA’和24BB’圖所示，通過相同的開口，進行源極注入。摻雜離子的導電類型與基板810的摻雜相同。在一些實施例中，對於N-通道元件來說，可以注入砷離子。對於P-通道元件來說，還可選擇注入硼離子。由於，遮罩開口下方的氧化層828和氮化層826並不厚，因此，摻雜物可以注入到開口下方本體區830中較深的地方，形成第三凹凸部分。在第25AA’和25BB’圖中，利用標準的擴散製程，在本體區830中形成源極區850。然後，如第26AA’和26BB’圖所示，依據標準製程，除去氧化層828和氮化層826。

如第27AA’和27BB’圖所示，在閘極氧化層824上方，沉積一個介電層860，例如氧化物。在一些實施例中，介電層860可以通過低溫氧化物隨後一層含有硼酸的矽玻璃(BPSG)構成。

在介電層860上，使用接觸光致抗蝕劑869，其圖案是在接觸溝槽的位置處有一開口。在第28AA’和28BB’圖中，通過刻蝕製程，除去介電層860未被覆蓋的部分，並在本體區830中形成接觸溝槽870。在第29AA’和29BB’圖中，首先用圍牆金屬872內襯接觸溝槽870的內表面。在一些實施例中，圍牆金屬872可以是鈦(Ti)和氮化鈦(TiN)。在接觸溝槽870中，可以全面沉積鎢(W) 等導電材料，然後向上回刻到介電層860的表面，形成導電插頭874。最終，如第29AA’和29BB’圖所示，在上面沉積一個金屬層880。在一些實施例中，金屬層880可以是鋁(Al)或鋁銅(AlCu)。

儘管本發明關於某些較佳的版本已經做了詳細的敘述，但是仍可能存在其他版本。因此，本發明的範圍不應由上述說明決定，與之相反，本發明的範圍應參照所附的申請專利範圍及其全部等效內容。任何套接件(無論首選與否)，都可與其他任何套接件(無論首選與否)組合。在以下申請專利範圍中，除非特別聲明，否則不定冠詞「一個」或「一種」都指下文內容中的一個或多個項目的數量。除非用「意思是」明確指出限定功能，否則所附的申請專利範圍並不應認為是意義和功能的局限。申請專利範圍中沒有進行特定功能的精確指明「意義是」的任何項目，都不應理解為美國§ 112,6中35所述的「意義」或「步驟」。

儘管本發明的內容已經通過上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。

Claims (20)

1. 一種溝槽MOSFET元件，其包含：一第一導電類型的一輕摻雜外延層，在該第一導電類型的一重摻雜半導體基板上；用導電材料填充的一閘極溝槽，在該輕摻雜外延層中延伸；與該第一導電類型相反的一第二導電類型的一本體區，在一部分該輕摻雜外延層中，其中該本體區具有一第一凹凸部分，沿一通道寬度方向設置；以及該第一導電類型的一源極區，在該本體區頂部，其中該源極區具有一第二凹凸部分，在該第一凹凸部分上方沿該通道寬度方向設置，其中該MOSFET元件的該通道寬度隨著引入該第一凹凸部分和該第二凹凸部分而增大；其中，該第一凹凸部分的深度延伸到該輕摻雜外延層中，比該本體區的其他部分更深的地方。
2. 如申請專利範圍第1項所述的元件，其中，該第一導電類型為N型，該第二導電類型為P型。
3. 如申請專利範圍第1項所述的元件，其中，該輕摻雜外延層、該本體區和該源極區的深度沿該通道寬度變化。
4. 如申請專利範圍第1項所述的元件，其中，該輕摻雜外延層具有一第三凹凸部分，沿該MOSFET元件的該通道寬度方向設置。
5. 如申請專利範圍第4項所述的元件，其中，該第三凹凸部分的深度延伸到該半導體基板中，比該輕摻雜外延層的其他部分更 深的地方。
6. 如申請專利範圍第1項所述的元件，其中，該第二凹凸部分的深度延伸到該本體區中，比該源極區的其他部分更深的地方。
7. 如申請專利範圍第1項所述的元件，其中，該第一凹凸部分和該第二凹凸部分的錐形邊緣，其角度約在25度和90度之間。
8. 一種用於製備溝槽MOSFET元件的方法，其包含：在一第一導電類型的一重摻雜半導體基板上，製備該第一導電類型的一輕摻雜外延層；在該輕摻雜外延層中製備一閘極電極；在該輕摻雜外延層的一部分中，製備與該第一導電類型相反的一第二導電類型的一本體區，其中該本體區的第一凹凸部分沿一通道寬度方向設置；以及在該本體區頂部中，製備該第一導電類型的一源極區，其中該源極區具有一第二凹凸部分，沿該第一凹凸部分上方的該通道寬度方向設置；其中，該第一凹凸部分的深度延伸到該輕摻雜外延層中，比該本體區的其他部分更深的地方。
9. 如申請專利範圍第8項所述的方法，其中，該第一導電類型為N型，該第二導電類型為P型。
10. 如申請專利範圍第8項所述的方法，其中，該輕摻雜外延層具有一第三凹凸部分，沿該MOSFET元件的該通道寬度方向設置。
11. 如申請專利範圍第8項所述的方法，其中，在該第一導電類型 的該重摻雜半導體基板上，製備該第一導電類型的該輕摻雜外延層，包含：在該半導體基板上，製備一第一外延層；利用一第一遮罩，製備一掩埋層，其中該第一遮罩限定一第三凹凸部分；以及在該掩埋層上，製備一第二外延層。
12. 如申請專利範圍第8項所述的方法，其中，在該輕摻雜外延層中，製備該閘極電極，包括：利用一第二遮罩，在該輕摻雜外延層中，製備一閘極溝槽，其中第二遮罩限定該閘極溝槽；用絕緣材料內襯該閘極溝槽的內表面；以及用導電材料通過回刻填充該閘極溝槽。
13. 如申請專利範圍第8項所述的方法，其中在一部分該輕摻雜外延層中，製備與該第一導電類型相反的該第二導電類型的該本體區，包括：在該輕摻雜外延層上方，製備一第一絕緣材料層；在該第一絕緣材料層上方，製備一第二絕緣材料層，其中該第一絕緣材料層可以抵抗刻蝕該第二絕緣材料層的擴散製程；在該輕摻雜外延層上，製備一第三遮罩，其中該第三遮罩具有一開口，以限定該第一凹凸部分；以及在該輕摻雜外延層中，注入該第二導電類型的摻雜物，以形成該本體區，其中該第二導電類型的摻雜物注入到該開口下方之該輕摻雜外延層內較深的地方，以形成該第一凹凸部分。
14. 如申請專利範圍第13項所述的方法，其中，該第一絕緣材料層為氮化物層。
15. 如申請專利範圍第13項所述的方法，其中，該第二絕緣材料層為氧化物層。
16. 如申請專利範圍第13項所述的方法，其中，該第一絕緣材料層的厚度約為200Å至500Å。
17. 如申請專利範圍第13項所述的方法，其中，該第二絕緣材料層的厚度約為500Å至1000Å。
18. 如申請專利範圍第13項所述的方法，其中，該第一凹凸部分的角度遵循開口的斜度。
19. 如申請專利範圍第8項所述的方法，其中，在該本體區頂部中，製備該第一導電類型的該源極區，包括：利用一第三遮罩，製備該本體區，其中該第三遮罩具有一開口，以限定該第一凹凸部分；以及在該本體區中，注入該第一導電類型的摻雜物，以形成該源極區，其中該第一導電類型的摻雜物注入到該開口下方之該本體區中較深的地方，以形成該第二凹凸部分。
20. 如申請專利範圍第8項所述的方法，更包含：利用一接觸溝槽遮罩，製備一接觸溝槽；用一第一導電材料，內襯該接觸溝槽的內表面；用一第二導電材料填充該接觸溝槽，其中該第二導電材料不同於該第一導電材料；以及回刻該第二導電材料。