DE102006033692A1 - Strukturiertes Dielektrikum für LDMOS-Transistor und Verfahren zur Herstellung - Google Patents

Strukturiertes Dielektrikum für LDMOS-Transistor und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102006033692A1
DE102006033692A1 DE200610033692 DE102006033692A DE102006033692A1 DE 102006033692 A1 DE102006033692 A1 DE 102006033692A1 DE 200610033692 DE200610033692 DE 200610033692 DE 102006033692 A DE102006033692 A DE 102006033692A DE 102006033692 A1 DE102006033692 A1 DE 102006033692A1
Authority
DE
Germany
Prior art keywords
dielectric
dielectric layer
transistor
structured
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200610033692
Other languages
English (en)
Other versions
DE102006033692B4 (de
Inventor
Martin Dr. Knaipp
Martin Dr. Schrems
Rainer Dr. Minixhofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE200610033692 priority Critical patent/DE102006033692B4/de
Publication of DE102006033692A1 publication Critical patent/DE102006033692A1/de
Application granted granted Critical
Publication of DE102006033692B4 publication Critical patent/DE102006033692B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein MOS-Transistor mit lateralem Driftgebiet (DG) wird in einem Halbleiterkörper (HLK) ausgebildet und umfasst eine Drain (D), eine Source (S) und ein dazwischen angeordnetes Gate (G). Das Driftgebiet ist im Halbleiterkörper zwischen Gate und Source ausgebildet. Zwischen Gate und Driftgebiet ist ein strukturiertes Dielektrikum (DS) abgeschieden, welches ein angepasstes Kantenprofil aufweist. In einer Ausführung wird eine Dielektrikumsstruktur angegeben, die eine in Richtung Drain kontinuierlich ansteigende Dicke aufweist.

Description

  • DMOS-(Double Diffused Metal Oxide Semiconductor) Feldeffekttransistoren können vorteilhaft für Hochvolttransistoren eingesetzt werden und sind dementsprechend zum Schalten hoher Spannungen geeignet. DMOS-Transistoren zeichnen sich durch ein auch als Drainextension bezeichnetes Driftgebiet aus, innerhalb dem die hohe Potenzialdifferenz zwischen der Drain und der Kanalzone abfallen kann.
  • 1 zeigt einen z.B. aus EP 1 191 601 A1 bekannten DMOS-Transistor mit lateral angeordnetem Driftgebiet. Im Substrat 10 ist ein P-dotiertes Gebiet 11 ausgebildet, das den Body des Transistors darstellt. Auf der Oberfläche des Substrats sind verschiedene aktive Gebiete definiert und gegeneinander durch Siliziumoxidplättchen 12 isoliert, die beispielsweise als Feldoxidgebiete ausgebildet sein können. Das Driftgebiet wird durch eine n-Wanne 13 gebildet, in die das n+ dotierte Draingebiet 14 so eingebettet ist, dass es die dort von Feldoxidgebieten freie aktive Fläche vollständig ausfüllt. Ein weiteres n+ dotiertes Gebiet 16 erstreckt sich in den Body 11 und begrenzt zusammen mit dem Gebiet 13 einen Kanal 17. Source S und Drain D sind durch je einen Kontakt 18, 15 angeschlossen, die jeweils mit den hochdotierten Gebieten 16 beziehungsweise 14 in Kontakt stehen. Das Gate 19 erstreckt sich über den Kanal 17 und einen Teil des Feldoxids 12, welches die Kanalzone vom Draingebiet 14 trennt.
  • Bei einem nicht eingeschalteten LDMOS-Transistor ist die Drain mit dem hohen Potenzial der zu schaltenden Spannung belegt, während Gate und Source üblicherweise auf niedrigem Potenzial (oftmals Substratpotenzial) liegen. Die genannte hohe Spannung fällt dabei über das Driftgebiet 13 ab, wobei die Potenzialdifferenz zwischen dem Gate 19 und dem darunter liegenden Driftgebiet 13 mit zunehmender Entfernung zur Kanalzone 17 beziehungsweise mit zunehmender Annäherung an die Drain 14 ansteigt.
  • Um zu vermeiden, dass das elektrische Feld zwischen Gateelektrode 19 und Driftgebiet 13 in der Nähe des Drains 14 Werte erreicht, welche für die Unversehrtheit des Gatedielektrikums 12 gefährlich sind, werden die entsprechenden Isolationen wie insbesondere das Gatedielektrikum und das Feldoxidgebiet 12 mit einer ausreichend hohen Dicke ausgeführt. Dies führt bei heutigen Technologien zu einer hohen Stufe, die das teilweise auf dem Feldoxid 12 aufliegende Gate 19 überbrücken muss.
  • Werden die Geometrien von LDMOS-Bauelementen weiter reduziert, so kann es erforderlich sein, thermisch gewachsene Feldoxidbereiche durch gefüllte Oxide (STI, Shallow Trench Isolation) zu ersetzen. Doch auch hier ergeben sich hohe Feldspitzen an den Kanten zum Driftgebiet und zum Draingebiet, die eine Durchschlagsgefahr bergen. Darüber hinaus ist es schwierig, bei Implantationen durch das STI-Oxid hindurch die Anbindung von Wannen an das Kanalgebiet zu bewerkstelligen.
  • Aufgabe der vorliegenden Erfindung ist es, einen LDMOS-Transistor mit verbessertem Dielektrikum zwischen Kanalgebiet und Drain anzugeben, bei dem das Auftreten hoher Feldspitzen vermieden wird und bei dem das Dielektrikum eine für die Isolation zwischen Gate und Driftgebiet ausreichende und nicht zu hohe Dicke aufweist.
  • Diese Aufgabe wird erfindungsgemäß durch einen MOS-Transistor mit den Merkmalen nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie ein Verfahren zum Herstellen eines strukturierten Dielektrikums für einen LDMOS-Transistor sind weiteren Ansprüchen zu entnehmen.
  • Es wird ein MOS-Transistor mit lateralem Driftgebiet angegeben, bei dem das Dielektrikum zwischen Gate und Driftgebiet ein abgeschiedenes und strukturiertes Dielektrikum umfasst. Zur Vermeidung der genannten Feldspitzen weist das Dielektrikum ein angepasstes Querschnittsprofil auf.
  • Der vorgeschlagene LDMOS-Transistor besitzt ein im Wesentlichen horizontal verlaufendes Driftgebiet, welches zur Isolation zwischen Drain und Kanalgebiet beziehungsweise zwischen Gate und Driftgebiet nicht die aus dem Stand der Technik bekannten und tief in das Substrat hineinreichenden Feldoxidbereiche verwendet. Ein solcher horizontaler Verlauf ist für ein gleichmäßiges Potenzialgefälle vorteilhaft und vermindert weiter die Gefahr von hohen lokalen Feldern.
  • Das strukturierte Dielektrikum weist ein angepasstes Kantenprofil auf, welches einen sanften Übergang des Gates auf die durch das Dielektrikum gebildete Stufe ermöglicht. Dazu besitzt das strukturierte Dielektrikum zumindest kanalseitig abgerundete oder kontinuierlich ansteigende Kanten. Vorteilhaft läuft das Dielektrikum in Richtung Kanalgebiet keilförmig aus, so dass ein besonders sanfter Anstieg des Gates auf die Oberfläche des Dielektrikums möglich ist.
  • Vorteilhaft ist es, wenn die Höhe des strukturierten Dielektrikums vom Kanalgebiet des Transistors beginnend in Richtung Drain hin kontinuierlich ansteigt und bei dem das Gate diesem Anstieg folgt und somit einen in Richtung Drain hin kontinuierlich zunehmenden Abstand zum Driftgebiet aufweist. So entspricht der bezüglich Höhe über Substrat wachsende Abstand des Gates vom Driftgebiet der zunehmenden Potentialdifferenz. Im Idealfall ist die Dicke des Dielektrikums an jeder Stelle der entsprechenden Potentialdifferenz zwischen Gate und Driftgebiet angepasst und kann so genau die erforderliche von der Dicke abhängige Isolationswirkung gewährleisten. Damit wird unnötige Isolation vermieden und ein verbesserter niedriger Einschaltwiderstand erzielt.
  • Während das Dielektrikum an der Kanalseite das angepasste Kantenprofil aufweist, kann die zur Drain hinweisende Kante eine Strukturkante sein, die einen Kantenwinkel in Abhängigkeit vom gewählten Strukturierungsverfahren aufweist und insbesondere annähernd vertikal zur Substratoberfläche hin eingestellt ist. Damit ist eine Platz sparende Struktur erreicht, die weniger Chipoberfläche benötigt als ein Feldoxidgebiet. Dementsprechend kann auch das Driftgebiet kürzer ausgebildet werden, wie es insbesondere für niedrige Source/Drainspannungen vorteilhaft ist. Mittels einer Strukturierung innerhalb eines zusammenhängenden Dielektrikumsgebiets ist es möglich, so zwei zueinander achsensymmetrisch ausgebildete Strukturkanten zu schaffen.
  • Möglich ist es aber auch, die Kantenprofilierung sowohl an der Sourceseite als auch an der Drainseite des Dielektrikums vorzunehmen und dieses Profil im fertigen Transistor zu belassen. Dies hat zwar den Nachteil, dass bei gegebener Länge des Driftgebiets und gegebener Dicke des Dielektrikums das Aspektverhältnis des Dielektrikums im Bereich der Kante erhöht werden muss. Unkritisch ist dies aber bei für höhere Source/Spannungen ausgelegten Transistoren. Es zeigt sich nämlich, dass die erforderliche Dielektrikumsdicke nicht so stark ansteigt wie die Länge des Driftgebiets, so dass eine beidseitige Kantenprofilierung (hier: Abschrägung) des Dielektrikums hier nicht zu einem zu langen Driftgebiet führt. Vorteil dieser Variante ist, dass auf den Verfahrensschritt der Strukturierung des Dielektrikums verzichtet werden kann.
  • Das Dielektrikum kann ein mittels CVD-Verfahrens aufgebrachtes Siliziumoxid (CVD-Oxid) umfassen. Vorteilhaft ist es weiterhin, wenn das Dielektrikum zwei Teilschichten umfasst, die beide jeweils wiederum eine Dielektrikumsschicht darstellen. Mit der zweischichtigen Ausführung des Dielektrikums kann in einfacher Weise ein gewünschtes Kantenprofil eingestellt werden. So kann zum Beispiel die erste Dielektrikums(teil-)schicht strukturiert sein und eine Insel ausbilden. Über dieser Insel ist die zweite Dielektrikumsschicht (zweite Teilschicht) so aufgebracht, dass sie am Kanalgebiet angrenzend auf dem Substrat aufliegt, und stufenartig in Richtung Drain die Insel überlappend ansteigt. Das angepasste Kantenprofil ist dann im Wesentlichen in der zweiten Dielektrikumsschicht ausgebildet, während die Insel nur dazu dient, die maximale Höhe des Dielektrikums zu steigern und über die Stufe einen Anstieg und damit ein rudimentäres Kantenprofil vorzugeben.
  • Das strukturierte Dielektrikum kann auch zwei unterschiedliche Dielektrikumsteilschichten umfassen, die planparallel übereinander abgeschieden sind, wobei das angepasste Kantenprofil des strukturierten Dielektrikums zu einer Profilierung beider Dielektrikumsschichten führt. Die Profilierung kann so vorgenommen sein, dass die beiden Dielektrikumsschichten in Richtung Kanalgebiet weisend unterschiedliche Kantenwinkel zur Oberfläche des Halbleiterkörpers ausbilden.
  • Im Folgenden wird die Erfindung sowie ein Verfahren zur Herstellung eines strukturierten Dielektrikums für den LDMOS-Transistor anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren dienen allein der Veranschaulichung der Erfindung und sind nur schematisch und nicht maßstabsgetreu ausgeführt.
  • 1 zeigt einen bekannten LDMOS-Transistor mit strukturiertem Dielektrikum,
  • 2 zeigt ein erstes Herstellungsverfahren für das erfindungsgemäße Dielektrikum anhand unterschiedlicher Verfahrensstufen,
  • 3 zeigt eine zweite Verfahrensvariante anhand von Querschnitten während unterschiedlicher Verfahrensstufen,
  • 4 zeigt eine drittes Verfahrensvariante,
  • 5 zeigt eine Verfahrensvariante zur Herstellung einer symmetrischen Anordnung und
  • 6 zeigt eine weitere Verfahrensvariante zur Herstellung einer symmetrischen Anordnung mit vereinfachtem Herstellungsverfahren.
  • 2 zeigt, wie in einem ersten Ausführungsbeispiel ein strukturiertes Dielektrikum mit angepasstem Kantenprofil auf einem Halbleiterkörper HLK erzeugt werden kann, das z.B. als Dielektrikum zwischen Kanalgebiet und Drain eines lateralen DMOS-Transistors zwischen Gate und Driftgebiet angeordnet werden kann.
  • Das Dielektrikum wird in einem separaten Schritt erzeugt, der zeitlich nach der Herstellung und Definition der aktiven Gebiete angesiedelt ist. Auf einem Halbleiterkörper HLK wird zunächst eine Schicht eines ersten Dielektrikums DS1 erzeugt und in an sich bekannter Weise zu einer Insel strukturiert. Dazu wird ein geeignetes Abscheideverfahren eingesetzt, beispielsweise eine CVD-Abscheidung von Siliziumoxid. Zur Herausstrukturierung der Insel erfolgt anschließend eine Fotolithographische Ätzung.
  • Im nächsten Schritt wird über der zu einer Insel strukturierten ersten Dielektrikumsschicht DS1 eine zweite Dielektrikumsschicht DS2 so abgeschieden, dass die Insel vollständig überdeckt ist. Es kann das gleiche oder ein ähnliches Abscheideverfahren verwendet werden und die zweite Dielektrikumsschicht DS2 dementsprechend ebenfalls aus Siliziumoxid bestehen. 2A zeigt die Anordnung auf dieser Verfahrensstufe. Wie in der Figur angedeutet, wird kann insbesondere die Abscheidung der zweiten Dielektrikumsschicht so durchgeführt werden, dass bereits eine gewisse Abrundung der durch die Insel bedingten Topographiestufen stattfindet, die mit der zweien Dielektrikumsschicht überdeckt werden.
  • Im nächsten Schritt wird das aus den beiden Teilschichten bestehende Dielektrikum zumindest soweit zurückgeätzt, bis der Bereich der zweiten Dielektrikumsschicht entfernt ist, der plan auf dem Halbleiterkörper aufliegt und in dem sich die Topographiestufe noch nicht abzeichnet, die durch die darunter liegende Insel beim Überdecken durch die zweite Dielektrikumsschicht gebildet ist.
  • Es verbleibt ein aus Insel und zweiter Dielektrikumsschicht DS2 gebildeter Bereich des Dielektrikums, in dem dessen Oberfläche im Bereich der Insel ansteigt gegenüber der Substratoberfläche ansteigt. 2B zeigt die Anordnung, bei der beiderseits der Insel in der Dielektrikumsschicht ein schräg ansteigendes Kantenprofil realisiert ist. In der Figur ist dargestellt, dass beim Ätzschritt ausschließlich das Material der zweiten Dielektrikumsschicht DS2 entfernt wurde. Möglich ist es jedoch auch, das Zurückätzen soweit durchzuführen, bis auch Teile der Insel (erste Dielektrikumsschicht) mit entfernt sind.
  • Da die auf dieser Verfahrensstufe nach Zurückätzen erreichte bzw. verbleibende Gesamthöhe des Dielektrikums der Endhöhe des Dielektrikums im fertigen Bauelement entspricht, muss bezüglich der Schichtdicken von erster und zweiter Dielektrikumsschicht DS1, DS2 ein entsprechender Vorhalt berücksichtigt werden, der dann durch das Zurückätzen auf die gewünschte Dicke zurückgeführt werden kann. Die Dielektrikumsstruktur weist nun ein von allen Seiten in Richtung Mitte der Insel kontinuierlich ansteigendes Kantenprofil auf.
  • Da in der fertigen LDMOS-Transistorstruktur jedoch nur eine Kante, nämlich die zum Kanalgebiet weisende Kante des Dielektrikums eines solchen Kantenprofils bedarf, kann die andere Kante durch Strukturieren des Dielektrikums entsprechend und vorzugsweise gerade abgeschnitten bzw. mit annähernd vertikaler Strukturkante strukturiert werden. Dazu kann wieder eine Fotostrukturierungstechnik und ein überwiegend anisotrop wirkendes oder ein kombiniertes Ätzverfahren eingesetzt werden. 2C zeigt die Anordnung nach der Strukturierung des Dielektrikums.
  • Im nächsten Schritt wird das Gate G in Form einer elektrisch leitfähigen Schicht vorzugsweise einer Polysiliziumschicht großflächig abgeschieden und anschließend strukturiert. Falls die Oxiddicke im Kanalbereich des Halbleiterkörpers nicht ausreichend dick ist, wird vor der Abscheidung der für das Gate vorgesehenen leitfähigen Schicht das Gateoxid auf eine ausreichende Dicke gebracht, beispielsweise durch thermische Oxidation des Halbleiterkörpers.
  • Nach der Strukturierung des Polysiliziums zum Gate können Implantationen zum Erzeugen flacher Wannen und insbesondere der hochdotierten Anschlussgebiete für Source, Drain und Body erzeugt werden. Auch flache dotierte Wannen können auf diese Verfahrensstufe noch implantiert werden, wobei die genaue Ausgestaltung und Dotierung dieser Wannen vom gewünschten Bauelementtyp abhängig ist und verschiedene Variationen zulässt. 2D zeigt die Anordnung nach der Strukturierung des Gates G und nach dem Erzeugen von Anschlussgebieten für Source S und Drain D, Bodywanne D und Driftgebiet DG. Das Driftgebiet kann vor der Strukturierung des Gates mittels Implantation dotierter Wannen erzeugt werden. Dotierte Wannen für Source und Drain werden nach der Strukturierung des Gates erzeugt.
  • Es zeigt sich, dass die Dielektrika für diese einfache Ausführung ausschließlich durch Abscheidung erzeugt werden können, wobei insbesondere Oxide abgeschieden werden. Die Topographie der Grenzschicht Halbleiterkörper/Oxid wird daher im Bereich der aktiven Transistorfläche nicht von thermischer Oxidbildung beeinträchtigt und weist insbesondere eine annähernd plane Oberfläche auf.
  • 3 zeigt ein weiteres Ausführungsbeispiel zur Herstellung eins Dielektrikums DS mit angepasster Kantenstruktur. Auch hier wird wie im ersten Ausführungsbeispiel aus einer ersten Dielektrikumsschicht DS1 (z.B. Oxid und/oder Nitrid) eine Insel erzeugt und mit einer zweiten Dielektrikumsschicht DS2, z.B. einem Oxid abgedeckt (siehe 3A). Im Unterschied zum ersten Ausführungsbeispiel wird nun jedoch aktiv eine Profilierung der Kanten vorgenommen, indem die zweite Dielektrikumsschicht DS2 in einem Reflowprozess erweicht wird, wobei zu steile Topographiestufen durch Verfließen zumindest der zweiten Dielektrikumsschicht abgemildert werden. 3b zeigt die Anordnung nach dem Reflow. Es zeigt sich, dass ausgehend von der ursprünglich deutlich sichtbaren Stufe der zweiten Dielektrikumsschicht DS2 über der Insel im Ergebnis nur noch eine sanfte Erhebung mit sanft ansteigenden Flanken verblieben ist.
  • Im nächsten Schritt wird auch diese Anordnung soweit zurückgeätzt, bis der Schichtdickenbereich der zweiten Dielektrikumsschicht DS2 entfernt ist, der abseits der ersten Dielektrikumsschicht im nicht ansteigenden Bereich plan zur Oberfläche des Halbleiterkörpers HLK ausgerichtet ist. Es verbleibt nur der Teil der Dielektrikumsstruktur, der sich darüber erhebt. Dementsprechend weist die verbliebene Dielektrikumsstruktur relativ zum Halbleiterkörper einen Kantenwinkel auf, der mit nur geringer Steigung ansteigt. Gegenüber dem ersten Ausführungsbeispiel kann mit der zweiten Variante ein geringerer Anstiegswinkel des Dielektrikums DS erzielt werden. 3c zeigt die Anordnung auf dieser Verfahrensstufe.
  • Im nächsten Schritt wird wie bereits im ersten Ausführungsbeispiel das Dielektrikum strukturiert (3D). Darüber wird nun eine elektrisch leitende Schicht für das Gate G abgeschieden. Dann wird das Gate strukturiert und entsprechende Dotierungen für Anschlussgebiete für Source S und Drain D, und Wannen für das Driftgebiet DG und gegebenenfalls auch die Wanne für den Body B durch Implantation erzeugt. 3E zeigt die Anordnung auf dieser Verfahrensstufe. Möglich ist es auch, die Schicht für das Gate vor dem Strukturieren des Dielektrikum abzuscheiden.
  • In 4 ist ein drittes Ausführungsbeispiel dargestellt, bei dem in einem ersten Schritt zwei Dielektrikumsschichten DS1, DS2 großflächig übereinander abgeschieden werden. Darüber wird eine Resistschicht aufgebracht und zu einer Resiststruktur RS strukturiert. Die Resiststruktur wird anschließend zur Strukturierung von erster und zweiter Dielektrikumsschicht DS1, DS2 verwendet. (Siehe 4A).
  • Im nächsten Verfahrensschritt wird die Anordnung einem isotropen Ätzverfahren zum Ätzen der Dielektrikumsschichten ausgesetzt. Dieses kann die beiden Dielektrikumsschichten nur an den von der Resiststruktur RS freien Kanten angreifen und führt zu einer Unterätzung unter die Resiststruktur.
  • Da sich erste und zweite Dielektrikumsschicht DS1, DS2 gegenüber diesem isotropen Ätzschritt mit unterschiedlicher Ätzrate verhalten, wird beim Unterätzen das in 4B dargestellte Kantenprofil erhalten. Während sich im Bereich der oberen zweiten Dielektrikumsschicht DS2 eine einem Meniskus ähnliche Ätzfront ausbildet, führt die geringere Ätzrate der ersten unteren Dielektrikumsschicht zu einer Abschrägung der Kanten der ersten Dielektrikumsschicht DS1.
  • Im nächsten Schritt wird die Resiststruktur RS entfernt und die in 4C dargestellte Struktur des Dielektrikums erhalten. während die erste Dielektrikumsschicht bereits ein für die gesamte Dielektrikumsstruktur geeignetes Kantenprofil aufweist, müssen die Kanten der oberen Dielektrikumsschicht DS2 noch nachbehandelt werden und beispielsweise mit einem Reflowprozess oder einem weiteren isotropen Ätzverfahren abgerundet werden (siehe 4D). Im nächsten Schritt wird das Dielektrikum strukturiert, wobei die in 4E dargestellte Anordnung erhalten wird.
  • Der LDMOS-Transistor wird anschließend wie in den beiden vorigen Ausführungsbeispielen vorgesehen weiter prozessiert und mit einem Gate G versehen (siehe 4F). Wie im zweiten Ausführungsbeispiel kann auch hier die Strukturierung des Dielektrikums nach der Abscheidung der Schicht für das Gate G erfolgen. Es folgen Implantationen zur Herstellung von dotierten Gebieten für Source S, Drain D, Driftgebiet DG und gegebenenfalls Bodywanne B. 4G zeigt die Anordnung auf dieser Verfahrensstufe.
  • Zwei Dielektrikumsschichten mit unterschiedlichen Ätzraten können erhalten werden, wenn die untere Dielektrikumsschicht DS1 als thermisches Oxid und die obere Dielektrikumsschicht DS2 als CVD-Oxid abgeschieden werden. Beim CVD-Oxid ist es außerdem noch möglich, durch thermische Nachbehandlung die Dichte des Oxids zu erhöhen und dabei dessen Ätzrate zu reduzieren, um ein gewünschtes Ätzratenverhältnis zwischen erster und zweiter Dielektrikumsschicht zu erzielen. Möglich ist es jedoch auch, die Ätzraten durch geeignete Dotierungen der dielektrischen Schichten einzustellen, was allerdings bei gleich bleibender Oxiddicke den Nachteil einer schlechteren elektrischen Isolation zur Folge hat.
  • 5 zeigt eine Anwendung der Erfindung für eine symmetrische Transistorstruktur. Dabei wird die erste Dielektrikumsschicht ausreichend breit strukturiert und an beiden Kanten mit einem Kantenprofil versehen. Mittels eines Strukturierungsschritts wird dann die Dielektrikumsschicht in symmetrisch in zwei Teile geteilt, wobei hier eine annähernd vertikale Strukturierungskante verbleibt. Nach Aufbringen und Strukturierung des Gates G, G' und nach Herstellung der entsprechenden Gebiete wird die in 5 gezeigte Anordnung erhalten. Dieser zeigt zwei zueinander symmetrische Transistoren, die ein gemeinsames Drain D nutzen, aber zwei Sourcegebiete S, S' besitzen.
  • 6 zeigt eine vereinfachte Ausführung der Erfindung, hier eingesetzt für eine symmetrische Transistorstruktur. Im Unterschied zu den Ausführungsvarianten gemäß der 2 bis 4 wird hier allerdings auf das Strukturieren der zweiten drainseitigen Kante des Dielektrikums verzichtet und dort das abgeflachte Kantenprofil belassen. Es ergibt sich zwar ein erhöhter Abstand zwischen Source und Drain, was aber für Transistoren, die bei größeren Source/Drainspannungen arbeiten, nicht von Nachteil ist. Dafür wird aber ein Schritt bei der Herstellung eingespart.
  • Das strukturierte Dielektrikum wird vorzugsweise in einem MOS-Transistor mit lateralem Driftgebiet zwischen Gate und Driftgebiet eingesetzt, um einen sanften Anstieg des Gates auf dieses Dielektrikum hin zu ermöglichen.
  • Ein strukturiertes Dielektrikum mit angepasstem Kantenprofil ist jedoch nicht auf diese Anwendung beschränkt und kann auch für andere Anwendungen eingesetzt werden, um beispielsweise leitende Strukturen in sanftem und daher schonendem Anstieg auf ein höheres Niveau zu führen, ohne dass dazu eine vertikale Kontaktstruktur erforderlich ist. Auf diese Weise können Durchkontaktierungen bzw. das Herstellen von Kontaktlöchern durch Ätzen und Befüllen vermieden werden.
  • Die Erfindung ist nicht auf die dargestellten Ausführungsbeispiele beschränkt und kann wie andeutungsweise erwähnt für eine Vielzahl unterschiedlicher Anwendungen in unterschiedlicher Ausgestaltung der genauen Kantenwinkel und Kantenprofile realisiert werden. Entscheidend ist vielmehr, dass mit dem vorgeschlagenen Verfahren eine neue Dielektrikumsstruktur angegeben wird die, alleine mit einem Strukturierungsverfahren nicht erzielbare Kantenprofile aufweist, insbesondere abgerundete oder sanft gegenüber einer Substratoberfläche ansteigende Kantenprofile.

Claims (20)

  1. MOS Transistor mit lateralem Driftgebiet – LDMOS Transistor, mit einem Halbleiterkörper (HLK), mit einer Drain (D), einer Source (S) und einem dazwischen angeordneten Gate (G), bei dem zwischen Gate und Source im Halbleiterkörper ein Driftgebiet (DG) ausgebildet ist, bei dem auf den Halbleiterkörper über dem Driftgebiet und unter dem Gate ein strukturiertes Dielektrikum (DS) abgeschieden ist, welches ein angepasstes Kantenprofil aufweist.
  2. Transistor nach Anspruch 1, bei dem das strukturierte Dielektrikum (DS) zumindest an einer Seite abgerundete oder kontinuierlich ansteigende Kanten aufweist.
  3. Transistor nach Anspruch 1 oder 2, bei dem die Höhe des strukturierten Dielektrikums (DS) – beginnend am Kanalgebiet des Transistors – in Richtung Drain (D) hin kontinuierlich ansteigt und bei dem das Gate (G) auf dem Dielektrikum teilweise aufliegt und somit ebenfalls kontinuierlich ansteigt.
  4. Transistor nach einem der Ansprüche 1 bis 3, bei dem das strukturierte Dielektrikum (DS) aus zumindest zwei unterschiedlichen dielektrischen Schichten DS1, DS2) aufgebaut ist.
  5. Transistor nach einem der Ansprüche 1 bis 4, bei dem das Dielektrikum (DS) über der Drain (D) entfernt ist und das Dielektrikum eine strukturierte Kante zur Drain hin aufweist.
  6. Transistor nach einem der Ansprüche 1 bis 5, bei dem das Dielektrikum (DS) ein CVD-Oxid umfasst.
  7. Transistor nach einem der Ansprüche 1 bis 6, bei dem das Dielektrikum (DS) eine aus einer ersten Dielektrikumsschicht (DS1) ausgebildete Insel umfasst, bei dem die Insel von einer zweiten Dielektrikumsschicht (DS2) überdeckt ist, die zumindest in Richtung Source (S) auf dem Halbleiterkörper (HLK) aufliegt und stufenartig auf die Insel ansteigt, bei der das angepasste Kantenprofil in der zweiten Dielektrikums-Schicht (DS2) ausgebildet ist.
  8. Transistor nach einem der Ansprüche 4 bis 6, bei der das strukturierte Dielektrikum (DS) zwei unterschiedliche Schichten umfasst, die übereinander abgeschieden sind und die in Richtung Drain (D) weisend unterschiedliche Kantenwinkel zur Oberfläche des Halbleiterkörpers (HLK) ausbilden.
  9. Transistoranordnung nach einem der Ansprüche 1 bis 8, ausgebildet mit einer symmetrischen Struktur, bei der zwei Transistoren eine gemeinsame Drain nutzen.
  10. Transistoranordnung nach Anspruch 9, bei der das Dielektrikum beider Transistoren zum Drain hin mit einer steilen bis vertikalen Strukturkante abfällt.
  11. Transistoranordnung nach Anspruch 9, bei der das Dielektrikum beide Transistoren zur Drain hin mit einer abgerundeten oder kontinuierlich abfallenden Strukturkante abfallen.
  12. Verfahren zur Herstellung eines strukturierten Dielek-trikums (DS) für einen LDMOS Transistor mit definierter Höhe und angepasstem Kantenprofil, bei dem eine erste Dielektrikumsschicht (DS1) auf einem Halbleiterkörper (HLK) erzeugt wird, bei dem darüber eine zweite Dielektrikumsschicht (DS2) abgeschieden wird, bei dem die Kanten zumindest der zweiten Dielektrikumsschicht mit einem Kantenprofil versehen werden.
  13. Verfahren nach Anspruch 12, bei dem erste und zweite Dielektrikumsschicht gemeinsam strukturiert werden, wobei eine neue Strukturkante erzeugt wird und eine der mit einem Profil versehenen Kanten verbleibt.
  14. Verfahren nach Anspruch 12 oder 13, bei dem die erste Dielektrikumsschicht (DS1) aufgebracht und strukturiert wird, so dass sie eine Stufe ausbildet, bei dem die zweite Dielektrikumsschicht (DS2) über der ersten Dielektrikumsschicht so abgeschieden wird, dass sie kantenbedeckend über die Stufe ansteigt, bei der die die Kanten der über die Stufe ansteigenden zweiten Dielektrikumsschicht abgerundet werden.
  15. Verfahren nach Anspruch 14, bei dem die Kanten durch zumindest eines der Verfahren abgerundet werden, die ausgewählt sind aus isotropes Ätzen und Reflowverfahren.
  16. Verfahren nach einem der Ansprüche 12 bis 15, bei dem die über der Stufe der ersten Dielektrikumsschicht (DS1) aufgebrachte zweite Dielektrikumsschicht (DS2) strukturiert wird, bei dem die Kanten der zweiten Dielektrikumsschicht abgerundet werden, bei dem solange isotrop geätzt wird, bis die strukturierte zweite Dielektrikumsschicht an den Kanten spitz zuläuft.
  17. Verfahren nach einem der Ansprüche 12 bis 15, bei dem zwei Oxidschichten als Dielektrikumsschichten (DS1, DS2) eingesetzt werden, die sich in ihrem Ätzverhalten unterscheiden, bei dem erste und zweite Dielektrikumsschicht übereinander erzeugt werden, bei dem beide Dielektrikumsschichten in einem anisotropen Ätzverfahren mittels einer Resiststruktur (RS) gemeinsam strukturiert werden bei dem direkt anschließend ein isotropes Ätzverfahren durchgeführt wird, welches für die zweite Dielektrikumsschicht eine höhere Ätzrate als für die erste Dielektrikumsschicht aufweist, bei dem anschließend die ResistStruktur (RS) entfernt wird.
  18. Verfahren nach Anspruch 16, bei dem zumindest die Kanten der zweiten Dielektrikumsschicht (DS2) nach dem Entfernen der Resiststruktur (RS) in einem Reflowverfahren und/oder einem isotropen Ätzverfahren abgerundet werden.
  19. Verfahren nach einem der Ansprüche 17 oder 18, bei dem als erste Dielektrikumsschicht (DS1) ein thermisches Oxid erzeugt und bei dem das Oxid für die zweite Dielektrikumsschicht (DS2) mittels eines CVD Prozesses abgeschieden wird.
  20. Verfahren nach einem der Ansprüche 12 bis 18, bei dem nach dem Strukturieren der ersten und zweiten Dielektrikumsschicht (DS1, DS2) ein Gate (G) erzeugt und strukturiert wird, und bei dem anschließend im Halbleiterkörper (HLK) mittels Implantation dotierte Wannen für Source (S) und Drain (G) erzeugt werden.
DE200610033692 2006-07-20 2006-07-20 Verfahren zur Herstellung eines strukturierten Dielektrikums für einen LDMOS-Transistor Expired - Fee Related DE102006033692B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610033692 DE102006033692B4 (de) 2006-07-20 2006-07-20 Verfahren zur Herstellung eines strukturierten Dielektrikums für einen LDMOS-Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610033692 DE102006033692B4 (de) 2006-07-20 2006-07-20 Verfahren zur Herstellung eines strukturierten Dielektrikums für einen LDMOS-Transistor

Publications (2)

Publication Number Publication Date
DE102006033692A1 true DE102006033692A1 (de) 2008-01-31
DE102006033692B4 DE102006033692B4 (de) 2011-01-05

Family

ID=38859167

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610033692 Expired - Fee Related DE102006033692B4 (de) 2006-07-20 2006-07-20 Verfahren zur Herstellung eines strukturierten Dielektrikums für einen LDMOS-Transistor

Country Status (1)

Country Link
DE (1) DE102006033692B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011087845A1 (de) * 2011-12-06 2013-06-06 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
US9337310B2 (en) 2014-05-05 2016-05-10 Globalfoundries Inc. Low leakage, high frequency devices
US10050115B2 (en) 2014-12-30 2018-08-14 Globalfoundries Inc. Tapered gate oxide in LDMOS devices
DE102011122988B3 (de) 2011-12-06 2022-08-11 Infineon Technologies Ag Laterales Transistorbauelement und Verfahren zu dessen Herstellung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0458381A2 (de) * 1990-05-17 1991-11-27 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit einem Hochspannungs-MOS-Transistor mit einem abgeschirmten Überkreuzungspfad für einen Hochspannungsverbindungsbus
US6087232A (en) * 1997-10-28 2000-07-11 Electronics And Telecommunications Research Institute Fabrication method of lateral double diffused MOS transistors
WO2000075989A1 (en) * 1999-06-03 2000-12-14 Koninklijke Philips Electronics N.V. Semiconductor device comprising a high-voltage circuit element
US20020079509A1 (en) * 1998-12-04 2002-06-27 Taylor Efland Novel lateral double diffused metal oxide semiconductor device
WO2003100865A2 (en) * 2002-05-25 2003-12-04 Sirenza Microdevices, Inc. Microwave field effect transistor structure
WO2004090973A1 (en) * 2003-04-11 2004-10-21 Power Electronics Design Centre Power integrated circuits
US20060017102A1 (en) * 2004-07-22 2006-01-26 Macronix International Co., Ltd. LDMOS device and method of fabrication

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60037248T2 (de) * 2000-09-21 2008-10-09 Stmicroelectronics S.R.L., Agrate Brianza Laterale DMOS-Transistoranordnung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0458381A2 (de) * 1990-05-17 1991-11-27 Koninklijke Philips Electronics N.V. Halbleiteranordnung mit einem Hochspannungs-MOS-Transistor mit einem abgeschirmten Überkreuzungspfad für einen Hochspannungsverbindungsbus
US6087232A (en) * 1997-10-28 2000-07-11 Electronics And Telecommunications Research Institute Fabrication method of lateral double diffused MOS transistors
US20020079509A1 (en) * 1998-12-04 2002-06-27 Taylor Efland Novel lateral double diffused metal oxide semiconductor device
WO2000075989A1 (en) * 1999-06-03 2000-12-14 Koninklijke Philips Electronics N.V. Semiconductor device comprising a high-voltage circuit element
WO2003100865A2 (en) * 2002-05-25 2003-12-04 Sirenza Microdevices, Inc. Microwave field effect transistor structure
WO2004090973A1 (en) * 2003-04-11 2004-10-21 Power Electronics Design Centre Power integrated circuits
US20060017102A1 (en) * 2004-07-22 2006-01-26 Macronix International Co., Ltd. LDMOS device and method of fabrication

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011087845A1 (de) * 2011-12-06 2013-06-06 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
CN103151377A (zh) * 2011-12-06 2013-06-12 英飞凌科技股份有限公司 横向晶体管组件及其制造方法
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
US9166039B2 (en) 2011-12-06 2015-10-20 Infineon Technologies Ag Lateral transistor component and method for producing same
CN103151377B (zh) * 2011-12-06 2016-01-06 英飞凌科技股份有限公司 横向晶体管组件及其制造方法
DE102011122988B3 (de) 2011-12-06 2022-08-11 Infineon Technologies Ag Laterales Transistorbauelement und Verfahren zu dessen Herstellung
US9337310B2 (en) 2014-05-05 2016-05-10 Globalfoundries Inc. Low leakage, high frequency devices
US10050115B2 (en) 2014-12-30 2018-08-14 Globalfoundries Inc. Tapered gate oxide in LDMOS devices

Also Published As

Publication number Publication date
DE102006033692B4 (de) 2011-01-05

Similar Documents

Publication Publication Date Title
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE60225768T2 (de) LDMOS-Feldeffekttransistoren
DE102007063728B4 (de) Halbleiterbauelementanordnung mit einem Trench-Transistor
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102008056574A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1794803A2 (de) Lateraler dmos-transistor und verfahren zu seiner herstellung
DE102006061170A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005063400A1 (de) Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
DE102004024885B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10223818A1 (de) Lateraler Graben-MOSFET
DE102006033692B4 (de) Verfahren zur Herstellung eines strukturierten Dielektrikums für einen LDMOS-Transistor
DE10223822A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE4447149B4 (de) Vollständig eingeebneter Feldeffekttransistor und Verfahren an dessen Herstellung
DE102005037566B4 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
DE10361715A1 (de) Verfahren zur Erzeugung eines Übergangsbereichs zwischen einem Trench und einem den Trench umgebenden Halbleitergebiet
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE10345447B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauteils

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110405

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee