DE102005045339A1 - Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben - Google Patents
Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben Download PDFInfo
- Publication number
- DE102005045339A1 DE102005045339A1 DE102005045339A DE102005045339A DE102005045339A1 DE 102005045339 A1 DE102005045339 A1 DE 102005045339A1 DE 102005045339 A DE102005045339 A DE 102005045339A DE 102005045339 A DE102005045339 A DE 102005045339A DE 102005045339 A1 DE102005045339 A1 DE 102005045339A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- silicon wafer
- epitaxial
- susceptor
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 159
- 239000010703 silicon Substances 0.000 title claims abstract description 159
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 158
- 235000012431 wafers Nutrition 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims description 33
- 230000008569 process Effects 0.000 title claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000001257 hydrogen Substances 0.000 claims abstract description 45
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000007717 exclusion Effects 0.000 claims abstract description 18
- 238000000576 coating method Methods 0.000 claims abstract description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 19
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 18
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 15
- 238000000407 epitaxy Methods 0.000 claims description 15
- 239000012212 insulator Substances 0.000 claims description 6
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 6
- 239000005052 trichlorosilane Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000002203 pretreatment Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000005498 polishing Methods 0.000 description 21
- 238000004140 cleaning Methods 0.000 description 10
- 238000000227 grinding Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010013786 Dry skin Diseases 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- -1 silane compound Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/905—Cleaning of reaction chamber
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung von epitaxierten Siliciumscheiben, bei dem eine Vielzahl von wenigstens auf ihren Vorderseiten polierten Siliciumscheiben bereitgestellt und nacheinander jeweils einzeln in einem Epitaxiereaktor beschichtet werden, indem jeweils eine der bereitgestellten Siliciumscheiben auf einem Suszeptor im Epitaxiereaktor abgelegt, in einem ersten Schritt unter Wasserstoffatmosphäre bei einem ersten Wasserstofffluss sowie in einem zweiten Schritt unter Zugabe eines Ätzmediums zur Wasserstoffatmosphäre bei einem zweiten, reduzierten Wasserstofffluss vorbehandelt, anschließend auf ihrer polierten Vorderseite epitaktisch beschichtet und aus dem Epitaxiereaktor entfernt wird und des Weiteren jeweils nach einer bestimmten Zahl von epitaktischen Beschichtungen eine Ätzbehandlung des Suszeptors erfolgt. DOLLAR A Gegenstand der Erfindung ist auch eine Siliciumscheibe mit einer Vorderseite und einer Rückseite, wobei wenigstens ihre Vorderseite poliert und wenigstens auf ihrer Vorderseite eine epitaktische Schicht aufgebracht ist und die einen globalen Ebenheitswert GBIR von 0,07-0,3 mum aufweist, bezogen auf einen Randausschluss von 2 mm.
Description
- Die Erfindung betrifft eine epitaxierte Siliciumscheibe und ein Verfahren zur Herstellung von epitaxierten Siliciumscheiben.
- Epitaktisch beschichtete (epitaxierte) Siliciumscheiben eignen sich für die Verwendung in der Halbleiterindustrie, insbesondere zur Fabrikation von hochintegrierten elektronischen Bauelementen wie z.B. Mikroprozessoren oder Speicherchips. Für die moderne Mikroelektronik werden Ausgangsmaterialien (Substrate) mit hohen Anforderungen an globale und lokale Ebenheit, Dickenverteilung, einseitenbezogene lokale Ebenheit (Nanotopologie) und Defektfreiheit benötigt.
- Die globale Ebenheit bezieht sich auf die gesamte Oberfläche einer Halbleiterscheibe abzüglich eines zu definierenden Randausschlusses. Sie wird durch den GBIR („global backsurfacereferenced ideal plane/range" = Betrag der positiven und negativen Abweichung von einer rückseitenbezogenen Idealebene für die gesamte Vorderseite der Halbleiterscheibe) beschrieben, welcher der früher gebräuchlichen Angabe TTV („total thickness variation" = Gesamtdickenvarianz) entspricht.
- Die früher gebräuchliche Angabe LTV („local thickness variation") wird heute gemäß SEMI-Norm mit SBIR („site backsurface-referenced ideal plane/range" = Betrag der positiven und negativen Abweichung von einer rückseitenbezogenen Idealebene für eine einzelne Bauelementfläche definierter Dimension) bezeichnet und entspricht dem GBIR bzw. TTV einer Bauelementfläche („site"). Der SBIR ist also im Gegensatz zur globalen Ebenheit GBIR auf definierte Felder auf der Scheibe bezogen, also beispielsweise auf Segmente eines Flächenrasters von Messfenstern der Größe 26 × 8 mm2 (Site-Geometrie). Der maximale Site-Geometriewert SBiRmax gibt den höchsten SBIR-Wert für die berücksichtigten Bauelementeflächen auf einer Siliciumscheibe an.
- Die Bestimmung von maximalen Site-bezogenen Ebenheits- bzw. Geometriewerten wie dem SBiRmax erfolgt üblicherweise unter Berücksichtigung eines gewissen Randausschlusses (EE = „Edge Exclusion") von beispielsweise 3 mm. Eine Fläche auf einer Siliciumscheibe innerhalb eines nominalen Randausschlusses wird üblicherweise mit „Fixed Quality Area", abgekürzt FQA, bezeichnet. Jene Sites, die mit einem Teil ihrer Fläche außerhalb der FQA liegen, deren Zentrum jedoch innerhalb der FQA liegen, werden „partial sites" genannt. Bei der Bestimmung der maximalen lokalen Ebenheit werden die „partial sites" oft nicht herangezogen, sondern nur die sog. „full sites", also die Bauelementeflächen, die vollständig innerhalb der FQA liegen. Um maximale Ebenheitswerte vergleichen zu können, ist es unverzichtbar, den Randausschluss und damit die Größe der FQA und des Weiteren anzugeben, ob die „partial sites" berücksichtigt wurden oder nicht.
- Des Weiteren ist es in Hinblick auf eine Kostenoptimierung heute vielfach üblich, eine Siliciumscheibe nicht wegen beispielsweise nur einer den vom Bauelementehersteller spezifizierten SBIRmax-Wert überschreitenden Bauelementefläche zurückzuweisen, sondern einen definierten Prozentsatz, z.B. 1%, an Bauelementeflächen mit höheren Werten zuzulassen. Üblicherweise wird der prozentuale Anteil der Sites, die unterhalb eines bestimmten Grenzwerts eines Geometrieparameters liegen bzw. liegen dürfen, durch einen PUR („Percent Useable Area")-Wert angegeben, der z.B. im Falle eines SBIRmax von kleiner oder gleich 0,7 μm und eines PUA-Wertes von 99% besagt, dass 99% der Sites einen SBIRmax von gleich oder kleiner 0,7 μm aufweisen, während für 1% der Sites auch höhere SBIR-Werte zugelassen werden („chip yield").
- Nach dem Stand der Technik lässt sich eine Siliciumscheibe herstellen durch eine Prozessfolge Trennen eines Einkristalls aus Silicium in Scheiben, Verrunden der mechanisch empfind lichen Kanten, Durchführung eines Abrasivschrittes wie Schleifen oder Läppen, gefolgt von einer Politur.
EP 547894 A1 EP 272531 A1 EP 580162 A1 - Die endgültige Ebenheit wird in der Regel durch den Polierschritt erzeugt, dem gegebenenfalls ein Ätzschritt zur Entfernung gestörter Kristallschichten und zur Entfernung von Verunreinigungen vorausgehen kann. Ein geeignetes Ätzverfahren ist beispielsweise aus der
DE 19833257 C1 bekannt. Während die klassischen einseitig arbeitenden Polierverfahren („single-side polishing") in der Regel zu schlechteren Planparallelitäten führen, gelingt es mit beidseitig angreifenden Polierverfahren („double-side polishing"), Siliciumscheiben mit verbesserter Ebenheit herzustellen. - Bei polierten Siliciumscheiben wird also versucht, die notwendige Ebenheit durch geeignete Bearbeitungsschritte wie Schleifen, Läppen und Polieren zu erreichen.
- Allerdings ergibt sich nach der Politur einer Siliciumscheibe meist ein Abfall der Dicke der ebenen Siliciumscheibe zum Rand hin („Edge Roll-off"). Auch Ätzverfahren neigen dazu, die zu behandelnde Siliciumscheibe am Rand stärker anzugreifen und einen derartigen Randabfall zu erzeugen.
- Um dem entgegenzuwirken, ist es üblich, Siliciumscheiben konkav zu polieren. Eine konkav polierte Siliciumscheibe ist in der Mitte dünner, steigt dann zum Rand hin in ihrer Dicke an und weist in einem äußeren Randbereich einen Dickenabfall auf.
- In der
DE 19938340 C1 ist beschrieben, auf monokristallinen Siliciumscheiben eine monokristalline Schicht aus Silicium mit derselben Kristallorientierung, einer sogenannten epitaktischen Schicht, auf welcher später Halbleiter-Bauelemente aufgebracht werden, abzuscheiden. Derartige Systeme weisen gegenüber Siliciumscheiben aus homogenem Material gewisse Vorteile auf, beispielsweise die Verhinderung einer Ladungsumkehr in bipolaren CMOS-Schaltkreisen gefolgt vom Kurzschluss des Bauelementes („Latch-up"-Problem), niedrigere Defektdichten (beispielsweise reduzierte Anzahl an COPs („crystal-originated particles") sowie die Abwesenheit eines nennenswerten Sauerstoffgehaltes, wodurch ein Kurzschlussrisiko durch Sauerstoffpräzipitate in Bauelemente-relevanten Bereichen ausgeschlossen werden kann. - Nach dem Stand der Technik werden epitaxierte Siliciumscheiben aus geeigneten Vorprodukten durch eine Prozesssequenz Abtragspolieren – Endpolieren – Reinigen – Epitaxie hergestellt.
- Aus
DE 10025871 A1 ist beispielsweise ein Verfahren zur Herstellung einer Siliciumscheibe mit einer auf ihrer Vorderseite abgeschiedenen epitaktischen Schicht bekannt, das folgende Prozessschritte umfasst: - (a) als einzigen Polierschritt einen Abtragspolierschritt;
- (b) (hydrophiles) Reinigen und Trocknen der Siliciumscheibe;
- (c) Vorbehandeln der Vorderseite der Siliciumscheibe bei einer Temperatur von 950 bis 1250 Grad Celsius in einem Epitaxiereaktor; und
- (d) Abscheiden einer epitaktischen Schicht auf der Vorderseite der vorbehandelten Siliciumscheibe.
- Es ist üblich, um Siliciumscheiben vor Partikelbelastung zu schützen, die Siliciumscheiben nach dem Polieren einer hydrophilen Reinigung zu unterziehen. Diese hydrophile Reinigung erzeugt auf Vorder- und Rückseite der Siliciumscheibe natives Oxid (natürliches Oxid), das sehr dünn ist (etwa 0,5–2 nm, je nach Art der Reinigung und der Messung).
- Dieses native Oxid wird bei einer Vorbehandlung in einem Epitaxiereaktor unter Wasserstoffatmosphäre (auch H2-Bake genannt) entfernt.
- In einem zweiten Schritt werden die Oberflächenrauhigkeit der Vorderseite der Siliciumscheibe reduziert und Polierdefekte von der Oberfläche entfernt, indem üblicherweise kleine Mengen eines Ätzmediums, beispielsweise gasförmigen Chlorwasserstoffs (HCl), der Wasserstoffatmosphäre zugegeben werden.
- Manchmal wird neben einem Ätzmedium wie HCl auch eine Silanverbindung, beispielsweise Silan (SiH4), Dichlorsilan (SiH2Cl2), Trichlorsilan (TCS, SiHCl3) oder Tetrachlorsilan (SiCl4) in einer solchen Menge zur Wasserstoffatmosphäre zugegeben, dass Siliciumabscheidung und Siliciumätzabtrag im Gleichgewicht sind. Beide Reaktionen laufen jedoch mit hinreichend hoher Reaktionsrate ab, so dass Silicium auf der Oberfläche mobil ist und es zu einer Glättung der Oberfläche und zum Entfernen von Defekten auf der Oberfläche kommt.
- Epitaxiereaktoren, die insbesondere in der Halbleiterindustrie zum Abscheiden einer epitaktischen Schicht auf einer Siliciumscheibe verwendet werden, sind im Stand der Technik beschrieben.
- Während sämtlicher Beschichtungs- bzw. Abscheideschritte werden eine oder mehrere Siliciumscheiben mittels Heizquellen, vorzugsweise mittels oberen und unteren Heizquellen, beispielsweise Lampen oder Lampenbänken erwärmt und anschließend einem Gasgemisch, bestehend aus einem Quellengas, einem Trägergas und gegebenenfalls einem Dotiergas, ausgesetzt.
- Als Auflage für die Siliciumscheibe in einer Prozesskammer des Epitaxiereaktors dient ein Suszeptor, der beispielsweise aus Graphit, SiC oder Quarz besteht. Die Siliciumscheibe liegt während des Abscheideprozesses auf diesem Suszeptor oder in Ausfräsungen des Suszeptors auf, um eine gleichmäßige Erwärmung zu gewährleisten und die Rückseite der Siliciumscheibe, auf der üblicherweise nicht abgeschieden wird, vor dem Quellengas zu schützen. Gemäß dem Stand der Technik sind die Prozesskammern für eine oder mehrere Siliciumscheiben ausgelegt.
- Bei Siliciumscheiben mit größeren Durchmessern (größer oder gleich 150 mm) werden üblicherweise Einzelscheibenreaktoren verwendet und die Siliciumscheiben einzeln prozessiert, da sich dabei eine gute epitaktische Schichtdickengleichförmigkeit ergibt. Die Gleichmäßigkeit der Schichtdicke kann durch verschiedene Maßnahmen eingestellt werden, beispielsweise durch eine Veränderung der Gasflüsse (H2, SiHCl3), durch Einbau und Verstellen von Gaseinlassvorrichtungen (Injektoren), durch Änderung der Abscheidetemperatur oder Modifikationen am Suszeptor.
- In der Epitaxie ist es weiterhin üblich, nach einer oder mehreren epitaktischen Abscheidungen auf Siliciumscheiben eine Ätzbehandlung des Suszeptors ohne Substrat durchzuführen, bei der der Suszeptor und auch andere Teile der Prozesskammer von Siliciumablagerungen befreit werden. Diese Ätze, beispielsweise mit Chlorwasserstoff (HCl), wird bei Einzelscheibenreaktoren oft schon nach Prozessierung von wenigen Siliciumscheiben (nach 1 bis 5 Siliciumscheiben), bei Abscheidung von dünnen epitaktischen Schichten teilweise erst nach Prozessierung von mehr Siliciumscheiben (nach 10 bis 20 Siliciumscheiben) durchgeführt. Üblicherweise wird nur eine HCl-Ätzbehandlung oder auch eine HCl-Ätzbehandlung mit nachfolgender, kurzer Beschichtung des Suszeptors durchgeführt.
- Die Herstellung von epitaxierten Siliciumscheiben mit guter globaler Ebenheit gestaltet sich äußerst schwierig, da wie zuvor erwähnt als Substrat üblicherweise eine konkav polierte Siliciumscheibe vorliegt. Im Stand der Technik sind nach der Epitaxie die globale Ebenheit und auch die lokale Ebenheit der epitaxierten Siliciumscheibe üblicherweise gegenüber denen der konkav polierten Siliciumscheibe verschlechtert. Dies hängt u.a. damit zusammen, dass auch die abgeschiedene epitaktische Schicht selbst eine gewisse Ungleichförmigkeit aufweist.
- Das Abscheiden einer dickeren epitaktischen Schicht im Zentrum der konkav polierten Siliciumscheibe, wobei die Dicke dieser Schicht nach außen in Richtung des Randes der Siliciumscheibe abnehmen müsste, könnte zwar die ursprünglich konkave Form der Siliciumscheibe kompensieren und somit auch die globale Ebenheit der Siliciumscheibe verbessern. Da aber nicht vermieden werden kann, dass dabei eine wichtige Spezifikation einer epitaxierten Siliciumscheibe, nämlich ein Grenzwert für eine Gleichförmigkeit der epitaktischen Schicht, überschritten würde, kommt dies in der Epitaxie von Siliciumscheiben nicht in Frage.
- Die Aufgabe der Erfindung bestand darin, ein Verfahren zur epitaktischen Beschichtung von Siliciumscheiben zur Verfügung zu stellen, dass es ermöglicht, epitaxierte Siliciumscheiben mit verbesserter globaler Ebenheit zur Verfügung zu stellen.
- Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung von epitaxierten Siliciumscheiben, bei dem eine Vielzahl von wenigstens auf ihren Vorderseiten polierten Siliciumscheiben bereitgestellt und nacheinander jeweils einzeln in einem Epitaxiereaktor beschichtet werden, indem jeweils eine der bereitgestellten Siliciumscheiben auf einem Suszeptor im Epitaxiereaktor abgelegt, in einem ersten Schritt unter Wasserstoffatmosphäre bei einem ersten Wasserstofffluss sowie in einem zweiten Schritt unter Zugabe eines Ätzmediums zur Wasserstoffatmosphäre bei einem zweiten, reduzierten Wasserstofffluss vorbehandelt, anschließend auf ihrer polierten Vorderseite epitaktisch beschichtet und aus dem Epitaxiereaktor entfernt wird, und des weiteren jeweils nach einer bestimmten Zahl von epitaktischen Beschichtungen eine Ätzbehandlung des Suszeptors erfolgt.
- Im erfindungsgemäßen Verfahren wird zunächst eine Vielzahl von wenigstens auf ihrer Vorderseite polierten Siliciumscheiben bereitgestellt.
- Dazu wird ein nach dem Stand der Technik, vorzugsweise durch Tiegelziehen nach Czochralski, hergestellter Silicium-Einkristall mittels bekannter Trennverfahren, vorzugsweise durch Drahtsägen mit freiem („slurry") oder gebundenem Korn (Diamantdraht) in eine Vielzahl von Siliciumscheiben zersägt.
- Des Weiteren erfolgen mechanische Bearbeitungsschritte wie sequentielle Einseiten-Schleifverfahren („single-side grinding, SSG), simultane Doppelseiten-Schleifverfahren („double-disk grinding", DDG) oder Läppen. Die Kante der Siliciumscheibe einschließlich von gegebenenfalls vorhanden mechanischen Markierungen wie einer Orientierungskerbe („notch") oder einer im wesentlichen geradlinigen Abflachung des Siliciumscheibenrandes („flat") werden in der Regel auch bearbeitet (Kantenverrunden, „edge-notch-grinding").
- Außerdem sind chemische Behandlungsschritte vorgesehen, die Reinigungs- und Ätzschritte umfassen.
- Nach den Schleif-, Reinigungs- und Ätzschritten erfolgt eine Glättung der Oberfläche der Siliciumscheiben durch Abtragspolitur. Beim Einseitenpolieren („single-side polishing", SSP) werden Siliciumscheiben während der Bearbeitung rückseitig auf einer Trägerplatte mit Kitt, durch Vakuum oder mittels Adhäsion gehalten. Beim Doppelseitenpolieren (DSP) werden Siliciumscheiben lose in eine dünne Zahnscheibe eingelegt und vorder- und rückseitig simultan „frei schwimmend" zwischen einem oberen und einem unteren, mit einem Poliertuch belegten Polierteller poliert.
- Anschließend werden die Vorderseiten der Siliciumscheiben vorzugsweise schleierfrei poliert, beispielsweise mit einem weichen Poliertuch unter Zuhilfenahme eines alkalischen Poliersols; zum Erhalt der bis zu diesem Schritt erzeugten Ebenheit der Siliciumscheiben liegen die Materialabträge dabei relativ niedrig, bevorzugt 0,05 bis 1,5 μm. In der Literatur wird dieser Schritt oft als CMP-Politur (chemo-mechanical polishing) bezeichnet.
- Vorzugsweise sind die bereitgestellten Siliciumscheiben konkav poliert, um den durch Polier- (und auch Ätzschritte) verursachten Randabfall (Roll-off) auf einen äußeren Randbereich der Siliciumscheibe zu beschränken.
- Der globale Ebenheitswert GBIR der bereitgestellten Siliciumscheiben beträgt üblicherweise 0,3–0,5 μm bei einem Randausschluss von 2 mm.
- Nach der Politur werden die Siliciumscheiben einer hydrophilen Reinigung und Trocknung nach dem Stand der Technik unterzogen. Die Reinigung kann entweder als Batchverfahren unter gleichzeitiger Reinigung einer Vielzahl von Siliciumscheiben in Bädern oder mit Sprühverfahren oder auch als Einzelscheibenprozess ausgeführt werden.
- Bei den bereitgestellten Siliciumscheiben handelt es sich vorzugsweise um Scheiben aus monokristallinem Siliciummaterial, SOI(„silicon-on-insulator")-Scheiben, Siliciumscheiben mit verpannten Siliciumschichten („strained silicon") oder sSOI(„strained silicon-on-insulator")-Scheiben. Verfahren zur Herstellung von SOI- oder sSOI-Scheiben wie SmartCut sowie Verfahren zur Herstellung von Scheiben mit verspannten Siliciumschichten sind im Stand der Technik bekannt.
- Die bereit gestellten polierten Siliciumscheiben werden anschließend in einem Epitaxiereaktor jeweils einzeln vorbehandelt. Die Vorbehandlung umfasst jeweils eine Behandlung der Siliciumscheibe in Wasserstoffatmosphäre (H2-Bake) und eine Behandlung der Siliciumscheibe unter Zugabe eines Ätzmediums zur Wasserstoffatmosphäre, vorzugsweise jeweils in einem Temperaturbereich von 950 bis 1200 °C.
- Beim Ätzmedium handelt es sich vorzugsweise um Chlorwasserstoff (HCl).
- Die Vorbehandlung in Wasserstoffatmosphäre erfolgt vorzugsweise bei einem Wasserstofffluss von 20–100 slm (Standard Liter pro Minute), besonders bevorzugt 40–60 slm.
- Die Dauer der Vorbehandlung in Wasserstoffatmosphäre beträgt vorzugsweise 0–120 s.
- Bei der Vorbehandlung mit dem Ätzmedium wird vorzugsweise HCl in einer solchen Menge, bevorzugt im Bereich von 5–20 Vol.-% der Wasserstoffatmosphäre zugegeben, dass die Abtragsrate 0,01–0,2 μm/min beträgt.
- Des Weiteren wird bei der Vorbehandlung unter Zugabe des Ätzmediums zur Wasserstoffatmosphäre der Wasserstofffluss gegenüber der H2-Bake-Vorbehandlung deutlich reduziert.
- Vorzugsweise wird der Wasserstofffluss auf 0,5–10 slm reduziert.
- Besonders bevorzugt ist eine Reduktion des Wasserstoffflusses auf 0,5–5 slm.
- Es hat sich gezeigt, dass sich die globale Ebenheit einer epitaxierten Siliciumscheibe durch die Reduktion des Wasserstoffflusses bei der Vorbehandlung mit dem Ätzmedium deutlich verbessern lässt.
- Durch die Reduktion des Wasserstoffflusses beim HCl-Ätzschritt wird die Dicke der Siliciumscheibe am Rand stärker reduziert als in Richtung eines Zentrums der Siliciumscheibe. Dies wirkt der konkaven Eingangsgeometrie der Siliciumscheibe entgegen.
- Während bei einem H2-Fluss von 50 slm (Standardliter pro Minute) beim Ätzen, d.h. der üblichen HCl-Konzentration, kein erhöhter Materialabtrag am Rand der Siliciumscheibe beobachtet wird, kommt es durch eine Reduktion des H2-Flusses auf 0,5–10 slm, d.h. mit deutlich erhöhter HCl-Konzentration, je nach Dauer der Behandlung mit HCl zu einem Materialabtrag von 100–300 nm am Rand der Siliciumscheibe.
- Daher ist bei der HCl-Ätzbehandlung – je nach gewünschtem Materialabtrag am Rand der zu epitaxierenden Siliciumscheibe – eine Behandlungsdauer von 10–120 s bevorzugt.
- Der besondere Vorteil dieses Verfahrens besteht darin, dass die Siliciumscheibe nach den Vorbehandlungsschritten eine für die nachfolgende Abscheidung einer epitaktischen Siliciumschicht optimale Form der Vorderseite erhält, da durch die Vorbehandlung die Siliciumscheibe in ihrem Randbereich eingeebnet und die konkave Form der Siliciumscheibe zumindest teilweise kompensiert wird.
- Nach den Vorbehandlungsschritten wird eine epitaktische Schicht wenigstens auf der polierten Vorderseite der Siliciumscheibe abgeschieden. Dazu wird Wasserstoff als Trägergas eine Silanquelle als Quellengas zugegeben. Die Abscheidung der epitaktischen Schicht erfolgt abhängig von der verwendeten Silanquelle bei einer Temperatur von 900–1200 °C.
- Vorzugsweise wird als Silanquelle Trichlorsilan (TCS) verwendet bei einer Abscheidetemperatur von 1050–1150 °C.
- Die Dicke der abgeschiedenen epitaktischen Schicht beträgt vorzugsweise 0,5–5 μm.
- Nach Abscheidung der epitaktischen Schicht wird die epitaxierte Siliciumscheibe aus dem Epitaxiereaktor entfernt.
- Nach einer bestimmten Zahl an epitaktischen Abscheidungen auf Siliciumscheiben erfolgt eine Behandlung des Suszeptors mit einem Ätzmedium, vorzugsweise mit HCl, um den Suszeptor beispielsweise von Siliciumablagerungen zu befreien.
- Vorzugsweise erfolgt ein Suszeptorätzen jeweils nach 1–5 epitaktischen Beschichtungen von Siliciumscheiben. Dazu wird die epitaxierte Siliciumscheibe entfernt und der substratfreie Suszeptor mit HCl behandelt.
- Vorzugsweise wird neben der Suszeptoroberfläche die gesamte Prozesskammer mit Chlorwasserstoff gespült, um Siliciumablagerungen zu entfernen.
- Vorzugsweise erfolgt nach dem Suszeptorätzen vor weiteren epitaktischen Prozessen eine Beschichtung des Suszeptors mit Silicium. Dies kann vorteilhaft sein, da die zu epitaxierende Siliciumscheibe dann nicht direkt auf dem Suszeptor aufliegt.
- Außerdem hat sich gezeigt, dass das erfindungsgemäße Verfahren geeignet ist, eine Siliciumscheibe herzustellen, die eine Vorderseite und eine Rückseite umfasst, wobei wenigstens ihre Vorderseite poliert und wenigstens auf ihrer Vorderseite eine epitaktische Schicht aufgebracht ist und die einen globalen Ebenheitswert GBIR von 0,07–0,3 μm aufweist, bezogen auf einen Randausschluss von 2 mm.
- Die Siliciumscheibe, die nach der Politur wenigstens ihrer Vorderseite einer hydrophilen Reinigung unterzogen wurde, wodurch sich eine native Oxidschicht auf der Siliciumscheibe ausbildete, wurde anschließend in einem Epitaxiereaktor in Wasserstoffatmosphäre vorbehandelt, um natives Oxid von der Siliciumscheibe zu entfernen, und anschließend in einem zweiten Schritt unter Zugabe von Chlorwasserstoff zur Wasserstoffatmosphäre behandelt, wobei der Wasserstofffluss im zweiten Schritt deutlich reduziert wurde, um gezielt Siliciummaterial im Randbereich der Siliciumscheibe zu entfernen, die konkave Eingangsgeometrie der polierten Siliciumscheibe wenigstens teilweise zu kompensieren und der Siliciumscheibe eine flachere geometrische Form zu geben, und wurde des Weiteren nach den Vorbehandlungsschritten wenigstens auf ihrer Vorderseite mit einer epitaktischen Schicht versehen.
- Für den globalen Ebenheitswert GBIR ergaben sich bei einer Messreihe mit erfindungsgemäß epitaxierten Siliciumscheiben, wobei bei der Vorbehandlung im Ätzmedium der Wasserstofffluss jeweils erfindungsgemäß auf 0,5–10 slm reduziert wurde, bei Behandlungsdauern von 10–120 s, u.a. folgende Werte: 0,11 μm–0,15 μm–0,17 μm–0,25 μm–0,29 μm, jeweils bei einem Randausschluss von 2 mm.
- Vorzugsweise weist die erfindungsgemäße Siliciumscheibe einen globalen Ebenheitswert GBIR von 0,07–0,25 μm auf.
- Es hat sich gezeigt, dass durch eine Reduktion des Wasserstoffflusses auf 5 slm oder weniger eine weitere Verbesserung der globalen Ebenheitswerte der epitaxierten Siliciumscheiben erreicht wird.
- Für den globalen Ebenheitswert GBIR ergaben sich bei einer Messreihe mit erfindungsgemäß epitaxierten Siliciumscheiben, wobei bei der Vorbehandlung im Ätzmedium der Wasserstofffluss jeweils auf 5 slm reduziert wurde (gegenüber einem Fluss von 50 slm beim H2-Bake), u.a. folgende Werte: 0,07 μm–0,09 μm–0,12–0,14 μm, jeweils bei einem Randausschluss von 2 mm (siehe auch Beispiel).
- Daher weist die epitaxierte Siliciumscheibe vorzugsweise einen GBIR von 0,07–0,15 μm auf, ebenfalls bei einem Randausschluss von 2 mm.
- Die Siliciumscheibe ist vorzugsweise eine Scheibe aus monokristallinem Siliciummaterial, eine SOI(„silicon-on-insulator")-Scheibe, eine Siliciumscheibe mit einer verpannten Siliciumschicht („strained silicon") oder eine sSOI(„strained silicon-on-insulator")-Scheibe, die mit einer epitaktischen Schicht versehen ist.
- Die GBIR-Werte der erfindungsgemäßen Siliciumscheibe von gleich oder kleiner 0,3 μm entsprechen bereits den Anforderungen an Ausgangsmaterialien für die nächste (nach ITRS: hp45 technology node) und übernächste (hp32 technology node) Technologiegeneration.
- Dies gilt auch für die lokale Ebenheit, ausgedrückt durch den SBIRmax, der bei der erfindungsgemäßen Siliciumscheibe bei gleich oder kleiner als 0,1 μm liegt, vorzugsweise bei gleich oder kleiner als 0,05 μm, ebenfalls bei einem Randausschluss von 2 mm und bezogen auf Teilbereiche eines Flächenrasters von Segmenten der Größe 26 × 8 mm2. Dabei ergeben sich 336 Segmente, davon 52 „partial sites". Die „partial sites" werden bei der Bestimmung des SBIRmax vorzugsweise berücksichtigt. Der PUA-Wert beträgt vorzugsweise 100%.
- Beispiel:
- Auf einer gemäß dem Stand der Technik hergestellten und abschließend auf ihrer Vorderseite mittels CMP polierten Siliciumscheibe mit einem Durchmesser von 300 mm wurde eine epitaktische Schicht abgeschieden. Die zu epitaxierende Siliciumscheibe war konkav poliert, wies also eine konkave Eingangsgeometrie und einen Randabfall auf.
- Bei der Vorbehandlung dieser Siliciumscheibe im Epitaxiereaktor erfolgte zunächst eine Vorbehandlung in Wasserstoffatmosphäre bei einem H2-Fluss von 50 slm.
- Bei der nachfolgenden Vorbehandlung mit in die Wasserstoffatmosphäre zugegebenem Chlorwasserstoff wurde der H2-Fluss erfindungsgemäß reduziert, auf 5 slm. Die Dauer der Vorbehandlung mit Chlorwasserstoff betrug 60 s.
- Anschließend wurde bei einer Abscheidetemperatur von 1120 °C und einem Trichlorsilan-Fluss von 17 slm eine epitaktische Schicht abgeschieden.
- Die Ergebnisse werden nachfolgend anhand der
1 bis6 erläutert. -
1 zeigt den Verlauf der Dicke einer konkav polierten Siliciumscheibe über ihren Durchmesser („Line-Scan"). -
2 zeigt SBIR-Werte für diese konkav polierte Siliciumscheibe. -
3 zeigt die Dicke der epitaktischen Schicht über einen Line-Scan. -
4 zeigt SBIR-Werte für die epitaxierte Siliciumscheibe. -
5 zeigt die Dicke der epitaxierten Siliciumscheibe über einen Line-Scan. -
6 zeigt für jede Bauelementfläche auf der epitaxierten Siliciumscheibe die Veränderung der SBIR-Werte gegenüber der konkav polierten Scheibe. - In
1 ist die Dickenverteilung einer konkav polierten Siliciumscheibe mit einem Durchmesser von 300 mm von –148 mm bis +148 mm in Abhängigkeit vom Radius als Line-Scan dargestellt. Hier ist ein Randausschluss von 2 mm zugrunde gelegt. Die Dicke nimmt vom Zentrum in Richtung Rand zu und zeigt am Rand einen deutlichen Abfall. - Es ergibt sich ein globaler Ebenheitswert GBIR von 0,3 μm bei einem Randausschluss von 2 mm.
- In
2 sind Site-Geometriewerte SBIR für diese konkav polierte Siliciumscheibe bei einer Unterteilung in 336 Bauelementflächen („sites") der Größe 26 × 8 mm2 dargestellt. 52 von diesen 336 Bauelementflächen sind „partial sites". Unter Verwendung eines Randausschlusses von 2 mm bzw. einer FQA von 296 mm sowie Berücksichtigung aller „partial sites" ergibt sich in diesem Fall ein maximaler Site-Geometriewert SBIRmax von 0,174 μm. - In
3 ist die Dickendifferenz zwischen epitaxierter und konkav polierter Siliciumscheibe abhängig vom Radius als Line-Scan dargstellt. Diese Dickendifferenz nimmt vom Zentrum in Richtung des Randes der Scheibe ab, um im Randbereich wieder anzusteigen, entspricht jedoch nicht der tatsächlichen Dicke der abgeschiedenen epitaktischen Schicht, sondern berücksichtigt auch die Veränderungen in der Dicke durch Vorbehandlungsschritte. Da am Rand der Siliciumscheibe während der Vorbehandlung mit dem Ätzmedium Material abgetragen wurde, wurde demzufolge am Rand deutlich mehr Silicium abgeschieden als in3 dargestellt. Der Materialabtrag am Rand betrug etwa 150–200 nm, der dann durch eine gleichmäßige epitaktische Schicht einer Dicke von 2,6 μm ± 1,5% überwachsen wurde. Damit wird eine Spezifikation für die Schichtdickengleichförmigkeit der epitaktischen Schicht eingehalten. - In
4 sind SBIR-Werte der epitaxierten Siliciumscheibe zu sehen. Es zeigt sich eine deutliche Verbesserung der Site-Geometriewerte im Vergleich zur konkav polierten Siliciumscheibe. Hier ergibt sich ein SBIRmax von 0,086 μm, wiederum für 336 sites der Größe 26 × 8 mm2, davon 52 „partial sites", die ebenfalls berücksichtigt wurden und einem Randausschluss von 2 mm bzw. 296 mm FQA. - In
5 ist der Dickenverlauf der epitaxierten, CMP-polierten Siliciumscheibe in Abhängigkeit von ihrem Radius als Line-Scan dargestellt, woraus sich bei einem Randausschluss von 2 mm ein globaler Ebenheitswert GBIR von 0,12 μm ergibt, also eine deutliche Verbesserung gegenüber der globalen Ebenheit der konkav polierten Siliciumscheibe, welche im Stand der Technik bislang nicht möglich war, da im Stand der Technik epitaktische Abscheidungen eher zu Verschlechterungen der globalen und der lokalen Ebenheiten von Siliciumscheiben führen. -
6 zeigt für jede Bauelementfläche die Veränderung der SBIR-Werte der epitaxierten Siliciumscheibe gegenüber der konkav polierten Scheibe. Werte mit positivem Vorzeichen bedeuten eine Verschlechterung, negative Vorzeichen eine Verbesserung der SBIR-Werte. Insbesondere im Randbereich der epitaxierten Siliciumscheibe kommt es zu einer Verbesserung der lokalen Ebenheit, was auf die Einebnung der Siliciumscheibe in ihrem Randbereich durch deren Vorbehandlung unter Zugabe von HCl zur Wasserstoffatmosphäre bei deutlich reduziertem Wasserstofffluss zurückzuführen ist.
Claims (17)
- Verfahren zur Herstellung von epitaxierten Siliciumscheiben, bei dem eine Vielzahl von wenigstens auf ihren Vorderseiten polierten Siliciumscheiben bereitgestellt und nacheinander jeweils einzeln in einem Epitaxiereaktor beschichtet werden, indem jeweils eine der bereitgestellten Siliciumscheiben auf einem Suszeptor im Epitaxiereaktor abgelegt, in einem ersten Schritt unter Wasserstoffatmosphäre bei einem ersten Wasserstofffluss sowie in einem zweiten Schritt unter Zugabe eines Ätzmediums zur Wasserstoffatmosphäre bei einem zweiten, reduzierten Wasserstofffluss vorbehandelt, anschließend auf ihrer polierten Vorderseite epitaktisch beschichtet und aus dem Epitaxiereaktor entfernt wird, und des weiteren jeweils nach einer bestimmten Zahl von epitaktischen Beschichtungen eine Ätzbehandlung des Suszeptors erfolgt.
- Verfahren nach Anspruch 1, wobei die Vorbehandlungen jeweils in einem Temperaturbereich von 950 bis 1200 °C erfolgen.
- Verfahren nach Anspruch 1 oder 2, wobei es sich bei dem der Wasserstoffatmosphäre zugegebenen Ätzmedium um Chlorwasserstoff handelt.
- Verfahren nach einem der Ansprüche 1 bis 3, wobei bei der Vorbehandlung in Wasserstoffatmosphäre der Wasserstofffluss 20–10 slm und die Dauer der Vorbehandlung 0–120 s beträgt.
- Verfahren nach Anspruch 4, wobei der Wasserstofffluss 40–60 slm beträgt.
- Verfahren nach einem der Ansprüche 1 bis 5, wobei der Wasserstofffluss bei der Vorbehandlung unter Zugabe eines Ätzmediums zur Wasserstoffatmosphäre auf 0,5–10 slm reduziert wird und die Behandlungsdauer 10–120 s beträgt.
- Verfahren nach Anspruch 6, wobei der Wasserstofffluss auf 0,5–5 slm reduziert wird.
- Verfahren nach einem der Ansprüche 1 bis 7, wobei die epitaktische Abscheidung mit Trichlorsilan bei einer Abscheidetemperatur von 1050–1150 °C erfolgt.
- Verfahren nach einem der Ansprüche 1 bis 8, wobei bei der Behandlung des Suszeptors als Ätzmedium Chlorwasserstoff verwendet wird und die Ätzbehandlung des Suszeptors jeweils nach 1 bis 5 epitaktischen Abscheidungen erfolgt.
- Verfahren nach einem der Ansprüche 1 bis 9, wobei der Suszeptor nach der Behandlung mit dem Ätzmedium mit Silicium beschichtet wird.
- Verfahren nach einem der Ansprüche 1 bis 10, wobei es sich bei den bereitgestellten Siliciumscheiben um Scheiben aus monokristallinem Siliciummaterial, SOI („silicon-on-insulator")-Scheiben, Siliciumscheiben mit verspannten Siliciumschichten („strained silicon") oder sSOI („strained silicon-on-insulator")-Scheiben.
- Siliciumscheibe mit einer Vorderseite und einer Rückseite, wobei wenigstens ihre Vorderseite poliert und wenigstens auf ihrer Vorderseite eine epitaktische Schicht aufgebracht ist und die einen globalen Ebenheitswert GBIR von 0,07–0,3 μm aufweist, bezogen auf einen Randausschluss von 2 mm.
- Siliciumscheibe nach Anspruch 12 mit einem GBIR von 0,07–0,25 μm.
- Siliciumscheibe nach Anspruch 13 mit einem GBIR von 0,07–0,15 μm.
- Siliciumscheibe nach einem der Ansprüche 12 bis 14, die einen maximalen lokalen Ebenheitswert SBIRmax von gleich oder kleiner 0,1 μm aufweist, bezogen auf Teilbereiche eines Flächenrasters von Segmenten der Größe 26 × 8 mm2 und einen Randausschluss von 2 mm.
- Siliciumscheibe nach Anspruch 15 mit einem SBIRmax von gleich oder kleiner 0,05 μm.
- Siliciumscheibe nach einem der Ansprüche 12 bis 16, wobei es sich bei der Siliciumscheibe um eine Scheibe aus monokristallinem Siliciummaterial, eine SOI-Scheibe, eine Siliciumscheibe mit einer verspannten Siliciumschicht oder eine sSOI-Scheibe handelt, die mit einer epitaktischen Schicht versehen ist.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005045339A DE102005045339B4 (de) | 2005-09-22 | 2005-09-22 | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
SG200606264-0A SG131055A1 (en) | 2005-09-22 | 2006-09-11 | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
SG201005042-5A SG163607A1 (en) | 2005-09-22 | 2006-09-11 | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
KR1020060088886A KR100829879B1 (ko) | 2005-09-22 | 2006-09-14 | 에피택셜 코팅된 실리콘 웨이퍼의 제조 방법 |
US11/521,846 US7579261B2 (en) | 2005-09-22 | 2006-09-15 | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
JP2006253246A JP4877628B2 (ja) | 2005-09-22 | 2006-09-19 | エピタキシャルシリコンウェハの製造方法 |
TW095134863A TWI296130B (en) | 2005-09-22 | 2006-09-20 | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
CN2006101543513A CN1936110B (zh) | 2005-09-22 | 2006-09-22 | 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 |
KR1020070139772A KR100828623B1 (ko) | 2005-09-22 | 2007-12-28 | 에피택셜 코팅된 실리콘 웨이퍼 |
US12/493,370 US7935614B2 (en) | 2005-09-22 | 2009-06-29 | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005045339A DE102005045339B4 (de) | 2005-09-22 | 2005-09-22 | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005045339A1 true DE102005045339A1 (de) | 2007-04-05 |
DE102005045339B4 DE102005045339B4 (de) | 2009-04-02 |
Family
ID=37852463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005045339A Active DE102005045339B4 (de) | 2005-09-22 | 2005-09-22 | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
Country Status (7)
Country | Link |
---|---|
US (2) | US7579261B2 (de) |
JP (1) | JP4877628B2 (de) |
KR (2) | KR100829879B1 (de) |
CN (1) | CN1936110B (de) |
DE (1) | DE102005045339B4 (de) |
SG (2) | SG131055A1 (de) |
TW (1) | TWI296130B (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008026784A1 (de) | 2008-06-04 | 2009-12-10 | Siltronic Ag | Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung |
DE102009010556A1 (de) | 2009-02-25 | 2010-09-02 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
DE102009022224A1 (de) * | 2009-05-20 | 2010-11-25 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
US8268708B2 (en) | 2009-01-14 | 2012-09-18 | Siltronic Ag | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
WO2017102597A1 (de) | 2015-12-17 | 2017-06-22 | Siltronic Ag | Verfahren zum epitaktischen beschichten von halbleiterscheiben und halbleiterscheibe |
DE102017210423A1 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
DE102017210450A1 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1957075A4 (de) * | 2004-11-15 | 2009-11-18 | Glaxo Group Ltd | Neue m3 muscarinische acetylcholin-rezeptor-antagonisten |
DE102005045338B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
JP5301802B2 (ja) * | 2007-09-25 | 2013-09-25 | Sumco Techxiv株式会社 | 半導体ウェハの製造方法 |
US8304316B2 (en) * | 2007-12-20 | 2012-11-06 | Cambridge Semiconductor Limited | Semiconductor device and method of forming a semiconductor device |
US20090215202A1 (en) * | 2008-02-26 | 2009-08-27 | Siltronic Corporation | Controlled edge resistivity in a silicon wafer |
US20090214843A1 (en) * | 2008-02-26 | 2009-08-27 | Siltronic Corporation | Controlled edge resistivity in a silicon wafer |
TWI483350B (zh) * | 2008-03-21 | 2015-05-01 | Shinetsu Chemical Co | SOI wafer manufacturing method and glass cleaning method |
DE102009011622B4 (de) * | 2009-03-04 | 2018-10-25 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe |
JP5434317B2 (ja) * | 2009-07-08 | 2014-03-05 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
US8080464B2 (en) * | 2009-12-29 | 2011-12-20 | MEMC Electronics Materials, Inc, | Methods for processing silicon on insulator wafers |
JP5521561B2 (ja) * | 2010-01-12 | 2014-06-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
PL213291B1 (pl) * | 2010-06-07 | 2013-02-28 | Inst Tech Material Elekt | Sposób wytwarzania grafenu |
DE102012202099A1 (de) | 2012-02-13 | 2013-08-14 | Siltronic Ag | Verfahren zum Abkühlen von Scheiben aus Halbleitermaterial |
US8860040B2 (en) | 2012-09-11 | 2014-10-14 | Dow Corning Corporation | High voltage power semiconductor devices on SiC |
US9018639B2 (en) | 2012-10-26 | 2015-04-28 | Dow Corning Corporation | Flat SiC semiconductor substrate |
US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
US9017804B2 (en) | 2013-02-05 | 2015-04-28 | Dow Corning Corporation | Method to reduce dislocations in SiC crystal growth |
US8940614B2 (en) | 2013-03-15 | 2015-01-27 | Dow Corning Corporation | SiC substrate with SiC epitaxial film |
US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
DE102015205719B4 (de) * | 2015-03-30 | 2022-08-18 | Siltronic Ag | Verfahren zum Beschichten von Halbleiterscheiben |
JP6477210B2 (ja) * | 2015-04-30 | 2019-03-06 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
CN107532327B (zh) * | 2015-05-11 | 2019-12-17 | 住友电气工业株式会社 | 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法 |
DE102015220924B4 (de) * | 2015-10-27 | 2018-09-27 | Siltronic Ag | Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe |
CN110189991A (zh) * | 2019-04-30 | 2019-08-30 | 上海新昇半导体科技有限公司 | 一种外延片的制造方法 |
JP7306234B2 (ja) * | 2019-11-19 | 2023-07-11 | 株式会社Sumco | ウェーハの研磨方法及びシリコンウェーハ |
CN118136497A (zh) * | 2024-05-08 | 2024-06-04 | 西安奕斯伟材料科技股份有限公司 | 外延硅晶圆及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040115941A1 (en) * | 1999-12-16 | 2004-06-17 | Wacker Siltronic Geseellschaft Fur Halbleitermaterialien Ag | Epitaxially coated semiconductor wafer and process for producing it |
DE10316214A1 (de) * | 2003-04-09 | 2004-11-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Gaschemisches Verfahren zum in-situ-Dekorieren von Kristalldefekten |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0272531B1 (de) | 1986-12-08 | 1991-07-31 | Sumitomo Electric Industries Limited | Flächenschleifmaschine |
US4874464A (en) * | 1988-03-14 | 1989-10-17 | Epsilon Limited Partnership | Process for epitaxial deposition of silicon |
JP3116487B2 (ja) * | 1991-11-22 | 2000-12-11 | ソニー株式会社 | 半導体エピタキシャル基板の製造方法 |
JPH0615565A (ja) | 1991-12-18 | 1994-01-25 | Shin Etsu Handotai Co Ltd | ウエーハ自動ラッピング装置 |
DE4224395A1 (de) | 1992-07-23 | 1994-01-27 | Wacker Chemitronic | Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung |
US6030887A (en) * | 1998-02-26 | 2000-02-29 | Memc Electronic Materials, Inc. | Flattening process for epitaxial semiconductor wafers |
JPH11354525A (ja) | 1998-06-11 | 1999-12-24 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
DE19833257C1 (de) | 1998-07-23 | 1999-09-30 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe |
US20010001384A1 (en) | 1998-07-29 | 2001-05-24 | Takeshi Arai | Silicon epitaxial wafer and production method therefor |
US6478883B1 (en) | 1998-08-31 | 2002-11-12 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them |
US6284384B1 (en) | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
DE19927527B4 (de) * | 1999-06-16 | 2007-02-08 | Siltronic Ag | Verfahren zur naßchemischen Behandlung einer Halbleiterscheibe |
US20020142170A1 (en) | 1999-07-28 | 2002-10-03 | Sumitomo Metal Industries, Ltd. | Silicon single crystal, silicon wafer, and epitaxial wafer |
DE19938340C1 (de) | 1999-08-13 | 2001-02-15 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
JP2001068477A (ja) | 1999-08-27 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハ |
JP2001068420A (ja) | 1999-08-30 | 2001-03-16 | Komatsu Electronic Metals Co Ltd | エピタキシャルシリコンウエハの製造方法 |
US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
EP1197293B1 (de) * | 2000-01-31 | 2007-06-06 | Shin-Etsu Handotai Company Limited | Polierverfahren und vorrichtung |
DE10025871A1 (de) | 2000-05-25 | 2001-12-06 | Wacker Siltronic Halbleitermat | Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung |
JP3897963B2 (ja) * | 2000-07-25 | 2007-03-28 | 株式会社Sumco | 半導体ウェーハおよびその製造方法 |
JP3804869B2 (ja) | 2000-07-26 | 2006-08-02 | 住友建機製造株式会社 | アスファルトフィニッシャの油圧制御装置 |
JP4605876B2 (ja) | 2000-09-20 | 2011-01-05 | 信越半導体株式会社 | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 |
JP2003163216A (ja) | 2001-09-12 | 2003-06-06 | Wacker Nsce Corp | エピタキシャルシリコンウエハおよびその製造方法 |
JP2003100855A (ja) | 2001-09-27 | 2003-04-04 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
JP2003124219A (ja) | 2001-10-10 | 2003-04-25 | Sumitomo Mitsubishi Silicon Corp | シリコンウエーハおよびエピタキシャルシリコンウエーハ |
JP4656788B2 (ja) | 2001-11-19 | 2011-03-23 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
JP4465141B2 (ja) | 2002-01-25 | 2010-05-19 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
JP2003309707A (ja) | 2002-04-16 | 2003-10-31 | Canon Inc | 画像読取装置 |
JP2003318109A (ja) | 2002-04-22 | 2003-11-07 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
CN1477744A (zh) * | 2002-08-19 | 2004-02-25 | 乐金电子(天津)电器有限公司 | 家庭网络***耗电量控制方法 |
JP3885692B2 (ja) | 2002-08-28 | 2007-02-21 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
US6905771B2 (en) | 2002-11-11 | 2005-06-14 | Sumitomo Mitsubishi Silicon Corporation | Silicon wafer |
JP4708697B2 (ja) | 2002-11-11 | 2011-06-22 | 株式会社Sumco | エピタキシャルシリコンウェーハ |
JP2004165489A (ja) | 2002-11-14 | 2004-06-10 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 |
JP4344517B2 (ja) | 2002-12-27 | 2009-10-14 | 富士通株式会社 | 半導体基板及びその製造方法 |
JP2004335528A (ja) | 2003-04-30 | 2004-11-25 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
JP4292872B2 (ja) | 2003-05-29 | 2009-07-08 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
JP4215572B2 (ja) | 2003-06-17 | 2009-01-28 | 富士電機ホールディングス株式会社 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
EP1643544A4 (de) | 2003-06-26 | 2009-07-01 | Shinetsu Handotai Kk | Verfahren zur herstellung eines silicium-epitaxial-wafers und silicium-epitaxial-wafer |
JP4423903B2 (ja) | 2003-07-17 | 2010-03-03 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びその製造方法 |
JP4228914B2 (ja) | 2003-12-26 | 2009-02-25 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
DE102004054566B4 (de) * | 2004-11-11 | 2008-04-30 | Siltronic Ag | Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit |
-
2005
- 2005-09-22 DE DE102005045339A patent/DE102005045339B4/de active Active
-
2006
- 2006-09-11 SG SG200606264-0A patent/SG131055A1/en unknown
- 2006-09-11 SG SG201005042-5A patent/SG163607A1/en unknown
- 2006-09-14 KR KR1020060088886A patent/KR100829879B1/ko active IP Right Grant
- 2006-09-15 US US11/521,846 patent/US7579261B2/en active Active
- 2006-09-19 JP JP2006253246A patent/JP4877628B2/ja active Active
- 2006-09-20 TW TW095134863A patent/TWI296130B/zh active
- 2006-09-22 CN CN2006101543513A patent/CN1936110B/zh active Active
-
2007
- 2007-12-28 KR KR1020070139772A patent/KR100828623B1/ko active IP Right Grant
-
2009
- 2009-06-29 US US12/493,370 patent/US7935614B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040115941A1 (en) * | 1999-12-16 | 2004-06-17 | Wacker Siltronic Geseellschaft Fur Halbleitermaterialien Ag | Epitaxially coated semiconductor wafer and process for producing it |
DE10316214A1 (de) * | 2003-04-09 | 2004-11-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Gaschemisches Verfahren zum in-situ-Dekorieren von Kristalldefekten |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008026784A1 (de) | 2008-06-04 | 2009-12-10 | Siltronic Ag | Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung |
US8133318B2 (en) | 2008-06-04 | 2012-03-13 | Siltronic Ag | Epitaxially coated silicon wafer with 110 orientation and method for producing it |
US8268708B2 (en) | 2009-01-14 | 2012-09-18 | Siltronic Ag | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers |
US8372298B2 (en) | 2009-02-25 | 2013-02-12 | Siltronic Ag | Method for producing epitaxially coated silicon wafers |
DE102009010556A1 (de) | 2009-02-25 | 2010-09-02 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
DE102009010556B4 (de) * | 2009-02-25 | 2013-11-07 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
US8709156B2 (en) | 2009-05-20 | 2014-04-29 | Siltronic Ag | Methods for producing epitaxially coated silicon wafers |
DE102009022224B4 (de) * | 2009-05-20 | 2012-09-13 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
DE102009022224A1 (de) * | 2009-05-20 | 2010-11-25 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
WO2017102597A1 (de) | 2015-12-17 | 2017-06-22 | Siltronic Ag | Verfahren zum epitaktischen beschichten von halbleiterscheiben und halbleiterscheibe |
DE102015225663A1 (de) | 2015-12-17 | 2017-06-22 | Siltronic Ag | Verfahren zum epitaktischen Beschichten von Halbleiterscheiben und Halbleiterscheibe |
US10961638B2 (en) | 2015-12-17 | 2021-03-30 | Siltronic Ag | Method for epitaxially coating semiconductor wafers, and semiconductor wafer |
DE102017210423A1 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
DE102017210450A1 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
WO2018234030A2 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, steuerungssystem und anlage zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe |
WO2018234018A1 (de) | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, steuerungssystem und anlage zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe |
WO2018234030A3 (de) * | 2017-06-21 | 2019-04-04 | Siltronic Ag | Verfahren, steuerungssystem und anlage zum bearbeiten einer halbleiterscheibe sowie halbleiterscheibe |
US11158549B2 (en) | 2017-06-21 | 2021-10-26 | Siltronic Ag | Method, control system and plant for processing a semiconductor wafer, and semiconductor wafer |
US11658022B2 (en) | 2017-06-21 | 2023-05-23 | Siltronic Ag | Method, control system, and system for machining a semiconductor wafer, and semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
TW200713429A (en) | 2007-04-01 |
TWI296130B (en) | 2008-04-21 |
SG163607A1 (en) | 2010-08-30 |
US20070066036A1 (en) | 2007-03-22 |
KR100828623B1 (ko) | 2008-05-09 |
SG131055A1 (en) | 2007-04-26 |
US7579261B2 (en) | 2009-08-25 |
US7935614B2 (en) | 2011-05-03 |
US20090261456A1 (en) | 2009-10-22 |
JP4877628B2 (ja) | 2012-02-15 |
CN1936110B (zh) | 2010-06-09 |
CN1936110A (zh) | 2007-03-28 |
KR100829879B1 (ko) | 2008-05-19 |
KR20080009040A (ko) | 2008-01-24 |
JP2007084428A (ja) | 2007-04-05 |
DE102005045339B4 (de) | 2009-04-02 |
KR20070033888A (ko) | 2007-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005045339B4 (de) | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben | |
DE102005045337B4 (de) | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben | |
DE102009004557B4 (de) | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben | |
DE102009010556B4 (de) | Verfahren zur Herstellung von epitaxierten Siliciumscheiben | |
DE102005045338B4 (de) | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben | |
DE102009022224B4 (de) | Verfahren zur Herstellung von epitaxierten Siliciumscheiben | |
KR100460308B1 (ko) | 에피택셜성장 반도체웨이퍼의 제조방법 | |
US20100003803A1 (en) | Manufacturing method of strained si substrate | |
DE102009030296B4 (de) | Verfahren zur Herstellung einer epitaxierten Siliciumscheibe | |
DE112014002762B4 (de) | Verfahren zur Herstellung epitaktischer Wafer | |
JPH04162609A (ja) | ディスクリート素子用基板の製造方法 | |
DE102008026784A1 (de) | Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung | |
DE102018221605A1 (de) | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition |